JP3675500B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP3675500B2 JP3675500B2 JP21016994A JP21016994A JP3675500B2 JP 3675500 B2 JP3675500 B2 JP 3675500B2 JP 21016994 A JP21016994 A JP 21016994A JP 21016994 A JP21016994 A JP 21016994A JP 3675500 B2 JP3675500 B2 JP 3675500B2
- Authority
- JP
- Japan
- Prior art keywords
- selection gate
- gate line
- line
- wiring
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、電気的に書替え可能な不揮発性半導体記憶装置（ＥＥＰＲＯＭ）に係り、特にＮＡＮＤセル構成のメモリセルアレイを有するＥＥＰＲＯＭに関する。
【０００２】
【従来の技術】
電気的に書替え可能な不揮発性メモリとして、書込み／消去を行う複数のセルを直列接続してメモリセル配列を構成し、この各メモリセル列の一端とソース線の間、およびメモリセル列の他端とビット線コンタクトの間に選択ゲートを配置した、高集積化可能なＮＡＮＤセル型ＥＥＰＲＯＭが知られている。従来のＮＡＮＤセル型ＥＥＰＲＯＭにおけるメモリセルアレイの一つのＮＡＮＤセル部分の平面図と等価回路図を図２２（ａ），（ｂ）に、図２２（ａ）のＬ−Ｌ′，Ｍ−Ｍ′およびＮ−Ｎ′断面図を図２３、図２４（ａ），（ｂ）に、従来例に係るメモリセルアレイ中の複数のＮＡＮＤセル配列の平面図を図２５に、従来例に係る図２５中に（Ｖ）、（VI）で示す選択ゲートコンタクト領域の平面図と断面図を図２６（ａ），（ｂ）に示し、図２６（ｂ）の要部斜視説明図を図２７に示す。これらの図を用いて以下に従来技術の説明を行う。なお、特に、図２２，図２３中において、１９は拡散層、１４1 〜１４8 は浮游ゲート、１４9 ，１４10は選択ゲート線、１６1 〜１６8 （ＣＧ1 〜ＣＧ8 ）は制御ゲート線、１６9 ，１６10は選択ゲート上部隣接配線、１８（ＤＬ）はビット線、Ｓ1 ，Ｓ2 は選択トランジスタ、Ｍ1 〜Ｍ8 はメモリセルである。図２３において１１は半導体基板、１３はゲート酸化膜、１５，１７は層間絶縁膜である。図２４において、１２はフィールド酸化膜である。その他、これらの各図において、同一の符号は同一の構成要素を示す。特に、図２３からわかるように、選択ゲート線１４9 ，１４10と浮游ゲート１４1 〜１４8 は同一の工程で同一の材質で比較的高抵抗のものとして構成される。その理由は、例えば浮遊ゲートをｎ型ポリシリコンで形成したとすると、ｎ型ドーパントである例えばリン濃度が濃いとゲート酸化膜１３の信頼性をおとすといわれているためである。また、隣接配線１６9 ，１６10と制御ゲート線１６1 〜１６8 は、同一の工程で同一の材質で、上記選択ゲート線１４9 ，１４10や浮游ゲート１４1 〜１４8 よりも低抵抗のものとして構成される。
【０００３】
上述のように、通常、選択ゲート線１４9 ，１４10（図２３）の材料としては高抵抗な配線材料が用いられる。このため、選択ゲート線１４9 ，１４10の抵抗は高くなって、選択ゲート線１４9 ，１４10への充放電所要時間が長くなる。図２２（ｂ）中の素子（選択ゲート）Ｓ1 ，Ｓ2 を駆動させるゲート電極はノード（選択ゲート線）１４9 ，１４10（図２３）である。このため、選択ゲート線１４9 ，１４10への充放電所要時間が長い場合には、選択ゲート線の充放電を含む動作の動作所要時間が長くなるという問題が生じる。この動作所要時間を短縮させるため、従来は、メモリセルアレイ中では、選択ゲート線の実効的な抵抗を低下させる方法を用いている。この方法を実現するため、図２５の選択ゲートコンタクト領域（Ｖ），（VI）が用いられる。
【０００４】
図２６に示す方法は、図２５の選択ゲートコンタクト領域（Ｖ），（VI）において、ノード１４9 ，１４10をビット線１８と同一の材質の配線層１８ａ，１８ｂによって、それぞれ選択ゲート上部隣接配線１６9 ，１６10に接続させている。図２６（ａ）の０−０′断面が（ｂ）に、要部斜視図が図２７に示される。図２６，図２７の方法を用いれば、選択ゲート線１４9 ，１４10の配線材よりも低抵抗の配線材により形成した選択ゲート上部隣接配線１６9 ，１６10を、メモリセル中で、選択ゲート線１４9 ，１４10と接続することができ、選択ゲート線の実効的な抵抗を低下させることができる。図２５中の選択ゲートコンタクト領域（Ｖ），（VI）は、メモリセルアレイ中では、ビット線数十本〜数百本おきに設けられる。このため、通常数箇所〜数十箇所が設けられることになる。この場合には、選択ゲート線１４9 ，１４10の充放電所要時間は、高抵抗にある配線部分の放充電所要時間、つまり選択ゲート線１４9 ，１４10と選択ゲート上部隣接配線１６9 ，１６10とのコンタクトに挾まれた選択ゲート線部分の充放電時間が支配的となる。上述したように、選択ゲート線は選択ゲート上部隣接配線とのコンタクト領域により数分割〜数十分割されることになる。このため、図２５中の選択ゲートコンタクト領域（Ｖ），（VI）をメモリセル中に配設しない場合に比べて、充放電所要時間が数分の１〜数十分の１となる。
【０００５】
このように従来は、上記した選択ゲート線への充放電時間の短縮を実現するため、つまり選択ゲート線１４9 ，１４10の実効的な抵抗を低下させるために、図２５中の選択ゲートコンタクト領域（Ｖ），（VI）において、選択ゲート上部隣接配線１６9 ，１６10に対して選択ゲート線１４9 ，１４10をバイパス的に接続させていた。通常、これらの線１６9 ，１６10の配線材抵抗は選択ゲート線１４9 ，１４10の配線材抵抗に比べて低くなっている。このため、選択ゲート上部隣接線１６9 ，１６10と選択ゲート線１４9 ，１４10を接続することにより、選択ゲート線１４9 ，１４10の実効的な抵抗を低下させることができる。
【０００６】
しかしながら、従来方式では、選択ゲートコンタクト領域（Ｖ），（VI）における配線へのコンタクト数が、特に図２７からわかるように、選択ゲート線１本あたり３個と多いため、選択ゲートコクタクト領域の幅を広くとらねばならない。この選択ゲートコンタクト領域はメモリセルアレイ中に数十箇所程度存在するため、この領域の１個あたりの幅が広くなるとメモリセルアレイ中の選択ゲートコンタクト領域面積が大幅に大きくなり、チップ面積の大幅な増大を招く、という問題があった。また、チップ面積の増大を防ぐために、メモリセルアレイ中の選択ゲートコンタクト領域数を減らすと、選択ゲート線への充放電所要時間が長くなり、選択ゲート線充放電を含む動作の動作所要時間が長くなるという問題があった。
【０００７】
図２８は、隣り合った２つの選択ゲート線（例えば、図２５のＳＧ1 ，ＳＧ2 ）が一体となっており、１つのビット線１８で同時にバイパスさせるようにした例を示し、その断面も図２６（ｂ）と同様に示される。この例においても、上述したところと同様である。
【０００８】
また、ビット線配線１８は選択ゲート線１４，１６の上層の配線層で構成される。ビット線コンタクト部のコンタクト開孔において、加工マージンをあげるためコンタクト開孔にテーパを付ける手段がよく用いられる。これを図２９（ａ）〜（ｃ）に示す。即ち、その方法は、図２９（ａ）に示すように、コンタクト孔を非等方性エッチング（ＲＩＥ）でエッチングした後、レジストＲ10を残したまま等方性エッチングする。これにより、コンタクト孔の上部穴Ｃ10が形成される。この穴Ｃ10により、１８の配線層がコンタクト部で切断するのが防げる。ただし、等方性エッチング量が多いと配線１６とビット線１８がショートする可能性がでてくる。この後、同図（ｂ）からわかるように、等方性エッチングでコンタクト孔の下部孔Ｃ11を形成する。この後、レジストＲ10を除去し、ここにビット線を埋め込む。
【０００９】
【発明が解決しようとする課題】
以上のように従来のＮＡＮＤセル型ＥＥＰＲＯＭでは、選択ゲートコンタクト領域の幅を広くとらねばならない。この選択ゲートコンタクト領域はメモリセルアレイ中に数十箇所程度存在するため、チップ面積の大幅な増大を招く、という問題があった。また、チップ面積の増大を防ぐために、メモリセルアレイ中の選択ゲートコンタクト領域数を減らすと、選択ゲート線への充放電所要時間が長くなり、選択ゲート線充放電を含む動作の動作所要時間が長くなるという問題があった。
【００１０】
本発明は、選択ゲート線充放電を含む動作の動作所要時間を長くすることなく、従来よりチップ面積を大幅に縮小することを可能としたＮＡＮＤセル型ＥＥＰＲＯＭを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置は、半導体基板上に、ゲート絶縁膜を介して、電荷蓄積層と制御ゲート線が、互いの間に層間絶縁膜を介して、積層された電気的書替え可能な不揮発性半導体メモリセルが第１の方向に複数直列接続され、その両端に選択ゲート素子を有するＮＡＮＤセルが配列された不揮発性記憶装置であって、前記メモリセルの電荷蓄積層と同じ配線層で構成され、前記選択ゲート素子のゲート電極をなす選択ゲート線と、前記メモリセルの前記制御ゲート線と同じ配線層で構成され、絶縁膜を隔てて前記選択ゲート線上に位置する選択ゲート上部隣接線と、を備え、前記ＮＡＮＤセルの複数は第１の方向と直交する第２の方向に並んでおり、これらのＮＡＮＤセルを構成する各選択ゲート素子における選択ゲート線が順次つながって共通選択ゲート線となると共に、前記選択ゲート上部隣接線がつながって、直接電位を与えられないフローティング状態にある共通選択ゲート上部隣接線となっており、前記共通選択ゲート線に対して前記共通選択ゲート上部隣接線を挟んで対向し、前記共通選択ゲート線よりも低抵抗な副選択ゲート線をさらに備え、この上部隣接線は所定長さ毎の分断隣接線に分断されて分断箇所が形成されており、ある前記ＮＡＮＤセルの一方の一端の選択ゲート素子のゲート電極をなす第１の前記共通選択ゲート線は、ある前記ＮＡＮＤセルと第１の方向に隣接する別の前記ＮＡＮＤセルにおける隣り合う第２の共通選択ゲート線と接続しており、その接続箇所に隣接した前記第１の共通選択ゲート線上及び第２の選択ゲート線上に、それぞれ、前記分断箇所が形成されており、また、その接続箇所において、前記第１及び第２の共通選択ゲート線に共通に１つのコンタクトを形成し、前記１つのコンタクトによって、前記第１及び第２の共通選択ゲート線と前記第１及び第２の共通選択ゲート線に共通した１本の低抵抗な前記副選択ゲート線とを接続し、ある前記ＮＡＮＤセルの他方の一端の選択ゲート素子のゲート電極をなす第３の前記共通選択ゲート線は、前記分断箇所において、前記第３の共通選択ゲート線と前記副選択ゲート線とが接続されていることを特徴とするものとして構成される。
【００１８】
【作用】
本発明においては、選択ゲート線への電荷転送経路として選択ゲート上部隣接配線を用いないため、メモリセルアレイ内での選択ゲート上部隣接配線と他配線とのコンタクト数を減少させることができ、選択ゲートコンタクト領域の１個あたりの幅を従来より狭くできる。この様にして本発明によれば、従来より選択ゲートコンタクト領域数を減らすことなく、つまり選択ゲート線への充放電所要時間が長くなることによる選択ゲート線充放電を含む動作の動作所要時間の長時間化を招くことなく、メモリセルアレイ内の選択ゲートコンタクト領域総面積が大幅に減少し、チップ面積の縮小を実現される。
【００１９】
また、選択ゲート線と上部隣接配線とを接続しないようにしたので、ビット線と上部隣接配線とがショートしても、ビット線と選択ゲート線とがショートする事はなくなる。
【００２０】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
【００２１】
図１は、本発明の一実施例のＮＡＮＤセル型ＥＥＰＲＯＭのシステム構成を示すブロック図である。メモリセルアレイ１に対して、データ書込み、読出し、再書込み、書込みベリファイ読出し及び消去ベリファイ読出しを行うために、ビット線制御回路２が設けられている。このビット線制御回路２は、データ入出力バッファ６につながっており、図のアドレスバッファ４からのアドレス信号を受けるカラムデコーダ３の出力を入力として受ける。また、メモリセルアレイ１に、制御ゲートと選択ゲートを制御するためのロウデコーダ５とが設けられている。さらに、メモリセルアレイ１が形成されるｐ基板（又はｐ型ウエル）の電位を制御するための基板電位制御回路７が設けられている。
【００２２】
図２（ａ），（ｂ）は、メモリセルアレイ１中の一つのＮＡＮＤセルの平面図と等価回路図である。図３，図４（ａ），（ｂ）はそれぞれ図２（ａ）のＡ−Ａ′，Ｂ−Ｂ′およびＣ−Ｃ′断面図である。図５は図３の分離状態の部分斜視説明図である。特に図２〜図４からわかるように、ｐ型シリコン基板（又はｐ型ウエル）１１における素子分離酸化膜１２で囲まれた部分にメモリセルＭi が構成され、８個のメモリセルＭi によって１つのＮＡＮＤセルが構成され、複数のＮＡＮＤセルＮc 、によってメモリセルアレイ１が形成されている。
【００２３】
特に、図３からわかるように、メモリセルＭi は、それぞれ、基板１１にゲート絶縁膜１３を介して浮遊ゲート１４i （１４1 ，１４2 ，…，１４8 ）を形成し、この上に層間絶縁膜１５を介して制御ゲート線１６i （１６1 ，１６2 ，…，１６8 ）を形成することにより構成されている。これらのメモリセルＭi のソース・ドレインであるｎ型拡散層１９は、隣接するもの同志共用するものとして形成されたもので、これによりメモリセルが直列接続される。
【００２４】
特に、図３からわかるように、ＮＡＮＤセルＮc の両端には、メモリセルＭi の浮遊ゲート１４i 、制御ゲート線１６i と同時に形成された選択ゲート線１４9 及び１４10、選択ゲート上部隣接配線１６9 および１６10がそれぞれ設けられている。１４1 〜１４10，１６1 〜１６10で示される各ノードは、セルファライン技術を用いて加工される。
【００２５】
図３において、素子形成後の基板はＣＶＤ酸化膜１７により覆われ、この上にビット線１８が配設されている。ビット線１８は、ＮＡＮＤセルの一端としてのドレイン側拡散層１９0 にコンタクトされている。図２において、列方向に並ぶ制御ゲート線１６i は、行方向に走る制御ゲート線ＣＧ1 ，ＣＧ2 ，…，ＣＧ8 として配設されている。これら制御ゲート線ＣＧi はいわゆるワード線である。選択ゲート線１４9 及び１４10もそれぞれ行方向に走る連続的な選択ゲート線ＳＧ1 ，ＳＧ2 として配設されている。また、選択ゲート上部隣接配線１６9 ，１６10も、選択ゲート線１４9 及び１４10と同様に、それぞれ行方向に走る連続的なものとして配設されている。
【００２６】
上記選択ゲート上部隣接配線１６9 ，１６10は、制御ゲート線１６1 ，１６8 の加工の信頼性を高めるために不可欠な配線である。選択ゲート上部隣接配線１６9 ，１６10がない場合には、制御ゲート線１６1 ，１６8 のそれぞれ外側にはこれらの制御ゲート線と同様の配線材の層が存在しないことになる。この場合には、制御ゲート線１６1 〜１６8 の加工の際の周期性が線１６1 ，１６8 の部分で崩れ、その配線材が線１６1 〜１６8 の間しか周期的に並んでいないこととなり、線１６1 ，１６8 の加工形状の信頼性が悪くなる可能性が高くなる。而して、１６1 ，１６8 はそれぞれメモリセルＭ１，Ｍ８の、いわゆる制御ゲート電極であり、上記のように加工形状が安定しないと、メモリセル特性が変化し、不良を招くことになる。このため、加工形状の安定は絶対的に必要な条件である。このような加工形状の安定を実現するために、選択ゲート上部隣接配線１６9 ，１６10が設けられている。つまり、隣接配線１６9 ，１６10を設けることにより、配線材加工の際の周期性を１６9 〜１６10の全範囲で保つことができ、これによって、制御ゲート線１６1 〜１６8 の加工の安定を実現できる。従って、選択ゲート上部隣接配線１６9 ，１６10は制御ゲート線の加工安定実現に不可欠な配線である。
【００２７】
また、図２において、ビット線１８上にＣＶＤ酸化膜１９が形成され、この上に、選択ゲート線１４9 ，１４10のそれぞれと同電位にある副選択ゲート線２０1 ，２０2 が配設されている。この副選択ゲート線２０1 ，２０2 を形成する配線材は、選択ゲート線１４9 ，１４10を形成する配線材よりも低抵抗の材料が用いられる。
【００２８】
なお、選択ゲート線１４9 ，１４10と基板１１との間のゲート絶縁膜１３0 を、図３に示すように、メモリセル部のゲート絶縁膜１３よりも厚くして、その信頼性を高めるようにしてもよい。
【００２９】
図６は、このようなＮＡＮＤセルがマトリックス配列されたメモリセルアレイの等価回路を示している。
【００３０】
図７に、メモリセルアレイ中の複数のＮＡＮＤセルを配列したものの平面図を示す。選択ゲート線１４9 ，１４10の材料として用いられる配線材には通常高抵抗な材料が用いられている。このため、選択ゲート線１４9 ，１４10への充放電所要時間が長くなる。図２（ｂ）中の素子Ｓ１，Ｓ２を駆動させるゲート電極はノード（選択ゲート）１４9 や１４10なので、選択ゲート線１４9 ，１４10への充放電所要時間が長い場合には、選択ゲートの充放電動作を含む全動作所要時間が長くなるという問題につながる。この動作所要時間を短縮させるため、メモリセルアレイ中では、選択ゲート線の実効的な抵抗を低下させる方法を用いている。この方法を実現するために図６の（Ｉ），（II）の領域（以下、選択ゲートコンタクト領域、と称す。）を用いている。
【００３１】
図７の選択ゲートコンタクト領域（Ｉ），（II）の一具体例を図８（ａ）に示す。図８（ａ）では、図７の選択ゲートコンタクト領域（Ｉ），（II）において、ノード１４9 ，１４10をそれぞれ副選択ゲート線２０1 ，２０2 に接続させている。図８（ａ）中のＥ−Ｅ′およびＦ−Ｆ′断面図をそれぞれ図８（ｂ），（ｃ）に示す。図８（ｃ）の斜視図は図９に示される。図８（ａ）の方法を用いることにより、選択ゲート線１４9 や１４10の配線材より低抵抗の配線材を用いた副選択ゲート線２０1 ，２０2 を、メモリセル中で選択ゲート線１４9 や１４10に対してバイパス状態に接続することができ、選択ゲート線１４9 ，１４10の実効的な抵抗を低下させることができる。図７中の選択ゲートコンタクト領域（Ｉ），（II）を、メモリセルアレイ中で、ビット線の数十本〜数百本おきに設ければ、通常数十箇所程度設けられることになる。この場合には、選択ゲート線１４9 ，１４10の充放電の所要時間は、高抵抗にある配線部分での充放電所要時間、つまり選択ゲート線１４9 ，１４10と副選択ゲート線とのコンタクトに挟まれた選択ゲート線部分の充放電時間が支配的となる。上述したように、選択ゲート線は副選択ゲート線とのコンタクトにより数分割〜数十分割されることになる。このため、図７中の選択ゲートコンタクト領域（Ｉ），（II）をメモリセル中に配設しない場合に比べて、充放電所要時間を数分の１〜数十分の１とすることができる。また、図７中の選択ゲートコンタクト領域（Ｉ），（II）部分では、選択ゲート上部隣接線１６9 や１６10は他のどの配線とも接続されていない。このため、選択ゲート上部隣接線１６9 や１６10は、メモリセル中では、常にフローティング状態にあることになる（図１６（ｂ）参照）。この選択ゲート上部隣接線１６9 や１６10は、図２，図３の説明で述べたように、制御ゲート線の加工安定化の実現のために必要不可欠な配線であり、特に図９からわかるようにフローティング状態にあるとしても省略することはできない。この様に、メモリセルアレイ内の選択ゲート上部隣接配線１６9 ，１６10がフローティング状態にあることが図８，図９に示した実施例の特徴である。
【００３２】
次に、前記した本発明の第１の実施例を用いたときの、従来例に対する長所を説明する。図２２（ａ），（ｂ）は、従来例における、メモリセルアレイの一つのＮＡＮＤセル部分の平面図と等価回路図であり、図２３，図２４（ａ），（ｂ）はそれぞれ図２２（ａ）のＬ−Ｌ′，Ｍ−Ｍ′およびＮ−Ｎ′断面図である。また、従来例におけるメモリセルアレイ中の複数のＮＡＮＤセル配列の平面図を図２５に、図２５における選択ゲートコンタクト領域（図２５中（Ｖ），（VI）に相当）の実施例の一例を図２６（ａ）に示す。従来は、上記した選択ゲート線への電圧充放電時間の短縮を実現するため、つまり選択ゲート線の実効的な抵抗を低下させるために、図２５中の選択ゲートコンタクト領域（Ｖ），（VI）において、選択ゲート上部隣接配線１６9 ，１６10と選択ゲート線１４9 ，１４10とを接続している。通常、これらの配線１６9 ，１６10の配線材抵抗は選択ゲート線１４9 ，１４10の配線材抵抗に比べて低くなっている。このため、選択ゲート上部隣接線１６9 ，１６10と選択ゲート線１４9 ，１４10を接続することにより、選択ゲート線１４9 ，１４10の実効的な抵抗を低下させることができる。しかしながら、従来方式では、選択ゲートコンタクト領域（Ｖ），（VI）における配線へのコンタクト数が選択ゲート線１本あたり３個と多い（図２７参照）。このため、選択ゲートコンタクト領域の幅を広くとらねばならない。ところが、前記第１の実施例（図９に相当）においては、選択ゲートコンタクト領域中には配線へのコンタクト数が選択ゲート線１本あたり１個と少ない。このため、選択ゲートコンタクト領域幅を従来例の１／３程度にできる。この選択ゲートコンタクト領域はメモリセルアレイ中に数十箇所程度存在する。このため、本発明の第１実施例と従来例でのそれぞれは選択ゲートコンタクト領域面積に３倍の違いがある。これにより、本発明の第１実施例を用いると、チップ面積の大幅な縮小が可能となる。また、本発明の第１実施例中では、配線（副選択ゲート線）２０を構成する配線層が従来例に比べて増えている。しかしながら、この配線層の増加によるコストアップよりも、前記したように本発明においてはチップ面積の縮小によるコストダウンの方が効果が大きい。このため、本発明は有用性が大きい。また、メモリセルアレイ内は従来例と同じ構造であっても、センスアンプ・ロウデコーダ、その他の回路パターンや配線において、配線２０に相当する配線を用いる場合、つまりあらかじめメモリセルアレイ以外の部分にのみ使われる配線が存在する場合には、チップ中の破線層の数を増やすことなく、前記本発明の第１実施例を実現できる。従って、このような場合には本発明は特に有効である。
【００３３】
本発明は前記第１実施例の場合に限られるものではなく、種々変更可能である。以下に、本発明に係るその他の実施例の説明を行う。
【００３４】
図１０に、別の実施例の一例を示す。図７において、メモリセルサイズを小さくした場合には、半導体基板１１、素子分離領域１２が小さくなり、隣り合った選択ゲート配線間に図８（ａ）のような異なる配線へのコンタクトを別々に形成するスペースがなくなる場合がある。特に、図７中では、領域ｌ１内にはビット線コンタクトが存在する。このため領域ｌ１はあまり小さくできないが、領域ｌ２内には必ずしもコンタクトを取る必要がない。このため、領域ｌ２は領域ｌ１に比べてより小さくでき、従って隣り合ったソース線側選択ゲート間にそれぞれへのコンタクトを別々に形成できなくなる場合が起こりやすい。この場合には、図１０のように、隣り合った選択ゲート線を接続し、この２本の選択ゲートを同電位として、隣り合った選択ゲートに共通に１つのコンタクトだけをとる方式を用いることもできる。ここで、隣り合ったソース側選択ゲート側にのみ共通のコンタクトだけをとる方式における、メモリセルアレイの１つのＮＡＮＤセル部分の平面図と等価回路図を図１３（ａ），（ｂ）に、また図１３（ａ）のＤ−Ｄ′断面図を図１４に、またソース側選択ゲート側のみに共通コンタクトをとる方式におけるメモリセルアレイ中の複数のＮＡＮＤセル配列の平面図を図１５に示す。また、隣り合った選択ゲートに共通のコンタクトだけをとる方式において従来例を用いた場合を参考として図２８に示す。
【００３５】
図１５におけるこのような選択ゲートコンタクト領域（III)，（IV）において、隣り合った２つの選択ゲートに共通に１つのコンタクトのみを形成する場合にも、従来例を用いる場合（図２８に相当）に比べ、本発明の実施例の図１０を用いる場合のほうが、選択ゲートコンタクト領域（III)，（IV）の幅が１／３程度となり、前述のように、従来例を用いる場合に比べてチップ面積を大幅に縮小することができる。
【００３６】
また、隣り合った２つの選択ゲートとしてのそれぞれの配線間に、異なる配線へのコンタクトを別々に形成する方式と、隣り合った２つの選択ゲートに共通に１つのコンタクトだけをとる方式は、前述したように、前者が図８（ａ），図２６（ａ）に、後者が図１０，図２８に相当する。同様に、以下に説明を行う図中においても、前者は図１１（ａ），図１８に、後者は図１２，図１９に相当する。
【００３７】
図１１，１２に別の実施例を示す。図１１，１２に示す実施例では、メモリセルアレイ中の選択ゲート上部隣接配線の両端のうちの片方だけに、選択ゲート上部隣接配線と副選択ゲート線とのコンタクトを取る場合である。また、この方式を使用した場合のうち、図１１（ａ）におけるメモリセルアレイ内の配線の接続構造の概略図を図１７（ａ），（ｂ）に示す。これらの図からわかるように、図１１，１２の方式では、選択ゲート上部隣接配線１６9 ，１６10は選択ゲート線１４9 ，１４10と同電位になる。この場合には、前述したように、通常選択ゲート上部隣接配線１６9 ，１６10の配線材としては、選択ゲート線１４9 ，１４10の配線材のよりも抵抗の低い材料を用いる。このため、選択ゲート線１４9 ，１４10よりも選択ゲート上部隣接配線１６9 ，１６10の方が、電圧充放電動作速度が速くなる。選択ゲート上部隣接配線１６9 ，１６10が先に設定電位まで電位変化すると、選択ゲート線１４9 ，１４10は選択ゲート上部隣接配線１６9 ，１６10との容量カップリングにより、選択ゲート上部隣接配線１６9 ，１６10の電位変化方向と同じ方向、つまり、充電動作時には電位上昇の方向、また放電動作時には電位低下の方向に、電位変化を起こし、この後に選択ゲート線内を伝わってくる電荷によって設定電位まで完全に変化する。このように、図８（ａ），図１０の選択ゲート上部隣接配線１６9 ，１６10がフローティングの場合に比べ、図１１，１２の方式を用いると、選択ゲート上部隣接配線１６9 ，１６10との容量カップリングによる電位変化の分だけ選択ゲート線１４9 ，１４10の電位充放電所要時間を短縮できる。また、選択ゲートコンタクト領域内における配線へのコンタクト数が２個であるため、図２６（ａ），図２８の選択ゲートコンタクト領域内の配線へのコンタクト数が３個の場合に比べ、選択ゲートコンタクト領域幅を小さくでき、従ってチップ面積も従来方式を用いる場合に比べ大幅に縮小できる。また、図８（ａ），図１０に比べると、電位充放電時間は図８（ａ），図１０の場合より少なくなるという長所がある。チップ設計時にどちらを採用するかはチップ動作に基づいて決めればよい。
【００３８】
図１６，図１７に、メモリセルアレイ中およびメモリセルアレイへの選択ゲート線入力部（配線層２０と配線層１４のコンタクト部分周辺に相当）における選択ゲート線１４9 ，１４10、選択ゲート上部隣接配線１６9 ，１６10、副選択ゲート線２０の接続関係を示す。図１６（ａ）はメモリセルアレイ中およびメモリセルアレイへの選択ゲート線入力部における選択ゲート線の平面図、図１６（ｂ），（ｃ），図１７（ａ）〜（ｃ）は図１６（ａ）中のＩ−Ｉ′断面図を示す。図１６（ｂ）は、上述した実施例とはまた別の実施例であり、メモリセルアレイ中で選択ゲートに対して他配線の接続を全く行わない場合である。この場合において、選択ゲート線１４9 ，１４10の配線材の抵抗が高いときには、選択ゲートへの充放電動作が長時間化する。この方式でも、選択ゲートへの充放電動作を含む全動作の所要時間が長くても構わない場合、また選択ゲートへの充放電動作を含む全動作の所要時間が選択ゲートへの充放電動作長時間化以外の理由で長い所要時間を必要とするため特に選択ゲートへの充放電動作の高速化の必要がない場合、また選択ゲート線１４9 ，１４10の配線材の抵抗が低くできるため選択ゲート線への充放電動作が長時間化しない場合などには、図１６（ｂ）を使用しても問題はない。また、図１６（ｂ）を用いると、メモリセルアレイ中に選択ゲートコンタクト領域が必要ないため、メモリセルアレイ面積を上述した実施例の他のどれよりも小さくでき、従ってチップ面積を上述した実施例の中で最小にできる、という長所がある。
【００３９】
また、以上に述べたように、従来は、特に図２７からわかるように、高抵抗な選択ゲート線１４9(10) を低抵抗化するため、そのゲート線１４9(10) 上の層間絶縁膜１５及び隣接配線１６9(10) を部分的に取り除き、ビット線１８の足１８ａ，１８ｂを隣接配線１６9(10) ，１６9(10) 及び選択ゲート線１４9(10) にコンタクトさせて、高抵抗な選択ゲート線１４9(10) を低抵抗の隣接配線１６9(10) でバイパスさせている。選択時において、選択ゲート線１４9(10) には高電圧が印加される。この印加電圧の影響が隣接配線１６9(10) に及び、この配線１６9(10) がチャージアップして装置の動作に悪影響を及ぼすこともある。また、外部からの電荷によって隣接配線１６9(10) がチャージアップすることも考えられる。
【００４０】
従来は、高低抗な選択ゲート線１４9(10) を低抵抗化するため、そのゲート線１４9(10) 上の層間絶縁膜１５及び隣接配線１６9(10) を部分的に取り除き、ビット線１８と同一配線層１８ａ，１８ｂを隣接配線１６9(10) ，１６9(10) 及び選択ゲート線１４9(10) にコンタクトさせて、高低抗な選択ゲート線１４9(10) を低抵抗の隣接配線１６9(10) でバイパスさせている。選択時において、選択ゲート線１４9(10) には高電圧が印加される。この印加電圧の影響が隣接配線１６9(10) に及びこの配線１６9(10) がチャージアップして装置の動作に悪影響を及ぼすこともある。また、外部からの電荷によって隣接配線１６9(10) がチャージアップすることも考えられる。
【００４１】
また、図１６，図１７中の各実施例のうち、図１６（ｃ）は図８（ａ）に、図１７（ａ），（ｂ）はともに図１１（ａ）に、図１７（ｃ）は図２６（ａ）における選択ゲート線のワード線方向における断面図に相当する。
【００４２】
これらの各図のうち、図１６（ｃ）の場合には、高抵抗の選択ゲート線１４9 ，１４10が低抵抗の副選択ゲート線２０で所定間隔毎にバイパスされて、選択ゲート線１４9 ，１４10が低抵抗化された形となっている。しかもこの状態において、選択ゲート上部隣接配線１６9 ，１６10は所定長さ毎のものに分断する、フローティングな状態にあり且つそのまわりを一体化された選択ゲート線１４9 ，１４10；隣接配線１６9 ，１６10で囲まれた状態にある。これにより、選択動作時に、選択ゲート線１４9 ，１４10に高電圧が加えられた場合においても、その影響によって隣接配線１６9 ，１６10がチャージアップするのが防がれる。また、その他の外部から影響によっても、隣接配線１６9 ，１６10がチャージアップするのも防がれる。図１７（ａ），（ｂ）は、図１６（ｃ）の変形例であり、副選択ゲート線２０を各隣接配線１６9 ，１６10に導通させたものである。図１７（ｃ）は比較のために示した従来例である。図１７（ａ）では、上記導通を、図中の各隣接配線１６9 ，１６10の左端側で行っており、同図（ｂ）では右端側で行っている。これらの図１７（ａ），（ｂ）の例においては、隣接配線１６9 ，１６10の電位は選択ゲート線１４9 ，１４10及び副選択ゲート線２０と同じになる。よって、隣接配線１６9 ，１６10がチャージアップするのは防がれる。
【００４３】
図１８，図１９に、また別の実施例を示す。図１８，図１９の実施例では、選択ゲートコンタクト領域において、選択ゲート上部隣接配線１６9 ，１６10が分断されておらず、選択ゲートコンタクト領域内を選択ゲート上部隣接配線１６9 ，１６10が通り抜けている場合である。図１８（ａ），図１９のそれぞれを用いた場合は、選択ゲートコンタクト領域内の配線へのコンタクト数が図８（ａ），図１０を用いた場合と同じなので、図１８，図１９の方式を用いると、図８，１０を用いた場合と同程度のチップ面積を実現でき、従来例に比べて大幅にチップ面積を縮小できる。この図１８，図１９を用いた際には、選択ゲート上部隣接配線は、メモリセルアレイ内で他のどの配線とも接続されない状態にあるが、メモリセルアレイへの選択ゲート線の入力部分では、選択ゲート線設定電位にある他の配線と接続することも可能であり、この場合も本発明は有効である。また、メモリセルアレイへの選択ゲート線の入力部分においても選択ゲート上部隣接配線が他のどの配線とも接続されず、選択ゲート上部隣接配線がメモリセルアレイ内外の両方において完全にフローティング状態となっている場合においても本発明は有効である。
【００４４】
図２０に、本発明における図３に示したＮＡＮＤセル断面図の変形例を示す。図２０に示したような場合、つまりメモリセルアレイ中のビット線が配線層２０によって形成され、また副選択ゲート線が配線層１８によって形成される場合においても、上述した図８，図１０，図１１，図１２，図１８，図１９などの実施例と同様に、選択ゲートコンタクト領域において、副選択ゲート線１８1 ，１８2 と選択ゲート線１４9 ，１４10のコンタクトを形成でき、本発明を実現できる。
【００４５】
図３０はこの発明に係るデコード系の回路例を示している。すなわち、制御ゲートＣＧのデコーダ内に選択ゲートＳＧのデコード動作が行えるよう組み込まれている。ロウメインデコーダ３０１、ロウサブデコーダ３０２からなり、ロウメインデコーダ３０１の回路は図３１のように構成され、ロウサブデコーダ３０２は図３２りのように構成されている。
【００４６】
図３１に示すロウメインデコーダは、ＮＡＮＤ束からなるメモリセルブロックのうちの１つを選択する回路である。外部から入力されるアドレスは、図示しないアドレスラッチ回路によって内部ロウアドレスに変換され、この内部ロウアドレスによってメモリセルブロックのうちの一つに選択するため、ノードＮ１から図３２に示すようなロウサブデコーダにに信号を供給する。選択されたロウサブデコーダ３０２の入力ノードＮ１の電位は５Ｖ（Ｖcc）、また非選択のロウサブデコーダ３０２り入力ノードＮ１の電位は０Ｖとなる。
【００４７】
図３２に示すロウサブデコーダは、入力信号Ａ，Ｂ，Ｃ，Ｄ，Ｅ、電源ＶA 、ＶB 、ＶC にはそれぞれ読み出し時、書き込み時、消去時の各モードにおいて、表１に示す電位が供給される。Ｖccは通常の電源で例えば５Ｖ、Ｖppは書き込み消去系高電圧、例えば２０Ｖ、Ｖm はＶppの中間電位で例えば１０Ｖ、ＧＮＤは０Ｖとして考える。
【００４８】
以上、実施例を用いて本発明の説明を行ってきたが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能である。例えば、上記実施例中では、ＮＡＮＤセル型ＥＥＰＲＯＭを例にとって本発明の説明を行ったが、ＮＯＲ型ＥＥＰＲＯＭやその他の半導体記憶装置においても、メモリセルアレイ中等において、積層形成された複数の配線層が存在し、前記複数の配線層のうち最下層の配線と他配線のコンタクトをとる領域において本発明を用いると、上述したように、このコンタクト領域幅を小さくでき、従ってチップ面積の縮小を実現できる。
【００４９】
【発明の効果】
以上説明したように本発明によれば、メモリセルアレイ中の選択ゲート配線と他配線との間の接続を行う領域におけるコンタクト数を減らすことができ、これによってメモリセルアレイの面積を縮小でき、従来よりもチップ面積の小さく安価なＥＥＰＲＯＭを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るＮＡＮＤセル型ＥＥＰＲＯＭの構成を示すブロック図。
【図２】本発明の第１、第２の実施例に係るＮＡＮＤセル構造を示す平面図と等価回路図。
【図３】図２（ａ）のＡ−Ａ′断面図。
【図４】図２（ａ）のＢ−Ｂ′，Ｃ−Ｃ′断面図。
【図５】図３の要部斜視説明図。
【図６】同じくメモリセルアレイの等価回路図。
【図７】同じくメモリセルアレイ中の複数のＮＡＮＤセル配列の平面図。
【図８】本発明の第１，３の実施例に係る図７（図１５）の選択ゲートコンタクト領域の平面図と断面図。
【図９】図８（ｃ）の要部斜視説明図。
【図１０】図８の変形例。
【図１１】本発明の第２，４の実施例に係る図７（図１５）の選択ゲートコンタクト領域の平面図と断面図。
【図１２】図１１（ａ）の変形例。
【図１３】本発明の第３，４の実施例に係る一つのＮＡＮＤセル構成を示す平面図と等価回路図。
【図１４】図１３のＤ−Ｄ′断面図。
【図１５】本発明の第３，４の実施例に係るメモリセルアレイ中の複数のＮＡＮＤセル配列の平面図。
【図１６】メモリセルアレイ中およびメモリセルアレイへの選択ゲート線入力部における選択ゲート線、選択ゲート上部隣接配線、副選択ゲート線の接続を示す図であって、配線の平面図を示す図、第５の実施例に係る配線の断面図を示す図、及び第１の実施例に係る配線の断面図である。
【図１７】メモリセルアレイ中およびメモリセルアレイへの選択ゲート線入力部における選択ゲート線、選択ゲート上部隣接配線、副選択ゲート線の接続を示す図であって、第２の実施例に係る配線の断面図を示す図、及び第２の実施例に係る配線の断面図、及び従来例に係る配線の断面図を示す図。
【図１８】本発明の第６，７の実施例に係る図７（図１５）の選択ゲートコンタクト領域の平面図と断面図。
【図１９】図１８（ａ）の変形例。
【図２０】図３に示したＮＡＮＤセル断面図の変更例を示す図。
【図２１】図３に示したＮＡＮＤセル断面図の変更例を示す図。
【図２２】従来例に係るＮＡＮＤセル構成を示す平面図と等価回路図。
【図２３】図２２（ａ）のＬ−Ｌ′断面図。
【図２４】図２２（ａ）のＭ−Ｍ′およびＮ−Ｎ′断面図。
【図２５】従来例に係るメモリセルアレイ中の複数のＮＡＮＤセル配列の平面図。
【図２６】従来例に係る図１６の選択ゲートコンタクト領域の平面図と断面図。
【図２７】図２６（ｂ）の斜視説明図。
【図２８】図２６（ａ）の変形例。
【図２９】従来例に係る選択ゲートコンタクトの製造方法を示す断面図。
【図３０】本発明に係るデコーダ系の要部を示す回路図。
【図３１】図３０のロウメインデコーダの具体的回路図。
【図３２】図３０のロウサブデコーダの具体的回路図。
【符号の説明】
１ メモリセルアレイ
２ ビット線制御回路
３ カラムデコーダ
４ アドレスバッファ
５ ロウデコーダ
６ データ入出力バッファ
７ 基板バイアス回路
【産業上の利用分野】
本発明は、電気的に書替え可能な不揮発性半導体記憶装置（ＥＥＰＲＯＭ）に係り、特にＮＡＮＤセル構成のメモリセルアレイを有するＥＥＰＲＯＭに関する。
【０００２】
【従来の技術】
電気的に書替え可能な不揮発性メモリとして、書込み／消去を行う複数のセルを直列接続してメモリセル配列を構成し、この各メモリセル列の一端とソース線の間、およびメモリセル列の他端とビット線コンタクトの間に選択ゲートを配置した、高集積化可能なＮＡＮＤセル型ＥＥＰＲＯＭが知られている。従来のＮＡＮＤセル型ＥＥＰＲＯＭにおけるメモリセルアレイの一つのＮＡＮＤセル部分の平面図と等価回路図を図２２（ａ），（ｂ）に、図２２（ａ）のＬ−Ｌ′，Ｍ−Ｍ′およびＮ−Ｎ′断面図を図２３、図２４（ａ），（ｂ）に、従来例に係るメモリセルアレイ中の複数のＮＡＮＤセル配列の平面図を図２５に、従来例に係る図２５中に（Ｖ）、（VI）で示す選択ゲートコンタクト領域の平面図と断面図を図２６（ａ），（ｂ）に示し、図２６（ｂ）の要部斜視説明図を図２７に示す。これらの図を用いて以下に従来技術の説明を行う。なお、特に、図２２，図２３中において、１９は拡散層、１４1 〜１４8 は浮游ゲート、１４9 ，１４10は選択ゲート線、１６1 〜１６8 （ＣＧ1 〜ＣＧ8 ）は制御ゲート線、１６9 ，１６10は選択ゲート上部隣接配線、１８（ＤＬ）はビット線、Ｓ1 ，Ｓ2 は選択トランジスタ、Ｍ1 〜Ｍ8 はメモリセルである。図２３において１１は半導体基板、１３はゲート酸化膜、１５，１７は層間絶縁膜である。図２４において、１２はフィールド酸化膜である。その他、これらの各図において、同一の符号は同一の構成要素を示す。特に、図２３からわかるように、選択ゲート線１４9 ，１４10と浮游ゲート１４1 〜１４8 は同一の工程で同一の材質で比較的高抵抗のものとして構成される。その理由は、例えば浮遊ゲートをｎ型ポリシリコンで形成したとすると、ｎ型ドーパントである例えばリン濃度が濃いとゲート酸化膜１３の信頼性をおとすといわれているためである。また、隣接配線１６9 ，１６10と制御ゲート線１６1 〜１６8 は、同一の工程で同一の材質で、上記選択ゲート線１４9 ，１４10や浮游ゲート１４1 〜１４8 よりも低抵抗のものとして構成される。
【０００３】
上述のように、通常、選択ゲート線１４9 ，１４10（図２３）の材料としては高抵抗な配線材料が用いられる。このため、選択ゲート線１４9 ，１４10の抵抗は高くなって、選択ゲート線１４9 ，１４10への充放電所要時間が長くなる。図２２（ｂ）中の素子（選択ゲート）Ｓ1 ，Ｓ2 を駆動させるゲート電極はノード（選択ゲート線）１４9 ，１４10（図２３）である。このため、選択ゲート線１４9 ，１４10への充放電所要時間が長い場合には、選択ゲート線の充放電を含む動作の動作所要時間が長くなるという問題が生じる。この動作所要時間を短縮させるため、従来は、メモリセルアレイ中では、選択ゲート線の実効的な抵抗を低下させる方法を用いている。この方法を実現するため、図２５の選択ゲートコンタクト領域（Ｖ），（VI）が用いられる。
【０００４】
図２６に示す方法は、図２５の選択ゲートコンタクト領域（Ｖ），（VI）において、ノード１４9 ，１４10をビット線１８と同一の材質の配線層１８ａ，１８ｂによって、それぞれ選択ゲート上部隣接配線１６9 ，１６10に接続させている。図２６（ａ）の０−０′断面が（ｂ）に、要部斜視図が図２７に示される。図２６，図２７の方法を用いれば、選択ゲート線１４9 ，１４10の配線材よりも低抵抗の配線材により形成した選択ゲート上部隣接配線１６9 ，１６10を、メモリセル中で、選択ゲート線１４9 ，１４10と接続することができ、選択ゲート線の実効的な抵抗を低下させることができる。図２５中の選択ゲートコンタクト領域（Ｖ），（VI）は、メモリセルアレイ中では、ビット線数十本〜数百本おきに設けられる。このため、通常数箇所〜数十箇所が設けられることになる。この場合には、選択ゲート線１４9 ，１４10の充放電所要時間は、高抵抗にある配線部分の放充電所要時間、つまり選択ゲート線１４9 ，１４10と選択ゲート上部隣接配線１６9 ，１６10とのコンタクトに挾まれた選択ゲート線部分の充放電時間が支配的となる。上述したように、選択ゲート線は選択ゲート上部隣接配線とのコンタクト領域により数分割〜数十分割されることになる。このため、図２５中の選択ゲートコンタクト領域（Ｖ），（VI）をメモリセル中に配設しない場合に比べて、充放電所要時間が数分の１〜数十分の１となる。
【０００５】
このように従来は、上記した選択ゲート線への充放電時間の短縮を実現するため、つまり選択ゲート線１４9 ，１４10の実効的な抵抗を低下させるために、図２５中の選択ゲートコンタクト領域（Ｖ），（VI）において、選択ゲート上部隣接配線１６9 ，１６10に対して選択ゲート線１４9 ，１４10をバイパス的に接続させていた。通常、これらの線１６9 ，１６10の配線材抵抗は選択ゲート線１４9 ，１４10の配線材抵抗に比べて低くなっている。このため、選択ゲート上部隣接線１６9 ，１６10と選択ゲート線１４9 ，１４10を接続することにより、選択ゲート線１４9 ，１４10の実効的な抵抗を低下させることができる。
【０００６】
しかしながら、従来方式では、選択ゲートコンタクト領域（Ｖ），（VI）における配線へのコンタクト数が、特に図２７からわかるように、選択ゲート線１本あたり３個と多いため、選択ゲートコクタクト領域の幅を広くとらねばならない。この選択ゲートコンタクト領域はメモリセルアレイ中に数十箇所程度存在するため、この領域の１個あたりの幅が広くなるとメモリセルアレイ中の選択ゲートコンタクト領域面積が大幅に大きくなり、チップ面積の大幅な増大を招く、という問題があった。また、チップ面積の増大を防ぐために、メモリセルアレイ中の選択ゲートコンタクト領域数を減らすと、選択ゲート線への充放電所要時間が長くなり、選択ゲート線充放電を含む動作の動作所要時間が長くなるという問題があった。
【０００７】
図２８は、隣り合った２つの選択ゲート線（例えば、図２５のＳＧ1 ，ＳＧ2 ）が一体となっており、１つのビット線１８で同時にバイパスさせるようにした例を示し、その断面も図２６（ｂ）と同様に示される。この例においても、上述したところと同様である。
【０００８】
また、ビット線配線１８は選択ゲート線１４，１６の上層の配線層で構成される。ビット線コンタクト部のコンタクト開孔において、加工マージンをあげるためコンタクト開孔にテーパを付ける手段がよく用いられる。これを図２９（ａ）〜（ｃ）に示す。即ち、その方法は、図２９（ａ）に示すように、コンタクト孔を非等方性エッチング（ＲＩＥ）でエッチングした後、レジストＲ10を残したまま等方性エッチングする。これにより、コンタクト孔の上部穴Ｃ10が形成される。この穴Ｃ10により、１８の配線層がコンタクト部で切断するのが防げる。ただし、等方性エッチング量が多いと配線１６とビット線１８がショートする可能性がでてくる。この後、同図（ｂ）からわかるように、等方性エッチングでコンタクト孔の下部孔Ｃ11を形成する。この後、レジストＲ10を除去し、ここにビット線を埋め込む。
【０００９】
【発明が解決しようとする課題】
以上のように従来のＮＡＮＤセル型ＥＥＰＲＯＭでは、選択ゲートコンタクト領域の幅を広くとらねばならない。この選択ゲートコンタクト領域はメモリセルアレイ中に数十箇所程度存在するため、チップ面積の大幅な増大を招く、という問題があった。また、チップ面積の増大を防ぐために、メモリセルアレイ中の選択ゲートコンタクト領域数を減らすと、選択ゲート線への充放電所要時間が長くなり、選択ゲート線充放電を含む動作の動作所要時間が長くなるという問題があった。
【００１０】
本発明は、選択ゲート線充放電を含む動作の動作所要時間を長くすることなく、従来よりチップ面積を大幅に縮小することを可能としたＮＡＮＤセル型ＥＥＰＲＯＭを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置は、半導体基板上に、ゲート絶縁膜を介して、電荷蓄積層と制御ゲート線が、互いの間に層間絶縁膜を介して、積層された電気的書替え可能な不揮発性半導体メモリセルが第１の方向に複数直列接続され、その両端に選択ゲート素子を有するＮＡＮＤセルが配列された不揮発性記憶装置であって、前記メモリセルの電荷蓄積層と同じ配線層で構成され、前記選択ゲート素子のゲート電極をなす選択ゲート線と、前記メモリセルの前記制御ゲート線と同じ配線層で構成され、絶縁膜を隔てて前記選択ゲート線上に位置する選択ゲート上部隣接線と、を備え、前記ＮＡＮＤセルの複数は第１の方向と直交する第２の方向に並んでおり、これらのＮＡＮＤセルを構成する各選択ゲート素子における選択ゲート線が順次つながって共通選択ゲート線となると共に、前記選択ゲート上部隣接線がつながって、直接電位を与えられないフローティング状態にある共通選択ゲート上部隣接線となっており、前記共通選択ゲート線に対して前記共通選択ゲート上部隣接線を挟んで対向し、前記共通選択ゲート線よりも低抵抗な副選択ゲート線をさらに備え、この上部隣接線は所定長さ毎の分断隣接線に分断されて分断箇所が形成されており、ある前記ＮＡＮＤセルの一方の一端の選択ゲート素子のゲート電極をなす第１の前記共通選択ゲート線は、ある前記ＮＡＮＤセルと第１の方向に隣接する別の前記ＮＡＮＤセルにおける隣り合う第２の共通選択ゲート線と接続しており、その接続箇所に隣接した前記第１の共通選択ゲート線上及び第２の選択ゲート線上に、それぞれ、前記分断箇所が形成されており、また、その接続箇所において、前記第１及び第２の共通選択ゲート線に共通に１つのコンタクトを形成し、前記１つのコンタクトによって、前記第１及び第２の共通選択ゲート線と前記第１及び第２の共通選択ゲート線に共通した１本の低抵抗な前記副選択ゲート線とを接続し、ある前記ＮＡＮＤセルの他方の一端の選択ゲート素子のゲート電極をなす第３の前記共通選択ゲート線は、前記分断箇所において、前記第３の共通選択ゲート線と前記副選択ゲート線とが接続されていることを特徴とするものとして構成される。
【００１８】
【作用】
本発明においては、選択ゲート線への電荷転送経路として選択ゲート上部隣接配線を用いないため、メモリセルアレイ内での選択ゲート上部隣接配線と他配線とのコンタクト数を減少させることができ、選択ゲートコンタクト領域の１個あたりの幅を従来より狭くできる。この様にして本発明によれば、従来より選択ゲートコンタクト領域数を減らすことなく、つまり選択ゲート線への充放電所要時間が長くなることによる選択ゲート線充放電を含む動作の動作所要時間の長時間化を招くことなく、メモリセルアレイ内の選択ゲートコンタクト領域総面積が大幅に減少し、チップ面積の縮小を実現される。
【００１９】
また、選択ゲート線と上部隣接配線とを接続しないようにしたので、ビット線と上部隣接配線とがショートしても、ビット線と選択ゲート線とがショートする事はなくなる。
【００２０】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
【００２１】
図１は、本発明の一実施例のＮＡＮＤセル型ＥＥＰＲＯＭのシステム構成を示すブロック図である。メモリセルアレイ１に対して、データ書込み、読出し、再書込み、書込みベリファイ読出し及び消去ベリファイ読出しを行うために、ビット線制御回路２が設けられている。このビット線制御回路２は、データ入出力バッファ６につながっており、図のアドレスバッファ４からのアドレス信号を受けるカラムデコーダ３の出力を入力として受ける。また、メモリセルアレイ１に、制御ゲートと選択ゲートを制御するためのロウデコーダ５とが設けられている。さらに、メモリセルアレイ１が形成されるｐ基板（又はｐ型ウエル）の電位を制御するための基板電位制御回路７が設けられている。
【００２２】
図２（ａ），（ｂ）は、メモリセルアレイ１中の一つのＮＡＮＤセルの平面図と等価回路図である。図３，図４（ａ），（ｂ）はそれぞれ図２（ａ）のＡ−Ａ′，Ｂ−Ｂ′およびＣ−Ｃ′断面図である。図５は図３の分離状態の部分斜視説明図である。特に図２〜図４からわかるように、ｐ型シリコン基板（又はｐ型ウエル）１１における素子分離酸化膜１２で囲まれた部分にメモリセルＭi が構成され、８個のメモリセルＭi によって１つのＮＡＮＤセルが構成され、複数のＮＡＮＤセルＮc 、によってメモリセルアレイ１が形成されている。
【００２３】
特に、図３からわかるように、メモリセルＭi は、それぞれ、基板１１にゲート絶縁膜１３を介して浮遊ゲート１４i （１４1 ，１４2 ，…，１４8 ）を形成し、この上に層間絶縁膜１５を介して制御ゲート線１６i （１６1 ，１６2 ，…，１６8 ）を形成することにより構成されている。これらのメモリセルＭi のソース・ドレインであるｎ型拡散層１９は、隣接するもの同志共用するものとして形成されたもので、これによりメモリセルが直列接続される。
【００２４】
特に、図３からわかるように、ＮＡＮＤセルＮc の両端には、メモリセルＭi の浮遊ゲート１４i 、制御ゲート線１６i と同時に形成された選択ゲート線１４9 及び１４10、選択ゲート上部隣接配線１６9 および１６10がそれぞれ設けられている。１４1 〜１４10，１６1 〜１６10で示される各ノードは、セルファライン技術を用いて加工される。
【００２５】
図３において、素子形成後の基板はＣＶＤ酸化膜１７により覆われ、この上にビット線１８が配設されている。ビット線１８は、ＮＡＮＤセルの一端としてのドレイン側拡散層１９0 にコンタクトされている。図２において、列方向に並ぶ制御ゲート線１６i は、行方向に走る制御ゲート線ＣＧ1 ，ＣＧ2 ，…，ＣＧ8 として配設されている。これら制御ゲート線ＣＧi はいわゆるワード線である。選択ゲート線１４9 及び１４10もそれぞれ行方向に走る連続的な選択ゲート線ＳＧ1 ，ＳＧ2 として配設されている。また、選択ゲート上部隣接配線１６9 ，１６10も、選択ゲート線１４9 及び１４10と同様に、それぞれ行方向に走る連続的なものとして配設されている。
【００２６】
上記選択ゲート上部隣接配線１６9 ，１６10は、制御ゲート線１６1 ，１６8 の加工の信頼性を高めるために不可欠な配線である。選択ゲート上部隣接配線１６9 ，１６10がない場合には、制御ゲート線１６1 ，１６8 のそれぞれ外側にはこれらの制御ゲート線と同様の配線材の層が存在しないことになる。この場合には、制御ゲート線１６1 〜１６8 の加工の際の周期性が線１６1 ，１６8 の部分で崩れ、その配線材が線１６1 〜１６8 の間しか周期的に並んでいないこととなり、線１６1 ，１６8 の加工形状の信頼性が悪くなる可能性が高くなる。而して、１６1 ，１６8 はそれぞれメモリセルＭ１，Ｍ８の、いわゆる制御ゲート電極であり、上記のように加工形状が安定しないと、メモリセル特性が変化し、不良を招くことになる。このため、加工形状の安定は絶対的に必要な条件である。このような加工形状の安定を実現するために、選択ゲート上部隣接配線１６9 ，１６10が設けられている。つまり、隣接配線１６9 ，１６10を設けることにより、配線材加工の際の周期性を１６9 〜１６10の全範囲で保つことができ、これによって、制御ゲート線１６1 〜１６8 の加工の安定を実現できる。従って、選択ゲート上部隣接配線１６9 ，１６10は制御ゲート線の加工安定実現に不可欠な配線である。
【００２７】
また、図２において、ビット線１８上にＣＶＤ酸化膜１９が形成され、この上に、選択ゲート線１４9 ，１４10のそれぞれと同電位にある副選択ゲート線２０1 ，２０2 が配設されている。この副選択ゲート線２０1 ，２０2 を形成する配線材は、選択ゲート線１４9 ，１４10を形成する配線材よりも低抵抗の材料が用いられる。
【００２８】
なお、選択ゲート線１４9 ，１４10と基板１１との間のゲート絶縁膜１３0 を、図３に示すように、メモリセル部のゲート絶縁膜１３よりも厚くして、その信頼性を高めるようにしてもよい。
【００２９】
図６は、このようなＮＡＮＤセルがマトリックス配列されたメモリセルアレイの等価回路を示している。
【００３０】
図７に、メモリセルアレイ中の複数のＮＡＮＤセルを配列したものの平面図を示す。選択ゲート線１４9 ，１４10の材料として用いられる配線材には通常高抵抗な材料が用いられている。このため、選択ゲート線１４9 ，１４10への充放電所要時間が長くなる。図２（ｂ）中の素子Ｓ１，Ｓ２を駆動させるゲート電極はノード（選択ゲート）１４9 や１４10なので、選択ゲート線１４9 ，１４10への充放電所要時間が長い場合には、選択ゲートの充放電動作を含む全動作所要時間が長くなるという問題につながる。この動作所要時間を短縮させるため、メモリセルアレイ中では、選択ゲート線の実効的な抵抗を低下させる方法を用いている。この方法を実現するために図６の（Ｉ），（II）の領域（以下、選択ゲートコンタクト領域、と称す。）を用いている。
【００３１】
図７の選択ゲートコンタクト領域（Ｉ），（II）の一具体例を図８（ａ）に示す。図８（ａ）では、図７の選択ゲートコンタクト領域（Ｉ），（II）において、ノード１４9 ，１４10をそれぞれ副選択ゲート線２０1 ，２０2 に接続させている。図８（ａ）中のＥ−Ｅ′およびＦ−Ｆ′断面図をそれぞれ図８（ｂ），（ｃ）に示す。図８（ｃ）の斜視図は図９に示される。図８（ａ）の方法を用いることにより、選択ゲート線１４9 や１４10の配線材より低抵抗の配線材を用いた副選択ゲート線２０1 ，２０2 を、メモリセル中で選択ゲート線１４9 や１４10に対してバイパス状態に接続することができ、選択ゲート線１４9 ，１４10の実効的な抵抗を低下させることができる。図７中の選択ゲートコンタクト領域（Ｉ），（II）を、メモリセルアレイ中で、ビット線の数十本〜数百本おきに設ければ、通常数十箇所程度設けられることになる。この場合には、選択ゲート線１４9 ，１４10の充放電の所要時間は、高抵抗にある配線部分での充放電所要時間、つまり選択ゲート線１４9 ，１４10と副選択ゲート線とのコンタクトに挟まれた選択ゲート線部分の充放電時間が支配的となる。上述したように、選択ゲート線は副選択ゲート線とのコンタクトにより数分割〜数十分割されることになる。このため、図７中の選択ゲートコンタクト領域（Ｉ），（II）をメモリセル中に配設しない場合に比べて、充放電所要時間を数分の１〜数十分の１とすることができる。また、図７中の選択ゲートコンタクト領域（Ｉ），（II）部分では、選択ゲート上部隣接線１６9 や１６10は他のどの配線とも接続されていない。このため、選択ゲート上部隣接線１６9 や１６10は、メモリセル中では、常にフローティング状態にあることになる（図１６（ｂ）参照）。この選択ゲート上部隣接線１６9 や１６10は、図２，図３の説明で述べたように、制御ゲート線の加工安定化の実現のために必要不可欠な配線であり、特に図９からわかるようにフローティング状態にあるとしても省略することはできない。この様に、メモリセルアレイ内の選択ゲート上部隣接配線１６9 ，１６10がフローティング状態にあることが図８，図９に示した実施例の特徴である。
【００３２】
次に、前記した本発明の第１の実施例を用いたときの、従来例に対する長所を説明する。図２２（ａ），（ｂ）は、従来例における、メモリセルアレイの一つのＮＡＮＤセル部分の平面図と等価回路図であり、図２３，図２４（ａ），（ｂ）はそれぞれ図２２（ａ）のＬ−Ｌ′，Ｍ−Ｍ′およびＮ−Ｎ′断面図である。また、従来例におけるメモリセルアレイ中の複数のＮＡＮＤセル配列の平面図を図２５に、図２５における選択ゲートコンタクト領域（図２５中（Ｖ），（VI）に相当）の実施例の一例を図２６（ａ）に示す。従来は、上記した選択ゲート線への電圧充放電時間の短縮を実現するため、つまり選択ゲート線の実効的な抵抗を低下させるために、図２５中の選択ゲートコンタクト領域（Ｖ），（VI）において、選択ゲート上部隣接配線１６9 ，１６10と選択ゲート線１４9 ，１４10とを接続している。通常、これらの配線１６9 ，１６10の配線材抵抗は選択ゲート線１４9 ，１４10の配線材抵抗に比べて低くなっている。このため、選択ゲート上部隣接線１６9 ，１６10と選択ゲート線１４9 ，１４10を接続することにより、選択ゲート線１４9 ，１４10の実効的な抵抗を低下させることができる。しかしながら、従来方式では、選択ゲートコンタクト領域（Ｖ），（VI）における配線へのコンタクト数が選択ゲート線１本あたり３個と多い（図２７参照）。このため、選択ゲートコンタクト領域の幅を広くとらねばならない。ところが、前記第１の実施例（図９に相当）においては、選択ゲートコンタクト領域中には配線へのコンタクト数が選択ゲート線１本あたり１個と少ない。このため、選択ゲートコンタクト領域幅を従来例の１／３程度にできる。この選択ゲートコンタクト領域はメモリセルアレイ中に数十箇所程度存在する。このため、本発明の第１実施例と従来例でのそれぞれは選択ゲートコンタクト領域面積に３倍の違いがある。これにより、本発明の第１実施例を用いると、チップ面積の大幅な縮小が可能となる。また、本発明の第１実施例中では、配線（副選択ゲート線）２０を構成する配線層が従来例に比べて増えている。しかしながら、この配線層の増加によるコストアップよりも、前記したように本発明においてはチップ面積の縮小によるコストダウンの方が効果が大きい。このため、本発明は有用性が大きい。また、メモリセルアレイ内は従来例と同じ構造であっても、センスアンプ・ロウデコーダ、その他の回路パターンや配線において、配線２０に相当する配線を用いる場合、つまりあらかじめメモリセルアレイ以外の部分にのみ使われる配線が存在する場合には、チップ中の破線層の数を増やすことなく、前記本発明の第１実施例を実現できる。従って、このような場合には本発明は特に有効である。
【００３３】
本発明は前記第１実施例の場合に限られるものではなく、種々変更可能である。以下に、本発明に係るその他の実施例の説明を行う。
【００３４】
図１０に、別の実施例の一例を示す。図７において、メモリセルサイズを小さくした場合には、半導体基板１１、素子分離領域１２が小さくなり、隣り合った選択ゲート配線間に図８（ａ）のような異なる配線へのコンタクトを別々に形成するスペースがなくなる場合がある。特に、図７中では、領域ｌ１内にはビット線コンタクトが存在する。このため領域ｌ１はあまり小さくできないが、領域ｌ２内には必ずしもコンタクトを取る必要がない。このため、領域ｌ２は領域ｌ１に比べてより小さくでき、従って隣り合ったソース線側選択ゲート間にそれぞれへのコンタクトを別々に形成できなくなる場合が起こりやすい。この場合には、図１０のように、隣り合った選択ゲート線を接続し、この２本の選択ゲートを同電位として、隣り合った選択ゲートに共通に１つのコンタクトだけをとる方式を用いることもできる。ここで、隣り合ったソース側選択ゲート側にのみ共通のコンタクトだけをとる方式における、メモリセルアレイの１つのＮＡＮＤセル部分の平面図と等価回路図を図１３（ａ），（ｂ）に、また図１３（ａ）のＤ−Ｄ′断面図を図１４に、またソース側選択ゲート側のみに共通コンタクトをとる方式におけるメモリセルアレイ中の複数のＮＡＮＤセル配列の平面図を図１５に示す。また、隣り合った選択ゲートに共通のコンタクトだけをとる方式において従来例を用いた場合を参考として図２８に示す。
【００３５】
図１５におけるこのような選択ゲートコンタクト領域（III)，（IV）において、隣り合った２つの選択ゲートに共通に１つのコンタクトのみを形成する場合にも、従来例を用いる場合（図２８に相当）に比べ、本発明の実施例の図１０を用いる場合のほうが、選択ゲートコンタクト領域（III)，（IV）の幅が１／３程度となり、前述のように、従来例を用いる場合に比べてチップ面積を大幅に縮小することができる。
【００３６】
また、隣り合った２つの選択ゲートとしてのそれぞれの配線間に、異なる配線へのコンタクトを別々に形成する方式と、隣り合った２つの選択ゲートに共通に１つのコンタクトだけをとる方式は、前述したように、前者が図８（ａ），図２６（ａ）に、後者が図１０，図２８に相当する。同様に、以下に説明を行う図中においても、前者は図１１（ａ），図１８に、後者は図１２，図１９に相当する。
【００３７】
図１１，１２に別の実施例を示す。図１１，１２に示す実施例では、メモリセルアレイ中の選択ゲート上部隣接配線の両端のうちの片方だけに、選択ゲート上部隣接配線と副選択ゲート線とのコンタクトを取る場合である。また、この方式を使用した場合のうち、図１１（ａ）におけるメモリセルアレイ内の配線の接続構造の概略図を図１７（ａ），（ｂ）に示す。これらの図からわかるように、図１１，１２の方式では、選択ゲート上部隣接配線１６9 ，１６10は選択ゲート線１４9 ，１４10と同電位になる。この場合には、前述したように、通常選択ゲート上部隣接配線１６9 ，１６10の配線材としては、選択ゲート線１４9 ，１４10の配線材のよりも抵抗の低い材料を用いる。このため、選択ゲート線１４9 ，１４10よりも選択ゲート上部隣接配線１６9 ，１６10の方が、電圧充放電動作速度が速くなる。選択ゲート上部隣接配線１６9 ，１６10が先に設定電位まで電位変化すると、選択ゲート線１４9 ，１４10は選択ゲート上部隣接配線１６9 ，１６10との容量カップリングにより、選択ゲート上部隣接配線１６9 ，１６10の電位変化方向と同じ方向、つまり、充電動作時には電位上昇の方向、また放電動作時には電位低下の方向に、電位変化を起こし、この後に選択ゲート線内を伝わってくる電荷によって設定電位まで完全に変化する。このように、図８（ａ），図１０の選択ゲート上部隣接配線１６9 ，１６10がフローティングの場合に比べ、図１１，１２の方式を用いると、選択ゲート上部隣接配線１６9 ，１６10との容量カップリングによる電位変化の分だけ選択ゲート線１４9 ，１４10の電位充放電所要時間を短縮できる。また、選択ゲートコンタクト領域内における配線へのコンタクト数が２個であるため、図２６（ａ），図２８の選択ゲートコンタクト領域内の配線へのコンタクト数が３個の場合に比べ、選択ゲートコンタクト領域幅を小さくでき、従ってチップ面積も従来方式を用いる場合に比べ大幅に縮小できる。また、図８（ａ），図１０に比べると、電位充放電時間は図８（ａ），図１０の場合より少なくなるという長所がある。チップ設計時にどちらを採用するかはチップ動作に基づいて決めればよい。
【００３８】
図１６，図１７に、メモリセルアレイ中およびメモリセルアレイへの選択ゲート線入力部（配線層２０と配線層１４のコンタクト部分周辺に相当）における選択ゲート線１４9 ，１４10、選択ゲート上部隣接配線１６9 ，１６10、副選択ゲート線２０の接続関係を示す。図１６（ａ）はメモリセルアレイ中およびメモリセルアレイへの選択ゲート線入力部における選択ゲート線の平面図、図１６（ｂ），（ｃ），図１７（ａ）〜（ｃ）は図１６（ａ）中のＩ−Ｉ′断面図を示す。図１６（ｂ）は、上述した実施例とはまた別の実施例であり、メモリセルアレイ中で選択ゲートに対して他配線の接続を全く行わない場合である。この場合において、選択ゲート線１４9 ，１４10の配線材の抵抗が高いときには、選択ゲートへの充放電動作が長時間化する。この方式でも、選択ゲートへの充放電動作を含む全動作の所要時間が長くても構わない場合、また選択ゲートへの充放電動作を含む全動作の所要時間が選択ゲートへの充放電動作長時間化以外の理由で長い所要時間を必要とするため特に選択ゲートへの充放電動作の高速化の必要がない場合、また選択ゲート線１４9 ，１４10の配線材の抵抗が低くできるため選択ゲート線への充放電動作が長時間化しない場合などには、図１６（ｂ）を使用しても問題はない。また、図１６（ｂ）を用いると、メモリセルアレイ中に選択ゲートコンタクト領域が必要ないため、メモリセルアレイ面積を上述した実施例の他のどれよりも小さくでき、従ってチップ面積を上述した実施例の中で最小にできる、という長所がある。
【００３９】
また、以上に述べたように、従来は、特に図２７からわかるように、高抵抗な選択ゲート線１４9(10) を低抵抗化するため、そのゲート線１４9(10) 上の層間絶縁膜１５及び隣接配線１６9(10) を部分的に取り除き、ビット線１８の足１８ａ，１８ｂを隣接配線１６9(10) ，１６9(10) 及び選択ゲート線１４9(10) にコンタクトさせて、高抵抗な選択ゲート線１４9(10) を低抵抗の隣接配線１６9(10) でバイパスさせている。選択時において、選択ゲート線１４9(10) には高電圧が印加される。この印加電圧の影響が隣接配線１６9(10) に及び、この配線１６9(10) がチャージアップして装置の動作に悪影響を及ぼすこともある。また、外部からの電荷によって隣接配線１６9(10) がチャージアップすることも考えられる。
【００４０】
従来は、高低抗な選択ゲート線１４9(10) を低抵抗化するため、そのゲート線１４9(10) 上の層間絶縁膜１５及び隣接配線１６9(10) を部分的に取り除き、ビット線１８と同一配線層１８ａ，１８ｂを隣接配線１６9(10) ，１６9(10) 及び選択ゲート線１４9(10) にコンタクトさせて、高低抗な選択ゲート線１４9(10) を低抵抗の隣接配線１６9(10) でバイパスさせている。選択時において、選択ゲート線１４9(10) には高電圧が印加される。この印加電圧の影響が隣接配線１６9(10) に及びこの配線１６9(10) がチャージアップして装置の動作に悪影響を及ぼすこともある。また、外部からの電荷によって隣接配線１６9(10) がチャージアップすることも考えられる。
【００４１】
また、図１６，図１７中の各実施例のうち、図１６（ｃ）は図８（ａ）に、図１７（ａ），（ｂ）はともに図１１（ａ）に、図１７（ｃ）は図２６（ａ）における選択ゲート線のワード線方向における断面図に相当する。
【００４２】
これらの各図のうち、図１６（ｃ）の場合には、高抵抗の選択ゲート線１４9 ，１４10が低抵抗の副選択ゲート線２０で所定間隔毎にバイパスされて、選択ゲート線１４9 ，１４10が低抵抗化された形となっている。しかもこの状態において、選択ゲート上部隣接配線１６9 ，１６10は所定長さ毎のものに分断する、フローティングな状態にあり且つそのまわりを一体化された選択ゲート線１４9 ，１４10；隣接配線１６9 ，１６10で囲まれた状態にある。これにより、選択動作時に、選択ゲート線１４9 ，１４10に高電圧が加えられた場合においても、その影響によって隣接配線１６9 ，１６10がチャージアップするのが防がれる。また、その他の外部から影響によっても、隣接配線１６9 ，１６10がチャージアップするのも防がれる。図１７（ａ），（ｂ）は、図１６（ｃ）の変形例であり、副選択ゲート線２０を各隣接配線１６9 ，１６10に導通させたものである。図１７（ｃ）は比較のために示した従来例である。図１７（ａ）では、上記導通を、図中の各隣接配線１６9 ，１６10の左端側で行っており、同図（ｂ）では右端側で行っている。これらの図１７（ａ），（ｂ）の例においては、隣接配線１６9 ，１６10の電位は選択ゲート線１４9 ，１４10及び副選択ゲート線２０と同じになる。よって、隣接配線１６9 ，１６10がチャージアップするのは防がれる。
【００４３】
図１８，図１９に、また別の実施例を示す。図１８，図１９の実施例では、選択ゲートコンタクト領域において、選択ゲート上部隣接配線１６9 ，１６10が分断されておらず、選択ゲートコンタクト領域内を選択ゲート上部隣接配線１６9 ，１６10が通り抜けている場合である。図１８（ａ），図１９のそれぞれを用いた場合は、選択ゲートコンタクト領域内の配線へのコンタクト数が図８（ａ），図１０を用いた場合と同じなので、図１８，図１９の方式を用いると、図８，１０を用いた場合と同程度のチップ面積を実現でき、従来例に比べて大幅にチップ面積を縮小できる。この図１８，図１９を用いた際には、選択ゲート上部隣接配線は、メモリセルアレイ内で他のどの配線とも接続されない状態にあるが、メモリセルアレイへの選択ゲート線の入力部分では、選択ゲート線設定電位にある他の配線と接続することも可能であり、この場合も本発明は有効である。また、メモリセルアレイへの選択ゲート線の入力部分においても選択ゲート上部隣接配線が他のどの配線とも接続されず、選択ゲート上部隣接配線がメモリセルアレイ内外の両方において完全にフローティング状態となっている場合においても本発明は有効である。
【００４４】
図２０に、本発明における図３に示したＮＡＮＤセル断面図の変形例を示す。図２０に示したような場合、つまりメモリセルアレイ中のビット線が配線層２０によって形成され、また副選択ゲート線が配線層１８によって形成される場合においても、上述した図８，図１０，図１１，図１２，図１８，図１９などの実施例と同様に、選択ゲートコンタクト領域において、副選択ゲート線１８1 ，１８2 と選択ゲート線１４9 ，１４10のコンタクトを形成でき、本発明を実現できる。
【００４５】
図３０はこの発明に係るデコード系の回路例を示している。すなわち、制御ゲートＣＧのデコーダ内に選択ゲートＳＧのデコード動作が行えるよう組み込まれている。ロウメインデコーダ３０１、ロウサブデコーダ３０２からなり、ロウメインデコーダ３０１の回路は図３１のように構成され、ロウサブデコーダ３０２は図３２りのように構成されている。
【００４６】
図３１に示すロウメインデコーダは、ＮＡＮＤ束からなるメモリセルブロックのうちの１つを選択する回路である。外部から入力されるアドレスは、図示しないアドレスラッチ回路によって内部ロウアドレスに変換され、この内部ロウアドレスによってメモリセルブロックのうちの一つに選択するため、ノードＮ１から図３２に示すようなロウサブデコーダにに信号を供給する。選択されたロウサブデコーダ３０２の入力ノードＮ１の電位は５Ｖ（Ｖcc）、また非選択のロウサブデコーダ３０２り入力ノードＮ１の電位は０Ｖとなる。
【００４７】
図３２に示すロウサブデコーダは、入力信号Ａ，Ｂ，Ｃ，Ｄ，Ｅ、電源ＶA 、ＶB 、ＶC にはそれぞれ読み出し時、書き込み時、消去時の各モードにおいて、表１に示す電位が供給される。Ｖccは通常の電源で例えば５Ｖ、Ｖppは書き込み消去系高電圧、例えば２０Ｖ、Ｖm はＶppの中間電位で例えば１０Ｖ、ＧＮＤは０Ｖとして考える。
以上、実施例を用いて本発明の説明を行ってきたが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能である。例えば、上記実施例中では、ＮＡＮＤセル型ＥＥＰＲＯＭを例にとって本発明の説明を行ったが、ＮＯＲ型ＥＥＰＲＯＭやその他の半導体記憶装置においても、メモリセルアレイ中等において、積層形成された複数の配線層が存在し、前記複数の配線層のうち最下層の配線と他配線のコンタクトをとる領域において本発明を用いると、上述したように、このコンタクト領域幅を小さくでき、従ってチップ面積の縮小を実現できる。
【００４９】
【発明の効果】
以上説明したように本発明によれば、メモリセルアレイ中の選択ゲート配線と他配線との間の接続を行う領域におけるコンタクト数を減らすことができ、これによってメモリセルアレイの面積を縮小でき、従来よりもチップ面積の小さく安価なＥＥＰＲＯＭを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るＮＡＮＤセル型ＥＥＰＲＯＭの構成を示すブロック図。
【図２】本発明の第１、第２の実施例に係るＮＡＮＤセル構造を示す平面図と等価回路図。
【図３】図２（ａ）のＡ−Ａ′断面図。
【図４】図２（ａ）のＢ−Ｂ′，Ｃ−Ｃ′断面図。
【図５】図３の要部斜視説明図。
【図６】同じくメモリセルアレイの等価回路図。
【図７】同じくメモリセルアレイ中の複数のＮＡＮＤセル配列の平面図。
【図８】本発明の第１，３の実施例に係る図７（図１５）の選択ゲートコンタクト領域の平面図と断面図。
【図９】図８（ｃ）の要部斜視説明図。
【図１０】図８の変形例。
【図１１】本発明の第２，４の実施例に係る図７（図１５）の選択ゲートコンタクト領域の平面図と断面図。
【図１２】図１１（ａ）の変形例。
【図１３】本発明の第３，４の実施例に係る一つのＮＡＮＤセル構成を示す平面図と等価回路図。
【図１４】図１３のＤ−Ｄ′断面図。
【図１５】本発明の第３，４の実施例に係るメモリセルアレイ中の複数のＮＡＮＤセル配列の平面図。
【図１６】メモリセルアレイ中およびメモリセルアレイへの選択ゲート線入力部における選択ゲート線、選択ゲート上部隣接配線、副選択ゲート線の接続を示す図であって、配線の平面図を示す図、第５の実施例に係る配線の断面図を示す図、及び第１の実施例に係る配線の断面図である。
【図１７】メモリセルアレイ中およびメモリセルアレイへの選択ゲート線入力部における選択ゲート線、選択ゲート上部隣接配線、副選択ゲート線の接続を示す図であって、第２の実施例に係る配線の断面図を示す図、及び第２の実施例に係る配線の断面図、及び従来例に係る配線の断面図を示す図。
【図１８】本発明の第６，７の実施例に係る図７（図１５）の選択ゲートコンタクト領域の平面図と断面図。
【図１９】図１８（ａ）の変形例。
【図２０】図３に示したＮＡＮＤセル断面図の変更例を示す図。
【図２１】図３に示したＮＡＮＤセル断面図の変更例を示す図。
【図２２】従来例に係るＮＡＮＤセル構成を示す平面図と等価回路図。
【図２３】図２２（ａ）のＬ−Ｌ′断面図。
【図２４】図２２（ａ）のＭ−Ｍ′およびＮ−Ｎ′断面図。
【図２５】従来例に係るメモリセルアレイ中の複数のＮＡＮＤセル配列の平面図。
【図２６】従来例に係る図１６の選択ゲートコンタクト領域の平面図と断面図。
【図２７】図２６（ｂ）の斜視説明図。
【図２８】図２６（ａ）の変形例。
【図２９】従来例に係る選択ゲートコンタクトの製造方法を示す断面図。
【図３０】本発明に係るデコーダ系の要部を示す回路図。
【図３１】図３０のロウメインデコーダの具体的回路図。
【図３２】図３０のロウサブデコーダの具体的回路図。
【符号の説明】
１ メモリセルアレイ
２ ビット線制御回路
３ カラムデコーダ
４ アドレスバッファ
５ ロウデコーダ
６ データ入出力バッファ
７ 基板バイアス回路
Claims (1)
- 半導体基板上に、ゲート絶縁膜を介して、電荷蓄積層と制御ゲート線が、互いの間に層間絶縁膜を介して、積層された電気的書替え可能な不揮発性半導体メモリセルが第１の方向に複数直列接続され、その両端に選択ゲート素子を有するＮＡＮＤセルが配列された不揮発性記憶装置であって、
前記メモリセルの電荷蓄積層と同じ配線層で構成され、前記選択ゲート素子のゲート電極をなす選択ゲート線と、前記メモリセルの前記制御ゲート線と同じ配線層で構成され、絶縁膜を隔てて前記選択ゲート線上に位置する選択ゲート上部隣接線と、を備え、
前記ＮＡＮＤセルの複数は第１の方向と直交する第２の方向に並んでおり、これらのＮＡＮＤセルを構成する各選択ゲート素子における選択ゲート線が順次つながって共通選択ゲート線となると共に、前記選択ゲート上部隣接線がつながって、直接電位を与えられないフローティング状態にある共通選択ゲート上部隣接線となっており、
前記共通選択ゲート線に対して前記共通選択ゲート上部隣接線を挟んで対向し、前記共通選択ゲート線よりも低抵抗な副選択ゲート線をさらに備え、
この上部隣接線は所定長さ毎の分断隣接線に分断されて分断箇所が形成されており、
ある前記ＮＡＮＤセルの一方の一端の選択ゲート素子のゲート電極をなす第１の前記共通選択ゲート線は、ある前記ＮＡＮＤセルと第１の方向に隣接する別の前記ＮＡＮＤセルにおける隣り合う第２の共通選択ゲート線と接続しており、その接続箇所に隣接した前記第１の共通選択ゲート線上及び第２の選択ゲート線上に、それぞれ、前記分断箇所が形成されており、また、その接続箇所において、前記第１及び第２の共通選択ゲート線に共通に１つのコンタクトを形成し、前記１つのコンタクトによって、前記第１及び第２の共通選択ゲート線と前記第１及び第２の共通選択ゲート線に共通した１本の低抵抗な前記副選択ゲート線とを接続し、
ある前記ＮＡＮＤセルの他方の一端の選択ゲート素子のゲート電極をなす第３の前記共通選択ゲート線は、前記分断箇所において、前記第３の共通選択ゲート線と前記副選択ゲート線とが接続されている
ことを特徴とする不揮発性半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21016994A JP3675500B2 (ja) | 1994-09-02 | 1994-09-02 | 不揮発性半導体記憶装置 |
| US08/523,315 US5637895A (en) | 1994-09-02 | 1995-09-05 | Non-volatile semiconductor memory device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21016994A JP3675500B2 (ja) | 1994-09-02 | 1994-09-02 | 不揮発性半導体記憶装置 |
| US08/523,315 US5637895A (en) | 1994-09-02 | 1995-09-05 | Non-volatile semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878643A JPH0878643A (ja) | 1996-03-22 |
| JP3675500B2 true JP3675500B2 (ja) | 2005-07-27 |
Family
ID=26517891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21016994A Expired - Lifetime JP3675500B2 (ja) | 1994-09-02 | 1994-09-02 | 不揮発性半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5637895A (ja) |
| JP (1) | JP3675500B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3171122B2 (ja) * | 1995-11-27 | 2001-05-28 | ソニー株式会社 | 半導体記憶装置および半導体記憶装置の情報読出方法 |
| US8350309B2 (en) | 1998-03-30 | 2013-01-08 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
| US6353242B1 (en) | 1998-03-30 | 2002-03-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
| JP3853981B2 (ja) * | 1998-07-02 | 2006-12-06 | 株式会社東芝 | 半導体記憶装置の製造方法 |
| JP2000150678A (ja) * | 1998-11-10 | 2000-05-30 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US6204159B1 (en) | 1999-07-09 | 2001-03-20 | Advanced Micro Devices, Inc. | Method of forming select gate to improve reliability and performance for NAND type flash memory devices |
| KR100582422B1 (ko) * | 2004-05-15 | 2006-05-22 | 에스티마이크로일렉트로닉스 엔.브이. | 낸드 플래시 메모리 소자 |
| JP2006332424A (ja) * | 2005-05-27 | 2006-12-07 | Toshiba Corp | 半導体記憶装置 |
| JP4550686B2 (ja) * | 2005-08-08 | 2010-09-22 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2007123652A (ja) * | 2005-10-31 | 2007-05-17 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4664813B2 (ja) * | 2005-12-21 | 2011-04-06 | 株式会社東芝 | 半導体記憶装置 |
| JP4599375B2 (ja) * | 2007-07-17 | 2010-12-15 | 株式会社東芝 | 不揮発性半導体メモリ |
| JP2008066744A (ja) * | 2007-11-05 | 2008-03-21 | Fujitsu Ltd | 半導体記憶装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3099887B2 (ja) * | 1990-04-12 | 2000-10-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP3043135B2 (ja) * | 1991-09-26 | 2000-05-22 | 新日本製鐵株式会社 | 不揮発性半導体メモリの製造方法 |
| JP3548984B2 (ja) * | 1991-11-14 | 2004-08-04 | 富士通株式会社 | 半導体装置の製造方法 |
| US5471423A (en) * | 1993-05-17 | 1995-11-28 | Nippon Steel Corporation | Non-volatile semiconductor memory device |
-
1994
- 1994-09-02 JP JP21016994A patent/JP3675500B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-05 US US08/523,315 patent/US5637895A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5637895A (en) | 1997-06-10 |
| JPH0878643A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001917B1 (ko) | 불휘발성 반도체기억장치 | |
| JP3875570B2 (ja) | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 | |
| US6449188B1 (en) | Low column leakage nor flash array-double cell implementation | |
| JP3884397B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3947135B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4004809B2 (ja) | 半導体装置及びその動作方法 | |
| US6836444B2 (en) | Semiconductor memory device capable of realizing a chip with high operation reliability and high yield | |
| JP3675500B2 (ja) | 不揮発性半導体記憶装置 | |
| US7480180B2 (en) | Semiconductor memory device comprising plural source lines | |
| JP3093649B2 (ja) | 不揮発性半導体メモリ装置 | |
| US7312503B2 (en) | Semiconductor memory device including MOS transistors each having a floating gate and a control gate | |
| KR970004070B1 (ko) | 불휘발성 반도체메모리장치 | |
| US7245530B2 (en) | Semiconductor memory device with MOS transistors, each including floating gate and control gate, and memory card including the same | |
| US6284601B1 (en) | Method for fabricating electrically selectable and alterable memory cells | |
| JP4398962B2 (ja) | 半導体記憶装置のデータ書き込み方法 | |
| JP2004265508A (ja) | 不揮発性半導体記憶装置 | |
| JP2009277348A (ja) | 半導体記憶装置のデータ書き込み方法 | |
| US7233513B2 (en) | Semiconductor memory device with MOS transistors each having floating gate and control gate | |
| JP2002043444A (ja) | 不揮発性半導体メモリ | |
| JPH10125812A (ja) | 半導体装置およびその製造方法 | |
| JP2960377B2 (ja) | メモリセルアレー | |
| JP3152756B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2960082B2 (ja) | 不揮発性半導体メモリ | |
| JP3228996B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2003086720A (ja) | 不揮発性半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040616 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050426 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |