JP3671948B2 - 半導体集積回路とその試験方法 - Google Patents
半導体集積回路とその試験方法 Download PDFInfo
- Publication number
- JP3671948B2 JP3671948B2 JP2002277285A JP2002277285A JP3671948B2 JP 3671948 B2 JP3671948 B2 JP 3671948B2 JP 2002277285 A JP2002277285 A JP 2002277285A JP 2002277285 A JP2002277285 A JP 2002277285A JP 3671948 B2 JP3671948 B2 JP 3671948B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- flip
- test
- mode
- flops
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000010998 test method Methods 0.000 title claims description 16
- 238000012360 testing method Methods 0.000 claims description 97
- 230000007704 transition Effects 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000003708 edge detection Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＬＳＩなどの半導体集積回路であって、特にスキャン回路が設けられている半導体集積回路、及びその試験方法に関するものである。
【０００２】
【従来の技術】
従来より、ＬＳＩの製造テスト手法としてスキャンテストが知られている。
図４は、スキャンテストを実行可能とする半導体集積回路（ＬＳＩ）のモデルである。このＬＳＩには、内部回路６０として各種論理回路が構築され、例えば入力端子ｉｎ１〜ｉｎ４からの入力データについて、内部回路６０で演算が行われる。そしてその演算結果が出力端子ｏｕｔ１〜ｏｕｔ４から出力される。
このようなＬＳＩにおいて、スキャンテストを可能とするために、図示するようにスキャンフリップフロップ６１〜６８が接続される。このスキャンＦＦ６１〜６８は、例えばマルチプレクサ機能を有するフリップフロップであり、スキャン入力端子（scan in）からスキャン出力端子（scan out）までの間、所要数のスキャンフリップフロップがシリアル接続される。このシリアル接続はスキャンチェーンと呼ばれる。
【０００３】
そしてスキャン入力端子（scan in）からスキャンデータパターンを入力することで、内部回路６０に対する入力としてスキャンフリップフロップ６１〜６４に任意の値をセットする。セットされた値は内部回路６０で処理され、その結果データがスキャンフリップフロップ６５〜６８に出力される。その後、スキャンチェーンをシフトさせ、スキャン出力端子（scan out）から結果データを観測する。このような手法により、ＬＳＩの不良個所等の検査を行う。
この図４は非常に簡略化したスキャンテストのモデルであるが、例えば下記文献には、各種スキャンテスト手法が記載されている。
【０００４】
【特許文献１】
特開昭６３−１３４９７０号公報
【特許文献２】
特開平４−７２５８３号公報
【特許文献３】
特開平５−１７２８９７号公報
【特許文献４】
特開平４−２８７５１０号公報
【０００５】
【発明が解決しようとする課題】
ところが、上記スキャンチェーンのようにスキャン回路を挿入したＬＳＩでは、動作途中のＬＳＩ内部のレジスタの値を外部に出力する事、及び外部からレジスタにデータを入力することができるため、次のような不都合が起きる場合がある。
【０００６】
例えば、暗号などのセキュリティデータを扱うＬＳＩを考えると、データが送受信されレジスタにロードされているときにスキャン動作を行なうと、スキャンチェーンを経由してセキュリティデータが外部に出力される可能性がある。即ち、スキャンチェーンの構成を利用することで、セキュリティデータが抜き出されて知られてしまうおそれがある。
また、同じく受信等に係るセキュリティデータを内部のＲＡＭに書き込んでいるときにスキャン動作を行うことで、そのセキュリティデータがスキャンチェーンを経由して外部に出力できる可能性もある。
さらには、通常モードにおいて何らかの手法でシフトイネーブルを制御し、スキャンチェーンシフト動作を実行させて、データを取り出すおそれもある。
また、スキャンチェーンを使ってデータ入力が可能であるため、スキャンチェーンを介して内部のレジスタやＲＡＭにデータを書き込むことで、暗号などのデータをすり替え、ＬＳＩを不正に動作させることも無いとは言えない。いわゆるなりすましである。
【０００７】
つまり、特に暗号などのセキュリティデータを扱うＬＳＩにおいては、スキャンチェーンを備えてスキャンテストを可能とすることは、セキュリティデータの不正な読み出しや暗号解読、或いはデータ改竄によるなりすましなどが行われてしまう危険性をはらむものとなる。
その一方で、スキャンテスト手法を用いないと、品質の高いＬＳＩテストが非常に困難になり、製造上問題である。
【０００８】
【課題を解決するための手段】
本発明はこのような問題に鑑みて、ＬＳＩ内部に格納された、セキュリティデータの不正な読み出しや、書き換えを防止しつつ、スキャンテストが可能な半導体集積回路を提供することを目的とする。
【０００９】
即ち本発明の半導体集積回路は、通常動作モードと、内部論理回路をスキャンテストするテストモードとを有する半導体集積回路である。そして前記内部論理回路に対するスキャンテストを実行するように配された複数のフリップフロップと、論理レベルにより前記通常動作モードか前記テストモードを選択的に指定するモード信号に応じて、前記通常動作モードから前記テストモードに遷移するとき前記複数のフリップフロップをリセットするリセット手段とを備える。
また、前記リセット手段は、前記モード信号に応じてさらに前記テストモードから前記通常動作モードに遷移するとき前記複数のフリップフロップをリセットする。
また、前記複数のフリップフロップに対して直列接続され、前記テストモードにおいて供給されたデータを出力すると共に、前記通常動作モードにおいて供給されたデータの出力を禁止する出力制御手段を、さらに備える。
また、前記複数のフリップフロップに接続された記憶手段と、前記モード信号に応じて、前記テストモードでは前記記憶手段へのアクセスを禁止するアクセス制御手段とをさらに備える。
また、前記モード信号の前記論理レベルの遷移タイミングを検出する遷移検出手段をさらに備え、前記リセット手段は、前記遷移検出手段が前記遷移タイミングを検出したときに前記複数のフリップフロップをリセットする。
【００１０】
本発明の半導体集積回路は、通常動作モードと、内部論理回路をスキャンテストするテストモードとを有する半導体集積回路であって、前記内部論理回路に対するスキャンテストを実行するように配された複数のフリップフロップと、論理レベルにより前記通常動作モードか前記テストモードを選択的に指定するモード信号に応じて、前記テストモードから前記通常動作モードに遷移するとき前記複数のフリップフロップをリセットするリセット手段とを備える。
また、前記モード信号の前記論理レベルの遷移タイミングを検出する遷移検出手段をさらに備え、前記リセット手段は、前記遷移検出手段が前記遷移タイミングを検出したときに前記複数のフリップフロップをリセットする。
【００１１】
本発明の半導体集積回路は、通常動作モードと内部論理回路をスキャンテストするテストモードとを有する半導体集積回路であって、前記内部論理回路に対するスキャンテストを実行するように配された複数のフリップフロップと、前記複数のフリップフロップに対して直列接続され、前記テストモードにおいて供給されたデータを出力すると共に、前記通常動作モードにおいて供給されたデータの出力を禁止する出力制御手段とを備える。
【００１２】
本発明の半導体集積回路は、通常動作モードと、内部論理回路をスキャンテストするテストモードとを有する半導体集積回路であって、前記内部論理回路に対するスキャンテストを実行するように配された複数のフリップフロップと、前記複数のフリップフロップに接続された記憶手段と、論理レベルにより前記通常動作モードか前記テストモードを選択的に指定するモード信号に応じて、前記テストモードでは前記記憶手段へのアクセスを禁止するアクセス制御手段とを備える。
【００１３】
本発明の試験方法は、内部論理回路と前記内部回路をスキャンテストするための複数のフリップフロップとを備え、通常動作モードと前記スキャンテストを実行するテストモードとを有する半導体集積回路の試験方法であって、前記通常動作モードから前記テストモードに遷移するとき前記複数のフリップフロップをリセットすることを特徴とする。
また本発明の試験方法は、前記テストモードから前記通常動作モードに遷移するとき前記複数のフリップフロップをリセットすることを特徴とする。
また本発明の試験方法は、内部論理回路と前記内部回路をスキャンテストするための複数のフリップフロップと、前記複数のフリップフロップに接続された記憶手段とを備え、通常動作モードと前記スキャンテストを実行するテストモードとを有する半導体集積回路の試験方法であって、前記テストモードにおいては前記記憶手段へのアクセスを禁止することを特徴とする。
【００１４】
以上の本発明によれば、通常動作状態とスキャン動作状態を切り替える為のモード信号により、スキャンテストが開始される際やスキャンテストが終了される際にスキャンチェーンを構成するフリップフロップがリセットされる。つまりフリップフロップに何らかのデータが残されていない状態でスキャン動作が開始され、又終了される。
また本発明によれば、スキャンテスト時に、スキャンテスト動作を使って内部の記憶手段にアクセスすることはできなくなる。
また本発明によれば、複数のフリップフロップに直列接続される出力制御手段は、スキャンテスト時にのみデータ出力動作するものとされ、通常動作時にはデータ出力、例えばスキャンチェーンによるシフトアウトはできないものとされる。
【００１５】
【発明の実施の形態】
以下、本発明の半導体集積回路の実施の形態となり、又本発明の試験方法を実行するＬＳＩ１について説明する。
図１にＬＳＩ１の要部の構成を示す。なお図１においては、図４で説明した内部回路６０に相当する回路系、即ち当該ＬＳＩ１の主たる論理回路系については図示を省略し、本発明に直接関連する部位のみを示している。
【００１６】
ＬＳＩ１には、スキャンイン端子５，スキャンアウト端子６が設けられ、このスキャンイン端子５とスキャンアウト端子６の間は、スキャンフリップフロップ４１−１・・・４１−ｎ、及びダミーフリップフロップ３２によるスキャンチェーンが形成されている。
各スキャンフリップフロップ４１−１・・・４１−ｎは、それぞれマルチプレクス機能を備えたフリップフロップであり、例えば図４に示した内部回路６０に対するスキャンフリップフロップ６１・・・６８に相当するように、図示しない内部回路に接続され、スキャンテストが可能となるように構成されている。この図１では、図４に破線で示したスキャンシフト経路のみを示しているものとなる。
そしてスキャンテスト時には、スキャンイン端子５からスキャンフリップフロップ４１−１・・・にスキャンパターンが入力される。またスキャンチェーンのシフトアウトにより、スキャンテストとして観測すべきデータがスキャンアウト端子６からシフトアウトされる。
【００１７】
また、各スキャンフリップフロップ４１−１・・・４１−ｎ及びダミーフリップフロップ３２としては、非同期リセット付のフリップフロップが使用される。
【００１８】
スキャンモード入力端子２は、スキャンモード信号が入力される。スキャンモード信号は、ＬＳＩ１を通常動作状態とスキャン動作状態を切り換える信号である。本例ではスキャンモード信号が「Ｌ」の場合は、ＬＳＩ１は通常動作状態となり、スキャンモード信号が「Ｈ」となると、ＬＳＩ１がスキャン動作状態となるものとする。
【００１９】
クロック入力端子３は、当該ＬＳＩ１のシステムクロックが入力される。本例では、システムクロックをスキャン動作時のスキャンクロックとしても使用する。つまりスキャンフリップフロップ４１−１・・・４１−ｎの動作クロックとしても、クロック入力端子３からのシステムクロックがそのままスキャンクロックとして使用される。
【００２０】
リセット入力端子４は、ＬＳＩ１を内部リセットするリセット信号が入力される。図示していない内部回路は、外部から供給されたリセット信号に応じてリセットされる。
【００２１】
この図１に示すＬＳＩ１では、構成上、次の３つの特徴を有するものとなる。▲１▼スキャンチェーンのフリップフロップに対するリセット制御
▲２▼スキャン動作時の内部記憶手段（ＲＡＭ１１）に対するアクセス禁止制御
▲３▼ダミーフリップフロップ３２による出力制御
以下、これらについて述べる。
【００２２】
＜▲１▼スキャンチェーンのフリップフロップに対するリセット制御＞
図示するようにリセット制御ブロック２０として、フリップフロップ２１，２２、ＥＸ−ＯＲゲート２３、アンドゲート２４が設けられる。
フリップフロップ２１，２２、ＥＸ−ＯＲゲート２３は、スキャンモード信号の論理レベルの遷移タイミングを検出するために設けられている。
【００２３】
フリップフロップ２１，２２はクロック入力端子３からのシステムクロックで動作する。初段のフリップフロップ２１はスキャンモード信号をラッチし、また次段のフリップフロップ２２は、フリップフロップ２１のラッチ出力をラッチする。
各フリップフロップ２１，２２のラッチ出力については、ＥＸ−ＯＲゲート２３において排他的論理和（反転出力）がとられてアンドゲート２４に供給される。アンドゲート２４の他端は、リセット入力端子４が接続され、外部リセット信号が供給されるようになされている。
そしてアンドゲート２４の論理積出力は、スキャンフリップフロップ４１−１・・・４１−ｎ、及びダミーフリップフロップ３２に対するリセット信号とされる。
【００２４】
このリセット制御ブロック２０の動作を図２で説明する。
図２（ａ）にスキャンモード信号に示す。スキャンモード信号が「Ｈ」となることで、ＬＳＩ１はスキャン動作モードとなる。
リセット制御ブロック２０においては、上記のようにフリップフロップ２１，２２が図２（ｂ）のシステムクロックにより動作してスキャンモード信号をラッチし、ＥＸ−ＯＲゲート２３を介して出力するため、スキャンモード信号の立ち上がりエッジ、及び立ち下がりエッジに対応して、図２（ｃ）のエッジ検出信号が得られる。
なお、２段構成のフリップフロップ２１，２２のラッチ出力がＥＸ−ＯＲゲート２３を介して出力される構成とすることで、出力されるエッジ検出信号（Ｌレベル）が、少なくともシステムクロックの１クロック周期以上のパルス長となるようにしている。
【００２５】
このエッジ検出信号は、アンドゲート２４を介してスキャンフリップフロップ４１−１・・・４１−ｎ及びダミーフリップフロップ３２に供給されるため、Ｌレベルのエッジ検出信号により、図２（ｅ）に示すようにスキャンモード信号の立ち上がり及び立ち下がりに応じたタイミングで、スキャンフリップフロップ４１−１・・・４１−ｎ及びダミーフリップフロップ３２はリセットされることになる。
また、リセット入力端子４から図２（ｄ）のようにリセット信号（Ｌレベル）が入力された際も、このリセット信号はアンドゲート２４を介してスキャンフリップフロップ４１−１・・・４１−ｎ及びダミーフリップフロップ３２に供給されるため、これらは外部リセット入力によっても、図２（ｅ）に示すようにリセットされる。
【００２６】
このようにスキャンフリップフロップ４１−１・・・４１−ｎ及びダミーフリップフロップ３２は、スキャンモード信号のエッジタイミング、即ち通常動作状態からスキャン動作状態に移行する際、及びスキャン動作状態を終了して通常動作状態に移行する際に、リセットされることになる。
従って、スキャン動作開始時にリセットをかけずにスキャン動作を行なったり、スキャン動作終了時にリセットがかからないままＬＳＩ１を通常動作させることはできないものとされている。
【００２７】
本例のようにスキャン回路を挿入したＬＳＩ１では、通常動作からスキャン動作に入り、スキャンチェーンを使ってフリップフロップ４１−１・・・４１−ｎのデータをシフトアウトさせることで、スキャン動作に入る直前の通常動作時のフリップフロップ４１−１・・・４１−ｎの状態が外部に出力されてしまうおそれがある。これは暗号鍵等のセキュリティデータが漏洩する可能性があることになる。
そこで本例では上記のようにスキャンモード信号の立ち上がりエッジに基づいて、スキャンモードとなった際にリセットをかけ、ＬＳＩ内部を初期化するようにすることで、通常動作時に保持されたデータをシフトアウトさせることはできないようにするものである。
【００２８】
またスキャン回路を挿入することで、スキャン動作中に外部からスキャンチェーンを経由して、フリップフロップ４１−１・・・４１−ｎにデータをロードすることができるが、そのまま通常動作状態に移行すると、ロードさせたデータを用いてＬＳＩ１に通常動作させることが可能となってしまう。これによって暗号などのセキュリティデータがすり替えられて使用される可能性もある。
そこで本例では上記のようにスキャンモード信号の立ち下がりエッジに基づいて、スキャンモードが終了される際にもリセットをかけるようにし、ＬＳＩ１内部を初期化することで、これを防止する。
【００２９】
なお、リセット信号となるエッジ検出信号は、上記のように少なくともシステムクロックの１クロック周期以上のパルス長となるようにしている。これによってスキャンフリップフロップ４１−１・・・４１−ｎのリセットが確実にかかるようにしている。
【００３０】
ところで、本例ではスキャンクロックとしてはシステムクロックをそのまま用いるようにし、リセット制御ブロック２０におけるエッジ検出でも、そのシステムクロックを用いるようにしている。これは次の理由による。
【００３１】
例えば、仮にスキャンクロックとシステムクロックを共通化しないで、スキャン動作時に使用しないクロック（例えばシステムクロック）を用いてスキャンモード信号の両エッジ検出回路（フリップフロップ２１，２２、ＥＸ−ＯＲゲート２３）を構成してしまうと、通常動作からスキャン動作に移行した後、エッジ検出回路にクロックを入力しなくてもスキャン動作を行なうことができてしまう。このため、スキャン動作開始時にリセットがかからず内部のレジスタの値を外部に出力することが可能となるおそれがある。
また逆に、通常動作時に使用しないクロック（例えばスキャンクロック）を用いてスキャンモード信号の両エッジ検出回路を構成していると、スキャン動作終了後、エッジ検出回路にクロックを入力しなくても通常動作させられる。これによって外部から任意の値をレジスタにセットし、ＬＳＩを動作させることが可能になってしまう。
このようなことを防止するため本例では、システム動作時にもスキャン動作時にも同一のクロックを使用し、そのクロック（システムクロック）を、スキャンモード信号の両エッジ検出回路に入力するようにしているものである。
【００３２】
なお、本例においてスキャンパターン作成時には、スキャンモードに入ってから、システムクロックを2クロック入力すればよい。図３（ａ）〜（ｅ）に図２と同様の波形を示すが、システムクロックを2クロック入力するとリセットが解除されるため、その後（ｔ１時点以降）、スキャン動作を行なうことができる。従前のスキャンパターン作成の際との相違点は、最初に２クロック入力することのみとなる。
【００３３】
＜▲２▼スキャン動作時の内部記憶手段に対するアクセス禁止制御＞
続いて、スキャン動作状態における内部記憶手段に対するアクセス禁止制御を説明する。
図１に示すＲＡＭ制御ブロック１０として、ＲＡＭ１１及びオアゲート１２が設けられる。ＲＡＭ１１は、例えばセキュリティデータが記憶される記憶部であるとする。このＲＡＭ１１はチップイネーブル端子１１ａに入力されるチップイネーブル信号ＸＣＥによって、アクセス可能／不能が制御される。この場合、アクティブローとする。
【００３４】
通常動作において、ＬＳＩ１の内部回路から発生されるチップイネーブル信号ＸＣＥは、オアゲート１２を介してチップイネーブル端子１１ａに供給され、ＲＡＭ１１のアクセス制御が行われる。
さらに本例では、スキャンモード信号が、オアゲート１２を介してチップイネーブル端子１１ａに供給される。
上述したように、スキャンモード信号「Ｈ」によってＬＳＩ１はスキャンモードとなる。そしてチップイネーブル端子１１ａはアクティブロー構成であるため、スキャン動作期間には、ＲＡＭ１１はアクセス禁止制御されることになる。
【００３５】
本例のようにスキャン回路を挿入したＬＳＩでは、スキャン動作時に、スキャン動作を使って内部ＲＡＭにアクセスし、内部ＲＡＭのデータをスキャンチェーンを経由して読み出したり、内部ＲＡＭに任意の値を書き込んで、通常動作させることが出来てしまう可能性がある。そこで本例では、スキャンモード信号をチップイネーブル信号として利用することで、スキャン動作中はＲＡＭ１１にアクセスできないようにするものである。
【００３６】
なお、図１ではＲＡＭ１１の例で示したが、ＬＳＩ内部のＲＯＭ、フラッシュメモリなどについても、同様の手法でスキャン動作中にアクセス可能とし、記憶されたセキュリティデータ等を保護することもできる。
【００３７】
＜▲３▼ダミーフリップフロップによる出力制御＞
続いて、ダミーフリップフロップ３２による出力制御を説明する。
図１に示すダミーフリップフロップ制御ブロック３０は、スキャンフリップフロップ４１−１・・・４１−ｎによるスキャンチェーンの出力制御手段として設けられる。
図１に示すように、ダミーフリップフロップ制御ブロック３０として、アンドゲート３１が設けられ、このアンドゲート３１の出力がダミーフリップフロップ３２のクロックとされている。
アンドゲート３１は、システムクロックとスキャンモード信号の論理積をとるようにされる。
【００３８】
スキャンモード信号が「Ｈ」となることでＬＳＩ１はスキャンモードとなるため、アンドゲート３１は、スキャン動作期間中のみに、システムクロックをダミーフリップフロップ３２に供給する機能を備えたものとなる。
つまりダミーフリップフロップ３２は、通常動作状態においてクロックが供給されず、動作しない。
ダミーフリップフロップ３２はスキャンチェーンの最終段に接続されており、通常動作時にダミーフリップフロップ３２が動作しないということは、通常動作時にスキャンチェーンを使ったシフトアウトはできないことを意味する。
【００３９】
上述したスキャンモード信号のエッジ検出によるリセット処理は、通常動作時のシフトアウトに対するセキュリティ対策ではない。
そして、通常動作時にスキャンイネーブルのみを切り替えてスキャンシフトさせられることで、スキャンチェーンを使って内部のスキャンフリップフロップ４１−１・・・４１−ｎの値を読み出せる可能性がある。
このような通常動作状態でのデータ読出を防ぐ為、本例ではスキャンチェーンの最終段に、スキャン動作時のみ動作するダミーフリップフロップ３２を接続することで、通常動作時にシフトアウト不能とするものである。
【００４０】
なお、本例ではダミーフリップフロップ３２をスキャンチェーンの最終段に１つ接続するようにしたが、ダミーフリップフロップ３２の接続位置や配設数は他にも考えられる。
すなわち例えば、セキュリティデータを扱うフリップフロップの後段に配してセキュリティデータのみを保護してもよい。
また、ダミーフリップフロップ３２の代わりにアンドゲート等を適切に配置して出力制御手段を構成し、通常動作時にデータがスキャンアウト端子６に出力されないようにしても同様の効果が得られる。
【００４１】
以上、本実施の形態の３つの特徴的な構成を説明した。このような構成によってＬＳＩ１は、スキャンチェーンを備えてスキャン動作が可能とされる一方で、スキャンチェーンを利用したデータの漏洩、外部からの不正な書換等を防止することができる。従って、ＬＳＩのセキュリティ度を下げることなくスキャン手法を用いてＬＳＩテストが出来るものとなり、セキュリティデータを扱うＬＳＩとして非常に好適である。
【００４２】
なお図１では、▲１▼スキャンチェーンのリセット制御、▲２▼スキャン動作時の内部記憶手段に対するアクセス禁止制御、▲３▼ダミーフリップフロップによる出力制御、として述べた３つの機能を備える構成を示したが、これらの機能のうち、少なくとも１つを備えることで、セキュリティ機能の高いスキャン回路付きＬＳＩとして実現できる。▲１▼▲２▼▲３▼のどの機能を搭載するかは、設計するＬＳＩの目的、回路構成やその規模、処理データ内容、要求されるセキュリティ度、などに応じて決められればよい。
また、図１のリセット制御ブロック２０、ＲＡＭ制御ブロック１０、ダミーフリップフロップ制御ブロック３０における具体的構成、例えば使用するレジスタやゲートの種類／数などは、多様に考えられることはいうまでもない。
【００４３】
【発明の効果】
以上の説明から理解されるように本発明によれば次のような効果が得られる。即ち、通常動作モードとテストモードを選択的に指定するモード信号に応じて、スキャンテストが開始される際にスキャンチェーンを構成するフリップフロップがリセットされる。従って、通常動作モードにおいてフリップフロップに保持されたデータが残されていない状態でスキャン動作が開始されるため、スキャンテスト動作を利用して通常動作モードにおけるデータを抜き出すことはできないようになる。
また、スキャンテストが終了される際にスキャンチェーンを構成するフリップフロップがリセットされるため、スキャンテスト動作時にフリップフロップにロードしたデータが残された状態で通常動作モードに移ることは防止される。従って、スキャンテスト動作を利用してデータをロードして通常動作させることも防止される。
【００４４】
また、スキャンテスト時に、スキャンテスト動作を使って内部の記憶手段にアクセスすることはできない。このため、スキャンテスト時に、スキャンテスト動作を利用してＲＡＭ等の記憶手段にアクセスし、記憶手段のデータをスキャンチェーンを経由して読み出すことや、記憶手段に任意の値を書き込んで通常動作させるということもできないものとなる。これによって暗号等のセキュリティデータの抜き出しや、書換によるなりすましなどを防止できる。
【００４５】
さらに、スキャンチェーンに直列接続され、テストモードにおいて供給されたデータを出力すると共に、通常動作モードにおいて供給されたデータの出力を禁止する出力制御手段が設けられることで、通常動作モード時はスキャンチェーンによるシフトアウトはできないようにされている。このため、通常動作モード時にスキャンイネーブルのみを変化させ、スキャンチェーンを使ったシフトアウトにより内部のフリップフロップの値を読み出すということを防止できる。
【００４６】
これらのことから、スキャンテスト動作やスキャンチェーンを利用してＬＳＩ（半導体集積回路）の内部レジスタの値が外部に漏洩されてしまうことが防止され、また、スキャンテスト動作を利用してＬＳＩ内部レジスタやメモリに値を外部から設定して通常動作させることも防止される。従って、セキュリティデータ（暗号鍵等）を扱うＬＳＩなどであっても、スキャンテスト可能に回路を構成しても問題ないものとなる。つまり、セキュリティ度を下げることなくスキャンテストが可能で製造に好適な半導体集積回路（ＬＳＩ）を実現できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態のＬＳＩの要部の回路図である。
【図２】実施の形態のスキャンチェーンのリセット動作の説明のための波形図である。
【図３】実施の形態のスキャンパターン作成時の説明のための波形図である。
【図４】スキャン動作の説明図である。
【符号の説明】
１ ＬＳＩ、２ スキャンモード信号入力端子、３ クロック入力端子、４ リセット信号入力端子、５ スキャンイン端子、６ スキャンアウト端子、１０ＲＡＭ制御ブロック、１１ ＲＡＭ、１２ オアゲート、２０ リセット制御ブロック、２１，２２ フリップフロップ、２３ ＥＸ−ＯＲゲート、２４，３１ アンドゲート、３０ ダミーフリップフロップ制御ブロック、３２ ダミーフリップフロップ、４１−１・・・４１−ｎ スキャンフリップフロップ
【発明の属する技術分野】
本発明はＬＳＩなどの半導体集積回路であって、特にスキャン回路が設けられている半導体集積回路、及びその試験方法に関するものである。
【０００２】
【従来の技術】
従来より、ＬＳＩの製造テスト手法としてスキャンテストが知られている。
図４は、スキャンテストを実行可能とする半導体集積回路（ＬＳＩ）のモデルである。このＬＳＩには、内部回路６０として各種論理回路が構築され、例えば入力端子ｉｎ１〜ｉｎ４からの入力データについて、内部回路６０で演算が行われる。そしてその演算結果が出力端子ｏｕｔ１〜ｏｕｔ４から出力される。
このようなＬＳＩにおいて、スキャンテストを可能とするために、図示するようにスキャンフリップフロップ６１〜６８が接続される。このスキャンＦＦ６１〜６８は、例えばマルチプレクサ機能を有するフリップフロップであり、スキャン入力端子（scan in）からスキャン出力端子（scan out）までの間、所要数のスキャンフリップフロップがシリアル接続される。このシリアル接続はスキャンチェーンと呼ばれる。
【０００３】
そしてスキャン入力端子（scan in）からスキャンデータパターンを入力することで、内部回路６０に対する入力としてスキャンフリップフロップ６１〜６４に任意の値をセットする。セットされた値は内部回路６０で処理され、その結果データがスキャンフリップフロップ６５〜６８に出力される。その後、スキャンチェーンをシフトさせ、スキャン出力端子（scan out）から結果データを観測する。このような手法により、ＬＳＩの不良個所等の検査を行う。
この図４は非常に簡略化したスキャンテストのモデルであるが、例えば下記文献には、各種スキャンテスト手法が記載されている。
【０００４】
【特許文献１】
特開昭６３−１３４９７０号公報
【特許文献２】
特開平４−７２５８３号公報
【特許文献３】
特開平５−１７２８９７号公報
【特許文献４】
特開平４−２８７５１０号公報
【０００５】
【発明が解決しようとする課題】
ところが、上記スキャンチェーンのようにスキャン回路を挿入したＬＳＩでは、動作途中のＬＳＩ内部のレジスタの値を外部に出力する事、及び外部からレジスタにデータを入力することができるため、次のような不都合が起きる場合がある。
【０００６】
例えば、暗号などのセキュリティデータを扱うＬＳＩを考えると、データが送受信されレジスタにロードされているときにスキャン動作を行なうと、スキャンチェーンを経由してセキュリティデータが外部に出力される可能性がある。即ち、スキャンチェーンの構成を利用することで、セキュリティデータが抜き出されて知られてしまうおそれがある。
また、同じく受信等に係るセキュリティデータを内部のＲＡＭに書き込んでいるときにスキャン動作を行うことで、そのセキュリティデータがスキャンチェーンを経由して外部に出力できる可能性もある。
さらには、通常モードにおいて何らかの手法でシフトイネーブルを制御し、スキャンチェーンシフト動作を実行させて、データを取り出すおそれもある。
また、スキャンチェーンを使ってデータ入力が可能であるため、スキャンチェーンを介して内部のレジスタやＲＡＭにデータを書き込むことで、暗号などのデータをすり替え、ＬＳＩを不正に動作させることも無いとは言えない。いわゆるなりすましである。
【０００７】
つまり、特に暗号などのセキュリティデータを扱うＬＳＩにおいては、スキャンチェーンを備えてスキャンテストを可能とすることは、セキュリティデータの不正な読み出しや暗号解読、或いはデータ改竄によるなりすましなどが行われてしまう危険性をはらむものとなる。
その一方で、スキャンテスト手法を用いないと、品質の高いＬＳＩテストが非常に困難になり、製造上問題である。
【０００８】
【課題を解決するための手段】
本発明はこのような問題に鑑みて、ＬＳＩ内部に格納された、セキュリティデータの不正な読み出しや、書き換えを防止しつつ、スキャンテストが可能な半導体集積回路を提供することを目的とする。
【０００９】
即ち本発明の半導体集積回路は、通常動作モードと、内部論理回路をスキャンテストするテストモードとを有する半導体集積回路である。そして前記内部論理回路に対するスキャンテストを実行するように配された複数のフリップフロップと、論理レベルにより前記通常動作モードか前記テストモードを選択的に指定するモード信号に応じて、前記通常動作モードから前記テストモードに遷移するとき前記複数のフリップフロップをリセットするリセット手段とを備える。
また、前記リセット手段は、前記モード信号に応じてさらに前記テストモードから前記通常動作モードに遷移するとき前記複数のフリップフロップをリセットする。
また、前記複数のフリップフロップに対して直列接続され、前記テストモードにおいて供給されたデータを出力すると共に、前記通常動作モードにおいて供給されたデータの出力を禁止する出力制御手段を、さらに備える。
また、前記複数のフリップフロップに接続された記憶手段と、前記モード信号に応じて、前記テストモードでは前記記憶手段へのアクセスを禁止するアクセス制御手段とをさらに備える。
また、前記モード信号の前記論理レベルの遷移タイミングを検出する遷移検出手段をさらに備え、前記リセット手段は、前記遷移検出手段が前記遷移タイミングを検出したときに前記複数のフリップフロップをリセットする。
【００１０】
本発明の半導体集積回路は、通常動作モードと、内部論理回路をスキャンテストするテストモードとを有する半導体集積回路であって、前記内部論理回路に対するスキャンテストを実行するように配された複数のフリップフロップと、論理レベルにより前記通常動作モードか前記テストモードを選択的に指定するモード信号に応じて、前記テストモードから前記通常動作モードに遷移するとき前記複数のフリップフロップをリセットするリセット手段とを備える。
また、前記モード信号の前記論理レベルの遷移タイミングを検出する遷移検出手段をさらに備え、前記リセット手段は、前記遷移検出手段が前記遷移タイミングを検出したときに前記複数のフリップフロップをリセットする。
【００１１】
本発明の半導体集積回路は、通常動作モードと内部論理回路をスキャンテストするテストモードとを有する半導体集積回路であって、前記内部論理回路に対するスキャンテストを実行するように配された複数のフリップフロップと、前記複数のフリップフロップに対して直列接続され、前記テストモードにおいて供給されたデータを出力すると共に、前記通常動作モードにおいて供給されたデータの出力を禁止する出力制御手段とを備える。
【００１２】
本発明の半導体集積回路は、通常動作モードと、内部論理回路をスキャンテストするテストモードとを有する半導体集積回路であって、前記内部論理回路に対するスキャンテストを実行するように配された複数のフリップフロップと、前記複数のフリップフロップに接続された記憶手段と、論理レベルにより前記通常動作モードか前記テストモードを選択的に指定するモード信号に応じて、前記テストモードでは前記記憶手段へのアクセスを禁止するアクセス制御手段とを備える。
【００１３】
本発明の試験方法は、内部論理回路と前記内部回路をスキャンテストするための複数のフリップフロップとを備え、通常動作モードと前記スキャンテストを実行するテストモードとを有する半導体集積回路の試験方法であって、前記通常動作モードから前記テストモードに遷移するとき前記複数のフリップフロップをリセットすることを特徴とする。
また本発明の試験方法は、前記テストモードから前記通常動作モードに遷移するとき前記複数のフリップフロップをリセットすることを特徴とする。
また本発明の試験方法は、内部論理回路と前記内部回路をスキャンテストするための複数のフリップフロップと、前記複数のフリップフロップに接続された記憶手段とを備え、通常動作モードと前記スキャンテストを実行するテストモードとを有する半導体集積回路の試験方法であって、前記テストモードにおいては前記記憶手段へのアクセスを禁止することを特徴とする。
【００１４】
以上の本発明によれば、通常動作状態とスキャン動作状態を切り替える為のモード信号により、スキャンテストが開始される際やスキャンテストが終了される際にスキャンチェーンを構成するフリップフロップがリセットされる。つまりフリップフロップに何らかのデータが残されていない状態でスキャン動作が開始され、又終了される。
また本発明によれば、スキャンテスト時に、スキャンテスト動作を使って内部の記憶手段にアクセスすることはできなくなる。
また本発明によれば、複数のフリップフロップに直列接続される出力制御手段は、スキャンテスト時にのみデータ出力動作するものとされ、通常動作時にはデータ出力、例えばスキャンチェーンによるシフトアウトはできないものとされる。
【００１５】
【発明の実施の形態】
以下、本発明の半導体集積回路の実施の形態となり、又本発明の試験方法を実行するＬＳＩ１について説明する。
図１にＬＳＩ１の要部の構成を示す。なお図１においては、図４で説明した内部回路６０に相当する回路系、即ち当該ＬＳＩ１の主たる論理回路系については図示を省略し、本発明に直接関連する部位のみを示している。
【００１６】
ＬＳＩ１には、スキャンイン端子５，スキャンアウト端子６が設けられ、このスキャンイン端子５とスキャンアウト端子６の間は、スキャンフリップフロップ４１−１・・・４１−ｎ、及びダミーフリップフロップ３２によるスキャンチェーンが形成されている。
各スキャンフリップフロップ４１−１・・・４１−ｎは、それぞれマルチプレクス機能を備えたフリップフロップであり、例えば図４に示した内部回路６０に対するスキャンフリップフロップ６１・・・６８に相当するように、図示しない内部回路に接続され、スキャンテストが可能となるように構成されている。この図１では、図４に破線で示したスキャンシフト経路のみを示しているものとなる。
そしてスキャンテスト時には、スキャンイン端子５からスキャンフリップフロップ４１−１・・・にスキャンパターンが入力される。またスキャンチェーンのシフトアウトにより、スキャンテストとして観測すべきデータがスキャンアウト端子６からシフトアウトされる。
【００１７】
また、各スキャンフリップフロップ４１−１・・・４１−ｎ及びダミーフリップフロップ３２としては、非同期リセット付のフリップフロップが使用される。
【００１８】
スキャンモード入力端子２は、スキャンモード信号が入力される。スキャンモード信号は、ＬＳＩ１を通常動作状態とスキャン動作状態を切り換える信号である。本例ではスキャンモード信号が「Ｌ」の場合は、ＬＳＩ１は通常動作状態となり、スキャンモード信号が「Ｈ」となると、ＬＳＩ１がスキャン動作状態となるものとする。
【００１９】
クロック入力端子３は、当該ＬＳＩ１のシステムクロックが入力される。本例では、システムクロックをスキャン動作時のスキャンクロックとしても使用する。つまりスキャンフリップフロップ４１−１・・・４１−ｎの動作クロックとしても、クロック入力端子３からのシステムクロックがそのままスキャンクロックとして使用される。
【００２０】
リセット入力端子４は、ＬＳＩ１を内部リセットするリセット信号が入力される。図示していない内部回路は、外部から供給されたリセット信号に応じてリセットされる。
【００２１】
この図１に示すＬＳＩ１では、構成上、次の３つの特徴を有するものとなる。▲１▼スキャンチェーンのフリップフロップに対するリセット制御
▲２▼スキャン動作時の内部記憶手段（ＲＡＭ１１）に対するアクセス禁止制御
▲３▼ダミーフリップフロップ３２による出力制御
以下、これらについて述べる。
【００２２】
＜▲１▼スキャンチェーンのフリップフロップに対するリセット制御＞
図示するようにリセット制御ブロック２０として、フリップフロップ２１，２２、ＥＸ−ＯＲゲート２３、アンドゲート２４が設けられる。
フリップフロップ２１，２２、ＥＸ−ＯＲゲート２３は、スキャンモード信号の論理レベルの遷移タイミングを検出するために設けられている。
【００２３】
フリップフロップ２１，２２はクロック入力端子３からのシステムクロックで動作する。初段のフリップフロップ２１はスキャンモード信号をラッチし、また次段のフリップフロップ２２は、フリップフロップ２１のラッチ出力をラッチする。
各フリップフロップ２１，２２のラッチ出力については、ＥＸ−ＯＲゲート２３において排他的論理和（反転出力）がとられてアンドゲート２４に供給される。アンドゲート２４の他端は、リセット入力端子４が接続され、外部リセット信号が供給されるようになされている。
そしてアンドゲート２４の論理積出力は、スキャンフリップフロップ４１−１・・・４１−ｎ、及びダミーフリップフロップ３２に対するリセット信号とされる。
【００２４】
このリセット制御ブロック２０の動作を図２で説明する。
図２（ａ）にスキャンモード信号に示す。スキャンモード信号が「Ｈ」となることで、ＬＳＩ１はスキャン動作モードとなる。
リセット制御ブロック２０においては、上記のようにフリップフロップ２１，２２が図２（ｂ）のシステムクロックにより動作してスキャンモード信号をラッチし、ＥＸ−ＯＲゲート２３を介して出力するため、スキャンモード信号の立ち上がりエッジ、及び立ち下がりエッジに対応して、図２（ｃ）のエッジ検出信号が得られる。
なお、２段構成のフリップフロップ２１，２２のラッチ出力がＥＸ−ＯＲゲート２３を介して出力される構成とすることで、出力されるエッジ検出信号（Ｌレベル）が、少なくともシステムクロックの１クロック周期以上のパルス長となるようにしている。
【００２５】
このエッジ検出信号は、アンドゲート２４を介してスキャンフリップフロップ４１−１・・・４１−ｎ及びダミーフリップフロップ３２に供給されるため、Ｌレベルのエッジ検出信号により、図２（ｅ）に示すようにスキャンモード信号の立ち上がり及び立ち下がりに応じたタイミングで、スキャンフリップフロップ４１−１・・・４１−ｎ及びダミーフリップフロップ３２はリセットされることになる。
また、リセット入力端子４から図２（ｄ）のようにリセット信号（Ｌレベル）が入力された際も、このリセット信号はアンドゲート２４を介してスキャンフリップフロップ４１−１・・・４１−ｎ及びダミーフリップフロップ３２に供給されるため、これらは外部リセット入力によっても、図２（ｅ）に示すようにリセットされる。
【００２６】
このようにスキャンフリップフロップ４１−１・・・４１−ｎ及びダミーフリップフロップ３２は、スキャンモード信号のエッジタイミング、即ち通常動作状態からスキャン動作状態に移行する際、及びスキャン動作状態を終了して通常動作状態に移行する際に、リセットされることになる。
従って、スキャン動作開始時にリセットをかけずにスキャン動作を行なったり、スキャン動作終了時にリセットがかからないままＬＳＩ１を通常動作させることはできないものとされている。
【００２７】
本例のようにスキャン回路を挿入したＬＳＩ１では、通常動作からスキャン動作に入り、スキャンチェーンを使ってフリップフロップ４１−１・・・４１−ｎのデータをシフトアウトさせることで、スキャン動作に入る直前の通常動作時のフリップフロップ４１−１・・・４１−ｎの状態が外部に出力されてしまうおそれがある。これは暗号鍵等のセキュリティデータが漏洩する可能性があることになる。
そこで本例では上記のようにスキャンモード信号の立ち上がりエッジに基づいて、スキャンモードとなった際にリセットをかけ、ＬＳＩ内部を初期化するようにすることで、通常動作時に保持されたデータをシフトアウトさせることはできないようにするものである。
【００２８】
またスキャン回路を挿入することで、スキャン動作中に外部からスキャンチェーンを経由して、フリップフロップ４１−１・・・４１−ｎにデータをロードすることができるが、そのまま通常動作状態に移行すると、ロードさせたデータを用いてＬＳＩ１に通常動作させることが可能となってしまう。これによって暗号などのセキュリティデータがすり替えられて使用される可能性もある。
そこで本例では上記のようにスキャンモード信号の立ち下がりエッジに基づいて、スキャンモードが終了される際にもリセットをかけるようにし、ＬＳＩ１内部を初期化することで、これを防止する。
【００２９】
なお、リセット信号となるエッジ検出信号は、上記のように少なくともシステムクロックの１クロック周期以上のパルス長となるようにしている。これによってスキャンフリップフロップ４１−１・・・４１−ｎのリセットが確実にかかるようにしている。
【００３０】
ところで、本例ではスキャンクロックとしてはシステムクロックをそのまま用いるようにし、リセット制御ブロック２０におけるエッジ検出でも、そのシステムクロックを用いるようにしている。これは次の理由による。
【００３１】
例えば、仮にスキャンクロックとシステムクロックを共通化しないで、スキャン動作時に使用しないクロック（例えばシステムクロック）を用いてスキャンモード信号の両エッジ検出回路（フリップフロップ２１，２２、ＥＸ−ＯＲゲート２３）を構成してしまうと、通常動作からスキャン動作に移行した後、エッジ検出回路にクロックを入力しなくてもスキャン動作を行なうことができてしまう。このため、スキャン動作開始時にリセットがかからず内部のレジスタの値を外部に出力することが可能となるおそれがある。
また逆に、通常動作時に使用しないクロック（例えばスキャンクロック）を用いてスキャンモード信号の両エッジ検出回路を構成していると、スキャン動作終了後、エッジ検出回路にクロックを入力しなくても通常動作させられる。これによって外部から任意の値をレジスタにセットし、ＬＳＩを動作させることが可能になってしまう。
このようなことを防止するため本例では、システム動作時にもスキャン動作時にも同一のクロックを使用し、そのクロック（システムクロック）を、スキャンモード信号の両エッジ検出回路に入力するようにしているものである。
【００３２】
なお、本例においてスキャンパターン作成時には、スキャンモードに入ってから、システムクロックを2クロック入力すればよい。図３（ａ）〜（ｅ）に図２と同様の波形を示すが、システムクロックを2クロック入力するとリセットが解除されるため、その後（ｔ１時点以降）、スキャン動作を行なうことができる。従前のスキャンパターン作成の際との相違点は、最初に２クロック入力することのみとなる。
【００３３】
＜▲２▼スキャン動作時の内部記憶手段に対するアクセス禁止制御＞
続いて、スキャン動作状態における内部記憶手段に対するアクセス禁止制御を説明する。
図１に示すＲＡＭ制御ブロック１０として、ＲＡＭ１１及びオアゲート１２が設けられる。ＲＡＭ１１は、例えばセキュリティデータが記憶される記憶部であるとする。このＲＡＭ１１はチップイネーブル端子１１ａに入力されるチップイネーブル信号ＸＣＥによって、アクセス可能／不能が制御される。この場合、アクティブローとする。
【００３４】
通常動作において、ＬＳＩ１の内部回路から発生されるチップイネーブル信号ＸＣＥは、オアゲート１２を介してチップイネーブル端子１１ａに供給され、ＲＡＭ１１のアクセス制御が行われる。
さらに本例では、スキャンモード信号が、オアゲート１２を介してチップイネーブル端子１１ａに供給される。
上述したように、スキャンモード信号「Ｈ」によってＬＳＩ１はスキャンモードとなる。そしてチップイネーブル端子１１ａはアクティブロー構成であるため、スキャン動作期間には、ＲＡＭ１１はアクセス禁止制御されることになる。
【００３５】
本例のようにスキャン回路を挿入したＬＳＩでは、スキャン動作時に、スキャン動作を使って内部ＲＡＭにアクセスし、内部ＲＡＭのデータをスキャンチェーンを経由して読み出したり、内部ＲＡＭに任意の値を書き込んで、通常動作させることが出来てしまう可能性がある。そこで本例では、スキャンモード信号をチップイネーブル信号として利用することで、スキャン動作中はＲＡＭ１１にアクセスできないようにするものである。
【００３６】
なお、図１ではＲＡＭ１１の例で示したが、ＬＳＩ内部のＲＯＭ、フラッシュメモリなどについても、同様の手法でスキャン動作中にアクセス可能とし、記憶されたセキュリティデータ等を保護することもできる。
【００３７】
＜▲３▼ダミーフリップフロップによる出力制御＞
続いて、ダミーフリップフロップ３２による出力制御を説明する。
図１に示すダミーフリップフロップ制御ブロック３０は、スキャンフリップフロップ４１−１・・・４１−ｎによるスキャンチェーンの出力制御手段として設けられる。
図１に示すように、ダミーフリップフロップ制御ブロック３０として、アンドゲート３１が設けられ、このアンドゲート３１の出力がダミーフリップフロップ３２のクロックとされている。
アンドゲート３１は、システムクロックとスキャンモード信号の論理積をとるようにされる。
【００３８】
スキャンモード信号が「Ｈ」となることでＬＳＩ１はスキャンモードとなるため、アンドゲート３１は、スキャン動作期間中のみに、システムクロックをダミーフリップフロップ３２に供給する機能を備えたものとなる。
つまりダミーフリップフロップ３２は、通常動作状態においてクロックが供給されず、動作しない。
ダミーフリップフロップ３２はスキャンチェーンの最終段に接続されており、通常動作時にダミーフリップフロップ３２が動作しないということは、通常動作時にスキャンチェーンを使ったシフトアウトはできないことを意味する。
【００３９】
上述したスキャンモード信号のエッジ検出によるリセット処理は、通常動作時のシフトアウトに対するセキュリティ対策ではない。
そして、通常動作時にスキャンイネーブルのみを切り替えてスキャンシフトさせられることで、スキャンチェーンを使って内部のスキャンフリップフロップ４１−１・・・４１−ｎの値を読み出せる可能性がある。
このような通常動作状態でのデータ読出を防ぐ為、本例ではスキャンチェーンの最終段に、スキャン動作時のみ動作するダミーフリップフロップ３２を接続することで、通常動作時にシフトアウト不能とするものである。
【００４０】
なお、本例ではダミーフリップフロップ３２をスキャンチェーンの最終段に１つ接続するようにしたが、ダミーフリップフロップ３２の接続位置や配設数は他にも考えられる。
すなわち例えば、セキュリティデータを扱うフリップフロップの後段に配してセキュリティデータのみを保護してもよい。
また、ダミーフリップフロップ３２の代わりにアンドゲート等を適切に配置して出力制御手段を構成し、通常動作時にデータがスキャンアウト端子６に出力されないようにしても同様の効果が得られる。
【００４１】
以上、本実施の形態の３つの特徴的な構成を説明した。このような構成によってＬＳＩ１は、スキャンチェーンを備えてスキャン動作が可能とされる一方で、スキャンチェーンを利用したデータの漏洩、外部からの不正な書換等を防止することができる。従って、ＬＳＩのセキュリティ度を下げることなくスキャン手法を用いてＬＳＩテストが出来るものとなり、セキュリティデータを扱うＬＳＩとして非常に好適である。
【００４２】
なお図１では、▲１▼スキャンチェーンのリセット制御、▲２▼スキャン動作時の内部記憶手段に対するアクセス禁止制御、▲３▼ダミーフリップフロップによる出力制御、として述べた３つの機能を備える構成を示したが、これらの機能のうち、少なくとも１つを備えることで、セキュリティ機能の高いスキャン回路付きＬＳＩとして実現できる。▲１▼▲２▼▲３▼のどの機能を搭載するかは、設計するＬＳＩの目的、回路構成やその規模、処理データ内容、要求されるセキュリティ度、などに応じて決められればよい。
また、図１のリセット制御ブロック２０、ＲＡＭ制御ブロック１０、ダミーフリップフロップ制御ブロック３０における具体的構成、例えば使用するレジスタやゲートの種類／数などは、多様に考えられることはいうまでもない。
【００４３】
【発明の効果】
以上の説明から理解されるように本発明によれば次のような効果が得られる。即ち、通常動作モードとテストモードを選択的に指定するモード信号に応じて、スキャンテストが開始される際にスキャンチェーンを構成するフリップフロップがリセットされる。従って、通常動作モードにおいてフリップフロップに保持されたデータが残されていない状態でスキャン動作が開始されるため、スキャンテスト動作を利用して通常動作モードにおけるデータを抜き出すことはできないようになる。
また、スキャンテストが終了される際にスキャンチェーンを構成するフリップフロップがリセットされるため、スキャンテスト動作時にフリップフロップにロードしたデータが残された状態で通常動作モードに移ることは防止される。従って、スキャンテスト動作を利用してデータをロードして通常動作させることも防止される。
【００４４】
また、スキャンテスト時に、スキャンテスト動作を使って内部の記憶手段にアクセスすることはできない。このため、スキャンテスト時に、スキャンテスト動作を利用してＲＡＭ等の記憶手段にアクセスし、記憶手段のデータをスキャンチェーンを経由して読み出すことや、記憶手段に任意の値を書き込んで通常動作させるということもできないものとなる。これによって暗号等のセキュリティデータの抜き出しや、書換によるなりすましなどを防止できる。
【００４５】
さらに、スキャンチェーンに直列接続され、テストモードにおいて供給されたデータを出力すると共に、通常動作モードにおいて供給されたデータの出力を禁止する出力制御手段が設けられることで、通常動作モード時はスキャンチェーンによるシフトアウトはできないようにされている。このため、通常動作モード時にスキャンイネーブルのみを変化させ、スキャンチェーンを使ったシフトアウトにより内部のフリップフロップの値を読み出すということを防止できる。
【００４６】
これらのことから、スキャンテスト動作やスキャンチェーンを利用してＬＳＩ（半導体集積回路）の内部レジスタの値が外部に漏洩されてしまうことが防止され、また、スキャンテスト動作を利用してＬＳＩ内部レジスタやメモリに値を外部から設定して通常動作させることも防止される。従って、セキュリティデータ（暗号鍵等）を扱うＬＳＩなどであっても、スキャンテスト可能に回路を構成しても問題ないものとなる。つまり、セキュリティ度を下げることなくスキャンテストが可能で製造に好適な半導体集積回路（ＬＳＩ）を実現できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態のＬＳＩの要部の回路図である。
【図２】実施の形態のスキャンチェーンのリセット動作の説明のための波形図である。
【図３】実施の形態のスキャンパターン作成時の説明のための波形図である。
【図４】スキャン動作の説明図である。
【符号の説明】
１ ＬＳＩ、２ スキャンモード信号入力端子、３ クロック入力端子、４ リセット信号入力端子、５ スキャンイン端子、６ スキャンアウト端子、１０ＲＡＭ制御ブロック、１１ ＲＡＭ、１２ オアゲート、２０ リセット制御ブロック、２１，２２ フリップフロップ、２３ ＥＸ−ＯＲゲート、２４，３１ アンドゲート、３０ ダミーフリップフロップ制御ブロック、３２ ダミーフリップフロップ、４１−１・・・４１−ｎ スキャンフリップフロップ
Claims (11)
- 通常動作モードと、内部論理回路をスキャンテストするテストモードとを有する半導体集積回路であって、
前記内部論理回路に対するスキャンテストを実行するように配された複数のフリップフロップと、
論理レベルにより前記通常動作モードか前記テストモードを選択的に指定するモード信号に応じて、前記通常動作モードから前記テストモードに遷移するとき前記複数のフリップフロップをリセットするリセット手段と、
を備えたことを特徴とする半導体集積回路。 - 前記リセット手段は、前記モード信号に応じてさらに前記テストモードから前記通常動作モードに遷移するとき前記複数のフリップフロップをリセットする請求項１に記載の半導体集積回路。
- 前記複数のフリップフロップに対して直列接続され、前記テストモードにおいて供給されたデータを出力すると共に、前記通常動作モードにおいて供給されたデータの出力を禁止する出力制御手段を、
さらに備えた請求項２に記載の半導体集積回路。 - 前記複数のフリップフロップに接続された記憶手段と、
前記モード信号に応じて、前記テストモードでは前記記憶手段へのアクセスを禁止するアクセス制御手段と、
をさらに備えた請求項３に記載の半導体集積回路。 - 通常動作モードと、内部論理回路をスキャンテストするテストモードとを有する半導体集積回路であって、
前記内部論理回路に対するスキャンテストを実行するように配された複数のフリップフロップと、
論理レベルにより前記通常動作モードか前記テストモードを選択的に指定するモード信号に応じて、前記テストモードから前記通常動作モードに遷移するとき前記複数のフリップフロップをリセットするリセット手段と、
を備えたことを特徴とする半導体集積回路。 - 前記モード信号の前記論理レベルの遷移タイミングを検出する遷移検出手段をさらに備え、
前記リセット手段は、前記遷移検出手段が前記遷移タイミングを検出したときに前記複数のフリップフロップをリセットする請求項１又は請求項５に記載の半導体集積回路。 - 通常動作モードと内部論理回路をスキャンテストするテストモードとを有する半導体集積回路であって、
前記内部論理回路に対するスキャンテストを実行するように配された複数のフリップフロップと、
前記複数のフリップフロップに対して直列接続され、前記テストモードにおいて供給されたデータを出力すると共に、前記通常動作モードにおいて供給されたデータの出力を禁止する出力制御手段と、
を備えたことを特徴とする半導体集積回路。 - 通常動作モードと、内部論理回路をスキャンテストするテストモードとを有する半導体集積回路であって、
前記内部論理回路に対するスキャンテストを実行するように配された複数のフリップフロップと、
前記複数のフリップフロップに接続された記憶手段と、
論理レベルにより前記通常動作モードか前記テストモードを選択的に指定するモード信号に応じて、前記テストモードでは前記記憶手段へのアクセスを禁止するアクセス制御手段と、
を備えたことを特徴とする半導体集積回路。 - 内部論理回路と前記内部回路をスキャンテストするための複数のフリップフロップとを備え、通常動作モードと前記スキャンテストを実行するテストモードとを有する半導体集積回路の試験方法であって、
前記通常動作モードから前記テストモードに遷移するとき前記複数のフリップフロップをリセットすることを特徴とする半導体集積回路の試験方法。 - 内部論理回路と前記内部回路をスキャンテストするための複数のフリップフロップとを備え、通常動作モードと前記スキャンテストを実行するテストモードとを有する半導体集積回路の試験方法であって、
前記テストモードから前記通常動作モードに遷移するとき前記複数のフリップフロップをリセットすることを特徴とする半導体集積回路の試験方法。 - 内部論理回路と前記内部回路をスキャンテストするための複数のフリップフロップと、前記複数のフリップフロップに接続された記憶手段とを備え、通常動作モードと前記スキャンテストを実行するテストモードとを有する半導体集積回路の試験方法であって、
前記テストモードにおいては前記記憶手段へのアクセスを禁止することを特徴とする半導体集積回路の試験方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277285A JP3671948B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体集積回路とその試験方法 |
| KR1020030057606A KR101079310B1 (ko) | 2002-09-24 | 2003-08-20 | 반도체 집적회로와 그 시험방법 |
| US10/647,217 US7487418B2 (en) | 2002-09-24 | 2003-08-26 | Semiconductor integrated circuit and method for testing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277285A JP3671948B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体集積回路とその試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004117029A JP2004117029A (ja) | 2004-04-15 |
| JP3671948B2 true JP3671948B2 (ja) | 2005-07-13 |
Family
ID=32272927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002277285A Expired - Fee Related JP3671948B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体集積回路とその試験方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7487418B2 (ja) |
| JP (1) | JP3671948B2 (ja) |
| KR (1) | KR101079310B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101877248A (zh) * | 2009-05-01 | 2010-11-03 | 索尼公司 | 半导体集成电路、信息处理装置和输出数据扩散方法 |
| US8683278B2 (en) | 2011-06-13 | 2014-03-25 | Fujitsu Semiconductor Limited | Semiconductor device |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972592B2 (en) * | 2003-11-24 | 2005-12-06 | Lsi Logic Corporation | Self-timed scan circuit for ASIC fault testing |
| US8793602B2 (en) * | 2004-01-15 | 2014-07-29 | The Mathworks, Inc. | System and method for scheduling the execution of model components using model events |
| US8683426B2 (en) * | 2005-06-28 | 2014-03-25 | The Mathworks, Inc. | Systems and methods for modeling execution behavior |
| US7519883B1 (en) * | 2005-04-05 | 2009-04-14 | Advanced Micro Devices, Inc. | Method of configuring a system and system therefor |
| JP4262265B2 (ja) * | 2006-06-20 | 2009-05-13 | キヤノン株式会社 | 半導体集積回路 |
| JP4992791B2 (ja) * | 2008-03-28 | 2012-08-08 | 富士通株式会社 | スキャン制御方法及び装置 |
| JP4309949B1 (ja) | 2008-05-28 | 2009-08-05 | 株式会社東芝 | 半導体集積装置及び半導体集積装置のテスト方法 |
| US8051345B2 (en) * | 2008-06-04 | 2011-11-01 | Ati Technologies Ulc | Method and apparatus for securing digital information on an integrated circuit during test operating modes |
| ATE545869T1 (de) * | 2008-08-08 | 2012-03-15 | Nxp Bv | Schaltung mit einem testfähigen schaltkreis an einen privilegierten informationslieferungsschaltkreis gekoppelt |
| US8074132B2 (en) * | 2008-10-28 | 2011-12-06 | Broadcom Corporation | Protecting data on integrated circuit |
| WO2011033564A1 (ja) * | 2009-09-16 | 2011-03-24 | 株式会社アドバンテスト | プローブ回路、マルチプローブ回路、試験装置、および電子デバイス |
| US9746519B2 (en) * | 2011-03-25 | 2017-08-29 | Nxp B.V. | Circuit for securing scan chain data |
| KR102190469B1 (ko) | 2013-12-05 | 2020-12-11 | 삼성전자주식회사 | 보안 회로 및 이를 포함하는 보안 시스템 |
| US10445500B2 (en) * | 2017-06-28 | 2019-10-15 | Arm Limited | Reset attack detection |
| US10540299B2 (en) * | 2017-06-30 | 2020-01-21 | Arm Limited | Resetting operating state holding element |
| CN110020558A (zh) * | 2019-04-09 | 2019-07-16 | 长沙理工大学 | 边界扫描设计环境下一种安全的密码芯片可测试性设计结构 |
| US11320482B2 (en) * | 2020-02-26 | 2022-05-03 | Silicon Laboratories Inc. | Secure scan entry |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961254A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
| JP2614216B2 (ja) | 1986-11-26 | 1997-05-28 | 富士通株式会社 | スキャンテスト回路生成装置 |
| EP0403821B1 (en) * | 1989-05-31 | 1995-02-01 | Fujitsu Limited | Semiconductor integrated circuit device incorporating a test circuit |
| US5283889A (en) * | 1989-12-29 | 1994-02-01 | Zenith Data Systems Corporation | Hardware based interface for mode switching to access memory above one megabyte |
| JP2945103B2 (ja) | 1990-05-15 | 1999-09-06 | 株式会社リコー | テスト用スキャン回路装置 |
| JP2785506B2 (ja) | 1991-03-18 | 1998-08-13 | 松下電器産業株式会社 | スキャン用回路 |
| JP2918730B2 (ja) | 1991-12-25 | 1999-07-12 | 株式会社日立製作所 | デジタル論理装置のスキャン回路 |
| JP3291198B2 (ja) * | 1996-05-08 | 2002-06-10 | 富士通株式会社 | 半導体集積回路 |
| JP4294159B2 (ja) * | 1999-05-06 | 2009-07-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| KR20010011641A (ko) * | 1999-07-29 | 2001-02-15 | 김영환 | 반도체장치의 테스트를 위한 내부 클럭 발생장치 |
-
2002
- 2002-09-24 JP JP2002277285A patent/JP3671948B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-20 KR KR1020030057606A patent/KR101079310B1/ko not_active IP Right Cessation
- 2003-08-26 US US10/647,217 patent/US7487418B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101877248A (zh) * | 2009-05-01 | 2010-11-03 | 索尼公司 | 半导体集成电路、信息处理装置和输出数据扩散方法 |
| US8683278B2 (en) | 2011-06-13 | 2014-03-25 | Fujitsu Semiconductor Limited | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7487418B2 (en) | 2009-02-03 |
| US20040153801A1 (en) | 2004-08-05 |
| JP2004117029A (ja) | 2004-04-15 |
| KR101079310B1 (ko) | 2011-11-04 |
| KR20040026597A (ko) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3671948B2 (ja) | 半導体集積回路とその試験方法 | |
| EP1499906B1 (en) | Method and apparatus for secure scan testing | |
| KR100897975B1 (ko) | 반도체 집적회로 | |
| US6763489B2 (en) | Method for scan testing of digital circuit, digital circuit for use therewith and program product for incorporating test methodology into circuit description | |
| US9727754B2 (en) | Protecting chip settings using secured scan chains | |
| US20110314514A1 (en) | Method and apparatus for providing scan chain security | |
| WO2021204611A2 (en) | Method and apparatus for performing a secure test mode of a soc | |
| US7490231B2 (en) | Method and system for blocking data in scan registers from being shifted out of a device | |
| US20050091562A1 (en) | Testing of modules operating with different characteristics of control signals using scan based techniques | |
| US20090135961A1 (en) | System and Method for Scanning Sequential Logic Elements | |
| EP0933644B1 (en) | Device scan testing | |
| US7882454B2 (en) | Apparatus and method for improved test controllability and observability of random resistant logic | |
| US20060107144A1 (en) | Power reduction in module-based scan testing | |
| EP1766428B1 (en) | Testing a pipeline in an ic | |
| US11927633B1 (en) | Secured scan access for a device including a scan chain | |
| JP2009289336A (ja) | 半導体集積回路及びそのテスト方法 | |
| JPH11281712A (ja) | 半導体集積回路装置 | |
| JP2005033441A (ja) | 信号処理装置及びその電流制御方法 | |
| JP2006170963A (ja) | 半導体集積回路装置のテスト回路 | |
| JP2005242887A (ja) | 境界走査試験インタフェース中の内蔵データアクセス装置及び方法 | |
| JP2004257907A (ja) | テストモード設定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |