JP3671854B2 - シリコン系基板の表面処理方法 - Google Patents
シリコン系基板の表面処理方法 Download PDFInfo
- Publication number
- JP3671854B2 JP3671854B2 JP2001106757A JP2001106757A JP3671854B2 JP 3671854 B2 JP3671854 B2 JP 3671854B2 JP 2001106757 A JP2001106757 A JP 2001106757A JP 2001106757 A JP2001106757 A JP 2001106757A JP 3671854 B2 JP3671854 B2 JP 3671854B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- silicon
- silicon wafer
- gas
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 74
- 229910052710 silicon Inorganic materials 0.000 title claims description 74
- 239000010703 silicon Substances 0.000 title claims description 74
- 238000000034 method Methods 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 title claims description 23
- 238000004381 surface treatment Methods 0.000 title claims description 15
- 239000007789 gas Substances 0.000 claims description 46
- 238000001020 plasma etching Methods 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 23
- 229910052731 fluorine Inorganic materials 0.000 claims description 14
- 239000011737 fluorine Substances 0.000 claims description 14
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 10
- 239000011261 inert gas Substances 0.000 claims description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 12
- 229910052786 argon Inorganic materials 0.000 description 8
- 239000002390 adhesive tape Substances 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 4
- 239000003507 refrigerant Substances 0.000 description 4
- 239000007795 chemical reaction product Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000002440 industrial waste Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- ing And Chemical Polishing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコンウェハなどのシリコン系基板のエッチング処理をプラズマ処理によって行うシリコン系基板の表面処理方法に関するものである。
【０００２】
【従来の技術】
半導体装置に用いられるシリコンウェハの製造工程では、半導体装置の薄型化にともない基板の厚さを薄くするための薄化加工が行われる。この薄化加工は、シリコンウェハの表面に回路パターンを形成した後に、回路形成面の裏面を機械研磨することによって行われる。機械研磨加工においてはシリコンウェハの表面には機械研磨によって発生するマイクロクラックを含むストレス層が生成され、このストレス層によるシリコンウェハの強度低下を防止するため、機械研磨後にはシリコン表面のストレス層を除去するエッチング処理が行われる。このエッチング処理に、従来の薬液を用いる湿式エッチング処理に替えて、製造現場での薬液使用上の危険性や産業廃棄物の発生がないプラズマエッチングが検討されている。
【０００３】
このシリコンを対象としたプラズマエッチング処理には、より高いエッチングレートを実現するために、４フッ化炭素や６フッ化硫黄などのフッ素系ガスを含む混合ガスがプラズマ発生用ガスとして用いられる。この方法では、フッ素系ガスがプラズマ放電によって電離または励起して生成したイオンやラジカルによってシリコン表面のエッチングが行われる。
【０００４】
このフッ素系ガスを用いたプラズマエッチング処理では、シリコン表面のプラズマ処理の反応生成物がシリコン表面に部分的に再付着することによるエッチング効果のばらつきに起因して、エッチング処理後の表面が白濁状の外観を呈する場合がある。この白濁状の外観は、製品としての外観品質を損なうことから、シリコン基板のプラズマエッチングにおいては、エッチングを極力均一に行ってエッチング面の外観が鏡面状となるようにプラズマ処理条件が設定される。
【０００５】
【発明が解決しようとする課題】
しかしながら、シリコンウェハの処理対象面を鏡面状に仕上げた場合には、外観品質上は良好な評価が与えられるものの、以下に説明するような不具合が副次的に発生していた。まず、エッチング処理後のシリコンウェハには、製品の品種やロット番号を示す符号がレーザマーカにより印字されるが、このとき印字面が鏡面状である場合には印字された文字と鏡面とのコントラストが悪く、視認性がよくないという問題点があった。
【０００６】
さらにシリコンウェハから半導体チップを切り出してリードフレームなどの基板に実装するダイボンディングにおいて、次のような問題がある。ダイボンディングでは、回路形成面の裏面（エッチング面）が粘着テープに貼着された状態の半導体ウェハから、半導体チップを１つづつ剥離しながら吸着ノズルによってピックアップするが、このときエッチング面が鏡面状に仕上げられていると、半導体チップと粘着テープとの粘着力が過大となって半導体チップの剥離が正常に行えない場合がある。すなわち、ピックアップ時に半導体チップを下方からエジェクタピンで突き上げても、半導体チップが粘着テープから剥離しにくく、ピックアップミスが生じやすい。
【０００７】
このように、シリコンウェハなどの従来のシリコン系基板の表面処理においては、製品の外観品質を優先して鏡面状のエッチング面を得るように処理条件を設定すると、後工程において上記のような不具合を生じ、またこのような不具合を避けることを目的として白濁状の外観を許容するような処理条件を適用すると、白濁状態が部分的にばらつき均一なエッチング面が得られないという問題点があった。
【０００８】
そこで本発明は、プラズマ処理によって均一な白濁状のエッチング面を得ることができるシリコン系基板の表面処理方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１記載のシリコン系基板の表面処理方法は、シリコン系基板の処理対象面のエッチング処理をプラズマ処理によって行うシリコン系基板の表面処理方法であって、前記処理対象面に微細な凹凸を形成する第１のプラズマエッチング工程と、第１のプラズマエッチング工程後にフッ素系ガスを含むプラズマ発生用ガスを用いたプラズマ処理によって処理対象面を更にエッチングすることにより均一な白濁状のエッチング面を得る第２のプラズマエッチング工程とを含み、前記第１のプラズマエッチング工程において、不活性ガスをプラズマ発生用ガスをとして用いる。
【００１１】
請求項２記載のシリコン系基板の表面処理方法は、請求項１記載のシリコン系基板の表面処理方法であって、前記第２のプラズマエッチング工程において、前記シリコン系基板を４０℃以上の温度に保持する。
【００１２】
請求項３記載のシリコン基板の表面処理方法は、請求項１又は２に記載のシリコン系基板の表面処理方法であって、前記第１のプラズマエッチング工程および第２のプラズマエッチング工程は、同一のプラズマ処理装置によって行われる。
【００１３】
本発明によれば、処理対象面に微細な凹凸を形成する第１のプラズマエッチング工程後に、フッ素系ガスを含むプラズマ発生用ガスを用いたプラズマ処理によって第１のプラズマエッチング後の処理対象面を更にエッチングすることにより、均一な白濁状のエッチング面を得ることができる。
【００１４】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態のプラズマ処理装置の断面図、図２は本発明の一実施の形態のプラズマ処理方法の工程説明図、図３は本発明の一実施の形態のプラズマ処理におけるエッチング面の拡大断面図である。
【００１５】
まず図１を参照してプラズマ処理装置について説明する。図１において、真空チャンバ１の内部はプラズマ処理を行う処理室２となっており、処理室２内部には、下部電極３および上部電極４が上下に対向して配設されている。下部電極３は電極体５を備えており、電極体５は下方に延出した支持部５ａによって絶縁体９を介して真空チャンバ１に装着されている。電極体５の上面には、高熱伝導性材料より成る載置部６が装着されており、載置部６の上面にはシリコン系基板であるシリコンウェハ７が載置される。
【００１６】
シリコンウェハ７は、回路形成面の裏側を機械研磨によって薄化加工された直後の状態であり、図２に示すようにシリコンウェハ７の回路形成面に貼着された保護テープ７ａを載置部６に接触させた姿勢で、すなわち処理対象面である研磨加工面（回路形成面の裏側）を上向きにした状態で載置される。
【００１７】
載置部６には上面に開口する多数の吸着孔６ａが設けられており、吸着孔６ａは電極体５の支持部５ａ内を貫通して設けられた吸引路５ｄと連通している。吸引路５ｄは真空吸引部１１と接続されており、載置部６の上面にシリコンウェハ７が載置された状態で真空吸引部１１から真空吸引することにより、シリコンウェハ７は載置部６に真空吸着により保持される。電極体５や載置部６を有する下部電極３および真空吸引部１１は、シリコンウェハ７を保持する保持手段となっている。なおシリコンウェハ７を保持する保持手段としては、真空吸着による方法以外にも、電極体５に直流電圧を印加して静電力によりシリコンウェハ７を吸着保持するようにしてもよい。
【００１８】
載置部６の内部には冷却用の冷媒流路６ｂ，６ｃが設けられており、冷媒流路６ｂ，６ｃは支持部５ａ内を貫通して設けられた管路５ｂ，５ｃと連通している。管路５ｂ，５ｃは温度制御部１０と接続されており、温度制御部１０を駆動することにより、冷媒流路６ｂ，５ｃ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって加熱された載置部６が冷却され、載置部６の温度が制御される。載置部６の温度を制御する目的は、プラズマエッチング時にシリコンウェハ７の温度を所定の処理温度に保持するためであり、この温度制御により後述するようにプラズマエッチング処理時において処理対象面のエッチングレートを均一にすることができるようになっている。
【００１９】
電極体５は高周波電源１２と電気的に接続されている。また真空チャンバ１内の処理室２は、真空排気・大気開放部１３と接続されている。真空排気・大気開放部１３は、処理室２からの真空排気、および処理室２内の真空破壊時の大気開放を行う。
【００２０】
上部電極４（対向電極）は、接地部２０に接地された電極体１５を備えており、電極体１５は上方に延出した支持部１５ａによって絶縁体１６を介して真空チャンバ１に装着されている。電極体１５の下面には微細孔をランダムに多数含んだ多孔質部材１７が装着されている。これらの微細孔は電極体１５に設けられた空隙部１５ｂと連通しており、さらに空隙部１５ｂは支持部１５ａ内を貫通して設けられたガス供給路１５ｃを介してガス供給部１９と接続されている。ここで上部電極４は、図示しない上下動機構によって上下動可能となっており、上部電極４を上下動させることにより、上部電極４の下面と下部電極３の上面との間の電極間距離Ｌを変更することができるようになっている。
【００２１】
ガス供給部１９は、第１ガス供給源１９ａ、第２ガス供給源１９ｂおよびガス切換バルブ１９ｃより構成される。第１ガス供給源１９ａは、アルゴンガスなどの不活性ガスを、また第２ガス供給源１９ｂは、４フッ化炭素（ＣＦ4）や６フッ化硫黄（ＳＦ6）などのフッ素系ガスをそれぞれ含む混合ガスを供給する。ガス切換バルブ１９ｃを切り換えることにより、処理室２内にプラズマ発生用ガスとして上述の不活性ガスもしくはフッ素系ガスを選択的に供給することができる。
【００２２】
真空排気・大気開放部１３を駆動して処理室２内を真空排気し、次いでガス供給部１９を駆動することにより、上部電極４に装着された多孔質部材１７の微細孔より下方に向けてプラズマ発生用ガスが噴出する。この状態で高周波電源１２を駆動して下部電極３の電極体５に高周波電圧を印加することにより、上部電極４と下部電極３との間の空間にはプラズマ放電が発生する。そしてこのプラズマ放電により発生したプラズマによって、載置部６上に載置されたシリコンウェハ７の上面のプラズマエッチング処理が行われる。
【００２３】
次にこのプラズマ処理装置を用いてシリコンウェハ７を対象として行われるプラズマエッチング処理について、図２、図３を参照して説明する。まず保護テープ７ａに貼着された状態のシリコンウェハ７は下部電極３の載置部６上に載置されて真空吸着によって保持され、この後にプラズマ処理が開始される。
【００２４】
まず第１のプラズマエッチング処理が行われる。ここでは、下部電極３と上部電極４との間の電極間距離Ｌ（図１）を、２０〜５０ｍｍに設定した状態でプラズマ処理が行われる。図２（ａ）に示すように、ガス切換バルブ１９ｃを第１ガス供給源１９ａ側に切り換えた状態で、処理室２内の真空排気を行った後にアルゴンガスをプラズマ発生用ガスとして供給する。これにより、アルゴンガスが多孔質部材１７の微細孔からシリコンウェハ７の上面に対して吹き付けられる。このとき、処理室２内のアルゴンガスの圧力は、数Ｐａ〜数十Ｐａの圧力範囲に設定される。
【００２５】
そしてこの状態で高周波電源１２を駆動して下部電極３と上部電極４との間に高周波電圧を印加することにより、シリコンウェハ７の上方の空間でプラズマ放電が発生する。ここで、アルゴンガス中でプラズマ放電が発生することにより、図２（ａ）に示すように、上部電極４とシリコンウェハ７の上面との間の空間にはプラズマが発生し（斜線部２１参照）、これによりアルゴンイオン２２や電子がシリコンウェハ７の表面に衝突する。
【００２６】
そしてこれらのアルゴンイオン２２や電子が表面に衝突する物理作用により表面のシリコンが部分的に除去され、図３（ａ）に示すようにシリコンウェハ７の表面には深さが１〜１０ｎｍ程度の微細な凹部２４が形成される。この結果、シリコンウェハ７の表面は、図３（ｂ）に示すように、シリコンが除去された部分の微細な凹部２４および除去されなかった部分である凸部２５を有する凹凸形状がシリコンウェハ７の表面全面にわたって均一に形成される。
【００２７】
次いで第２のプラズマエッチング処理が行われる。ここでは第１のプラズマエッチング工程における状態から上部電極４を下降させて、電極間距離Ｌ（図１）を２０ｍｍ以下の距離に設定する。次いで処理室２内の真空排気を行ってアルゴンガスを排出した後、図２（ｂ）に示すように、ガス切換バルブ１９ｃを第２ガス供給源１９ｂ側に切り換え、フッ素系ガスをプラズマ発生用ガスとして処理室２内に供給する。これにより、フッ素系ガスが多孔質部材１７の微細孔からシリコンウェハ７の上面に対して吹き付けられる。このときの圧力は、より高密度のプラズマを発生させることを目的として、１００〜１０００Ｐａ程度の圧力範囲に設定される。
【００２８】
この状態で高周波電源１２を駆動して下部電極３と上部電極４との間に高周波電圧を印加することにより、シリコンウェハ７の上方の空間でプラズマ放電が発生する。ここで、フッ素系ガス中でプラズマ放電が発生することにより、図２（ｂ）に示すように、上部電極４とシリコンウェハ７の上面との間の空間にはプラズマが発生し（斜線部２３参照）、これにより発生したフッ素ラジカルがシリコンウェハ７の表面に衝突することによる物理作用とともに、フッ素ラジカルがシリコンと反応してガス状のシリコン化合物となって蒸散する化学作用によって、シリコンウェハ７の表面のシリコンが除去される。
【００２９】
このとき、フッ素ラジカルの作用はシリコンウェハ７の表面のうちの平坦部分、すなわち凹部２４の底面部分に集中的に作用することから、図３（ｃ）に示すように、第２のプラズマ処理においては、凸部２５にはあまりエッチング作用が及ばず、凹部２４内が選択的にエッチング対象となる。これにより、プラズマ処理時間の経過とともに凹部２４の深さが次第に増大し、図３（ｄ）に示すように、シリコンウェハ７の表面には深さが０．１〜１０μｍ程度の凹凸が形成される。
【００３０】
この第２のプラズマエッチング工程においては、シリコンウェハ７の温度が４０℃以上の処理温度となるように、温度制御部１０による制御が行われる。処理温度をこのような温度範囲に設定してシリコンウェハ７の表面の温度を高めることにより、フッ素ラジカルとシリコンとの化学反応によって生成されるガス状の反応生成物分子の動きがより活発となる。
【００３１】
この結果、これらの分子がシリコンウェハ７の表面に衝突した場合に安定して表面に残留する確率が低下し、シリコンウェハ７の表面からの離脱の度合いが増加する。したがってこれらの反応生成物がシリコンウェハ７の表面に不均一に堆積することによるエッチングレートのばらつきを排除して、均一なプラズマエッチングを行うことが可能となっている。
【００３２】
このように本実施の形態に示すシリコンウェハ７の表面処理は、第１のプラズマエッチング工程および第２のプラズマエッチング工程を組み合わせたものである。この表面処理では、第１のプラズマエッチング工程においてシリコンウェハ７の表面に全範囲にわたって均一な微細な凹部２４を形成し、この凹部２４の深さを第２のプラズマエッチング工程によって増加させることによって形成される。このような工程の組み合わせにより、最終的なプラズマエッチング面に形成される凹凸は、平面的な分布が一様で深さがほぼ均一な形状となる。すなわち、シリコンウェハ７のエッチング面は、全面にわたって均一な白濁状の外観となる。
【００３３】
これにより、エッチング面が過度に鏡面状態となることによる不具合、すなわち印字の視認性の低下や、ダイボンディング工程において半導体チップと粘着テープとの粘着力が過大となって半導体チップが粘着テープから剥離しにくなることによるピックアップミスの発生を防止することができる。
【００３４】
なお上記実施の形態では、第１のプラズマエッチング工程および第２のプラズマエッチング工程を、同一のプラズマ処理装置によって行う例を示しているが、第１のプラズマエッチング工程および第２のプラズマエッチング工程をそれぞれ別個の専用処理装置で行うようにしてもよい。
【００３５】
【発明の効果】
本発明によれば、処理対象面に微細な凹凸を形成する第１のプラズマエッチング工程後に、フッ素系ガスを含むプラズマ発生用ガスを用いたプラズマ処理によって第１のプラズマエッチング後の処理対象面を更にエッチングするようにしたので、最終的なプラズマエッチング面に形成される凹凸を平面的な分布が一様で深さがほぼ均一な形状とすることができ、均一な白濁状のエッチング面を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のプラズマ処理装置の断面図
【図２】本発明の一実施の形態のプラズマ処理方法の工程説明図
【図３】本発明の一実施の形態のプラズマ処理におけるエッチング面の拡大断面図
【符号の説明】
１ 真空チャンバ
２ 処理室
３ 下部電極
４ 上部電極
７ シリコンウェハ
１９ ガス供給部
【発明の属する技術分野】
本発明は、シリコンウェハなどのシリコン系基板のエッチング処理をプラズマ処理によって行うシリコン系基板の表面処理方法に関するものである。
【０００２】
【従来の技術】
半導体装置に用いられるシリコンウェハの製造工程では、半導体装置の薄型化にともない基板の厚さを薄くするための薄化加工が行われる。この薄化加工は、シリコンウェハの表面に回路パターンを形成した後に、回路形成面の裏面を機械研磨することによって行われる。機械研磨加工においてはシリコンウェハの表面には機械研磨によって発生するマイクロクラックを含むストレス層が生成され、このストレス層によるシリコンウェハの強度低下を防止するため、機械研磨後にはシリコン表面のストレス層を除去するエッチング処理が行われる。このエッチング処理に、従来の薬液を用いる湿式エッチング処理に替えて、製造現場での薬液使用上の危険性や産業廃棄物の発生がないプラズマエッチングが検討されている。
【０００３】
このシリコンを対象としたプラズマエッチング処理には、より高いエッチングレートを実現するために、４フッ化炭素や６フッ化硫黄などのフッ素系ガスを含む混合ガスがプラズマ発生用ガスとして用いられる。この方法では、フッ素系ガスがプラズマ放電によって電離または励起して生成したイオンやラジカルによってシリコン表面のエッチングが行われる。
【０００４】
このフッ素系ガスを用いたプラズマエッチング処理では、シリコン表面のプラズマ処理の反応生成物がシリコン表面に部分的に再付着することによるエッチング効果のばらつきに起因して、エッチング処理後の表面が白濁状の外観を呈する場合がある。この白濁状の外観は、製品としての外観品質を損なうことから、シリコン基板のプラズマエッチングにおいては、エッチングを極力均一に行ってエッチング面の外観が鏡面状となるようにプラズマ処理条件が設定される。
【０００５】
【発明が解決しようとする課題】
しかしながら、シリコンウェハの処理対象面を鏡面状に仕上げた場合には、外観品質上は良好な評価が与えられるものの、以下に説明するような不具合が副次的に発生していた。まず、エッチング処理後のシリコンウェハには、製品の品種やロット番号を示す符号がレーザマーカにより印字されるが、このとき印字面が鏡面状である場合には印字された文字と鏡面とのコントラストが悪く、視認性がよくないという問題点があった。
【０００６】
さらにシリコンウェハから半導体チップを切り出してリードフレームなどの基板に実装するダイボンディングにおいて、次のような問題がある。ダイボンディングでは、回路形成面の裏面（エッチング面）が粘着テープに貼着された状態の半導体ウェハから、半導体チップを１つづつ剥離しながら吸着ノズルによってピックアップするが、このときエッチング面が鏡面状に仕上げられていると、半導体チップと粘着テープとの粘着力が過大となって半導体チップの剥離が正常に行えない場合がある。すなわち、ピックアップ時に半導体チップを下方からエジェクタピンで突き上げても、半導体チップが粘着テープから剥離しにくく、ピックアップミスが生じやすい。
【０００７】
このように、シリコンウェハなどの従来のシリコン系基板の表面処理においては、製品の外観品質を優先して鏡面状のエッチング面を得るように処理条件を設定すると、後工程において上記のような不具合を生じ、またこのような不具合を避けることを目的として白濁状の外観を許容するような処理条件を適用すると、白濁状態が部分的にばらつき均一なエッチング面が得られないという問題点があった。
【０００８】
そこで本発明は、プラズマ処理によって均一な白濁状のエッチング面を得ることができるシリコン系基板の表面処理方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１記載のシリコン系基板の表面処理方法は、シリコン系基板の処理対象面のエッチング処理をプラズマ処理によって行うシリコン系基板の表面処理方法であって、前記処理対象面に微細な凹凸を形成する第１のプラズマエッチング工程と、第１のプラズマエッチング工程後にフッ素系ガスを含むプラズマ発生用ガスを用いたプラズマ処理によって処理対象面を更にエッチングすることにより均一な白濁状のエッチング面を得る第２のプラズマエッチング工程とを含み、前記第１のプラズマエッチング工程において、不活性ガスをプラズマ発生用ガスをとして用いる。
【００１１】
請求項２記載のシリコン系基板の表面処理方法は、請求項１記載のシリコン系基板の表面処理方法であって、前記第２のプラズマエッチング工程において、前記シリコン系基板を４０℃以上の温度に保持する。
【００１２】
請求項３記載のシリコン基板の表面処理方法は、請求項１又は２に記載のシリコン系基板の表面処理方法であって、前記第１のプラズマエッチング工程および第２のプラズマエッチング工程は、同一のプラズマ処理装置によって行われる。
【００１３】
本発明によれば、処理対象面に微細な凹凸を形成する第１のプラズマエッチング工程後に、フッ素系ガスを含むプラズマ発生用ガスを用いたプラズマ処理によって第１のプラズマエッチング後の処理対象面を更にエッチングすることにより、均一な白濁状のエッチング面を得ることができる。
【００１４】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態のプラズマ処理装置の断面図、図２は本発明の一実施の形態のプラズマ処理方法の工程説明図、図３は本発明の一実施の形態のプラズマ処理におけるエッチング面の拡大断面図である。
【００１５】
まず図１を参照してプラズマ処理装置について説明する。図１において、真空チャンバ１の内部はプラズマ処理を行う処理室２となっており、処理室２内部には、下部電極３および上部電極４が上下に対向して配設されている。下部電極３は電極体５を備えており、電極体５は下方に延出した支持部５ａによって絶縁体９を介して真空チャンバ１に装着されている。電極体５の上面には、高熱伝導性材料より成る載置部６が装着されており、載置部６の上面にはシリコン系基板であるシリコンウェハ７が載置される。
【００１６】
シリコンウェハ７は、回路形成面の裏側を機械研磨によって薄化加工された直後の状態であり、図２に示すようにシリコンウェハ７の回路形成面に貼着された保護テープ７ａを載置部６に接触させた姿勢で、すなわち処理対象面である研磨加工面（回路形成面の裏側）を上向きにした状態で載置される。
【００１７】
載置部６には上面に開口する多数の吸着孔６ａが設けられており、吸着孔６ａは電極体５の支持部５ａ内を貫通して設けられた吸引路５ｄと連通している。吸引路５ｄは真空吸引部１１と接続されており、載置部６の上面にシリコンウェハ７が載置された状態で真空吸引部１１から真空吸引することにより、シリコンウェハ７は載置部６に真空吸着により保持される。電極体５や載置部６を有する下部電極３および真空吸引部１１は、シリコンウェハ７を保持する保持手段となっている。なおシリコンウェハ７を保持する保持手段としては、真空吸着による方法以外にも、電極体５に直流電圧を印加して静電力によりシリコンウェハ７を吸着保持するようにしてもよい。
【００１８】
載置部６の内部には冷却用の冷媒流路６ｂ，６ｃが設けられており、冷媒流路６ｂ，６ｃは支持部５ａ内を貫通して設けられた管路５ｂ，５ｃと連通している。管路５ｂ，５ｃは温度制御部１０と接続されており、温度制御部１０を駆動することにより、冷媒流路６ｂ，５ｃ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって加熱された載置部６が冷却され、載置部６の温度が制御される。載置部６の温度を制御する目的は、プラズマエッチング時にシリコンウェハ７の温度を所定の処理温度に保持するためであり、この温度制御により後述するようにプラズマエッチング処理時において処理対象面のエッチングレートを均一にすることができるようになっている。
【００１９】
電極体５は高周波電源１２と電気的に接続されている。また真空チャンバ１内の処理室２は、真空排気・大気開放部１３と接続されている。真空排気・大気開放部１３は、処理室２からの真空排気、および処理室２内の真空破壊時の大気開放を行う。
【００２０】
上部電極４（対向電極）は、接地部２０に接地された電極体１５を備えており、電極体１５は上方に延出した支持部１５ａによって絶縁体１６を介して真空チャンバ１に装着されている。電極体１５の下面には微細孔をランダムに多数含んだ多孔質部材１７が装着されている。これらの微細孔は電極体１５に設けられた空隙部１５ｂと連通しており、さらに空隙部１５ｂは支持部１５ａ内を貫通して設けられたガス供給路１５ｃを介してガス供給部１９と接続されている。ここで上部電極４は、図示しない上下動機構によって上下動可能となっており、上部電極４を上下動させることにより、上部電極４の下面と下部電極３の上面との間の電極間距離Ｌを変更することができるようになっている。
【００２１】
ガス供給部１９は、第１ガス供給源１９ａ、第２ガス供給源１９ｂおよびガス切換バルブ１９ｃより構成される。第１ガス供給源１９ａは、アルゴンガスなどの不活性ガスを、また第２ガス供給源１９ｂは、４フッ化炭素（ＣＦ4）や６フッ化硫黄（ＳＦ6）などのフッ素系ガスをそれぞれ含む混合ガスを供給する。ガス切換バルブ１９ｃを切り換えることにより、処理室２内にプラズマ発生用ガスとして上述の不活性ガスもしくはフッ素系ガスを選択的に供給することができる。
【００２２】
真空排気・大気開放部１３を駆動して処理室２内を真空排気し、次いでガス供給部１９を駆動することにより、上部電極４に装着された多孔質部材１７の微細孔より下方に向けてプラズマ発生用ガスが噴出する。この状態で高周波電源１２を駆動して下部電極３の電極体５に高周波電圧を印加することにより、上部電極４と下部電極３との間の空間にはプラズマ放電が発生する。そしてこのプラズマ放電により発生したプラズマによって、載置部６上に載置されたシリコンウェハ７の上面のプラズマエッチング処理が行われる。
【００２３】
次にこのプラズマ処理装置を用いてシリコンウェハ７を対象として行われるプラズマエッチング処理について、図２、図３を参照して説明する。まず保護テープ７ａに貼着された状態のシリコンウェハ７は下部電極３の載置部６上に載置されて真空吸着によって保持され、この後にプラズマ処理が開始される。
【００２４】
まず第１のプラズマエッチング処理が行われる。ここでは、下部電極３と上部電極４との間の電極間距離Ｌ（図１）を、２０〜５０ｍｍに設定した状態でプラズマ処理が行われる。図２（ａ）に示すように、ガス切換バルブ１９ｃを第１ガス供給源１９ａ側に切り換えた状態で、処理室２内の真空排気を行った後にアルゴンガスをプラズマ発生用ガスとして供給する。これにより、アルゴンガスが多孔質部材１７の微細孔からシリコンウェハ７の上面に対して吹き付けられる。このとき、処理室２内のアルゴンガスの圧力は、数Ｐａ〜数十Ｐａの圧力範囲に設定される。
【００２５】
そしてこの状態で高周波電源１２を駆動して下部電極３と上部電極４との間に高周波電圧を印加することにより、シリコンウェハ７の上方の空間でプラズマ放電が発生する。ここで、アルゴンガス中でプラズマ放電が発生することにより、図２（ａ）に示すように、上部電極４とシリコンウェハ７の上面との間の空間にはプラズマが発生し（斜線部２１参照）、これによりアルゴンイオン２２や電子がシリコンウェハ７の表面に衝突する。
【００２６】
そしてこれらのアルゴンイオン２２や電子が表面に衝突する物理作用により表面のシリコンが部分的に除去され、図３（ａ）に示すようにシリコンウェハ７の表面には深さが１〜１０ｎｍ程度の微細な凹部２４が形成される。この結果、シリコンウェハ７の表面は、図３（ｂ）に示すように、シリコンが除去された部分の微細な凹部２４および除去されなかった部分である凸部２５を有する凹凸形状がシリコンウェハ７の表面全面にわたって均一に形成される。
【００２７】
次いで第２のプラズマエッチング処理が行われる。ここでは第１のプラズマエッチング工程における状態から上部電極４を下降させて、電極間距離Ｌ（図１）を２０ｍｍ以下の距離に設定する。次いで処理室２内の真空排気を行ってアルゴンガスを排出した後、図２（ｂ）に示すように、ガス切換バルブ１９ｃを第２ガス供給源１９ｂ側に切り換え、フッ素系ガスをプラズマ発生用ガスとして処理室２内に供給する。これにより、フッ素系ガスが多孔質部材１７の微細孔からシリコンウェハ７の上面に対して吹き付けられる。このときの圧力は、より高密度のプラズマを発生させることを目的として、１００〜１０００Ｐａ程度の圧力範囲に設定される。
【００２８】
この状態で高周波電源１２を駆動して下部電極３と上部電極４との間に高周波電圧を印加することにより、シリコンウェハ７の上方の空間でプラズマ放電が発生する。ここで、フッ素系ガス中でプラズマ放電が発生することにより、図２（ｂ）に示すように、上部電極４とシリコンウェハ７の上面との間の空間にはプラズマが発生し（斜線部２３参照）、これにより発生したフッ素ラジカルがシリコンウェハ７の表面に衝突することによる物理作用とともに、フッ素ラジカルがシリコンと反応してガス状のシリコン化合物となって蒸散する化学作用によって、シリコンウェハ７の表面のシリコンが除去される。
【００２９】
このとき、フッ素ラジカルの作用はシリコンウェハ７の表面のうちの平坦部分、すなわち凹部２４の底面部分に集中的に作用することから、図３（ｃ）に示すように、第２のプラズマ処理においては、凸部２５にはあまりエッチング作用が及ばず、凹部２４内が選択的にエッチング対象となる。これにより、プラズマ処理時間の経過とともに凹部２４の深さが次第に増大し、図３（ｄ）に示すように、シリコンウェハ７の表面には深さが０．１〜１０μｍ程度の凹凸が形成される。
【００３０】
この第２のプラズマエッチング工程においては、シリコンウェハ７の温度が４０℃以上の処理温度となるように、温度制御部１０による制御が行われる。処理温度をこのような温度範囲に設定してシリコンウェハ７の表面の温度を高めることにより、フッ素ラジカルとシリコンとの化学反応によって生成されるガス状の反応生成物分子の動きがより活発となる。
【００３１】
この結果、これらの分子がシリコンウェハ７の表面に衝突した場合に安定して表面に残留する確率が低下し、シリコンウェハ７の表面からの離脱の度合いが増加する。したがってこれらの反応生成物がシリコンウェハ７の表面に不均一に堆積することによるエッチングレートのばらつきを排除して、均一なプラズマエッチングを行うことが可能となっている。
【００３２】
このように本実施の形態に示すシリコンウェハ７の表面処理は、第１のプラズマエッチング工程および第２のプラズマエッチング工程を組み合わせたものである。この表面処理では、第１のプラズマエッチング工程においてシリコンウェハ７の表面に全範囲にわたって均一な微細な凹部２４を形成し、この凹部２４の深さを第２のプラズマエッチング工程によって増加させることによって形成される。このような工程の組み合わせにより、最終的なプラズマエッチング面に形成される凹凸は、平面的な分布が一様で深さがほぼ均一な形状となる。すなわち、シリコンウェハ７のエッチング面は、全面にわたって均一な白濁状の外観となる。
【００３３】
これにより、エッチング面が過度に鏡面状態となることによる不具合、すなわち印字の視認性の低下や、ダイボンディング工程において半導体チップと粘着テープとの粘着力が過大となって半導体チップが粘着テープから剥離しにくなることによるピックアップミスの発生を防止することができる。
【００３４】
なお上記実施の形態では、第１のプラズマエッチング工程および第２のプラズマエッチング工程を、同一のプラズマ処理装置によって行う例を示しているが、第１のプラズマエッチング工程および第２のプラズマエッチング工程をそれぞれ別個の専用処理装置で行うようにしてもよい。
【００３５】
【発明の効果】
本発明によれば、処理対象面に微細な凹凸を形成する第１のプラズマエッチング工程後に、フッ素系ガスを含むプラズマ発生用ガスを用いたプラズマ処理によって第１のプラズマエッチング後の処理対象面を更にエッチングするようにしたので、最終的なプラズマエッチング面に形成される凹凸を平面的な分布が一様で深さがほぼ均一な形状とすることができ、均一な白濁状のエッチング面を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のプラズマ処理装置の断面図
【図２】本発明の一実施の形態のプラズマ処理方法の工程説明図
【図３】本発明の一実施の形態のプラズマ処理におけるエッチング面の拡大断面図
【符号の説明】
１ 真空チャンバ
２ 処理室
３ 下部電極
４ 上部電極
７ シリコンウェハ
１９ ガス供給部
Claims (3)
- シリコン系基板の処理対象面のエッチング処理をプラズマ処理によって行うシリコン系基板の表面処理方法であって、前記処理対象面に微細な凹凸を形成する第１のプラズマエッチング工程と、第１のプラズマエッチング工程後にフッ素系ガスを含むプラズマ発生用ガスを用いたプラズマ処理によって処理対象面を更にエッチングすることにより均一な白濁状のエッチング面を得る第２のプラズマエッチング工程とを含み、前記第１のプラズマエッチング工程において、不活性ガスをプラズマ発生用ガスとして用いることを特徴とする請求項１記載のシリコン系基板の表面処理方法。
- 前記第２のプラズマエッチング工程において、前記シリコン系基板を４０℃以上の温度に保持することを特徴とする請求項１記載のシリコン系基板の表面処理方法。
- 前記第１のプラズマエッチング工程および第２のプラズマエッチング工程は、同一のプラズマ処理装置によって行われることを特徴とする請求項１又は２に記載のシリコン系基板の表面処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001106757A JP3671854B2 (ja) | 2001-04-05 | 2001-04-05 | シリコン系基板の表面処理方法 |
| US10/114,320 US6784112B2 (en) | 2001-04-05 | 2002-04-03 | Method for surface treatment of silicon based substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001106757A JP3671854B2 (ja) | 2001-04-05 | 2001-04-05 | シリコン系基板の表面処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002305171A JP2002305171A (ja) | 2002-10-18 |
| JP3671854B2 true JP3671854B2 (ja) | 2005-07-13 |
Family
ID=18959207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001106757A Expired - Fee Related JP3671854B2 (ja) | 2001-04-05 | 2001-04-05 | シリコン系基板の表面処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6784112B2 (ja) |
| JP (1) | JP3671854B2 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4186536B2 (ja) | 2002-07-18 | 2008-11-26 | 松下電器産業株式会社 | プラズマ処理装置 |
| JP2005072140A (ja) * | 2003-08-21 | 2005-03-17 | Lintec Corp | 半導体装置の製造方法および半導体ウエハ加工装置 |
| US7067385B2 (en) * | 2003-09-04 | 2006-06-27 | Micron Technology, Inc. | Support for vertically oriented capacitors during the formation of a semiconductor device |
| US7125781B2 (en) | 2003-09-04 | 2006-10-24 | Micron Technology, Inc. | Methods of forming capacitor devices |
| US7387939B2 (en) * | 2004-07-19 | 2008-06-17 | Micron Technology, Inc. | Methods of forming semiconductor structures and capacitor devices |
| US7202127B2 (en) * | 2004-08-27 | 2007-04-10 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7439152B2 (en) * | 2004-08-27 | 2008-10-21 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US20060046055A1 (en) * | 2004-08-30 | 2006-03-02 | Nan Ya Plastics Corporation | Superfine fiber containing grey dope dyed component and the fabric made of the same |
| US7547945B2 (en) | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
| US7320911B2 (en) * | 2004-12-06 | 2008-01-22 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| JP2006253366A (ja) * | 2005-03-10 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置製造方法 |
| US7557015B2 (en) * | 2005-03-18 | 2009-07-07 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| EP1722466A1 (en) * | 2005-05-13 | 2006-11-15 | STMicroelectronics S.r.l. | Method and relative circuit for generating a control voltage of a synchronous rectifier |
| US7544563B2 (en) * | 2005-05-18 | 2009-06-09 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7517753B2 (en) | 2005-05-18 | 2009-04-14 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| US7682978B2 (en) * | 2005-06-24 | 2010-03-23 | Tokyo Electron Limited | Plasma processing method and high-rate plasma etching apparatus |
| US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
| US7199005B2 (en) * | 2005-08-02 | 2007-04-03 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| US7867851B2 (en) | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
| US7682937B2 (en) * | 2005-11-25 | 2010-03-23 | Advanced Laser Separation International B.V. | Method of treating a substrate, method of processing a substrate using a laser beam, and arrangement |
| US7700441B2 (en) | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
| US7557013B2 (en) * | 2006-04-10 | 2009-07-07 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7602001B2 (en) * | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
| US7772632B2 (en) | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
| FR2905516B1 (fr) * | 2006-09-01 | 2008-11-07 | Centre Nat Rech Scient | Procede de gravure plasma d'un substrat semi-conducteur cristallin. |
| US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
| US7902081B2 (en) * | 2006-10-11 | 2011-03-08 | Micron Technology, Inc. | Methods of etching polysilicon and methods of forming pluralities of capacitors |
| US7785962B2 (en) | 2007-02-26 | 2010-08-31 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US7682924B2 (en) | 2007-08-13 | 2010-03-23 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8388851B2 (en) | 2008-01-08 | 2013-03-05 | Micron Technology, Inc. | Capacitor forming methods |
| JP5040721B2 (ja) * | 2008-02-22 | 2012-10-03 | 住友電気工業株式会社 | 窒化物半導体装置およびその製造方法 |
| US8274777B2 (en) | 2008-04-08 | 2012-09-25 | Micron Technology, Inc. | High aspect ratio openings |
| JP2008187203A (ja) * | 2008-04-25 | 2008-08-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US7759193B2 (en) | 2008-07-09 | 2010-07-20 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US8946043B2 (en) | 2011-12-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming capacitors |
| US9786471B2 (en) * | 2011-12-27 | 2017-10-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Plasma etcher design with effective no-damage in-situ ash |
| JP2013247161A (ja) * | 2012-05-23 | 2013-12-09 | Ulvac Japan Ltd | ドライエッチング装置 |
| US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
| JP2015125996A (ja) * | 2013-12-25 | 2015-07-06 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2536718C3 (de) * | 1975-08-18 | 1978-04-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung geätzter Strukturen in Festkörperoberflächen durch Ionenätzung und Bestrahlungsmaske zur Verwendung in diesem Verfahren |
| US5182234A (en) * | 1986-03-21 | 1993-01-26 | Advanced Power Technology, Inc. | Profile tailored trench etch using a SF6 -O2 etching composition wherein both isotropic and anisotropic etching is achieved by varying the amount of oxygen |
| JPH01270216A (ja) | 1988-04-21 | 1989-10-27 | Matsushita Electric Ind Co Ltd | 半導体集積回路モジュール |
| US5340754A (en) * | 1992-09-02 | 1994-08-23 | Motorla, Inc. | Method for forming a transistor having a dynamic connection between a substrate and a channel region |
| US5846442A (en) * | 1995-03-02 | 1998-12-08 | Hutchinson Technology Incorporated | Controlled diffusion partial etching |
| US5662768A (en) * | 1995-09-21 | 1997-09-02 | Lsi Logic Corporation | High surface area trenches for an integrated ciruit device |
| US5861343A (en) * | 1996-08-07 | 1999-01-19 | Vanguard International Semiconductor Corporation | Method for fabricating an aligned opening using a photoresist polymer as a side wall spacer |
| JP2000124177A (ja) | 1998-10-15 | 2000-04-28 | Sony Corp | 半導体装置の製造方法 |
| JP3560888B2 (ja) | 1999-02-09 | 2004-09-02 | シャープ株式会社 | 半導体装置の製造方法 |
| US6277700B1 (en) * | 2000-01-11 | 2001-08-21 | Chartered Semiconductor Manufacturing Ltd. | High selective nitride spacer etch with high ratio of spacer width to deposited nitride thickness |
| US6333271B1 (en) * | 2001-03-29 | 2001-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-step plasma etch method for plasma etch processing a microelectronic layer |
-
2001
- 2001-04-05 JP JP2001106757A patent/JP3671854B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-03 US US10/114,320 patent/US6784112B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020148810A1 (en) | 2002-10-17 |
| JP2002305171A (ja) | 2002-10-18 |
| US6784112B2 (en) | 2004-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3671854B2 (ja) | シリコン系基板の表面処理方法 | |
| JP4013753B2 (ja) | 半導体ウェハの切断方法 | |
| US7776719B2 (en) | Method for manufacturing bonded wafer | |
| JP3966168B2 (ja) | 半導体装置の製造方法 | |
| TW200416851A (en) | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method | |
| JP4013745B2 (ja) | プラズマ処理方法 | |
| US6239036B1 (en) | Apparatus and method for plasma etching | |
| US6511917B2 (en) | Plasma treatment apparatus and method | |
| KR20070094015A (ko) | 포토레지스트 및 에칭 찌꺼기를 저압 제거하는 애싱 방법 | |
| JP3251184B2 (ja) | レジスト除去方法及びレジスト除去装置 | |
| JP3814431B2 (ja) | 半導体装置の製造方法 | |
| US6867146B2 (en) | Plasma processing method | |
| JP3118497B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JP3356654B2 (ja) | 半導体ウエハ成膜装置 | |
| JP4066887B2 (ja) | プラズマ処理方法 | |
| JP3580255B2 (ja) | プラズマ処理方法 | |
| JP3624905B2 (ja) | プラズマエッチング装置およびプラズマエッチング方法 | |
| JP3637827B2 (ja) | プラズマ処理装置 | |
| JP4635478B2 (ja) | 半導体ウェハのプラズマ処理方法 | |
| JP2006040914A (ja) | 半導体ウェハの分割方法及び分割装置 | |
| JP2011096791A (ja) | 貫通孔形成方法 | |
| JP3849444B2 (ja) | 水晶板のプラズマエッチング装置およびプラズマエッチング方法 | |
| TWM649373U (zh) | 無接觸式晶圓表面微粒去除裝置 | |
| JP2003151964A (ja) | 半導体装置の製造方法 | |
| JP2005094045A (ja) | プラズマエッチング装置およびプラズマエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3671854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |