JP3667240B2 - Automatic gain control device for CDMA receiver - Google Patents
Automatic gain control device for CDMA receiver Download PDFInfo
- Publication number
- JP3667240B2 JP3667240B2 JP2001052517A JP2001052517A JP3667240B2 JP 3667240 B2 JP3667240 B2 JP 3667240B2 JP 2001052517 A JP2001052517 A JP 2001052517A JP 2001052517 A JP2001052517 A JP 2001052517A JP 3667240 B2 JP3667240 B2 JP 3667240B2
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- unit
- target value
- automatic gain
- cdma receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、スペクトラム拡散通信技術を利用したCDMA(Code Divsion Multiple Access)方式の受信機に用いる自動利得制御装置に関する。
【0002】
【従来の技術】
図3は、従来のCDMA方式を採用した受信機の概略構成を示すブロック図である。
従来のCDMA受信機は、図3に示すように、移動機のアンテナ301により、基地局から送信されたCDMA信号を受信し、受信した信号をRF増幅部302により増幅した後、周波数変換部303により無線周波数からベースバンド周波数に変換し、A/D(アナログ/デジタル変換)部305によりデジタル化する。そして、デジタル化された信号に基づいて、AGC(自動利得制御)部304によりRF増幅部302に対する利得制御を行う。
【0003】
また、デジタル化された信号は、逆拡散部307および受信すべきパスのタイミングを探索するためのパスサーチ部306に渡される。そして、パスサーチ部306によりタイミング抽出され、その情報を使って逆拡散部307によりスペクトラム逆拡散され、復調部309とAFC部308に渡される。復調部309で復調された信号は、誤り訂正部310により誤り訂正が施されて、目的とする受信信号が得られる。一方、AFC部308では、基地局と移動機との周波数誤差を検出し、周波数変換部303を制御し周波数誤差を減少させる。
【0004】
このようなスペクトラム拡散通信技術を利用したCDMA方式の受信機におけるAGC方式は、スペクトラム拡散された受信信号を自動利得制御することにより、雑音電力、干渉波電力と希望波電力の総和を一定にしていた。
【0005】
従来のAGC制御方式によれば、希望波信号と非希望波信号とからなる受信信号に対して自動利得制御を行うため(1次AGC)、希望波電力が一定にならないという課題がある。この課題に対して、特開平10−107765号公報(CDMA用AGC回路)において、アナログ相関器からの出力に基づいて、安定した希望波レベルを復調部に出力する方法が提案されている。
【0006】
【発明が解決しようとする課題】
現在の通信機器では、小型省電力化が必須であり、そのためには各機能を個別に有するLSIの統合が必要である。
上記特開平10−107765号公報に記載されたCDMA用AGC回路では、アナログ相関器を使用した構成が提案されているが、その他の回路の大部分はデジタル回路で構成されているのが一般的であり、デジタル回路とアナログ回路を同じLSIで構成することは困難であるため統合化に不利となっている。
【0007】
通常の通信機器における課題として、1次のAGCに加え、逆拡散後の信号にAGCを行う回路(2次AGC部)を構成した場合には、2次AGCの引き込み時間は、一般的に、初期値により大きな差が発生する。さらなる課題として、復調後に誤り訂正を行う装置の場合には、ある符号ブロック内においてAGCの利得が一定でないと、入力信号レベルが不均一となり誤り訂正能力が低下する。
【0008】
また、その他の課題として、自動利得制御した信号は、復調部とAFC部に渡されるが、AFC部の制御を行うための最適な利得制御周期と復調後に誤り訂正を行う場合の符号ブロック周期は、必ずしも等しくないために、入力信号レベルが不均一となり誤り訂正能力が低下する。このことは、利得制御の目標値についても同様である。
【0009】
本発明は、上述した事情に鑑みなされたものであり、デジタル逆拡散器においてスペクトラム逆拡散した信号を自動利得制御することにより、希望波電力を一定にするとともに、誤り訂正部とAFC部とにおける利得制御周期および目標値が最適であり、LSIの統合が容易なCDMA受信機の自動利得制御装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明に係るCDMA受信機の自動利得制御装置は、スペクトラム拡散された受信信号に対して自動利得制御を行い、その後にデジタル逆拡散器において逆スペクトラム拡散された信号に対して自動利得制御を行うCDMA受信機の自動利得制御装置であって、復調部に対する利得制御と、自動周波数制御部に対する利得制御とを時分割処理で交互に行うAGC回路を備え、前記AGC回路は、前記復調部と自動周波数制御部の利得制御目標値を記憶しているそれぞれの記憶部から前記利得制御目標値を読み出して設定し、前記復調部の利得制御における制御周期を誤り訂正の符号ブロック周期と等しくするとともに、該符号ブロック内で、利得を一定に制御し、次の符号ブロックの先頭で利得を更新することを特徴とするものである。
【0011】
前記CDMA受信機の自動利得制御装置において、前記デジタル逆拡散器から出力される信号をビットシフトすることにより、利得制御するように構成することが可能である。
【0012】
また、前記CDMA受信機の自動利得制御装置において、比較器の目標値として上限目標値および下限目標値を設定可能とし、前記比較器の出力として目標値の幅を設定可能とした回路を有するように構成することが可能である。
【0016】
また、前記CDMA受信機の自動利得制御装置において、復調部入力に対する利得制御と、自動周波数制御部入力に対する利得制御とで、利得制御を行う目標値を変更可能として構成することが可能である。
【0017】
【発明の実施の形態】
以下、図面を参照して本発明に係るCDMA受信機の自動利得制御装置の実施形態を詳細に説明する。
図1は、本発明の実施形態に係る自動利得制御装置を用いたCDMA受信機の概略構成を示すブロック図である。
本発明の実施形態に係る自動利得制御装置を用いたCDMA受信機は、図1に示すように、CDMA受信アンテナ101、RF増幅部102、周波数変換部103、1次AGC部104、A/D部105、パスサーチ部106、逆拡散部107、演算部108、2次AGC部109、AFC部110、復調部111、誤り訂正部112を備えて構成されている。
【0018】
この受信機において、基地局から送信されたCDMA信号は、移動機のCDMA受信アンテナ101で受信され、RF増幅部102により増幅された後、周波数変換部103により無線周波数からベースバンド周波数に変換され、A/D部105によりデジタル化される。
そして、デジタル化された信号に基づいて、1次AGC部104によりRF増幅部103を利得制御する。
【0019】
また、デジタル化された信号は、逆拡散部107とパスサーチ部106に渡され、パスサーチ部106によりタイミング抽出され、その情報を使って逆拡散部107でスペクトラム逆拡散される。スペクトラム逆拡散された信号は、2次AGC部109で利得制御され、復調部111とAFC部110に渡される。復調部111で復調された信号は、誤り訂正部112に渡され、送信されてきた情報に戻される。一方AFC部110では、基地局と移動機との周波数誤差を検出し、周波数変換部103を制御して周波数を基地局に合わせる。このように、本実施形態の受信装置は、2次AGC部109において、逆拡散部107によりスペクトラム逆拡散された信号を自動利得制御する構成となっている。
【0020】
次に、本実施形態の自動利得制御装置における2次AGC部を詳細に説明する。
図2は、本実施形態の自動利得制御装置における2次AGC部の詳細構成を示すブロック図である。
本実施形態の自動利得制御装置では、後段で誤り訂正を行う復調部入力と、誤り訂正を行わないAFC部入力とで、利得制御する周期を変更可能とすることにより、それぞれの入力に最適な利得制御周期が設定可能となる。
このためには、AGC回路を2系統備えて構成してもよいが、図2に示すように、スイッチ211、212、213、214および215を設けて、時分割処理を行うことにより、回路規模を削減できる。以下、復調部111への出力について説明するが、AFC部110への出力についても、その利得制御周期が異なるだけで他の構成は同様である。
【0021】
まず、2次AGC部109の初期値について説明する。
復調部用記憶部210において設定される2次AGC部109の初期値は、最小値、最大値または、その中間に設定してもよいが、本実施形態では、その初期値をパスサーチ部106で測定した信号レベルから推定する。
すなわち、パスサーチ部106で測定した信号レベルと、逆拡散部107で測定した信号レベルとは比例関係にあることから、パスサーチ部106で測定した信号レベルを、演算部108において定数を乗算し、復調部用記憶部210に設定する。このとき測定した信号レベルを時間平均してもよい。
このように、2次AGC部109の初期値を、パスサーチ部106で測定した信号レベルから推定することにより、2次AGC部109における引き込み時間の短縮を図ることができる。
【0022】
次に、復調部用記憶部210に設定した初期値に基づいて利得制御され出力された電力と目標値とを比較して、復調部用記憶部210における記憶値を更新する手順について説明する。
このとき、スイッチ211〜214は、図2中のA側に設定されている。また、AFC部110への出力の場合には、スイッチ211〜214は、図2中のB側に設定されている。
逆拡散部107からの信号に対して、復調部用記憶部210の値に基づき乗算回路を使用してその信号レベルを調整してもよいが、本実施形態の自動利得制御装置では、逆拡散部107からの信号を、復調部用ビットシフト部201によりビットシフトし、信号レベルを調整する。このような方法を採用することにより、回路規模の削減を図ることができる。
また、電力算出部203でレベル調整した信号に基づいて電力を測定し、測定した電力は平均化部204で平均化される。
【0023】
平均化する周期を誤り訂正の符合ブロック周期と無関係としても良いが、本実施形態の自動利得制御装置では、平均化部204において平均化する周期を誤り訂正の符号ブロック周期とし、利得制御周期を符号ブロック周期と等しくする。誤り訂正部112において、誤り訂正方式の軟判定ビタビを使用した場合を例に説明する。
軟判定ビタビでは、逆拡散部107で出力される信号の符号と絶対値情報に基づいて、送信情報を復号する。
この場合、符号ブロックの周期内において利得を制御すると、絶対値情報が歪む。そこで、同じ誤り訂正の符号ブロック内では、利得を一定に制御し、次の符号ブロックの先頭で利得を更新する。
【0024】
このとき、平均化には復調部用平均化記憶部205を使用し、AFC部用の出力にはAFC部用平均化記憶部206を使用する。
平均化した電力は、比較器部207で目標値と比較され、大きい(+1)、小さい(−1)、等しい(0)の何れかに評価される。
【0025】
本実施形態の自動利得制御装置は、比較器部207において、目標値として上限目標値と下限目標値を比較する構成とし、目標値と等しいと評価される範囲を変更可能としている。
すなわち、上限目標値<測定電力となった場合には「大きい」と評価し、下限目標値>測定電力となった場合には「小さい」と評価し、これら以外の場合には「等しい」と評価する。
【0026】
この目標値は、復調部用とAFC部用に対して同一に設定してもよいが、本実施形態の自動利得制御装置では、復調部用とAFC部用に対して、それぞれ別々に目標値を設定する構成としている。
この目標値は、復調部用目標値記憶部216とAFC部用目標値記憶部217において、それぞれ上限目標値と下限目標値として設定され、スイッチ215により時分割に切り替えられて、比較器部207で比較される。
【0027】
比較器部207の出力は、減算器208において、復調部用記憶部210に記憶された以前の値との間で減算処理され、復調部用記憶部210における記憶値を更新するとともに、当該記憶値に基づいて復調部用ビットシフト部201を制御し、逆拡散部107の出力を目標の電力レベルに調整する。
このときのビットシフトの方向は、復調部用記憶部210の値が大きい場合には逆拡散部107の出力も大きく制御し、値が小さい場合には逆拡散部107の出力も小さく制御する方向とする。
なお、AFC部用ビットシフト部202の制御も同様に行われる。
【0028】
【発明の効果】
本発明のCDMA受信機の自動利得制御装置は、上述した構成を備えているため、以下の効果を奏することができる。すなわち、本発明のCDMA方式による受信装置によれば、デジタル逆拡散器においてスペクトラム逆拡散した信号を自動利得制御することにより、希望波電力を一定にすることができるとともに、LSIの統合が容易となる。
【0029】
また、本発明のCDMA受信機の自動利得制御装置によれば、デジタル逆拡散器から出力される信号を、ビットシフトで利得制御することにより、乗算回路を使用する回路と比較して回路規模を削減することができる。
【0030】
また、本発明のCDMA受信機の自動利得制御装置によれば、比較器の目標値として上限目標値と下限目標値を設定でき、比較器の出力として目標値の幅を設定できるため、外乱の影響を受け難くなる。
【0034】
また、本発明のCDMA受信機の自動利得制御装置によれば、後段で誤り訂正を行う復調部入力と、誤り訂正を行わないAFC部入力とで、利得制御する目標値を変更可能とすることにより、それぞれに最適な利得制御の目標値が設定可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る自動利得制御装置を用いたCDMA受信機の概略構成を示すブロック図である。
【図2】図1に示す2次AGCの詳細構成を示すブロック図である。
【図3】従来のCDMA受信機の概略構成を示すブロック図である。
【符号の説明】
101,301 アンテナ
102,302 RF増幅部
103,303 周波数変換部
304 AGC部
104 1次AGC部
105,305 A/D部
106,306 パスサーチ部
107,307 逆拡散部
108 演算部
109 2次AGC部
110,308 AFC部
111,309 復調部
112,310 誤り訂正部
201 復調部用ビットシフト部
202 AFC部用ビットシフト部
203 電力算出部
204 平均化部
205 復調部用平均化記憶部
206 AFC部用平均化記憶部
207 比較器部
208 減算器
209 AFC部用記憶部
210 復調部用記憶部
211,212,213,214,215 スイッチ
216 復調部用目標値記憶部
217 AFC部用目標値記憶部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an automatic gain control apparatus used for a receiver of a CDMA (Code Division Multiple Access) system using spread spectrum communication technology.
[0002]
[Prior art]
FIG. 3 is a block diagram showing a schematic configuration of a receiver employing a conventional CDMA system.
As shown in FIG. 3, a conventional CDMA receiver receives a CDMA signal transmitted from a base station by an
[0003]
The digitized signal is passed to the despreading
[0004]
In the AGC system in the CDMA receiver using such spread spectrum communication technology, the sum of noise power, interference wave power, and desired wave power is made constant by automatically controlling the gain of the spread spectrum received signal. It was.
[0005]
According to the conventional AGC control method, since automatic gain control is performed on a received signal composed of a desired wave signal and an undesired wave signal (primary AGC), there is a problem that the desired wave power is not constant. In response to this problem, Japanese Patent Laid-Open No. 10-107765 (AGC circuit for CDMA) proposes a method for outputting a stable desired wave level to a demodulator based on an output from an analog correlator.
[0006]
[Problems to be solved by the invention]
In current communication devices, it is indispensable to reduce power consumption. For this purpose, it is necessary to integrate LSIs having individual functions.
In the AGC circuit for CDMA described in Japanese Patent Laid-Open No. 10-107765, a configuration using an analog correlator has been proposed, but most of the other circuits are generally configured by digital circuits. Therefore, since it is difficult to configure the digital circuit and the analog circuit with the same LSI, it is disadvantageous for integration.
[0007]
When a circuit (secondary AGC unit) that performs AGC on the despread signal in addition to the primary AGC as a problem in a normal communication device, the pull-in time of the secondary AGC is generally A large difference occurs depending on the initial value. As a further problem, in the case of an apparatus that performs error correction after demodulation, if the gain of AGC is not constant within a certain code block, the input signal level becomes non-uniform and the error correction capability decreases.
[0008]
As another problem, the signal subjected to automatic gain control is passed to the demodulation unit and the AFC unit. The optimum gain control cycle for controlling the AFC unit and the code block cycle when performing error correction after demodulation are as follows. Because they are not necessarily equal, the input signal level becomes non-uniform, and the error correction capability decreases. The same applies to the target value for gain control.
[0009]
The present invention has been made in view of the above-described circumstances, and by performing automatic gain control on a signal obtained by spectrum despreading in a digital despreader, the desired wave power is made constant, and the error correction unit and the AFC unit An object of the present invention is to provide an automatic gain control device for a CDMA receiver in which the gain control period and target value are optimal and LSI integration is easy.
[0010]
[Means for Solving the Problems]
An automatic gain control apparatus for a CDMA receiver according to the present invention performs automatic gain control on a spread spectrum received signal, and then performs automatic gain control on a despread spectrum signal in a digital despreader. An automatic gain control apparatus for a CDMA receiver, comprising: an AGC circuit that alternately performs gain control for a demodulation unit and gain control for an automatic frequency control unit in a time-sharing process, wherein the AGC circuit is automatically connected to the demodulation unit. The gain control target value is read and set from each storage unit storing the gain control target value of the frequency control unit, and the control period in the gain control of the demodulation unit is made equal to the code block period of error correction, Within the code block, the gain is controlled to be constant, and the gain is updated at the head of the next code block.
[0011]
The automatic gain control apparatus of the CDMA receiver can be configured to control the gain by bit-shifting the signal output from the digital despreader.
[0012]
Further, the automatic gain control device of the CDMA receiver has a circuit that allows an upper limit target value and a lower limit target value to be set as target values of the comparator, and allows a target value width to be set as an output of the comparator. It is possible to configure.
[0016]
In the automatic gain control apparatus of the CDMA receiver, the target value for gain control can be changed between gain control for the demodulation unit input and gain control for the automatic frequency control unit input.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of an automatic gain control apparatus for a CDMA receiver according to the present invention will be described below in detail with reference to the drawings.
FIG. 1 is a block diagram showing a schematic configuration of a CDMA receiver using an automatic gain control apparatus according to an embodiment of the present invention.
As shown in FIG. 1, a CDMA receiver using an automatic gain control apparatus according to an embodiment of the present invention includes a
[0018]
In this receiver, the CDMA signal transmitted from the base station is received by the
Then, based on the digitized signal, the gain of the
[0019]
The digitized signal is transferred to the despreading
[0020]
Next, the secondary AGC unit in the automatic gain control device of the present embodiment will be described in detail.
FIG. 2 is a block diagram showing a detailed configuration of the secondary AGC unit in the automatic gain control apparatus of the present embodiment.
In the automatic gain control apparatus of the present embodiment, the gain control period can be changed between the demodulator input that performs error correction in the subsequent stage and the AFC unit input that does not perform error correction, so that it is optimal for each input. The gain control period can be set.
For this purpose, two AGC circuits may be provided. However, as shown in FIG. 2, by providing
[0021]
First, the initial value of the
The initial value of the
That is, since the signal level measured by the
As described above, by estimating the initial value of the
[0022]
Next, a procedure for updating the stored value in the demodulating
At this time, the
The signal level of the signal from the
Further, the power is measured based on the signal whose level is adjusted by the
[0023]
The averaging period may be irrelevant to the error correction code block period. However, in the automatic gain control apparatus according to the present embodiment, the averaging period in the
In soft decision Viterbi, transmission information is decoded based on the sign of a signal output from the
In this case, if the gain is controlled within the period of the code block, the absolute value information is distorted. Therefore, within the same error correction code block, the gain is controlled to be constant, and the gain is updated at the head of the next code block.
[0024]
At this time, the averaging
The averaged power is compared with the target value by the
[0025]
The automatic gain control device of the present embodiment is configured such that the
That is, when the upper limit target value <measured power, it is evaluated as “large”, when the lower limit target value> measured power, it is evaluated as “small”, and in other cases, “equal”. evaluate.
[0026]
This target value may be set the same for the demodulator and the AFC unit. However, in the automatic gain control device of the present embodiment, the target value is separately provided for the demodulator and the AFC unit. Is configured to set.
This target value is set as an upper limit target value and a lower limit target value in the demodulator target
[0027]
The output of the
The direction of bit shift at this time is a direction in which the output of the
The control of the AFC
[0028]
【The invention's effect】
Since the automatic gain control apparatus for a CDMA receiver according to the present invention has the above-described configuration, the following effects can be obtained. That is, according to the CDMA receiver of the present invention, the desired signal power can be made constant by automatically controlling the gain of the spectrum despread signal in the digital despreader, and the LSI can be easily integrated. Become.
[0029]
Further, according to the automatic gain control device of the CDMA receiver of the present invention, the signal scaled up from the circuit using the multiplication circuit is controlled by gain control of the signal output from the digital despreader by bit shift. Can be reduced.
[0030]
Further, according to the automatic gain control device of the CDMA receiver of the present invention, the upper limit target value and the lower limit target value can be set as the target value of the comparator, and the range of the target value can be set as the output of the comparator. It becomes difficult to be affected.
[0034]
Further, according to the automatic gain control apparatus of the CDMA receiver of the present invention, the target value for gain control can be changed between the demodulator input for performing error correction at the later stage and the AFC unit input for which error correction is not performed. As a result, it is possible to set the optimum gain control target value for each.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of a CDMA receiver using an automatic gain control apparatus according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a detailed configuration of a secondary AGC shown in FIG.
FIG. 3 is a block diagram showing a schematic configuration of a conventional CDMA receiver.
[Explanation of symbols]
101, 301
Claims (4)
復調部に対する利得制御と、自動周波数制御部に対する利得制御とを時分割処理で交互に行うAGC回路を備え、
前記AGC回路は、前記復調部と自動周波数制御部の利得制御目標値を記憶しているそれぞれの記憶部から前記利得制御目標値を読み出して設定し、前記復調部の利得制御における制御周期を誤り訂正の符号ブロック周期と等しくするとともに、該符号ブロック内で、利得を一定に制御し、次の符号ブロックの先頭で利得を更新することを特徴とするCDMA受信機の自動利得制御装置。An automatic gain control device for a CDMA receiver that performs automatic gain control on a spread spectrum received signal and then performs automatic gain control on a despread spectrum signal in a digital despreader,
An AGC circuit that alternately performs gain control on the demodulation unit and gain control on the automatic frequency control unit by time division processing,
The AGC circuit reads and sets the gain control target value from each storage unit storing the gain control target values of the demodulation unit and the automatic frequency control unit, and makes an error in the control cycle in the gain control of the demodulation unit An automatic gain control apparatus for a CDMA receiver, wherein the gain is made equal to the code block period of correction, the gain is controlled to be constant in the code block, and the gain is updated at the head of the next code block.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001052517A JP3667240B2 (en) | 2001-02-27 | 2001-02-27 | Automatic gain control device for CDMA receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001052517A JP3667240B2 (en) | 2001-02-27 | 2001-02-27 | Automatic gain control device for CDMA receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002261656A JP2002261656A (en) | 2002-09-13 |
JP3667240B2 true JP3667240B2 (en) | 2005-07-06 |
Family
ID=18913134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001052517A Expired - Fee Related JP3667240B2 (en) | 2001-02-27 | 2001-02-27 | Automatic gain control device for CDMA receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3667240B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4571178B2 (en) * | 2002-11-12 | 2010-10-27 | 株式会社リコー | Ultra-wideband communication receiver, reproduction data generation method for ultra-wideband communication, and ultra-wideband communication system |
JP4057467B2 (en) | 2002-11-12 | 2008-03-05 | 株式会社リコー | Ultra-wideband communication receiver and reproduction data generation method for ultra-wideband communication |
DE602004016208D1 (en) * | 2003-10-15 | 2008-10-09 | Matsushita Electric Ind Co Ltd | DIVERSITY RECEIVER AND THEIR USING WIRELESS RECEPTION DEVICE |
JP5500203B2 (en) * | 2012-05-18 | 2014-05-21 | 住友電気工業株式会社 | Soft decision decoding apparatus and soft decision decoding program |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6145629Y2 (en) * | 1980-05-09 | 1986-12-22 | ||
JP2503872B2 (en) * | 1993-05-31 | 1996-06-05 | 日本電気株式会社 | Automatic frequency control circuit |
JPH09275361A (en) * | 1996-04-08 | 1997-10-21 | Oki Electric Ind Co Ltd | Receiver and transmitter-receiver |
JPH10200444A (en) * | 1997-01-06 | 1998-07-31 | Sony Corp | Reception equipment, reception method and terminal equipment for radio system |
US6009129A (en) * | 1997-02-28 | 1999-12-28 | Nokia Mobile Phones | Device and method for detection and reduction of intermodulation distortion |
JP2000252868A (en) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | Cdma communication equipment and its automatic gain control circuit |
JP2001016638A (en) * | 1999-06-30 | 2001-01-19 | Nec Corp | Radio communication device and system and automatic gain control method for radio communication device |
-
2001
- 2001-02-27 JP JP2001052517A patent/JP3667240B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002261656A (en) | 2002-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020006776A1 (en) | Gain control amplification circuit and terminal equipment having the same | |
JP2005522082A (en) | Gain control for communication equipment | |
JP4193900B2 (en) | CDMA receiver and method | |
EP1061643B1 (en) | Receiver and gain control method of the same | |
US7366263B2 (en) | Radio communication terminal and radio signal receiving method | |
US7496163B2 (en) | AGC system, AGC method, and receiver using the AGC system | |
KR101017265B1 (en) | Background update of database information on mobile device | |
JP3667240B2 (en) | Automatic gain control device for CDMA receiver | |
JP2002290177A (en) | Receiver and automatic gain control method | |
JP2002330040A (en) | Receiving equipment and automatic gain controlling method | |
US6404757B1 (en) | Reception method and apparatus in CDMA system | |
JP2000349704A (en) | Radio communication unit, transmission power control method for radio communication unit and recording medium | |
JP2001016134A (en) | Receiver for cdma and path searching method therefor | |
JP3824562B2 (en) | Received electric field strength measuring device, received electric field strength measuring method, and portable communication terminal device | |
JP4034327B2 (en) | Receiving machine | |
JP2004208180A (en) | Radio communication device | |
JP4528607B2 (en) | Mobile radio terminal and receiving circuit | |
JP2001339455A (en) | Reception device and radio communication device | |
JP3445186B2 (en) | CDMA receiver | |
JP3806330B2 (en) | Automatic gain control device and automatic gain control method | |
US7003057B2 (en) | Reception AGC circuit | |
JP2004208175A (en) | Radio receiver and radio receiving method | |
JP2001251256A (en) | Wireless receiver having received power estimating function and received power estimating method | |
JP5593144B2 (en) | Receiver and automatic gain control method | |
JP4012717B2 (en) | Automatic gain control device and wireless communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050405 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |