JP3659512B2 - 光起電力素子及びその形成方法及びその形成装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、太陽電池等の光起電力素子、特に変換効率が高く、プラズマＣＶＤ法により形成された、シリコン系非単結晶半導体からなる光起電力素子及びその形成方法並びにその形成装置に関する。
【０００２】
【従来の技術】
近年、環境汚染の問題が深刻化してきているが、光を利用する光電変換素子である太陽電池による発電方式は、原子力発電に伴う放射能汚染や火力発電に伴う地球温暖化等の問題をおこすことがなく、また、太陽光は地球上いたるところに降り注いでいるためエネルギー源の偏在が少なく、さらには、複雑な大型の設備を必要とせず比較的高い発電効率が得られる等、今後の電力需要の増大に対しても、地球環境の破壊を引き起こすことなく対応できるクリーンな発電方式として注目を集め、実用化に向けて様々な研究開発がなされている。
【０００３】
ところで、太陽電池を用いる発電方式については、それを電力需要を賄うものとして確立させるためには、使用する太陽電池が、光電変換効率が充分に高く、特性安定性が優れたものであり、且つ大量生産しうるものであることが基本的に要求される。
【０００４】
因みに、一般的な家庭において必要な電力を全て賄うには、１世帯あたり３ｋＷ程度の出力の太陽電池が必要とされるが、その大陽電池の光電変換効率が例えば１０％程度であるとすると、必要な出力を得るための前記太陽電池の面積は３０ｍ²程度となる。そして、例えば１０万世帯の家庭において必要な電力を供給するには３，０００，０００ｍ²といった大面積の太陽電池が必要になる。
【０００５】
こうしたことから、容易に入手できるシラン等の気体状の原料ガスを使用し、これをグロー放電分解して、ガラスや金属シート等の比較的安価な基板上にアモルファスシリコン等の非単結晶半導体薄膜を堆積させることにより作製できる太陽電池が量産性に富み、単結晶シリコン等を用いて作製される太陽電池に比較して低コストで生産できる可能性があるとして注目され、その生産方法、生産装置について各種の提案がなされている。
【０００６】
因みに米国特許４，４００，４０９号明細書には、ロール・ツー・ロール（Roll to Roll）方式を採用した連続プラズマＣＶＤ装置が開示されている。この装置によれば、複数のグロー放電領域を設け、所望の幅の十分に長い可撓性の帯状基板を、該基板が前記各グロー放電領域を順次貫通する経路に沿って配置し、前記各グロー放電領域において必要とされる導電型の半導体層を堆積形成しつつ、前記基板をその長手方向に連続的に搬送せしめることによって、半導体接合を有する大面積の素子を連続的に形成することができるとされている。こうしたことからこのロール・ツー・ロール方式は大面積の半導体素子の量産に適する方法といえよう。
【０００７】
一方、マイクロ波を用いたプラズマプロセスが最近注目されている。マイクロ波は周波数が高いため従来のラジオ周波数の高周波を用いた場合よりもエネルギー密度を高めることが可能であり、プラズマを効率よく発生させ、維持させることに適している。
【０００８】
例えば、特開平３−３０４１９号公報には、マイクロ波プラズマＣＶＤ法を用いたロール・ツー・ロール方式の堆積膜形成方法および装置が開示されているが、マイクロ波によってプラズマを生起させることにより低圧下でも堆積膜の形成が可能になり、堆積膜の膜特性低下の原因となる活性種のポリマライゼーションを防ぎ高品質の堆積膜が得られるばかりでなく、プラズマ中でのポリシラン等の粉末の発生を抑え、且つ、成膜速度の飛躍的向上が図れるとされている。
【０００９】
尚、前記特開平３−３０４１９号公報にはｐｉｎ構造の光起電力素子をロール・ツー・ロール方式で連続形成するために、ｉ型半導体層をマイクロ波プラズマＣＶＤ法で、ｎ、ｐ型半導体層を高周波プラズマＣＶＤ法で形成する構成の装置が開示されている。非単結晶半導体からなる光起電力素子においてはｐｉｎまたはｎｉｐの層構成が一般的に採用されているが、このような層構成においてｉ型半導体層は入射光を吸収するために一定の膜厚を必要とするが、ｎ、ｐ型半導体層はｉ型半導体層の約１／１０程度のごく薄い膜厚しか必要としない。そのためロール・ツー・ロール方式において、膜厚の必要なｉ型半導体層を成膜速度の速いマイクロ波プラズマＣＶＤ法で形成するようにした場合にも、ｎ、ｐ型半導体層は成膜速度の比較的遅い高周波プラズマＣＶＤ法で形成することが可能である。また、成膜速度の極めて速いマイクロ波プラズマＣＶＤ法によって、ごく薄い半導体層を再現性良く形成するにはかなりの習熟を要し、成膜速度の比較的遅い高周波プラズマＣＶＤ法による方が、ごく薄い半導体層をより容易に再現性良く形成することができる。
【００１０】
ところで、ロール・ツー・ロール方式においてｉ型半導体層の形成に成膜速度の速いマイクロ波プラズマＣＶＤ法を採用した場合、高周波プラズマＣＶＤ法を採用した場合と比較して、帯状基板の搬送速度をかなり高速化することが可能である。そして、帯状基板の搬送速度を高めた場合には、ｎ、ｐ型半導体層の形成にあたっては、成膜に必要な時間は一定であるため、成膜室を帯状基板の搬送方向に搬送速度に比例して長くする必要がある。しかしながら、高周波プラズマＣＶＤ法によっても、薄く均質な非単結晶半導体層を長い成膜室で大面積に再現性良く形成するには限界があり、どうしても所定の膜厚より薄すぎたり厚すぎたりする膜厚のバラツキや、導電率等の特性のムラを生じやすい。特に、ｉ型半導体層の光入射側に配置されるｐ型またはｎ型の不純物ドープ層は、該不純物ドープ層での光の吸収によるｉ型半導体層への入射光量の減少を防ぐため、その膜厚を必要最小限に薄くする必要があるが、従来の高周波プラズマＣＶＤ法で長い成膜室で大面積に薄く均質な不純物ドープ層を形成することは難しく、形成した光起電力素子の特性にバラツキやムラを生じる原因になっていた。
【００１１】
太陽電池等の光起電力素子では、光起電力素子の単位モジュールを直列または並列に接続してユニット化し、所望の電流、電圧を得ようとすることが多く、各単位モジュールにおいては単位モジュール間の出力電圧、出力電流等の特性のバラツキやムラの少ないことが要求され、単位モジュールを形成する段階で、その最大の特性決定要因である半導体積層膜の特性の均一性が要求される。また、モジュールの組み立て工程を簡略なものとするため、大面積にわたって特性の優れた半導体積層膜が形成できるようにすることが、太陽電池等の光起電力素子の量産性を高め、生産コストの大幅な削減をもたらすことになる。こういった点で、従来のｉ型半導体層をマイクロ波ＣＶＤ法で、ｎ、ｐ型半導体層を高周波プラズマＣＶＤ法で形成する半導体積層膜の連続形成装置では、形成される光起電力素子用の半導体積層膜の特性にバラツキやムラを生じ易く、問題があった。
【００１２】
ｎ、ｐ型の非結晶半導体層を形成する方法としては他に、イオン注入法が従来から知られている。イオン注入法によれば不純物イオンを打ち込む強さを加速電圧によって制御することでｎ、ｐ型非単結晶半導体層の層厚を制御することができるが、不純物イオンを打ち込むためのイオン注入装置は、一般的に、イオンを発生させる装置系、イオンをビーム状にして引き出す装置系、ビームを走査する装置系などからなり、構成が複雑で、装置も高価であるため、非単結晶半導体の光起電力素子を生産性良く、低コストで製造するには適しておらず、不純物ドープ層の形成手段としては採用されていなかった。
【００１３】
一方、超ＬＳＩ等で要求されるきわめて浅い接合を形成する方法として、上述のイオン注入法によらず、不純物ガスのプラズマによって不純物の導入を行うプラズマドーピングが最近注目されており、超ＬＳＩプロセスデータハンドブック（サイエンスフォーラム １９９０年発行）等に報告されている。また、１９８８年第３５回応用物理学関係連合講演会講演予稿集３０ｐ−Ｍ−６には、ｉ型のアモルファスシリコン膜を不純物ガスの高周波プラズマにさらすプラズマドーピングによって、アモルファスシリコン膜に不純物のドーピングが可能であることが開示されている。ところが、このようなプラズマドーピングを太陽電池等の光起電力素子の不純物ドープ層の形成に適用することについては従来開示されておらず、タンデム型の光起電力素子の形成において、いかにしてプラズマドーピングを行えば良好な光起電力素子が形成できるかについては、全く未知の状態であった。
【００１４】
ところで、アモルファスシリコン系太陽電池には結晶系太陽電池にはない光照射に伴う特性劣化現象（Staebler−Wronski効果）があり、高効率化技術や大面積生産技術を基にした低コスト化の達成とともに、電力用途として実用化するための重要な課題となっている。この光劣化を機構解明とそれに対する抑制策に関しては、不純物の低減等の半導体材料の面から、タンデム型の素子構造の採用等のデバイスの面から、加熱アニール処理等の特性回復処理の面からなど数多くの研究が行われており、なかでもタンデム型の素子構造の採用は、ｉ型半導体層の膜厚を薄くでき光劣化を抑制することができるとともに、バンドギャツプの異なる太陽電池セルを積層することにより高効率化も図れるため近年注目されている。特にタンデム型の素子構造の中でも３層タンデム型は、２層タンデム型と比較して、入射光スペクトルのより広い波長範囲を活用可能で高い光電変換効率が得られるとともに、より高い出力電圧を得られる点で優れている。
【００１５】
しかし、２層または３層タンデム型の素子は６層または９層以上の多数の層からなり、この多層構造からなる半導体積層膜をいかにして再現性良く、高速かつ連続的に形成できるかが課題となっていた。
【００１６】
【発明が解決しようとする課題】
以上、従来のロール・ツー・ロール方式による半導体積層膜の連続形成装置では、膜厚の厚いｉ型半導体層を高速成膜が可能なマイクロ波プラズマＣＶＤ法によって形成したときに、形成される光起電力素子の特性にバラツキやムラを生じ易いという問題点がある。本発明の目的は、上述の問題点を解決し、特性の優れた光起電力素子用の半導体積層膜を大面積に特性のバラツキやムラのない光起電力素子及びその形成方法及び高速かつ連続的に形成しうる装置を提供することにある。
【００１７】
本発明の他の目的は、光劣化が抑制され、高い光電変換効率と高い出力電圧が得られる２層タンデム型及び３層タンデム型の光起電力素子用の半導体積層膜を提供することにあり、また、再現性良く、高速かつ連続的に形成しうる装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の２層のタンデム型光起電力素子及びその形成方法及びその形成装置は、シリコン系非単結晶半導体からなり、第１の導電型を有する第１半導体層と、マイクロ波プラズマＣＶＤ法により形成された第１ｉ型半導体層と、第１導電型とは反対導電型を有する第２半導体層と、第１導電型を有する第３半導体層と、高周波プラズマＣＶＤ法により形成された第２ｉ型半導体層と、第１導電型とは反対導電型を有する第４半導体層との積層構造を有し、
前記第２半導体層が高周波プラズマＣＶＤ法により形成され、前記第４半導体層がプラズマドーピングにより形成されたことを特徴とする光起電力素子であり、
また、基板上にシリコン系非単結晶半導体の積層膜を形成する光起電力素子形成方法において、高周波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形成する工程と、マイクロ波プラズマＣＶＤ法によりｉ型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｐ（またはｎ）型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｉ型半導体層を形成する工程と、プラズマドーピングによりｐ（またはｎ）型半導体層を形成する工程とを有することを特徴とする光起電力素子の形成方法であり、
また、帯状基板上にシリコン系非単結晶半導体の積層膜を連続的に形成する光起電力素子形成装置において、少なくとも帯状基板の巻き出し室と、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室と、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室と、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室と、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室と、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、プラズマドーピングによるｐ（またはｎ）型半導体層成膜室と、帯状基板の巻き取り室とを、前記帯状基板を移動させる方向に沿ってこの順に配置し、かつ各々をガスゲートを介して接続して、前記各成膜室を貫通し連続して移動する前記帯状基板上に、シリコン系非単結晶半導体の積層膜を連続的に形成することを特徴とする光起電力素子形成装置である。
【００１９】
また、本発明の光起電力素子の形成装置において、望ましくは、前記ガスゲートを介して配置した前記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、前記高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室との間に、さらに高周波プラズマＣＶＤ法によるｉ型半導体層成膜室をガスゲートを介して配置する。
【００２０】
更に、本発明の光起電力素子の形成装置において、望ましくは、前記ガスゲートを介して配置した前記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、前記高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室との間に、さらに高周波プラズマＣＶＤ法によるｉ型半導体層成膜室をガスゲートを介して配置する。
【００２１】
本発明の３層のタンデム型光起電力素子及びその形成方法及びその形成装置は、シリコン系非単結晶半導体からなり、第１の導電型を有する第１半導体層と、主たる部分がマイクロ波プラズマＣＶＤ法により形成された第１ｉ型半導体層と、第１導電型とは反対導電型を有する第２半導体層と、第１の導電型を有する第３半導体層と、マイクロ波プラズマＣＶＤ法により形成された第２ｉ型半導体層と、第１導電型とは反対導電型を有する第４半導体層と、第１導電型を有する第５半導体層と、高周波プラズマＣＶＤ法により形成された第３ｉ型半導体層と、第１導電型とは反対導電型を有する第６半導体層との積層構造を有し、
前記第２半導体層及び前記第４半導体層が高周波プラズマＣＶＤ法により形成され、前記第６半導体層がプラズマドーピングにより形成されたことを特徴とする光起電力素子であり、
また、基板上にシリコン系非単結晶半導体の積層膜を形成する光起電力素子形成方法において、高周波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形成する工程と、マイクロ波プラズマＣＶＤ法によりｉ型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｐ（またはｎ）型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形成する工程と、マイクロ波プラズマＣＶＤ法によりｉ型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｐ（またはｎ）型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｉ型半導体層を形成する工程と、プラズマドーピングによりｐ（またはｎ）型半導体層を形成する工程とを有することを特徴とする光起電力素子の形成方法であり、
帯状基板上にシリコン系非単結晶半導体の積層膜を連続的に形成する光起電力素子形成装置において、少なくとも帯状基板の巻き出し室と、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室と、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室と、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室と、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室と、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室と、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室と、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室と、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、プラズマドーピングによるｐ（またはｎ）型半導体層成膜室と、帯状基板の巻き取り室とを、前記帯状基板を移動させる方向に沿ってこの順に配置し、かつ各々をガスゲートを介して接続して、前記各成膜室を貫通し連続して移動する前記帯状基板上に、シリコン系非単結晶半導体の積層膜を連続的に形成することを特徴とする光起電力素子形成装置である。
【００２２】
また、本発明の光起電力素子の形成装置において、望ましくは、前記ガスゲートを介して配置した前記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、前記高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室との間の少なくとも一箇所に、さらに高周波プラズマＣＶＤ法によるｉ型半導体層成膜室をガスゲートを介して配置する。
【００２３】
更に、本発明の光起電力素子の形成装置において、望ましくは、前記ガスゲートを介して配置した前記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、前記高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室との間の少なくとも一箇所に、さらに高周波プラズマＣＶＤ法によるｉ型半導体層成膜室をガスゲートを介して配置する。
【００２４】
【作用】
以下、図面を参照しながら本発明を詳細に説明する。
【００２５】
（２層タンデム型光起電力素子について）
図１は本発明の半導体積層膜の連続形成装置の基本的な一例を示す模式的説明図である。図１において、本発明の半導体積層膜の連続形成装置は、基本的には帯状部材等の基板巻き出し室１０１、高周波プラズマＣＶＤ法による第１の導電型層であるｎ（またはｐ）型半導体層成膜室１０２Ａ、内部に３個の成膜室を有するマイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室１０３、高周波プラズマＣＶＤ法による第１の導電型と異なる第２の導電型であるｐ（またはｎ）型半導体層成膜室１０５Ａ、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室１０２Ｂ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室１０４、プラズマドーピングによるｐ（またはｎ）型半導体層成膜室１０５Ｂ、帯状基板の巻き取り室１０６から構成されており、各室間はそれぞれガスゲート１０７によって接続されている。
【００２６】
本発明の装置において帯状基板１０８は帯状基板の巻き出し室１０１内のボビン１０９から巻き出され、帯状基板の巻き取り室１０６内のボビン１１０に巻き取られるまでにガスゲートで接続された６個の成膜室を通過しながら移動させられ、その間に表面にｎｉｐｎｉｐまたはｐｉｎｐｉｎ構造の非単結晶半導体の積層膜を形成される。
【００２７】
本発明は、発明者らの鋭意研究の結果得られた以下の知見に基づき更に検討を重ね完成に至ったものである。
【００２８】
発明者らは、図１に示すロール・ツー・ロール方式の装置において光入射面からみて最も上側の比較的膜厚の薄いｉ型半導体層を高周波プラズマＣＶＤ法で、光入射面からみて下側の比較的膜厚の厚いｉ型半導体層をマイクロ波プラズマＣＶＤ法で、ｎ、ｐ型半導体層を高周波プラズマＣＶＤ法で形成して、非晶質シリコン系半導体からなるｎｉｐｎｉｐまたはｐｉｎｐｉｎ構造の２層タンデム型の光起電力素子を形成していた。
【００２９】
この従来の装置において、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室１０３での成膜速度は約８ｎｍ／秒以上で極めて速く、２層タンデム型光起電力素子用の半導体積層膜の高速成膜が可能であった。尚、上側のｎｉｐ構造の素子のｉ型半導体層は、成膜速度の比較的遅い高周波プラズマＣＶＤ法によって形成したが、２層タンデム型光起電力素子において上側の素子のｉ型半導体層には下側の素子のｉ型半導体層よりも強い光が照射されることになり、該素子のｉ型半導体層は同じ出力電流を得るのに下側の素子のｉ型半導体層よりも膜厚が薄くてよいため、該ｉ型半導体層の成膜速度が遅いことが半導体積層膜全体の高速形成を妨げることはなかった。そして、高速成膜が可能になったことにより、帯状基板の搬送速度を高速化することができ、帯状基板の搬送速度を約１００ｃｍ／分まで高速化しても、ｉ型半導体成膜室１０３に１室の長さが約２０ｃｍの長さの成膜室を３室設けることで約３００ｎｍのｉ型半導体層を形成することができた。
【００３０】
また、光起電力素子のｉ型半導体層の光入射側の不純物ドープ層には、該層での光の吸収を防ぐため、アモルファス炭化シリコン等のハンドギャップの広いシリコン系材料や、短波光の吸収率が低い微結晶シリコンが好適に用いられるが、本発明者らはアモルファス系シリコンよりも約３桁も高い導電率が得られる微結晶シリコンを光入射側の不純物ドープ層に用いたが、高周波プラズマＣＶＤ法によって不純物をドープした高導電率の微結晶シリコン層を高速形成しようとした場合には、以下のような問題があった。
【００３１】
すなわち、シリコン原子を含有する原料ガスの流量を増して成膜速度を上げようとすると、原料ガス流量に対する高周波電力の比率が低下し、微結晶膜を形成することができなくなり、形成される膜がアモルファス化し、導電率が急激に低下して素子特性が低下するという問題がある。一方、高周波電力を増して成膜速度を上げると、成膜速度や導電率の成膜領域内での分布が大きくなり、ごく薄い層を成膜領域全体に均一に形成することができなくなり、また微結晶化させるために膨大な高周波電力が必要となり、きわめて大きな電源が必要になるとともに均一に電力を投入することが困難になる。さらに異常放電も起こり易くなるという問題がある。以上のような理由で、高周波プラズマＣＶＤ法によって高導電率の微結晶シリコンのごく薄い層を高速で形成するには限界があり、１０ｎｍ程度のごく薄い層を均一に形成するには、該層を約１０ｎｍ／分以下の成膜速度で形成する必要があった。
【００３２】
したがって、従来のロール・ツー・ロール方式の装置において、ｉ型半導体層をマイクロ波プラズマＣＶＤ法によって形成した場合、ｉ型半導体層の光入射側の不純物ドープ層を高周波プラズマＣＶＤ法によって形成するには、帯状基板の移動方向にかなり長い成膜室が必要であった。
【００３３】
このような長い成膜室１０５Ａ、１０５Ｂにおいて、１０ｎｍ程度の極めて薄い不純物ドープ層を良質かつ均一に形成することは極めて困難であったが、本発明者らはより良い成膜条件を見い出すべく、導入するシリコン原料ガスの流量を変化させて、形成される光起電力素子の特性との対応を調べていた。この時、発明者らは最も光入射側の不純物ドープを形成する成膜室１０５Ｂに流すシリコン原料ガスのＳｉＨ₄の流量を減少させて、ついには０にまでしたが、それでも光起電力素子が形成される事を見い出した。すなわち、シリコン原子の原料ガスを含まないガスのプラズマによってもｉ型半導体層上に不純物ドープ層が形成され、ｎｉｐｎｉｐまたはｐｉｎｐｉｎ構造の２層タンデム型光起電力素子が形成されることを見いだしたのである。これは従来の不純物をドープしたシリコン膜を堆積することによって不純物ドープ層を形成するという考えからは到底思いつかない現象であった。
【００３４】
二次イオン質量分析法（ＳＩＭＳ）によって、形成した光起電力素子のシリコン元素および不純物元素の膜厚方向の分布を分析したが、ＳｉＨ₄を流さずにｉ型半導体層表面をプラズマにさらした場合にも、ｉ型半導体層上に高濃度の不純物ドープ層が約１０ｎｍのごく薄い膜厚で形成されていることが確認された。また、同様に二次イオン質量分析法（ＳＩＭＳ）によって、形成された光起電力素子のｉ型半導体層上の不純物ドープ層の膜厚の場所によるバラツキ、ムラ等を分析したが、ＳｉＨ₄を流さない場合の方が、所定膜厚の膜の堆積が行われるだけの量のＳｉＨ₄を流した場合よりも不純物ドープ層の膜厚の均一性が高いことが確認された。
【００３５】
このようにシリコンの原料ガスであるＳｉＨ₄を流さずに不純物ドープ層が形成されたのは、不純物を含んだシリコン系非単結晶半導体が堆積されたのではなく、Ｂ₂Ｈ₆やＰＨ₃等の不純物ドーピングガスがプラズマにより電離されて不純物イオンとなり、プラズマのエネルギーによってｉ型半導体層の表面近傍のごく薄い領域に打ち込まれていわゆるプラズマドーピングが行われたためと考えられる。
【００３６】
さらに、原因は不明であるが、発明者らが実験を行ったところ、光起電力素子の不純物ドープ層のような約５０ｎｍ以下の比較的薄い微結晶膜を形成する場合、シリコンの原料ガスであるＳｉＨ₄等と不純物用のガスであるＢ₂Ｈ₆等との混合ガスのプラズマにより堆積したｐ型微結晶膜に較べて、ＳｉＨ₄等のみのプラズマによりｉ型膜を堆積させた後、該ｉ型膜をＢ₂Ｈ₆等を含むプラズマによりプラズマドーピングしたｐ型微結晶膜の方が結晶性が良いことがわかった。また、微結晶のｉ型半導体層にプラズマドーピングを行う場合、プラズマドープによってｉ型半導体層の結晶性を低下させない事が重要であるが、この為には、プラズマドーピングを行う時に不純物元素を含有するガスとともに水素ガスを大量に流すことが望ましいことがわかった。
【００３７】
水素ガスはプラズマによって励起状態の水素になり、膜表面に作用して膜を緻密にし、形成される不純物ドープ層の結晶性を向上させる作用をするものと考えられる。水素ガスの流量は、望ましくは不純物元素を含有するガス（希釈なし）の１０倍以上、より好ましくは１００倍以上であった。また、このような励起状態の水素の膜表面への作用は、堆積膜表面の温度が高い場合、堆積膜表面の水素が離脱して能力が低下した。そのため、プラズマドーピングを行う際の基板温度は、好ましくは４００℃以下、より好ましくは３００℃以下、最適には２００℃以下であった。
【００３８】
ｐ型不純物としてＢを含有する微結晶膜をプラズマＣＶＤ法により堆積する場合、結晶性が悪くなり易く、アモルファス化し易い傾向があった。これは、ｐｉｎ接合を有する光起電力素子を２層以上複数積層した場合においても同様であった。
【００３９】
次に、発明者らはこのようにＳｉＨ₄ガスを流さずｉ型半導体層上にプラズマドーピングを行って光起電力素子を形成する時に、放電電力を一定に保ちつつ放電周波数を１ｋＨｚから１０ｋＨｚ，７５ｋＨｚ，４００ｋＨｚ，１ＭＨｚ，４ＭＨｚ，１３．５６ＭＨｚと変え、それぞれの放電周波数でプラズマドーピングを行って７種の光起電力素子を作製した。その結果、１ｋＨｚないし１３．５６Ｈｚの各放電周波数において良好な特性の光起電力素子が大面積にバラツキやムラなく形成できることを見いだした。
【００４０】
更に、本発明者らは図１に示す装置において成膜室１０５ＡにおいてもＳｉＨ₄ガスを流さないようにし、ｉ型半導体層の光入射側の不純物ドープ層を全てプラズマドーピングによって形成するようにした。
【００４１】
すると、ＳｉＨ₄ガスを流して高周波プラズマＣＶＤ法によって層形成を行った場合と比較して、形成されるタンデム型光起電力素子の出力特性（光照射時の電圧−電流特性）において曲線因子の低下が見られ、良好な素子特性が得られなかった。尚、成膜室１０５Ｂにおける最も光入射側の不純物ドープ層のみをプラズマドーピングによって形成した場合には、このような曲線因子の低下は見られなかった。
【００４２】
また、図１に示す装置において成膜室１０２Ａ，１０３，１０５Ａのみで成膜を行い、マイクロ波ＣＶＤ法によるｉ型半導体層を有するシングル型光起電力素子を形成した場合に、成膜室１０５Ａにおける不純物ドープ層の形成方法を高周波プラズマＣＶＤ法からプラズマドーピングに変えてもこのような曲線因子の低下は見られず良好な素子特性が得られた。
【００４３】
すなわち、ｉ型半導体層の光入射側の不純物ドープ層をプラズマドーピングによって形成し、該層の上に更に反対導電型の半導体層を積層した場合においてのみ曲線因子の低下が見られることがわかった。
【００４４】
本発明は以上の知見に基づき、高品質の光起電力素子を大面積にバラツキやムラなく高速に形成しうる装置を実現したものである。すなわち、従来のｉ型半導体層をマイクロ波プラズマＣＶＤ法で、ｎ、ｐ型半導体層を高周波プラズマＣＶＤ法で形成するロール・ツー・ロール方式の半導体積層膜の連続形成装置における、ｉ型半導体層上の不純物ドープ層を大面積に薄く均質に形成することが困難で、形成される光起電力素子に特性のバラツキやムラを生じ易いという問題点を最も光入射側に位置する不純物ドープ層をプラズマドーピングによって形成するようにしたことにより解決し、高品質の２層タンデム型の光起電力素子を大面積にバラツキやムラなく、高速かつ連続的に形成しうるようにしたものである。
【００４５】
（３層タンデム型光起電力素子について）
図２は本発明の半導体積層膜の連続形成装置の基本的な一例を示す模式的説明図である。図２において、本発明の半導体積層膜の連続形成装置は、基本的には帯状基板の巻き出し室１０１、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室１０２Ａ、内部に３個の成膜室を有するマイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室１０３Ａ、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室１０５Ａ、高周波プラズマＣＶＤ方によるｎ（またはｐ）型半導体層成膜室１０２Ｂ、内部に３個の成膜室を有するマイクロ波プラズマＣＶＤ法によるｉ型半導体成膜室１０３Ｂ、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体成膜室１０５Ｂ、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室１０２Ｃ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室１０４、プラズマドーピングによるｐ（またはｎ）型半導体層成膜室１０５Ｃ、帯状基板の巻き取り室１０６から構成されており、各室間はそれぞれガスゲート１０７によって接続されている。
【００４６】
本発明の装置において帯状基板１０８は帯状基板の巻き出し室１０１内のボビン１０９から巻き出され、帯状基板の巻き取り室１０６内のボビン１１０に巻き取られるまでにガスゲートで接続された９個の成膜室を通過しながら移動させられ、その間に表面にｎｉｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の非単結晶半導体の積層膜を形成される。
【００４７】
本発明は、発明者らの鋭意研究の結果得られた以下の知見に基づき更に検討を重ね完成に至ったものである。
【００４８】
発明者らは、図２に示すロール・ツー・ロール方式の装置において光入射面からみて最も上側の２つの比較的膜厚の薄いｉ型半導体層を高周波プラズマＣＶＤ法で、光入射面からみて下側の２つの比較的膜厚の厚いｉ型半導体層をマイクロ波プラズマＣＶＤ法で、ｎ、ｐ型半導体層を高周波プラズマＣＶＤ法で形成して、非晶質シリコン系半導体からなるｎｉｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の３層タンデム型の光起電力素子を形成していた。
【００４９】
この従来の装置において、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室１０３Ａ、１０３Ｂでの成膜速度は約８ｎｍ／秒以上で極めて速く、３層タンデム型光起電力素子用の半導体積層膜の高速成膜が可能であった。尚、最も上側のｎｉｐ構造の素子のｉ型半導体層は、成膜速度の比較的遅い高周波プラズマＣＶＤ法によって形成したが、３層タンデム型光起電力素子において最も上側の素子のｉ型半導体層には直列接続された３素子の中で最も強い光が照射されることになり、該素子のｉ型半導体層は同じ出力電流を得るのに３素子のｉ型半導体層の中で最も膜厚が薄くてよいため、該ｉ型半導体層の成膜速度が遅いことが半導体積層膜全体の高速形成を妨げることはなかった。そして、高速成膜が可能になったことにより、帯状基板の搬送速度を高速化することができ、帯状基板の搬送速度を約１００ｃｍ／分まで高速化しても、ｉ型半導体成膜室１０３Ａ、１０３Ｂに１室の長さが約２０ｃｍの長さの成膜室を３室設けることで約３００ｎｍのｉ型半導体層を形成することができた。
【００５０】
また、２層タンデム型光起電力素子と同様に光起電力素子のｉ型半導体層の光入射側の不純物ドープ層には、該層での光の吸収を防ぐため、アモルファス炭化シリコン等のハンドギャップの広いシリコン系材料や、短波光の吸収率が低い微結晶シリコンが一般に用いられるが、本発明者らはアモルファス系シリコンよりも約３桁も高い導電率が得られる微結晶シリコンを光入射側の不純物ドープ層に用いていたが、高周波プラズマＣＶＤ法によって不純物をドープした高導電率の微結晶シリコン層を高速形成しようとした場合には、２層タンデム型と同様な問題があった。
【００５１】
すなわち、シリコン原子の原料ガスを含まないガスのプラズマによってもｉ型半導体層上に不純物ドープ層が形成され、ｎｉｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の３層タンデム型光起電力素子が形成されることを見いだしたのである。これは従来の不純物をドープしたシリコン膜を堆積することによって不純物ドープ層を形成するという考えからは到底思いつかない現象であった。
【００５２】
更に、本発明者らは図２に示す装置において成膜室１０５Ａ、１０５ＢにおいてもＳｉＨ₄ガスを流さないようにし、ｉ型半導体層の光入射側の不純物ドープ層を全てプラズマドーピングによって形成するようにした。
【００５３】
すると、ＳｉＨ₄ガスを流して高周波プラズマＣＶＤ法によって層形成を行った場合と比較して、形成されるタンデム型光起電力素子の出力特性（光照射時の電圧−電流特性）において曲線因子の低下が見られ、良好な素子特性が得られなかった。尚、成膜室１０５Ｃにおける最も光入射側の不純物ドープ層のみをプラズマドーピングによって形成した場合には、このような曲線因子の低下は見られなかった。
【００５４】
また、図２に示す装置において成膜室１０２Ａ、１０３、１０５Ａのみで成膜を行い、マイクロ波ＣＶＤ法によるｉ型半導体層を有するシングル型光起電力素子を形成した場合に、成膜室１０５Ａにおける不純物ドープ層の形成方法を高周波プラズマＣＶＤ法からプラズマドーピングに変えてもこのような曲線因子の低下は見られず良好な素子特性が得られた。
【００５５】
すなわち、ｉ型半導体層の光入射側の不純物ドープ層をプラズマドーピングによって形成し、該層の上に更に反対導電型の半導体層を積層した場合においてのみ曲線因子の低下が見られることがわかった。
【００５６】
本発明は以上の知見に基づき、高品質の光起電力素子を大面積にバラツキやムラなく高速に形成しうる装置を実現したものである。すなわち、従来のｉ型半導体層をマイクロ波プラズマＣＶＤ法で、ｎ、ｐ型半導体層を高周波プラズマＣＶＤ法で形成するロール・ツー・ロール方式の半導体積層膜の連続形成装置における、ｉ型半導体層上の不純物ドープ層を大面積に薄く均質に形成することが困難で、形成される光起電力素子に特性のバラツキやムラを生じ易いという問題点を最も光入射側に位置する不純物ドープ層をプラズマドーピングによって形成するようにしたことにより解決し、高品質の３層タンデム型の光起電力素子を大面積にバラツキやムラなく、高速かつ連続的に形成しうるようにしたものである。
【００５７】
マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室
本発明の２層または３層のタンデム型の光起電力素子を用いた装置においてマイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室とは、連続的に移動する帯状基板上にマイクロ波プラズマＣＶＤ法により実質的に真性なシリコン系非単結晶半導体層を連続的に形成するための成膜室をいう。
【００５８】
本発明の装置においてマイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室は、一つの成膜室の大きさを一定以上に大きくしないで帯状基板のより速い移動速度に対応するため、あるいは一つの層を複数の成膜条件で形成するために、複数個連結して設けても良い。
【００５９】
なお、本発明の装置において、マイクロ波プラズマＣＶＤ法による成膜室にはプラズマを形成するためのマイクロ波電力を投入する必要があるが、マイクロ波電力を投入する手段としては、特開平３−３０４１９号公報に開示されたようなマイクロ波透過性部材からなるマイクロ波導入窓、特開平３−３０４２０号公報に開示されたようなマイクロ波漏洩導波管、特開平３−３０４２１号公報に開示されたようなマイクロ波放射アンテナ等の手段およびこれらに磁場形成装置を組み合わせてＥＣＲ条件にした手段を挙げることができる。
【００６０】
以下、マイクロ波透過性部材からなるマイクロ波導入窓をマイクロ波電力投入手段として用いる場合について詳しく説明する。
【００６１】
マイクロ波透過性部材はマイクロ波導入窓の先端部分に設けられ、前記成膜室内の真空雰囲気と前記マイクロ波導入窓の設置されている外気とを分離し、その内外間に存在している圧力差に耐え得るような構造に設計される。具体的には、そのマイクロ波の進行方向に対する断面形状が好ましくは円形、方形、楕円形の平板、ベルジャー状、タブレット状、円錐状とされるのが望ましい。
【００６２】
また、マイクロ波透過性部材のマイクロ波の進行方向に対する厚さは、ここでのマイクロ波の反射が最少に抑えられるように、用いる材質の誘電率を考慮して設計されるのが望ましく、例えば平板状であるならばマイクロ波の波長の１／２波長にほぼ等しくされるのが好ましい。更に、その材質としては、マイクロ波導入窓から放射されるマイクロ波エネルギーを最小の損失で前記成膜室内へ透過させることができ、また、前記成膜室内への大気の流入が生じない気密性の優れたものが好ましく、具体的には石英、アルミナ、窒化ケイ素、ベリリア、マグネシア、ジルコニア、窒化ホウ素、炭化ケイ素等のガラス又はファインセラミックス等が挙げられる。
【００６３】
また、マイクロ波透過性部材はマイクロ波エネルギー及び／又はプラズマエネルギーによる加熱によって熱劣化（ヒビ割れ、破壊）等を起こすことを防止するため均一に冷却されることが好ましい。
【００６４】
具体的な冷却手段としては、前記マイクロ波透過性部材の大気側の面に向けて吹きつけられる冷却空気流であってもよいし、マイクロ波導入窓そのものを冷却空気、水、オイル、フレオン等の冷却媒体にて冷却し、マイクロ波導入窓に接する部分を介してマイクロ波透過性部材を冷却しても良い。マイクロ波透過性部材を十分に低い温度まで冷却することで、比較的高いパワーのマイクロ波電力を成膜室内へ導入しても、発生する熱によってマイクロ波透過性部材にひび割れ等の破壊を生じさせることなく、高電子密度のプラズマを生起することができる。
【００６５】
また、マイクロ波透過性部材がマイクロ波プラズマに接している部分には、帯状基板上と同様膜堆積が起こる。従って、堆積する膜の種類、特性にもよるが、該堆積膜によってマイクロ波導入窓から放射されるべきマイクロ波電力が吸収又は反射され、前記帯状部材によって形成される成膜室内へのマイクロ波エネルギーの投入量が減少し、放電開始直後に比較して著しくその変化量が増大した場合には、マイクロ波プラズマの維持そのものが困難になるばかりでなく、形成される堆積膜の成膜速度の減少や特性等の変化を生じることがある。このような場合には、マイクロ波透過性部材に堆積される膜をドライエッチング、ウェットエッチング、又はブラスト等の機械的方法等により除去すれば初期状態を復元できる。特に、前記真空状態を維持したまま堆積膜の除去を行う方法としてはドライエッチングが好適に用いられる。
【００６６】
また、マイクロ波アプリケーター手段ごと成膜室内の真空状態は保持したまま、いわゆるロードロック方式で成膜室外へ取り出し、マイクロ波透過性部材上に堆積した膜をウェットエッチング又は機械的除去等によって剥離して再利用するか、又は、新品と交換しても良い。
【００６７】
更には、マイクロ波透過性部材の成膜室側の表面に沿って、該マイクロ波透過性部材とほぼ同等のマイクロ波透過性を有する材質からなるシートを連続的に送ることによって、該シートの表面上に堆積膜を付着、形成させ、マイクロ波プラズマ領域外へ排出するといった手法を採用することもできる。
【００６８】
更にまた、特開平３−１１０７９８号公報に開示されたように、マイクロ波透過性部材の成膜室側に、マイクロ波電界を垂直に細かく分割する金属或いはマイクロ波反射部材を配置し、マイクロ波電力は成膜室内に投入しながらも、その分割部におけるプラズマの発生を困難なものとし、その結果成膜室内のプラズマとマイクロ波導入窓との距離を拡大させてマイクロ波導入窓上に膜が付着する事を防止するようにしてもよい。
【００６９】
マイクロ波導入窓は、マイクロ波電源より供給されるマイクロ波電力を成膜室内に投入して、成膜室内に導入される堆積膜形成用原料ガスをプラズマ化し維持させることができる構造を有するものである。
【００７０】
具体的には、マイクロ波伝送用導波管の先端部分にマイクロ波透過性部材を、気密保持が可能な状態に取り付けたものが好ましく用いられる。そしてマイクロ波導入窓はマイクロ波伝送用導波管と同一規格のものであっても良いし、他の規格のものであっても良い。また、マイクロ波導入窓の中でのマイクロ波の伝送モードは、成膜室内でのマイクロ波電力の伝送を効率良く行わせしめ、且つ、マイクロ波プラズマを安定して生起・維持・制御せしめる上で、単一モードとなるようにマイクロ波導入窓の寸法・形状等が設計されるのが望ましい。但し、複数モードが伝送されるようなものであっても、使用する原料ガス、圧力、マイクロ波電力等のマイクロ波プラズマ生起条件を適宜選択することによって使用することもできる。単一モードとなるように設計される場合の伝送モードとしては、例えばＴＥ₁₀モード、ＴＥ₁₁モード、ｅＨ₁モード、ＴＭ₁₁モード、ＴＭ₀₁モード等を挙げることができるが、好ましくはＴＥ₁₀モード、ＴＥ₁₁、ｅＨ₁モードが選択される。そして、マイクロ波導入窓には、上述の伝送モードが伝送可能な導波管が接続され、好ましくは該導波管中の伝送モードと前記マイクロ波アプリケーター手段中の伝送モードとは一致させるのが望ましい。導波管の種類としては、使用されるマイクロ波の周波数帯（バンド）及びモードによって適宜選択され、少なくともそのカットオフ周波数は使用される周波数よりも小さいものであることが好ましく、具体的にはＪＩＳ，ＥＩＡＪ，ＩＥＣ，ＪＡＮ等の規格の方形導波管、円形導波管、又は楕円導波管等の他、２．４５ＧＨｚのマイクロ波用として、方形の断面の内径で幅９６ｃｍ×高さ２７ｃｍのもの等を挙げることができる。
【００７１】
マイクロ波電線より供給されるマイクロ波電力は、マイクロ波導入窓を介して効率良く成膜室内へ投入されるため、いわゆるマイクロ波導入窓に起因する反射波に関する問題は回避しやすく、マイクロ波回路においてはスリースタブチューナー又はＥ−Ｈチューナー等のマイクロ波整合回路を用いなくとも比較的安定した放電を維持することが可能であるが、放電開始前や放電開始後でも異常放電等により強い反射波を生ずるような場合にはマイクロ波電源の保護のために前記マイクロ波整合回路を設けることが望ましい。
【００７２】
本発明の装置において、上述したマイクロ波をプラズマＣＶＤ法による成膜室にマイクロ波電力を投入する手段の、マイクロ波の投入方向としては、成膜室内にプラズマが形成されれば、帯状基板の半導体層形成面に対して垂直な方向、帯状基板の半導体層形成面に対して平行で、移動方向に対して垂直な方向、帯状基板の半導体層形成面に対して平行で、移動方向に対して平行方向等、いかなる方向でもよく、同時に数方向に投入してもよいが、好ましくは帯状基板の半導体層形成面に対して平行で、移動方向に対して垂直な方向に投入する。
【００７３】
また、上述したマイクロ波をプラズマＣＶＤ法による成膜室にマイクロ波電力を投入する手段の配設数は、成膜室内にプラズマが形成されればいくつでもよいが、プラズマ形成空間が広い場合には複数個を配設することが好ましい。なお、マイクロ波電力を帯状基板の半導体層形成面に対して平行で、移動方向に対して垂直な方向に投入する場合、帯状基板の幅が比較的狭い場合には帯状基板の片側からマイクロ波を導入するだけでほぼ均一なプラズマが帯状基板上に形成できるが、帯状基板の幅が広い場合には帯状基板の両側からマイクロ波を導入するようにすることが好ましい。
【００７４】
なお、マイクロ波投入手段が複数個配設された場合、それらのマイクロ波投入手段にマイクロ波電力を供給するには、それぞれ電源を設けて供給するようにしても、少数の電源からのマイクロ波電力をパワーデバイダーによって分割してそれぞれに供給するようにしてもよい。
【００７５】
本発明の装置のマイクロ波プラズマＣＶＤ法による成膜室において、複数個のマイクロ波投入手段を互いに対向させて配設させる場合には、一方のマイクロ波投入手段より放射されたマイクロ波電力を、他方のマイクロ波投入手段が受信し、受信されたマイクロ波電力が前記他方のマイクロ波投入手段に接続されているマイクロ波電源にまで達して、該マイクロ波電源に損傷を与えたり、マイクロ波の発振に異常を生ぜしめる等の悪影響を及ぼすことのないように配置する必要がある。
【００７６】
具体的には、マイクロ波投入手段の中を進行するマイクロ波の電界方向同士が互いに平行とならないようにマイクロ波導入手段を配設する。すなわち、マイクロ波投入手段に接続される導波管の長辺又は長軸を含む面とが互いに平行とならないように導波管を配設する。
【００７７】
また、本発明の装置において、マイクロ波プラズマＣＶＤ法を行う成膜室には連続的に半導体層を形成するために帯状基板を通過、貫通させる必要があるが、成膜室内における帯状基板の形状としては、米国特許４５６６４０３号明細書に開示されたような平面形状、特開平３−３０４１９号公報に開示されたようなΩ型形状等を挙げることができる。
【００７８】
本発明の装置において、マイクロ波プラズマＣＶＤ法による成膜室内で、堆積膜形成用の原料ガスは、帯状基板が通過する成膜室内に配設されたその先端部に単一又は複数のガス放出孔を有するガス導入管より、成膜室内に放出され、投入されるマイクロ波電力によりプラズマ化され、マイクロ波プラズマ領域を形成する。ガス導入管を構成する材質としてはマイクロ波プラズマ中で損傷を受けることのないものが好適に用いられる。具体的にステンレススチール、Ｎｉ、Ｔｉ、Ｗ等耐熱性金属及びこれらの金属上にアルミナ、窒化ケイ素等のセラミックスを溶射処理等したものが挙げられる。
【００７９】
また、原料ガスの導入は成膜室のいかなる位置から行ってもよいが、帯状基板上に形成されるプラズマが少なくとも帯状基板の幅方向に均一になるように、帯状基板の幅方向に複数の位置から導入するようにすることが望ましい。
【００８０】
本発明の装置において、マイクロ波プラズマＣＶＤ法による成膜室を半導体層の形成に適した圧力に排気する手段としては真空ポンプが用いられる。マイクロ波プラズマＣＶＤ法では高周波プラズマＣＶＤ法よりも低い圧力でプラズマの維持が可能で、堆積膜形成時の圧力を低圧化することにより高品質の堆積膜を高速に形成することが可能になるため、高周波プラズマＣＶＤ法による成膜室よりも高真空を得ることができる真空ポンプによって排気することが望ましい。具体的にこの様な高真空を得るに適した真空ポンプとしては、ターボ分子ポンプ、油拡散ポンプ、クライオポンプおよびこれらのポンプにロータリーポンプ、メカニカルブースターポンプ等を組み合わせたポンプ等が挙げられ、好適には、ターボ分子ポンプまたは油拡散ポンプにロータリーポンプとメカニカルブースターポンプを組み合わせたポンプが用いられる。
【００８１】
なお、マイクロ波プラズマＣＶＤ法による成膜室を排気する排気管（排気口）は、大量の原料ガスおよび原料ガスの分解ガスを排気するため、成膜室内を区切って複数のプラズマ空間を形成した時に各プラズマ空問のガスを相互拡散させずに排気するため、成膜室内に複数方向の原料ガスの流れを形成するため、あるいは低真空時の荒引き用の手段と高真空時の排気用の手段を分けるため、等の目的のために複数設けてもよい。
【００８２】
また、マイクロ波プラズマＣＶＤ法による成膜室を排気する排気管（排気口）には、成膜室内に投入されるマイクロ波電力が成膜室のプラズマ形成空間から外部に漏洩して、プラズマが不安定になったり、外部の電子機器にノイズをいれたりすることのないように、マイクロ波の漏洩を防ぎながらガスを通過させる、金属性のメッシュあるいは金属性の板にマイクロ波が透過しない程度に小さな穴を高い開口率で開けたもの等を配設することが望ましい。
【００８３】
本発明の装置において、マイクロ波プラズマＣＶＤ法による成膜室内には、該成膜室内を移動しつつその表面に半導体層を形成される帯状基板を、半導体膜の形成に適した温度に制御するための温度制御手段を設けることが望ましい。
【００８４】
マイクロ波プラズマＣＶＤ法に適した低圧下ではガスの対流等による基板の冷却効果が少ないため、帯状基板は半導体層が形成される過程においてマイクロ波による高密度プラズマにさらされることによって加熱され、所望の温度以上に加熱されてしまうことがある。したがって、帯状基板がプラズマ形成空間に入る前に半導体層の形成に適した温度にまで加熱し、プラズマ形成空間においては一定温度が保たれるように、温度制御手段を配設することが好ましい。例えば、投入されるマイクロ波電力が大きな場合には、プラズマ形成空間の前にガスゲートを通過して温度の低下した帯状基板を加熱するためのヒーターを、プラズマ形成空間にプラズマによってさらに加熱される帯状基板を一定温度に保つための冷却手段を配設する。
【００８５】
なお、成膜室内で帯状基板の表面には半導体層が形成されるため、成膜中の温度制御は裏面側から行うことが好ましい。
【００８６】
また、成膜室内で帯状基板は連続的に移動しているため、帯状基板の加熱には非接触で加熱が可能なランプヒーター等の放射によるヒーター手段を用いることが好ましく、帯状基板の温度制御のための温度測定手段としては、移動表面の温度測定が可能で熱容量が小さく応答遠度が速い熱電対を用いた移動表面温度計あるいは非接触で測定が可能な放射温度計等を用いることが好ましい。
【００８７】
図３は本発明の装置におけるマイクロ波プラズマＣＶＤ法による成膜室の好適な一例を示す模式的断面図である。
【００８８】
（放電室ユニット）
図３において帯状基板４０１は、真空容器４０２にガスゲート４０３から入り、図中左方から右方へ移動して、ガスゲート４０４へ出る。
【００８９】
真空容器４０２の内部には箱状の成膜室ユニット４０５が取り外し可能に設置され、成膜室ユニット４０５内部を穴開き仕切板４２１，４２２，４２３，４２４で仕切った成膜室４０６，４０７，４０８の内部にプラズマを形成することにより、成膜室の上部を移動する帯状基板４０１の表面（下面）にシリコン系非単結晶半導体を形成する。
【００９０】
ｉ型半導体層を形成するための成膜室が複数設けられているのは、各成膜室で成膜条件を変えることにより、膜厚方向にバンドギャップ等の膜の特性が変化したｉ型半導体層を形成するためであり、例えば４０６、４０７、４０８の３つの成膜室で１．７ｅＶ，１．６ｅＶ，１．５ｅＶのバンドギャップの堆積膜をそれぞれ形成すれば、連続的に移動する帯状基板には膜厚方向に１．７ｅＶ，１．６ｅＶ，１．５ｅＶと変化したｉ型半導体層を形成することができる。また、各成膜室での成膜速度を変える、あるいは移動可能に設けられた各成膜室間を仕切る穴開き仕切り板４２２，４２３の位置を帯状基板の移動方向に移動させることによって、各成膜室で形成される堆積膜の膜厚を変え、膜厚方向の特性のプロファイルを変えることができる。
【００９１】
さらに、穴開き仕切板４２２，４２３の開口率を変えることによっても膜厚方向の特性のプロファイルを変えることも可能である。仕切板の開口率を低くすることにより、各成膜室の原料ガスの相互混入を抑制し、成膜室によって原料ガスの組成が非連続的に変化するようにして、形成される膜の特性を膜厚方向に非連続的に変化させることができる。また、仕切板の開口率を高くすることにより、各成膜室の原料ガスを仕切板近傍で相互に混入させ、成膜室の原科ガスの組成が連続的に変化するようにして形成される膜の特性を膜厚方向に連続的に変化させることができる。
【００９２】
各成膜室４０６，４０７，４０８の底壁面には数カ所に穴が開けられ、不図示の原料ガス供給系に接続された原料ガス導入管４０９，４１０，４１１と、圧力計に接続された圧力測定管４１２，４１３，４１４と、同一構造により不図示のバイアス電源に接続されたバイアス電極４１５，４１６，４１７とが導入され、各成膜室への原料ガスの導入と圧力の測定と直流または高周波のバイアス電力の投入が行われる。
【００９３】
また、各成膜室の側壁面には、成膜室ユニットの側壁に接して配置され、不図示のマイクロ波電源に接続されたマイクロ波導入窓４１８，４１９，４２０に対応した開口部が設けられ、各成膜室へのマイクロ波電力の投入が行われる。
【００９４】
なお、原料ガス導入管４０９，４１０，４１１は帯状基板の幅方向に複数のノズルを備えており、帯状基板の幅方向にほぼ均等に原料ガスを導入できるようになっており、バイアス電極４１５，４１６，４１７は真空容器内の同軸構造部分に接続部を備え、成膜室内部でマイクロ波導入窓の中央前方で帯状基板の幅方向に長くなっており、ＳＵＳ、Ｎｉ等の金属からなるＴ字型の電極部と、真空容器の壁面の電流導入端子に接続された導線部とに分離可能になっている。
【００９５】
また、各成膜室は金属製の穴開き仕切板４２１，４２２，４２３，４２４によって仕切られており、各成膜室内のガスは各穴開き仕切板のほぼ全面に開けられた小穴を通って成膜室ユニット４０５外へ排気され、ガスゲート４０３，４０４から流入するゲートガスとともに、ゲートバルブを介して不図示の高真空ポンプに接続された排気管４２５，４２６からそれぞれ真空容器４０２外へ排気される。なお、真空容器４０２には排気管４２５、４２６の他の低真空ポンプに接続された荒引き用の排気管４２７が設けられている。
【００９６】
金属製の穴開き仕切板４２１，４２２，４２３，４２４の穴は各成膜室に導入されるマイクロ波が透過しない程度に小さく、かつガスが充分に通過可能な程度に大きくほぼ全面に開けられており、穴開き仕切板４２１、４２４の外側には粉受け板４２８が設けられ、万一、成膜室内で発生したシリコンの粉や膜が穴開き仕切板の穴から成膜室外に出てもここで捕捉され、排気管４２５、４２６へ落下しないようになっている。
【００９７】
さらに、成膜室ユニット４０５の帯状基板４０１の入口、出口および幅方向両端部にはプラズマ漏れガード４２９が配設され、成膜室内のプラズマの外部への漏洩を防止している。なお、帯状基板４０１の入口と出口に設けたプラズマ漏れガード４２９の成膜室４０６，４０８の上部に設けられた部分の長さを帯状基板の移動方向に調節することにより、各成膜室４０６、４０８で形成される半導体膜の膜厚を調整することができる。
【００９８】
また、成膜室ユニット４０５は成膜室温度制御装置４３０の上に乗る形に設置され、加熱、冷却による温度制御がなされるようになっている。成膜室温度制御装置４３０によって、成膜室ユニット４０５を成膜前には加熱してベーキングを行うことが、成膜中には冷却または加熱してプラズマによる成膜室の壁面温度の変化を抑制、制御することができる。
【００９９】
図４は図３の成膜室ユニットを斜め上方から見た模式図を示している。
【０１００】
図４において、内部構造を見やすくするために帯状基板および成膜室ユニットの壁の一部を切り取り、マイクロ波導入窓は本来の位置から少しずらして示してあり、図中の５０１〜５２９は図３の４０１〜４２９に対応しており、同一のものを示している。
【０１０１】
図３、図４から分かる通り、成膜室ユニットは帯状基板を通さない時には、真空容器の上蓋４３１を開き、バイアス電極の成膜室内の電極部を外せば真空容器から上方に取り外し可能で、内壁にシリコン膜が大量に付着した時には、真空容器から取り外してエッチング処理、ブラスト処理等の化学的、物理的手段によって容易に清掃することができるようになっている。
【０１０２】
（マイクロ波導入窓）
図３、図４に示したマイクロ波プラズマＣＶＤ法による成膜室において、成膜室にマイクロ波を投入するマイクロ波導入窓は、図４に示すように不図示のマイクロ波電源から、アイソレーター、パワーモニター、整合器等を経て導波管により供給されたマイクロ波電力を各成膜室内に効率的に導入する手段である。
【０１０３】
矩形導波管５５０により供給された２．４５ＧＨｚの連続したマイクロ波電力は、空洞共振構造のモード変換器５５１により矩形ＴＥ₁₀モードから円形ＴＥ₁₁モードへ変換され、マイクロ波波長の１／２と１／４の厚さのアルミナセラミックスの円板５５２，５５３を重ねたマイクロ波導入窓５１８，５１９，５２０を通して、減圧された成膜室内へ投入される。
【０１０４】
２枚重ねられたアルミナセラミックス製の円板のうち、モード変換器側の厚さ１／２波長の円板５５２で成膜室の気密を保持しており、その周囲は水冷され、大気側からボルテックスクーラー（登録商標）により強制空冷されている。また厚さ１／２波長の円板５５２の大気側表面には、不図示のアルミナセラミックス製の円柱形状の小円板が２箇所に張り付けられ、成膜室へのマイクロ波電力の投入効率を高める整合を行っている。厚さ１／４波長の円板５５３の成膜室側表面にはシリコン膜が堆積されるが、大量の膜が付着したときには、この厚さ１／４波長の円板だけを取り外し、エッチング処理、ブラスト処理等によって容易に清掃することができるようになっている。
【０１０５】
（帯状基板の温度制御機構）
図３に示したマイクロ波プラズマＣＶＤ法による成膜室において、真室容器４０２内の帯状基板４０１の上面（裏面）側には、真空容器４０２の開閉可能な蓋４３１に固定されてランプヒーター４３２及び基板温度制御装置４３３，４３４，４３５が配設され、帯状基板の裏面に面接触した、熱容量が小さく接触面積が広い薄板形状の表面温度測定用の熱電対４３６，４３７，４３８，４３９により温度を測定しながら帯状基板４０１を裏面から所定の温度に温度制御する。
【０１０６】
帯状基板４０１の温度はガスゲート４０３を通過する際に低下しているが、放電室４０６の前に配設されたランプヒーター４３２により放電室４０６に帯状基板が達するまでに成膜に適した所定の温度にまで加熱され、放電室４０６、４０７、４０８の上に配設された基板温度制御装置４３３、４３４、４３５により堆積膜形成中に一定温度になるように温度調節がなされる。
【０１０７】
ランプヒーター４３２は帯状基板の幅を均一に加熱できるだけの長さを有する棒状の赤外線ランプを帯状基板の移動方向に対して垂直方向に複数配設した構造であり、２重構造のリフレクター４４０を備え、ランプからの放射光を帯状基板側に集めて加熱効率を高めるとともに、真空容器の蓋４３１が加熱されることを防止している。さらに、ランプヒーター４３２に電力を供給する電気配線には、不図示の配線カバーが配設され、万一、放電室ユニット４０５からプラズマが漏洩して電気配線に当ってもスパーク、漏電等が発生しないようにしている。
【０１０８】
放電室上の温度制御装置４３３，４３４，４３５は成膜中の帯状基板の温度を制御するものであり、ランプヒーター４３２によって所定の温度に加熱された帯状基板４０１が、成膜室に導入される原料ガスによる冷却や高エネルギープラズマによる加熱によって温度変化することを抑制し、成膜中の帯状基板の温度を所定の温度に維持制御している。
【０１０９】
（帯状基板の支持機構）
図３に示したマイクロ波プラズマＣＶＤ法による成膜室で、真空容器４０２内の帯状基板４０１の上面（裏面）側には数カ所に帯状基板の裏面を回転支持する支持ローラー４４１が設けられ、真空容器４０２内で帯状基板４０１が直線的に張られるように裏面から支持している。
【０１１０】
なお、支持ローラー４４１の内部にはキュリー点が高く、プラズマに影響を及ぼさない程度の磁力を発生する不図示の永久磁石が配設され、フェライト系ステンレス等の磁性体からなる帯状基板を用いた場合に、支持ローラー４４１と帯状基板を密着させるようにしている。
【０１１１】
また、支持ローラー４４１の表面はステンレス等の導電性材料で形成され、電気的に接地されており、導電性の帯状基板４０１を電気的に接地している。
【０１１２】
高周波プラズマＣＶＤ法による成膜室
本発明の素子を用いた装置において高周波プラズマＣＶＤ法による成膜室とは、連続的に移動する帯状基板上に高周波プラズマＣＶＤ法によりシリコン系非単結晶半導体を連続的に形成するための成膜室をいう。
【０１１３】
本発明において高周波プラズマＣＶＤ法による成膜室は、基本的には最も光入射側に位置するものを除く不純物ドープ層と、最も光入射側に位置するｉ型半導体層を形成するために配置されるが、望ましくは不純物ドープ層の成膜室とマイクロ波プラズマＣＶＤ法によるｉ型半導体層の成膜室の間に、さらに高周波プラズマＣＶＤ法によるごく薄いｉ型半導体層を形成する成膜室として配置される。
【０１１４】
光起電力素子の形成において、ｉ型半導体層をマイクロ波プラズマＣＶＤ法によって形成する場合、マイクロ波プラズマＣＶＤ法によって形成されるプラズマは高エネルギーであるため、放電条件によってはｉ型半導体層の形成開始時にｉ型半導体層の下の不純物ドープ層が僅かにスパッタエッチングされる可能性がある。
【０１１５】
ｉ型半導体層形成時に不純物ドープ層がスパッタエッチングされると、ｉ型半導体層中に不純物がドープされ、ｉ型半導体層の特性が変化して形成される光起電力素子の特性にバラツキを生じる。このようなマイクロ波プラズマによる不純物ドープ層のスパッタエッチングを防ぐために、ｉ型半導体層の下の不純物ドープ層とマイクロ波プラズマＣＶＤ法によるｉ型半導体層との間に、高周波プラズマＣＶＤ法による低エネルギーのプラズマでｉ型半導体層を形成する成膜室をさらに配置し、不純物ドープ層の上に高周波プラズマＣＶＤ法によるｉ型半導体層を薄く形成し、不純物ドープ層がマイクロ波プラズマに直接さらされないようにすることが望ましい。
【０１１６】
また、理由はまだ解明されてはいないが、本発明者らがｉ型半導体層をマイクロ波ＣＶＤ法によって成膜し、光起電力素子を形成する場合、該層と該層上の不純物ドープ層との間に約１０乃至２０ｎｍのごく薄い膜厚の高周波プラズマＣＶＤ法によるｉ型半導体層を挿入すると、形成される光起電力素子の特性が向上することが確認されている。したがって、マイクロ波ＣＶＤ法によるｉ型半導体層の成膜室と高周波プラズマＣＶＤ法による不純物ドープ層の成膜室との間に、高周波プラズマＣＶＤ法によるｉ型半導体層の成膜室をさらに配置し、マイクロ波ＣＶＤ法によるｉ型半導体層と該層上の不純物ドープ層の間に高周波プラズマＣＶＤ法によるごく薄いｉ型半導体層を形成するようにすることが望ましい。
【０１１７】
また、本発明の装置において高周波プラズマＣＶＤ法による成膜室は、一つの成膜室の大きさを一定以上に大きくしないで帯状基板のより速い移動速度に対応するため、あるいは一つの層を複数の成膜条件で形成するために、複数個連結して設けても良い。
【０１１８】
本発明の装置において高周波プラズマＣＶＤ法による成膜室に高周波電力を投入する方式としては、放電電極を用いた容量結合方式、高周波コイルを用いた誘導結合方式等が挙げられるが、好適には平行平板電極を用いた容量結合方式が用いられる。
【０１１９】
本発明の装置において、高周波プラズマＣＶＤ法による成膜室内には、該成膜室内を移動しつつその表面に半導体層を形成される帯状基板を、半導体膜の形成に適した温度に制御するための温度制御手段を設けることが望ましい。
【０１２０】
なお、半導体膜成膜時に帯状基板の温度を一定に保つためには、帯状基板がプラズマ形成空間に入る前に半導体層の形成に適した温度にまで加熱し、プラズマ形成空間においてはその温度が維持されるように温度制御手段を配設することが好ましい。
【０１２１】
なお、成膜室内での帯状基板の表面には半導体層が形成されるため、成膜中の温度制御は裏面側から行うことが好ましい。
【０１２２】
また、成膜室内で帯状基板に連続的に移動しているため、帯状基板の加熱には非接触で加熱が可能なランプヒーター等の放射によるヒーター手段を用いることが好ましく、帯状基板の温度測定には、移動表面の温度測定が可能で熱容量が小さく応答速度が速い熱電対を用いた移動表面温度計あるいは非接触で測定が可能な放射温度計等の温度測定手段を用いることが好ましい。
【０１２３】
図５は本発明の装置における高周波プラズマＣＶＤ法による成膜室の好適な一例を示す模式的断面図である。
【０１２４】
（放電室）
図５において帯状基板６０１は、真空容器６０２にガスゲート６０３から入り、図中左方から右方へ移動して、ガスゲート６０４へ出る。
【０１２５】
真空容器６０２の内部には放電室６０５が設けられ、電気的に接地された帯状基板６０１と放電電極６０６との間に不図示の高周波電源から高周波電力を投入することにより、放電室６０５内にプラズマを形成し、帯状基板の下面（表面）にシリコン系非単結晶半導体を形成する。放電室６０５には不図示の原料ガス供給系に接続された原料ガス導入管６０７および不図示の排気装置に接続された排気管６０８が設けられ、帯状基板の移動方向と平行ガスの流れを形成する。
【０１２６】
原料ガスの流入経路にはブロックヒーター６０９が設けられ、プラズマ分解前の原料ガスの予熱と放電室６０５の加熱を行い、吹き出し部付近での原料ガスの分解促進と放電室６０５の内壁へのポリシラン粉の付着量の低減を図る。排気ガスの排出経路には放電室外部排気口６１０が設けられ、放電室６０５の外部のガス（ガスゲートから流入したゲートガス、真空容器６０２内壁からの放出ガス等）が放電室６０５を通ることなく排気管６０８へ排出されるようにし、堆積膜への不純物の混入を防止している。
【０１２７】
また、放電室６０５の上部の、帯状基板６０１の入口、出口および幅方向両端部にはプラズマ漏れガード６１１が配設され、放電室６０５内部のプラズマの外部への漏洩を阻止している。
【０１２８】
（帯状基板の温度制御機構）
図５に示した高周波プラズマＣＶＤ法による成膜室において、真空容器６０２内の帯状基板６０１の上面（裏面）側には、真空容器６０２の開閉可能な蓋６１２に固定されてランプヒーター６１３，６１４が配設され、帯状基板の裏面に面接触した熱電対６１５，６１６により温度をモニターしながら帯状基板６０１を裏面から所定の温度に加熱する。帯状基板６０１の温度はガスゲート６０３を通過する際に低下しているが、放電室６０５の前に設けたランプヒーター６１３により放電室６０５に帯状基板が達するまでに成膜に適した所定の温度にまで加熱され、放電室６０５の上に設けたランプヒーター６１４により堆積膜形成中に一定温度になるように温度維持がなされる。
【０１２９】
ランプヒーター６１３，６１４は帯状基板の幅を均一に加熱できるだけの長さを有する棒状の赤外線ランプを帯状基板の移動方向に対して垂直方向に複数配設した構造で、放電室６０５の前では密に、放電室６０５の後ろに行くほど粗になるように間隔を調整してある。また、ランプヒーター６１３，６１４には２重構造のリフレクター６１７が配設され、ランプからの放射光を帯状基板に集めて加熱効率を高めるとともに真空容器の蓋６１２が加熱されることを防止している。さらに、ランプヒーター６１３，６１４に電力を供給する電気配線には不図示の配線カバーが配設され、万一、放電室６０５からプラズマが漏洩しても電気配線からスパーク、漏電が発生しないようにしている。
【０１３０】
（帯状基板の支持機構）
図５に示した高周波プラズマＣＶＤ法による成膜室において、真空容器６０２内の真空容器６０５の入口と出口近傍には帯状基板の裏面を回転支持する支持ローラー６１８が設けられ、真空容器６０２内で帯状基板６０１が直線的に張られ、放電電極６０６との距離が一定に保たれるよう裏面から支持している。
【０１３１】
なお、支持ローラー６１８の内部にはキュリー点が高く、プラズマに影響を及ぼさない程度の磁力を発生する不図示の永久磁石が配設され、フェライト系ステンレス等の磁性体からなる帯状基板を用いた場合に、支特ローラー６１８と帯状基板６０１を密着させるようにしている。
【０１３２】
また、支持ローラー６１８の表面はステンレス等の導電性材料で形成され、電気的に接地されており、導電性の帯状基板６０１を電気的に接地している。
【０１３３】
プラズマドーピングによる成膜室
本発明の光起電力素子を用いた装置においてプラズマドーピングによる成膜室とは、連統的に移動する帯状基板上のｉ型半導体層表面を不純物元素を含有したガスのグロー放電プラズマにさらし、プラズマドーピングにより不純物ドーピング層を連続的に形成するための成膜室（放電処理室）をいう。
【０１３４】
なお、本発明においてプラズマドーピング時の不純物元素を含有したガスには、Ｂ₂Ｈ₆，ＢＦ₃，ＰＨ₃等の不純物元素を含有するガスの他に水素やＨｅ等の希釈ガスの他、放電を安定させるために、ＳｉＨ₄，Ｓｉ₂Ｈ₆，ＳｉＦ₄等のＳｉ原子を含有するガスを、所望の膜厚の半導体層を堆積によって形成するには十分少ない量だけ含んでいてもよい。
【０１３５】
本発明のプラズマドーピングにより１ｋＨｚ乃至１３．５６Ｈｚの周波数で良好な特性の光起電力素子が得られることがわかっており、プラズマドーピングによる成膜室の構造は、図５に一例を示した高周波プラズマＣＶＤ法による成膜室とほぼ同様でよい。
【０１３６】
なお、同じ放電電力でプラズマドーピングしたときに高い周波数では不純物元素の注入深さが浅くなりやすいことが、発明者らがＳＩＭＳによる不純物元素の膜厚方向の分布を調べる事により確認されている。
【０１３７】
光入射側のドープ層として適した約３乃至３０ｎｍの層厚を形成するには好ましくは１３．５６ＭＨ程度以下、より好ましくは５００ｋＨｚ以下の周波数が良い。
【０１３８】
低い周波数では放電が不安定になりやすく、放電空間内のプラズマが不均一になったり、スパーク等の異常な放電を起こし易い。また、いわゆるロール・ツー・ロール方式では基板を移動させるための放電室と基板とにわずかな隙間を設ける必要があるが、低い周波数ではプラズマがこの隙間から放電室外に漏れ易くなる。このような現象を防ぐには、好ましくは１ｋＨｚ以上、より好ましくは５ｋＨｚ以上の周波数が良い。
【０１３９】
このような理由から、光起電力素子に用いる光入射側のドープ層をプラズマドーピングで作成する場合、好ましくは１ｋＨｚから１３．５６ＭＨｚ、より好ましくは５ｋＨｚ乃至５００ｋＨｚである。
【０１４０】
また、本発明において該成膜室は、一つの成膜室の大きさを一定以上に大きくしないで帯状基板のより速い移動速度に対応するため、あるいは一つの層を複数の成膜条件で形成するために、複数個設けても良い。
【０１４１】
本発明の装置において、プラズマドーピングによる成膜室内には、該成膜室内を移動しつつその表面に半導体層を形成される帯状基板を、半導体層の形成に適した温度に制御するまたは成膜室内を加熱ベーキングするための温度制御手段を設けることが望ましい。
【０１４２】
なお、成膜室内で帯状基板の表面には半導体層が形成されるため、成膜中の温度制御は裏面から行うことが好ましい。
【０１４３】
また、成膜室内で帯状基板は連続的に移動しているため、帯状基板を加熱する場合には非接触で加熱が可能なランプヒーター等の放射によるヒーター手段を用いることが好ましく、帯状基板の温度測定には、移動表面の温度測定が可能で熱容量が小さく応答速度が速い熱電対を用いた移動表面温度計あるいは非接触で測定が可能な放射温度計等の温度測定手段を用いることが好ましい。
【０１４４】
（帯状基板の巻き出し室）
本発明において帯状基板の巻き出し室とは、成膜前の帯状基板を収納し、帯状基板を成膜室へ連続的に送り出すための真空容器をいう。
【０１４５】
図６（ａ）は本発明の装置における帯状基板の巻き出し室の一例を示す模式的断面図である。
【０１４６】
図６（ａ）において帯状基板７０１Ａは真空容器７０２Ａ内のボビン７０３Ａにコイル状に巻かれて収納されており、帯状基板の巻き取り室の巻き取り機構に引かれてボビン７０３Ａから巻き出され、ローラー７０４Ａにより成膜面（表面）を下にした平面状にされ、ガスゲート７０５Ａで接続された不図示の成膜室へと移動、供給される。ボビン７０３Ａには帯状基板７０１Ａに一定の張力をかける不図示の張力調節機構が接続され、帯状基板７０１Ａに張力を与えて弛みの発生を防止している。また、フィルム巻き取りボビン７０６Ａは不図示の巻き取り機構に接続され、帯状基板の表面と裏面とが擦れ合って傷付くことを防止するために帯状基板とともに巻き込まれ、ポリエチレン、ポリエチレンテレフタレート、ポリイミド、ポリアミド等の樹脂性シート、不織布、紙あるいはこれらにＡｌ等の金属を薄く蒸着したもの等からなる、薄く柔らかい保護フィルム７０７Ａを帯状基板の巻き出しにあわせて巻き取る。さらに、ローラー７０４Ａには不図示のステアリング機構が設けられ、真空容器７０２Ａの外部からローラー７０４Ａの回転軸の方向を僅かに変えて帯状基板の進行方向を僅かに変化させ、ボビン７０３Ａに巻かれた帯状基板の幅方向の位置がたとえ不揃いであっても、ガスゲート７０５Ａに帯状基板を幅方向に対して常に一定の位置に供給することができるようになっている。
【０１４７】
また、真空容器７０２Ａの内部は不図示に真空排気装置に接続された排気管７０８Ａにより排気される。
【０１４８】
（帯状基板の巻き取り室）
本発明において帯状基板の巻き取り室とは、半導体積層膜成膜後の帯状基板を成膜室から連続的に回収し、収納する真空容器をいう。
【０１４９】
図６（ｂ）は本発明の装置における帯状基板の巻き出し室の一例を示す模式的断面図である。
【０１５０】
帯状基板の巻き取り室と帯状基板の巻き出し室とは、ほとんど同じ装置構成でよいが、ボビン、ローラー等の回転方向は逆になる。
【０１５１】
図６（ｂ）において半導体積層膜成膜後の帯状基板７０１Ｂはガスゲート７０５Ｂから真空容器７０２Ｂ内に入り、ローラー７０４Ｂを経て、不図示の回転機構に接続されたボビン７０３Ｂに巻き取られる。
【０１５２】
また、フィルム巻き取りボビン７０６Ｂは、帯状基板の表面と裏面とが擦れ合って傷付くことを防止するために、帯状基板とともに巻き込まれる。ポリエチレン、ポリエチレンテレフタレート、ポリイミド、ポリアミド等の樹脂性シート、不織布、紙あるいはこれらにＡｌ等の金属を薄く蒸着したもの等からなる、薄く柔らかい保護フィルム７０７Ｂをボビン７０３Ｂに供給する。さらに、ローラー７０４Ｂには不図示のステアリング機構が設けられ、真空容器７０２Ｂの外部からローラー７０４Ｂの回転軸の方向を僅かに変えて帯状基板の進行方向を僅かに変化させ、ガスゲート７０５Ｂから入ってくる帯状基板の幅方向の位置がたとえ不揃いであっても、ボビン７０３Ｂに帯状基板７０１Ｂを幅方向に対して常に一定の位置に巻き取ることができるようになっている。
【０１５３】
なお、排気管７０８Ｂは真空容器７０２Ｂの内部を真空排気するもので、不図示の真空排気装置に接続されている。
【０１５４】
（ステアリング機構）
以下、ステアリング機構について図面を用いて更に詳しく説明する。
【０１５５】
帯状基板の巻き取り室には、帯状基板が移動中に移動方向に直角方向にズレることを防止するため、真空容器の内部に横ズレ検知機構と横ズレ修正の為のステアリング機構を備えている。
【０１５６】
図７は横ズレ検知機構とステアリング機構の説明のための模式図である。なお、理解を容易にするため帯状基板の一部を破断して示してある。
【０１５７】
図７において、帯状基板８０１はローラー８０４によってその移動方向を上方に曲げられる。また、ローラー８０４は軸受８０６を介して回転機構８０３に接続され、ローラー８０４の回転軸と直交する軸の周りに回転自在になり、ステアリング機構を構成する。なお、この回転機構８０３は真空容器の外部に回転軸が出され、不図示の減速機構を有するサーボモーターに接続されており、真空容器の外部から回転角が制御できるようになっている。
【０１５８】
図７において、帯状基板８０１が移動方向８０５の左側にズレた場合のステアリングの機構について説明する。まず、帯状基板の移動開始前に予めローラー８０４の左右に加わる張力が同一で、かつ帯状基板８０１が巻き取りボビンに整列巻きされるように、巻き取りボビン、回転機構８０３、軸受８０６の位置を調節する。そしてその位置を横ズレ検知機構８０２の横ズレ量＝０、回転機構の回転角＝０とする。次に帯状基板８０１を移動させ、左側にズレはじめたら、横ズレ検知機構８０２で帯状基板８０１の左側方向への横ズレ量を検知する。さらにこの横ズレ量に応じて、帯状基板の移動方向８０５に対してローラー８０４の右側が移動方向に、左側が移動の逆方向に動くように回転機構８０３を僅かな角度だけ回転させる。この回転に応じ、帯状基板にかかる張力はローラー８０４の右側で強まり、左側で弱まる。その結果、帯状基板８０１は張力の強いローラー８０４の右側方向へ徐々に戻り、最終的に横ズレ量＝０のとき回転角＝０となるようにすると、帯状基板は元の位置に復元する。右側にズレた場合にはローラー８０４を逆方向に回転させ、帯状基板を左側に戻して、元の位置に復元する。以上の動作はステアリング機構と横ズレ検知機構を接続する不図示のフィードバック機構により自動的に行われ、帯状基板は常に幅方向に対して一定範囲内に位置制御がなされ、巻き取りボビンに幅方向の位置が揃った状態で巻き取られる。
【０１５９】
（ガスゲート）
本発明においてガスゲートとは、隣接する成膜室をスリット状の分離通路によって接続し、さらに該分離通路に例えばＡｒ，Ｈｅ，Ｈ₂等のガスを導入して成膜室に向かうガスの流れを形成することにより、隣接する成膜室間で帯状基板を移動させ、原料ガスを分離する成膜室間の接続手段をいう。
【０１６０】
図３、図５、図６は本発明における各種成膜室、帯状基盤の巻き出し及び巻き取り室並びにそれらを接続するガスゲートの一例を示す模式的断面図であり、図３、図５、図６に示したガスゲートは基本的には全て同じ構造である。
【０１６１】
図３においてガスゲート４０３は帯状基板４０１を通過させ、原料ガスを分離するスリット状の分離通路４４２を備えている。分離通路４４２のほぼ中央部の帯状基板の上下には、帯状基板の幅方向に複数のガス導入口を有し、不図示のゲートガス供給系に接続されたゲートガス導入管４４３，４４４が接続され、帯状基板４０１の上下から原科ガス分離用のゲートガスを導入している。また、分離通路４４２において帯状基板４０１は、その表面が分離通路４４２の下側壁面に接触せず一定の僅かな間隔を維持するように、その裏面を複数の支持ローラー４４５によって回転支持されている。
【０１６２】
なお、支持ローラー４４５の内部にはキュリー点が高く、プラズマに影響を及ぼさない程度の磁力を発生する不図示の永久磁石が配設され、フェライト系ステンレス等の磁性体からなる帯状基板を用いた場合に、支特ローラー４４５と帯状基板４０１を密着させるようにしている。
【０１６３】
また、スリット状の分離通路４４２は、帯状基板が移動時に波打ったり、振動したりして帯状基板の半導体膜形成面が分離通路の内壁下面に接触して傷つくことのないようにするためには、帯状基板の厚さ方向に広く、帯状基板の移動方向に短いほうがよく、接続する成膜室間の原料ガスの混入を防ぐためには帯状基板の厚さ方向に狭く、帯状基板の移動方向に長いほうがよい。したがって、スリット状の分離通路４４２の帯状基板の幅方向の内寸は帯状基板の幅よりやや広い程度でどこでもほぼ一定であるが、帯状基板の厚さ方向の内寸は接続する成膜室の圧力差が大きい程、また不純物ガスの許容混入量が少ない程狭くしてある。例えば、マイクロ波ＣＶＤ法によるｉ型半導体層成膜室は内圧が低く、しかも不純物ガスの許容混入量が少ないため、該成膜室と内圧が比較的高く、不純物ガスを導入する高周波プラズマＣＶＤ法による不純物ドープ層成膜室との間を接続するガスゲートでは、分離通路の帯状基板の厚さ方向の内寸は帯状基板がやっと通過できる程度にまで狭くしてあり、約０．３〜３ｍｍの範囲に設定されている。一方、圧力差がほとんどない帯状基板の巻き出し室や巻き取り室と高周波プラズマＣＶＤ法の成膜室との間を接続するガスゲートでは、分離通路の帯状基板の厚さ方向の内寸は帯状基板が容易に移動可能なように比較的広くしてあり、約１ｍｍ〜５ｍｍの範囲に設定されている。
【０１６４】
（帯状基板）
本発明の装置において好適に用いられる帯状基板の材質としては、半導体層形成時に必要とされる温度において変形、歪みが少なく、所望の強度を有し、また、導電性を有するものであることが好ましく、具体的にはステンレススチール、アルミニウム及びその合金、鉄及びその合金、銅及びその合金等の金属の薄板及びその複合体、及びそれらの表面に異種材質の金属薄膜及び／またはＳｉＯ₂，Ｓｉ₃Ｎ₄，Ａｌ₂Ｏ₃，ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面コーティング処理を行ったもの、又、ポリイミド、ポリアミド、ポリエチレンテレフタレート、エポキシ等の耐熱性樹脂性シート又はこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体の表面に金属単体または合金、及び透明導電性酸化物（ＴＣＯ）等を鍍金、蒸着、スパッタ、塗布等の方法で導電性処理を行ったものが挙げられる。
【０１６５】
なお、帯状基板が金属等の導電性のものであっても、基板に到達した長波光の反射率の向上、基板材料と半導体層との相互拡散の防止・密着性の向上、基板表面の平滑化等の目的で異種の金属層を半導体層形成側表面に設けても良い。
【０１６６】
光反射層として設ける場合、このような金属層としてはＡｇ，Ａｌ，Ｃｕ，ＡｌＳｉ等の可視光から近赤外で反射率の高い金属が適している。
【０１６７】
また、これらの金属層の上には、金属層からの半導体層への金属の拡散の防止、光反射率の向上等の目的で更に透明導電層を設けても良い。
【０１６８】
このような透明導電層としてはＺｎＯ，ＳｎＯ₂，Ｉｎ₂Ｏ₃，ＩＴＯ等の透明導電性酸化物が最適なものとして挙げられる。
【０１６９】
帯状基板の表面性としてはいわゆる平滑面であっても、微小の凹凸面であってもよい。微小の凹凸面とする場合、その表面粗さは、形成される半導体層に凹凸に起因する欠陥を生じず、且ついわゆる光の閉じこめ効果によって入射光の光路長の増大をもたらす範囲内であることが好ましい。
【０１７０】
また、帯状基板の厚さとしては、移動搬送時に平面形状が維持される強度を発揮する範囲内であれば、コスト、収納ペース等を考慮して可能な限り薄い方が望ましい。具体的には、好ましくは０．０１ｍｍ乃至５ｍｍ、より好ましくは０．０２ｍｍ乃至２ｍｍ、最適には０．０５ｍｍ乃至１ｍｍであることが望ましい。また、前記帯状部材の幅寸法については、各成膜室内に形成されるプラズマの均一性が保たれ、且つ、形成する光起電力素子のモジュール化に適した大きさであることが好ましく、具体的に好ましくは５ｃｍ乃至１００ｃｍ、より好ましくは１０ｃｍ乃至８０ｃｍであることが望ましい。
【０１７１】
更に、前記帯状基板の長さについては、特に制限されることなく、ロール状に巻き取られる程度の長さであっても良く、長尺のものを溶接等によって更に長尺化したものであっても良い。
【０１７２】
以上のような帯状基板の本発明の装置への投入は、円筒状のボビンに塑性変形しない範囲内の直径でコイル状に巻き付けた形態で行うことが望ましい。
【０１７３】
装置例
以下、図面を用いて前述の各成膜室によって構成される本発明の装置の例を示すが、本発明はこれらの装置例によって何ら限定されるものではない。
【０１７４】
まず、２層タンデム型素子の形成装置例を示す。
【０１７５】
装置例１−１
図１は本発明の光起電力素子の形成装置の基本的一例を示す模式的説明図である。図１において、本発明の光起電力素子の形成装置は、帯状基板の巻き出し室１０１、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室１０２Ａ、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室１０３、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室１０５Ａ、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室１０２Ｂ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室１０４、プラズマドーピングによるｐ（またはｎ）型半導体層成膜室１０５Ｂ、帯状基板の巻き取り室１０６から構成されている。
【０１７６】
なお、一連の成膜室は自重によって垂れ下がる帯状基板の形状に沿って、懸垂曲線状、円弧状等の重力方向に凸の形状に配置されており、帯状基板が僅かな張力によって弛みなく張られ成膜中に一定形状に保持されるとともに、帯状基板の移動時に帯状基板およびその上に形成された半導体膜にかかる応力を低減して、基板の変形や応力による膜の欠陥の発生を抑制している。
【０１７７】
図１の装置において帯状基板１０８は、帯状基板の巻き出し室１０１のボビン１０９から巻き出され、帯状基板の巻き取り室１０６のボビン１１０に巻き取られるまでに、ガスゲート１０７によって接続された６個の成膜室を通過しながら移動させられ、その表面にｎｉｐｎｉｐまたはｐｉｎｐｉｎ構造の非単結晶半導体の積層膜を連続的に形成される。
【０１７８】
帯状基板の巻き出し室１０１から供給された帯状基板１０８はガスゲートを介し、
（１）先ず高周波プラズマＣＶＤ法によるｎ（またはｐ）型層形成室１０２Ａに入り、高周波プラズマＣＶＤ法によってｎ（またはｐ）型のシリコン系非単結晶半導体の層を表面に形成され、
（２）次にマイクロ波プラズマＣＶＤ法によるｉ型半導体層形成室１０３に入り、マイクロ波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（３）次に高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層形成室１０５Ａに入り、高周波プラズマＣＶＤ法によってｐ（またはｎ）型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（４）次に高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層形成室１０２Ｂに入り、高周波プラズマＣＶＤ法によってｎ（またはｐ）型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（５）次に高周波プラズマＣＶＤ法によるｉ型半導体層形成室１０４に入り、高周波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（６）次にプラズマドーピングによるｐ（またはｎ）型半導体層形成室１０５Ｂに入り、プラズマドーピングによってｉ型半導体層の表面にｐ（またはｎ）型のシリコン系非単結晶半導体の層を形成され、
そして、最後に帯状基板の巻き取り室１０６に回収される。
【０１７９】
装置例１−２
図８は本発明の半導体積層膜の連続形成装置の他の例を示す模式的説明図である。
【０１８０】
図８において、本発明の半導体膜の連続形成装置は、帯状基板の巻き出し室２０１、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室２０２Ａ、高周波プラズマＣＶＤ法によるごく薄いｉ型半導体層成膜室２１１、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室２０３、高周波プラズマＣＶＤ法によるごく薄いｉ型半導体層成膜室２１２、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室２０５Ａ、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室２０２Ｂ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室２０４、プラズマドーピングによるｐ（またはｎ）型半導体層成膜室２０５Ｂ、帯状基板の巻き取り室２０６から構成されている。
【０１８１】
なお、一連の成膜室は自重によって垂れ下がる帯状基板の形状に沿って、懸垂曲線状、円弧状等の重力方向に凸の形状に配置されており、帯状基板が僅かな張力によって弛みなく張られ成膜中に一定形状に保持されるとともに、帯状基板の移動時に帯状基板およびその上に形成された半導体膜にかかる応力を低減して、基板の変形や応力による膜の欠陥の発生を抑制している。
【０１８２】
図８の装置において帯状基板２０８は、帯状基板の巻き出し室２０１のボビン２０９から巻き出され、帯状基板の巻き取り室２０６のボビン２１０に巻き取られるまでに、ガスゲート２０７で接続された８個の成膜室を通過しながら移動させられ、その表面にｎｉｐｎｉｐまたはｐｉｎｐｉｎ構造の非単結晶半導体の積層膜を連続的に形成される。
【０１８３】
帯状基板の巻き出し室２０１から供給された帯状基板２０８はガスゲートを介し、
（１）先ず高周波プラズマＣＶＤ法によるｎ（またはｐ）型層形成室２０２Ａに入り、高周波プラズマＣＶＤ法によってｎ（またはｐ）型のシリコン系非単結晶半導体の層を表面に形成され、
（２）次に高周波プラズマＣＶＤ法によるｉ型半導体層形成室２１１に入り、高周波プラズマＣＶＤ法によってごく薄いｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（３）次にマイクロ波プラズマＣＶＤ法によるｉ型半導体層形成室２０３に入り、マイクロ波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（４）次に高周波プラズマＣＶＤ法によるｉ型半導体層形成室２１２に入り、高周波プラズマＣＶＤ法によって、ごく薄いｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（５）次に高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層形成室２０５Ａに入り、高周波プラズマＣＶＤ法によってｐ（またはｎ）型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（６）次に高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層形成室２０２Ｂに入り、高周波プラズマＣＶＤ法によってｎ（またはｐ）型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（７）次に高周波プラズマＣＶＤ法によるｉ型半導体層形成室２０４に入り、高周波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（８）次にプラズマドーピングによるｐ（またはｎ）型半導体層形成室２０５Ｂに入り、プラズマドーピングによってｉ型層の表面にｐ（またはｎ）型のシリコン系非単結晶半導体の層を形成され、
そして、最後に帯状基板の巻き取り室２０６に回収される。
【０１８４】
装置例１−３
図８の高周波プラズマＣＶＤ法によるｉ型半導体層形成室２１１とそれを接続するガスゲートを取り除いたものを本発明の装置例として挙げることができる。
【０１８５】
この場合、マイクロ波ＣＶＤ法によるｉ型半導体層の下に高周波プラズマＣＶＤ法によるごく薄いｉ型半導体層が形成されないだけで、他は装置例２と同様である。
【０１８６】
装置例１−４
図８の高周波プラズマＣＶＤ法によるｉ型半導体層形成室２１２とそれを接続するガスゲートとを取り除いたものを本発明の装置例として挙げることができる。
【０１８７】
この場合、マイクロ波ＣＶＤ法によるｉ型半導体層の上に高周波プラズマＣＶＤ法によるごく薄いｉ型半導体層が形成されないだけで、他は装置例２と同様である。
【０１８８】
装置例１−５
図９は本発明の光起電力素子の形成装置の一例を示す模式的説明図である。図９の装置は図８の装置の高周波プラズマＣＶＤ法によるｉ型半導体層形成室２０４を２０４（１）と２０４（２）の２個に増やしたものであり、光入射側に位置する高周波プラズマＣＶＤ法によるｉ型半導体層を複数の半導体層形成室で形成するようにした以外は装置例２と同様である。
次に、３層タンデム型素子の形成装置例を示す。
【０１８９】
装置例２−１
図２は本発明の光起電力素子の形成装置の基本的一例を示す模式的説明図である。図２において、本発明の光起電力素子の形成装置は、帯状基板の巻き出し室１０１、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室１０２Ａ、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室１０３Ａ、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室１０５Ａ、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室１０２Ｂ、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室１０３Ｂ、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室１０５Ｂ、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室１０２Ｃ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室１０４、プラズマドーピングによるｐ（またはｎ）型半導体層成膜室１０５Ｃ、帯状基板の巻き取り室１０６から構成されている。
【０１９０】
なお、一連の成膜室は自重によって垂れ下がる帯状基板の形状に沿って、懸垂曲線状、円弧状等の重力方向に凸の形状に配置されており、帯状基板が僅かな張力によって弛みなく張られ成膜中に一定形状に保持されるとともに、帯状基板の移動時に帯状基板およびその上に形成された半導体膜にかかる応力を低減して、基板の変形や応力による膜の欠陥の発生を抑制している。
【０１９１】
図２の装置において帯状基板１０８は、帯状基板の巻き出し室１０１のボビン１０９から巻き出され、帯状基板の巻き取り室１０６のボビン１１０に巻き取られるまでに、ガスゲート１０７によって接続された９個の成膜室を通過しながら移動させられ、その表面にｎｉｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の非単結晶半導体の積層膜を連続的に形成される。
【０１９２】
帯状基板の巻き出し室１０１から供給された帯状基板１０８はガスゲートを介し、
（１）先ず高周波プラズマＣＶＤ法によるｎ（またはｐ）型層形成室１０２Ａに入り、高周波プラズマＣＶＤ法によってｎ（またはｐ）型のシリコン系非単結晶半導体の層を表面に形成され、
（２）次にマイクロ波プラズマＣＶＤ法によるｉ型半導体層形成室１０３Ａに入り、マイクロ波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（３）次に高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層形成室１０５Ａに入り、高周波プラズマＣＶＤ法によってｐ（またはｎ）型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（４）次に高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層形成室１０２Ｂに入り、高周波プラズマＣＶＤ法によってｎ（またはｐ）型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（５）次にマイクロ波プラズマＣＶＤ法によるｉ型半導体層形成室１０３Ｂに入り、マイクロ波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（６）次に高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層形成室１０５Ｂに入り、高周波プラズマＣＶＤ法によってｐ（またはｎ）型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（７）次に高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層形成室１０２Ｃに入り、高周波プラズマＣＶＤ法によってｎ（またはｐ）型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（８）次に高周波プラズマＣＶＤ法によるｉ型半導体層形成室１０４に入り、高周波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（９）次にプラズマドーピングによるｐ（またはｎ）型半導体層形成室１０５Ｃに入り、プラズマドーピングによってｉ型半導体層の表面にｐ（またはｎ）型のシリコン系非単結晶半導体の層を形成され、
そして、最後に帯状基板の巻き取り室１０６に回収される。
【０１９３】
装置例２−２
図１０は本発明の半導体積層膜の連続形成装置の他の例を示す模式的説明図である。
【０１９４】
図１０において、本発明の半導体膜の連続形成装置は、帯状基板の巻き出し室２０１、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室２０２Ａ、高周波プラズマＣＶＤ法によるごく薄いｉ型半導体層成膜室２１１Ａ、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室２０３Ａ、高周波プラズマＣＶＤ法によるごく薄いｉ型半導体層成膜室２１２Ａ、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室２０５Ａ、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室２０２Ｂ、高周波プラズマＣＶＤ法によるごく薄いｉ型半導体層成膜室２１１Ｂ、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室２０３Ｂ、高周波プラズマＣＶＤ法によるごく薄いｉ型半導体層成膜室２１２Ｂ、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室２０５Ｂ、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室２０２Ｃ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室２０４、プラズマドーピングによるｐ（またはｎ）型半導体層成膜室２０５Ｃ、帯状基板の巻き取り室２０６から構成されている。
【０１９５】
なお、一連の成膜室は自重によって垂れ下がる帯状基板の形状に沿って、懸垂曲線状、円弧状等の重力方向に凸の形状に配置されており、帯状基板が僅かな張力によって弛みなく張られ成膜中に一定形状に保持されるとともに、帯状基板の移動時に帯状基板およびその上に形成された半導体膜にかかる応力を低減して、基板の変形や応力による膜の欠陥の発生を抑制している。
【０１９６】
図１０の装置において帯状基板２０８は、帯状基板の巻き出し室２０１のボビン２０９から巻き出され、帯状基板の巻き取り室２０６のボビン２１０に巻き取られるまでに、ガスゲート２０７で接続された１３個の成膜室を通過しながら移動させられ、その表面にｎｉｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の非単結晶半導体の積層膜を連続的に形成される。
【０１９７】
帯状基板の巻き出し室２０１から供給された帯状基板２０８はガスゲートを介し、
（１）先ず高周波プラズマＣＶＤ法によるｎ（またはｐ）型層形成室２０２Ａに入り、高周波プラズマＣＶＤ法によってｎ（またはｐ）型のシリコン系非単結晶半導体の層を表面に形成され、
（２）次に高周波プラズマＣＶＤ法によるｉ型半導体層形成室２１１Ａに入り、高周波プラズマＣＶＤ法によってごく薄いｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（３）次にマイクロ波プラズマＣＶＤ法によるｉ型半導体層形成室２０３Ａに入り、マイクロ波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（４）次に高周波プラズマＣＶＤ法によるｉ型半導体層形成室２１２Ａに入り、高周波プラズマＣＶＤ法によってごく薄いｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（５）次に高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層形成室２０５Ａに入り、高周波プラズマＣＶＤ法によってｐ（またはｎ）型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（６）次に高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層形成室２０２Ｂに入り、高周波プラズマＣＶＤ法よってｎ（またはｐ）型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（７）次に高周波プラズマＣＶＤ法によるｉ型層形成室２１１Ｂに入り、高周波プラズマＣＶＤ法によってごく薄いｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（８）次にマイクロ波プラズマＣＶＤ法によるｉ型半導体層形成室２０３Ｂに入り、マイクロ波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（９）次に高周波プラズマＣＶＤ法によるｉ型半導体形成室２１２Ｂに入り、高周波プラズマＣＶＤ法によってごく薄いｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（１０）次に高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体形成室２０５Ｂに入り、高周波プラズマＣＶＤ法によってｐ（またはｎ）型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（１１）次に高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層形成室２０２Ｃに入り、高周波プラズマＣＶＤ法によってｎ（またはｐ）型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（１２）次に高周波プラズマＣＶＤ法によるｉ型半導体層形成室２０４に入り、高周波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体の層をさらに形成、積層され、
（１３）次にプラズマドーピングによるｐ（またはｎ）型半導体層形成室２０５Ｃに入り、プラズマドーピングによってｉ型層の表面にｐ（またはｎ）型のシリコン系非単結晶半導体の層を形成され、
そして、最後に帯状基板の巻き取り室２０６に回収される。
【０１９８】
装置例２−３
図１０の高周波プラズマＣＶＤ法によるｉ型半導体層形成室２１１Ａおよび／または２１１Ｂとそれを接続ガスゲートを取り除いたものを本発明の装置例として挙げることができる。
【０１９９】
この場合、少なくとも一つのマイクロ波ＣＶＤ法によるｉ型半導体層の下に高周波プラズマＣＶＤ法によるごく薄いｉ型半導体層が形成されないだけで、他は装置例２−２と同様である。
【０２００】
装置例２−４
図１０の高周波プラズマＣＶＤ法によるｉ型半導体層形成室２１２Ａおよび／または２１２Ｂとそれを接続するガスゲートとを取り除いたものを本発明の装置例として挙げることができる。
【０２０１】
この場合、少なくとも一つのマイクロ波ＣＶＤ法によるｉ型半導体層の上に高周波プラズマＣＶＤ法によるごく薄いｉ型半導体層が形成されないだけで、他は装置例２−２と同様である。
【０２０２】
装置例２−５
図１１は本発明の光起電力素子の形成装置の一例を示す模式的説明図である。図１１の装置は図１０の装置の高周波プラズマＣＶＤ法によるｉ型半導体層形成室２０４を２０４（１）と２０４（２）の２個に増やしたものであり、最も光入射側に位置する高周波プラズマＣＶＤ法によるｉ型半導体層を複数の半導体層形成室で形成するようにした以外は装置例２−２と同様である。
以下、本発明の装置を用いて光起電力素子用の半導体積層膜を連続的に形成する方法の一例を説明する。
【０２０３】
まず、２層タンデム素子の形成方法を図１に示した構成の装置を用いて説明する。
【０２０４】
帯状基板投入工程
図１に示した本発明の装置を用いて半導体積層膜を形成するには、先ず帯状基板を装置内に投入して所定の位置にセットする。
【０２０５】
本発明の装置に帯状基板を投入するには、先ず帯状基板の巻き出し室１０１に帯状基板１０８をコイル状に巻き付けたボビン１０９を投入し、その先端を巻き出してガスゲート１０７を介して成膜室１０２Ａ〜１０５Ｂを通過させ、帯状基板の巻き取り室１０６の空ボビン１１０まで張り渡し、その先端を固定する。
【０２０６】
成膜前の帯状基板を巻き付けたボビン１０９には、帯状基板１０８と共に帯状基板の表面の傷付き防止用の保護フィルムを巻き込んでもよく、このような保護フィルムが巻き込まれている場合、この保護フィルムの先端を帯状基板の巻き出し室１０１内の保護フィルム巻き取り用のボビンに固定する。
【０２０７】
同様に、帯状基板を巻き取るボビン１１０には帯状基板１０８と共に帯状基板の表面の傷付き防止用の保護フィルムを巻き込んでもよく、このような保護フィルムを巻き込む場合、この保護フィルムを帯状基板の巻き取り室１０６内の保護フィルム巻き出し用ボビンから巻き出し、その先端を帯状基板を巻き取る空ボビン１１０に帯状基板１０８に重ねて固定する。
【０２０８】
帯状基板およびフィルムを各ボビンに固定した後、巻き取り用のボビンの軸を固定して停止しておき、巻き出し用のボビンに張力発生用のトルクを与え、帯状基板および保護フィルムを弛まずに張る。
【０２０９】
予熱、ベーキング工程
帯状基板の投入、セットの後、帯状基板を張られて静止した状態に保ち、各成膜室の蓋を閉じ、装置内部をロータリーポンプ、メカニカルブースターポンプ等の真空ポンプにより排気する。なお、このとき、帯状基板巻き出し室１０１と巻き取り室１０６に接続された真空ポンプによってほぼ均等に排気し、成膜室１０２Ａ〜１０５Ｂをガスゲート１０７を介して排気して、帯状基板の巻き出し室１０１、巻き取り室１０６から成膜室１０２Ａ〜１０５Ｂへの吸着ガスの流入と、不純物ドープ層成膜室１０２Ａ、１０５Ｂからｉ型半導体層成膜室１０３、１０４への吸着ガスの流入を防ぐようにすることが望ましい。
【０２１０】
各成膜室が１０Ｐａ程度にまで排気されたら、各成膜室に接続された真空ポンプによって各成膜室内をさらに排気して１Ｐａ以下にする。
【０２１１】
各成膜室の内圧が１Ｐａ以下になったら、成膜室１０２Ａ〜１０５Ｂの排気を止め、Ｈ₂，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスを１０３，１０４へ導入し、成膜室から帯状基板の巻き出し室１０１および巻き取り室１０６へのガスの流れを形成し、各室１０１〜１０６内を数Ｐａ程度の圧力にする。
【０２１２】
各成膜室の圧力が安定したら、各成膜室を各成膜室内のランプヒーター、基板温度制御装置、成膜室温度制御装置、ブロックヒーターによって加熱し、各成膜室の内壁および帯状基板を１００〜５００℃に予熱、ベーキングする。
【０２１３】
半導体層の形成工程
各成膜室の予熱、ベーキングの後、帯状基板の巻き取り室１０６の巻き取りボビン１１０の軸を回転させ、帯状基板１０８を巻き出し室１０１から成膜室１０２Ａ，１０３，１０５Ａ，１０２Ｂ，１０４，１０５Ｂを通過して巻き取り室１０６に一定速度で連続的に移動させる。帯状基板の搬送速度は、好ましくは１〜１００ｍｍ／秒、より好ましくは５〜５０ｍｍ／秒とする。
【０２１４】
帯状基板を移動させながら、各成膜室１０２Ａ〜１０５Ｂのランプヒーター、基板温度制御装置、成膜室温度制御装置、ブロックヒーターによって、各成膜室の堆積膜形成空間における帯状基板の温度と各成膜室内壁面の温度を所定の温度に制御する。
【０２１５】
帯状基板の温度が安定したら成膜室からのＨ₂，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスの導入を止め、各成膜室１０２Ａ〜１０５Ｂを各成膜室に接続された真空ポンプによって排気し、原料ガス分離用のＨ₂，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスを、ガスボンベからマスフローコントローラーを介して各ガスゲート１０７に導入する。
【０２１６】
ガスの流量が安定したら、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室１０３の排気をロータリーポンプ、メカニカルブースターポンプ等の低真空ポンプから、ターボ分子ポンプ、油拡散ポンプ等の高真空ポンプに切り替える。
次に、各成膜室１０２Ａ〜１０５Ｂに半導体層形成用の原料ガスをガスボンベからマスフローコントローラーを介して所定の流量を導入する。
【０２１７】
各成膜室の原料ガスの流量が安定したら、各成膜室の排気能力を排気管に設けた排気量調整バルブ等によって調整し、各成膜室を所定の圧力に設定する。
【０２１８】
原料ガスを導入した場合の各室の好ましい内圧は、マイクロ波プラズマＣＶＤ法による成膜室１０３は０．１〜１０Ｐａ、その他は１０〜１０００Ｐａである。なお、不純物ガスの温入を防ぐために、ｉ型半導体層の成膜室１０４の内圧はｎ型半導体の成膜室１０２Ｂ、ｐ型半導体層の成膜室１０５Ｂの内圧より、ｎ型半導体の成膜室１０２Ａの内圧は帯状基板の巻き出し室１０１の内圧より、ｐ型層の成膜室１０５Ｂの内圧は帯状基板の巻き取り室１０６の内圧より、それぞれやや高く設定することが望ましい。
【０２１９】
各成膜室の圧力が安定したら、各成膜室１０２Ａ〜１０５Ｂにそれぞれマイクロ波電力、高周波電力等の放電電力を投入する。放電電力の投入によって各成膜室内の原料ガスは電離され、プラズマを形成する。
【０２２０】
以上のように帯状基板を一定速度で移動させながら各成膜室１０２Ａ〜１０５Ｂ内において同時にプラズマを形成することにより、連続的に移動する帯状基板上にはそれぞれの成膜室内で半導体層が形成され、ｎｉｐｎｉｐまたはｐｉｎｐｉｎ構造の光起電力素子が連続的に形成される。
次に３層のタンデム素子の形成方法を図２に示した構成の装置を用いて説明する。
【０２２１】
帯状基板投入工程
図２に示した本発明の装置を用いて半導体積層膜を形成するには、先ず帯状基板を装置内に投入して所定の位置にセットする。
【０２２２】
本発明の装置に帯状基板を投入するには、先ず帯状基板の巻き出し室１０１に帯状基板１０８をコイル状に巻き付けたボビン１０９を投入し、その先端を巻き出してガスゲート１０７を介して成膜室１０２Ａ〜１０５Ｃを通過させ、帯状基板の巻き取り室１０６の空ボビン１１０まで張り渡し、その先端を固定する。
【０２２３】
成膜前の帯状基板を巻き付けたボビン１０９には、帯状基板１０８と共に帯状基板の表面の傷付き防止用の保護フィルムを巻き込んでもよく、このような保護フィルムが巻き込まれている場合、この保護フィルムの先端を帯状基板の巻き出し室１０１内の保護フィルム巻き取り用のボビンに固定する。
【０２２４】
同様に、帯状基板を巻き取るボビン１１０には帯状基板１０８と共に帯状基板の表面の傷付き防止用の保護フィルムを巻き込んでもよく、このような保護フィルムを巻き込む場合、この保護フィルムを帯状基板の巻き取り室１０６内の保護フィルム巻き出し用ボビンから巻き出し、その先端を帯状基板を巻き取る空ボビン１１０に帯状基板１０８に重ねて固定する。
【０２２５】
帯状基板およびフィルムを各ボビンに固定した後、巻き取り用のボビンの軸を固定して停止しておき、巻き出し用のボビンに張力発生用のトルクを与え、帯状基板および保護フィルムを弛まずに張る。
【０２２６】
予熱、ベーキング工程
帯状基板の投入、セットの後、帯状基板を張られて静止した状態に保ち、各成膜室の蓋を閉じ、装置内部をロータリーポンプ、メカニカルブースターポンプ等の真空ポンプにより排気する。なお、このとき、帯状基板巻き出し室１０１と巻き取り室１０６に接続された真空ポンプによってほぼ均等に排気し、成膜室１０２Ａ〜１０５Ｃをガスゲート１０７を介して排気して、帯状基板の巻き出し室１０１、巻き取り室１０６から成膜室１０２Ａ〜１０５Ｃへの吸着ガスの流入と、不純物ドープ層成膜室１０２Ａ，１０５Ｃからｉ型半導体層成膜室１０３Ａ，１０４への吸着ガスの流入を防ぐようにすることが望ましい。
【０２２７】
各成膜室が１０Ｐａ程度にまで排気されたら、各成膜室に接続された真空ポンプによって各成膜室内をさらに排気して１Ｐａ以下にする。
【０２２８】
各成膜室の内圧が１Ｐａ以下になったら、成膜室１０２Ａ〜１０５Ｃの排気を止め、Ｈ₂，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスを成膜室１０３Ａ，１０３Ｂ，１０４へ導入し、成膜室から帯状基板の巻き出し室１０１および巻き取り室１０６へのガスの流れを形成し、各室１０１〜１０６内を数Ｐａ程度の圧力にする。
【０２２９】
各成膜室の圧力が安定したら、各成膜室を各成膜室内のランプヒーター、基板温度制御装置、成膜室温度制御装置、ブロックヒーターによって加熱し、各成膜室の内壁および帯状基板を１００〜５００℃に予熱、ベーキングする。
【０２３０】
半導体層の形成工程
各成膜室の予熱、ベーキングの後、帯状基板の巻き取り室１０６の巻き取りボビン１１０の軸を回転させ、帯状基板１０８を巻き出し室１０１から成膜室１０２Ａ，１０３Ａ，１０５Ａ，１０２Ｂ，１０３Ｂ，１０５Ｂ，１０２Ｃ，１０４，１０５Ｃを通過して巻き取り室１０６に一定速度で連続的に移動させる。帯状基板の搬送速度は、好ましくは１〜１００ｍｍ／秒、より好ましくは５〜５０ｍｍ／秒とする。
【０２３１】
帯状基板を移動させながら、各成膜室１０２Ａ〜１０５Ｃのランプヒーター、基板温度制御装置、成膜室温度制御装置、ブロックヒーターによって、各成膜室の堆積膜形成空間における帯状基板の温度と各成膜室内壁面の温度を所定の温度に制御する。
【０２３２】
帯状基板の温度が安定したら成膜室からのＨ₂，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスの導入を止め、各成膜室１０２Ａ〜１０５Ｃを各成膜室に接続された真空ポンプによって排気し、原料ガス分離用のＨ₂，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスを、ガスボンベからマスフローコントローラーを介して各ガスゲート１０７に導入する。
【０２３３】
ガスの流量が安定したら、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室１０３Ａ，１０３Ｂの排気をロータリーポンプ、メカニカルブースターポンプ等の低真空ポンプから、ターボ分子ポンプ、油拡散ポンプ等の高真空ポンプに切り替える。
【０２３４】
次に、各成膜室１０２Ａ〜１０５Ｃに半導体層形成用の原料ガスをガスボンベからマスフローコントローラーを介して所定の流量を導入する。
【０２３５】
各成膜室の原料ガスの流量が安定したら、各成膜室の排気能力を排気管に設けた排気量調整バルブ等によって調整し、各成膜室を所定の圧力に設定する。
【０２３６】
原料ガスを導入した場合の各室の好ましい内圧は、マイクロ波プラズマＣＶＤ法による成膜室１０３Ａ，１０３Ｂは０．１〜１０Ｐａ、その他は１０〜１０００Ｐａである。なお、不純物ガスの温入を防ぐために、ｉ型半導体層の成膜室１０４の内圧はｎ型半導体の成膜室１０２Ｃ、ｐ型半導体層の成膜室１０５Ｃの内圧より、ｎ型半導体の成膜室１０２Ａの内圧は帯状基板の巻き出し室１０１の内圧より、ｐ型層の成膜室１０５Ｃの内圧は帯状基板の巻き取り室１０６の内圧より、それぞれやや高く設定することが望ましい。
【０２３７】
各成膜室の圧力が安定したら、各成膜室１０２Ａ〜１０５Ｃにそれぞれマイクロ波電力、高周波電力、低周波電力、直流電力等の放電電力を投入する。放電電力の投入によって各成膜室内の原料ガスは電離され、プラズマを形成する。
【０２３８】
以上のように帯状基板を一定速度で移動させながら各成膜室１０２Ａ〜１０５Ｃ内において同時にプラズマを形成することにより、連続的に移動する帯状基板上にはそれぞれの成膜室内で半導体層が形成され、ｎｉｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の光起電力素子が連続的に形成される。
２層または３層タンデムの素子の形成方法
２層タンデム素子については図１の各成膜室１０２Ａ〜１０５Ｂにおいて、３層タンデム素子については図２の各成膜室１０２Ａ〜１０５Ｃにおいて各半導体層の形成条件は以下の通りである。
【０２３９】
（成膜室１０２Ａ，１０２Ｂ，１０２Ｃ，１０５Ａ，１０５Ｂにおける成膜条件）
成膜室１０２Ａ，１０２Ｂ，１０２Ｃ，１０５Ａ，１０５Ｂにおいては高周波プラズマＣＶＤ法によってｎまたはｐ型のシリコン系非単結晶半導体層が形成される。
【０２４０】
該成膜室に導入される原料ガスとしては、少なくともＳｉ原子を含有したガス化し得る化合物を含む。Ｓｉ原子を含有したガス化し得る化合物としては、ＳｉＨ₄，Ｓｉ₂Ｈ₆，ＳｉＦ₄，ＳｉＦＨ₃，ＳｉＦ₂Ｈ₂，ＳｉＦ₃Ｈ，Ｓｉ₃Ｈ₈，ＳｉＤ₄，ＳｉＨＤ₃，Ｓｉ₂Ｄ₂，ＳｉＨ₃Ｄ，Ｓｉ₂Ｄ₃Ｈ₃等が挙げられる。また、原料ガスには光学的バンドギャップを狭める目的でＧｅ原子を含有するガス化し得る化合物を含んでいても良い。
【０２４１】
具体的にはＧｅ原子を含有するガス化し得る化合物としては、ＧｅＨ₄，ＧｅＤ₄，ＧｅＦ₄，ＧｅＦＨ₃，ＧｅＦ₂Ｈ₂，ＧｅＦ₃Ｈ，ＧｅＨＤ₃，ＧｅＨ₂Ｄ₂，ＧｅＨ₃Ｄ等が挙げられる。さらにまた、原料ガスには光学的バンドギャップを広げる目的でＣ、Ｏ、Ｎ等の原子を含有するガス化し得る化合物を含んでいても良い。
【０２４２】
具体的にＣ原子を含有するガス化し得る化合物としては、ＣＨ₄，ＣＤ₄，Ｃ_nＨ_2n+2（ｎは整数），Ｃ_nＨ_2n（ｎは整数），Ｃ₂Ｈ₂，Ｃ₆Ｈ₆，ＣＯ₂，ＣＯ等が挙げられる。
【０２４３】
Ｏ原子を含有するガス化し得る化合物としては、Ｏ₂，ＣＯ，ＣＯ₂，ＮＯ，ＮＯ₂，Ｎ₂Ｏ，ＣＨ₃ＣＨ₂ＯＨ，ＣＨ₃ＯＨ等が挙げられる。
【０２４４】
Ｎ原子を含有するガス化し得る化合物としては、Ｎ₂，ＮＨ₃，ＮＤ₃，ＮＯ，ＮＯ₂，Ｎ₂Ｏが挙げられる。
【０２４５】
また、原料ガス中には形成されるシリコン系非単結晶半導体層の伝導型をｎまたはｐ型に価電子制御するために周期律表第Ｖ族または第ＩＩＩ族の原子を含有するガス化し得る化合物を含む。
【０２４６】
第Ｖ族原子導入用の出発物質として有効に使用されるものとしては、具体的にはＰ原子導入用にはＰＨ₃，Ｐ₂Ｈ₄等の水素化リン、ＰＨ₄Ｉ，ＰＦ₃，ＰＦ₅，ＰＣｌ₃，ＰＣｌ₅，ＰＢｒ₃，ＰＢｒ₅，ＰＩ₃等のハロゲン化リンを挙げることができる。このほかにＡｓＨ₃，ＡｓＦ₃，ＡｓＣｌ₃，ＡｓＢｒ₃，ＡｓＦ₅，ＳｂＦ₃，ＳｂＦ₅，ＳｂＣｌ₃，ＳｂＣｌ₅，ＢｉＨ₃，ＢｉＣｌ₃，ＢｉＢｒ₃等も挙げることができる。特にＰＨ₃，ＰＦ₃，ＡｓＨ₃が適している。
【０２４７】
第ＩＩＩ族原子導入用の出発物質として有効に使用されるものとしては、具体的にはＢ原子導入にはＢ₂Ｈ₆，Ｂ₄Ｈ₁₀，Ｂ₅Ｈ₉，Ｂ₆Ｈ₁₁，Ｂ₆Ｈ₁₂，Ｂ₆Ｈ₁₄等の水素化ホウ素、ＢＰ₃，ＢＣｌ₃等のハロゲン化ホウ素も挙げることができる。このほかにＡｌＣｌ₃，ＧａＣｌ₃，ＩｎＣｌ₃等も挙げることができる。特にＢ₂Ｈ₆，ＢＦ₃が適している。
【０２４８】
また、原料ガスには、Ｈ₂，Ｄ₂，Ｈｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等の希釈ガスを含んでいても良い。
【０２４９】
該成膜室に投入される放電電力は高周波プラズマを形成するためのものであり、少なくとも高周波電力を含む、投入される高周波電力は成膜室に導入される原料ガスの流量に応じて適宜決定されるが、プラズマ形成空間に対して０．００１〜１Ｗ／ｃｍ³の範囲が好ましく、リップル等の変動が少ない安定した連続発振波であることが望ましい。高周波電力の周波数としては、１ＭＨｚ〜５００ＭＨｚの範囲が好ましく、１３．５６ＭＨｚの工業用周波数が好適に用いられ、周波数の変動の少ないものであることが好ましい。
【０２５０】
高周波電力とともに直流電力を投入してもよく、高周波放電電極または放電電極とは別に設けた電極に、電極側が正になる向きに１０〜２００Ｖの電圧をスパーク等の異常放電の起こらない範囲内で投入することが好ましい。
【０２５１】
このような高周波電力を成膜量に投入し、好ましくは同時に直流電力を投入し、成膜室内において原料ガスを電離、分解して、帯状基板上にｎまたはｐ型のシリコン系非単結晶半導体層の形成を行う。
【０２５２】
なお、このような成膜条件で形成される半導体層は、シリコン系材料の非晶質（いわゆる微結晶も含まれる）から多結晶までの非単結晶材料である。
【０２５３】
（成膜室１０３，１０３Ａ，１０３Ｂにおける成膜条件）
成膜室１０３，１０３Ａ，１０３Ｂにおいてはマイクロ波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体層が形成される。
【０２５４】
該成膜室に導入される原料ガスとしては、少なくともＳｉ原子を含有したガス化し得る化合物を含む。Ｓｉ原子を含有したガス化し得る化合物としてはＳｉＨ₄，Ｓｉ₂Ｈ₆，ＳｉＦ₄，ＳｉＦＨ₃，ＳｉＦ₂Ｈ₂，ＳｉＦ₃Ｈ，Ｓｉ₃Ｈ，ＳｉＤ₄，ＳｉＨＤ₃，ＳｉＨ₂Ｄ₂，ＳｉＨ₃Ｄ，Ｓｉ₂Ｄ₃Ｈ₃等が挙げられる。また、原料ガスには光学的バンドギャップを狭める目的でＧｅ原子を含有するガス化し得る化合物を含んでいても良い。
【０２５５】
具体的にＧｅ原子を含有するガス化し得る化合物としては、ＧｅＨ₄，ＧｅＤ₄，ＧｅＦ₄，ＧｅＦＨ₃，ＧｅＦ₂Ｈ₂，ＧｅＦ₃Ｈ，ＧｅＨＤ₃，ＧｅＨ₂Ｄ₂，ＧｅＨ₃Ｄ等が挙げられる。さらにまた、原料ガスには光学的バンドギャップを広げる目的でＣ、Ｏ、Ｎ等の原子を含有するガス化し得る化合物を含んでいても良い。
【０２５６】
具体的にＣ原子を含有するガス化し得る化合物としては、ＣＨ₄，ＣＤ₄，ＣｎＨ_2n+2（ｎは整数），Ｃ_nＨ_2n（ｎは整数），Ｃ₂Ｈ₂，Ｃ₆Ｈ₆，ＣＯ₂，ＣＯ等が挙げられる。
【０２５７】
Ｏ原子を含宥するガス化し得る化合物としては、Ｏ₂，ＣＯ，ＣＯ₂，ＮＯ，ＮＯ₂，Ｎ₂Ｏ，ＣＨ₃ＣＨ₂ＯＨ，ＣＨ₃ＯＨ等が挙げられる。
【０２５８】
Ｎ原子を含有するガス化し得る化合物とじては、Ｎ₂，ＮＨ₃，ＮＤ₃，ＮＯ，ＮＯ₂，Ｎ₂Ｏ等が挙げられる。
【０２５９】
また、該成膜室で形成される半導体層は実質的に真性であれば微量の価電子制御用の不純物を含んでいてもよく、原料ガス中には微量の周期律表第Ｖ族または第ＩＩＩ族の原子を含有するガス化し得る化合物を含んでいてもよい。
【０２６０】
第Ｖ族原子導入用の出発物質として有効に使用されるものとしては、具体的にはＰ原子導入用には、ＰＨ₃，Ｐ₂Ｈ₄等の水素化リン、ＰＨ₄Ｉ，ＰＦ₃，ＰＦ₅，ＰＣｌ₃，ＰＣｌ₅，ＰＢｒ₃，ＰＢｒ₅，ＰＩ₃等のハロゲン化リンを挙げることができる。このほかにＡｓＨ₃，ＡｓＦ₃，ＡｓＣｌ₃，ＡｓＢｒ₃，ＡｓＦ₅，ＳｂＦ₃，ＳｂＦ₅，ＳｂＣｌ₃，ＳｂＣｌ₅，ＢｉＨ₃，ＢｉＣｌ₃，ＢｉＢｒ₃等も挙げることができる。特にＰＨ₃，ＰＦ₃，ＡｓＨ₃が適している。
【０２６１】
第ＩＩＩ族原子導入用の出発物質として有効に使用されるものとしては、具体的にはＢ原子導入用には、Ｂ₂Ｈ₆，Ｂ₄Ｈ₁₀，Ｂ₅Ｈ₉，Ｂ₅Ｈ₁₁，Ｂ₆Ｈ₁₂，Ｂ₆Ｈ₁₄等の水素化ホウ素、ＢＦ₃，ＢＣｌ₃等のハロゲン化ホウ素を挙げることができる。このほかにＡｌＣｌ₃，ＧａＣｌ₃，ＩｎＣｌ₃等も挙げることができる。特にＢ₂Ｈ₆，ＢＦ₃が適している。
【０２６２】
また、原料ガスには、Ｈ₂，Ｄ₂，Ｈｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等の希釈ガスを含んでいても良い。
【０２６３】
該成膜室に投入される放電電力は前記原料ガスを電離しマイクロ波プラズマを形成するためのものであり、少なくともマイクロ波電力を含む。投入されるマイクロ波電力は成膜室に導入される原料ガスの流量に応じて適宜決定されるが、プラズマ形成空間に対して０．０１〜１Ｗ／ｃｍ³の範囲が好ましく、リップル等の変動が少ない安定した連続発振波であることが望ましい。マイクロ波電力の周波数としては、５００ＭＨｚ〜１０ＧＨｚの範囲が好ましく、２．４５ＧＨｚの工業用周波数が好適に用いられ、周波数の変動の少ないものであることが好ましい。
【０２６４】
さらに、本発明の装置のマイクロ波プラズマＣＶＤ法によるｉ型半導体層の成膜室１０３Ａ，１０３Ｂには、マイクロ波電力とともに高周波電力および／または直流電力を、マイクロ波プラズマ形成空間内にバイアス電極を設けて投入することが望ましい。
【０２６５】
高周波電力を投入する場合、その電力は０．０２〜２Ｗ／ｃｍ³の範囲が好ましく、周波数としては１ＭＨｚ〜５００ＭＨｚの範囲が好ましく、１３．５６ＭＨｚの工業用周波数が好適に用いられる。また、直流電力を投入する場合、バイアス電極側が正になる向きに１０〜３００Ｖの電圧をスパーク等の異常放電の起こらない範囲内で投入することが好ましい。
【０２６６】
このようなマイクロ波電力を成膜室に投入し、望ましくは同時に高周波あるいは直流電力を投入し、成膜室内において原料ガスを電離、分解して、帯状基板上にｉ型のシリコン系非単結晶半導体層の形成を行う。
【０２６７】
なお、このような成膜条件で形成される半導体層は、シリコン系材料の非晶質（いわゆる微結晶も含まれる）から多結晶までの非単結晶材料である。
【０２６８】
（成膜室１０４における成膜条件）
成膜室１０４においては高周波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体層が形成される。
【０２６９】
該成膜室に導入される原料ガスとしては、少なくともＳｉ原子を含有したガス化し得る化合物を含む。Ｓｉ原子を含有したガス化し得る化合物としては、ＳｉＨ₄，Ｓｉ₂Ｈ₆，ＳｉＦ₄，ＳｉＦＨ₃，ＳｉＦ₂Ｈ₂，ＳｉＦ₃Ｈ，Ｓｉ₃Ｈ₈，ＳｉＤ₄，ＳｉＨＤ₃，ＳｉＨ₂Ｄ₂，ＳｉＨ₃Ｄ，Ｓｉ₂Ｄ₃Ｈ₃等が挙げられる。また、原料ガスには光学的バンドギャップを狭める目的でＧｅ原子を含有するガス化し得る化合物を含んでいても良い。
【０２７０】
具体的にＧｅ原子を含有するガス化し得る化合物としては、ＧｅＨ₄，ＧｅＤ₄，ＧｅＦ₄，ＧｅＦＨ₃，ＧｅＦ₂Ｈ₂，ＧｅＦ₃Ｈ，ＧｅＨＤ₃，ＧｅＨ₂Ｄ₂，ＧｅＨ₃Ｄ等が挙げられる。さらにまた、原料ガスには光学的バンドギャップを広げる目的でＣ，Ｏ，Ｎ等の原子を含有するガス化し得る化合物を含んでいても良い。
【０２７１】
具体的にＣ原子を含有するガス化し得る化合物としては、ＣＨ₄，ＣＤ₄，ＣｎＨ_2n+n（ｎは整数），Ｃ_nＨ_2n（ｎは整数），Ｃ₂Ｈ₂，Ｃ₆Ｈ₆，ＣＯ₂，ＣＯ等が挙げられる。
【０２７２】
Ｏ原子を含有するガス化し得る化合物としては、Ｏ₂，ＣＯ，ＣＯ₂，ＮＯ，ＮＯ₂，Ｎ₂Ｏ，ＣＨ₃ＣＨ₂ＯＨ，ＣＨ₃ＯＨ等が挙げられる。
【０２７３】
Ｎ原子を含有するガス化し得る化合物としては、Ｎ₂，ＮＨ₃，ＮＤ₃，ＮＯ，ＮＯ₂，Ｎ₂Ｏ等が挙げられる。
【０２７４】
また、該成膜室で形成される半導体層は実質的に真性であれば微量の価電子制御用の不純物を含んでいてもよく、原料ガス中には微量の周期律表第Ｖ族および／または第ＩＩＩ族の原子を含有するガス化し得る化合物を含んでいてもよい。第Ｖ族原子導入用の出発物質として有効に使用されるものとしては、具体的にはＰ原子導入用には、ＰＨ₃，Ｐ₂Ｈ₄等の水素化リン、ＰＨ₄Ｉ，ＰＦ₃，ＰＦ₅，ＰＣｌ₃，ＰＣｌ₅，ＰＢｒ₃，ＰＢｒ₅，ＰＩ₃等のハロゲン化リンを挙げることができる。このほかにＡｓＨ₃，ＡｓＦ₃，ＡｓＣｌ₃，ＡｓＢｒ₃，ＡｓＦ₅，ＳｂＦ₃，ＳｂＦ₅，ＳｂＣｌ₃，ＳｂＣｌ₅，ＢｉＨ₃，ＢｉＣｌ₃，ＢｉＢｒ₃等も挙げることができる。特にＰＨ₃，ＰＦ₃，ＡｓＨ₃が適している。
【０２７５】
第ＩＩＩ族原子導入用の出発物質として有効に使用されるものとしては、具体的にはＢ原子導入用には、Ｂ₂Ｈ₆，Ｂ₄Ｈ₁₀，Ｂ₆Ｈ₉，Ｂ₅Ｈ₁₁，Ｂ₆Ｈ₁₂，Ｂ₆Ｈ₁₄等の水素化ホウ素、ＢＦ₃，ＢＣｌ₃等のハロゲン化ホウ素を挙げることができる。このほかにＡｌＣｌ₃，ＧａＣｌ₃，ＩｎＣｌ₃等も挙げることができる。特にＢ₂Ｈ₆，ＢＦ₃が適している。
【０２７６】
また、原料ガスには、Ｈ₂，Ｄ₂，Ｈｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等の希釈ガスを含んでいても良い。
【０２７７】
該成膜室に投入される放電電力は前記原料ガスを電離し高周波プラズマを形成するためのものであり、少なくとも高周波電力を含む。投入される高周波電力は成膜室に導入される原料ガスの流量に応じて適宜決定されるが、プラズマ形成空間に対して０．００１〜１Ｗ／ｃｍ³の範囲が好ましく、リップル等の変動が少ない安定した連続発振波であることが望ましい。高周波電力の周波数としては、１ＭＨｚ〜５００ＭＨｚの範囲が好ましく、１３．５６ＭＨｚの工業用周波数が好適に用いられ、周波数の変動の少ないものであることが好ましい。
【０２７８】
高周波電力とともに直流電力を投入してもよく、高周波放電電極や放電電極とは別に設けた電極に、電極側が正になる向きに１０〜２００Ｖの電圧をスパーク等の異常放電の起こらない範囲内で投入することが好ましい。
【０２７９】
このような高周波電力を成膜室に投入し、好ましくは同時に直流電力を投入し、成膜室内において原料ガスを電離、分解して、帯状基板上にｉ型のシリコン系非単結晶半導体層の形成を行う。
【０２８０】
なお、このような成膜条件で形成される半導体層は、シリコン系材料の非晶質（いわゆる微結晶も含まれる）から多結晶までの非単結晶材料である。
【０２８１】
（成膜室１０５Ｂ，１０５Ｃにおける成膜条件）
成膜室１０５Ｂ，１０５Ｃにおいてはプラズマドーピングによってｐまたはｎ型のシリコン系非単結晶半導体層が形成される。
【０２８２】
該成膜室に導入される原料ガスとしては、ｉ型の非単結晶半導体層表面近傍をプラズマドーピングによってｐまたはｎ型にするために周期律表第ＩＩＩ族または第Ｖ族の原子を含有するガス化し得る化合物を含む。
【０２８３】
第ＩＩＩ族原子導入用の出発物質として有効に使用されるものとしては、具体的にはＢ原子導入用には、Ｂ₂Ｈ₆，Ｂ₄Ｈ₁₀，Ｂ₅Ｈ₉，Ｂ₅Ｈ₁₁，Ｂ₆Ｈ₁₂，Ｂ₆Ｈ₁₄等の水素化ホウ素、ＢＦ₃，ＢＣｌ₃等のハロゲン化ホウ素を挙げることができる。このほかにＡｌＣｌ₃，ＧａＣｌ₃，ＩｎＣｌ₃等も挙げることができる。特にＢ₂Ｈ₆，ＢＦ₃が適している。
【０２８４】
第Ｖ族原子導入用の出発物質として有効に使用されるものとしては、具体的にはＰ原子導入用には、ＰＨ₃，Ｐ₂Ｈ₄等の水素化リン、ＰＨ₄Ｉ，ＰＦ₃，ＰＦ₅，ＰＣｌ₃，ＰＣｌ₅，ＰＢｒ₃，ＰＢｒ₅，ＰＩ₃等のハロゲン化リンを挙げることができる。このほかにＡｓＨ₃，ＡｓＦ₃，ＡｓＣｌ₃，ＡｓＢｒ₃，ＡｓＦ₅，ＳｂＦ₃，ＳｂＦ₅，ＳｂＣｌ₃，ＳｂＣｌ₅，ＢｉＨ₃，ＢｉＣｌ₃，ＢｉＢｒ₃等も挙げることができる。特にＰＨ₃，ＰＦ₃，ＡｓＨ₃が適している。
【０２８５】
また、原料ガスには、Ｈ₂、Ｄ₂、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ等の希釈ガスを含んでいても良い。
【０２８６】
更に、原料ガスには所望の膜厚の不純物ドープ層を堆積によって形成するには十分少ない量のＳｉ原子を含有するガスおよび／またはＣ、Ｏ、Ｎ等の原子を含有するガスを含んでいても良い。
【０２８７】
なお、このようなＳｉ原子を含有するガスとしては、ＳｉＨ₄，Ｓｉ₂Ｈ₆，ＳｉＦ₄，ＳｉＦＨ₃，ＳｉＦ₂Ｈ₂，ＳｉＦ₃Ｈ，Ｓｉ₃Ｈ₈，ＳｉＤ₄，ＳｉＨＤ₃，ＳｉＨ₂Ｄ₂，ＳｉＨ₃Ｄ，Ｓｉ₂Ｄ₃Ｈ₃等が挙げられる。また、Ｃ原子を含有するガスとしてはＣＨ₄，ＣＤ₄，ＣｎＨ_2n+2（ｎは整数），Ｃ_nＨ_2n（ｎは整数），Ｃ₂Ｈ₂，Ｃ₆Ｈ₆，ＣＯ₂，ＣＯ等が、Ｏ原子を含有するガスとしてはＯ₂，ＣＯ，ＣＯ₂，ＮＯ，ＮＯ₂，Ｎ₂Ｏ，ＣＨ₃ＣＨ₂ＯＨ，ＣＨ₃ＯＨ等が、Ｎ原子を含有するガスとしてはＮ₂，ＮＨ₃，ＮＤ₃，ＮＯ，ＮＯ₂，Ｎ₂Ｏ等が挙げられる。
【０２８８】
該成膜室に投入される放電電力は、高周波、マイクロ波等前記原料ガスを電離しグロー放電プラズマを形成するためのものであるが、好ましくは１ｋＨｚ〜１３．５６Ｈｚの周波電力である。なお、１ｋＨｚ〜５００ｋＨｚの周波数（低周波）でプラズマドーピングを行うと、イオンの動く距離が長く、打ち込み厚みが厚くなると思われる。
【０２８９】
投入電力はプラズマ形成空間の体積に対して０．００１〜１Ｗ／ｃｍ³の範囲が好ましく、リップル等の変動が少ない安定した連続発振波であることが望ましい。放電電力とともに直流電力を投入してもよく、放電電極または放電電極とは別に設けた電極に、電極側が正になる向きに１０〜２００Ｖの電圧をスパーク等の異常放電の起こらない範囲内で投入することが好ましい。
【０２９０】
このような放電電力を成膜室に投入し、好ましくは同時に直流電力を投入し、成膜室内において原料ガスを電離、分解して、帯状基板上にｐまたはｎ型のシリコン系非単結晶半導体層の形成を行う。
【０２９１】
なお、このような成膜条件で形成される半導体層は、シリコン系材料の非晶質（いわゆる微結晶も含まれる）から多結晶までの非単結晶材料である。
【０２９２】
帯状基板を連続的に移動させながら、各成膜室１０２Ａ〜１０５Ｃ内において同時に上述のような半導体層の形成を一定時間続け、表面に半導体積層膜を形成した帯状基板を一定の長さ形成し、巻き取り室１０６内の巻き取りボビン１１０に連続的に巻き取る。
【０２９３】
帯状基板の取り出し工程
表面に半導体積層膜が形成された帯状基板が一定長さ形成され、巻き取り室のボビンに巻き取られたら、各成膜室１０２Ａ〜１０５Ｃへの放電電力の投入、原料ガスの供給および帯状基板の移動、加熱を停止し、各ガスゲートへのゲートガスの供給も停止する。各室１０１〜１０６内を一度各室に接続された真空ポンプによって排気し、成膜室１０３Ａ，１０３Ｂの排気を高真空ポンプから低真空ポンプに切り替える。次に各成膜室１０２Ａ〜１０５Ｃ内および各成膜室に原料ガスを供給した原料ガス供給系をＨｅ，Ａｒ等の不活性ガスによって十分にパージする。
【０２９４】
各成膜室および各成膜室に原料ガスを供給した原料ガス供給系のパージが終了したら、各室１０１〜１０６の排気を停止し、各室１０１〜１０６内にＨｅ、Ａｒ等の不活性ガスを大気圧よりやや低い圧力に充填して、各室内および帯状基板を冷却する。
【０２９５】
各室内および帯状基板が室温近くまで冷却されたら、装置内部に乾燥Ｎ₂、Ａｒ、Ｈｅ等ガスを導入して装置を大気圧にし、各ボビンにかかっている駆動力、トルクを落し、帯状基板の巻き出し室１０１から巻き取り室１０６までの部分を残して巻き取り室１０６内で切り、帯状基板の巻き取り室１０６から帯状基板が巻かれたボビン１１０を取り出す。
【０２９６】
なお、本発明の装置において、帯状基板を装置内に投入するあるいは装置外に取り出すにあたり、帯状基板の巻き出し室１０１や巻き取り室１０６の内部は大気にさらされることになるが、一連の成膜室１０２Ａ〜１０５Ｃ内に大気が流入すると成膜室内壁面に水蒸気や酸素等の不純物ガスが吸着し、形成される半導体膜の特性に影響を及ぼす場合がある。したがって、帯状基板の巻き出し室１０１と成膜室１０２Ａの間および帯状基板の巻き取り室１０６と成膜室１０５Ｃとの間に適宜の大気流入防止手段を設けて、いわゆるロードロック構造としてもよい。この場合、大気流入防止手段としては、成膜室１０２Ａ〜１０５Ｃの内部を減圧状態に保つための真空シール手段や、成膜室１０２Ａ〜１０５Ｃに膜形成に影響を与えないＨｅ等の不活性ガスや高純度窒素等のガスを導入して大気圧以上に加圧し、巻き出し室１０１や巻き取り室１０６への清浄なガスの流れを形成して大気の流入を阻止するガス流による大気流入阻止手段等が挙げられる。
【０２９７】
ただし、シール構造を設ける場合、成膜室１０２Ａ〜１０５Ｃを真空に保持したまま、成膜室１０２Ａ〜１０５Ｃの内部に帯状基板を貫通させることはきわめて困難なので、帯状基板１０８が成膜室１０２Ａ〜１０５Ｃを貫通した状態で真空封止状態が維持できるように、シール構造としては帯状基板を挟み込んだ形で真空を保持できるように設計されたＯリング、ガスケット、ヘリコフレックス、磁性流体等を用いた機械的封止構造とすることが望ましい。
【０２９８】
また、上記の大気流入防止手段はマイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室１０３Ａ、１０３Ｂに設けてもよい。マイクロ波プラズマＣＶＤ法によるｉ型層成膜室では高速成膜が行われるため、その内部には他の成膜室よりも多量の半導体膜が付着する。多量の膜が付着したまま半薄体膜の形成を続けると、マイクロ波導入窓のマイクロ波透過率が低下して投入電力が低下したり、剥れた膜片が半導体膜に付着して欠陥が発生したりするため、成膜室１０３の内部は定期的に清掃する必要がある。その際に他の成膜室に大気が流入して影響を及ぼすことを防止するためにも、上記の大気流入防止手段を配設することは有効で、成膜室１０３Ａ、１０３Ｂと他の成膜室との間にも大気流入防止手段を配設することが望ましい。
【０２９９】
以上の一連の工程によって、本発明の装置によって帯状基板上に連続的に半導体積層膜を形成することができる。
【０３００】
【実施例】
以下、本発明を半導体積層膜の連続形成装置を用いての実施例を示すが、本発明はこれらの実施例によって何ら限定されるものではない。
【０３０１】
まず、２層タンデム型素子の実施例を示す。
【０３０２】
（実施例１−１）
装置例１−１で示した本発明の半導体積層膜の連続形成装置を用い、基板上にｉ型半導体層がそれぞれ非晶質シリコンゲルマニウム、非晶質シリコンからなる２個のｎｉｐ構造の光起電力素子を順に積層し、ｎｉｐｎｉｐ構造のシリコン系非単結晶半導体を積層した光起電力素子を連続的に形成した。なお、成膜室１０３においてｉ型半導体層を原料ガス中のゲルマニウム原子を含有する原料ガスの濃度の異なる３室で形成するようにして、成膜室１０３で連続的に形成されるｉ型半導体層のゲルマニウムの含有量が膜厚方向に多少多と変化するようにした。
【０３０３】
まず、ＳＵＳ４３０ＢＡ製の帯状のステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１５ｍｍ）の表面にスパッタリング法により５００ｎｍのＡｇ層と、約２μｍのＺｎＯ透明導電層とを形成、積層した、徴小な凹凸表面を有する帯状基板をボビン１０９に巻き付けた状態で帯状基板の巻き出し室１０１にセットし、該帯状基板を各ガスゲート１０７を介して成膜室１０２Ａ〜１０５Ｂを貫通させ、帯状基板の巻き取り室１０６まで渡し、弛まない程度に張力をかけた。なお、帯状基板の巻き取り室１０６には十分に乾燥したアラミド紙製の保護フィルム（デュポン製ノーメックス（商品名）、幅１２ｃｍ×長さ２００ｍ×厚さ０．０５ｍｍ）の巻き付けられたボビンをセットし、帯状基板とともに該保護フィルムが巻き込まれるようにした。
【０３０４】
帯状基板をセットした後、各室１０１〜１０６内を不図示のロータリーポンプとメカニカルブースターポンプを組み合わせたポンプで一度真空排気し、引き続き排気しながらＨｅガスを導入して約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベーキングした。
【０３０５】
加熱ベーキングの後、各室１０１〜１０６を一度真空排気し、引き続き成膜室１０１，１０２Ａ，１０５Ａ，１０２Ｂ，１０４，１０５Ｂ，１０６をそれぞれの成膜室に接続したロータリーポンプとメカニカルブースターポンプを組み合わせたポンプで、成膜室１０３Ａをそれぞれの成膜室に接続した各２台の油拡散ポンプ（バリアン社製ＨＳ−１６）で排気しながら、各ガスゲート１０７にゲートガスとしてＨ₂を各５００ｓｃｃｍ、各成膜室１０２Ａ〜１０５Ｂにそれぞれの原料ガスを所定流量導入した。そして、各室１０１〜１０６の排気管に設けたスロットルバルブの開度を調節することにより、帯状基板の巻き出し室１０１、巻き取り室１０６の内圧を１２５Ｐａに、成膜室１０２Ａ，１０３，１０５Ａ，１０２Ｂ，１０４，１０５Ｂの内圧をそれぞれ１３０Ｐａ，約１Ｐａ，１３０Ｐａ，１３０Ｐａ，１３５Ｐａ，１３０Ｐａに設定した。
【０３０６】
各室の圧力が安定したところで、帯状基板の巻き取り室１０６の巻き取りボビン１１０を回転させ、帯状基板１０８を成膜室１０２Ａから１０５Ｂに向かう方向に１００ｃｍ／分の一定速度で連続的に移動させた。また、各成膜室１０２Ａ〜１０５Ｂ内に設けた不図示の温度制御装置により、移動する帯状基板が各成膜室の成膜空間内で所定の温度になるように温度制御を行った。
【０３０７】
帯状基板の温度が安定したところで、成膜室１０２Ａ，１０５Ａ，１０２Ｂ，１０４に平行平板電極から１３．５６ＭＨｚの高周波電力を、成膜室１０３の内部に設けた成膜室に、それぞれの成膜室の片側の側壁に設けたマイクロ波導入窓から２．４５ＧＨｚのマイクロ波電力を、成膜室１０５Ｂに平行平板電極から７５ｋＨｚの高周波電力をそれぞれ不図示の電源からマッチング装置を介して投入した。更に、成膜室１０３の内部の成膜室にはマイクロ波導入窓前方に帯状基板に平行に配設した棒状のバイアス電極から１３．５６ＭＨｚの高周波電力を不図示の電源からマッチング装置を介して投入した。尚、１０３の内部の各成膜室の帯状基板移動方向に対する長さは全て約２０ｃｍであったが、帯状基板表面とプラズマとの間に一定の長さの遮蔽板（プラズマ漏れガード兼用）を設けることによって半導体層の形成領域の帯状基板移動方向に対する長さを調節した。放電電力の投入により各成膜室１０２Ａ〜１０５Ｂ内の原料ガスはプラズマ化し、各成膜室内で連続的に移動する帯状基板表面に半導体膜の形成が行われ、帯状基板表面に連続的にｎｉｐｎｉｐ構造の半導体積層膜が形成された。表１に第１番目の光起電力素子を形成する成膜室１０２Ａ乃至１０５Ｂにおける成膜条件を、表２に第２番目の光起電力素子を形成する成膜室１０２Ｂ乃至１０５Ｂにおける成膜条件を示す。
【０３０８】
帯状基板の搬送を開始してから連続して１８０分間移動させ、その間に１７０分間連続して半導体積層膜の形成を行った。
【０３０９】
約１７０ｍに亘って半導体積層膜を形成した後、放電電力の投入と、原料ガスの導入と、帯状基板および成膜室の加熱とを停止し、成膜室内のパージを行い、帯状基板および装置内部を十分冷却してから装置を開け、ボビン１１０に巻かれた帯状基板を帯状基板の巻き取り室１０６から装置の外へ取り出した。
【０３１０】
更に、取り出した帯状基板を連続モジュール化装置によって連続的に加工し、本発明の装置で形成した半導体積層膜の上に、透明電極として全面に７０ｎｍのＩＴＯ（Ｉｎ₂Ｏ₃＋ＳｎＯ₂）薄膜を形成し、集電電極として一定間隔に細線状のＡｇ電極を形成し、単位素子の直列化等のモジュール化を行うことにより、バンドギャップの異なる光起電力素子を積層した２層タンデム型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。作製した太陽電池の層構成の模式図を図１２に示す。
【０３１１】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する従来のロール・ツー・ロール方式の装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１５と良好な値を示した。また、従来の装置を用いて作製した場合に±５％あったモジュール間の光電変換効率のバラツキは±３％以内に減少した。
【０３１２】
（比較例１−１）
装置例１−１で示した本発明の装置のｐ型半導体層の成膜室１０５Ｂを高周波プラズマＣＶＤ法による成膜室に変えた装置を用いて、ｉ型半導体層上の不純物ドープ層であるｐ型半導体層を全て高周波プラズマＣＶＤ法によって形成するようにした以外は実施例１−１と同様にしてｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成し、太陽電池モジュールを作製した。表３に第２番目の光起電力素子を形成する成膜室１０２Ｂ乃至１０５Ｂにおける成膜条件を示す。
【０３１３】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、実施例１−１で作製した太陽電池モジュールの光電変換効率の平均値を１．１５とした相対値で１．００と低かった。また、モジュール間の光電変換効率のバラツキも±５％大きかった。
【０３１４】
（比較例１−２）
装置例１−１で示した本発明の装置のｐ型半導体層の成膜室１０５Ａをプラズマドーピングによる成膜室に変えた装置を用いて、ｉ型半導体層上の不純物ドープ層であるｐ型半導体層を全プラズマドーピングによって形成するようにした以外は実施例１−１と同様にしてｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成し、太陽電池モジュールを作製した。表４に第１番目の光起電力素子を形成する成膜室１０２Ａ乃至１０５Ａにおける成膜条件を、表２に第２番目の光起電力素子を形成する成膜室１０２Ｂ乃至１０５Ｂにおける成膜条件を示す。
【０３１５】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、曲線因子が低く、その光電変換効率の平均値は、実施例１−１で作製した太陽電池モジュールの光電変換効率の平均値を１．１５とした相対値で０．９５と低かった。
【０３１６】
（実施例１−２）
装置例１−１で示した本発明の半導体積層膜の連続形成装置を用い、成膜室１０４において形成されるｉ型半導体層を非晶質炭化シリコンに変えた以外は実施例１−１と同様にして、基板上にｉ型半導体層がそれぞれ非晶質シリコンゲルマニウム、非晶質炭化シリコンからなる２個のｎｉｐ構造の光起電力素子を順に積層し、ｎｉｐｎｉｐ構造のシリコン系非単結晶半導体からなる光起電力素子を連続的に形成した。そして更にモジュール化を行い、２層タンデム型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。なお、第１番目の光起電力素子を形成する成膜室１０２Ａ乃至１０５Ａにおける成膜条件は実施例１−１と同じく表１に示す通りで、第２番目の光起電力素子を形成する成膜室１０２Ｂ乃至１０５Ｂにおける成膜条件のみ表５に示すように変更した。作製した太陽電池の層構成の模式図を図１２に示す。
【０３１７】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する従来のロール・ツー・ロール方式の装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１５と良好な値を示した。また、従来の装置を用いて作製した場合に±５％あったモジュール間の光電変換効率のバラツキは±３％以内に減少した。
【０３１８】
（実施例１−３）
装置例１−１で示した本発明の半導体積層膜の連続形成装置を用い、プラズマドーピングによるｐ型半導体層の成膜室１０５Ｂの放電周波数を７５ｋＨｚから１３．５６Ｈｚに変えた以外は実施例１−１と同様にして、ｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成した。そして更にモジュール化を行い、バンドギャップの異なる光起電力素子を積層した２層タンデム型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。作製した太陽電池の層構成の模式図を図１２に示す。
【０３１９】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する従来のロール・ツー・ロール方式の装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１５と良好な値を示した。また、従来の装置を用いて作製した場合に±５％あったモジュール間の光電変換効率のバラツキは±３％以内に減少した。
【０３２０】
（実施例１−４）
装置例１−１で示した本発明の半導体積層膜の連続形成装置を用い、プラズマドーピングによるｐ型半導体層の成膜室１０５Ｂに導入する原料ガス中にＳｉＨ₄ガスを約１０ｎｍの半導体層を堆積によって形成するには十分に少ない量の３ｓｃｃｍだけ加えた以外は実施例１と同様にして、ｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成した。そして更にモジュール化を行い、バンドギャップの異なる光起電力素子を積層した２層タンデム型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。作製した太陽電池の層構成の模式図を図１３に示す。
【０３２１】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する従来のロール・ツー・ロール方式の装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１４と良好な値を示した。また、従来の装置を用いて作製した場合に±５％あったモジュール間の光電変換効率のバラツキは±３以内に減少した。
【０３２２】
（比較例１−３）
装置例１−１で示した本発明の装置のｐ型半導体層の成膜室１０５Ｂに導入する原料ガス中にＳｉＨ₄ガスを約１０ｎｍの半導体層を堆積によって形成するのに十分な量の３０ｓｃｃｍだけ加えた以外は実施例１−４と同様にして、ｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成し、太陽電池モジュールを作製した。
【０３２３】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する従来のロール・ツー・ロール方式の装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対比較で０．８５と低かった。また、モジュール間の光電変換効率のバラツキは±６％と大きかった。
【０３２４】
（実施例１−５）
装置例１−１で示した本発明の半導体積層膜の連続形成装置を用い、成膜室１０２Ａ、１０２Ｂでｐ型半導体層を、成膜室１０５Ａ、１０５Ｂでｎ型半導体層を形成するようにして、形成する半導体層の伝導型を逆に変えた以外は実施例１−１と同様にして、ｐｉｎｐｉｎ構造のシリコン系非単結晶半導体の積層膜を連続的に形成した。そして更にモジュール化を行い、バンドギャップの異なる光起電力素子を積層した２層タンデム型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。表６に第１番目の光起電力素子を形成する成膜室１０２Ａ乃至１０５Ａにおける成膜条件を、表７に第２番目の光起電力素子を形成する成膜室１０２Ｂ乃至１０５Ｂにおける成膜条件を示す。作製した太陽電池の層構成の模式図を図１４に示す。
【０３２５】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｎ型半導体層を高周波プラズマＣＶＤ法によって形成する装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１５と良好な値を示した。また、従来の装置を用いて作製した場合に±５％あったモジュール間の光電変換効率のバラツキは±３％以内に減少した。
【０３２６】
（実施例１−６）
装置例１−２で示した本発明の半導体積層膜の連続形成装置を用い、マイクロ波プラズマＣＶＤ法によるｉ型半導体層の形成前及び形成後に高周波プラズマＣＶＤ法によるｉ型半導体層が形成されるようにした以外は実施例１−１とほぼ同様にして、基板上にｉ型半導体層がそれぞれ非晶質シリコンゲルマニウム、非晶質シリコンからなる２個のｎｉｐ構造の光起電力素子を順に積層し、ｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成した。そして更にモジュール化を行い、バンドギャップの異なる光起電力素子を積層した２層タンデム型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。表８に第１番目の光起電力素子を形成する成膜室２０２Ａ乃至２０５Ａにおける成膜条件を、表２に第２番目の光起電力素子を形成する成膜室２０２Ｂ乃至２０５Ｂにおける成膜条件を示す。作製した太陽電池の層構成の模式図を図１５に示す。
【０３２７】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似大陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１８と良好な値を示した。また、従来の装置を用いて作製した場合に±５％あったモジュール間の光電変換効率のバラツキは±２％以内に減少した。
【０３２８】
（実施例１−７）
装置例１−２で示した構成の本発明の半導体積層膜の連続形成装置を用い、幅３６ｃｍの幅広の帯状基板を使用した以外は実施例１−６とほぼ同様にして、ｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成し、バンドギャップの異なる太陽電池セルを積層した２層タンデム型太陽電池によって構成された、３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。
【０３２９】
本発明で用いた装置は、帯状基板の幅方向に対する寸法のみ実施例１−１〜１−６で用いた装置の３倍であった。マイクロ波プラズマＣＶＤ法による成膜室２０３内に３個備えられた成膜室には、それぞれ帯状基板の両側にマイクロ波投入手段が対向して配設され、成膜室２０３には６個のマイクロ波投入手段からマイクロ波電力を投入した。尚、対向して配設されたマイクロ波投入手段の電界方向は互いに垂直であった。表９に第１番目の光起電力素子を形成する成膜室２２０Ａ乃至２０５Ａにおける成膜条件を、表１０に第２番目の光起電力素子を形成する成膜室２０２Ｂ乃至２０５Ｂにおける成膜条件を示す。作製した太陽電池の層構成の模式図を図１４に示す。
【０３３０】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１８と良好な値を示した。また、従来の装置を用いて作製した場合に±６％あったモジュール間の光電変換効率のバラツキは±２．５％以内に減少しており、大面積にわたって高品質の光起電力素子用の半導体積層膜が均一性良く形成されたことを確認した。
【０３３１】
次に、３層タンデム型素子の実施例を示す。
【０３３２】
（実施例２−１）
装置例２−１で示した本発明の半導体積層膜の連続形成装置を用い、基板上にｉ型半導体層がそれぞれ非晶質シリコンゲルマニウム、非晶質シリコンゲルマニウム、非晶質シリコンからなる３個のｎｉｐ構造の光起電力素子を順に積層し、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半導体を積層した光起電力素子を連続的に形成した。なお、成膜室１０３Ａ，１０３Ｂにおいてｉ型半導体層を原料ガス中のゲルマニウム原子を含有する原料ガスの濃度の異なる３室で形成するようにして、成膜室１０３Ａ，１０３Ｂで連続的に形成されるｉ型半導体層のゲルマニウムの含有量が膜厚方向に多少多と変化するようにした。
【０３３３】
まず、ＳＵＳ４３０ＢＡ製の帯状のステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１５ｍｍ）の表面にスパッタリング法により５００ｎｍのＡｇ層と、約２μｍのＺｎＯ透明導電層とを形成、積層した、徴小な凹凸表面を有する帯状基板をボビン１０９に巻き付けた状態で帯状基板の巻き出し室１０１にセットし、該帯状基板を各ガスゲート１０７を介して成膜室１０２Ａ〜１０５Ｃを貫通させ、帯状基板の巻き取り室１０６まで渡し、弛まない程度に張力をかけた。なお、帯状基板の巻き取り室１０６には十分に乾燥したアラミド紙製の保護フィルム（デュポン製ノーメックス（商品名）、幅１２ｃｍ×長さ２００ｍ×厚さ０．０５ｍｍ）の巻き付けられたボビンをセットし、帯状基板とともに該保護フィルムが巻き込まれるようにした。
【０３３４】
帯状基板をセットした後、各室１０１〜１０６内を不図示のロータリーポンプとメカニカルブースターポンプを組み合わせたポンプで一度真空排気し、引き続き排気しながらＨｅガスを導入して約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベーキングした。
【０３３５】
加熱ベーキングの後、各室１０１〜１０６を一度真空排気し、引き続き成膜室１０１，１０２Ａ，１０５Ａ，１０２Ｂ，１０５Ｂ，１０２Ｃ，１０４，１０５Ｃ，１０６をそれぞれの成膜室に接続したロータリーポンプとメカニカルブースターポンプを組み合わせたポンプで、成膜室１０３Ａ，１０３Ｂをそれぞれの成膜室に接続した各２台の油拡散ポンプ（バリアン社製ＨＳ−１６）で排気しながら、各ガスゲート１０７にゲートガスとしてＨ₂を各５００ｓｃｃｍ、各成膜室１０２Ａ〜１０５Ｃにそれぞれの原料ガスを所定流量導入した。そして、各室１０１〜１０６の排気管に設けたスロットルバルブの開度を調節することにより、帯状基板の巻き出し室１０１、巻き取り室１０６の内圧を１２５Ｐａに、成膜室１０２Ａ，１０３Ａ，１０５Ａ，１０２Ｂ，１０３Ｂ，１０５Ｂ，１０２Ｃ，１０４，１０５Ｃの内圧をそれぞれ１３０Ｐａ，約１Ｐａ，１３０Ｐａ，１３０Ｐａ，約１Ｐａ，１３０Ｐａ，１３０Ｐａ，１３５Ｐａ，１３０Ｐａに設定した。
【０３３６】
各室の圧力が安定したところで、帯状基板の巻き取り室１０６の巻き取りボビン１１０を回転させ、帯状基板１０８を成膜室１０２Ａから１０５Ｃに向かう方向に１００ｃｍ／分の一定速度で連続的に移動させた。また、各成膜室１０２Ａ〜１０５Ｃ内に設けた不図示の温度制御装置により、移動する帯状基板が各成膜室の成膜空間内で所定の温度になるように温度制御を行った。
【０３３７】
帯状基板の温度が安定したところで、成膜室１０２Ａ，１０５Ａ，１０２Ｂ，１０５Ｂ，１０２Ｃ，１０４に平行平板電極から１３．５６ＭＨｚの高周波電力を、成膜室１０３Ａ，１０３Ｂの内部に設けた成膜室に、それぞれの成膜室の片側の側壁に設けたマイクロ波導入窓から２．４５ＧＨｚのマイクロ波電力を、成膜室１０５Ｃに平行平板電極から７５ｋＨｚの高周波電力をそれぞれ不図示の電源からマッチング装置を介して投入した。更に、成膜室１０３Ａ、１０３Ｂの内部の成膜室にはマイクロ波導入窓前方に帯状基板に平行に配設した棒状のバイアス電極から１３．５６ＭＨｚの高周波電力を不図示の電源からマッチング装置を介して投入した。尚、１０３Ａ、１０３Ｂの内部の各成膜室の帯状基板移動方向に対する長さは全て約２０ｃｍであったが、帯状基板表面とプラズマとの間に一定の長さの遮蔽板（プラズマ漏れガード兼用）を設けることによって半導体層の形成領域の帯状基板移動方向に対する長さを調節した。放電電力の投入により各成膜室１０２Ａ〜１０５Ｃ内の原料ガスはプラズマ化し、各成膜室内で連続的に移動する帯状基板表面に半導体膜の形成が行われ、帯状基板表面に連続的にｎｉｐｎｉｐｎｉｐ構造の半導体積層膜が形成された。表１１に第１番目の光起電力素子を形成する成膜室１０２Ａ乃至１０５Ａにおける成膜条件を、表１２に第２番目の光起電力素子を形成する成膜室１０２Ｂ乃至１０５Ｂにおける成膜条件を、表１３に第３番目の光起電力素子を形成する成膜室１０２Ｃ乃至１０５Ｃにおける成膜条件を示す。
【０３３８】
帯状基板の搬送を開始してから連続して１８０分間移動させ、その間に１７０分間連続して半導体積層膜の形成を行った。
【０３３９】
約１７０ｍにわたり半導体積層膜を形成した後、放電電力の投入と、原料ガスの導入と、帯状基板および成膜室の加熱とを停止し、成膜室内のパージを行い、帯状基板および装置内部を十分冷却してから装置を開け、ボビン１１０に巻かれた帯状基板を帯状基板の巻き取り室１０６から装置の外へ取り出した。
【０３４０】
更に、取り出した帯状基板を連続モジュール化装置によって連続的に加工し、本発明の装置で形成した半導体積層膜の上に、透明電極として全面に７０ｎｍのＩＴＯ（Ｉｎ₂Ｏ₃＋ＳｎＯ₂）薄膜を形成し、集電電極として一定間隔に細線状のＡｇ電極を形成し、単位素子の直列化等のモジュール化を行うことにより、バンドギャップの異なる光起電力素子を積層した３層タンデム型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。作製した太陽電池の層構成の模式図を図１５に示す。
【０３４１】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する従来のロール・ツー・ロール方式の装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１５と良好な値を示した。また、従来の装置を用いて作製した場合に±５％あったモジュール間の光電変換効率のバラツキは±３％以内に減少した。
【０３４２】
（比較例２−１）
装置例２−１で示した本発明の装置のｐ型半導体層の成膜室１０５Ｃを高周波プラズマＣＶＤ法による成膜室に変えた装置を用いて、ｉ型半導体層上の不純物ドープ層であるｐ型半導体層を全て高周波プラズマＣＶＤ法によって形成するようにした以外は実施例２−１と同様にしてｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成し、太陽電池モジュールを作製した。
【０３４３】
表１４に第３番目の光起電力素子を形成する成膜室１０２Ｃ乃至１０５Ｃにおける成膜条件を示す。
【０３４４】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、実施例２−１で作製した太陽電池モジュールの光電変換効率の平均値を１．１５とした相対値で１．００と低かった。また、モジュール間の光電変換効率のバラツキも±５％と大きかった。
【０３４５】
（比較例２−２）
装置例２−１で示した本発明の装置のｐ型半導体層の成膜室１０５Ａおよび１０５Ｂをそれぞれプラズマドーピングによる成膜室に変えた装置を用いて、ｉ型半導体層上の不純物ドープ層であるｐ型半導体層を全プラズマドーピングによって形成するようにした以外は実施例２−１と同様にしてｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成し、太陽電池モジュールを作製した。表１５に第１番目の光起電力素子を形成する成膜室１０２Ａ乃至１０５Ａにおける成膜条件を、表１６に第２番目の光起電力素子を形成する成膜室１０２Ｂ乃至１０５Ｂにおける成膜条件を、表１３に第３番目の光起電力素子を形成する成膜室１０２Ｃ乃至１０５Ｃにおける成膜条件を示す。
【０３４６】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、曲線因子が低く、その光電変換効率の平均値は、実施例２−１で作製した太陽電池モジュールの光電変換効率の平均値を１．１５とした相対値で０．９５と低かった。
【０３４７】
（実施例２−２）
装置例２−１で示した本発明の半導体積層膜の連続形成装置を用い、成膜室１０４において形成されるｉ型半導体層を非晶質炭化シリコンに変えた以外は実施例２−１と同様にして、基板上にｉ型半導体層がそれぞれ非晶質シリコンゲルマニウム、非晶質シリコンゲルマニウム、非晶質炭化シリコンからなる３個のｎｉｐ構造の光起電力素子を順に積層し、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半導体からなる光起電力素子を連続的に形成した。そして更にモジュール化を行い、３層タンデム型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。なお、第１番目の光起電力素子を形成する成膜室１０２Ａ乃至１０５Ａにおける成膜条件と、第２番目の光起電力素子を形成する成膜室１０２Ｂ乃至１０５Ｂにおける成膜条件とは実施例２−１と同じく表１１と表１２に示す通りで、第３番目の光起電力素子を形成する成膜室１０２Ｃ乃至１０５Ｃにおける成膜条件のみ第７表に示すように変更した。作製した太陽電池の層構成の模式図を図１５に示す。
【０３４８】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する従来のロール・ツー・ロール方式の装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１５と良好な値を示した。また、従来の装置を用いて作製した場合に±５％あったモジュール間の光電変換効率のバラツキは±３％以内に減少した。
【０３４９】
（実施例２−３）
装置例２−１で示した本発明の半導体積層膜の連続形成装置を用い、プラズマドーピングによるｐ型半導体層の成膜室１０５Ｃの放電周波数を７５ｋＨｚから１３．５６ＭＨｚに変えた以外は実施例２−１と同様にして、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成した。そして更にモジュール化を行い、バンドギャップの異なる光起電力素子を積層した３層タンデム型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。作製した太陽電池の層構成の模式図を図１５に示す。
【０３５０】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する従来のロール・ツー・ロール方式の装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１５と良好な値を示した。また、従来の装置を用いて作製した場合に±５％あったモジュール間の光電変換効率のバラツキは±３％以内に減少した。
【０３５１】
（実施例２−４）
装置例２−１で示した本発明の半導体積層膜の連続形成装置を用い、プラズマドーピングによるｐ型半導体層の成膜室１０５Ｃに導入する原料ガス中にＳｉＨ₄ガスを約１０ｎｍの半導体層を堆積によって形成するには十分に少ない量の３ｓｃｃｍだけ加えた以外は実施例２−１と同様にして、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成した。そして更にモジュール化を行い、バンドギャップの異なる光起電力素子を積層した３層タンデム型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。作製した太陽電池の層構成の模式図を図１５に示す。
【０３５２】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する従来のロール・ツー・ロール方式の装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１４と良好な値を示した。また、従来の装置を用いて作製した場合に±５％あったモジュール間の光電変換効率のバラツキは±３以内に減少した。
【０３５３】
（比較例２−３）
装置例２−１で示した本発明の装置のｐ型半導体層の成膜室１０５Ｃに導入する原料ガス中にＳｉＨ₄ガスを約１０ｎｍの半導体層を堆積によって形成するのに十分な量の３０ｓｃｃｍだけ加えた以外は実施例２−４と同様にして、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成し、太陽電池モジュールを作製した。
【０３５４】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する従来のロール・ツー・ロール方式の装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対比較で０．８５と低かった。また、モジュール間の光電変換効率のバラツキは±６％と大きかった。
【０３５５】
（実施例２−５）
装置例２−１で示した本発明の半導体積層膜の連続形成装置を用い、成膜室１０２Ａ，１０２Ｂ，１０２Ｃでｐ型半導体層を、成膜室１０５Ａ，１０５Ｂ，１０５Ｃでｎ型半導体層を形成するようにして、形成する半導体層の伝導型を逆に変えた以外は実施例１と同様にして、ｐｉｎｐｉｎｐｉｎ構造のシリコン系非単結晶半導体の積層膜を連続的に形成した。そして更にモジュール化を行い、バンドギャップの異なる光起電力素子を積層した３層タンデム型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。表１８に第１番目の光起電力素子を形成する成膜室１０２Ａ乃至１０５Ａにおける成膜条件を、表１９に第２番目の光起電力素子を形成する成膜室１０２Ｂ乃至１０５Ｂにおける成膜条件を、表２０に第３番目の光起電力素子を形成する成膜室１０２Ｃ乃至１０５Ｃにおける成膜条件を示す。作製した太陽電池の層構成の模式図を図１６に示す。
【０３５６】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｎ型半導体層を高周波プラズマＣＶＤ法によって形成する装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１５と良好な値を示した。また、従来の装置を用いて作製した場合に±５％あったモジュール間の光電変換効率のバラツキは±３％以内に減少した。
【０３５７】
（実施例２−６）
装置例２−２で示した本発明の半導体積層膜の連続形成装置を用い、マイクロ波プラズマＣＶＤ法によるｉ型半導体層の形成前及び形成後に高周波プラズマＣＶＤ法によるｉ型半導体層が形成されるようにした以外は実施例２−１とほぼ同様にして、基板上にｉ型半導体層がそれぞれ非晶質シリコンゲルマニウム、非晶質シリコンゲルマニウム、非晶質シリコンからなる３個のｎｉｐ構造の光起電力素子を順に積層し、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成した。そして更にモジュール化を行い、バンドギャップの異なる光起電力素子を積層した３層タンデム型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。
【０３５８】
表２１に第１番目の光起電力素子を形成する成膜室２０２Ａ乃至２０５Ａにおける成膜条件を、表２２に第２番目の光起電力素子を形成する成膜室２０２Ｂ乃至２０５Ｂにおける成膜条件を、表２３に第３番目の光起電力素子を形成する成膜室２０２Ｃ乃至２０５Ｃにおける成膜条件および表面処理条件を示す。作製した太陽電池の層構成の模式図を図１７に示す。
【０３５９】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似大陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１８と良好な値を示した。また、従来の装置を用いて作製した場合に±５％あったモジュール間の光電変換効率のバラツキは±２％以内に減少した。
【０３６０】
（実施例２−７）
装置例２−２で示した構成の本発明の半導体積層膜の連続形成装置を用い、幅３６ｃｍの幅広の帯状基板を使用した以外は実施例２−６とほぼ同様にして、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的に形成し、バンドギャップの異なる太陽電池セルを積層した３層タンデム型太陽電池によって構成された、３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製した。
【０３６１】
本発明で用いた装置は、帯状基板の幅方向に対する寸法のみ実施例２−１〜２−６で用いた装置の３倍であった。マイクロ波プラズマＣＶＤ法による成膜室２０３Ａ、２０３Ｂ内に各３個備えられた成膜室には、それぞれ帯状基板の両側にマイクロ波投入手段が対向して配設され、成膜室２０３Ａおよび成膜室２０３Ｂには各６個のマイクロ波投入手段からマイクロ波電力を投入した。尚、対向して配設されたマイクロ波投入手段の電界方向は互いに垂直であった。表２４に第１番目の光起電力素子を形成する成膜室２２０Ａ乃至２０５Ａにおける成膜条件を、表２５に第２番目の光起電力素子を形成する成膜室２０２Ｂ乃至２０５Ｂにおける成膜条件を、表２６に第３番目の光起電力素子を形成する成膜室２０２Ｃ乃至２０５Ｃにおける成膜条件および表面処理条件を示す。作製した太陽電池の層構成の模式図を図１７に示す。
【０３６２】
作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて特性評価を行ったところ、その光電変換効率の平均値は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によって形成する装置を用いて作製した太陽電池モジュールの光電変換効率の平均値を１．００とした相対値で１．１８と良好な値を示した。また、従来の装置を用いて作製した場合に±６％あったモジュール間の光電変換効率のバラツキは±２．５％以内に減少しており、大面積にわたって高品質の光起電力素子用の半導体積層膜が均一性良く形成されたことを確認した。
【０３６３】
【表１】

【０３６４】
【表２】

【０３６５】
【表３】

【０３６６】
【表４】

【０３６７】
【表５】

【０３６８】
【表６】

【０３６９】
【表７】

【０３７０】
【表８】

【０３７１】
【表９】

【０３７２】
【表１０】

【０３７３】
【表１１】

【０３７４】
【表１２】

【０３７５】
【表１３】

【０３７６】
【表１４】

【０３７７】
【表１５】

【０３７８】
【表１６】

【０３７９】
【表１７】

【０３８０】
【表１８】

【０３８１】
【表１９】

【０３８２】
【表２０】

【０３８３】
【表２１】

【０３８４】
【表２２】

【０３８５】
【表２３】

【０３８６】
【表２４】

【０３８７】
【表２５】

【０３８８】
【表２６】

【０３８９】
【発明の効果】
本発明によれば、ロール・ツー・ロール方式で、高晶質の光起電力素子用の半導体積層膜を大面積に特性のバラツキやムラなく、高速かつ連続的に形成することができる。
【０３９０】
さらに、本発明によれば、光劣化が少なく、高い光電変換効率が得られる２層または３層のタンデム型の光起電力素子用の半導体積層膜を大面積に高速かつ連続的に形成することができる。
【図面の簡単な説明】
【図１】本発明の２層のタンデム型の光起電力素子の連続形成装置の一例を示す模式的断面図である。
【図２】本発明の３層のタンデム型の光起電力素子の連続形成装置の一例を示す模式的断面図である。
【図３】本発明の装置におけるマイクロ波プラズマＣＶＤ法による成膜室の一例を示す模式的断面図である。
【図４】成膜室ユニットの一例を示す模式図である。
【図５】本発明の装置における高周波プラズマＣＶＤ法による成膜室の一例を示す模式的断面図である。
【図６】（ａ）は、本発明の装置における帯状基板の巻き出し室の一例を示す模式的断面図であり、（ｂ）は帯状基板の巻き取り室の一例を示す模式的断面図である。
【図７】ステアリング機構の一例を示す模式図である。
【図８】本発明の２層のタンデム型の光起電力素子の連続形成装置の他の一例を示す模式的断面図である。
【図９】本発明の２層のタンデム型の光起電力素子の連続形成装置の他の一例を示す模式的断面図である。
【図１０】本発明の３層のタンデム型の光起電力素子の連続形成装置の他の一例を示す模式的断面図である。
【図１１】本発明の３層のタンデム型の光起電力素子の連続形成装置の他の一例を示す模式的断面図である。
【図１２】本発明の２層のタンデム型の光起電力素子の一例を示す模式的断面図である。
【図１３】本発明の２層のタンデム型の別の光起電力素子の一例を示す模式的断面図である。
【図１４】本発明の２層のタンデム型のさらに別の光起電力素子の一例を示す模式的断面図である。
【図１５】本発明の３層のタンデム型の光起電力素子の一例を示す模式的断面図である。
【図１６】本発明の３層のタンデム型の別の光起電力素子の一例を示す模式的断面図である。
【図１７】本発明の３層のタンデム型のさらに別の光起電力素子の一例を示す模式的断面図である。
【符号の説明】
１０１，２０１，７０２Ａ 帯状基板の巻き出し室、
１０２Ａ，１０２Ｂ，１０２Ｃ，２０２Ａ，２０２Ｂ，２０２Ｃ 高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層の成膜室、
１０３Ａ，１０３Ｂ，２０３Ａ，２０３Ｂ マイクロ波プラズマＣＶＤ法によるｉ型半導体層の成膜室、
１０４，２０４ 高周波プラズマＣＶＤ法によるｉ型半導体層の成膜室、
１０５Ｃ，２０５Ｃ プラズマドーピングによるｐ（またはｎ）型半導体層の成膜室、
１０６，２０６，７０２Ｂ 帯状基板の巻き取り室、
１０７，２０７，４０３，４０４，６０３，６０４，７０５Ａ，７０５Ｂ ガスゲート、
１０８，２０８，４０１，５０１，６０１，７０１Ａ，７０１Ｂ，８０１ 帯状基板、
１０９，２０９，７０３Ａ 帯状基板の巻き出しボビン、
１１０，２１０，７０３Ｂ 帯状基板の巻き取りボビン、
７０６Ａ 保護フィルムの巻き取りボビン、
７０６Ｂ 保護フィルムの巻き出しボビン、
２１１Ａ，２１１Ｂ，２１２Ａ，２１２Ｂ 高周波プラズマＣＶＤ法によるｉ型半導体層の成膜室、
４０２，６０２ 真空容器、
４０５，５０５ 放電室ユニット、
４０６，４０７，４０８，５０６，５０７，５０８ 成膜室、
４０９，４１０，４１１，５１１，６０７ 原料ガス導入管、
４１２，４１３，４１４，５１４ 圧力測定管、
４１５，４１６，４１７，５１５，５１６，５１７ バイアス電極、
４１８，４１９，４２０，５１８，５１９，５２０ マイクロ波導入窓、
４２１，４２２，４２３，４２４，５２１，５２２，５２３，５２４ 穴開き仕切板、
４２５，４２６，６０８，７０８Ａ，７０８Ｂ 排気管、
４２７ 荒引き用排気管、
４２８，５２８ 粉受け板、
４２９，５２９，６１１ プラズマ漏れガード、
４３０ 成膜室温度御御装置、
４３１，６１２ 蓋、
４３２，６１３，６１４ ランプヒーター、
４３３，４３４，４３５ 基板温度制御装置、
４３６，４３７，４３８，４３９，６１５，６１６ 熱電対、
４４０，６１７ リフレクター、
４４１，４４５，６１８ 支持ローラー、
４４２ 分離通路、
４４３，４４４ ゲートガス導入管、
５５０ 矩形導波管、
５５１ モード変換器、
５５２，５５３ アルミナセラミックス製円板、
６０５ 放電室、
６０６ 放電電極、
６０９ ブロックヒーター、
６１０ 放電室外部排気口、
７０４Ａ，７０４Ｂ，８０４ ローラー、
７０７Ａ，７０７Ｂ 保護フィルム、
８０２ 横ズレ検知機構、
８０３ 回転機構、
８０５ 帯状基板の移動方向、
８０６ 軸受、
１２０１，１３０１，１４０１，１５０１，１６０１，１７０１ 基板、
１２０２Ａ，１２０２Ｂ，１３０２Ａ，１４０２Ａ，１４０２Ｂ，１５０２Ａ，１５０２Ｂ，１６０２Ａ，１７０２Ａ，１７０２Ｂ 高周波プラズマＣＶＤ法によるｎ型半導体層、
１２０３，１３０３，１４０３，１５０３，１６０３，１７０３ マイクロ波プラズマＣＶＤ法によるｉ型半導体層、
１２０４，１３０４，１４０４，１４０８，１４０９，１５０４，１６０４，１７０４，１７０８，１７０９ 高周波プラズマＣＶＤ法によるｉ型半導体層、１２０６，１４０６，１５０６，１７０６ プラズマドーピングによるｐ型半導体層、
１２１０，１３１０，１４１０，１５１０，１６１０，１７１０ 透明導電膜、
１２１１，１３１１，１４１１，１５１１，１６１１，１７１１ 集電電極、１２０５Ａ，１３０５Ａ，１３０５Ｂ，１４０５Ｂ，１５０５Ａ，１６０５Ａ，１６０５Ｂ，１７０５Ｂ 高周波プラズマＣＶＤによるｐ型半導体層、
１３０７，１６０７ プラズマドーピングによるｎ型半導体層。

Claims (18)

1. シリコン系非単結晶半導体からなり、第１の導電型を有する第１半導体層と、マイクロ波プラズマＣＶＤ法により形成された第１ｉ型半導体層と、第１導電型とは反対導電型を有する第２半導体層と、第１導電型を有する第３半導体層と、高周波プラズマＣＶＤ法により形成された第２ｉ型半導体層と、第１導電型とは反対導電型を有する第４半導体層との積層構造を有し、
   前記第２半導体層が高周波プラズマＣＶＤ法により形成され、前記第４半導体層がプラズマドーピングにより形成されたことを特徴とする光起電力素子。
2. 基板上にシリコン系非単結晶半導体の積層膜を形成する光起電力素子形成方法において、高周波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形成する工程と、マイクロ波プラズマＣＶＤ法によりｉ型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｐ（またはｎ）型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｉ型半導体層を形成する工程と、プラズマドーピングによりｐ（またはｎ）型半導体層を形成する工程とを有することを特徴とする光起電力素子の形成方法。
3. 帯状基板上にシリコン系非単結晶半導体の積層膜を連続的に形成する光起電力素子形成装置において、少なくとも帯状基板の巻き出し室と、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室と、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室と、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室と、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室と、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、プラズマドーピングによるｐ（またはｎ）型半導体層成膜室と、帯状基板の巻き取り室とを、前記帯状基板を移動させる方向に沿ってこの順に配置し、かつ各々をガスゲートを介して接続して、前記各成膜室を貫通し連続して移動する前記帯状基板上に、シリコン系非単結晶半導体の積層膜を連続的に形成することを特徴とする光起電力素子形成装置。
4. 前記ガスゲートを介して配置した前記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、前記高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室との間に、さらに高周波プラズマＣＶＤ法によるｉ型半導体層成膜室をガスゲートを介して配置したことを特徴とする請求項３に記載の光起電力素子形成装置。
5. 前記ガスゲートを介して配置した前記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、前記高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室との間に、さらに高周波プラズマＣＶＤ法によるｉ型半導体層成膜室をガスゲートを介して配置したことを特徴とする請求項３または４に記載の光起電力素子形成装置。
6. シリコン系非単結晶半導体からなり、第１の導電型を有する第１半導体層と、マイクロ波プラズマＣＶＤ法により形成された第１ｉ型半導体層と、第１導電型とは反対導電型を有する第２半導体層と、第１の導電型を有する第３半導体層と、主たる部分がマイクロ波プラズマＣＶＤ法により形成された第２ｉ型半導体層と、第１導電型とは反対導電型を有する第４半導体層と、第１導電型を有する第５半導体層と、高周波プラズマＣＶＤ法により形成された第３ｉ型半導体層と、第１導電型とは反対導電型を有する第６半導体層との積層構造を有し、
   前記第２半導体層及び前記第４半導体層が高周波プラズマＣＶＤ法により形成され、前記第６半導体層がプラズマドーピングにより形成されたことを特徴とする光起電力素子。
7. 基板上にシリコン系非単結晶半導体の積層膜を形成する光起電力素子形成方法において、高周波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形成する工程と、マイクロ波プラズマＣＶＤ法によりｉ型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｐ（またはｎ）型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形成する工程と、マイクロ波プラズマＣＶＤ法によりｉ型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｐ（またはｎ）型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形成する工程と、高周波プラズマＣＶＤ法によりｉ型半導体層を形成する工程と、プラズマドーピングによりｐ（またはｎ）型半導体層を形成する工程とを有することを特徴とする光起電力素子の形成方法。
8. 帯状基板上にシリコン系非単結晶半導体の積層膜を連続的に形成する光起電力素子形成装置において、少なくとも帯状基板の巻き出し室と、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室と、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室と、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室と、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室と、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室と、高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室と、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室と、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、プラズマドーピングによるｐ（またはｎ）型半導体層成膜室と、帯状基板の巻き取り室とを、前記帯状基板を移動させる方向に沿ってこの順に配置し、かつ各々をガスゲートを介して接続して、前記各成膜室を貫通し連続して移動する前記帯状基板上に、シリコン系非単結晶半導体の積層膜を連続的に形成することを特徴とする光起電力素子形成装置。
9. 前記ガスゲートを介して配置した前記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、前記高周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成膜室との間の少なくとも一箇所に、さらに高周波プラズマＣＶＤ法によるｉ型半導体層成膜室をガスゲートを介して配置したことを特徴とする請求項８に記載の光起電力素子形成装置。
10. 前記ガスゲートを介して配置した前記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、前記高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室との間の少なくとも一箇所に、さらに高周波プラズマＣＶＤ法によるｉ型半導体層成膜室をガスゲートを介して配置したことを特徴とする請求項８または９に記載の光起電力素子形成装置。
11. 前記プラズマドーピングがプラズマ処理であることを特徴とする請求項２に記載の光起電力素子の形成方法。
12. 前記プラズマ処理の放電周波数が１ｋＨｚ〜５００ｋＨｚであることを特徴とする請求項１１に記載の光起電力素子の形成方法。
13. 前記プラズマドーピングにおいて水素ガス流量が不純物元素を含有するガス流量の１０倍以上であることを特徴とする請求項２に記載の光起電力素子の形成方法。
14. 前記プラズマドーピングにおいて基板温度が４００℃以下であることを特徴とする請求項２に記載の光起電力素子の形成方法。
15. 前記プラズマドーピングがプラズマ処理であることを特徴とする請求項７に記載の光起電力素子の形成方法。
16. 前記プラズマ処理の放電周波数が１ｋＨｚ〜５００ｋＨｚであることを特徴とする請求項１５に記載の光起電力素子の形成方法。
17. 前記プラズマドーピングにおいて水素ガス流量が不純物元素を含有するガス流量の１０倍以上であることを特徴とする請求項７に記載の光起電力素子の形成方法。
18. 前記プラズマドーピングにおいて基板温度が４００℃以下であることを特徴とする請求項７に記載の光起電力素子の形成方法。

Images