JP3650433B2

JP3650433B2 - アンテナスイッチ

Info

Publication number: JP3650433B2
Application number: JP18283895A
Authority: JP
Inventors: 克彦林
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1995-07-19
Filing date: 1995-07-19
Publication date: 2005-05-18
Anticipated expiration: 2015-07-19
Also published as: JPH0936603A

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯電話、自動車電話等の無線機器、或いはその他各種通信機器等の分野において利用可能なアンテナスイッチに関し、特に、多層基板を使用し、ＳＭＤ（表面実装部品）化したアンテナスイッチに関する。
【０００２】
【従来の技術】
図６は従来例の説明図であり、Ａ図は例１、Ｂ図は例２である。以下、図６に基づいて従来例を説明する。
【０００３】
図６のＡ中Ｃ５０〜Ｃ５３は直流カット及び、交流ショート用コンデンサ、Ｌ５０は高周波信号に対するチョークコイル、Ｄ１、Ｄ２はＰＩＮダイオード、ＳＬはストリップライン、ＶｃｏｎｔはＰＩＮダイオードをＯＮ／ＯＦＦさせるバイアス電流の電源端子、ＴＸは送信入力端子、ＲＸは受信出力端子、ＡＮＴはアンテナ端子である。
【０００４】
先ず基本的動作について説明すると、上記のようなアンテナスイッチＶｃｏｎｔよりバイアス電流が入力されるとＤ１及びＤ２のＰＩＮダイオードがＯＮ状態となり、ＰＩＮダイオードの両端の抵抗は非常に小さな導通状態になる。この時ストリップラインＳＬのＰＩＮダイオードＤ２が接続した側が接地状態となるため、その長さがＴＸ端子から入力された信号の波長の１／４波長に設定されていればストリップラインＳＬのＤ１側端部ではストリップラインＳＬの１／４波長共振のために入力インピーダンスが無限大になる。そのため、ＴＸ端子から入力された信号はＰＩＮダイオードＤ１通過し、殆どがＡＮＴ端子へ流れる。この時のＴＸ端子からＲＸ端子への漏れをアイソレーションと呼ぶ。
【０００５】
一方、Ｖｃｏｎｔからのバイアス電流を切るとＰＩＮダイオードＤ１及びＤ２はＯＦＦ状態となり、ＰＩＮダイオード両端の抵抗は無限大となる。この時ＴＸ端子側はＰＩＮダイオードＤ１でＡＮＴ端子と絶縁状態となるが、ＲＸ端子側は、ＰＩＮダイオードＤ２のＯＦＦによりコンデンサＣ５３とストリップラインＳＬは導通状態となるためＡＮＴ端子から入力した信号の殆どがＲＸ端子へ流れる。
【０００６】
一般に送信電力は受信電力に比べ非常に大きいため、アイソレーションは送信時のＴＸ−ＲＸ端子間において重要であるが、受信時は余り重要視する必要はない。
【０００７】
また、他の従来例を図６のＢに示す。図６のＢ中Ｃ６０〜Ｃ６４はコンデンサ、Ｌ６０、Ｌ６１、はコイル、その他共通する記号は前述の通りである。
この回路ではストリップライン共振器を使う代わりにコイルＬ６１及びコンデンサＣ６４を使用し、ＴＸ−ＡＮＴ間及びＡＮＴ−ＲＸ間の挿入損失、更にＰＩＮダイオードＯＮ時のＴＸ−ＲＸ間のアイソレーションが良好になるようにコイルＬ６１及びコンデンサＣ６４の定数は調整される。このアンテナスイッチの動作は図６のＡと基本的に同様であるが、この方式ではＰＩＮダイオードＯＮ時はコイル６１及びコンデンサＣ６４がＴＸ端子から入力される信号に対して並列共振することによりアイソレーションを発現させるため、それらの定数は並列共振を起こす組み合わせに設定される必要がある。
【０００８】
【発明が解決しようとする課題】
前記のような従来のものにおいては、次のような課題があった。
(1) ストリップライン共振器を使用した上記のアンテナスイッチは使用する周波数に対して、その波長の１／４の長さのストリップライン共振器を形成する必要があるため小型のＳＭＤ化したアンテナスイッチを設計する場合、小型化を困難にしている。
【０００９】
(2) ストリップライン共振器を使用した上記のアンテナスイッチを多層基板で設計する場合、ストリップライン共振器を基板内に収納させる必要があり、通常ＧＮＤ電極で挟まれたトリプレート型のストリップライン共振器にするが、その共振器のＱ及びラインインピーダンスを確保するためにはＧＮＤ電極とストリップラインの間の距離をある程度大きく設定する必要がある。そのため、基板として厚くなりやすい。このことは基板をセラミックで設計した場合、焼成時に脱バインダーしづらく、且つ製造時に元基板から部品としての基板形状に個別分割する際に困難を伴うという問題がある。
【００１０】
(3) コイルを使用した上記のアンテナスイッチは、５００ＭＨｚ程度の周波数では波長の影響を受けずに小型のモジュールとして構成するのに有効であるが、１ＧＨｚ及びそれを超える帯域ではＰＩＮダイオードのもつ周波数特性及びコイル自身が持つ浮遊容量によりＴＸ−ＡＮＴ間及びＡＮＴ−ＲＸ間の挿入損失、とＰＩＮダイオードＯＮ時のＴＸ−ＲＸ間のアイソレーションを両立させづらくなり、実質的には使用できなくなる。
【００１１】
本発明はアンテナスイッチの小型化、薄型化、軽量化を実現する共に、低挿入損失で十分なアイソレーションを得ることのできるアンテナスイッチの実現を目的とする。
【００１２】
【課題を解決するための手段】
本発明は上記の目的を達成するため、次のように構成した。
【００１３】
(1) ：複数の誘電体シート上に、アンテナスイッチを構成する受動素子をパターン形成し、それらを積層形成した多層基板上にＰＩＮダイオードを搭載したアンテナスイッチであって、前記多層基板実装面を底面とし、ＰＩＮダイオードを搭載する面を上面とした時に、前記多層基板の底面側は誘電体層に略全面にわたって接地電極を形成し、積層方向でその直ぐ上の層に接地コンデンサの対向電極を配置した接地コンデンサ部を形成し、前記多層基板の上部側には同一平面上に、コンデンサ素子パターンと、コイル素子パターンとを混在させて複数形成したコンデンサ及びコイル形成部からなる多層基板を用いたことを特徴とする。
【００１４】
(2) ：前記 (1) のアンテナスイッチにおいて、前記コンデンサ及びコイル形成部は複数層からなり、前記コンデンサ素子は多層基板に対して垂直方向に対して略同一領域に複数層に渡り形成された電極パターンにより形成され、前記コイル素子は多層基板に対して垂直方向の略同一領域に複数層に渡り形成された螺旋状のコイル素子となるような電極パターンにより形成されたことを特徴とする。
(3) ：前記 (1) 又は (2) のアンテナスイッチにおいて、前記多層基板を構成する誘電体はセラミック材料であって、前記多層基板の焼成後の厚みは１．５ｍｍであることを特徴とする。
【００１５】
(4) ：前記 (1) 乃至 (3) のいずれかに記載のアンテナスイッチにおいて、前記コイルは前記多層基板の表面に形成されるＰＩＮダイオードを搭載するための電極との重なりを避けて形成したことを特徴とする。
(5) ：前記 (1) 乃至 (4) のいずれかに記載のアンテナスイッチにおいて、前記多層基板の側面側に外部接続端を設けたことを特徴とする。
(6) ：前記 (1) 乃至 (5) のいずれかに記載のアンテナスイッチにおいて、前記アンテナスイッチは、制御電源端子に近い第１のＰＩＮダイオードと、それに続く第２のＰＩＮダイオードとの間に接続したインダクタンス素子を備え、前記制御電源端子に印加する制御電源により前記ＰＩＮダイオードをオン／オフ制御して送受信の切り替えを行う構成であることを特徴とする。
(7) ：前記 (1) 乃至 (6) のいずれかに記載のアンテナスイッチにおいて、前記アンテナスイッチにローパスフィルタが付加されたことを特徴とする。
(8) ：前記 (1) 乃至 (7) のいずれかに記載のアンテナスイッチにおいて、前記インダクタンス素子に対し、インピーダンス補正用の容量素子を並列接続したことを特徴とする。
【００１６】
（作用）
前記構成に基づく本発明の作用を、図１に基づいて説明する。
本構成は上記のように構成したので、次の様な作用がある。
【００１７】
コイルは通常周波数に対して直線的にインピーダンスを増大させる。（Ｚ＝ωＬＺ：インピーダンス、ω：角周波数、Ｌ：コイルの持つインダクタンス）しかし、高周波帯ではコイル自身がもつ浮遊容量により周波数に対して非直線的にインピーダンスが増大し、自己共振に行き着く。そのため高周波帯ではコイルのもつ浮遊容量は無視できない。
【００１８】
そこで本発明では、ＰＩＮダイオードのＤ１とＤ２の間に挿入するコイルＬ１１に対して予め浮遊容量分を含めるためにコンデンサＣ１４（インピーダンス補正用のコンデンサ）を並列に付加して回路計算を行った。
【００１９】
回路計算を行うに当たりＰＩＮダイオードの周波数特性は予めＳパラメータとして実測し、その結果を図１のＡの等価回路の伝送方程式に代入して、最適なコンデンサ及びコイルの定数を求めた結果、図１のＡの等価回路で対象となる信号の通過帯（ＴＸ−ＡＮＴ、ＡＮＴ−ＲＸ端子間）で挿入損失を最小化し、ＰＩＮダイオードのＯＮ時のＴＸ−ＲＸ間のアイソレーションを２０ｄＢ以上確保できる定数の組み合わせがあることが判明した。
【００２０】
この時のコンデンサＣ１４の容量値はコイルＬ１１の浮遊容量よりある程度大きな値となり、コイルＬ１１とコンデンサＣ１４の並列共振周波数は送信及び受信周波数付近の周波数にはならない。従って、従来例にあったように共振現象によってアイソレーションを発現しているのではない。
【００２１】
一方、ストリップライン共振器を使用せずにコンデンサとコイルの構成でアンテナスイッチを構成できるため、複数の誘電体シート上に受動素子をパターン形成し、それらを積層整形した多層基板に図１のＡの等価回路を使ってアンテナスイッチを構成すればアンテナスイッチを小型化する上で好適である。
【００２２】
図１のＢに多層基板でアンテナスイッチを構成したときの概略の断面図を示してある。図にあるように多層基板１２は、積層方向で下側の層にＧＮＤ電極パターン１１がその層の表面の略全面に形成され、その上側の層に接地コンデンサの対向電極が形成され、それらにより接地コンデンサ部を形成するようにする。これによりアンテナスイッチを搭載するマザーボードからの電気的影響を受けにくい構成となる。
【００２３】
更に、前記接地コンデンサ部の上側に殆どパターンが施されていないスぺーサー部を設定し、そのスペーサー部の積層方向で上側に前記接地コンデンサ以外のコンデンサ及びコイルを混在させてパターニングを行うコンデンサ及びコイル形成部を設定する。これにより、パターニングされたコンデンサ及びコイルはＧＮＤに対する浮遊容量を低下させることができる。特に、コイルは積層方向で電極パターンが近くに存在するとＱが劣化する傾向があり、それにより挿入損失の悪化や、アイソレーションの低下が起こるため、ＧＮＤから距離を置くと共に、基板表面の部品搭載用電極からもはずれた位置にパターニングしたほうが更に良好である。
【００２４】
このような上記構成にすることにより、ストリップラインを基板に内蔵した設計に比べ基板内のスペースの利用度があがり、かつスペーサー部の厚みは、ＧＮＤ電極でストリップラインを挟むトリプレート型のストリップライン共振器で設定される時のＧＮＤ電極とストリップラインの間の距離程度のスぺーサー層の厚みからアンテナスイッチの特性によっては設定できる。そのため、トリプレート型のストリップライン共振器を使ったアンテナスイッチの基板の厚みに比べれば、上記構成の基板の厚みは約半分に近い厚みで設計可能となる。
【００２５】
従って、上記多層基板の構成によって小型化が可能で、基板厚みを従来の設計よりも薄く設計でき、しかも低挿入損失でかつ十分なアイソレーションを有するアンテナスイッチが可能となる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図２〜図５は本発明の実施の形態例１を示した図であり、中、図１、図６と同じものは同一符号で示してある。
【００２７】
また、図２はアンテナスイッチの回路図、図３はアンテナスイッチの分解斜視図、図４のＡはダイオードのパッケージを示した図、図４のＢはアンテナスイッチの完成品を示した図である。なお、図１と同一のものは同一符号で示してある。
【００２８】
図２の回路図においてＣ２０〜Ｃ２４はコンデンサ、Ｌ２０〜Ｌ２２はコイルである。本実施例回路は約１ＧＨｚ付近で使用するアンテナスイッチであり、図１のＡの等価回路に比べコイルＬ２２が付加されているが、これはＡＮＴ−ＲＸ間の挿入損失を改善するために付加されたものであり、その定数は数ｎＨ程度であったので上記周波数帯ではそれ自身がもつ浮遊容量をある程度無視しても計算上大きな影響がなかったためコイルＬ２２はそのまま使用した。また、コンデンサＣ２４の容量値は、コイルＬ２１が有する浮遊容量を自己共振周波数の測定を予め行って算出しておき、その値の分だけ差し引いた容量値に設定した。
【００２９】
図４のＡ、Ｂにおいて１はアンテナ接続端子（ＡＮＴ）、２〜４及び６は接地端子（ＧＮＤ）、５は受信信号出力端子（ＲＸ）、７は制御電源端子（Ｖｃｏｎｔ）、８は（送信信号入力端子（ＴＸ）を示す。また、本実施例で使用したＰＩＮダイオードは図４のＢに示すパッケージのＳＭＤ部品を用いている。従って、図３に示した搭載部品用の電極５０１にはＰＩＮダイオードＤ１のアノード、搭載部品用の電極５０４にはＰＩＮダイオードＤ１のカソードが接続される。同様に搭載部品用の電極５０２にはＰＩＮダイオードＤ２のアノード、搭載部品用の電極５０３にはＰＩＮダイオードＤ２のカソードが接続される。
【００３０】
図３の分解斜視図において、１２−１〜１２−８は多層基板１２の第１層目〜第８層目（誘電体層）を示す。先ず、電極２１１及び電極２１２は第２層１−２を介して対向してコンデンサＣ２１を形成し、電極２１１はスルーホール電極１０１により搭載部品用の電極５０１に接続しＰＩＮダイオードＤ１のアノード側に接続する。一方、電極２１２は電極２１０により多層基板端部に引き出され外部接続電極８のＴＸ端子に接続する。また電極２１１から延びた電極３０１はスルーホール電極１０７により電極３０２に接続し、更にスルーホール電極１０８により電極３０３に接続してコイルＬ２０を形成している。このコイルＬ２０は電極３００により多層基板端部に引き出され外部接続電極７のＶｃｏｎｔ端子に接続される。
【００３１】
ＰＩＮダイオードＤ１のカソードに接続するコンデンサＣ２２は電極２２１及び電極２２２が第２層１２−２を介して対向して形成されるが、搭載部品用の電極５０４からスルーホール電極１０４を介して電極２２１に接続している。更に、電極２２１から電極２４１及び、電極３１１が接続しており、電極２４１は第２層１２−２を介して対向する電極２４２によりコンデンサＣ２４を形成し、電極３１１はスルーホール電極１０５により電極３１２に接続してコイルＬ２１を形成する。第３層１２−３の電極３１２は更に、電極２４２及び電極２３２のそれぞれに接続される。電極２４２は前述のコンデンサＣ２４の片側の電極であるため、これによりコイルＬ２１とコンデンサＣ２４の並列接続が完成する。また、電極２３２は第２層１２−２を介して対向する電極２３１によりコンデンサＣ２３を形成している。
【００３２】
第３層１２−３の電極２３２は更に第２層１２−２を通過して部品搭載用電極５０２に接続するスルーホール電極１０２に接続し、部品搭載用電極５０２はＰＩＮダイオードＤ２のアノードに接続している。コンデンサＣ２３の一方の電極２３１は電極３２１に接続し、電極３２１はスルーホール電極１０６により電極３２２に接続することによりコイルＬ２２を形成している。コイルＬ２２は電極３２０により多層基板端部に引き出され外部接続電極５のＲＸ端子に接続する。
【００３３】
また、ＰＩＮダイオードＤ２のカソード側は、部品搭載用電極５０３に接続され、スルーホール電極１０３を介して第２層１２−２上の電極４０１に接続されこれにより多層基板端部に引き出され外部接続電極４のＧＮＤ端子に接続する。
【００３４】
第４層１２−４及び第５層１２−５、第６層１２−６の誘電層はスペーサー層として使用される。
第７層の電極２０１は接地コンデンサＣ２０のＧＮＤではない側の電極であり第７層１２−７を介して対向するＧＮＤ電極１０により接地コンデンサＣ２０を形成する。接地コンデンサＣ２０の電極２０１は２００電極により多層基板端部に引き出され外部接続電極７のＶｃｏｎｔ端子に接続される。
【００３５】
第８層１２−８は誘電体表面の略全面にＧＮＤ電極を形成している。このＧＮＤ電極１０は電極１０−１、１０−２、１０−３、１０−４により多層基板端部に引き出されそれぞれ外部接続電極６、４、３、２のＧＮＤ端子に接続する。
【００３６】
本実施例においては第１から第２層及び第３層の表面がコンデンサ及びコイルの形成部、第４層の誘電体層及び第５、第６層がスペーサー部、第７層及び第８層の表面が接地コンデンサ部となっている。
【００３７】
コンデンサ及びコイルの形成部において特にコイルのパターニングについては基板表面の搭載部用電極（５０１、５０２、５０３、５０４）に重なる部分をできるだけ避けてパターニングしたほうがコイルのＱを劣化させないですむ。また、基板内に形成される複数のコイル同士は近づき過ぎると迷結合を起こしやすいため、できるだけ離すか、コイルとコイルの間に積極的にコンデンサを形成させて迷結合を起こりづらくさせてやる必要がある。特に、コイルとコイルの間にコンデンサを形成する方法はコイル同士のシールディング効果をつくり、且つ狭い領域を有効活用する上で非常に有効な方法である。
【００３８】
スペーサー部は厚くする程、接地しないコンデンサやコイルにとっては特性的に良好であるが、例えば、本構成をセラミックで行った場合、焼成時の脱バインダー性、及び製造時の部品としての基板形状に元基板から個別分割する方法が問題になる。従って、目安として全体の基板厚みが約１．５ｍｍ程度以下の厚み（セラミックの場合は焼成後の基板厚み）になるようにスペーサー部の厚みを調整する。
【００３９】
（他の実施の形態）
以上実施の形態例について説明したが、本発明は次のようにしても実施可能である。
【００４０】
他の例として図５のＡに回路例を示す。図中Ｃ３０〜Ｃ３７はコンデンサ、Ｌ３０〜Ｌ３３はコイルを示す。本実施例は図２の回路に対してＴＸ端子にローパスフィルター（ＬＰＦ）が付加されたものであるが、この構成であっても本発明のＰＩＮダイオードＤ１、Ｄ２間に挿入するコイル（Ｌ３１）とコンデンサ（Ｃ３４）を並列挿入する方法は有効である。
【００４１】
更に他の例として図５のＢに回路例を示す。図中Ｃ４０〜Ｃ４９及び、Ｃ４０１、Ｃ４０２はコンデンサ、Ｌ４０〜Ｌ４４はコイルを示す。本実施例は特に１ＧＨｚを越えるアプリケーション用のアンテナスイッチである。本回路ではＰＩＮダイオードのＯＦＦ時の特性劣化を補正するためのコイル及びコンデンサ及びＴＸ端子にローパスフィルター（ＬＰＦ）を付加させている。使用周波数が１ＧＨｚを越えるためコイルについては浮遊容量を予め設定しておく必要があり、図のような回路形態になっているが、前述同様に本発明のＰＩＮダイオードＤ１、Ｄ２間に挿入するコイル（Ｌ３１）とコンデンサ（Ｃ３４）を並列挿入する方法は有効である。
【００４２】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
(1) ストリップラインを使用しない分アンテナスイッチを小型に設計できる。
【００４３】
(2) セラミックの多層基板を使った場合、基板厚みを薄く設計できるため焼成時の脱インダー性を良好にし、且つ製造時の元基板から部品としての基板形状に個別分割する方法を容易にする。
【００４４】
(3) 上記実施例に示したような形状の下でも低挿入損失で、十分なアイソレーションをもつアンテナスイッチが得られる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】実施例におけるアンテナスイッチの回路図である。
【図３】実施例におけるアンテナスイッチの分解斜視図である。
【図４】Ａはダイオードのパッケージを示した図、Ｂはアンテナスイッチの完成品を示した図である。
【図５】Ａは他の回路図（その１）、Ｂは他の回路図（その２）である。
【図６】従来例の説明図であり、Ａは例１、Ｂは例２である。
【符号の説明】
１０ＧＮＤ電極
１１外部接続用電極
１２多層基板
ＡＮＴアンテナ端子
ＴＸ送信端子
ＲＸ受信端子

Claims

複数の誘電体シート上に、アンテナスイッチを構成する受動素子をパターン形成し、それらを積層形成した多層基板上にＰＩＮダイオードを搭載したアンテナスイッチであって、
前記多層基板実装面を底面とし、ＰＩＮダイオードを搭載する面を上面とした時に、
前記多層基板の底面側は誘電体層に略全面にわたって接地電極を形成し、積層方向でその直ぐ上の層に接地コンデンサの対向電極を配置した接地コンデンサ部を形成し、
前記多層基板の上部側には同一平面上に、コンデンサ素子パターンと、コイル素子パターンとを混在させて複数形成したコンデンサ及びコイル形成部からなる多層基板を用いたことを特徴とするアンテナスイッチ。
前記コンデンサ及びコイル形成部は複数層からなり、
前記コンデンサ素子は多層基板に対して垂直方向に対して略同一領域に複数層に渡り形成された電極パターンにより形成され、
前記コイル素子は多層基板に対して垂直方向に対して略同一領域に複数層に渡り形成された螺旋状のコイル素子となるような電極パターンにより形成されたことを特徴とする請求項１に記載のアンテナスイッチ。
前記多層基板を構成する誘電体はセラミック材料であって、前記多層基板の焼成後の厚みは１．５ｍｍであることを特徴とする請求項１又は２に記載のアンテナスイッチ。
前記コイルは前記多層基板の表面に形成されるＰＩＮダイオードを搭載するための電極との重なりを避けて形成したことを特徴とする請求項１乃至３のいずれかに記載のアンテナスイッチ。
前記多層基板の側面側に外部接続端を設けたことを特徴とする請求項１乃至４の何れかに記載のアンテナスイッチ。
前記アンテナスイッチは、制御電源端子に近い第１のＰＩＮダイオードと、それに続く第２のＰＩＮダイオードとの間に接続したインダクタンス素子を備え、前記制御電源端子に印加する制御電源により前記ＰＩＮダイオードをオン／オフ制御して送受信の切り替えを行う構成であることを特徴とする請求項１乃至５の何れかに記載のアンテナスイッチ。
前記アンテナスイッチにローパスフィルタが付加されたことを特徴とする請求項６に記載のアンテナスイッチ。
前記インダクタンス素子に対し、インピーダンス補正用の容量素子を並列接続したことを特徴とする請求項６又は７に記載のアンテナスイッチ。