JP3644977B2 - 多結晶シリコン薄膜トランジスタの製造方法 - Google Patents
多結晶シリコン薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP3644977B2 JP3644977B2 JP26416093A JP26416093A JP3644977B2 JP 3644977 B2 JP3644977 B2 JP 3644977B2 JP 26416093 A JP26416093 A JP 26416093A JP 26416093 A JP26416093 A JP 26416093A JP 3644977 B2 JP3644977 B2 JP 3644977B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- oxide film
- gate
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【産業上の利用分野】
本発明は、液晶表示装置（Liquid Crystal Display）に用いられる多結晶シリコン薄膜トランジスタ（Thin Film Transistor: 以下、ＴＦＴという）の製造方法に関し、特に低温での製造が可能であり多結晶シリコンの電子移動度を高めることができる多結晶シリコン薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
多結晶シリコン薄膜トランジスタは、図１に示すように、多結晶シリコンを用いて活性領域３を形成するもので、ソース／ドレーン領域４，５をゲート７に自己整合（Self-align）されるように形成することができるという長点があり、特に多結晶シリコンの電子移動度が大きいので、液晶表示装置の駆動回路てして多結晶シリコンＴＦＴを用いる場合、駆動回路を画素と共に基板に内蔵することができるという大きい長点がある。図１においては、符号１は基板、２は初期酸化膜、６はゲート酸化膜、８は層間絶縁膜、９はＡｌソース／ドレーン電極をそれぞれ示す。
【０００３】
図２を参照して従来の多結晶シリコンＴＦＴの製造方法を説明する。まず、図２（ａ）に示すように、基板１上に初期絶縁膜２を形成し、多結晶シリコン膜３を蒸着した後、ソース／ドレーン領域およびチャネル領域を定義して不要な部分を制御する。
【０００４】
ついで図２（ｂ）に示すように、全面にゲート酸化膜６を形成する。この時、ゲート酸化膜６は前記多結晶シリコン３を熱酸化させて１０００Ａ（オングストローム、以下同じ）程度の厚さの熱酸化膜を形成するか、もしくはゲート絶縁膜として熱酸化膜の代わりにＣＶＤ酸化膜を形成することができる。また、熱酸化膜とＣＶＤ酸化膜とからなる二重酸化膜を形成することとしてもよい。
【０００５】
図２（ｃ）に示すように、多結晶シリコンを厚さ２０００Ａ〜４０００Ａ程度の厚さでＣＶＤ法により蒸着した後、ゲートマスクを利用したホト／エッチ工程により前記ゲート酸化膜６とともに多結晶シリコンをゲートパターンによってパターニングしてゲート７を形成した後、このゲートをマスクとして露出された多結晶シリコン膜３にソース／ドレーンの形成のためのイオン注入工程を施す。
【０００６】
図２（ｄ）に示すように、前記結果物の全面に層間絶縁膜８としてＣＶＤ酸化膜を厚さ２０００Ａ〜４０００Ａ程度で蒸着する。この時、前記注入されたイオンが活性化されてソース／ドレーン領域４，５が形成されてることとなる。
【０００７】
ソース／ドレーン領域４，５の所定部分を露出させるコンタクト開口部を前記層間絶縁膜８に形成した後、この結果物の上にＡｌを蒸着しパターニングして前記コンタクト開口部を介してソース／ドレーン領域４，５に連結されるソース／ドレーン電極９を形成する。
【０００８】
【発明が解決しようとする課題】
しかしながら、このような従来技術においては、多結晶シリコンを熱酸化させてゲート酸化膜を形成する場合、多結晶シリコンの粒界（Grain boundary）における酸素原子および分子の拡散速度が、粒界の以外の領域における酸素原子および分子の拡散速度より速いので、形成されたゲート酸化膜６と活性層である多結晶シリコン３との境界面が前述した酸素原子および分子の拡散速度差により平担化できないこととなる。
【０００９】
また、前述したように、ゲート絶縁膜６を熱酸化膜で形成する時に高温下で工程が進行されるので、石英（Quartz）のような高価な基板を使用しなければならないという短所がある。
【００１０】
また、ＣＶＤ酸化膜にてゲート酸化膜を形成する場合には、活性層である多結晶シリコン３の表面がゲート酸化膜６とチャネル間の界面となるので界面の捕獲状態（trap state）が大きくなって、これもやはり電子移動度は低くなる。
【００１１】
本発明は、前述した問題点を解消するためのもので、低温工程が可能であり、多結晶シリコンの電子移動度を増加して多結晶シリコンＴＦＴの駆動能力を向上させることができる多結晶シリコンＴＦＴの製造方法を提供することにその目的がある。
【００１２】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、基板１上に初期絶縁膜２を形成する工程と、
前記初期絶縁膜２上に多結晶シリコン３を蒸着し、ソース／ドレイン領域およびチャネル領域が形成されるようにパターニングする工程と、前記パターニングされた多結晶シリコン３上に、酸素プラズマを利用して形成された酸化膜１０、窒化プラズマを利用して形成された窒化膜１２および酸素プラズマを利用して形成された酸化膜１３を順次積層して、ゲート絶縁層を形成する工程と、前記ゲート絶縁層を５００〜６００℃で熱処理する工程と、この熱処理する工程の後、前記ゲート絶縁層上にゲート形成用物質を蒸着し、このゲート形成用物質および前記ゲート絶縁層を選択的に除去してゲート７を形成する工程と、前記ゲート７をマスクとして多結晶シリコン３上にイオン注入してソース／ドレイン４，５を形成する工程と、を含むものとして構成される。
【００１３】
また、このような本発明は、多結晶シリコン薄膜トランジスタのゲート絶縁膜を、ＥＣＲ（Electron Cyciotron Resonance）による酸素プラズマを利用して形成した薄い酸化膜で構成する。ＥＣＲ酸素プラズマを用いることにより、基板と垂直な方向に数１０ｅＶ程度のエネルギーを有するイオンと酸素原子とが存在して１００Ａ〜４００Ａ程度の厚さの薄い酸化膜を形成することが可能である。
【００１４】
したがって、活性領域となる多結晶シリコン層を形成した後、多結晶シリコンの表面部位にＥＣＲ酸素プラズマを利用して酸化膜を薄く形成することができ、チャネル部分となる前記多結晶シリコンの表面と酸化膜との間の優れた界面状態が得られる。
【００１５】
【実施例】
以下、本発明を添付図面を参照して詳述する。
【００１６】
図３は、本発明の第１の実施例による多結晶シリコンＴＦＴの製造のための工程順序図である。
【００１７】
図３（ａ）に示すように、基板１上にＣＶＤ酸化膜を５０００Ａ程度の厚さで形成して初期酸化膜を作製した後、全面に多結晶シリコンを蒸着し、ソース／ドレーン領域およびチャネル領域を定義して多結晶シリコンを所定パターンでパターニングする。
【００１８】
図３（ｂ）示すように、チャンバー（Chamber ）内の圧力を０．５〜２ｍＴｏｒｒ、例えば１．２ｍＴｏｒｒとし、基板温度１００〜４００℃、酸素流量６ｓｃｃｍ、Ａｒ流量８ｓｃｃｍとした工程条件下で、ＥＣＲ酸素プラズマにより酸化膜１０を前記多結晶シリコン表面に厚さ１５０Ａ〜４５０Ａ程度で薄く形成する。
【００１９】
ついで図３（ｃ）に示すように、前記ＥＣＲ酸化膜１０上にＣＶＤ酸化膜１１を蒸着する。この時、ＥＣＲ酸化膜１０とＣＶＤ酸化膜１１との厚さの和が８００Ａ〜１５００Ａとなるように、ＣＶＤ酸化膜を蒸着する。
【００２０】
前記ＣＶＤ酸化膜１１上に多結晶シリコンまたは非晶質シリコンをＣＶＤ法により厚さ２０００Ａ〜４０００Ａで蒸着する。
【００２１】
図３（ｄ）に示すように、前記蒸着された多結晶シリコンまたは非晶質シリコンおよびＥＣＲ酸化膜１０とＣＶＤ酸化膜１１とをゲートマスクとして利用したホト／エッチ工程によりパターニングしてゲート７を形成した後、前記ゲート７をマスクとして利用して多結晶シリコン上にソース／ドレーン４，５を形成するためのイオン注入工程を行い、前記結果物の全面にＣＶＤ酸化膜を厚さ３０００Ａ〜４０００Ａ程度で蒸着して層間絶縁膜８を形成した後、ソース／ドレーン４，５の所定部分が露出されるように、前記層間絶縁膜８にコンタクト開口部を形成した後、かかる結果物の全面にＡｌを蒸着し不要部分を選択的に除去して前記コンタクト開口部を介してソース／ドレーン４，５と連結されるソース／ドレーン電極９を形成する。
【００２２】
一方、本発明の第２の実施例として、ゲート酸化膜をＥＣＲ酸素プラズマを利用したＯＮＯ（Oxide/Nitride/Oxide ）膜で形成してもよい。すなわち、図４に示すように、上述した本発明の一実施例と同様の工程により多結晶シリコンパターン３まで形成した後、多結晶シリコン表面に前記第１の実施例の工程条件と同一の工程条件下で、ＥＣＲ酸素プラズマにより薄い酸化膜１０を形成した後、反応ガスである酸素およびキャリヤガスであるアルゴンガスのみをシリコン化合物ガスおよび窒素または窒素化合物ガスとして、例えばＳｉＨ4 とＮ2 ガスとに交換して、工程を進行して窒化膜１２を形成する。その後、再度ＳｉＨ4 とＮ2 ガスをＯ2 とＡｒとに交換してＥＣＲ酸素プラズマによる酸化膜１３を形成することにより、ＯＮＯ膜を形成する。
【００２３】
この時、ＯＮＯ膜を形成した後で、酸素および窒素イオンチップと原子の活性化のために、５００℃〜６００℃で熱処理工程を行う。
【００２４】
本発明の第３の実施例として、前記各実施例と同様に、ゲート絶縁膜をＥＣＲ酸化膜１０とＣＶＤ酸化膜１１とからなる二重構造の酸化膜、またはＥＣＲ酸化膜１０と窒化膜１２およびＥＣＲ酸素膜１３からなるＯＮＯ膜で形成せず、上述したＥＣＲ酸化膜の形成工程条件と同一の条件下において、図５に示すように、ＥＣＲ酸素プラズマにより４００Ａ程度の酸化膜１０を形成し、これを５００℃〜６００℃温度で熱処理してもＥＣＲ酸素プラズマによる酸化膜の単一膜をゲート絶縁膜として用いることとしてもよい。
【００２５】
以上説明した本発明の多結晶シリコン薄膜トランジスタの製造方法によって製造されたＴＦＴの特性の実験結果は次の通りである。
【００２６】
図６はＴＦＴ製造工程時の最大温度が９５０℃であり、ゲート酸化膜としてＥＣＲ酸素プラズマによる酸化膜厚さが３３０Ａであり、このＥＣＲ酸化膜を含む全てのゲート酸化膜の厚さが８５０Ａであり、ゲートの幅（Ｗ）と長（Ｌ）の比がＷ／Ｌ＝２０／２０μｍである多結晶シリコンＴＦＴのＩD −ＶG （ゲートに印加される電圧対ドレーン電流）特性を示したもので、
ｇｍ＝（Ｗ／Ｌ）μＣOXＶDSの式によりチャネル領域の電子移動度が得られることがわかる。
【００２７】
ここで、μは電子移動度、ＣOXはゲート絶縁膜の単位面積当りのキャパシタンス、ＶD はドレーン電圧を、それぞれ示す。
【００２８】
図７は工程の最大温度が６００℃であり、ＥＣＲ酸化膜の厚さが４００Ａ、全ゲート酸化膜の厚さが８００Ａであり、ゲートのＷ／Ｌが５０／２０μｍであるＴＦＴのＩD −ＶG 特性を示したもので、この場合前記式により安定に５１ｃｍ2 ／Ｖ・ｓｅｃの電子移動度が得られ、本発明において６００℃以下の工程においても比較的に高い電子移動度が得られることがわかる。
【００２９】
【発明の効果】
以上説明したように本発明によれば、多結晶シリコンＴＦＴのゲート絶縁膜ＥＣＲ酸素プラズマを利用して形成してチャネル領域での電子移動度を増加させることとした。したがって薄膜トランジスタをＬＣＤ駆動回路に利用する場合、駆動速度の増加により駆動能力が向上されるので駆動回路のブロック数を低減でき、これにより駆動回路の間断化が実現され、製造工程の収率を高めることができる。
【００３０】
加えて、本発明は低温工程によっても安定した電子移動度が得られることにより低温工程ＬＣＤ用多結晶シリコンＴＦＴの製造に適用できるので、定価格のガラズ基板の使用が可能なり、したがって製造コストを低減することができる。
【図面の簡単な説明】
【図１】従来の多結晶シリコン薄膜トランジスタの断面構造図である。
【図２】（ａ）〜（ｄ）ともに、従来の多結晶シリコン薄膜トランジスタの製造工程順序図である。
【図３】（ａ）〜（ｄ）ともに、本発明の第１の実施例による多結晶シリコン薄膜トランジスタの製造工程順序図である。
【図４】本発明の第２の実施例を示す図である。
【図５】本発明の第３の実施例を示す図である。
【図６】本発明の効果を説明するための図である。
【図７】本発明の効果を説明するための図である。
【符号の説明】
１ 基板
２ 初期酸化膜
３ 多結晶シリコン
４，５ ソース／ドレーン
７ ゲート
８ 層間絶縁膜
９ ソース／ドレーン電極
１０ ＥＣＲ酸素プラズマによる酸化膜
１１ ＣＶＤ酸化膜
１２ 窒化膜
１３ ＥＣＲ酸素プラズマによる酸化膜
Claims (2)
- 基板１上に初期絶縁膜２を形成する工程と、
前記初期絶縁膜２上に多結晶シリコン３を蒸着し、ソース／ドレイン領域およびチャネル領域が形成されるようにパターニングする工程と、
前記パターニングされた多結晶シリコン３上に、酸素プラズマを利用して形成された酸化膜１０、窒化プラズマを利用して形成された窒化膜１２および酸素プラズマを利用して形成された酸化膜１３を順次積層して、ゲート絶縁層を形成する工程と、
前記ゲート絶縁層を５００〜６００℃で熱処理する工程と、
この熱処理する工程の後、前記ゲート絶縁層上にゲート形成用物質を蒸着し、このゲート形成用物質および前記ゲート絶縁層を選択的に除去してゲート７を形成する工程と、
前記ゲート７をマスクとして多結晶シリコン３上にイオン注入してソース／ドレイン４，５を形成する工程と、
を含むことを特徴とする多結晶シリコン薄膜トランジスタの製造方法。 - プラズマを利用して酸化膜１０、窒化膜１２および酸化膜１３を順次形成する工程は、前記酸化膜１０を形成する工程条件と同一の条件下で反応ガスだけを交換して進行することを特徴とする請求項１記載の多結晶シリコン薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26416093A JP3644977B2 (ja) | 1993-09-28 | 1993-09-28 | 多結晶シリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26416093A JP3644977B2 (ja) | 1993-09-28 | 1993-09-28 | 多結晶シリコン薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07115204A JPH07115204A (ja) | 1995-05-02 |
| JP3644977B2 true JP3644977B2 (ja) | 2005-05-11 |
Family
ID=17399299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26416093A Expired - Lifetime JP3644977B2 (ja) | 1993-09-28 | 1993-09-28 | 多結晶シリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3644977B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800512B1 (en) | 1999-09-16 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | Method of forming insulating film and method of fabricating semiconductor device |
-
1993
- 1993-09-28 JP JP26416093A patent/JP3644977B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07115204A (ja) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5670794A (en) | Thin film transistors | |
| US5476802A (en) | Method for forming an insulated gate field effect transistor | |
| JP2685149B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5700699A (en) | Method for fabricating a polycrystal silicon thin film transistor | |
| US5422287A (en) | Thin film transistor and process for producing the same | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP2571004B2 (ja) | 薄膜トランジスタ | |
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR970011502B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| US5804838A (en) | Thin film transistors | |
| US6204521B1 (en) | Thin film transistors | |
| JPH02130852A (ja) | 半導体装置 | |
| JP3167445B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH04268734A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04336468A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0691108B2 (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPH05190854A (ja) | 半導体装置の製造方法 | |
| JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 | |
| KR100272579B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH06188263A (ja) | 自己整合型薄膜トランジスタの製造方法 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040716 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |