[go: up one dir, main page]

JP3643065B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP3643065B2
JP3643065B2 JP2001278988A JP2001278988A JP3643065B2 JP 3643065 B2 JP3643065 B2 JP 3643065B2 JP 2001278988 A JP2001278988 A JP 2001278988A JP 2001278988 A JP2001278988 A JP 2001278988A JP 3643065 B2 JP3643065 B2 JP 3643065B2
Authority
JP
Japan
Prior art keywords
additional capacitor
insulating film
pixel electrode
electrode
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001278988A
Other languages
Japanese (ja)
Other versions
JP2002176181A (en
Inventor
康浩 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001278988A priority Critical patent/JP3643065B2/en
Publication of JP2002176181A publication Critical patent/JP2002176181A/en
Application granted granted Critical
Publication of JP3643065B2 publication Critical patent/JP3643065B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタ等のスイッチング素子を備えた液晶表示装置に関し、特に画素部の構造に関するものである。
【0002】
【従来の技術】
周辺駆動回路を基板上に形成した液晶表示装置の平面模式図を図6に示す。ガラス基板または石英基板31上にゲート駆動回路32、ソース駆動回路33、およびTFT(Thin Film Transistor)アレイ部34が形成されている。ゲート駆動回路32は、シフトレジスタ32aおよびバッファ32bから構成される。ソース駆動回路33は、シフトレジスタ33aと、バッファ33bと、ビデオライン38のサンプリングを行うアナログスイッチ39とから構成される。TFTアレイ部34には、ゲート駆動回路32から延びる多数の平行するゲートバス配線116が配設されている。ソース駆動回路33から延びる多数の平行するソースバス配線120がゲートバス配線116に直交して配設されている。そしてゲートバス配線116に平行して付加容量共通配線114が配設されている。2本のゲートバス配線116、2本のソースバス配線120、および付加容量共通配線114に囲まれた矩形の領域には、TFT35、画素36、および付加容量37が設けられている。TFT35のゲート電極は、ゲートバス配線116に接続され、ソース電極はソースバス配線120に接続されている。TFT35のドレイン電極に接続された画素電極と対向基板上の対向電極との間に液晶が封入され、画素36が構成されている。また、付加容量共通配線114は対向電極と同じ電位の電極に接続されている。
【0003】
次に、図7および図8を参照しながら、図6の従来のTFTアレイ部34の構成をより詳細に説明する。図7は従来例における画素のレイアウトパターンを示す。さらに、図7のA−Aにおける断面構造を図8に示す。まず、絶縁性基板110上に活性層となる多結晶シリコン薄膜111を40nm〜80nmの厚さで形成する。次に、スパッタリングまたはCVD法を用いて、ゲート絶縁膜113を80nm〜150nmの厚さで形成する。次に、多結晶シリコン薄膜111において、後に付加容量を形成する付加容量部(図7および図8に斜線部分で示す)にリンイオンを1×1015(cm-2)注入する。
【0004】
次に、ゲート電極116および付加容量共通配線114を金属または低抵抗の多結晶シリコンを用いて所定の形状にパターニングを行なう。次に、この薄膜トランジスタの導電型を決定するために、ゲート電極116上方からリンイオンを1×1015(cm-2)注入し、ゲート電極116下部にチャンネル112を形成する。次に、SiO2またはSiNXを用いて、第1の層間絶縁膜115を全面に形成後、コンタクトホール118およびコンタクトホ−ル119を設ける。次に、ソースバス配線120およびドレイン電極121をAlなどの低抵抗の金属を用いて形成する。次に、第1の層間絶縁膜115と同様にSiO2またはSiNXを用いて第2の層間絶縁膜124を全面に形成後、コンタクトホール123を設け、次いでITOなどの透明導電膜を用いて画素電極125の形成を行なう。ソースバス配線120およびドレイン電極121にAlを用いた場合には、ドレイン電極121と画素電極125とのオーミックコンタクトをとるために、バリアメタル126が、Ti、TiW、Mo、MoSi等を用いて形成される。
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来例においては、第1および第2の層間絶縁膜の膜厚は無機膜を用いているため、膜厚は数100nmと小さく、比誘電率も通常の有機膜に比べて大きく、付加容量共通配線114と他の配線(例えばソースバス配線)との容量が大きいため、他の配線からの影響を受けやすかった。したがって、層間絶縁膜に無機材料を用いた場合には、付加容量部を他の配線上に大きくオーバーラップさせて形成することは好ましくない。また、この付加容量部は非透光性であるため、この付加容量部による開口率の低下を招いていた。さらに、付加容量共通配線114はゲートバス配線116と同じ層に形成されており、付加容量共通配線114は非透光性であるため、開口率を低下させていた。このため、開口率が小さくなると画面が暗く、見づらいものとなってしまうという問題点があった。
【0006】
本発明は、上記問題点を解決するものであり、例えば付加容量共通配線による開口率の低下を起こさない高開口率の液晶表示装置を提供するものである。
【0007】
【課題を解決するための手段】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、前記層間絶縁膜の上部に付加容量共通配線を形成し、前記画素電極との間で付加容量部を形成したことを特徴とし、それによって上記目的が達成される。
【0008】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも前記スイッチング素子とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴とし、それによって上記目的が達成される。
【0009】
前記付加容量共通配線は、少なくともスイッチング素子におけるPN接合部を覆い、遮光膜として機能することが望ましい。
【0010】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも走査線、信号線のうち何れか一方とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴とし、それによって上記目的が達成される。
【0011】
前記付加容量共通配線は、ドレイン電極と画素電極とのオーミックコンタクトを取るための金属により形成してもよい。
【0012】
また、対向基板は、ブラックマトリクスを有しないことが望ましい。
【0013】
また、付加容量の誘電体として用いた絶縁膜の比誘電率は、層間絶縁膜に用いた有機材料の比誘電率よりも大きいことが望ましい。
【0014】
前記付加容量の誘電体は、陽極酸化膜を用いてもよい。
【0015】
以下、作用について説明する。
【0016】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、前記層間絶縁膜の上部に付加容量共通配線を形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線と走査線もしくは信号線との容量は無視することができ、任意の形状で付加容量共通配線を形成することができる。例えば、この付加容量共通配線を遮光膜とすることも可能である。
【0017】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも前記スイッチング素子とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線による開口率の低下は起こらない。
【0018】
前記付加容量共通配線は、少なくともスイッチング素子におけるPN接合部を覆い、遮光膜として機能するので、液晶表示装置に照射された光がスイッチング素子に当たり、オフ電流が増大することに起因する表示品位の低下を防止することができる。
【0019】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも走査線、信号線のうち何れか一方とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線による開口率の低下は起こらない。
【0020】
前記付加容量共通配線は、ドレイン電極と画素電極とのオーミックコンタクトを取るための金属により形成されているので、この金属と同時に付加容量下部電極および付加容量共通配線のパターニングを行えばよく、付加容量下部電極および付加容量共通電極のパターニングの工程を必要としない。
【0021】
対向基板にブラックマトリクスを有しないので、対向基板との貼り合わせに必要になる遮光パターンのマージン分遮光パターンを大きく形成しておく必要がないので、その分開口率を大きくすることができる。また、対向基板には液晶材料のスイッチングを行う透明導電膜、または透明導電膜及びカラーフィルタを形成しておけばよいので、対向基板作製の工程が単純になる。
【0022】
付加容量の誘電体として用いた絶縁膜の比誘電率は、層間絶縁膜に用いた有機材料の比誘電率よりも大きいので、付加容量を小面積で効果的に形成することができる。
【0023】
付加容量の誘電体は、陽極酸化膜を用いているので、この陽極酸化膜は付加容量下部電極および付加容量共通配線に対する被覆性がよく、付加容量下部電極および付加容量共通配線と画素電極との短絡の問題は起こらない。またスパッタリング法やCVD法によって無機膜を形成する工程を必要としない。
【0024】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
(実施の形態1)
図1に本発明の実施の形態1における画素1個分のレイアウト図を、図2に図1におけるA−Aの断面図を示す。以下、図1および図2により、本発明を説明する。従来例と同様に絶縁性基板10上に活性層となる多結晶シリコン薄膜11を40nm〜80nmの厚さで形成した。次に、スパッタリングまたはCVD法を用いて、ゲート絶縁膜13をSiO2 またはSiNX により80nmの厚さで形成した。次に、ゲート電極16をAlまたは多結晶シリコンを用いて形成した。
【0025】
次に、この薄膜トランジスタの導電型を決定するために、ゲートバス配線16の上方からゲートバス配線16をマスクとして、リンイオンを1×1015(cm-2)注入し、活性層のゲートバス配線16下部にノンドープのチャンネル部12を形成し、チャンネル部12以外の領域は高濃度の不純物領域とした。TFTの活性層において、チャンネル部12近傍に低濃度不純物領域またはノンドープ領域を設けて、TFTのオフ時にリーク電流が少ない構造とすることができる。次に、第1の層間絶縁膜15を全面に形成した後、コンタクトホール18およびコンタクトホール19を設けた。次に、ソースバス配線20およびドレイン電極21をAlなどの低抵抗の金属を用いて形成した。次に、第2の層間絶縁膜24を形成するが、本発明においては透明な感光性の有機膜をスピンコート法により形成した。第2の層間絶縁膜24を感光性とすれば、露光および現像工程のみでコンタクトホールを設けることが可能であるため、製造プロセスが簡略化できる。
【0026】
また、本実施形態においては、この液晶パネルを透過型液晶表示装置として用いるため、第2の層間絶縁膜24の材質としては着色のある有機材料ではなく、透明なアクリル樹脂を用いた。この有機膜は比誘電率が4以下と小さく、膜厚は2μm以上あるので、絶縁膜下方からの電界の影響を受けない。そのため、液晶材料のリバースチルトを抑制することができ、結果として液晶パネルの視野角も大きくすることができる。次に、露光および現像工程を行ってコンタクトホール23を設けた。
【0027】
次に、ドレイン電極21と後の工程でITOにより形成される画素電極25とのオーミックコンタクトを取るためのバリアメタル26をTiW、Ti、Mo、MoSi等の金属を用いて形成した。本実施形態においては、この金属を用いて画素電極25との間で付加容量を形成するための付加容量下部電極および付加容量共通配線26Aを図1(斜線部)に示す形状で形成した。この付加容量下部電極および付加容量共通配線26Aとしては、バリアメタル26と異なる金属を用いてもよい。次に、付加容量下部電極および付加容量共通配線26A上部に画素電極25と付加容量を形成するために絶縁膜27を形成した。この絶縁膜27は、バリアメタル26が陽極酸化可能な材料、例えばAlまたはTaであれば、陽極酸化法を用いて形成することができる。この陽極酸化膜は通常の無機膜に比べて比誘電率が大きいので、小さな面積で効果的に付加容量を形成することができる。また、陽極酸化膜は付加容量下部電極および付加容量共通配線26Aに対する被覆性がよいので、付加容量下部電極および付加容量共通配線26Aと画素電極との短絡の問題は起こらない。またスパッタリング法やCVD法によって無機膜を形成する工程を必要としない。このように、付加容量を効果的に形成するために、絶縁膜27は、第2の層間絶縁膜24に比べて比誘電体が大きい材料、膜厚の小さい材料、または比誘電率が大きくて膜厚の小さい材料が望ましい。具体的には、比誘電率としては、5以上望ましくは8以上のものが良く、付加容量部の膜厚としては500nm以下のものを用いることが望ましい。
【0028】
次に、バリアメタル26および付加容量下部電極および付加容量共通配線26A上部に画素電極25を図1に示すようにゲートバス配線16およびソースバス配線20に一部オーバーラップさせた形状で形成した。このように、厚い層間絶縁膜上に付加容量を形成するので、任意の場所に付加容量共通配線を形成することができる。図1に示すように、本発明においては、付加容量を薄膜トランジスタ上に形成しているので、付加容量による開口率の低下は起こらない。また、隣同士の画素間の分離を配線上で行なっているので、配線が遮光膜の役目を持つ。また、薄膜トランジスタ上には非透光性の付加容量下部電極が存在し、これが遮光膜として機能するので、薄膜トランジスタのPN接合部へ光が照射されることによる、リーク電流を防止することができる。本実施形態においては、遮光膜が薄膜トランジスタ側の基板に形成されているため、対向基板に遮光パターンを形成する必要が無く、対向電極となる透明導電膜のパターンを形成しておけばよい。従って、対向基板に遮光パターンを形成した場合のように、遮光膜を貼り合わせマージンの分大きく形成しておく必要がなく、開口率を大きくすることができる。
(実施の形態2)
本実施形態においては、バス配線上に付加容量を形成する場合について説明する。
【0029】
本実施形態において、第2の層間絶縁膜24をアクリル樹脂などの有機膜を用いて形成するまでは実施の形態1と同様である。この有機膜の比誘電率は小さく、膜厚も2μm以上と厚いので、画素電極とバス配線間の容量は無視できる。従って、画素電極をゲートバス配線上に形成しても全く問題は無い。従って、図3に示すように画素電極25を自段のゲートバス配線16上にオーバーラップさせ、付加容量下部電極および付加容量共通配線26Aをゲートバス配線16上に形成し、ゲートバス配線16および薄膜トランジスタの上部で付加容量を形成することができる。この場合は、薄膜トランジスタ上だけではなく、ゲートバス配線16上で付加容量を形成することになるので、付加容量の領域を大きくとることができる。
【0030】
同様に、画素電極をソースバス配線上に形成することができ、具体的には、図4に示すように、画素電極25を自段のソースバス配線20上にオーバーラップさせ、付加容量下部電極および付加容量共通配線26Aをソースバス配線20上に形成し、ソースバス配線20および薄膜トランジスタの上部で付加容量を形成することができる。この場合は、薄膜トランジスタ上だけではなく、ソースバス配線20上で付加容量を形成することになるので、付加容量の領域を大きくとることができる。
(実施の形態3)
実施の形態1においては、図2に示すように、画素電極25形成前に付加容量下部電極および付加容量共通配線26Aを形成しているが、図5に示すように、画素電極25を形成した後、絶縁膜27、付加容量電極28を形成することもできる。以下、本実施の形態3について、図5を用いて説明する。実施の形態1と同様にして、絶縁性基板10上に薄膜トランジスタを形成し、有機材料による第2の層間絶縁膜24を形成し、コンタクトホール23を設けた。
【0031】
その後、バリアメタル26のみを形成し、さらにその上に画素電極25を形成した。
【0032】
続いて、絶縁膜27および付加容量電極材料を基板全面に形成し、付加容量電極28を実施の形態1および実施の形態2と同様に、薄膜トランジスタ、ゲートバス配線16、またはソースバス配線20上部に形成した。本実施形態においても、絶縁膜27として比誘電率の大きい材料または膜厚の小さい材料を用いれば、小面積で効果的に付加容量を形成することができる。
【0033】
付加容量電極28のパターニング時に絶縁膜27を残しておけば、この絶縁膜は保護膜の作用も持つ。この付加容量電極28には、任意の金属が使用可能であり、例えばゲートバス配線、ソースバス配線、画素電極と同材料で付加容量電極28が形成できる。また、実施の形態1のように付加容量下部電極および付加容量共通配線26Aの上部にのみ絶縁膜を形成する必要がなく、画素電極25の上方の基板全面に絶縁膜27を形成すればよいので、絶縁膜27をパターニングする必要がない。
【0034】
【発明の効果】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、前記層間絶縁膜の上部に付加容量共通配線を形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線と走査線または信号線との容量は無視することができ、任意の形状で付加容量共通配線を形成することができる。例えば、この付加容量共通配線を遮光膜とすることも可能である。
【0035】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも前記スイッチング素子とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線による開口率の低下は起こらない。
【0036】
前記付加容量共通配線は、少なくともスイッチング素子におけるPN接合部を覆い、遮光膜として機能するので、液晶表示装置に照射された光がスイッチング素子に当たりオフ電流が増大することに起因する、表示品位の低下を防止することができる。
【0037】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも走査線、信号線のうち何れか一方とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線による開口率の低下は起こらない。
【0038】
付加容量共通配線は、ドレイン電極と画素電極とのオーミックコンタクトを取るための金属により形成されているので、この金属と同時に付加容量下部電極および付加容量共通配線のパターニングを行えばよく、付加容量下部電極および付加容量共通配線のパターニングの工程を新たに必要としない。
【0039】
対向基板はブラックマトリクスを有しないので、対向基板には液晶材料のスイッチングを行う透明導電膜または透明導電膜とカラーフィルターを形成しておけばよいので、対向基板作製の工程が単純になる。
【0040】
付加容量の誘電体として用いた絶縁膜の比誘電率は、層間絶縁膜に用いた有機材料の比誘電率よりも大きいので、付加容量を小面積で効果的に形成することができる。
【0041】
付加容量の誘電体として、陽極酸化膜を用いているので、この陽極酸化膜は付加容量下部電極および付加容量共通配線に対する被覆性がよく、付加容量下部電極および付加容量共通配線と画素電極との短絡の問題は起こらない。またスパッタリング法やCVD法によって無機膜を形成する工程を必要としない。
【図面の簡単な説明】
【図1】本発明の実施の形態1による画素のレイアウト図である。
【図2】本発明の実施の形態1による画素の断面図である。
【図3】本発明における実施の形態2による画素のレイアウト図である。
【図4】本発明における実施の形態2による画素のレイアウト図である。
【図5】本発明における実施の形態3による画素の断面図である。
【図6】ドライバーを一体に形成した液晶表示装置の構成を模式的に示す図である。
【図7】従来例における画素のレイアウト図である。
【図8】従来例における画素の断面図である。
【符号の説明】
10 絶縁性基板
11 多結晶シリコン薄膜
12 チャンネル部
13 ゲート絶縁膜
15 第1の層間絶縁膜
16 ゲートバス配線
18 コンタクトホール
19 コンタクトホール
20 ソースバス配線
21 ドレイン電極
23 コンタクトホール
24 第2の層間絶縁膜
25 画素電極
26 バリアメタル
26A 付加容量下部電極および付加容量共通配線
28 付加容量電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device including a switching element such as a thin film transistor, and more particularly to a structure of a pixel portion.
[0002]
[Prior art]
FIG. 6 shows a schematic plan view of a liquid crystal display device in which a peripheral drive circuit is formed on a substrate. A gate drive circuit 32, a source drive circuit 33, and a TFT (Thin Film Transistor) array unit 34 are formed on a glass substrate or quartz substrate 31. The gate drive circuit 32 includes a shift register 32a and a buffer 32b. The source drive circuit 33 includes a shift register 33 a, a buffer 33 b, and an analog switch 39 that samples the video line 38. A large number of parallel gate bus lines 116 extending from the gate drive circuit 32 are disposed in the TFT array section 34. A large number of parallel source bus lines 120 extending from the source drive circuit 33 are arranged orthogonal to the gate bus lines 116. An additional capacitance common line 114 is arranged in parallel with the gate bus line 116. A TFT 35, a pixel 36, and an additional capacitor 37 are provided in a rectangular region surrounded by the two gate bus lines 116, the two source bus lines 120, and the additional capacitor common line 114. The gate electrode of the TFT 35 is connected to the gate bus line 116, and the source electrode is connected to the source bus line 120. Liquid crystal is sealed between the pixel electrode connected to the drain electrode of the TFT 35 and the counter electrode on the counter substrate to form a pixel 36. Further, the additional capacitor common line 114 is connected to an electrode having the same potential as the counter electrode.
[0003]
Next, the configuration of the conventional TFT array section 34 of FIG. 6 will be described in more detail with reference to FIGS. FIG. 7 shows a pixel layout pattern in a conventional example. Further, FIG. 8 shows a cross-sectional structure taken along the line AA of FIG. First, a polycrystalline silicon thin film 111 serving as an active layer is formed on the insulating substrate 110 with a thickness of 40 nm to 80 nm. Next, the gate insulating film 113 is formed to a thickness of 80 nm to 150 nm by sputtering or CVD. Next, in the polycrystalline silicon thin film 111, phosphorus ions are implanted at 1 × 10 15 (cm −2) into an additional capacity portion (shown by a hatched portion in FIGS. 7 and 8) where an additional capacity will be formed later.
[0004]
Next, the gate electrode 116 and the additional capacitance common wiring 114 are patterned into a predetermined shape using metal or low resistance polycrystalline silicon. Next, in order to determine the conductivity type of the thin film transistor, phosphorus ions are implanted 1 × 10 15 (cm −2) from above the gate electrode 116 to form a channel 112 below the gate electrode 116. Next, a first interlayer insulating film 115 is formed on the entire surface using SiO2 or SiNx, and then a contact hole 118 and a contact hole 119 are provided. Next, the source bus wiring 120 and the drain electrode 121 are formed using a low-resistance metal such as Al. Next, a second interlayer insulating film 124 is formed on the entire surface using SiO2 or SiNx in the same manner as the first interlayer insulating film 115, a contact hole 123 is provided, and then a pixel electrode is formed using a transparent conductive film such as ITO. 125 is formed. When Al is used for the source bus wiring 120 and the drain electrode 121, the barrier metal 126 is formed using Ti, TiW, Mo, MoSi or the like in order to make an ohmic contact between the drain electrode 121 and the pixel electrode 125. Is done.
[0005]
[Problems to be solved by the invention]
However, in the above conventional example, since the film thickness of the first and second interlayer insulating films is an inorganic film, the film thickness is as small as several hundred nm, and the relative dielectric constant is larger than that of a normal organic film, Since the capacitance between the additional capacitance common wiring 114 and other wiring (for example, source bus wiring) is large, it is easily affected by the other wiring. Therefore, when an inorganic material is used for the interlayer insulating film, it is not preferable to form the additional capacitor portion so as to largely overlap with other wiring. In addition, since the additional capacity portion is non-translucent, the aperture ratio is reduced due to the additional capacity portion. Furthermore, since the additional capacitance common wiring 114 is formed in the same layer as the gate bus wiring 116 and the additional capacitance common wiring 114 is non-translucent, the aperture ratio is reduced. For this reason, when the aperture ratio becomes small, there is a problem that the screen becomes dark and difficult to see.
[0006]
The present invention solves the above-described problems, and provides a liquid crystal display device having a high aperture ratio that does not cause a decrease in aperture ratio due to, for example, an additional capacitor common line.
[0007]
[Means for Solving the Problems]
According to the present invention, a plurality of scanning lines and signal lines are provided in a matrix on the substrate, a switching element is provided at an intersection of the scanning lines and the signal line, and the switching element is made of an organic material. In a liquid crystal display device in which an interlayer insulating film is provided and a pixel electrode is provided on the interlayer insulating film, an additional capacitor common line is formed above the interlayer insulating film, and an additional capacitor portion is formed between the pixel electrode The above object is achieved.
[0008]
According to the present invention, a plurality of scanning lines and signal lines are provided in a matrix on the substrate, a switching element is provided at an intersection of the scanning lines and the signal line, and the switching element is made of an organic material. In a liquid crystal display device in which an interlayer insulating film is provided and a pixel electrode is provided on the interlayer insulating film, an additional capacitor common line corresponding to the pixel electrode is disposed above the interlayer insulating film and overlaps at least the switching element. The additional capacitor portion is formed between the pixel electrode and the pixel electrode, thereby achieving the object.
[0009]
The additional capacitance common line desirably covers at least the PN junction portion of the switching element and functions as a light shielding film.
[0010]
According to the present invention, a plurality of scanning lines and signal lines are provided in a matrix on the substrate, a switching element is provided at an intersection of the scanning lines and the signal line, and the switching element is made of an organic material. In a liquid crystal display device in which an interlayer insulating film is provided and a pixel electrode is provided on the interlayer insulating film, an additional capacitor common line corresponding to the pixel electrode is provided above the interlayer insulating film and at least of a scanning line and a signal line. The additional capacitor portion is formed between the pixel electrode and the pixel electrode so as to achieve the above object.
[0011]
The additional capacitor common line may be formed of a metal for making an ohmic contact between the drain electrode and the pixel electrode.
[0012]
The counter substrate preferably does not have a black matrix.
[0013]
Further, it is desirable that the dielectric constant of the insulating film used as the dielectric of the additional capacitor is larger than the dielectric constant of the organic material used for the interlayer insulating film.
[0014]
An anodic oxide film may be used as the dielectric of the additional capacitor.
[0015]
The operation will be described below.
[0016]
According to the present invention, a plurality of scanning lines and signal lines are provided in a matrix on the substrate, a switching element is provided at an intersection of the scanning lines and the signal line, and the switching element is made of an organic material. In a liquid crystal display device in which an interlayer insulating film is provided and a pixel electrode is provided on the interlayer insulating film, an additional capacitor common line is formed above the interlayer insulating film, and an additional capacitor portion is formed between the pixel electrode Therefore, the capacitance between the additional capacitance common wiring and the scanning line or the signal line can be ignored, and the additional capacitance common wiring can be formed in an arbitrary shape. For example, the additional capacitance common wiring can be a light shielding film.
[0017]
According to the present invention, a plurality of scanning lines and signal lines are provided in a matrix on the substrate, a switching element is provided at an intersection of the scanning lines and the signal line, and the switching element is made of an organic material. In a liquid crystal display device in which an interlayer insulating film is provided and a pixel electrode is provided on the interlayer insulating film, an additional capacitor common line corresponding to the pixel electrode is disposed above the interlayer insulating film and overlaps at least the switching element. Since the additional capacitor portion is formed between the pixel electrode and the pixel electrode, the aperture ratio is not lowered by the additional capacitor common line.
[0018]
The additional capacitance common wiring covers at least the PN junction in the switching element and functions as a light shielding film, so that the light irradiated to the liquid crystal display device hits the switching element and the display quality deteriorates due to an increase in off-current. Can be prevented.
[0019]
According to the present invention, a plurality of scanning lines and signal lines are provided in a matrix on the substrate, a switching element is provided at an intersection of the scanning lines and the signal line, and the switching element is made of an organic material. In a liquid crystal display device in which an interlayer insulating film is provided and a pixel electrode is provided on the interlayer insulating film, an additional capacitor common line corresponding to the pixel electrode is provided above the interlayer insulating film and at least of a scanning line and a signal line. Since the additional capacitance portion is formed between the pixel electrode and the pixel electrode, the aperture ratio is not lowered by the additional capacitance common wiring.
[0020]
Since the additional capacitance common line is formed of a metal for making an ohmic contact between the drain electrode and the pixel electrode, the additional capacity lower electrode and the additional capacitance common line may be patterned simultaneously with this metal. No patterning process is required for the lower electrode and the additional capacitor common electrode.
[0021]
Since the counter substrate does not have a black matrix, it is not necessary to form a large light shielding pattern for the margin of the light shielding pattern necessary for bonding to the counter substrate, so that the aperture ratio can be increased accordingly. Further, since a transparent conductive film for switching a liquid crystal material or a transparent conductive film and a color filter may be formed on the counter substrate, a process for manufacturing the counter substrate is simplified.
[0022]
Since the dielectric constant of the insulating film used as the dielectric of the additional capacitor is larger than that of the organic material used for the interlayer insulating film, the additional capacitor can be effectively formed in a small area.
[0023]
Since the dielectric of the additional capacitor uses an anodic oxide film, this anodic oxide film has good coverage with respect to the additional capacitor lower electrode and the additional capacitor common wiring. There is no short circuit problem. Moreover, the process of forming an inorganic film by sputtering method or CVD method is not required.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described.
(Embodiment 1)
FIG. 1 is a layout diagram for one pixel according to Embodiment 1 of the present invention, and FIG. 2 is a cross-sectional view taken along line AA in FIG. Hereinafter, the present invention will be described with reference to FIGS. 1 and 2. As in the conventional example, a polycrystalline silicon thin film 11 serving as an active layer was formed on the insulating substrate 10 to a thickness of 40 nm to 80 nm. Next, a gate insulating film 13 was formed with a thickness of 80 nm by SiO2 or SiNx by sputtering or CVD. Next, the gate electrode 16 was formed using Al or polycrystalline silicon.
[0025]
Next, in order to determine the conductivity type of the thin film transistor, phosphorus ions are implanted 1 × 10 15 (cm −2) from above the gate bus wiring 16 using the gate bus wiring 16 as a mask, and the lower part of the gate bus wiring 16 in the active layer A non-doped channel portion 12 was formed in the region, and a region other than the channel portion 12 was a high concentration impurity region. In the active layer of the TFT, a low concentration impurity region or a non-doped region can be provided in the vicinity of the channel portion 12 so that a leakage current is small when the TFT is turned off. Next, after the first interlayer insulating film 15 was formed on the entire surface, a contact hole 18 and a contact hole 19 were provided. Next, the source bus wiring 20 and the drain electrode 21 were formed using a low resistance metal such as Al. Next, a second interlayer insulating film 24 is formed. In the present invention, a transparent photosensitive organic film is formed by spin coating. If the second interlayer insulating film 24 is photosensitive, a contact hole can be provided only by exposure and development steps, so that the manufacturing process can be simplified.
[0026]
In the present embodiment, since this liquid crystal panel is used as a transmissive liquid crystal display device, a transparent acrylic resin is used as a material for the second interlayer insulating film 24 instead of a colored organic material. This organic film has a small relative dielectric constant of 4 or less and a film thickness of 2 μm or more. Therefore, the reverse tilt of the liquid crystal material can be suppressed, and as a result, the viewing angle of the liquid crystal panel can be increased. Next, exposure and development processes were performed to provide contact holes 23.
[0027]
Next, a barrier metal 26 for forming an ohmic contact between the drain electrode 21 and the pixel electrode 25 formed of ITO in a later step was formed using a metal such as TiW, Ti, Mo, or MoSi. In this embodiment, the additional capacitor lower electrode and the additional capacitor common wiring 26A for forming an additional capacitor with the pixel electrode 25 using this metal are formed in the shape shown in FIG. A metal different from the barrier metal 26 may be used as the additional capacitor lower electrode and the additional capacitor common wiring 26A. Next, an insulating film 27 was formed on the additional capacitor lower electrode and the additional capacitor common line 26A in order to form the pixel electrode 25 and the additional capacitor. If the barrier metal 26 is a material that can be anodized, such as Al or Ta, the insulating film 27 can be formed using an anodizing method. Since this anodic oxide film has a relative dielectric constant larger than that of a normal inorganic film, an additional capacitor can be formed effectively in a small area. Further, since the anodic oxide film has good coverage with respect to the additional capacitor lower electrode and the additional capacitor common wiring 26A, the problem of short circuit between the additional capacitor lower electrode and additional capacitor common wiring 26A and the pixel electrode does not occur. Moreover, the process of forming an inorganic film by sputtering method or CVD method is not required. As described above, in order to effectively form the additional capacitor, the insulating film 27 has a larger relative dielectric material, a smaller thickness material, or a larger relative dielectric constant than the second interlayer insulating film 24. A material with a small film thickness is desirable. Specifically, the relative dielectric constant is 5 or more, preferably 8 or more, and the additional capacitor portion has a film thickness of 500 nm or less.
[0028]
Next, the pixel electrode 25 was formed on the barrier metal 26, the additional capacitor lower electrode, and the additional capacitor common wiring 26A in a shape partially overlapping the gate bus wiring 16 and the source bus wiring 20 as shown in FIG. As described above, since the additional capacitance is formed on the thick interlayer insulating film, the additional capacitance common wiring can be formed at an arbitrary place. As shown in FIG. 1, in the present invention, since the additional capacitance is formed on the thin film transistor, the aperture ratio does not decrease due to the additional capacitance. In addition, since the separation between adjacent pixels is performed on the wiring, the wiring functions as a light shielding film. Further, a non-light-transmitting additional capacitor lower electrode exists on the thin film transistor, and this functions as a light shielding film, so that leakage current due to light irradiation to the PN junction of the thin film transistor can be prevented. In the present embodiment, since the light shielding film is formed on the substrate on the thin film transistor side, it is not necessary to form the light shielding pattern on the counter substrate, and the pattern of the transparent conductive film to be the counter electrode may be formed. Therefore, unlike the case where the light shielding pattern is formed on the counter substrate, it is not necessary to form the light shielding film as large as the bonding margin, and the aperture ratio can be increased.
(Embodiment 2)
In the present embodiment, a case where an additional capacitor is formed on the bus wiring will be described.
[0029]
In the present embodiment, the process is the same as that of the first embodiment until the second interlayer insulating film 24 is formed using an organic film such as an acrylic resin. Since the relative dielectric constant of the organic film is small and the film thickness is as thick as 2 μm or more, the capacitance between the pixel electrode and the bus wiring can be ignored. Therefore, there is no problem even if the pixel electrode is formed on the gate bus wiring. Therefore, as shown in FIG. 3, the pixel electrode 25 is overlapped on the gate bus wiring 16 of the own stage, and the additional capacitor lower electrode and the additional capacitor common wiring 26A are formed on the gate bus wiring 16, and the gate bus wiring 16 and An additional capacitor can be formed above the thin film transistor. In this case, since the additional capacitance is formed not only on the thin film transistor but also on the gate bus wiring 16, the area of the additional capacitance can be increased.
[0030]
Similarly, the pixel electrode can be formed on the source bus wiring. Specifically, as shown in FIG. 4, the pixel electrode 25 is overlapped on the source bus wiring 20 of the own stage, and the additional capacitor lower electrode is formed. The additional capacitance common wiring 26A can be formed on the source bus wiring 20, and an additional capacitance can be formed above the source bus wiring 20 and the thin film transistor. In this case, since the additional capacitance is formed not only on the thin film transistor but also on the source bus wiring 20, the region of the additional capacitance can be increased.
(Embodiment 3)
In the first embodiment, as shown in FIG. 2, the additional capacitor lower electrode and the additional capacitor common line 26A are formed before the pixel electrode 25 is formed. However, as shown in FIG. 5, the pixel electrode 25 is formed. Thereafter, the insulating film 27 and the additional capacitance electrode 28 can be formed. Hereinafter, the third embodiment will be described with reference to FIG. In the same manner as in the first embodiment, a thin film transistor was formed on the insulating substrate 10, a second interlayer insulating film 24 made of an organic material was formed, and a contact hole 23 was provided.
[0031]
Thereafter, only the barrier metal 26 was formed, and the pixel electrode 25 was further formed thereon.
[0032]
Subsequently, the insulating film 27 and the additional capacitor electrode material are formed on the entire surface of the substrate, and the additional capacitor electrode 28 is formed on the thin film transistor, the gate bus wiring 16 or the source bus wiring 20 in the same manner as in the first and second embodiments. Formed. Also in this embodiment, if a material having a large relative dielectric constant or a material having a small film thickness is used as the insulating film 27, an additional capacitor can be formed effectively with a small area.
[0033]
If the insulating film 27 is left at the time of patterning the additional capacitor electrode 28, this insulating film also functions as a protective film. Any metal can be used for the additional capacitance electrode 28. For example, the additional capacitance electrode 28 can be formed of the same material as the gate bus wiring, the source bus wiring, and the pixel electrode. Further, it is not necessary to form an insulating film only on the additional capacitor lower electrode and the additional capacitor common line 26A as in the first embodiment, and the insulating film 27 may be formed on the entire surface of the substrate above the pixel electrode 25. It is not necessary to pattern the insulating film 27.
[0034]
【The invention's effect】
According to the present invention, a plurality of scanning lines and signal lines are provided in a matrix on the substrate, a switching element is provided at an intersection of the scanning lines and the signal line, and the switching element is made of an organic material. In a liquid crystal display device in which an interlayer insulating film is provided and a pixel electrode is provided on the interlayer insulating film, an additional capacitor common line is formed above the interlayer insulating film, and an additional capacitor portion is formed between the pixel electrode Therefore, the capacitance between the additional capacitance common wiring and the scanning line or the signal line can be ignored, and the additional capacitance common wiring can be formed in an arbitrary shape. For example, the additional capacitance common wiring can be a light shielding film.
[0035]
According to the present invention, a plurality of scanning lines and signal lines are provided in a matrix on the substrate, a switching element is provided at an intersection of the scanning lines and the signal line, and the switching element is made of an organic material. In a liquid crystal display device in which an interlayer insulating film is provided and a pixel electrode is provided on the interlayer insulating film, an additional capacitor common line corresponding to the pixel electrode is disposed above the interlayer insulating film and overlaps at least the switching element. Since the additional capacitor portion is formed between the pixel electrode and the pixel electrode, the aperture ratio is not lowered by the additional capacitor common line.
[0036]
The additional capacitance common line covers at least the PN junction in the switching element and functions as a light-shielding film. Therefore, the display quality is deteriorated due to the off-current being increased when the light irradiated to the liquid crystal display device hits the switching element. Can be prevented.
[0037]
According to the present invention, a plurality of scanning lines and signal lines are provided in a matrix on the substrate, a switching element is provided at an intersection of the scanning lines and the signal line, and the switching element is made of an organic material. In a liquid crystal display device in which an interlayer insulating film is provided and a pixel electrode is provided on the interlayer insulating film, an additional capacitor common line corresponding to the pixel electrode is provided above the interlayer insulating film and at least of a scanning line and a signal line. Since the additional capacitance portion is formed between the pixel electrode and the pixel electrode, the aperture ratio is not lowered by the additional capacitance common wiring.
[0038]
Since the additional capacitor common line is formed of a metal for making an ohmic contact between the drain electrode and the pixel electrode, the additional capacitor lower electrode and the additional capacitor common line may be patterned simultaneously with this metal. A new patterning process for the electrode and the additional capacitor common wiring is not required.
[0039]
Since the counter substrate does not have a black matrix, a transparent conductive film for switching the liquid crystal material or a transparent conductive film and a color filter may be formed on the counter substrate, which simplifies the process of manufacturing the counter substrate.
[0040]
Since the dielectric constant of the insulating film used as the dielectric of the additional capacitor is larger than that of the organic material used for the interlayer insulating film, the additional capacitor can be effectively formed in a small area.
[0041]
Since the anodic oxide film is used as the dielectric of the additional capacitor, the anodic oxide film has good coverage with respect to the additional capacitor lower electrode and the additional capacitor common wiring. There is no short circuit problem. Moreover, the process of forming an inorganic film by sputtering method or CVD method is not required.
[Brief description of the drawings]
FIG. 1 is a layout diagram of a pixel according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view of a pixel according to the first embodiment of the present invention.
FIG. 3 is a layout diagram of a pixel according to a second embodiment of the present invention.
FIG. 4 is a layout diagram of a pixel according to a second embodiment of the present invention.
FIG. 5 is a cross-sectional view of a pixel according to a third embodiment of the present invention.
FIG. 6 is a diagram schematically showing a configuration of a liquid crystal display device in which a driver is integrally formed.
FIG. 7 is a layout diagram of pixels in a conventional example.
FIG. 8 is a cross-sectional view of a pixel in a conventional example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Insulating substrate 11 Polycrystalline silicon thin film 12 Channel part 13 Gate insulating film 15 1st interlayer insulating film 16 Gate bus wiring 18 Contact hole 19 Contact hole 20 Source bus wiring 21 Drain electrode 23 Contact hole 24 2nd interlayer insulating film 25 pixel electrode 26 barrier metal 26A additional capacity lower electrode and additional capacity common wiring 28 additional capacity electrode

Claims (5)

基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部に薄膜トランジスタを設け、該薄膜トランジスタの上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、
上記層間絶縁膜の上に、付加容量共通配線からなる付加容量電極および付加容量絶縁膜が設けられ、画素電極と付加容量電極との間に付加容量絶縁膜を配した付加容量部が形成され、
この付加容量部が、薄膜トランジスタにおけるPN接合部、および、走査線あるいは信号線の少なくとも一方の上部に設けられていることを特徴とする液晶表示装置。
A plurality of scanning lines and signal lines are provided in a matrix on a substrate, a thin film transistor is provided at an intersection of the scanning lines and the signal line, an interlayer insulating film made of an organic material is provided above the thin film transistor, and the interlayer In a liquid crystal display device in which a pixel electrode is provided on an insulating film,
An additional capacitor electrode and an additional capacitor insulating film made of an additional capacitor common wiring are provided on the interlayer insulating film, and an additional capacitor portion is formed in which an additional capacitor insulating film is disposed between the pixel electrode and the additional capacitor electrode .
A liquid crystal display device, wherein the additional capacitor portion is provided on at least one of a PN junction portion and a scanning line or a signal line in a thin film transistor.
上記層間絶縁膜上に、付加容量電極,付加容量絶縁膜および画素電極がこの順で設けられていることを特徴とする請求項1に記載の液晶表示装置。  2. The liquid crystal display device according to claim 1, wherein an additional capacitor electrode, an additional capacitor insulating film, and a pixel electrode are provided in this order on the interlayer insulating film. 上記層間絶縁膜上に、画素電極,付加容量絶縁膜および付加容量電極がこの順で設けられていることを特徴とする請求項1に記載の液晶表示装置。  2. The liquid crystal display device according to claim 1, wherein a pixel electrode, an additional capacitor insulating film, and an additional capacitor electrode are provided in this order on the interlayer insulating film. 前記付加容量共通配線は、薄膜トランジスタのドレイン電極と画素電極とのオーミックコンタクトを取るための金属により形成されたことを特徴とする請求項1から3の何れかに記載の液晶表示装置。  4. The liquid crystal display device according to claim 1, wherein the additional capacitor common line is formed of a metal for making an ohmic contact between a drain electrode and a pixel electrode of the thin film transistor. 上記の付加容量絶縁膜の比誘電率が、層間絶縁膜よりも高くなっていることを特徴とする1から4の何れかに記載の液晶表示装置。  5. The liquid crystal display device according to any one of 1 to 4, wherein the additional capacitor insulating film has a relative dielectric constant higher than that of the interlayer insulating film.
JP2001278988A 1995-10-16 2001-09-14 Liquid crystal display Expired - Lifetime JP3643065B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001278988A JP3643065B2 (en) 1995-10-16 2001-09-14 Liquid crystal display

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-267308 1995-10-16
JP26730895 1995-10-16
JP2001278988A JP3643065B2 (en) 1995-10-16 2001-09-14 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19445196A Division JPH09171196A (en) 1995-10-16 1996-07-24 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2002176181A JP2002176181A (en) 2002-06-21
JP3643065B2 true JP3643065B2 (en) 2005-04-27

Family

ID=26547809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001278988A Expired - Lifetime JP3643065B2 (en) 1995-10-16 2001-09-14 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3643065B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4019868B2 (en) * 2002-09-11 2007-12-12 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
JP2002176181A (en) 2002-06-21

Similar Documents

Publication Publication Date Title
US6359665B1 (en) Switching element substrate having additional capacity and manufacturing method thereof
KR940004322B1 (en) Liquid crystal display devices
US7259820B2 (en) Active matrix type liquid crystal display device and method of manufacturing the same
US6493048B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP3503685B2 (en) Liquid crystal display device and manufacturing method thereof
JPH11133450A (en) Liquid crystal display device and its production
JPH1020298A (en) Liquid crystal display device
US5760861A (en) Liquid crystal display device and a method for fabricating black matrix thereto
US6798442B1 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
JPH09171196A (en) Liquid crystal display device
US20010012077A1 (en) Array substrate for use in LCD device
JP3245527B2 (en) Liquid crystal display
JPH0990425A (en) Display device
JP3669082B2 (en) Thin film transistor array for liquid crystal display elements
JPH0815711A (en) Active matrix substrate
JP3643065B2 (en) Liquid crystal display
JP3102819B2 (en) Liquid crystal display device and driving method thereof
JPH06258668A (en) Matrix array substrate and its production and liquid crystal display device using the same
JP2859785B2 (en) Active matrix substrate
JP3488649B2 (en) Active matrix substrate
JPH0820643B2 (en) Active matrix display
JPH11153812A (en) Active matrix substrate
JPH1096913A (en) Liquid crystal display device and its manufacture
JPH0611728A (en) Liquid crystal display device and its production
JPH10170950A (en) Active matrix type liquid crystal display device and its production

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040727

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041116

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050126

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 9

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term