JP3637276B2 - 3-level power converter - Google Patents
3-level power converter Download PDFInfo
- Publication number
- JP3637276B2 JP3637276B2 JP2000342023A JP2000342023A JP3637276B2 JP 3637276 B2 JP3637276 B2 JP 3637276B2 JP 2000342023 A JP2000342023 A JP 2000342023A JP 2000342023 A JP2000342023 A JP 2000342023A JP 3637276 B2 JP3637276 B2 JP 3637276B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switching element
- voltage source
- unit voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は,3レベル電力変換装置の実装技術に係り,特に直流電圧源,スイッチング素子間のインダクタンスの低減技術に関する。
【0002】
【従来の技術】
直流電圧源とスイッチング素子とによって構成され,直流と交流との間で電力の変換を行う電力変換装置において、スイッチング素子がターンオフするとき、直流電圧源とスイッチング素子間の配線インダクタンスにサージ電圧が誘起され、スイッチング素子に印加される。このため配線インダクタンスが大きいと、それだけスイッチング素子の耐圧を高く設計しなければならない。
【0003】
配線のインダクタンスを低減するために,電流の経路である導体をできるだけ幅広の平板状とし,かつターンオフによって電流が変化する電流経路(以下、転流経路と称する)の往路と復路の導体をできるだけ近接して接続するいわゆる平行平板状とすることが知られている。これは,転流経路の往路と復路を流れる電流によって発生する磁束を互いに相殺することで見かけ上の磁束の変化すなわちインダクタンスを小さくできるからである。ここで言うスイッチング素子の転流経路とは、そのスイッチング素子がターンオフする瞬間に生じている変換装置内の有電流路であって、そのスイッチング素子のターンオフによって電流が変化させられることでサージ電圧を発生する要因となるインダクタンスをもつ電路である。具体的には後述する。
【0004】
配線インダクタンスを低減する手段として,たとえば特開平11−89249号公報には、直流電圧源の正側アーム部は、前記直流電圧源に対して第2のスイッチング素子を最も近く、第1のスイッチング素子を最も遠く、第1の結合ダイオードを第1および第2のスイッチング素子の中間にそれぞれ配置し、負側アーム部は、直流電圧源に対して第3のスイッチング素子を最も近く、第4のスイッチング素子を最も遠く、第2の結合ダイオードを第3および第4のスイッチング素子の中間にそれぞれ配置することが開示されている。
【0005】
【発明が解決しようとする課題】
上記した従来技術においては、まだ、スイッチング素子に加わるサージ電圧が大きく、電力変換装置としての信頼性を確保するためには、導体が大きくなり装置の小型軽量化が不充分であった。
【0006】
本発明の目的は,3レベル電力変換装置におけるスイッチング素子のターンオフ時のサージ電圧を抑制し,電力変換装置を小形軽量化することである。
【0007】
【課題を解決するための手段】
4つのスイッチング素子がターンオフする時の転流経路は、種類として2通りが考えられる。第1,第4のスイッチング素子の転流経路と、第2,第3のスイッチング素子の転流経路である。第1,第4のスイッチング素子の転流経路は比較的短く、他方、第2,第3のスイッチング素子の転流経路は比較的長くなる。したがって,第2,第3のスイッチング素子に印加されるサージ電圧は、第1,第4のスイッチング素子に印加されるサージ電圧より大きくなる。
【0008】
そこで、本発明はその一面において、物理的に長くなる第2,第3のスイッチング素子の転流経路における配線インダクタンスを低減するため、転流経路をできるだけ短くするだけでなく、ターンオフするスイッチング素子の電流が流れる第1の電流路と、この第1の電流路の電流の減少に伴って電流が増大する第2の電流路の配線を沿わせるように構成することを特徴とする。
【0009】
これらの第1、第2の電流路を流れる電流は、詳細を後述するように、転流時に僅かの時間的重なりをもって一方が減少し他方が増大する。あるいは時間的に重ならないで、瞬間的に一方が消滅し、他方が立上がる。これら2つの電流路のインダクタンスを抑制するために、両者の配線を沿わせることが効果的である。
【0010】
本発明は他の一面において、前記第1、第2の電流路の長さがほぼ同一となるように、直流電圧源の接続端子を配置することを特徴とする。
【0011】
これにより、両電流路がバランスして、互いに相殺し合い、ターンオフ時のインダクタンスはより小さく抑えられる。
【0012】
本発明の望ましい一実施態様においては、平滑コンデンサ(単位電圧源)の接続端子を、直線状に配列された素子群のうち、結合ダイオードに最も近くなるように配置する。
【0013】
これによって、第2,第3のスイッチング素子の転流経路における上記第1、第2の電流路がバランスし、また配線の重なり部分が生じてターンオフ時の実質的なインダクタンスを小さく抑え、サージ電圧は小さくなる。
【0014】
本発明の他の一実施態様においては、直流電圧源と直線状に配列された素子群とに挟まれるように配置された2層の平板状の導体の間に、平板状の絶縁層を設ける。
【0015】
これによって、2層の平板状の導体をより接近して配置でき、さらに転流経路の短縮と、配線の重なりを強めることができ、よりサージ電圧は小さくなる。
【0016】
【発明の実施の形態】
以下本発明の実施の形態を図面を用いて説明する。
【0017】
図1は本発明の第1の実施例による3レベル電力変換装置の1相分の側面図、図2は同じく1相分の電気回路図、図3は同じく1相分の平面図である。ここでは,便宜上スイッチング素子としてIGBTを例にとって説明するが,MOSFET,バイポーラトランジスタなど,他のスイッチング素子を用いた場合も同様の効果が得られる。ここで,各スイッチング素子の正側の端子をコレクタ,負側の端子をエミッタと称する。
【0018】
図1〜3において,電力変換装置の一相分は図2の電気回路を構成しており、直線状に並べられた素子群と、直流電圧源を構成する第1,第2の単位電圧源である平滑コンデンサとが、平板状の導体層を挟むように配置されている。
【0019】
まず、素子群の構成から述べると、図1及び図3に示すように、第1のスイッチング素子1,中間電位導出用の第1の結合ダイオード5,第2のスイッチング素子2,第3のスイッチング素子3,中間電位導出用の第2の結合ダイオード6及び第4のスイッチング素子4が、ほぼ直線上に並べて配置される。
【0020】
次に,前記素子群の上側に、上下2層の平板状の導体層が配置される。導体層の下層は,図3(b)に示すように、第1の中間電位導体12,交流側導体13,第2の中間電位導体14からなり,図1に示すように,素子と平行となる平板状の部分は図3(c)の素子層の上側で同一平面内にある。導体層の上層は、図3(a)に示すように、正極側導体9,第3の中間電位導体11,負極側導体10からなり,図1から明らかなように,素子群と平行となる平板状の部分は導体層下層の上側に配置され、これら導体層の上層と下層は平行の関係にある。
【0021】
最後に、直流電圧源7,8が、この直流電圧源と前記素子群とで前記導体層を挟むように配置されている。直流電圧源は、単位電圧源である第1,第2の平滑コンデンサ7,8で構成されている。
【0022】
この実施例においては、第1の単位電圧源7の負極端子11pを,前記素子群の中で第1の結合ダイオード5に最も近くなるように配置するとともに、前記第2の単位電圧源8の正極端子11nを前記素子群の中で第2の結合ダイオード6に最も近くなるように配置している。
【0023】
次に,導体層による接続関係を述べる。導体層下層から述べると,第1の中間電位導体12は、第1のスイッチング素子1のエミッタと第2のスイッチング素子2のコレクタと第1の結合ダイオード5のカソードを接続しており、図3(b)に示すように、第1の結合ダイオードのアノードと接続される第3の中間電位導体11との絶縁用の穴もしくは切り込み15が設けてある。交流側導体13は、第2のスイッチング素子2のエミッタと第3のスイッチング素子のコレクタを接続しており,任意の場所に交流出力端子(図示せず)を設けている。第2の中間電位導体14は、第3のスイッチング素子3のエミッタと第4のスイッチング素子4のコレクタ及び第2の結合ダイオードのアノードを接続するものであり、図3(b)に示すように、第2の結合ダイオードのカソードと接続される第3の中間電位導体11との絶縁用の穴または切り込み16を設けている。
【0024】
一方、導体層上層での接続は、正極側導体9が,第1のスイッチング素子1のコレクタと第1の平滑コンデンサ7の正極端子9pを接続している。負極側導体10は、第4のスイッチング素子4のエミッタと第2の平滑コンデンサ8の負極端子10nを接続している。第3の中間電位導体11は,第1のダイオード5のアノードと第2のダイオード6のカソードを接続するとともに、第1の平滑コンデンサ7の負極端子11pと第2の平滑コンデンサ8の正極端子11nに接続している。
【0025】
ここで,各スイッチング素子のコレクタ,エミッタはそれぞれ一つずつ図示してあるが,コレクタ,エミッタをそれぞれ複数個有するスイッチング素子であっても同様の構成が可能である。また、各スイッチング素子1〜4は,図2に示すように、電流をオンオフするスイッチング機能部と,これに逆並列接続された環流ダイオード、すなわち交流回路に対するフリーホイール機能部で構成される。以上、特に図3(c)に示すように、一列に配置した前記素子群は、これら全ての素子の陽極端子(スイッチング素子のコレクタC,ダイオードのアノードA)と陰極端子(スイッチング素子のエミッタE,ダイオードのカソードK)とをほぼ一直線状に配置している。また、平板状の導体9〜14は、同図(a),(b)から明らかなように、前述端子群C,E,A及びKよりも十分に広い幅を持ち、その表裏方向に配置した前記直流電圧源7,8と前記素子群1〜6とにより挟まれるように配置している。
【0026】
さて、各スイッチング素子がターンオフする時の転流経路は、図4(a)〜(d)に示した4経路である。正側アームの第1のスイッチング素子1の転流経路(a)と負側アームの第4のスイッチング素子4の転流経路(d)及び正側アームの第2のスイッチング素子2の転流経路(b)と負側アームの第3のスイッチング素子3の転流経路(c)は、それぞれ電気回路上,相似の関係であり,物理的空間的にも相似の位置関係に配置すれば、インダクタンスも同等となる。したがって,転流経路の種類としては(a),(d)と(b),(c)の2通りを考えればよい。ここでは転流経路(a)と(b)について説明し、(c)と(d)については省略するが、全く同様に理解することができる。
【0027】
まず、転流経路(a)は、スイッチング素子1がターンオフする瞬間に生じていた変換器内の有電流路であって、スイッチング素子1のターンオフによって電流が遮断させられることで高電圧を発生する要因となるインダクタンスをもつ電路である。スイッチング素子1がオンしているときは必ずスイッチング素子2もオンしており、「第2の平滑コンデンサ8の正極→結合ダイオード5→第2のスイッチング素子2→交流端子→交流(負荷)回路→他相のスイッチング素子3,4→第2の平滑コンデンサ8の負極」の経路でダイオード5が通流している。したがって、その電流の大きさの範囲内ではダイオード5は逆方向にも通流し得るので、図4(a)に太線で示すように、スイッチング素子1のターンオフ時の転流経路は、「第1の平滑コンデンサ7の正極→第1のスイッチング素子1→ダイオード5(逆方向)→第1の平滑コンデンサ7の負極」の経路であり、スイッチング素子1がターンオフするとき、この転流経路の電流が遮断され、この経路のインダクタンスによってサージ電圧が発生し、スイッチング素子1に印加される。
【0028】
この転流経路(a)は比較的短く,配線インダクタンスも比較的小さいので、第1のスイッチング素子1に印加されるサージ電圧は小さく問題はない。特に、本実施例においては、図5に破線で示すように、転流経路(a)は短くなる。
【0029】
次に、転流経路(b)は、スイッチング素子2がターンオフする瞬間(前後の短時間)に生じる変換器内の有電流路であって、スイッチング素子2のターンオフによって電流が変化させられることでサージ電圧を発生する要因となるインダクタンスをもつ電路である。スイッチング素子2がターンオフするときは、第3,第4のスイッチング素子3,4内のフリーホイルダイオードが「交流(負荷)回路→スイッチング素子4,3の逆並列のダイオード→交流端子→交流(負荷)回路」の経路で導通し得る状態にあるため、図4(b)に太線で示すように、「第2の平滑コンデンサ8の正極→結合ダイオード5→第2のスイッチング素子2→第3,第4のスイッチング素子3,4のフリーホイルダイオード(逆方向)→第2の平滑コンデンサ8の負極」の経路で電流が流れ得る。スイッチング素子2がターンオフするとき、この転流経路のインダクタンスによって高電圧を発生し、スイッチング素子2に印加される。図6は、この転流経路(b)を破線で示す側面図である。
【0030】
ここで、この転流経路(b)の配線インダクタンスについて考える。この転流経路(b)は図からも明らかなように前記転流経路(a)に比べ比較的長くならざるを得ない。配線インダクタンスは経路の長さによって大きくなるため、転流経路をできる限り短く設計しなければならない。更に、スイッチング素子2がターンオフする直前,直後の電流経路が如何に沿わされ(重ねられ)ているかも重要である。3レベル電力変換装置は、PWM制御によって交流端子に、短時間に直流の3レベルに電圧を切替え出力する。一方、交流負荷電流は、負荷のインダクタンスを電流源としており、各スイッチング素子のターンオフ時間のようなPWM制御のごく短時間の出来事の間では殆ど変化しない。この交流負荷電流の継続のためにフリーホイルダイオードが設けられている。さて、スイッチング素子2がターンオフする直前の交流負荷への電流I1は、「コンデンサ8の正極→ダイオード5→スイッチング素子2→交流負荷→他の相のスイッチング素子3,4→コンデンサ8の負極」の経路で流れており、一方、スイッチング素子2がターンオフした直後の交流負荷の電流I2は、「交流負荷→他の相のスイッチング素子3,4→スイッチング素子4,3のフリーホイルダイオード→交流負荷」の経路で流れる。図7は、本実施例におけるこれらの電流I1,I2を加筆した側面図である。電流I1が減少するのに合せて電流I2は増加し、あるいは、電流I1が消滅すると同時に電流I2が立上がる関係にある。これらの電流が図7の(e)部で重なり合って同方向に流れることで、ターンオフの瞬間における実質的なインダクタンスを減少させることができる。すなわち、この部分においては、一方の増大(立上り)と他方の減少(消滅)とが重なり合って、トータルの電流変化dI/dtが小さくなり、実質的なインダクタンスが小さくなるのである。この結果、スイッチング素子2に印加されるサージ電圧を小さく抑制することができる。スイッチング素子3についても全く同様である。実験によれば、先に述べた公報に記載された従来技術に比べ、スイッチング素子2,3へのサージ電圧の大きさを20%低減することができた。
【0031】
このように、本実施態様においては、スイッチング素子がターンオフする時の(a),(b)の2種類の転流経路のうち、特に,転流経路が長く配線インダクタンスが大きくなる転流経路(b)の配線インダクタンスを低減するため、第1の直流電圧源としての平滑コンデンサ7は、その負極端子11pが,第1の結合ダイオード5に最も近くなるように配置され,他方,第2の直流電圧源としての平滑コンデンサ8は、その正極端子11nが,第2の結合ダイオード6に最も近くなるように配置される。すなわち、導体層の一個所の表裏に、その一方に第1の直流電圧源の負極端子11pがあり,その他方に第1の結合ダイオード5のアノード端子が存在するという位置関係である。同様に、導体層のもうひとつの個所の表裏に、その一方に第2の直流電圧源の正極端子11nがあり,その他方に第2の結合ダイオード6のカソード端子が存在する。
【0032】
このようにして、第2のスイッチング素子2のターンオフ直前に前記交流端子に向って電流I1が流れる第1の電流路と、前記第2のスイッチング素子2のターンオフ直後に前記交流端子に向って電流I2が流れる第2の電流路とを、ほぼ同一の長さとする位置(この実施例では結合ダイオード5,6に近接する位置)にそれぞれ前記第1,第2の単位電圧源7及び8の接続端子9p、11p及び10n,11nを配置するとともに、前記第1,第2の電流路を(e)部で互いに沿わせて配置するのである。
【0033】
図8は,本発明の第2の実施形態を示す側面図である。図1〜7の構成に加え,導体層の上層と下層との間に絶縁層17を設けたものである。絶縁層17は例えば絶縁材料でできた平板であり,第1及び第2の中間電位導体の絶縁確保用の穴または切り込みに合わせて穴または切り込みが設けられている。絶縁層を設けることにより,導体層の上層と下層の距離を近くすることが可能となり,相互誘導をさらに強めることができるので,さらにインダクタンスを低減可能である。絶縁層は上層,下層のどちらか一方または両方に接触していても構わない。
【0034】
図9は,本発明の第3の実施形態の平面図であり、上層、下層の導体層及び素子層を示している。この実施の形態は,第1の実施形態において,各スイッチング素子1〜4及びダイオード5,6をそれぞれ2つずつ並列に接続し、電流容量を2倍としたものである。この場合にも、上記実施例と同様の効果を奏する。主回路構成は前述した特開平11−89249号公報の図18と同一となる。
【0035】
【発明の効果】
本発明によれば、スイッチング素子のターンオフ時のサージ電圧を抑制でき、小形軽量化された3レベル電力変換装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例による3レベル電力変換装置の1相分の側面図である。
【図2】本発明の一実施例による3レベル電力変換装置の1相分の電気回路図である。
【図3】本発明の一実施例による3レベル電力変換装置の1相分の平面図である。
【図4】本発明の一実施例による4種の転流経路を示した電気回路図である。
【図5】本発明の一実施例による転流経路(a)を加筆した側面図である。
【図6】本発明の一実施例による転流経路(b)を加筆した側面図である。
【図7】本発明の一実施例による転流経路(b)の電流路を加筆した側面図である。
【図8】絶縁層を付加した本発明の他の実施例の側面図である。
【図9】並列接続した本発明の他の実施例の平面図である。
【符号の説明】
1…第1のスイッチング素子、2…第2のスイッチング素子、3…第3のスイッチング素子、4…第4のスイッチング素子、5…第1の結合ダイオード、6…第2の結合ダイオード、7,8…第1,第2の単位電圧源(平滑コンデンサ)、9〜14…平板状導体、17…絶縁層、9p,11p…第1の単位電圧源の接続端子、10n,11n…第2の単位電圧源の接続端子。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technology for mounting a three-level power converter, and more particularly to a technology for reducing inductance between a DC voltage source and a switching element.
[0002]
[Prior art]
In a power converter configured by a DC voltage source and a switching element and converting power between DC and AC, when the switching element is turned off, a surge voltage is induced in the wiring inductance between the DC voltage source and the switching element. And applied to the switching element. For this reason, when the wiring inductance is large, the switching element must be designed to have a high withstand voltage.
[0003]
In order to reduce the inductance of the wiring, the conductor that is the current path is made as wide as possible, and the forward and return conductors of the current path (hereinafter referred to as a commutation path) in which the current changes by turn-off are as close as possible It is known to form so-called parallel flat plates that are connected together. This is because the change in the apparent magnetic flux, that is, the inductance can be reduced by canceling out the magnetic fluxes generated by the current flowing in the forward path and the return path of the commutation path. The commutation path of the switching element referred to here is a current path in the converter that occurs at the moment when the switching element is turned off, and a surge voltage is generated by changing the current by turning off the switching element. It is an electric circuit with an inductance that causes generation. Details will be described later.
[0004]
As means for reducing the wiring inductance, for example, in Japanese Patent Application Laid-Open No. 11-89249, the positive side arm portion of the DC voltage source is closest to the second switching element with respect to the DC voltage source. , The first coupling diode is disposed in the middle of each of the first and second switching elements, and the negative arm portion is closest to the third switching element with respect to the DC voltage source, and the fourth switching element It is disclosed that the element is farthest and the second coupling diode is placed in between the third and fourth switching elements, respectively.
[0005]
[Problems to be solved by the invention]
In the above-described prior art, the surge voltage applied to the switching element is still large, and the conductor becomes large and the device is insufficiently reduced in size and weight in order to ensure the reliability as the power conversion device.
[0006]
An object of the present invention is to suppress a surge voltage when a switching element is turned off in a three-level power converter, and to reduce the size and weight of the power converter.
[0007]
[Means for Solving the Problems]
There are two possible commutation paths when the four switching elements are turned off. These are a commutation path of the first and fourth switching elements and a commutation path of the second and third switching elements. The commutation paths of the first and fourth switching elements are relatively short, while the commutation paths of the second and third switching elements are relatively long. Therefore, the surge voltage applied to the second and third switching elements is larger than the surge voltage applied to the first and fourth switching elements.
[0008]
Therefore, in one aspect of the present invention, in order to reduce the wiring inductance in the commutation path of the second and third switching elements that are physically long, not only the commutation path is made as short as possible but also the switching element that is turned off. The first current path through which the current flows and the wiring of the second current path in which the current increases as the current in the first current path decreases are arranged.
[0009]
As will be described in detail later, one of the currents flowing through these first and second current paths decreases and the other increases with a slight temporal overlap during commutation. Or without overlapping in time, one disappears momentarily and the other rises. In order to suppress the inductance of these two current paths, it is effective to align both wirings.
[0010]
In another aspect, the present invention is characterized in that the connection terminals of the DC voltage source are arranged so that the lengths of the first and second current paths are substantially the same.
[0011]
Thereby, both current paths balance and cancel each other, and the inductance at the time of turn-off is further suppressed.
[0012]
In a preferred embodiment of the present invention, the connection terminal of the smoothing capacitor (unit voltage source) is disposed so as to be closest to the coupling diode in the linearly arranged element group.
[0013]
As a result, the first and second current paths in the commutation paths of the second and third switching elements are balanced, and an overlapping portion of the wiring is generated, so that a substantial inductance at the time of turn-off is suppressed, and a surge voltage is reduced. Becomes smaller.
[0014]
In another embodiment of the present invention, a flat insulating layer is provided between two flat conductive layers arranged so as to be sandwiched between a DC voltage source and a linearly arranged element group. .
[0015]
As a result, the two-layer flat conductors can be arranged closer to each other, the commutation path can be shortened, and the overlapping of the wirings can be strengthened, resulting in a smaller surge voltage.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0017]
1 is a side view of one phase of the three-level power converter according to the first embodiment of the present invention, FIG. 2 is an electric circuit diagram of one phase, and FIG. 3 is a plan view of one phase. Here, the IGBT is described as an example of the switching element for convenience, but the same effect can be obtained when other switching elements such as a MOSFET and a bipolar transistor are used. Here, the positive terminal of each switching element is called a collector, and the negative terminal is called an emitter.
[0018]
1 to 3, one phase of the power conversion device constitutes the electric circuit of FIG. 2, and a group of elements arranged in a straight line and first and second unit voltage sources constituting a DC voltage source. Are arranged so as to sandwich a flat conductor layer.
[0019]
First, in terms of the configuration of the element group, as shown in FIGS. 1 and 3, the
[0020]
Next, two upper and lower flat conductor layers are disposed above the element group. The lower layer of the conductor layer is composed of a first intermediate
[0021]
Finally, the
[0022]
In this embodiment, the negative terminal 11p of the first
[0023]
Next, the connection relationship by conductor layer is described. In the lower layer of the conductor layer, the first intermediate
[0024]
On the other hand, the connection in the upper layer of the conductor layer is such that the
[0025]
Here, one collector and one emitter of each switching element are shown, but a similar configuration is possible even with a switching element having a plurality of collectors and emitters. Further, as shown in FIG. 2, each of the
[0026]
Now, the commutation paths when each switching element is turned off are the four paths shown in FIGS. The commutation path (a) of the
[0027]
First, the commutation path (a) is a current path in the converter that has occurred at the moment when the switching
[0028]
Since the commutation path (a) is relatively short and the wiring inductance is also relatively small, the surge voltage applied to the
[0029]
Next, the commutation path (b) is a current path in the converter that occurs at the moment when the switching
[0030]
Here, the wiring inductance of the commutation path (b) is considered. This commutation path (b) must be relatively longer than the commutation path (a), as is apparent from the figure. Since the wiring inductance increases with the length of the path, the commutation path must be designed as short as possible. Further, it is also important how the current paths immediately before and after the
[0031]
Thus, in this embodiment, among the two types of commutation paths (a) and (b) when the switching element is turned off, the commutation path (in which the commutation path is long and the wiring inductance is large) In order to reduce the wiring inductance of b), the smoothing
[0032]
In this way, the first current path through which the current I1 flows toward the AC terminal immediately before the
[0033]
FIG. 8 is a side view showing a second embodiment of the present invention. In addition to the configurations of FIGS. 1 to 7, an insulating
[0034]
FIG. 9 is a plan view of a third embodiment of the present invention, showing an upper layer, a lower conductor layer, and an element layer. In this embodiment, in the first embodiment, each switching
[0035]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the surge voltage at the time of turn-off of a switching element can be suppressed, and the three-level power converter device reduced in size and weight can be provided.
[Brief description of the drawings]
FIG. 1 is a side view of one phase of a three-level power converter according to an embodiment of the present invention.
FIG. 2 is an electric circuit diagram for one phase of a three-level power converter according to an embodiment of the present invention.
FIG. 3 is a plan view of one phase of the three-level power converter according to one embodiment of the present invention.
FIG. 4 is an electric circuit diagram showing four types of commutation paths according to an embodiment of the present invention.
FIG. 5 is a side view of a commutation path (a) according to an embodiment of the present invention.
FIG. 6 is a side view of a commutation path (b) according to an embodiment of the present invention.
FIG. 7 is a side view in which a current path of a commutation path (b) is added according to an embodiment of the present invention.
FIG. 8 is a side view of another embodiment of the present invention in which an insulating layer is added.
FIG. 9 is a plan view of another embodiment of the present invention connected in parallel.
[Explanation of symbols]
DESCRIPTION OF
Claims (8)
(1)第1の単位電圧源の正極端子と第1のスイッチング素子とを接続する平板状の導体,第2の単位電圧源の負極端子と第4のスイッチング素子とを接続する平板状の導体及び第1,第2の単位電圧源を接続する平板状の導体。
(2)第1と第2のスイッチング素子を接続する平板状の導体,第2と第3のスイッチング素子を接続する平板状の導体及び第3と第4のスイッチング素子を接続する平板状の導体。6. The three-level power converter according to claim 1, wherein a flat insulating layer is provided so as to be sandwiched between the following (1) and (2).
(1) A flat conductor that connects the positive terminal of the first unit voltage source and the first switching element, and a flat conductor that connects the negative terminal of the second unit voltage source and the fourth switching element. And a flat conductor connecting the first and second unit voltage sources.
(2) A flat conductor connecting the first and second switching elements, a flat conductor connecting the second and third switching elements, and a flat conductor connecting the third and fourth switching elements .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000342023A JP3637276B2 (en) | 2000-11-09 | 2000-11-09 | 3-level power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000342023A JP3637276B2 (en) | 2000-11-09 | 2000-11-09 | 3-level power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002153078A JP2002153078A (en) | 2002-05-24 |
JP3637276B2 true JP3637276B2 (en) | 2005-04-13 |
Family
ID=18816656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000342023A Expired - Lifetime JP3637276B2 (en) | 2000-11-09 | 2000-11-09 | 3-level power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3637276B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103986359A (en) * | 2013-02-13 | 2014-08-13 | 富士电机株式会社 | power conversion device |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005176576A (en) * | 2003-12-15 | 2005-06-30 | Toshiba Corp | Power converting device |
US8111530B2 (en) | 2006-12-20 | 2012-02-07 | Mitsubishi Electric Corporation | 3-level power converter |
JP2010200525A (en) * | 2009-02-26 | 2010-09-09 | Fuji Electric Systems Co Ltd | Three-level inverter circuit |
JP5222821B2 (en) * | 2009-09-30 | 2013-06-26 | 三菱電機株式会社 | Electronic circuit equipment |
JP5663450B2 (en) * | 2011-10-18 | 2015-02-04 | 株式会社日立製作所 | Power converter |
JP5840986B2 (en) * | 2012-03-14 | 2016-01-06 | 東芝三菱電機産業システム株式会社 | 3-level power converter |
JP6206090B2 (en) * | 2013-10-29 | 2017-10-04 | 富士電機株式会社 | 3-level power converter |
JP6344054B2 (en) * | 2014-05-22 | 2018-06-20 | 富士電機株式会社 | Series connection capacitor placement and wiring structure |
EP3093974B1 (en) | 2014-08-26 | 2019-02-20 | Fuji Electric Co., Ltd. | Three-level power conversion device |
JP7283143B2 (en) * | 2019-03-12 | 2023-05-30 | 富士電機株式会社 | power converter |
-
2000
- 2000-11-09 JP JP2000342023A patent/JP3637276B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103986359A (en) * | 2013-02-13 | 2014-08-13 | 富士电机株式会社 | power conversion device |
CN103986359B (en) * | 2013-02-13 | 2018-11-30 | 富士电机株式会社 | Power inverter |
Also Published As
Publication number | Publication date |
---|---|
JP2002153078A (en) | 2002-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6028779A (en) | Power inverter device | |
US7542317B2 (en) | Semiconductor device and power conversion apparatus using the same | |
JP5132175B2 (en) | Power converter | |
JP4973697B2 (en) | Power converter | |
US20100328833A1 (en) | Power module with additional transient current path and power module system | |
JP2012105382A (en) | Semiconductor device | |
WO2016035651A1 (en) | Power module | |
JP3637276B2 (en) | 3-level power converter | |
US6021060A (en) | Power converter device | |
JP2005216876A (en) | Power semiconductor module | |
JP4356434B2 (en) | 3-level inverter circuit | |
JP4842018B2 (en) | Power converter | |
JP3420021B2 (en) | Semiconductor power converter | |
JP3873743B2 (en) | Power converter | |
JP2008306872A (en) | Semiconductor device | |
JPH1094256A (en) | Power-conversion element module | |
JPWO2019043886A1 (en) | Power converter | |
JPH10285950A (en) | Main circuit of three-level power converter | |
JP7395935B2 (en) | power converter | |
JP2013236460A (en) | Three-level inverter | |
JP2000216331A (en) | Power semiconductor module and electric conversion device using the module | |
JP2007228639A (en) | Boost chopper device | |
JP4356263B2 (en) | Power converter | |
JP2017099062A (en) | Power converter | |
JP6638477B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050107 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3637276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |