JP3635636B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3635636B2 JP3635636B2 JP2001010880A JP2001010880A JP3635636B2 JP 3635636 B2 JP3635636 B2 JP 3635636B2 JP 2001010880 A JP2001010880 A JP 2001010880A JP 2001010880 A JP2001010880 A JP 2001010880A JP 3635636 B2 JP3635636 B2 JP 3635636B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- analog switch
- switch array
- film transistor
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタを用いて形成される液晶表示装置に関する。
【０００２】
【従来の技術】
ＯＡ機器等のディスプレイとしてＣＲＴに代わりフラットディスプレイが注目され、特に大面積化への期待が強くなってきている。またフラットディスプレイのその他の応用として壁掛けＴＶの開発も急ピッチで進められている。また、フラットディスプレイのカラー化、高精細化の要求も相当高まってきている。
【０００３】
このフラットディスプレイの代表例として液晶表示装置が知られている。これは一対のガラス基板間に電極を挟んで保持された液晶組成物に電界を加えて、液晶組成物の状態を変化させ、この状態の違いを利用して、表示を行う。この液晶の駆動のために薄膜トランジスタ（以下ＴＦＴという）やその他のスイッチング素子を設けたものや単純にマトリクス構成を持つものがある。何れの場合も、縦横（Ｘ、Ｙ）方向の各配線に対して液晶を駆動するための信号を送り出すドライバー回路がディスプレイ周辺に設けられている。
【０００４】
このドライバー回路は通常は単結晶シリコンのＭＯＳ集積回路（ＩＣ）で構成されている。このＩＣには各ディスプレイ電極に対応するパッド電極が設けられており、この両者の間にプリント基板が介在し、先ずＩＣのパッド電極とプリント基板を接続し、次にプリント基板とディスプレイを接続していた。このプリント基板はガラスエポキシや紙エポキシの絶縁物基板またはフレキシブルなプラスティックよりなる基板であり、その占有面積はディスプレイと同じかまたはそれ以上の面積が必要であった。また、同様に容積も相当大きくする必要があった。
【０００５】
【発明が解決しようとする課題】
このような従来のディスプレイは前述のような構成のため以下のような欠点を有していた。
【０００６】
すなわち、▲１▼マトリクス配線のＸ方向、Ｙ方向の表示電極またはソース（ドレイン）配線またはゲート配線の数と同数の接続がプリント基板との間で行われるために、実装技術上接続可能な各接続部間の間隔に制限があるために、高精細な表示ディスプレイを作製することはできなかった。
【０００７】
▲２▼表示ディスプレイ本体以外にプリント基板、ＩＣおよび接続配線が必要であり、その必要面積および必要容積はディスプレイ本体の数倍にも及んでいた。
【０００８】
▲３▼ディスプレイ本体とプリント基板およびプリント基板とＩＣとの接続箇所が多く、しかも、かなりの重量があるので接続部分に無理な力が加わり、接続の信頼性が低かった。
【０００９】
一方、このような、欠点を解決する方法として、ディスプレイ特にアクティブ素子をスイッチング素子として使用した表示装置において、アクティブ素子と周辺回路とを同じ基板上にＴＦＴで構成することが提案されている。しかしながらこの構成によると前述の３つの欠点はほぼ解決することができるが、新たに以下のような別の問題が発生した。
【００１０】
▲４▼アクティブ素子以外に周辺回路をもＴＦＴ化した為に、同一基板上に形成する素子の数が増し、ＴＦＴの製造歩留りが低下した。従ってディスプレイの製造歩留りも低下した。
【００１１】
▲５▼アクティブ素子部分の素子構造に比べ周辺回路部分は非常に複雑な素子構造を取っている。従って、回路パターンが複雑になり、製造プロセス技術もより高度になり、コストが上昇する。また、当然に多層配線部分が増し、プロセス工程数の増加とＴＦＴの製造歩留りの低下が起こった。
【００１２】
▲６▼周辺回路を構成するトランジスタは早い応答速度が要求されるため、通常は多結晶半導体を使用していた。そのため、半導体層を多結晶化するために、高温の処理を必要とし、高価な石英基板等を使用しなければならなかった。
【００１３】
【課題を解決するための手段】
本実施例は上記のような６つ問題を適度にバランスよく解決するものであり、コストが低く、製造歩留りの高い液晶表示装置に関するものである。
【００１４】
本発明によると、
７００℃以下の熱処理に耐え得るガラス基板上に形成されたブロッキング層上に、画素部分並びにアナログスイッチアレー及びアナログスイッチアレー以外の回路を含む周辺回路を有する半導体装置であって、
前記画素部分及び前記アナログスイッチアレーは、それぞれ、相補型の薄膜トランジスタを有し、
前記画素部分及び前記アナログスイッチアレーの薄膜トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記画素部分の薄膜トランジスタのソース領域またはドレイン領域の一方と接続された配線と、
前記層間絶縁膜上に形成され、前記アナログスイッチアレーの薄膜トランジスタのソース領域またはドレイン領域と接続された配線と、
前記画素部分の薄膜トランジスタのソース領域またはドレイン領域の他方と接続されたコンタクトと、
前記画素部分の薄膜トランジスタのソース領域またはドレイン領域の一方と接続された配線上、及び前記アナログスイッチアレーの薄膜トランジスタのソース領域またはドレイン領域と接続された配線上に形成された平坦化膜と、
前記平坦化膜上に形成された画素電極とを有し、
前記画素電極は、前記平坦化膜に形成された穴を介して前記コンタクトと接続され、
前記アナログスイッチアレー以外の回路は、単結晶シリコンを用いた集積回路（ＩＣ）
でなり、
前記集積回路は、ＣＯＧ法により前記ブロッキング層が形成された前記ガラス基板上に設けられ、かつ前記アナログスイッチアレーと電気的に接続されていることを特徴とする。
【００１５】
また、本発明によると、
７００℃以下の熱処理に耐え得るガラス基板上に形成されたブロッキング層上に、画素部分並びにアナログスイッチアレー及びアナログスイッチアレー以外の回路を含む周辺回路を有する半導体装置であって、
前記画素部分は、複数の第１の相補型の薄膜トランジスタを含み、
前記アナログスイッチアレーは、複数の第２の相補型の薄膜トランジスタを含み、
前記複数の第１の薄膜トランジスタ及び前記複数の第２の薄膜トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記第１の薄膜トランジスタのソース領域またはドレイン領域の一方と接続された配線と、
前記層間絶縁膜上に形成され、前記第２の薄膜トランジスタのソース領域またはドレイン領域と接続された配線と、
前記第１の薄膜トランジスタのソース領域またはドレイン領域の他方と接続されたコンタクトと、
前記第１の薄膜トランジスタのソース領域またはドレイン領域の一方と接続された配線上、及び前記第２の薄膜トランジスタのソース領域またはドレイン領域と接続された配線上に形成された平坦化膜と、
前記平坦化膜上に形成された画素電極とを有し、
前記画素電極は、前記平坦化膜に形成された穴を介して前記コンタクトと接続され、
前記アナログスイッチアレー以外の回路は、単結晶シリコンを用いた集積回路（ＩＣ）
でなり、
前記集積回路は、ＣＯＧ法により前記ブロッキング層が形成された前記ガラス基板上に設けられ、かつ前記アナログスイッチアレーと電気的に接続されていることを特徴とする。
【００１６】
また、本発明によると、
前記平坦化膜は、有機樹脂膜であることを特徴とする。
【００１７】
すなわち、複数のゲート線、複数のソース（ドレイン）線および薄膜トランジスタを有する画素マトリクスが形成された第１の基板と前記第１の基板に対抗して配置された第２の基板と前記一対の基板間に保持された液晶組成物よりなる液晶表示装置であって、前記第１の基板上に形成されるＸまたはＹ方向のマトリクス配線に接続されている周辺回路のうちの少なくとも一部の周辺回路を前記画素に接続されたアクティブ素子と同様の構造の薄膜トランジスタとし、残りの周辺回路は半導体チップで構成されているものである。
【００１８】
また、ＴＦＴ化しない残りの周辺回路としてのＩＣと基板との接続はＩＣチップを直接基板上に設けて、各接続端子と接続するＣＯＧ法やＩＣチップを１個毎にフレキシブルな有機樹脂基板上に設け、その樹脂基板とディスプレイ基板とを接続するＴＡＢ法により、実現できる。
【００１９】
すなわち、本発明は液晶表示装置の周辺回路の全てをＴＦＴ化するのでなく、素子構造の簡単な部分のみ、または素子数の少ない機能部分のみ、または汎用のＩＣが入手しにくい回路部分のみ、さらにはＩＣのコストが高い部分のみをＴＦＴ化して、液晶表示装置の製造歩留りを向上させるとともに、製造コストを下げることができる。
【００２０】
また、周辺回路の一部をＴＦＴ化することにより、従来では相当な数が必要であった外付けのＩＣの数を減らし、製造コストを下げるものである。
【００２１】
さらにまた、アクティブ素子と周辺回路を同じプロセスにて作成した相補型構成（ＣＴＦＴ）の薄膜トランジスタとすると、画素駆動の能力が向上し、周辺回路に冗長性を与えることができ、余裕のある液晶表示装置の駆動を行うことができた。
【００２２】
また、周辺回路全部をＴＦＴ化するとディスプレイ用の基板の寸法をＸ方向およびＹ方向の両方に大きくする必要があり表示装置全体の専有面積が大きくなるが、一部のみをＴＦＴ化するとほんの少しだけ基板を大きくするだけですみ、表示装置を使用するコンピューターや装置の外形寸法に容易にあわせることができかつ専有面積と専有容積の少ない表示装置を実現できる。
【００２３】
周辺回路中の素子構造が複雑である部分、例えば、多層配線が必要な素子構造やアンプの機能を持たせた部分等をＴＦＴ化するのに高度な作製技術が必要になるが、一部をＴＦＴ化することで、技術的に難しい部分は従来のＩＣを使用し、簡単な素子構造あるいは単純な機能の部分をＴＦＴ化でき、低コストで高い歩留りで表示装置を実現できる。
【００２４】
また、一部のみＴＦＴ化することで、周辺回路部分の薄膜トランジスタの数を相当減らすことができる、単純にＸ方向、Ｙ方向の周辺回路の機能が同じ場合はほぼその数は半数となる。このように、ＴＦＴ化する素子数を減らすことで、基板の製造歩留りを向上させることができ、かつ基板の面積、容積を減少できた表示装置を低コストで実現することが可能となった。
【００２５】
さらに、ＴＦＴに使用される半導体層を従来から使用されている、多結晶またはアモルファス半導体ではなく、新しい概念のセミアモルファス半導体を使用することで、低温で作製ができ、しかも、キャリアの移動度の非常に大きい、応答速度の早いＴＦＴを実現することができる。
【００２６】
このセミアモルファス半導体とは、ＬＰＣＶＤ法、スパッタ法あるいはＰＣＶＤ法等により膜形成の後に熱結晶化処理を施して得られるが、以下にはスパッタ法を例にとり説明をする。
【００２７】
すなわちスパッタ法において単結晶のシリコン半導体をターゲットとし、水素とアルゴンとの混合気体でスパッタをすると、アルゴンの重い原子のスパッタ（衝撃）によりターゲットからは原子状のシリコンが離れ、被形成面を有する基板上に飛しょうするが、同時に数十〜数十万個の原子が固まった塊がクラスタとしてターゲットから離れ、被形成面に飛しょうする。
【００２８】
この飛しょう中は、水素がこのクラスタの外周辺の珪素の不対結合手と結合し、結合した状態で被形成面上に秩序性の比較的高い領域として作られる。すなわち、被膜形成面上には秩序性の高い、かつ周辺にＳｉ−Ｈ結合を有するクラスタと純粋のアモルファス珪素との混合物の状態を実現する。これを４５０℃〜７００℃の非酸化性気体中での熱処理により、クラスタの外周辺のＳｉ−Ｈ結合は他のＳｉ−Ｈ結合と反応し、Ｓｉ−Ｓｉ結合を作る。
【００２９】
この結合はお互い引っぱりあうと同時に、秩序性の高いクラスタはより高い秩序性の高い状態、すなわち結晶化に相を移そうとする。しかし、隣合ったクラスタ間は、互いに結合したＳｉ−Ｓｉがそれぞれのクラスタ間を引っぱりあう。その結果は、結晶は格子歪を持ちレーザラマンでの結晶ピークは単結晶の５２０ｃｍ−１より低波数側にずれて測定される。
【００３０】
また、このクラスタ間のＳｉ−Ｓｉ結合は互いのクラスタをアンカリング（連結）するため、各クラスタでのエネルギバンドはこのアンカリングの個所を経て互いに電気的に連結しあえる。そのため結晶粒界がキャリアのバリアとして働く多結晶シリコンとは根本的に異なり、キャリア移動度も１０〜２００ｃｍ２／ＶＳｅｃを得ることができる。
【００３１】
つまり、かるる定義に基づくセミアモルファス半導体は見掛け上結晶性を持ちながらも、電気的には結晶粒界が実質的にない状態を予想できる。もちろん、アニール温度がシリコン半導体の場合の４５０℃〜７００℃という中温アニールではなく、１０００℃またはそれ以上の結晶成長をともなう結晶化をさせる時はこの結晶成長により、膜中の酸素等が粒界に折出し、バリアを作ってしまう。これは、単結晶と同じ結晶と粒界のある材料（多結晶）である。
【００３２】
また、この半導体におけるクラスタ間のアンカリングの程度をより大きくすると、よりキャリア移動度は大きくなる。このためにはこの膜中にある酸素量を７×１０１９ｃｍ−３好ましくは１×１０１９ｃｍ−３以下にすると、さらに６００℃よりも低い温度で結晶化ができるに加えて、高いキャリア移動度を得ることができる。
【００３３】
【実施例１】
本実施例では図１に示すようなｍ×ｎの回路構成の液晶表示装置を用いて説明を行う。すなわち図１のＸ方向の配線に接続された周辺回路部分のうちアナログスイッチアレー回路部分１のみを画素６に設けられたアクティブ素子と同様にＴＦＴ化５し、Ｙ方向配線に接続された周辺回路部分もアナログスイッチアレー回路部分２のみをＴＦＴ化しその他の周辺回路部分はＩＣ４で、ＣＯＧ法により基板に接続している。ここで、ＴＦＴ化した周辺回路部分は画素に設けられたアクティブ素子と同様にＣＴＦＴ（相補型構成）として形成してある。
【００３４】
この回路構成に対応する実際の電極等の配置構成を図２に示している。図２は説明を簡単にする為２×２に相当する部分のみ記載されている。
【００３５】
まず、本実施例で使用する液晶表示装置上のＴＦＴの作製方法を図３を使用して説明する。図３（Ａ）において、石英ガラス等の高価でない７００℃以下、例えば約６００℃の熱処理に耐え得るガラス５０上にマグネトロンＲＦ（高周波）スパッタ法を用いてブロッキング層５１としての酸化珪素膜を１０００〜３０００Åの厚さに作製する。プロセス条件は酸素１００％雰囲気、成膜温度１５℃、出力４００〜８００Ｗ、圧力０．５Ｐａとした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は３０〜１００Å／分であった。
【００３６】
この上にシリコン膜をＬＰＣＶＤ（減圧気相）法、スパッタ法またはプラズマＣＶＤ法により形成した。減圧気相法で形成する場合、結晶化温度よりも１００〜２００℃低い４５０〜５５０℃、例えば５３０℃でジシラン（Ｓｉ２Ｈ６）またはトリシラン（Ｓｉ３Ｈ８）をＣＶＤ装置に供給して成膜した。反応炉内圧力は３０〜３００Ｐａとした。成膜速度は５０〜２５０Å／分であった。ＮＴＦＴとＰＴＦＴとのスレッシュホ−ルド電圧（Ｖｔｈ）に概略同一に制御するため、ホウ素をジボランを用いて１×１０１５〜１×１０１８ｃｍ−３の濃度として成膜中に添加してもよい。
【００３７】
スパッタ法で行う場合、スパッタ前の背圧を１×１０−５Ｐａ以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を２０〜８０％混入した雰囲気で行った。例えばアルゴン２０％、水素８０％とした。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであった。
【００３８】
プラズマＣＶＤ法により珪素膜を作製する場合、温度は例えば３００℃とし、モノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を用いた。これらをＰＣＶＤ装置内に導入し、１３．５６ＭＨｚの高周波電力を加えて成膜した。
【００３９】
これらの方法によって形成された被膜は、酸素が５×１０２１ｃｍ−３以下であることが好ましい。この酸素濃度が高いと、結晶化させにくく、熱アニ−ル温度を高くまたは熱アニ−ル時間を長くしなければならない。また少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまう。そのため４×１０１９〜４×１０２１ｃｍ−３の範囲とした。水素は４×１０２０ｃｍ−３であり、珪素４×１０２２ｃｍ−３として比較すると１原子％であった。また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を７×１０１９ｃｍ−３以下、好ましくは１×１０１９ｃｍ−３以下とし、ピクセル構成するＴＦＴのチャネル形成領域のみに酸素をイオン注入法により５×１０２０〜５×１０２１ｃｍ−３となるように添加してもよい。その時周辺回路を構成するＴＦＴには光照射がなされないため、この酸素の混入をより少なくし、より大きいキャリア移動度を有せしめることは、高周波動作をさせるために有効である。
【００４０】
次に、アモルファス状態の珪素膜を５００〜５０００Å、例えば１５００Åの厚さに作製の後、４５０〜７００℃の温度にて１２〜７０時間非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気下にて６００℃の温度で保持した。珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニ−ルされる。即ち、成膜時はアモルファス構造を有し、また水素は単に混入しているのみである。
【００４１】
アニ−ルにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。特にシリコンの成膜後の状態で比較的秩序性の高い領域は特に結晶化をして結晶状態となろうとする。しかしこれらの領域間に存在する珪素により互いの結合がなされるため、珪素同志は互いにひっぱりあう。レ−ザラマン分光により測定すると単結晶の珪素のピ−ク５２２ｃｍ−１より低周波側にシフトしたピ−クが観察される。それの見掛け上の粒径は半値巾から計算すると、５０〜５００Åとマイクロクリスタルのようになっているが、実際はこの結晶性の高い領域は多数あってクラスタ構造を有し、各クラスタ間は互いに珪素同志で結合（アンカリング）がされたセミアモルファス構造の被膜を形成させることができた。
【００４２】
結果として、被膜は実質的にグレインバウンダリ（以下ＧＢという）がないといってもよい状態を呈する。キャリアは各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるＧＢの明確に存在する多結晶珪素よりも高いキャリア移動度となる。即ちホ−ル移動度（μｈ）＝１０〜２００ｃｍ２／ＶＳｅｃ、電子移動度（μｅ）＝１５〜３００ｃｍ２／ＶＳｅｃが得られる。
【００４３】
他方、上記の如き中温でのアニ−ルではなく、９００〜１２００℃の高温アニ−ルにより被膜を多結晶化すると、核からの固相成長により被膜中の不純物の偏析がおきて、ＧＢには酸素、炭素、窒素等の不純物が多くなり、結晶中の移動度は大きいが、ＧＢでのバリア（障壁）を作ってそこでのキャリアの移動を阻害してしまう。結果として１０ｃｍ２／Ｖｓｅｃ以上の移動度がなかなか得られないのが実情である。即ち、本実施例ではかくの如き理由により、セミアモルファスまたはセミクリスタル構造を有するシリコン半導体を用いている。
【００４４】
図３（Ａ）において、珪素膜を第１のフォトマスク▲１▼にてフォトエッチングを施し、ＰＴＦＴ用の領域２２（チャネル巾２０μｍ）を図面の右側に、ＮＴＦＴ用の領域１３を左側に作製した。
【００４５】
この上に酸化珪素膜をゲイト絶縁膜として５００〜２０００Å例えば１０００Åの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。
【００４６】
この後、この上側にリンが１〜５×１０２１ｃｍ−３の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン（Ｍｏ）、タングステン（Ｗ），ＭｏＳｉ２またはＷＳｉ２との多層膜を形成した。これを第２のフォトマスク▲２▼にてパタ−ニングして図３（Ｂ）を得た。ＰＴＦＴ用のゲイト電極５５、ＮＴＦＴ用のゲイト電極５６を形成した。例えばチャネル長１０μｍ、ゲイト電極としてリンド−プ珪素を０．２μｍ、その上にモリブデンを０．３μｍの厚さに形成した。図３（Ｃ）において、フォトレジスト５７をフォトマスク▲３▼を用いて形成し、ＰＴＦＴ用のソ−ス５９ドレイン５８に対し、ホウ素を１〜５×１０１５ｃｍ−２のド−ズ量でイオン注入法により添加した。次に図３（Ｄ）の如く、フォトレジスト６１をフォトマスク▲４▼を用いて形成した。ＮＴＦＴ用のソ−ス６４、ドレイン６２としてリンを１〜５×１０１５ｃｍ−２のドーズ量でイオン注入法により添加した。
【００４７】
これらはゲイト絶縁膜５４を通じて行った。しかし図３（Ｂ）において、ゲイト電極５５、５６をマスクとしてシリコン膜上の酸化珪素を除去し、その後、ホウ素、リンを直接珪素膜中にイオン注入してもよい。
【００４８】
次に、６００℃にて１０〜５０時間再び加熱アニ−ルを行った。ＰＴＦＴのソ−ス５９、ドレイン５８ＮＴＦＴのソ−ス６４、ドレイン６２を不純物を活性化してＰ＋、Ｎ＋として作製した。またゲイト電極５５、５６下にはチャネル形成領域６０、６３がセミアモルファス半導体として形成されている。
【００４９】
かくすると、セルフアライン方式でありながらも、７００℃以上にすべての工程で温度を加えることがなくＣ／ＴＦＴを作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本実施例の大画素の液晶表示装置にきわめて適したプロセスである。
【００５０】
本実施例では熱アニ−ルは図３（Ａ）、（Ｄ）で２回行った。しかし図３（Ａ）のアニ−ルは求める特性により省略し、双方を図３（Ｄ）のアニ−ルにより兼ね製造時間の短縮を図ってもよい。図４（Ａ）において、層間絶縁物６５を前記したスパッタ法により酸化珪素膜の形成として行った。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いてもよい。例えば０．２〜０．６μｍの厚さに形成し、その後、フォトマスク▲５▼を用いて電極用の窓６６を形成した。さらに、これら全体にアルミニウムをスパッタ法により形成し、リ−ド７１、７２およびコンタクト６７、６８をフォトマスク▲６▼を用いて作製した後、表面を平坦化用有機樹脂６９例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけをフォトマスク▲７▼にて行った。
【００５１】
図４（Ｂ）に示す如く２つのＴＦＴを相補型構成とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりＩＴＯ（インジュ−ム・スズ酸化膜）を形成した。それをフォトマスク▲８▼によりエッチングし、電極７０を構成させた。このＩＴＯは室温〜１５０℃で成膜し、２００〜４００℃の酸素または大気中のアニ−ルにより成就した。かくの如くにしてＰＴＦＴ２２とＮＴＦＴ１３と透明導電膜の電極７０とを同一ガラス基板５０上に作製した。得られたＴＦＴの電気的な特性はＰＴＦＴで移動度は２０（ｃｍ２／Ｖｓ）、Ｖｔｈは−５．９（Ｖ）で、ＮＴＦＴで移動度は４０（ｃｍ２／Ｖｓ）、Ｖｔｈは５．０（Ｖ）であった。
【００５２】
この液晶表示装置の画素部分の電極等の配置を図２に示している。ＮＴＦＴ１３を第１の走査線１５とデータ線２１との交差部に設け、第１の走査線１５とデータ線１４との交差部にも他の画素用のＮＴＦＴが同様に設けられている。一方ＰＴＦＴは第２の走査線１８とデータ線２１との交差部に設けられている。また、隣接した他の第１の走査線１６とデータ線２１との交差部には、他の画素用のＮＴＦＴが設けられている。このようなＣ／ＴＦＴを用いたマトリクス構成を有せしめた。ＮＴＦＴ１３は、ドレイン６４の入力端のコンタクトを介し第１の走査線１５に連結され、ゲイト５６は多層配線形成がなされたデータ線２１に連結されている。ソ−ス６２の出力端はコンタクトを介して画素の電極１７に連結している。
【００５３】
他方、ＰＴＦＴ２２はドレイン５８の入力端がコンタクトを介して第２の走査線１８に連結され、ゲイト５５はデータ線２１に、ソ−ス５９の出力端はコンタクトを介してＮＴＦＴと同様に画素電極１７に連結している。かくして一対の走査線１５、１８に挟まれた間（内側）に、透明導電膜よりなる画素２３とＣ／ＴＦＴとにより１つのピクセルを構成せしめた。かかる構造を左右、上下に繰り返すことにより、２×２のマトリクスをそれを拡大した６４０×４８０、１２８０×９６０といった大画素の液晶表示装置とすることができる。
【００５４】
このようにスィッチング素子と同じプロセスで作製されたＮＴＦＴ１３とＰＴＦＴ２２とが設けられたＣＭＯＳ構成となっている。
【００５５】
上記のようにして、片方の基板を完成し、他方の基板と従来よりの方法で貼り合わせ、ＳＴＮ液晶を基板間に注入する。次に、残りの周辺回路として、ＩＣ４を使用する。このＩＣ４はＣＯＧにより基板のＸ方向の配線およびＹ方向の配線の各々と接続されている。このＩＣ４には外部から電源、データの供給の為の接続リードが各々に接続されているだけで、基板の一辺全てに接続の為のＦＰＣが張りつけられているようなことはなく、接続部分の数が相当減り信頼性が向上する。上記のようにして、本実施例の液晶表示装置を完成した。
【００５６】
本実施例においては、Ｘ方向側の周辺回路のうちアナログスイッチアレー部分１のみをＹ方向側の周辺回路のうちアナログスイッチアレー部分２のみをＴＦＴ化し、スィッチング素子と同じプロセスでＣ／ＴＦＴ化し、残りの周辺回路部分をＩＣ４で構成したが、特にこの構成に限定されることはなく、ＴＦＴ化する際の歩留り、ＴＦＴ化する際のプロセス技術上の問題等を考慮して、よりＴＦＴ化が簡単な部分のみをＴＦＴ化すればよい。
【００５７】
本実施例では半導体膜として、セミアモルファス半導体を使用したので、その移動度は非単結晶半導体を使用したＴＦＴに比べて１０倍以上の値が得られている。そのため、早い応答速度を必要とされる周辺の回路のＴＦＴにも、十分使用でき、従来のように、周辺回路部分のＴＦＴを特別に結晶化処理する必要もなくアクティブ素子と同じプロセスで作成することができた。
【００５８】
また、液晶の画素に接続されたアクティブ素子として、Ｃ／ＴＦＴ構成としたので、動作マージンが拡大し、画素の電位がふらつくことはなく一定の表示レベルを確保でき、また一方のＴＦＴが不良でも特に目立った欠陥表示都ならない等の利点があった。
【００５９】
【実施例２】
本実施例の液晶表示装置の概略外観図を図５に示す。基本的な回路等は実施例１と全く同じである。図５において、Ｙ方向の配線に接続された周辺回路のうちＩＣ４で構成されている部分は、ＣＯＧ法により、基板上に直接ＩＣが形成されている。このＩＣ４は基板の上下の部分に分けて設けられている。
【００６０】
この場合ＩＣ４のパッド電極とＹ方向配線との接続において、ＩＣを片側のみに形成した場合に比べてより間隔を狭くできる。その為より高精細な表示画素を設計できる特徴をもつ。さらに、基板上にＩＣを設けたので、その容積は殆ど増すことがなく、より薄型の液晶表示装置を提供することができた。
【００６１】
上記の実施例において、アクティブ素子のＴＦＴはいずれもＣＭＯＳ構成としたが、特にこの構成に限定されることはなく、ＮＴＦＴ、ＰＴＦＴのみで構成してもよい、その場合は周辺回路の構成がより素子数が増すことになる。
【００６２】
また、基板上にＴＦＴを形成する位置をＸ方向またはＹ方向の配線と繋がっている一方側のみではなく、もう一方の側にもＴＦＴを形成して、交互にＴＦＴを接続し、ＴＦＴの密度を半分として、ＴＦＴの製造歩留りを向上させることを実現した。
【００６３】
【発明の効果】
本発明により、液晶表示を外部の接続技術上の制限の為に高精細化できないことはなくなった。また、Ｘ方向の配線またはＹ方向の配線と外部の周辺回路との不要な接続を極力へらせることができたので、接続部分での信頼性が向上した。
【００６４】
一部の周辺回路のみをＴＦＴ化するため、ディスプレイ基板自身の専有面積をへらすことができ、かつ必要とされる寸法形状に自由に基板の設計ができる。また、ＴＦＴの製造上の問題を回避して、製造歩留りの高い部分のみをＴＦＴ化できる。よって、製造コストを下げることができた。
【００６５】
ＴＦＴに使用する半導体膜として、セミアモルファス半導体を使用したので、周辺回路用にも十分使用できる応答速度が得られ、アクティブ素子の作成プロセスのまま特別な処理をすることもなく、周辺回路用のＴＦＴを同時に作成することができた。
【００６６】
本発明は相補型のＴＦＴをマトリクス化された各画素に連結することにより、▲１▼しきい値の明確化。▲２▼スイッチング速度の増加。▲３▼動作マ−ジンの拡大。▲４▼不良ＴＦＴが一部にあってもその補償をある程度行うことができる。▲５▼作製に必要なフォトマスク数はＮＴＦＴのみの従来例に比べて２回多くなるのみである。▲６▼キャリアの移動度がアモルファス珪素を用いた場合に比べ１０倍以上も大きいため、ＴＦＴの大きさを小さくでき、１つのピクセル内に２つのＴＦＴをつけても開口率の減少をほとんど伴わない。という多くの特長を有する。
【００６７】
そのため、これまでのＮＴＦＴのみを用いるアクティブＴＦＴ液晶装置に比べて、数段の製造歩留まりと画面の鮮やかさを成就できるようになった。
【図面の簡単な説明】
【図１】ｍ×ｎの回路構成の液晶表示装置を示す図。
【図２】液晶表示装置の画素部分の配置の様子を示す図。
【図３】ＴＦＴの作製工程の概略を示す図。
【図４】ＴＦＴの作製工程の概略を示す図。
【図５】 他の実施例を示す図。
【符号の説明】
１、２・・・・・周辺回路
４・・・・・・・・・・ＩＣ
５・・・・・・・・・・ＴＦＴ化した周辺回路
６・・・・・・・・・・画素
１３・・・・・・・・・ＮＴＦＴ
２２・・・・・・・・・ＰＴＦＴ
【発明の属する技術分野】
本発明は薄膜トランジスタを用いて形成される液晶表示装置に関する。
【０００２】
【従来の技術】
ＯＡ機器等のディスプレイとしてＣＲＴに代わりフラットディスプレイが注目され、特に大面積化への期待が強くなってきている。またフラットディスプレイのその他の応用として壁掛けＴＶの開発も急ピッチで進められている。また、フラットディスプレイのカラー化、高精細化の要求も相当高まってきている。
【０００３】
このフラットディスプレイの代表例として液晶表示装置が知られている。これは一対のガラス基板間に電極を挟んで保持された液晶組成物に電界を加えて、液晶組成物の状態を変化させ、この状態の違いを利用して、表示を行う。この液晶の駆動のために薄膜トランジスタ（以下ＴＦＴという）やその他のスイッチング素子を設けたものや単純にマトリクス構成を持つものがある。何れの場合も、縦横（Ｘ、Ｙ）方向の各配線に対して液晶を駆動するための信号を送り出すドライバー回路がディスプレイ周辺に設けられている。
【０００４】
このドライバー回路は通常は単結晶シリコンのＭＯＳ集積回路（ＩＣ）で構成されている。このＩＣには各ディスプレイ電極に対応するパッド電極が設けられており、この両者の間にプリント基板が介在し、先ずＩＣのパッド電極とプリント基板を接続し、次にプリント基板とディスプレイを接続していた。このプリント基板はガラスエポキシや紙エポキシの絶縁物基板またはフレキシブルなプラスティックよりなる基板であり、その占有面積はディスプレイと同じかまたはそれ以上の面積が必要であった。また、同様に容積も相当大きくする必要があった。
【０００５】
【発明が解決しようとする課題】
このような従来のディスプレイは前述のような構成のため以下のような欠点を有していた。
【０００６】
すなわち、▲１▼マトリクス配線のＸ方向、Ｙ方向の表示電極またはソース（ドレイン）配線またはゲート配線の数と同数の接続がプリント基板との間で行われるために、実装技術上接続可能な各接続部間の間隔に制限があるために、高精細な表示ディスプレイを作製することはできなかった。
【０００７】
▲２▼表示ディスプレイ本体以外にプリント基板、ＩＣおよび接続配線が必要であり、その必要面積および必要容積はディスプレイ本体の数倍にも及んでいた。
【０００８】
▲３▼ディスプレイ本体とプリント基板およびプリント基板とＩＣとの接続箇所が多く、しかも、かなりの重量があるので接続部分に無理な力が加わり、接続の信頼性が低かった。
【０００９】
一方、このような、欠点を解決する方法として、ディスプレイ特にアクティブ素子をスイッチング素子として使用した表示装置において、アクティブ素子と周辺回路とを同じ基板上にＴＦＴで構成することが提案されている。しかしながらこの構成によると前述の３つの欠点はほぼ解決することができるが、新たに以下のような別の問題が発生した。
【００１０】
▲４▼アクティブ素子以外に周辺回路をもＴＦＴ化した為に、同一基板上に形成する素子の数が増し、ＴＦＴの製造歩留りが低下した。従ってディスプレイの製造歩留りも低下した。
【００１１】
▲５▼アクティブ素子部分の素子構造に比べ周辺回路部分は非常に複雑な素子構造を取っている。従って、回路パターンが複雑になり、製造プロセス技術もより高度になり、コストが上昇する。また、当然に多層配線部分が増し、プロセス工程数の増加とＴＦＴの製造歩留りの低下が起こった。
【００１２】
▲６▼周辺回路を構成するトランジスタは早い応答速度が要求されるため、通常は多結晶半導体を使用していた。そのため、半導体層を多結晶化するために、高温の処理を必要とし、高価な石英基板等を使用しなければならなかった。
【００１３】
【課題を解決するための手段】
本実施例は上記のような６つ問題を適度にバランスよく解決するものであり、コストが低く、製造歩留りの高い液晶表示装置に関するものである。
【００１４】
本発明によると、
７００℃以下の熱処理に耐え得るガラス基板上に形成されたブロッキング層上に、画素部分並びにアナログスイッチアレー及びアナログスイッチアレー以外の回路を含む周辺回路を有する半導体装置であって、
前記画素部分及び前記アナログスイッチアレーは、それぞれ、相補型の薄膜トランジスタを有し、
前記画素部分及び前記アナログスイッチアレーの薄膜トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記画素部分の薄膜トランジスタのソース領域またはドレイン領域の一方と接続された配線と、
前記層間絶縁膜上に形成され、前記アナログスイッチアレーの薄膜トランジスタのソース領域またはドレイン領域と接続された配線と、
前記画素部分の薄膜トランジスタのソース領域またはドレイン領域の他方と接続されたコンタクトと、
前記画素部分の薄膜トランジスタのソース領域またはドレイン領域の一方と接続された配線上、及び前記アナログスイッチアレーの薄膜トランジスタのソース領域またはドレイン領域と接続された配線上に形成された平坦化膜と、
前記平坦化膜上に形成された画素電極とを有し、
前記画素電極は、前記平坦化膜に形成された穴を介して前記コンタクトと接続され、
前記アナログスイッチアレー以外の回路は、単結晶シリコンを用いた集積回路（ＩＣ）
でなり、
前記集積回路は、ＣＯＧ法により前記ブロッキング層が形成された前記ガラス基板上に設けられ、かつ前記アナログスイッチアレーと電気的に接続されていることを特徴とする。
【００１５】
また、本発明によると、
７００℃以下の熱処理に耐え得るガラス基板上に形成されたブロッキング層上に、画素部分並びにアナログスイッチアレー及びアナログスイッチアレー以外の回路を含む周辺回路を有する半導体装置であって、
前記画素部分は、複数の第１の相補型の薄膜トランジスタを含み、
前記アナログスイッチアレーは、複数の第２の相補型の薄膜トランジスタを含み、
前記複数の第１の薄膜トランジスタ及び前記複数の第２の薄膜トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記第１の薄膜トランジスタのソース領域またはドレイン領域の一方と接続された配線と、
前記層間絶縁膜上に形成され、前記第２の薄膜トランジスタのソース領域またはドレイン領域と接続された配線と、
前記第１の薄膜トランジスタのソース領域またはドレイン領域の他方と接続されたコンタクトと、
前記第１の薄膜トランジスタのソース領域またはドレイン領域の一方と接続された配線上、及び前記第２の薄膜トランジスタのソース領域またはドレイン領域と接続された配線上に形成された平坦化膜と、
前記平坦化膜上に形成された画素電極とを有し、
前記画素電極は、前記平坦化膜に形成された穴を介して前記コンタクトと接続され、
前記アナログスイッチアレー以外の回路は、単結晶シリコンを用いた集積回路（ＩＣ）
でなり、
前記集積回路は、ＣＯＧ法により前記ブロッキング層が形成された前記ガラス基板上に設けられ、かつ前記アナログスイッチアレーと電気的に接続されていることを特徴とする。
【００１６】
また、本発明によると、
前記平坦化膜は、有機樹脂膜であることを特徴とする。
【００１７】
すなわち、複数のゲート線、複数のソース（ドレイン）線および薄膜トランジスタを有する画素マトリクスが形成された第１の基板と前記第１の基板に対抗して配置された第２の基板と前記一対の基板間に保持された液晶組成物よりなる液晶表示装置であって、前記第１の基板上に形成されるＸまたはＹ方向のマトリクス配線に接続されている周辺回路のうちの少なくとも一部の周辺回路を前記画素に接続されたアクティブ素子と同様の構造の薄膜トランジスタとし、残りの周辺回路は半導体チップで構成されているものである。
【００１８】
また、ＴＦＴ化しない残りの周辺回路としてのＩＣと基板との接続はＩＣチップを直接基板上に設けて、各接続端子と接続するＣＯＧ法やＩＣチップを１個毎にフレキシブルな有機樹脂基板上に設け、その樹脂基板とディスプレイ基板とを接続するＴＡＢ法により、実現できる。
【００１９】
すなわち、本発明は液晶表示装置の周辺回路の全てをＴＦＴ化するのでなく、素子構造の簡単な部分のみ、または素子数の少ない機能部分のみ、または汎用のＩＣが入手しにくい回路部分のみ、さらにはＩＣのコストが高い部分のみをＴＦＴ化して、液晶表示装置の製造歩留りを向上させるとともに、製造コストを下げることができる。
【００２０】
また、周辺回路の一部をＴＦＴ化することにより、従来では相当な数が必要であった外付けのＩＣの数を減らし、製造コストを下げるものである。
【００２１】
さらにまた、アクティブ素子と周辺回路を同じプロセスにて作成した相補型構成（ＣＴＦＴ）の薄膜トランジスタとすると、画素駆動の能力が向上し、周辺回路に冗長性を与えることができ、余裕のある液晶表示装置の駆動を行うことができた。
【００２２】
また、周辺回路全部をＴＦＴ化するとディスプレイ用の基板の寸法をＸ方向およびＹ方向の両方に大きくする必要があり表示装置全体の専有面積が大きくなるが、一部のみをＴＦＴ化するとほんの少しだけ基板を大きくするだけですみ、表示装置を使用するコンピューターや装置の外形寸法に容易にあわせることができかつ専有面積と専有容積の少ない表示装置を実現できる。
【００２３】
周辺回路中の素子構造が複雑である部分、例えば、多層配線が必要な素子構造やアンプの機能を持たせた部分等をＴＦＴ化するのに高度な作製技術が必要になるが、一部をＴＦＴ化することで、技術的に難しい部分は従来のＩＣを使用し、簡単な素子構造あるいは単純な機能の部分をＴＦＴ化でき、低コストで高い歩留りで表示装置を実現できる。
【００２４】
また、一部のみＴＦＴ化することで、周辺回路部分の薄膜トランジスタの数を相当減らすことができる、単純にＸ方向、Ｙ方向の周辺回路の機能が同じ場合はほぼその数は半数となる。このように、ＴＦＴ化する素子数を減らすことで、基板の製造歩留りを向上させることができ、かつ基板の面積、容積を減少できた表示装置を低コストで実現することが可能となった。
【００２５】
さらに、ＴＦＴに使用される半導体層を従来から使用されている、多結晶またはアモルファス半導体ではなく、新しい概念のセミアモルファス半導体を使用することで、低温で作製ができ、しかも、キャリアの移動度の非常に大きい、応答速度の早いＴＦＴを実現することができる。
【００２６】
このセミアモルファス半導体とは、ＬＰＣＶＤ法、スパッタ法あるいはＰＣＶＤ法等により膜形成の後に熱結晶化処理を施して得られるが、以下にはスパッタ法を例にとり説明をする。
【００２７】
すなわちスパッタ法において単結晶のシリコン半導体をターゲットとし、水素とアルゴンとの混合気体でスパッタをすると、アルゴンの重い原子のスパッタ（衝撃）によりターゲットからは原子状のシリコンが離れ、被形成面を有する基板上に飛しょうするが、同時に数十〜数十万個の原子が固まった塊がクラスタとしてターゲットから離れ、被形成面に飛しょうする。
【００２８】
この飛しょう中は、水素がこのクラスタの外周辺の珪素の不対結合手と結合し、結合した状態で被形成面上に秩序性の比較的高い領域として作られる。すなわち、被膜形成面上には秩序性の高い、かつ周辺にＳｉ−Ｈ結合を有するクラスタと純粋のアモルファス珪素との混合物の状態を実現する。これを４５０℃〜７００℃の非酸化性気体中での熱処理により、クラスタの外周辺のＳｉ−Ｈ結合は他のＳｉ−Ｈ結合と反応し、Ｓｉ−Ｓｉ結合を作る。
【００２９】
この結合はお互い引っぱりあうと同時に、秩序性の高いクラスタはより高い秩序性の高い状態、すなわち結晶化に相を移そうとする。しかし、隣合ったクラスタ間は、互いに結合したＳｉ−Ｓｉがそれぞれのクラスタ間を引っぱりあう。その結果は、結晶は格子歪を持ちレーザラマンでの結晶ピークは単結晶の５２０ｃｍ−１より低波数側にずれて測定される。
【００３０】
また、このクラスタ間のＳｉ−Ｓｉ結合は互いのクラスタをアンカリング（連結）するため、各クラスタでのエネルギバンドはこのアンカリングの個所を経て互いに電気的に連結しあえる。そのため結晶粒界がキャリアのバリアとして働く多結晶シリコンとは根本的に異なり、キャリア移動度も１０〜２００ｃｍ２／ＶＳｅｃを得ることができる。
【００３１】
つまり、かるる定義に基づくセミアモルファス半導体は見掛け上結晶性を持ちながらも、電気的には結晶粒界が実質的にない状態を予想できる。もちろん、アニール温度がシリコン半導体の場合の４５０℃〜７００℃という中温アニールではなく、１０００℃またはそれ以上の結晶成長をともなう結晶化をさせる時はこの結晶成長により、膜中の酸素等が粒界に折出し、バリアを作ってしまう。これは、単結晶と同じ結晶と粒界のある材料（多結晶）である。
【００３２】
また、この半導体におけるクラスタ間のアンカリングの程度をより大きくすると、よりキャリア移動度は大きくなる。このためにはこの膜中にある酸素量を７×１０１９ｃｍ−３好ましくは１×１０１９ｃｍ−３以下にすると、さらに６００℃よりも低い温度で結晶化ができるに加えて、高いキャリア移動度を得ることができる。
【００３３】
【実施例１】
本実施例では図１に示すようなｍ×ｎの回路構成の液晶表示装置を用いて説明を行う。すなわち図１のＸ方向の配線に接続された周辺回路部分のうちアナログスイッチアレー回路部分１のみを画素６に設けられたアクティブ素子と同様にＴＦＴ化５し、Ｙ方向配線に接続された周辺回路部分もアナログスイッチアレー回路部分２のみをＴＦＴ化しその他の周辺回路部分はＩＣ４で、ＣＯＧ法により基板に接続している。ここで、ＴＦＴ化した周辺回路部分は画素に設けられたアクティブ素子と同様にＣＴＦＴ（相補型構成）として形成してある。
【００３４】
この回路構成に対応する実際の電極等の配置構成を図２に示している。図２は説明を簡単にする為２×２に相当する部分のみ記載されている。
【００３５】
まず、本実施例で使用する液晶表示装置上のＴＦＴの作製方法を図３を使用して説明する。図３（Ａ）において、石英ガラス等の高価でない７００℃以下、例えば約６００℃の熱処理に耐え得るガラス５０上にマグネトロンＲＦ（高周波）スパッタ法を用いてブロッキング層５１としての酸化珪素膜を１０００〜３０００Åの厚さに作製する。プロセス条件は酸素１００％雰囲気、成膜温度１５℃、出力４００〜８００Ｗ、圧力０．５Ｐａとした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は３０〜１００Å／分であった。
【００３６】
この上にシリコン膜をＬＰＣＶＤ（減圧気相）法、スパッタ法またはプラズマＣＶＤ法により形成した。減圧気相法で形成する場合、結晶化温度よりも１００〜２００℃低い４５０〜５５０℃、例えば５３０℃でジシラン（Ｓｉ２Ｈ６）またはトリシラン（Ｓｉ３Ｈ８）をＣＶＤ装置に供給して成膜した。反応炉内圧力は３０〜３００Ｐａとした。成膜速度は５０〜２５０Å／分であった。ＮＴＦＴとＰＴＦＴとのスレッシュホ−ルド電圧（Ｖｔｈ）に概略同一に制御するため、ホウ素をジボランを用いて１×１０１５〜１×１０１８ｃｍ−３の濃度として成膜中に添加してもよい。
【００３７】
スパッタ法で行う場合、スパッタ前の背圧を１×１０−５Ｐａ以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を２０〜８０％混入した雰囲気で行った。例えばアルゴン２０％、水素８０％とした。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであった。
【００３８】
プラズマＣＶＤ法により珪素膜を作製する場合、温度は例えば３００℃とし、モノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を用いた。これらをＰＣＶＤ装置内に導入し、１３．５６ＭＨｚの高周波電力を加えて成膜した。
【００３９】
これらの方法によって形成された被膜は、酸素が５×１０２１ｃｍ−３以下であることが好ましい。この酸素濃度が高いと、結晶化させにくく、熱アニ−ル温度を高くまたは熱アニ−ル時間を長くしなければならない。また少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまう。そのため４×１０１９〜４×１０２１ｃｍ−３の範囲とした。水素は４×１０２０ｃｍ−３であり、珪素４×１０２２ｃｍ−３として比較すると１原子％であった。また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を７×１０１９ｃｍ−３以下、好ましくは１×１０１９ｃｍ−３以下とし、ピクセル構成するＴＦＴのチャネル形成領域のみに酸素をイオン注入法により５×１０２０〜５×１０２１ｃｍ−３となるように添加してもよい。その時周辺回路を構成するＴＦＴには光照射がなされないため、この酸素の混入をより少なくし、より大きいキャリア移動度を有せしめることは、高周波動作をさせるために有効である。
【００４０】
次に、アモルファス状態の珪素膜を５００〜５０００Å、例えば１５００Åの厚さに作製の後、４５０〜７００℃の温度にて１２〜７０時間非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気下にて６００℃の温度で保持した。珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニ−ルされる。即ち、成膜時はアモルファス構造を有し、また水素は単に混入しているのみである。
【００４１】
アニ−ルにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。特にシリコンの成膜後の状態で比較的秩序性の高い領域は特に結晶化をして結晶状態となろうとする。しかしこれらの領域間に存在する珪素により互いの結合がなされるため、珪素同志は互いにひっぱりあう。レ−ザラマン分光により測定すると単結晶の珪素のピ−ク５２２ｃｍ−１より低周波側にシフトしたピ−クが観察される。それの見掛け上の粒径は半値巾から計算すると、５０〜５００Åとマイクロクリスタルのようになっているが、実際はこの結晶性の高い領域は多数あってクラスタ構造を有し、各クラスタ間は互いに珪素同志で結合（アンカリング）がされたセミアモルファス構造の被膜を形成させることができた。
【００４２】
結果として、被膜は実質的にグレインバウンダリ（以下ＧＢという）がないといってもよい状態を呈する。キャリアは各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるＧＢの明確に存在する多結晶珪素よりも高いキャリア移動度となる。即ちホ−ル移動度（μｈ）＝１０〜２００ｃｍ２／ＶＳｅｃ、電子移動度（μｅ）＝１５〜３００ｃｍ２／ＶＳｅｃが得られる。
【００４３】
他方、上記の如き中温でのアニ−ルではなく、９００〜１２００℃の高温アニ−ルにより被膜を多結晶化すると、核からの固相成長により被膜中の不純物の偏析がおきて、ＧＢには酸素、炭素、窒素等の不純物が多くなり、結晶中の移動度は大きいが、ＧＢでのバリア（障壁）を作ってそこでのキャリアの移動を阻害してしまう。結果として１０ｃｍ２／Ｖｓｅｃ以上の移動度がなかなか得られないのが実情である。即ち、本実施例ではかくの如き理由により、セミアモルファスまたはセミクリスタル構造を有するシリコン半導体を用いている。
【００４４】
図３（Ａ）において、珪素膜を第１のフォトマスク▲１▼にてフォトエッチングを施し、ＰＴＦＴ用の領域２２（チャネル巾２０μｍ）を図面の右側に、ＮＴＦＴ用の領域１３を左側に作製した。
【００４５】
この上に酸化珪素膜をゲイト絶縁膜として５００〜２０００Å例えば１０００Åの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。
【００４６】
この後、この上側にリンが１〜５×１０２１ｃｍ−３の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン（Ｍｏ）、タングステン（Ｗ），ＭｏＳｉ２またはＷＳｉ２との多層膜を形成した。これを第２のフォトマスク▲２▼にてパタ−ニングして図３（Ｂ）を得た。ＰＴＦＴ用のゲイト電極５５、ＮＴＦＴ用のゲイト電極５６を形成した。例えばチャネル長１０μｍ、ゲイト電極としてリンド−プ珪素を０．２μｍ、その上にモリブデンを０．３μｍの厚さに形成した。図３（Ｃ）において、フォトレジスト５７をフォトマスク▲３▼を用いて形成し、ＰＴＦＴ用のソ−ス５９ドレイン５８に対し、ホウ素を１〜５×１０１５ｃｍ−２のド−ズ量でイオン注入法により添加した。次に図３（Ｄ）の如く、フォトレジスト６１をフォトマスク▲４▼を用いて形成した。ＮＴＦＴ用のソ−ス６４、ドレイン６２としてリンを１〜５×１０１５ｃｍ−２のドーズ量でイオン注入法により添加した。
【００４７】
これらはゲイト絶縁膜５４を通じて行った。しかし図３（Ｂ）において、ゲイト電極５５、５６をマスクとしてシリコン膜上の酸化珪素を除去し、その後、ホウ素、リンを直接珪素膜中にイオン注入してもよい。
【００４８】
次に、６００℃にて１０〜５０時間再び加熱アニ−ルを行った。ＰＴＦＴのソ−ス５９、ドレイン５８ＮＴＦＴのソ−ス６４、ドレイン６２を不純物を活性化してＰ＋、Ｎ＋として作製した。またゲイト電極５５、５６下にはチャネル形成領域６０、６３がセミアモルファス半導体として形成されている。
【００４９】
かくすると、セルフアライン方式でありながらも、７００℃以上にすべての工程で温度を加えることがなくＣ／ＴＦＴを作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本実施例の大画素の液晶表示装置にきわめて適したプロセスである。
【００５０】
本実施例では熱アニ−ルは図３（Ａ）、（Ｄ）で２回行った。しかし図３（Ａ）のアニ−ルは求める特性により省略し、双方を図３（Ｄ）のアニ−ルにより兼ね製造時間の短縮を図ってもよい。図４（Ａ）において、層間絶縁物６５を前記したスパッタ法により酸化珪素膜の形成として行った。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いてもよい。例えば０．２〜０．６μｍの厚さに形成し、その後、フォトマスク▲５▼を用いて電極用の窓６６を形成した。さらに、これら全体にアルミニウムをスパッタ法により形成し、リ−ド７１、７２およびコンタクト６７、６８をフォトマスク▲６▼を用いて作製した後、表面を平坦化用有機樹脂６９例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけをフォトマスク▲７▼にて行った。
【００５１】
図４（Ｂ）に示す如く２つのＴＦＴを相補型構成とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりＩＴＯ（インジュ−ム・スズ酸化膜）を形成した。それをフォトマスク▲８▼によりエッチングし、電極７０を構成させた。このＩＴＯは室温〜１５０℃で成膜し、２００〜４００℃の酸素または大気中のアニ−ルにより成就した。かくの如くにしてＰＴＦＴ２２とＮＴＦＴ１３と透明導電膜の電極７０とを同一ガラス基板５０上に作製した。得られたＴＦＴの電気的な特性はＰＴＦＴで移動度は２０（ｃｍ２／Ｖｓ）、Ｖｔｈは−５．９（Ｖ）で、ＮＴＦＴで移動度は４０（ｃｍ２／Ｖｓ）、Ｖｔｈは５．０（Ｖ）であった。
【００５２】
この液晶表示装置の画素部分の電極等の配置を図２に示している。ＮＴＦＴ１３を第１の走査線１５とデータ線２１との交差部に設け、第１の走査線１５とデータ線１４との交差部にも他の画素用のＮＴＦＴが同様に設けられている。一方ＰＴＦＴは第２の走査線１８とデータ線２１との交差部に設けられている。また、隣接した他の第１の走査線１６とデータ線２１との交差部には、他の画素用のＮＴＦＴが設けられている。このようなＣ／ＴＦＴを用いたマトリクス構成を有せしめた。ＮＴＦＴ１３は、ドレイン６４の入力端のコンタクトを介し第１の走査線１５に連結され、ゲイト５６は多層配線形成がなされたデータ線２１に連結されている。ソ−ス６２の出力端はコンタクトを介して画素の電極１７に連結している。
【００５３】
他方、ＰＴＦＴ２２はドレイン５８の入力端がコンタクトを介して第２の走査線１８に連結され、ゲイト５５はデータ線２１に、ソ−ス５９の出力端はコンタクトを介してＮＴＦＴと同様に画素電極１７に連結している。かくして一対の走査線１５、１８に挟まれた間（内側）に、透明導電膜よりなる画素２３とＣ／ＴＦＴとにより１つのピクセルを構成せしめた。かかる構造を左右、上下に繰り返すことにより、２×２のマトリクスをそれを拡大した６４０×４８０、１２８０×９６０といった大画素の液晶表示装置とすることができる。
【００５４】
このようにスィッチング素子と同じプロセスで作製されたＮＴＦＴ１３とＰＴＦＴ２２とが設けられたＣＭＯＳ構成となっている。
【００５５】
上記のようにして、片方の基板を完成し、他方の基板と従来よりの方法で貼り合わせ、ＳＴＮ液晶を基板間に注入する。次に、残りの周辺回路として、ＩＣ４を使用する。このＩＣ４はＣＯＧにより基板のＸ方向の配線およびＹ方向の配線の各々と接続されている。このＩＣ４には外部から電源、データの供給の為の接続リードが各々に接続されているだけで、基板の一辺全てに接続の為のＦＰＣが張りつけられているようなことはなく、接続部分の数が相当減り信頼性が向上する。上記のようにして、本実施例の液晶表示装置を完成した。
【００５６】
本実施例においては、Ｘ方向側の周辺回路のうちアナログスイッチアレー部分１のみをＹ方向側の周辺回路のうちアナログスイッチアレー部分２のみをＴＦＴ化し、スィッチング素子と同じプロセスでＣ／ＴＦＴ化し、残りの周辺回路部分をＩＣ４で構成したが、特にこの構成に限定されることはなく、ＴＦＴ化する際の歩留り、ＴＦＴ化する際のプロセス技術上の問題等を考慮して、よりＴＦＴ化が簡単な部分のみをＴＦＴ化すればよい。
【００５７】
本実施例では半導体膜として、セミアモルファス半導体を使用したので、その移動度は非単結晶半導体を使用したＴＦＴに比べて１０倍以上の値が得られている。そのため、早い応答速度を必要とされる周辺の回路のＴＦＴにも、十分使用でき、従来のように、周辺回路部分のＴＦＴを特別に結晶化処理する必要もなくアクティブ素子と同じプロセスで作成することができた。
【００５８】
また、液晶の画素に接続されたアクティブ素子として、Ｃ／ＴＦＴ構成としたので、動作マージンが拡大し、画素の電位がふらつくことはなく一定の表示レベルを確保でき、また一方のＴＦＴが不良でも特に目立った欠陥表示都ならない等の利点があった。
【００５９】
【実施例２】
本実施例の液晶表示装置の概略外観図を図５に示す。基本的な回路等は実施例１と全く同じである。図５において、Ｙ方向の配線に接続された周辺回路のうちＩＣ４で構成されている部分は、ＣＯＧ法により、基板上に直接ＩＣが形成されている。このＩＣ４は基板の上下の部分に分けて設けられている。
【００６０】
この場合ＩＣ４のパッド電極とＹ方向配線との接続において、ＩＣを片側のみに形成した場合に比べてより間隔を狭くできる。その為より高精細な表示画素を設計できる特徴をもつ。さらに、基板上にＩＣを設けたので、その容積は殆ど増すことがなく、より薄型の液晶表示装置を提供することができた。
【００６１】
上記の実施例において、アクティブ素子のＴＦＴはいずれもＣＭＯＳ構成としたが、特にこの構成に限定されることはなく、ＮＴＦＴ、ＰＴＦＴのみで構成してもよい、その場合は周辺回路の構成がより素子数が増すことになる。
【００６２】
また、基板上にＴＦＴを形成する位置をＸ方向またはＹ方向の配線と繋がっている一方側のみではなく、もう一方の側にもＴＦＴを形成して、交互にＴＦＴを接続し、ＴＦＴの密度を半分として、ＴＦＴの製造歩留りを向上させることを実現した。
【００６３】
【発明の効果】
本発明により、液晶表示を外部の接続技術上の制限の為に高精細化できないことはなくなった。また、Ｘ方向の配線またはＹ方向の配線と外部の周辺回路との不要な接続を極力へらせることができたので、接続部分での信頼性が向上した。
【００６４】
一部の周辺回路のみをＴＦＴ化するため、ディスプレイ基板自身の専有面積をへらすことができ、かつ必要とされる寸法形状に自由に基板の設計ができる。また、ＴＦＴの製造上の問題を回避して、製造歩留りの高い部分のみをＴＦＴ化できる。よって、製造コストを下げることができた。
【００６５】
ＴＦＴに使用する半導体膜として、セミアモルファス半導体を使用したので、周辺回路用にも十分使用できる応答速度が得られ、アクティブ素子の作成プロセスのまま特別な処理をすることもなく、周辺回路用のＴＦＴを同時に作成することができた。
【００６６】
本発明は相補型のＴＦＴをマトリクス化された各画素に連結することにより、▲１▼しきい値の明確化。▲２▼スイッチング速度の増加。▲３▼動作マ−ジンの拡大。▲４▼不良ＴＦＴが一部にあってもその補償をある程度行うことができる。▲５▼作製に必要なフォトマスク数はＮＴＦＴのみの従来例に比べて２回多くなるのみである。▲６▼キャリアの移動度がアモルファス珪素を用いた場合に比べ１０倍以上も大きいため、ＴＦＴの大きさを小さくでき、１つのピクセル内に２つのＴＦＴをつけても開口率の減少をほとんど伴わない。という多くの特長を有する。
【００６７】
そのため、これまでのＮＴＦＴのみを用いるアクティブＴＦＴ液晶装置に比べて、数段の製造歩留まりと画面の鮮やかさを成就できるようになった。
【図面の簡単な説明】
【図１】ｍ×ｎの回路構成の液晶表示装置を示す図。
【図２】液晶表示装置の画素部分の配置の様子を示す図。
【図３】ＴＦＴの作製工程の概略を示す図。
【図４】ＴＦＴの作製工程の概略を示す図。
【図５】 他の実施例を示す図。
【符号の説明】
１、２・・・・・周辺回路
４・・・・・・・・・・ＩＣ
５・・・・・・・・・・ＴＦＴ化した周辺回路
６・・・・・・・・・・画素
１３・・・・・・・・・ＮＴＦＴ
２２・・・・・・・・・ＰＴＦＴ
Claims (3)
- ７００℃以下の熱処理に耐え得るガラス基板上に形成されたブロッキング層上に、画素部分並びにアナログスイッチアレー及びアナログスイッチアレー以外の回路を含む周辺回路を有する半導体装置であって、
前記画素部分及び前記アナログスイッチアレーは、それぞれ、相補型の薄膜トランジスタを有し、
前記画素部分及び前記アナログスイッチアレーの薄膜トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記画素部分の薄膜トランジスタのソース領域またはドレイン領域の一方と接続された配線と、
前記層間絶縁膜上に形成され、前記アナログスイッチアレーの薄膜トランジスタのソース領域またはドレイン領域と接続された配線と、
前記画素部分の薄膜トランジスタのソース領域またはドレイン領域の他方と接続されたコンタクトと、
前記画素部分の薄膜トランジスタのソース領域またはドレイン領域の一方と接続された配線上、及び前記アナログスイッチアレーの薄膜トランジスタのソース領域またはドレイン領域と接続された配線上に形成された平坦化膜と、
前記平坦化膜上に形成された画素電極とを有し、
前記画素電極は、前記平坦化膜に形成された穴を介して前記コンタクトと接続され、
前記アナログスイッチアレー以外の回路は、単結晶シリコンを用いた集積回路（ＩＣ）
でなり、
前記集積回路は、ＣＯＧ法により前記ブロッキング層が形成された前記ガラス基板上に設けられ、かつ前記アナログスイッチアレーと電気的に接続されていることを特徴とする半導体装置。 - ７００℃以下の熱処理に耐え得るガラス基板上に形成されたブロッキング層上に、画素部分並びにアナログスイッチアレー及びアナログスイッチアレー以外の回路を含む周辺回路を有する半導体装置であって、
前記画素部分は、複数の第１の相補型の薄膜トランジスタを含み、
前記アナログスイッチアレーは、複数の第２の相補型の薄膜トランジスタを含み、
前記複数の第１の薄膜トランジスタ及び前記複数の第２の薄膜トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記第１の薄膜トランジスタのソース領域またはドレイン領域の一方と接続された配線と、
前記層間絶縁膜上に形成され、前記第２の薄膜トランジスタのソース領域またはドレイン領域と接続された配線と、
前記第１の薄膜トランジスタのソース領域またはドレイン領域の他方と接続されたコンタクトと、
前記第１の薄膜トランジスタのソース領域またはドレイン領域の一方と接続された配線上、及び前記第２の薄膜トランジスタのソース領域またはドレイン領域と接続された配線上に形成された平坦化膜と、
前記平坦化膜上に形成された画素電極とを有し、
前記画素電極は、前記平坦化膜に形成された穴を介して前記コンタクトと接続され、
前記アナログスイッチアレー以外の回路は、単結晶シリコンを用いた集積回路（ＩＣ）
でなり、
前記集積回路は、ＣＯＧ法により前記ブロッキング層が形成された前記ガラス基板上に設けられ、かつ前記アナログスイッチアレーと電気的に接続されていることを特徴とする半導体装置。 - 請求項１または請求項２において、
前記平坦化膜は、有機樹脂膜であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001010880A JP3635636B2 (ja) | 2001-01-18 | 2001-01-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001010880A JP3635636B2 (ja) | 2001-01-18 | 2001-01-18 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08062399A Division JP3272687B2 (ja) | 1999-03-24 | 1999-03-24 | ディスプレイ |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004334630A Division JP2005094028A (ja) | 2004-11-18 | 2004-11-18 | 半導体装置 |
| JP2004334633A Division JP2005167234A (ja) | 2004-11-18 | 2004-11-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001250959A JP2001250959A (ja) | 2001-09-14 |
| JP3635636B2 true JP3635636B2 (ja) | 2005-04-06 |
Family
ID=18878109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001010880A Expired - Lifetime JP3635636B2 (ja) | 2001-01-18 | 2001-01-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635636B2 (ja) |
-
2001
- 2001-01-18 JP JP2001010880A patent/JP3635636B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001250959A (ja) | 2001-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2791422B2 (ja) | 電気光学装置およびその作製方法 | |
| US6306213B1 (en) | Electro-optical device and method for manufacturing the same | |
| US7098479B1 (en) | Electro-optical device and method for manufacturing the same | |
| US7576360B2 (en) | Electro-optical device which comprises thin film transistors and method for manufacturing the same | |
| US7115902B1 (en) | Electro-optical device and method for manufacturing the same | |
| KR20000028785A (ko) | 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법 | |
| JP3109570B2 (ja) | 半導体装置作製方法 | |
| JP3133248B2 (ja) | 電気光学装置 | |
| JP2997737B2 (ja) | 液晶表示装置 | |
| JP3635636B2 (ja) | 半導体装置 | |
| JP4064298B2 (ja) | 表示装置 | |
| JP3672084B2 (ja) | 表示装置、液晶表示装置及び集積回路 | |
| JPH11317530A (ja) | 半導体装置 | |
| JP3272687B2 (ja) | ディスプレイ | |
| KR950014549B1 (ko) | 반도체 장치의 제조방법 | |
| JP3362022B2 (ja) | ディスプレイ | |
| JP3300335B2 (ja) | ディスプレイ | |
| JP3336571B2 (ja) | 電気光学装置 | |
| JP2005094028A (ja) | 半導体装置 | |
| JP2005167234A (ja) | 半導体装置 | |
| JPH11233791A (ja) | 薄膜トランジスタ及びアクティブマトリクス型表示装置 | |
| US20030096463A1 (en) | Thin-film semiconductor element and method of producing same | |
| JP2000310951A (ja) | 表示装置 | |
| JP2000330136A (ja) | 電気光学装置 | |
| JP2000284330A (ja) | 電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041224 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |