JP3633874B2

JP3633874B2 - Active matrix substrate

Info

Publication number: JP3633874B2
Application number: JP2001001044A
Authority: JP
Inventors: 康浩松島; 俊弘山下; 尚幸島田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-01-09
Filing date: 2001-01-09
Publication date: 2005-03-30
Anticipated expiration: 2020-03-30
Also published as: JP2001242491A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置等に用いられるアクティブマトリクス基板に関する。
【０００２】
【従来の技術】
従来、液晶表示装置として、高いコントラストを有し、絵素数が制約されないなどの利点があるアクティブマトリクス型表示装置が用いられている。このアクティブマトリクス型表示装置に用いられるアクティブマトリクス基板においては、絶縁性基板上にマトリクス状に配した絵素電極が、薄膜トランジスタ（ＴＦＴ）などのアクティブ素子を用いて独立駆動される。
【０００３】
図５に、ＴＦＴをアクティブ素子として用いたアクティブマトリクス基板の一例を示す。このアクティブマトリクス基板は、基板１１上に、複数のゲートバスライン１と複数のソースバスライン２とが設けられている。各ゲートバスライン１と各ソースバスライン２との交差位置近傍には、両ラインに接続されてＴＦＴ２６が設けられている。ＴＦＴ２６には、絵素電極が接続されており、この絵素電極と対向電極との間に液晶が封入されて絵素５７が形成されている。ＴＦＴ２６は、ゲート駆動回路５４からゲートバスライン１を通じて送られるゲート信号により制御されている。そして、ソース駆動回路５２からソースバスライン２を通じて送られる映像信号は、ＴＦＴ２６がオン状態の時に絵素５７に書き込まれる。書き込まれた映像信号は、ＴＦＴ２６がオフ状態の間、絵素５７に保持される。さらに、絵素５７と並列に付加容量用配線８に接続された付加容量２７が形成されており、上記映像信号の保持性が向上されている。
【０００４】
このアクティブマトリクス基板は、具体的には例えば図６のようになっている。このアクティブマトリクス基板において、ＴＦＴ２６は絶縁性基板１１上に形成された半導体層３０を有している。この半導体層３０の上に、ゲート絶縁膜１３が形成され、さらにゲート絶縁膜１３の上にゲートバスラインから分岐されたゲート電極３が形成されている。その状態の基板のほぼ全面に、第１の層間絶縁膜１４が形成されている。
【０００５】
この第１の層間絶縁膜１４とゲート絶縁膜１３とを貫通してコンタクトホール７ａ、７ｂが開口されている。第１の層間絶縁膜１４の上には、ソースバスラインから分岐されたソース電極９およびドレイン電極１０が形成されており、コンタクトホール７ａ、７ｂを通じて半導体層３０に接続されている。
【０００６】
さらに基板のほぼ全面に、第２の層間絶縁膜１７が形成され、この第２の層間絶縁膜１７には、コンタクトホール７ｃが開口されている。コンタクトホール７ｃを充填するように金属膜２５が形成され、第２の層間絶縁膜１７の上には、金属膜２５と接続して絵素電極４が形成されている。この金属膜２５（図中、網掛け部分）が形成されていることにより、オーミックコンタクトをとることができる。
【０００７】
また、ゲート絶縁膜１３の上には、ゲートバスライン１と平行に付加容量用配線８から分岐された付加容量用電極６が設けられ、付加容量が形成されている。
【０００８】
このアクティブマトリクス基板において、ＴＦＴ２６はＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）構造とされている。この構造においては、多結晶シリコンからなる半導体層３０は、５つの領域を有しており、チャネル部１２とソース領域およびドレイン領域となる高濃度不純物領域２４との間に、高濃度不純物領域に比べて不純物濃度が低い中濃度不純物領域２３が１．５〜２μｍの幅で形成されている。この中濃度不純物領域２３においては、高濃度不純物領域２４に比べて抵抗が高くなり、ＴＦＴのオフ電流の発生を減少させることができる。また、デュアルゲート構造のＴＦＴに比べて、ＴＦＴの面積を小さくできるため、液晶表示装置の開口率を大きくできる。よって、液晶表示装置を小型化高精細化することができる。
【０００９】
【発明が解決しようとする課題】
しかし、上記のようなアクティブマトリクス基板では、液晶表示装置に用いられた場合、光の照射により半導体層３０のチャネル部２２の特性が変化し、ＴＦＴのオフ電流が増加して、液晶表示装置の表示コントラストが低くなる虞れがある。光の照射を防ぐために、この基板の対向基板上に遮光膜を形成することもできるが、その場合は液晶表示装置の開口率が低くなる虞れがある。
【００１０】
本発明は、上記の問題点を解決するものであり、その目的は、ＴＦＴのオフ電流の増加を防止でき、開口率が大きい液晶表示装置を実現できるアクティブマトリクス基板を提供することである。
【００１１】
【課題を解決するための手段】
本発明のアクティブマトリクス基板は、基板上に絵素電極がマトリクス状に形成され、該絵素電極の周辺部を通って、複数の走査配線および複数の信号配線が形成され、両配線の交差位置近傍に、絵素電極を駆動する薄膜トランジスタが形成されたアクティブマトリクス基板において、前記薄膜トランジスタを被覆する絶縁層上には、前記走査配線を覆うと共に、少なくとも前記薄膜トランジスタのチャネル領域を覆って形成された第１の金属膜が形成され、前記絵素電極と前記薄膜トランジスタのドレイン領域との間を接続する第２の金属膜が、前記第１の金属膜とは分離した状態で、前記絶縁層上に貫通形成され、前記第１の金属膜は、前記薄膜トランジスタのドレイン領域とは独立して電圧が印加されるように構成されていることを特徴としており、そのことにより上記目的が達成される。
【００１２】
また、前記第２の金属膜は、前記絵素電極とは異なる材料であって前記第１の金属膜と同じ材料の金属により構成されていてもよい。
【００１３】
以下、本発明の作用について説明する。
【００１４】
本発明では、遮光膜で走査配線を覆うことにより、走査配線からの電界を遮蔽し、その電界による表示品位低下の問題を防止することが出来る。
【００１５】
さらに、第１の金属膜に独立して電圧を印加することにより、薄膜トランジスタのオン電流を増加させ、オフ電流を減少させることができる。
【００１６】
また、絵素電極と薄膜トランジスタとの間の接続不良を防止することが出来る。
【００１７】
また、この基板を液晶表示装置に用いた場合、この金属膜が形成されている部分には、この基板の対向基板に遮光膜を形成する必要がなくなるので、液晶表示装置の開口率を大きくすることができる。
【００１８】
更に、走査配線、信号配線、絵素電極を、絶縁層によって、それぞれ別々の層に形成すれば、絵素電極と走査配線、信号配線とがショートする恐れがなく、絵素電極を走査配線や信号配線とオーバーラップさせて形成することができるので、液晶表示装置の開口率をさらに大きくすることができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２０】
（実施形態１）
図１は、本発明の一実施形態であるアクティブマトリクス基板を示す平面図であり、図２は、図１のＡ−Ａ´線による断面図である。このアクティブマトリクス基板は、絶縁性基板１１上に、ゲートバスライン１とソースバスライン２とが縦横に形成され、両ラインで囲まれた領域に絵素電極４が形成されている。また、この絵素電極４を駆動するためにＴＦＴが接続されている。
【００２１】
このアクティブマトリクス基板において、ＴＦＴは、図５と同様に、ＬＤＤ構造とされており、絶縁性基板１１上に形成された半導体層３０を有している。この半導体層３０を覆うようにして、基板のほぼ全面に、ゲート絶縁膜１３が形成され、さらにゲート絶縁膜１３の上にゲートバスライン１から分枝されたゲート電極３が形成されている。その状態の基板のほぼ全面に第１の層間絶縁膜１４が形成されている。
【００２２】
この第１の層間絶縁膜１４とゲート絶縁膜１３とを貫通してコンタクトホール７ａ、７ｂが開口されている。第１の層間絶縁膜１４の上には、ソースバスライン２から分岐されたソース電極９およびドレイン電極１０が形成されており、コンタクトホール７ａ、７ｂを通じて半導体層３０に接続されている。
【００２３】
第１の層間絶縁膜１４の上には、第２の層間絶縁膜１７がさらに形成され、この第２の層間絶縁膜１７には、コンタクトホール７ｃが開口されている。コンタクトホール７ｃを充填するように金属膜２５（図中、網掛け部分）が形成され、第２の層間絶縁膜１７の上にも金属膜１５（図中、網掛け部分）が形成されている。さらに金属膜２５に接続して、絵素電極４が形成されている。金属膜１５は、図２に示すように、半導体層３０のチャネル部１２と中濃度不純物領域を覆っており、独立した電圧がかけられるようになっている。
【００２４】
また、ゲート絶縁膜１３の上には、ゲートバスライン１と平行に付加容量用配線８から分岐された付加容量用電極６が設けられ、付加容量が形成されている。
【００２５】
このアクティブマトリクス基板は、以下のようにして作製される。
【００２６】
まず、絶縁性基板１１上に、厚さ４０〜８０ｎｍの多結晶シリコン膜からなる半導体層３０をＣＶＤ法により形成する。次に、ＳｉＯ₂またはＳｉＮ_Xからなる厚さ約１００ｎｍの絶縁膜をＣＶＤ法またはスパッタリングにより積層し、これをパターニングしてゲート絶縁膜１３を形成する。このゲート絶縁膜１３は、上記多結晶シリコン膜を熱により酸化して形成したものとしてもよい。
【００２７】
その上に、リンをドープした多結晶シリコンからなる層をＣＶＤもしくはスパッタリング法により、厚さ４５０ｎｍに積層し、パターニングしてゲートバスライン１、ゲート電極３および付加容量用配線６を形成する。次に、フォトリソグラフィーにより半導体層３０以外の領域にレジストパターンを形成し、このレジストパターンとゲート電極３をマスクとして、半導体層３０に、リンを８０ｋｅｖ、１×１０¹³ｃｍ^-2の条件で注入した。さらに、半導体層３０において、ゲート電極３から１．５〜２μｍ離れた領域にレジストの抜きパターンを形成し、リンを３０ｋｅｖ、１×１０¹⁵ｃｍ^-2の条件で注入した。このことにより、半導体層３０にチャネル部１２、１．５〜２μｍの幅を持つ中濃度不純物領域２３、ソース領域およびドレイン領域となる高濃度不純物領域２４が形成される。
【００２８】
次に、基板の全面に、ＣＶＤ法により、ＳｉＯ₂からなる第１の層間絶縁膜１４を厚さ約３００ｎｍ〜１０００ｎｍに形成して、ウェットエッチングまたはドライエッチングにより、コンタクトホール７ａ、７ｂを設ける。そして、Ａｌなどの低抵抗金属を用いて、ＣＶＤにより厚み約６００ｎｍのソースバスライン２、ソース電極９およびドレイン電極１０を形成する。ソース電極９およびドレイン電極１０は、それぞれ、コンタクトホール７ａおよび７ｂを充填するように形成される。
【００２９】
さらに、基板の全面に、ＣＶＤ法により、ＳｉＯ₂またはＳｉＮ_Xからなる厚さ約６００ｎｍの第２の層間絶縁膜１７を形成し、ウェットエッチングまたはドライエッチングによりコンタクトホール７ｃを設ける。そして、ＴｉＷやＷＳｉなどからなる金属膜２５および１５をスパッタリングにより約１２０〜１５０ｎｍの厚みにデポし、その後ドライエッチングによりパターン形成した。これにより、コンタクトホールに充填された金属膜２５と、半導体層３０のチャネル部１２を覆い、中濃度不純物領域と幅方向に対して１μｍ重なる金属膜１５とが同時に形成される。金属膜２５および１５は、Ａｌの合金、Ｗ、Ｍｏ、Ｔｉからなっていてもよく、またＭｏ、Ｔｉの珪化物であってもよい。金属膜１５の厚みは、材料により異なるが、光の透過を防止できる厚みとされ、ＴｉＷの場合では、１５０ｎｍの厚みがあれば、ほぼ遮光できる。好ましくは、１００オングストローム〜数１０００オングストロームである。
【００３０】
次に、スパッタリング法によりＩＴＯからなる厚さ１００ｎｍ〜２００ｎｍの絵素電極４を形成してアクティブマトリクス基板とする。ＩＴＯのエッチング時において、金属膜２５がダメージを受ける場合には、金属膜２５上にオーバーラップさせてＩＴＯパターンを形成しておけばよい。
【００３１】
（参考例）
図３は、参考例であるアクティブマトリクス基板を示す平面図であり、図４は、図３のＡ−Ａ´線による断面図である。このアクティブマトリクス基板は、金属膜１６（図中、斜線部分）が、実施形態１の金属膜２５および１５の代わりに形成されており、図３に示すように、半導体層３０のチャネル部１２、中濃度不純物領域２３および高濃度不純物領域２４は完全に覆われている。この金属膜１６は、図３に示すように、絵素電極４のエッジとなる部分に接している。作製方法としては、実施形態１と同様に行うことができる。
【００３２】
このように、上述した本発明の実施形態１および参考例においては、絵素電極と薄膜トランジスタのドレイン領域とを接続する金属により遮光膜が形成されていることから、新たな工程を付加することなく遮光膜を形成することが可能となっている。
【００３３】
以下に、このようにして作製された実施形態１および参考例のアクティブマトリクス基板について、ＴＦＴの特性試験を行った結果を示す。図７は、実施形態１および参考例のアクティブマトリクス基板の電流−電圧特性を示す図である。ここで、横軸はゲート電圧、縦軸はドレイン電流とし、ソース・ドレイン間の電圧は１０Ｖとした。表１は、金属膜にかけた電圧Ｖｂに対するＴＦＴのオン電流Ｉｏｎおよびオフ電流Ｉｏｆｆを示す。ここで、オフ電流はゲート電圧＝−１０Ｖでの電流値、オン電流はゲート電圧＝１５Ｖでの電流値である。尚、表１においては、比較例として、図５に示すような、金属膜がＴＦＴ部分に設けられていない従来のアクティブマトリクス基板を併せて示す。
【００３４】
【表１】

【００３５】
上記の図７および表１から理解されるように、実施形態１および２のアクティブマトリクス基板においては、光照射時のＴＦＴのオフ電流を減少させることができた。さらに、金属膜１５に電圧を印加することにより、ＴＦＴのオン電流を増加させ、オフ電流を減少させることができる。
【００３６】
また、参考例においては、絵素電極４のエッジとなる部分に接して、金属膜１６が形成されており、絵素電極４と同じ電位になっている。よって、液晶表示装置に用いられた場合には、該エッジにおける液晶分子の配向乱れを抑制することもできる。
【００３７】
【発明の効果】
以上のように、本発明によれば、遮光膜で走査配線を覆うことにより、走査配線からの電界を遮蔽し、その電界による表示品位低下の問題を防止することが出来る。
【００３８】
また、ＴＦＴのチャネル部が充分遮光されているので、光が照射された時にチャネル部の特性が変化してオフ電流が増加されることがない。さらに、第１の金属膜に独立して電圧を印加することにより、薄膜トランジスタのオン電流を増加させ、オフ電流を減少させることができる。
【００３９】
また、液晶表示装置に用いられた場合に、金属膜が形成されている部分には、この基板の対向基板上に、別の遮光膜を形成する必要がないので、液晶表示装置の開口率を大きくすることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１のアクティブマトリクス基板の平面図である。
【図２】図１のＡ−Ａ’線による断面図である。
【図３】本発明の参考例のアクティブマトリクス基板の平面図である。
【図４】図３のＡ−Ａ’線による断面図である。
【図５】一般的なアクティブマトリクス基板の模式図である。
【図６】従来のアクティブマトリクス基板の断面図である。
【図７】ＴＦＴの特性試験を行った結果を示す図である。
【符号の説明】
３ゲート電極
４絵素電極
６付加容量用電極
７ａコンタクトホール
７ｂコンタクトホール
７ｃコンタクトホール
９ソース電極
１０ドレイン電極
１２チャネル部
１３ゲート絶縁膜
１４第１の層間絶縁膜
１５金属膜
１６金属膜
１７第２の層間絶縁膜
２３中濃度不純物領域
２４高濃度不純物領域
２５金属膜
３０半導体層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix substrate used for a liquid crystal display device or the like.
[0002]
[Prior art]
Conventionally, as a liquid crystal display device, an active matrix type display device having advantages such as high contrast and an unlimited number of picture elements has been used. In an active matrix substrate used in this active matrix display device, picture element electrodes arranged in a matrix on an insulating substrate are independently driven using active elements such as thin film transistors (TFTs).
[0003]
FIG. 5 shows an example of an active matrix substrate using TFTs as active elements. In this active matrix substrate, a plurality of gate bus lines 1 and a plurality of source bus lines 2 are provided on a substrate 11. In the vicinity of the intersection of each gate bus line 1 and each source bus line 2, a TFT 26 is provided connected to both lines. A picture element electrode is connected to the TFT 26, and a picture element 57 is formed by sealing liquid crystal between the picture element electrode and the counter electrode. The TFT 26 is controlled by a gate signal sent from the gate drive circuit 54 through the gate bus line 1. Then, the video signal sent from the source driving circuit 52 through the source bus line 2 is written into the picture element 57 when the TFT 26 is in the on state. The written video signal is held in the picture element 57 while the TFT 26 is in the OFF state. Further, an additional capacitor 27 connected to the additional capacitor wiring 8 in parallel with the picture element 57 is formed, and the retention of the video signal is improved.
[0004]
Specifically, this active matrix substrate is as shown in FIG. 6, for example. In this active matrix substrate, the TFT 26 has a semiconductor layer 30 formed on the insulating substrate 11. A gate insulating film 13 is formed on the semiconductor layer 30, and a gate electrode 3 branched from the gate bus line is further formed on the gate insulating film 13. A first interlayer insulating film 14 is formed on almost the entire surface of the substrate in that state.
[0005]
Contact

holes

7 a and 7 b are opened through the first interlayer insulating film 14 and the gate insulating film 13. A source electrode 9 and a drain electrode 10 branched from the source bus line are formed on the first interlayer insulating film 14 and connected to the semiconductor layer 30 through

contact holes

7a and 7b.
[0006]
Further, a second interlayer insulating film 17 is formed on almost the entire surface of the substrate, and a contact hole 7 c is opened in the second interlayer insulating film 17. A metal film 25 is formed so as to fill the contact hole 7 c, and the pixel electrode 4 is formed on the second interlayer insulating film 17 so as to be connected to the metal film 25. By forming the metal film 25 (shaded portion in the figure), an ohmic contact can be obtained.
[0007]
On the gate insulating film 13, an additional capacitance electrode 6 branched from the additional capacitance wiring 8 is provided in parallel with the gate bus line 1, thereby forming an additional capacitance.
[0008]
In this active matrix substrate, the TFT 26 has an LDD (Lightly Doped Drain) structure. In this structure, the semiconductor layer 30 made of polycrystalline silicon has five regions, and a high-concentration impurity region is formed between the channel portion 12 and the high-concentration impurity region 24 serving as a source region and a drain region. In comparison, the medium concentration impurity region 23 having a lower impurity concentration is formed with a width of 1.5 to 2 μm. In the medium concentration impurity region 23, the resistance is higher than that in the high concentration impurity region 24, and generation of an off current of the TFT can be reduced. In addition, since the area of the TFT can be reduced as compared with a dual gate structure TFT, the aperture ratio of the liquid crystal display device can be increased. Therefore, the liquid crystal display device can be reduced in size and increased in definition.
[0009]
[Problems to be solved by the invention]
However, when the active matrix substrate as described above is used in a liquid crystal display device, the characteristics of the channel portion 22 of the semiconductor layer 30 change due to light irradiation, and the off-current of the TFT increases. There is a possibility that the display contrast is lowered. In order to prevent light irradiation, a light-shielding film can be formed on the counter substrate of this substrate, but in that case, the aperture ratio of the liquid crystal display device may be lowered.
[0010]
The present invention solves the above-described problems, and an object of the present invention is to provide an active matrix substrate that can prevent an increase in off-current of a TFT and realize a liquid crystal display device having a large aperture ratio.
[0011]
[Means for Solving the Problems]
In the active matrix substrate of the present invention, pixel electrodes are formed in a matrix on the substrate, and a plurality of scanning wirings and a plurality of signal wirings are formed through the periphery of the pixel electrodes. in the vicinity, in the active matrix substrate thin film transistor for driving the pixel electrode is formed, on the insulating layer covering the thin film transistor, Utotomoni covering the scanning lines are formed I covering the channel region of at least the thin film transistor the first metal film is formed with the second metal layer that connects the pixel electrode and the drain region of the thin film transistor is in a state of being separated from the first metal layer, said insulating layer formed through the upper, the first metal film, especially that the voltage independent of the drain region of the thin film transistor is configured to be applied And to have the above objects can be achieved.
[0012]
The second metal film may be made of a metal different from the pixel electrode and made of the same material as the first metal film.
[0013]
The operation of the present invention will be described below.
[0014]
In the present invention, by covering the scanning wiring with the light shielding film, the electric field from the scanning wiring can be shielded, and the problem of deterioration of display quality due to the electric field can be prevented.
[0015]
Furthermore, by applying a voltage independently to the first metal film, the on- current of the thin film transistor can be increased and the off-current can be decreased.
[0016]
In addition, connection failure between the pixel electrode and the thin film transistor can be prevented.
[0017]
Further, when this substrate is used in a liquid crystal display device, it is not necessary to form a light-shielding film on the opposite substrate of the substrate in the portion where the metal film is formed, so that the aperture ratio of the liquid crystal display device is increased. be able to.
[0018]
Furthermore, if the scanning wiring, the signal wiring, and the pixel electrode are formed in separate layers by an insulating layer, there is no risk of shorting between the pixel electrode, the scanning wiring, and the signal wiring. Since it can be formed so as to overlap with the signal wiring, the aperture ratio of the liquid crystal display device can be further increased.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0020]
(Embodiment 1)
FIG. 1 is a plan view showing an active matrix substrate according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. In this active matrix substrate, a gate bus line 1 and a source bus line 2 are formed vertically and horizontally on an insulating substrate 11, and a pixel electrode 4 is formed in a region surrounded by both lines. A TFT is connected to drive the pixel electrode 4.
[0021]
In this active matrix substrate, the TFT has an LDD structure as in FIG. 5, and includes a semiconductor layer 30 formed on the insulating substrate 11. A gate insulating film 13 is formed on almost the entire surface of the substrate so as to cover the semiconductor layer 30, and a gate electrode 3 branched from the gate bus line 1 is formed on the gate insulating film 13. A first interlayer insulating film 14 is formed on almost the entire surface of the substrate in that state.
[0022]
Contact holes 7 a and 7 b are opened through the first interlayer insulating film 14 and the gate insulating film 13. A source electrode 9 and a drain electrode 10 branched from the source bus line 2 are formed on the first interlayer insulating film 14, and are connected to the semiconductor layer 30 through

contact holes

7a and 7b.
[0023]
A second interlayer insulating film 17 is further formed on the first interlayer insulating film 14, and a contact hole 7 c is opened in the second interlayer insulating film 17. A metal film 25 (shaded part in the figure) is formed so as to fill the contact hole 7c, and a metal film 15 (shaded part in the figure) is also formed on the second interlayer insulating film 17. . Further, the pixel electrode 4 is formed in connection with the metal film 25. As shown in FIG. 2, the metal film 15 covers the channel portion 12 and the medium concentration impurity region of the semiconductor layer 30 so that an independent voltage can be applied.
[0024]
On the gate insulating film 13, an additional capacitance electrode 6 branched from the additional capacitance wiring 8 is provided in parallel with the gate bus line 1, thereby forming an additional capacitance.
[0025]
This active matrix substrate is manufactured as follows.
[0026]
First, a semiconductor layer 30 made of a polycrystalline silicon film having a thickness of 40 to 80 nm is formed on the insulating substrate 11 by a CVD method. Next, an insulating film made of SiO ₂ or SiN _x and having a thickness of about 100 nm is stacked by the CVD method or sputtering, and this is patterned to form the gate insulating film 13. The gate insulating film 13 may be formed by oxidizing the polycrystalline silicon film with heat.
[0027]
On top of this, a layer made of polycrystalline silicon doped with phosphorus is laminated to a thickness of 450 nm by CVD or sputtering, and patterned to form the gate bus line 1, the gate electrode 3, and the additional capacitor wiring 6. Next, a resist pattern is formed in a region other than the semiconductor layer 30 by photolithography, and phosphorus is implanted into the semiconductor layer 30 under conditions of 80 kev and 1 × 10 ¹³ cm ^{−2 using} the resist pattern and the gate electrode 3 as a mask. did. Further, in the semiconductor layer 30, a resist extraction pattern was formed in a region 1.5 to 2 μm away from the gate electrode 3, and phosphorus was implanted under the conditions of 30 kev and 1 × 10 ¹⁵ cm ⁻² . As a result, a channel portion 12, a medium concentration impurity region 23 having a width of 1.5 to 2 μm, and a high concentration impurity region 24 to be a source region and a drain region are formed in the semiconductor layer 30.
[0028]
Next, a first interlayer insulating film 14 made of SiO ₂ is formed to a thickness of about 300 nm to 1000 nm by CVD on the entire surface of the substrate, and

contact holes

7a and 7b are provided by wet etching or dry etching. Then, the source bus line 2, the source electrode 9, and the drain electrode 10 having a thickness of about 600 nm are formed by CVD using a low resistance metal such as Al. The source electrode 9 and the drain electrode 10 are formed so as to fill the

contact holes

7a and 7b, respectively.
[0029]
Further, a second interlayer insulating film 17 made of SiO ₂ or SiN _x and having a thickness of about 600 nm is formed on the entire surface of the substrate by CVD, and a contact hole 7c is provided by wet etching or dry etching. Then,

metal films

25 and 15 made of TiW, WSi or the like were deposited to a thickness of about 120 to 150 nm by sputtering, and then a pattern was formed by dry etching. Thereby, the metal film 25 filled in the contact hole and the metal film 15 covering the channel portion 12 of the semiconductor layer 30 and overlapping the medium concentration impurity region by 1 μm in the width direction are formed simultaneously. The

metal films

25 and 15 may be made of an Al alloy, W, Mo, or Ti, or may be a silicide of Mo or Ti. Although the thickness of the metal film 15 varies depending on the material, it is set to a thickness that can prevent light transmission. In the case of TiW, if the thickness is 150 nm, the light can be almost shielded. Preferably, it is 100 angstroms to several thousand angstroms.
[0030]
Next, the pixel electrode 4 made of ITO and having a thickness of 100 nm to 200 nm is formed by sputtering to form an active matrix substrate. If the metal film 25 is damaged during etching of ITO, an ITO pattern may be formed by overlapping the metal film 25.
[0031]
( Reference example )
FIG. 3 is a plan view showing an active matrix substrate as a reference example , and FIG. 4 is a cross-sectional view taken along line AA ′ of FIG. In this active matrix substrate, the metal film 16 (the hatched portion in the figure) is formed instead of the

metal films

25 and 15 of the first embodiment, and as shown in FIG. The medium concentration impurity region 23 and the high concentration impurity region 24 are completely covered. As shown in FIG. 3, the metal film 16 is in contact with a portion that becomes an edge of the pixel electrode 4. As a manufacturing method, it can carry out similarly to Embodiment 1.
[0032]
As described above, in the first embodiment and the reference example of the present invention described above, since the light shielding film is formed of the metal that connects the pixel electrode and the drain region of the thin film transistor, a new process is not added. A light shielding film can be formed.
[0033]
The results of TFT characteristic tests performed on the active matrix substrates of Embodiment 1 and the reference example manufactured as described above are shown below. FIG. 7 is a diagram showing current-voltage characteristics of the active matrix substrate of Embodiment 1 and the reference example . Here, the horizontal axis is the gate voltage, the vertical axis is the drain current, and the source-drain voltage is 10V. Table 1 shows the on-current Ion and the off-current Ioff of the TFT with respect to the voltage Vb applied to the metal film. Here, the off current is a current value at a gate voltage = −10V, and the on current is a current value at a gate voltage = 15V. In Table 1, as a comparative example, a conventional active matrix substrate in which a metal film is not provided in the TFT portion as shown in FIG. 5 is also shown.
[0034]
[Table 1]

[0035]
As can be understood from FIG. 7 and Table 1 above, in the active matrix substrates of Embodiments 1 and 2, the off-current of the TFT during light irradiation could be reduced. Further, by applying a voltage to the metal film 15, the on-current of the TFT can be increased and the off-current can be decreased.
[0036]
Further, in the reference example , the metal film 16 is formed in contact with the edge portion of the picture element electrode 4 and has the same potential as the picture element electrode 4. Therefore, when used in a liquid crystal display device, alignment disorder of liquid crystal molecules at the edge can be suppressed.
[0037]
【The invention's effect】
As described above, according to the present invention, by covering the scanning wiring with the light shielding film, the electric field from the scanning wiring can be shielded, and the problem of deterioration in display quality due to the electric field can be prevented.
[0038]
Further, since the channel portion of the TFT is sufficiently shielded, the characteristics of the channel portion are not changed when light is irradiated, and the off-current is not increased. Furthermore, by applying a voltage independently to the first metal film, the on-current of the thin film transistor can be increased and the off-current can be decreased.
[0039]
In addition, when used in a liquid crystal display device, it is not necessary to form another light-shielding film on the counter substrate of the substrate in the portion where the metal film is formed. Can be bigger.
[Brief description of the drawings]
FIG. 1 is a plan view of an active matrix substrate according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line AA ′ of FIG.
FIG. 3 is a plan view of an active matrix substrate according to a reference example of the present invention.
4 is a cross-sectional view taken along line AA ′ of FIG.
FIG. 5 is a schematic diagram of a general active matrix substrate.
FIG. 6 is a sectional view of a conventional active matrix substrate.
FIG. 7 is a diagram showing the results of a TFT characteristic test.
[Explanation of symbols]
3 Gate electrode 4 Pixel electrode 6 Additional capacitor electrode

7a Contact hole

7b Contact hole

7c Contact hole 9 Source electrode 10 Drain electrode 12 Channel portion 13 Gate insulating film 14 First interlayer insulating film 15 Metal film 16 Metal film 17 Second Interlayer insulating film 23 Medium concentration impurity region 24 High concentration impurity region 25 Metal film 30 Semiconductor layer

Claims

A pixel electrode is formed in a matrix on the substrate, and a plurality of scanning wirings and a plurality of signal wirings are formed through the periphery of the pixel electrode. The pixel electrode is driven in the vicinity of the intersection of both wirings. In an active matrix substrate on which a thin film transistor is formed,
On the insulating layer covering the thin film transistors, Utotomoni covering the scanning lines, the first metal film formed I covering the channel region of at least the thin film transistor is formed,
The second metal layer that connects the pixel electrode and the drain region of the thin film transistor, wherein the first metal layer in a state of being separated, are through-formed on the insulating layer,
The active matrix substrate, wherein the first metal film is configured to be applied with a voltage independently of a drain region of the thin film transistor .

In claim 1,
2. The active matrix substrate according to claim 1, wherein the second metal film is made of a metal different from the pixel electrode and made of the same material as the first metal film.