[go: up one dir, main page]

JP3632305B2 - Motor drive device - Google Patents

Motor drive device Download PDF

Info

Publication number
JP3632305B2
JP3632305B2 JP17135996A JP17135996A JP3632305B2 JP 3632305 B2 JP3632305 B2 JP 3632305B2 JP 17135996 A JP17135996 A JP 17135996A JP 17135996 A JP17135996 A JP 17135996A JP 3632305 B2 JP3632305 B2 JP 3632305B2
Authority
JP
Japan
Prior art keywords
circuit
motor
transistor
driving
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17135996A
Other languages
Japanese (ja)
Other versions
JPH1023767A (en
Inventor
和彦 今川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP17135996A priority Critical patent/JP3632305B2/en
Publication of JPH1023767A publication Critical patent/JPH1023767A/en
Application granted granted Critical
Publication of JP3632305B2 publication Critical patent/JP3632305B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Direct Current Motors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例としてブラシ付き直流モータをPWM(パルス幅変調)方式で駆動するモータ駆動装置に関する。
【0002】
【従来の技術】
図2は本発明の基礎となるモータ駆動回路の構成例を示すブロック図であり、以下に説明する従来技術の説明と実施例の説明とで共通に用いられる。図4は従来技術の回路素子の動作状態を示すグラフであり、図5は従来技術のモータ駆動回路(以下、駆動回路)1の構成例を示す回路図であり、図6は駆動回路1における後述するパワー素子部のローサイド側の構成例を示す回路図であり、図7は駆動回路1における後述するパワー素子部のハイサイド側の構成例を示す回路図である。以下、図2及び図5〜図7を参照して、従来技術のモータ駆動回路1の構成について説明する。なお、以下の従来技術及び実施例において、説明の簡単化のために2相モータについて説明するが、この説明は、3相などの他の相のモータの制御に関しても同様に成立するものである。
【0003】
例として、中耐圧(例、定格電圧=DC24V)のブラシ付きDCモータ3を、電流リミッタ付きPWM(パルス幅変調)速度制御方式で駆動する駆動回路1において、
▲1▼ 与えられた信号に従って、モータ3の正逆転のオープンループ速度制御を
行なう
▲2▼ 起動電流を一定値以下に抑制する、
という仕様を満足させるために、以下の構成が採用されている。図2に示されるように駆動回路1は、モータ駆動用のVcc=DC24Vを出力する第1電源部2a、及び回路駆動用のDC5Vの直流電圧を出力する第2電源部2bを備える電源部2と、前記PWM変調された速度信号とモータ3の正転/逆転を切り替えるための切替信号を出力する主制御部4と、モータ3に駆動電流を出力する例としてMOSFET(MOS構造電界効果トランジスタ)からなるインバータ回路であるパワー素子部5と、前記速度信号及び切替信号が入力されてパワー素子部5にパワー素子部5の各トランジスタをオン/オフさせる駆動信号を出力する例としてC−MOSゲートICからなる従制御部6とを備えている。
【0004】
前記パワー素子部5は、モータ3に駆動電流を供給するPチャネルMOSFETを含むハイサイド素子部7と、モータ3からの電流が流入するNチャネルMOSFETを含むローサイド素子部8とを有している。前記従制御部6及びハイサイド素子部7には、電源部2とパワー素子部5との間に接続される電源線9及び接地線10を介して前記駆動電源Vccが供給される。前記接地線10には、電流センサ11の電圧降下量を基準値と比較して、電圧降下量が基準値を超過した場合に、超過信号を従制御部6に出力してパワー素子部5のオン/オフ動作を停止させる抵抗素子を含む電流センサ11が配置される。前記接地線10は、電流センサ11、電源部2の第1電源部2a、第2電源部2b、ローサイド素子部8及び従制御部6に、共通に接続される。
【0005】
このような従来の駆動回路1の前記従制御部6及びパワー素子部5の回路例が図5に示されている。従制御部6に関連して前記電源線9に接続されたツェナーダイオード12と抵抗13を含み、例として10Vの一定電圧を出力する定電圧回路14が備えられる。また、前記ハイサイド素子部7には、PチャネルMOSFET(以下、Pトランジスタ)7a,7bが備えられ、ローサイド素子部8には、NチャネルMOSFET(以下、Nトランジスタ)8a,8bが備えられる。前記定電圧回路14の出力は、Pトランジスタ7a,7bにゲート信号を出力する反転回路15、16(例として、素子TC4011B)に供給される。この反転回路15、16には、前記切替信号のうち、モータ3の回転方向を正転方向に設定する切替信号MFと逆転方向に設定する切替信号MRとが、トランジスタ17、18を介してそれぞれ入力される。従って、前記Pトランジスタ7a,7bのゲート信号は、接地電位基準の前記切替信号MF,MRがトランジスタ17、18によってレベルシフトされて電圧Vcc基準の反転回路15、16を経て、前記Pトランジスタ7a,7bに供給されることになる。
【0006】
また、従来の駆動回路1では、図5に示されるように、ハイサイド素子部7には速度信号PWMが入力されず、切替信号MF,MRがトランジスタ17、18を介して入力され、Pトランジスタ7a,7bが導通状態或いは遮断状態に選択的に設定される。前記速度信号PWMは、AND回路26、27によって前記切替信号MF,MRと論理積が演算され、その出力がAND回路19、20によって、過電流検出回路21の出力との論理積が演算される。AND回路19、20(素子の種類は同上)の出力は、Nトランジスタ8a,8bの各ゲート端子に入力される。前記過電流検出回路21は、モータ3からのローサイド素子部8を介する電流レベルを検出するものであり、この電流が小さいときには前記電流センサ11で検出される電圧値は小さく、トランジスタ22が遮断され、ツェナーダイオード23が導通して、一定レベルの高電位が前記AND回路19、20の各一方入力端子に供給され、AND回路19、20は入力された速度信号PWMを出力する。一方、モータ3に大電流が流れると、電流センサ11で検出される電圧値が大きくなり、トランジスタ22が導通すると共に、ツェナーダイオード23の端子間電位差が小さくなり、ツェナーダイオード23が遮断状態となる。これにより、AND回路19、20には、トランジスタ22を介する接地電位が供給されて遮断状態となり、モータ3の回転が停止される。
【0007】
【発明が解決しようとする課題】
このような従制御部6のAND回路19、20とNトランジスタ8a,8bの構成例、及び反転回路15、16とPトランジスタ7a,7bの構成例が図5及び図7にそれぞれ示されている。ハイサイド素子部7及びローサイド素子部8のいずれの場合でも、駆動素子24、25には電圧出力型のCMOSゲート素子が用いられている。以下の説明において、モータ3が正転していて、これに対応してPトランジスタ7aが遮断されPトランジスタ7bが導通している場合を想定する。この場合、オフ中のハイサイド素子7のPトランジスタ7の電位差VDD−Gがこのトランジスタのしきい値電圧Vthである2Vで、駆動素子25の電流容量が約8mAであるのに対し、ローサイド素子8に関して、オン状態とオフ状態との間で切り替わるNトランジスタ8の電位差VDD−Gが10V−Vth=8Vで、駆動素子24の電流容量が16mA以上になって、ハイサイド素子7側のオフ状態が確定されず、ハイサイド素子7及びローサイド素子8が共にオン状態となり、相互に短絡して過大な異常電流が流れ、モータ3の誤動作が発生するという不具合を生じる。
【0008】
この状態は、図4に示される。即ち、モータ3を回転駆動するためのスイッチングを行うローサイド側の駆動素子24の電流容量が、ハイサイド側の駆動素子25の電流容量より大きく、このために、ハイサイド素子7側のオフ状態が確定されない事態が生じる。
【0009】
請求項1〜3の発明は、上述の技術的課題を解決するためになされたものであり、その目的は、モータの誤動作を防止することができるモータ駆動装置を提供することである。
【0010】
【課題を解決するための手段】
請求項1の発明のモータの駆動装置は、モータのコイルに駆動電流を供給する第1導電形式のトランジスタと、モータの他のコイルから駆動電流が流れ込む第2導電形式のトランジスタとを有し、該第1導電形式のトランジスタと第2導電形式のトランジスタの直列回路を含むインバータ回路と、PWM速度信号が入力されて該インバータ回路の該第1導電形式トランジスタをオン/オフ駆動する1駆動回路と、モータの正逆転を切り替える切替信号が入力されて該第2導電形式トランジスタをオン状態またはオフ状態のいずれかに設定する2駆動回路とを備え、前記第2駆動回路の電流容量を前記第1駆動回路の電流容量の4〜6倍に設けることを特徴とする。
【0011】
これにより、モータを駆動するためにトランジスタをオン/オフ駆動する駆動回路の電流容量を、トランジスタをオン状態まてはオフ状態のいずれかに設定する駆動回路の電流容量よりも小電流容量とできるので、トランジスタをオン/オフ駆動する駆動回路の動作状態を確定することができ、これらの各駆動回路の動作状態が確定せず、各トランジスタ間が短絡する事態を防止することができ、モータの誤動作を防止することができる。
【0012】
請求項1の発明において、第1導電形式をPチャネル型とし、第2導電形式をNチャネル型としてもよい。この場合にも、前記作用効果を達成することができる。また、請求項1の発明において、第1駆動回路は基本構成として約60mAの電流容量のゲート集積回路素子を備え、第2駆動回路は基本構成として約20〜30mAの電流容量のゲート集積回路素子を備えるようにしてもよい。この場合にも、前記請求項1の作用効果を実現することができる。
【0013】
【発明の実施の形態】
図1は本発明の一実施例のモータ駆動回路の一部の構成例を示すブロック図であり、図2は本発明の基礎となる構成のモータ駆動回路1の概略の構成例を示すブロック図であり、前記従来技術で説明されたので、再度の説明を省略し、必要な場合は前記従来技術の説明を参照する。図3及び図4は本実施例に用いられるゲート素子の動作例を示すグラフである。
【0014】
以下、図1〜図4を参照して、本実施例のモータ駆動回路31の構成について説明する。
【0015】
本実施例のモータ駆動回路31の概略の構成は、図2に示されるものであり、図1は、図2中の従制御部6及びパワー素子部5に関連する図5に対応する図である。即ち、本実施例のモータ駆動回路31の特徴は、図2に示した従制御部6及びパワー素子部5の改良に関わるものである。本実施例では、モータ3を回転駆動するためのスイッチング動作をハイサイド素子部7で行い、ローサイド素子部8は、モータ3の正転或いは逆転の回転方向に対応して、遮断状態或いは導通状態に設定される。
【0016】
例として、中耐圧(例、定格電圧=DC24V)のブラシ付きDCモータ3を、電流リミッタ付きPWM(パルス幅変調)速度制御方式で駆動する駆動回路31において、
▲1▼ 与えられた信号に従って、モータ3の正逆転のオープンループ速度制御を行なう
▲2▼ 起動電流を一定値以下に抑制する、
という仕様を満足させるために、前述したような図2を参照して説明した構成が採用されている。
【0017】
本実施例の駆動回路31の前記従制御部6及びパワー素子部5に関連する部分の回路例が図1に示されている。従制御部6に関連して図5で説明された定電圧回路14に対応する回路は、図1には示されていないが駆動回路31として別途備えている。ハイサイド素子部7には、PチャネルMOSFET(以下、Pトランジスタ)7a,7bが備えられ、ローサイド素子部8には、NチャネルMOSFET(以下、Nトランジスタ)8a,8bが備えられる。前記第1電源部2aの出力は各Pトランジスタ7a,7bに供給される。
【0018】
前記主制御部4が出力する前記切替信号のうち、モータ3の回転方向を正転方向に設定する切替信号MFと逆転方向に設定する切替信号MRとは、レベルシフト用トランジスタアレイ(以下、アレイ)32、33及び一端が接地された抵抗34、35を介して反転回路36、37に入力される。反転回路36、37の出力はNトランジスタ8a、8bを駆動する駆動素子6を構成するバッファ型ゲート集積回路であるゲート回路(例として、TC4049BF、電流容量は例として約60mA)38、39に入力される。従って、前記Nトランジスタ8a,8bのゲート信号は、接地電位基準の前記切替信号MF,MRがアレイ32、33によってレベルシフトされて電圧Vcc基準の反転回路36、37を経て、前記Pトランジスタ7a,7bを駆動するゲート回路38、39から出力されて得られることになる。
【0019】
また、本実施例の駆動回路31では、従来技術の駆動回路1の場合と逆に、ハイサイド素子部7に速度信号PWMが入力されて、後述するようにPトランジスタ7a,7bがスイッチング動作を行う。一方、切替信号MF,MRはゲート回路38、39を介してNトランジスタ8a,8bに入力され、Nトランジスタ8a,8bが導通状態或いは遮断状態に選択的に設定される。前記速度信号PWMは、レベルシフト用トランジスタアレイ(以下、アレイ)40、41を介して前述したように信号レベルがシフトされ、信号伝送用トランジスタ回路であるトランジスタ42、43を介して、ハイサイド素子部7のPトランジスタ7a、7bを駆動する駆動素子6を構成する標準ゲート集積回路(例として、TC4093BF)であるAND回路44、45の各一方入力端子に入力される。このAND回路44、45よって、トランジスタ42、43の出力とOR回路46の出力との論理積が演算され、その出力がPトランジスタ7a,7bのゲート端子に供給される。
【0020】
前記OR回路46の各入力端子にはトランジスタ42、43の出力がそれぞれ反転されて入力され、トランジスタ42、43の出力の少なくとも一方がローレベルのときにOR回路46はハイレベルの信号を出力し、前記AND回路44、45を導通状態に設定する。一方、トランジスタ42、43の出力が共にハイレベルのとき、OR回路46はローレベルの信号を出力し、前記AND回路44、45はトランジスタ42、43からの信号を遮断する遮断状態に設定される。この遮断状態のとき、Pトランジスタ7a,7bは動作を停止する。このような場合は、例として前記切替信号MF,MRが共にハイレベルなどの同一レベルとなる遷移状態或いは異常状態である。この時に、トランジスタ7a,7bはオフし、トランジスタ8a,8bがオンしてブレーキがかかる。
【0021】
一方、前記第1電源部2aに関連して、過電流リミッタ回路(以下、リミッタ回路)47が設けられている。リミッタ回路47には、前記電源ライン9に直列に配列されたコンデンサ48と並列な整流回路49、50からの信号が出力される。整流回路49、50の間にはツェナーダイオード65が整流回路49をカソード側にするように接続されている。前記整流回路49は、相互に直列に接続されたダイオード51、52を備え、各ダイオード51、52の各カソードが共通に、リミッタ回路47のトランジスタ55のゲートに接続される。また、前記整流回路50は、アノードが整流回路56、57に入力される。
【0022】
前記トランジスタ55のエミッタは電源ライン9に接続され、コレクタはAND回路58の各入力端子に共通に接続されると共に、抵抗59及びコンデンサ60の並列回路を介して前記抵抗49のコンデンサ48側に接続される。また、AND回路58の出力は前記各整流回路56、57にそれぞれ備えられるダイオード61、63の各カソードに接続される。ダイオード61、63の各アノード、それぞれAND回路44、45の各他方入力端子に接続される。各整流回路56、57にそれぞれ備えられ、ダイオード61、63と逆接続されるダイオード62、64の各カソードは、ダイオード61、63の各アノードに接続され、ダイオード62、64の各アノードは共通に前記整流回路50のダイオード53のカソードに接続される。
【0023】
以下、本実施例の駆動回路31の動作について説明する。
【0024】
前記リミッタ回路47は、モータ3からのハイサイド素子部7を介する電流レベルを所定レベルに制限するものである。この電流が小さいときには抵抗素子である電流センサ11で検出される電圧値は小さく、トランジスタ55が遮断され、AND回路58にローレベルの信号が入力される。これにより、AND回路58の出力は反転されてハイレベルになり、OR回路46に信号が入力される。これにより、OR回路46の出力がハイレベルとなり、各AND回路44、45は導通して、前述したようにトランジスタ42、43を介する速度信号PWMがAND回路44、45を介して、各Pトランジスタ7a、7bに入力され、モータ3が駆動される。
【0025】
一方、モータ3からのハイサイド素子部7を介する電流が大きいときには抵抗素子である電流センサ11で検出される電圧値も大きくなり、トランジスタ55が導通される。これにより、AND回路58にハイレベルの信号が入力される。これにより、AND回路58の出力は反転されてローレベルになり、整流回路56、57に入力される。このとき、前記整流回路56、57を介してOR回路46に共通にハイレベルの信号が反転されたローレベルの信号が入力される。これにより、OR回路46の出力がローレベルとなり、各AND回路44、45は遮断されて、前述したようにトランジスタ42、43を介する速度信号PWMがAND回路44、45で遮断され、各Pトランジスタ7a、7bに入力されないようになる。これで、モータ3に過電流が流れたとき、モータ3の回転が停止される。
【0026】
前記モータ3に定常電流が流れている場合のモータ3の制御動作について説明する。前記切替信号MF、MRのいずれかが選択的にローレベルに設定されて、モータ3が正転或いは逆転に切り替えられる。このとき、本実施例の駆動回路31では、ハイサイド素子部7を駆動する駆動素子66であるAND回路44、45は、例として電流容量が20〜30mAなどの比較的電流容量が小さい標準ゲート集積回路(例として、TC4093BF)からそれぞれ構成され、ローサイド素子部8を駆動する駆動素子67には、例として、TC4049BF(電流容量は例として約60mA)などの電流容量が比較的大きい電圧出力型のCMOSゲート素子が用いられている。また、前記ローサイド素子部8を駆動するAND回路38,39は、前記標準ゲート集積回路(TC4049BF)が2個並列に接続された構成であり、電流容量は約120mAになる。
【0027】
モータ3が正転していて、これに対応してNトランジスタ8aが遮断されNトランジスタ8bが導通している場合を想定する。この場合、オフ中のローサイド素子部8のNトランジスタ8aの電位差VDD−Gがこのトランジスタのしきい値電圧Vthである2Vで、ゲート回路38、39は前記電流容量約120mAでオフ状態を確定できるのに対し、オン/オフを繰り返すハイサイド素子部7に関して、オン状態とオフ状態との間で切り替わるPトランジスタ7の電位差VDD−Gが10V−Vth=8Vで、AND回路44、45の電流容量が20〜30mAと小さいので、スイッチング側であるAND回路44、45によるローサイド素子8側のオフ状態を確定することができる。
【0028】
これにより、ハイサイド素子7及びローサイド素子8が共にオン状態となる事態が防止され、相互に短絡して過大な異常電流が流れ、モータ3の誤動作が発生するという不具合を防止できる。
【0029】
また、上記実施例で説明された構成は、本発明の一実施例を示すものであり、本発明の範囲を限定するものではない。本発明は、本発明の精神を逸脱しない範囲の広範囲の変形例を含むものである。
【0030】
【発明の効果】
以上のように請求項1の発明に従えば、モータを駆動するためにトランジスタをオン/オフ駆動する駆動回路の電流容量を、トランジスタをオン状態まてはオフ状態のいずれかに設定する駆動回路の電流容量よりも小電流容量とできるので、トランジスタをオン/オフ駆動する駆動回路の動作状態を確定することができ、これらの各駆動回路の動作状態が確定せず、各トランジスタ間が短絡する事態を防止することができ、モータの誤動作を防止することができる。
【0031】
請求項1の発明において、第1導電形式をPチャネル型とし、第2導電形式をNチャネル型としてもよい。この場合にも、前記作用効果を達成することができる。また、請求項1の発明において、第1駆動回路は基本構成として約60mAの電流容量のゲート集積回路素子を備え、第2駆動回路は基本構成として約20〜30mAの電流容量のゲート集積回路素子を備えるようにしてもよい。この場合にも、前記請求項1の作用効果を実現することができる。
【図面の簡単な説明】
【図1】本発明の一実施例のモータ駆動回路31の一部の構成例を示すブロック図である。
【図2】本発明の基礎となるモータ駆動回路1の構成例を示すブロック図である。
【図3】実施例に用いられるゲート素子の動作例を示すグラフである。
【図4】従来技術及び実施例の回路素子の動作状態を示すグラフである。
【図5】従来技術のモータ駆動回路1の構成例を示す回路図である。
【図6】駆動回路1における後述するパワー素子部のローサイド側の構成例を示す回路図である。
【図7】駆動回路1における後述するパワー素子部のハイサイド側の構成例を示す回路図である。
【符号の説明】
2 電源部
3 モータ
4 主制御部
5 パワー素子部
6 従制御部
7 ハイサイド素子部
7a、7b Pハイサイド素子部
8 ローサイド素子部
8a、8b ローサイド素子部
31 駆動回路
38、39 ゲート回路
42、43 信号伝送用トランジスタ
44、45 AND回路
46 OR回路
47 過電流リミッタ回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a motor driving device that drives a brushed DC motor by a PWM (pulse width modulation) system as an example.
[0002]
[Prior art]
FIG. 2 is a block diagram showing a configuration example of a motor drive circuit that is the basis of the present invention, and is used in common in the description of the prior art described below and the description of the embodiment. FIG. 4 is a graph showing the operation state of the circuit element of the prior art, FIG. 5 is a circuit diagram showing a configuration example of the motor drive circuit (hereinafter referred to as drive circuit) 1 of the prior art, and FIG. FIG. 7 is a circuit diagram showing a configuration example on the low side of a power element section described later, and FIG. 7 is a circuit diagram showing a configuration example on the high side of a power element section described later in the drive circuit 1. Hereinafter, the configuration of the conventional motor drive circuit 1 will be described with reference to FIGS. 2 and 5 to 7. In the following prior art and examples, a two-phase motor will be described for the sake of simplification, but this description also applies to the control of motors of other phases such as three phases. .
[0003]
As an example, in a drive circuit 1 that drives a brushed DC motor 3 having a medium withstand voltage (eg, rated voltage = DC24V) by a PWM (pulse width modulation) speed control method with a current limiter.
(1) Perform forward / reverse open-loop speed control of the motor 3 according to the given signal. (2) Suppress the starting current below a certain value.
In order to satisfy this specification, the following configuration is adopted. As shown in FIG. 2, the drive circuit 1 includes a first power supply unit 2a that outputs Vcc = DC24V for driving the motor and a second power supply unit 2b that outputs a DC voltage of DC5V for driving the circuit. And a main control unit 4 for outputting a PWM-modulated speed signal and a switching signal for switching between normal rotation and reverse rotation of the motor 3, and a MOSFET (MOS structure field effect transistor) as an example for outputting a drive current to the motor 3. A power element unit 5 that is an inverter circuit comprising: a C-MOS gate as an example in which the speed signal and the switching signal are input and a drive signal for turning on / off each transistor of the power element unit 5 is output to the power element unit 5 And a slave control unit 6 made of an IC.
[0004]
The power element unit 5 includes a high-side element unit 7 including a P-channel MOSFET that supplies a driving current to the motor 3 and a low-side element unit 8 including an N-channel MOSFET into which a current from the motor 3 flows. . The driving power source Vcc is supplied to the slave control unit 6 and the high-side element unit 7 through a power line 9 and a ground line 10 connected between the power unit 2 and the power element unit 5. When the voltage drop amount of the current sensor 11 is compared with the reference value and the voltage drop amount exceeds the reference value, the ground line 10 outputs an excess signal to the slave control unit 6 to output the power element unit 5. A current sensor 11 including a resistance element that stops the on / off operation is disposed. The ground line 10 is commonly connected to the current sensor 11, the first power supply unit 2 a of the power supply unit 2, the second power supply unit 2 b, the low side element unit 8, and the sub control unit 6.
[0005]
A circuit example of the slave control unit 6 and the power element unit 5 of the conventional driving circuit 1 is shown in FIG. A constant voltage circuit 14 including a Zener diode 12 and a resistor 13 connected to the power supply line 9 in relation to the slave control unit 6 and outputting a constant voltage of 10 V, for example, is provided. The high-side element unit 7 includes P-channel MOSFETs (hereinafter referred to as P-transistors) 7a and 7b, and the low-side element unit 8 includes N-channel MOSFETs (hereinafter referred to as N-transistors) 8a and 8b. The output of the constant voltage circuit 14 is supplied to inverting circuits 15 and 16 (for example, the element TC4011B) that output gate signals to the P transistors 7a and 7b. In the inverting circuits 15 and 16, among the switching signals, a switching signal MF for setting the rotation direction of the motor 3 to the normal rotation direction and a switching signal MR for setting the reverse rotation direction through the transistors 17 and 18, respectively. Entered. Therefore, the gate signals of the P transistors 7a and 7b are level-shifted by the transistors 17 and 18 with the switching signals MF and MR based on the ground potential and passed through the inverter circuits 15 and 16 based on the voltage Vcc, and then the P transistors 7a and 7b. 7b.
[0006]
Further, in the conventional driving circuit 1, as shown in FIG. 5, the speed signal PWM is not input to the high side element unit 7, the switching signals MF and MR are input via the transistors 17 and 18, and the P transistor 7a and 7b are selectively set to a conductive state or a cut-off state. The speed signal PWM is ANDed with the switching signals MF and MR by AND circuits 26 and 27, and the output of the speed signal PWM is ANDed with the output of the overcurrent detection circuit 21 by AND circuits 19 and 20. . The outputs of the AND circuits 19 and 20 (element types are the same as above) are input to the gate terminals of the N transistors 8a and 8b. The overcurrent detection circuit 21 detects a current level from the motor 3 via the low-side element unit 8. When this current is small, the voltage value detected by the current sensor 11 is small and the transistor 22 is cut off. Then, the Zener diode 23 is turned on, and a high potential of a certain level is supplied to one input terminal of each of the AND circuits 19 and 20, and the AND circuits 19 and 20 output the input speed signal PWM. On the other hand, when a large current flows through the motor 3, the voltage value detected by the current sensor 11 increases, the transistor 22 becomes conductive, the potential difference between the terminals of the Zener diode 23 decreases, and the Zener diode 23 enters a cutoff state. . As a result, the ground potential via the transistor 22 is supplied to the AND circuits 19 and 20, and the motor circuit 3 stops rotating.
[0007]
[Problems to be solved by the invention]
An example of the configuration of the AND circuits 19 and 20 and the N transistors 8a and 8b of the slave control unit 6 and an example of the configuration of the inverting circuits 15 and 16 and the P transistors 7a and 7b are shown in FIGS. 5 and 7, respectively. . In either case of the high-side element portion 7 and the low-side element portion 8, voltage output type CMOS gate elements are used for the drive elements 24 and 25. In the following description, it is assumed that the motor 3 is rotating forward and the P transistor 7a is cut off and the P transistor 7b is turned on correspondingly. In this case, the potential difference VDD-G of the P-transistor 7 of the off-side high-side element 7 is 2V which is the threshold voltage Vth of this transistor, and the current capacity of the driving element 25 is about 8 mA, whereas the low-side element 8, the potential difference VDD-G of the N transistor 8 that switches between the on state and the off state is 10 V−Vth = 8 V, the current capacity of the driving element 24 is 16 mA or more, and the off state on the high side element 7 side. Is not determined, and both the high-side element 7 and the low-side element 8 are turned on, short-circuit each other, an excessive abnormal current flows, and a malfunction of the motor 3 occurs.
[0008]
This state is shown in FIG. That is, the current capacity of the low-side drive element 24 that performs switching for rotationally driving the motor 3 is larger than the current capacity of the high-side drive element 25, so that the off-state on the high-side element 7 side is An uncertain situation occurs.
[0009]
The inventions of claims 1 to 3 have been made in order to solve the above technical problem, and an object thereof is to provide a motor driving device capable of preventing malfunction of the motor.
[0010]
[Means for Solving the Problems]
Motor driving apparatus of the first aspect of the present invention, possess a transistor of a first conductivity type for supplying a drive current to the coil of the motor, and a transistor of a second conductivity type into which a driving current flows from the other coils of the motor, inverter circuit and, is PWM speed signal input first driving circuit for driving said first conductivity type transistor on / off of the inverter circuit including a series circuit of the transistors of the transistor and a second conductivity type of the first conductive type When, a second driving circuit for setting to one of the forward-reverse switching signal for switching is inputted or off on the second conductive type transistor state of the motor, the current capacity of the second driving circuit wherein It is characterized by being provided 4 to 6 times the current capacity of the first drive circuit.
[0011]
As a result, the current capacity of the drive circuit that drives the transistor on / off to drive the motor can be made smaller than the current capacity of the drive circuit that sets the transistor to either the on state or the off state. Therefore, it is possible to determine the operation state of the drive circuit that drives the transistors on / off, to prevent the operation state of each of these drive circuits from being determined and to prevent a short circuit between the transistors, Malfunctions can be prevented.
[0012]
In the first aspect of the invention, the first conductivity type may be a P-channel type and the second conductivity type may be an N-channel type. Even in this case, the above-described effects can be achieved. In the first aspect of the invention, the first drive circuit includes a gate integrated circuit element having a current capacity of about 60 mA as a basic configuration, and the second drive circuit includes a gate integrated circuit element having a current capacity of about 20 to 30 mA as a basic configuration. You may make it provide. Also in this case, the function and effect of the first aspect can be realized.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram showing a configuration example of a part of a motor drive circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram showing a schematic configuration example of a motor drive circuit 1 having a configuration as a basis of the present invention. Since it has been described in the prior art, the description thereof is omitted, and the description of the prior art is referred to when necessary. 3 and 4 are graphs showing an operation example of the gate element used in this embodiment.
[0014]
Hereinafter, the configuration of the motor drive circuit 31 of the present embodiment will be described with reference to FIGS.
[0015]
The schematic configuration of the motor drive circuit 31 of this embodiment is shown in FIG. 2, and FIG. 1 is a diagram corresponding to FIG. 5 related to the slave control unit 6 and the power element unit 5 in FIG. is there. That is, the feature of the motor drive circuit 31 of the present embodiment relates to the improvement of the slave control unit 6 and the power element unit 5 shown in FIG. In the present embodiment, the switching operation for rotationally driving the motor 3 is performed by the high side element unit 7, and the low side element unit 8 is in a cut-off state or a conductive state corresponding to the forward or reverse rotation direction of the motor 3. Set to
[0016]
As an example, in a drive circuit 31 that drives a brushed DC motor 3 having a medium withstand voltage (eg, rated voltage = DC24V) by a PWM (pulse width modulation) speed control method with a current limiter.
(1) Perform forward / reverse open-loop speed control of the motor 3 according to the given signal. (2) Suppress the starting current below a certain value.
In order to satisfy the specification, the configuration described with reference to FIG. 2 as described above is employed.
[0017]
FIG. 1 shows a circuit example of a portion related to the slave control unit 6 and the power element unit 5 of the drive circuit 31 of the present embodiment. Although not shown in FIG. 1, a circuit corresponding to the constant voltage circuit 14 described with reference to FIG. The high-side element unit 7 includes P-channel MOSFETs (hereinafter referred to as P-transistors) 7a and 7b, and the low-side element unit 8 includes N-channel MOSFETs (hereinafter referred to as N-transistors) 8a and 8b. The output of the first power supply unit 2a is supplied to the P transistors 7a and 7b.
[0018]
Among the switching signals output by the main control unit 4, the switching signal MF for setting the rotation direction of the motor 3 to the normal rotation direction and the switching signal MR for setting the rotation direction to the reverse direction are a level shift transistor array (hereinafter referred to as an array). ) 32 and 33 and the resistors 34 and 35 whose one ends are grounded to be input to the inverting circuits 36 and 37. Output N transistors 8a inverting circuits 36 and 37, (as an example, TC4049BF, current capacity of about 60mA as an example) the gate circuit is a buffer gate integrated circuit constituting the driving element 6 7 for driving the 8b to 38 Entered. Therefore, the gate signals of the N transistors 8a and 8b are level-shifted by the arrays 32 and 33 and the switching signals MF and MR based on the ground potential are passed through the inverting circuits 36 and 37 based on the voltage Vcc, and then the P transistors 7a, 8b. The output is obtained from the gate circuits 38 and 39 for driving 7b.
[0019]
In the drive circuit 31 of this embodiment, the speed signal PWM is input to the high-side element unit 7 and the P transistors 7a and 7b perform the switching operation as described later, contrary to the case of the drive circuit 1 of the prior art. Do. On the other hand, the switching signals MF and MR are input to the N transistors 8a and 8b via the gate circuits 38 and 39, and the N transistors 8a and 8b are selectively set to a conductive state or a cut-off state. The signal level of the speed signal PWM is shifted through the level shift transistor arrays (hereinafter referred to as arrays) 40 and 41 as described above, and the high side element is connected through the transistors 42 and 43 which are signal transmission transistor circuits. P transistor 7a parts 7, (as an example, TC4093BF) standard gate integrated circuit constituting the driving element 6 6 that drives 7b inputted to each one input terminal of the aND circuit 44, 45 is. The AND circuits 44 and 45 calculate the logical product of the outputs of the transistors 42 and 43 and the output of the OR circuit 46, and supply the outputs to the gate terminals of the P transistors 7a and 7b.
[0020]
The outputs of the transistors 42 and 43 are inverted and inputted to the respective input terminals of the OR circuit 46. When at least one of the outputs of the transistors 42 and 43 is at a low level, the OR circuit 46 outputs a high level signal. The AND circuits 44 and 45 are set in a conductive state. On the other hand, when both the outputs of the transistors 42 and 43 are at a high level, the OR circuit 46 outputs a low level signal, and the AND circuits 44 and 45 are set in a cutoff state in which the signals from the transistors 42 and 43 are cut off. . In this cut-off state, the P transistors 7a and 7b stop operating. In such a case, as an example, there is a transition state or an abnormal state in which the switching signals MF and MR are both at the same level such as a high level. At this time, the transistors 7a and 7b are turned off, and the transistors 8a and 8b are turned on to apply the brake.
[0021]
On the other hand, an overcurrent limiter circuit (hereinafter, limiter circuit) 47 is provided in association with the first power supply unit 2a. The limiter circuit 47 outputs signals from rectifier circuits 49 and 50 in parallel with capacitors 48 arranged in series with the power supply line 9. A Zener diode 65 is connected between the rectifier circuits 49 and 50 so that the rectifier circuit 49 is on the cathode side. The rectifier circuit 49 includes diodes 51 and 52 connected in series with each other, and the cathodes of the diodes 51 and 52 are commonly connected to the gate of the transistor 55 of the limiter circuit 47. The anode of the rectifier circuit 50 is input to the rectifier circuits 56 and 57.
[0022]
The emitter of the transistor 55 is connected to the power supply line 9, and the collector is commonly connected to each input terminal of the AND circuit 58, and connected to the capacitor 48 side of the resistor 49 through a parallel circuit of the resistor 59 and the capacitor 60. Is done. The output of the AND circuit 58 is connected to the cathodes of the diodes 61 and 63 provided in the rectifier circuits 56 and 57, respectively. The anodes of the diodes 61 and 63 are connected to the other input terminals of the AND circuits 44 and 45, respectively. The cathodes of the diodes 62 and 64 that are respectively provided in the rectifier circuits 56 and 57 and are reversely connected to the diodes 61 and 63 are connected to the anodes of the diodes 61 and 63, and the anodes of the diodes 62 and 64 are commonly used. The rectifier circuit 50 is connected to the cathode of the diode 53.
[0023]
Hereinafter, the operation of the drive circuit 31 of this embodiment will be described.
[0024]
The limiter circuit 47 limits the current level from the motor 3 via the high-side element unit 7 to a predetermined level. When this current is small, the voltage value detected by the current sensor 11, which is a resistance element, is small, the transistor 55 is cut off, and a low level signal is input to the AND circuit 58. As a result, the output of the AND circuit 58 is inverted and becomes a high level, and a signal is input to the OR circuit 46. As a result, the output of the OR circuit 46 becomes a high level, the AND circuits 44 and 45 are turned on, and the speed signal PWM through the transistors 42 and 43 is passed through the AND circuits 44 and 45 as described above. 7a and 7b, and the motor 3 is driven.
[0025]
On the other hand, when the current from the motor 3 through the high-side element portion 7 is large, the voltage value detected by the current sensor 11 that is a resistance element also increases, and the transistor 55 is turned on. As a result, a high level signal is input to the AND circuit 58. As a result, the output of the AND circuit 58 is inverted to a low level, and is input to the rectifier circuits 56 and 57. At this time, a low level signal obtained by inverting the high level signal is input to the OR circuit 46 via the rectifier circuits 56 and 57. As a result, the output of the OR circuit 46 becomes low level, the AND circuits 44 and 45 are cut off, and the speed signal PWM via the transistors 42 and 43 is cut off by the AND circuits 44 and 45 as described above, and the P transistors 7a and 7b are not input. Thus, when an overcurrent flows through the motor 3, the rotation of the motor 3 is stopped.
[0026]
A control operation of the motor 3 when a steady current flows through the motor 3 will be described. One of the switching signals MF and MR is selectively set to a low level, and the motor 3 is switched to normal rotation or reverse rotation. At this time, in the drive circuit 31 of the present embodiment, the AND circuits 44 and 45 which are drive elements 66 for driving the high-side element unit 7 are, for example, standard gates having a relatively small current capacity such as a current capacity of 20 to 30 mA. A voltage output type that has a relatively large current capacity, such as TC4049BF (current capacity is about 60 mA as an example), for example, is used as the drive element 67 that is composed of an integrated circuit (for example, TC4093BF) and drives the low-side element unit 8. CMOS gate elements are used. The AND circuits 38 and 39 for driving the low-side element unit 8 have a configuration in which two standard gate integrated circuits (TC4049BF) are connected in parallel, and the current capacity is about 120 mA.
[0027]
Assume that the motor 3 is rotating forward, and the N transistor 8a is cut off and the N transistor 8b is turned on correspondingly. In this case, the gate circuit 38 and 39 can determine the OFF state with the current capacity of about 120 mA when the potential difference VDD-G of the N transistor 8a of the low-side element portion 8 in the OFF state is 2V which is the threshold voltage Vth of this transistor. On the other hand, with respect to the high-side element unit 7 that repeats on / off, the potential difference VDD-G of the P transistor 7 that switches between the on state and the off state is 10V-Vth = 8V, and the current capacity of the AND circuits 44 and 45 Is as small as 20 to 30 mA, and the OFF state on the low-side element 8 side by the AND circuits 44 and 45 on the switching side can be determined.
[0028]
Thereby, the situation where both the high side element 7 and the low side element 8 are turned on is prevented, and it is possible to prevent the malfunction that the motor 3 malfunctions due to a short circuit between each other and an excessive abnormal current flowing.
[0029]
Moreover, the structure demonstrated by the said Example shows one Example of this invention, and does not limit the scope of the present invention. The present invention includes a wide variety of modifications that do not depart from the spirit of the present invention.
[0030]
【The invention's effect】
As described above, according to the first aspect of the present invention, the drive circuit for setting the current capacity of the drive circuit for driving the transistor on / off to drive the motor to either the on state or the off state. Therefore, the operating state of the driving circuit for driving the transistors on / off can be determined, the operating state of each of these driving circuits is not determined, and the transistors are short-circuited. The situation can be prevented, and malfunction of the motor can be prevented.
[0031]
In the first aspect of the invention, the first conductivity type may be a P-channel type and the second conductivity type may be an N-channel type. Even in this case, the above-described effects can be achieved. In the first aspect of the invention, the first drive circuit includes a gate integrated circuit element having a current capacity of about 60 mA as a basic configuration, and the second drive circuit includes a gate integrated circuit element having a current capacity of about 20 to 30 mA as a basic configuration. You may make it provide. Also in this case, the function and effect of the first aspect can be realized.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration example of a part of a motor drive circuit 31 according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration example of a motor drive circuit 1 which is a basis of the present invention.
FIG. 3 is a graph showing an operation example of a gate element used in the example.
FIG. 4 is a graph showing an operation state of a circuit element according to a related art and an example.
FIG. 5 is a circuit diagram showing a configuration example of a conventional motor drive circuit 1;
6 is a circuit diagram showing a configuration example on the low side of a power element section described later in the drive circuit 1. FIG.
7 is a circuit diagram showing a configuration example on the high side of a power element section described later in the drive circuit 1. FIG.
[Explanation of symbols]
2 Power supply unit 3 Motor 4 Main control unit 5 Power element unit 6 Sub control unit 7 High side element unit 7a, 7b P High side element unit 8 Low side element unit 8a, 8b Low side element unit 31 Drive circuit 38, 39 Gate circuit 42, 43 Signal Transmission Transistors 44, 45 AND Circuit 46 OR Circuit 47 Overcurrent Limiter Circuit

Claims (3)

モータのコイルに駆動電流を供給する第1導電形式のトランジスタと、モータの他のコイルから駆動電流が流れ込む第2導電形式のトランジスタとを有し、該第1導電形式のトランジスタと第2導電形式のトランジスタの直列回路を含むインバータ回路と、
PWM速度信号が入力されて該インバータ回路の該第1導電形式トランジスタをオン/オフ駆動する1駆動回路と、モータの正逆転を切り替える切替信号が入力されて該第2導電形式トランジスタをオン状態またはオフ状態のいずれかに設定する2駆動回路とを備え
前記第2駆動回路の電流容量を前記第1駆動回路の電流容量の4〜6倍に設けることを特徴とするモータ駆動装置。
A transistor of the first conductivity type for supplying a drive current to the motor coil, have a transistor of a second conductivity type into which a driving current flows from the other coils of the motor, the first conductive type transistor and the second conductivity type An inverter circuit including a series circuit of transistors ;
The first drive circuit and, forward-reverse switching signal for switching is input on state said second conductivity type transistor of a motor PWM speed signal is input to turn on / off driving the first conductivity type transistor of the inverter circuit or a second driving circuit for setting to either the off state,
A motor driving device characterized in that the current capacity of the second driving circuit is 4 to 6 times the current capacity of the first driving circuit.
前記第1導電形式はPチャネル型であり、前記第2導電形式はNチャネル型である請求項1に記載のモータ駆動装置。2. The motor driving device according to claim 1, wherein the first conductivity type is a P-channel type, and the second conductivity type is an N-channel type. 前記第1駆動回路は基本構成として約60mAの電流容量のゲート集積回路素子を備え、前記第2駆動回路は基本構成として約20〜30mAの電流容量のゲート集積回路素子を備える請求項1に記載のモータ駆動装置。2. The first driving circuit includes a gate integrated circuit element having a current capacity of about 60 mA as a basic configuration, and the second driving circuit includes a gate integrated circuit element having a current capacity of about 20 to 30 mA as a basic configuration. Motor drive device.
JP17135996A 1996-07-01 1996-07-01 Motor drive device Expired - Fee Related JP3632305B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17135996A JP3632305B2 (en) 1996-07-01 1996-07-01 Motor drive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17135996A JP3632305B2 (en) 1996-07-01 1996-07-01 Motor drive device

Publications (2)

Publication Number Publication Date
JPH1023767A JPH1023767A (en) 1998-01-23
JP3632305B2 true JP3632305B2 (en) 2005-03-23

Family

ID=15921731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17135996A Expired - Fee Related JP3632305B2 (en) 1996-07-01 1996-07-01 Motor drive device

Country Status (1)

Country Link
JP (1) JP3632305B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10084506T1 (en) 1999-04-23 2002-06-20 Int Rectifier Corp Circuit arrangement for a linear integrated high-voltage current measuring circuit
KR101227461B1 (en) 2011-10-26 2013-01-29 (주)위더스비젼 Gate driver device for driving moter
US10581351B2 (en) * 2018-01-24 2020-03-03 Texas Instruments Incorporated Method to reduce the commutation loss in a motor inverter

Also Published As

Publication number Publication date
JPH1023767A (en) 1998-01-23

Similar Documents

Publication Publication Date Title
JP3304129B2 (en) Motor drive device and method
US7848066B2 (en) Motor drive device and electronic device using the same
US6977533B2 (en) 32V H-bridge driver with CMOS circuits
US6351158B1 (en) Floating gate circuit for backwards driven MOS output driver
US6229355B1 (en) Switching device for suppressing a rush current
JPWO2023219031A5 (en)
EP2030840B1 (en) Lock detection method and lock detection circuit for motor for power-folding mirror
JP3642113B2 (en) Driving circuit for n-channel MOSFET and current direction switching circuit
JP3632305B2 (en) Motor drive device
US6034448A (en) Semiconductor switch
JPH05243945A (en) Integrated circuit for driving motor
JP3258050B2 (en) Circuit device with inductive load MOSFET
JP2001177387A (en) Load driver
US6534937B2 (en) Control method of the current flow in driver systems for brushless motors, particularly during the switching phase
JP3596415B2 (en) Inductive load drive circuit
KR100685346B1 (en) Motor controller
JP2000299925A (en) Power supply control device
JP3099571B2 (en) Power semiconductor device
US7319359B2 (en) High current charge pump for intelligent power switch drive
JPH05175433A (en) Integrated circuit for constant current drive of inductive load
US11595039B2 (en) Power switching circuit and corresponding method of operation
US20220173734A1 (en) Drive circuit and drive system
CA2475473C (en) Method of commutating an electronically commutated motor and motor for carrying out said method
KR100244850B1 (en) Overcurrent control device
JP2013099206A (en) Single phase brushless motor controller

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees