JP3629222B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3629222B2 JP3629222B2 JP2001180294A JP2001180294A JP3629222B2 JP 3629222 B2 JP3629222 B2 JP 3629222B2 JP 2001180294 A JP2001180294 A JP 2001180294A JP 2001180294 A JP2001180294 A JP 2001180294A JP 3629222 B2 JP3629222 B2 JP 3629222B2
- Authority
- JP
- Japan
- Prior art keywords
- bus bar
- igbt chip
- diode
- positive
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 87
- 229910052782 aluminium Inorganic materials 0.000 description 87
- 229910000679 solder Inorganic materials 0.000 description 19
- 239000012212 insulator Substances 0.000 description 18
- 238000005219 brazing Methods 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、大電流を高速スイッチングする半導体装置に係り、特に、電気車駆動装置や車載用モ−タ制御装置に用いる好適な半導体装置に関する。
【0002】
【従来の技術】
電気車、特に電気自動車では、駆動装置の小型軽量化が要求されている。かかる駆動装置では、バッテリー等の直流電源からモーターを駆動する交流を得るために、大電流を高速スイッチングする半導体装置が用いられている。特に、最近のパワ−エレクトロニクスの進歩によって、IGBT(Insulated Gate Bipolar Transistor)などの高速大電力半導体が開発されるにいたり、その発生損失の低減のため、内部インダクタンスを小さくすることが重要視されている。
【0003】
そこで、例えば、特公平5−25392号公報に記載されているように、トランジスタのコレクタに至る通電路とエミッタに至る通電路とが互いに平行になるように近接することにより、磁界をキャンセルしてインダクタンスを小さくすることが知られている。
【0004】
さらに、例えば、特開平6−69415号公報に記載のように、トランジスタとダイオードの直列回路を並列に配置する2回路内蔵方式が知られている。かかる2回路内蔵方式においても、トランジスタのコレクタに至る通電路とエミッタに至る通電路とを近接平行として、インダクタンスを小さくすることが知られている。
【0005】
【発明が解決しようとする課題】
しかしながら、2回路内蔵方式にあっては、第1の回路と第2の回路を接続するために、ジャンパープレートを用いているため、このジャンパープレートによるインダクタンスの増加が生じるという問題があった。
【0006】
本発明の目的は、内部インダクタンスの小さな2回路内蔵方式の半導体装置を提供するにある。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明は、絶縁基板上に固定された正極ブスバーおよび出力ブスバーと、電気的に絶縁されて少なくとも前記正極ブスバーに近接配置された負極ブスバーと、前記正極ブスバーおよび前記出力ブスバーと電気的に接続されるとともに、前記正極ブスバー上に固着された正極側のIGBTチップおよびダイオードチップと、前記出力ブスバーおよび前記負極ブスバーと電気的に接続されるとともに、前記出力ブスバー上に固着された負極側のIGBTチップおよびダイオードチップとを有するようにしたものであり、かかる構成とすることにより、インダクタンスを低減し得るものとなる。
【0008】
上記半導体装置において、好ましくは、前記負極ブスバーは、少なくとも前記正極ブスバーの上方に近接配置したものである。
【0009】
上記半導体装置において、好ましくは、前記電気的な接続は、ワイヤボンディングで行うようにしたものである。
【0010】
【発明の実施の形態】
以下、本発明の一実施の形態について、図1乃至図3を用いて説明する。
図1は、本発明の一実施の形態による半導体装置の平面図であり、図2は、図1のX−X断面図であり、図3は、本発明の一実施の形態による半導体装置の回路図である。
【0011】
図1において、四角形の絶縁板10の上には、四角形の枠状のケース12が固定されている。絶縁板10は、例えば、窒化アルミ板からなる。絶縁板10の上であって、図面に向かって左側の方には、長方形の正電極端子として用いられる正極ブスバー20が、接合されている。接合は、銀ローなどのロー材を用いている。また、正極ブスバー20の右側であって、絶縁板10の上には、出力端子として用いられる出力ブスバー22が、ロー付けにより接合されている。正極ブスバー20と出力ブスバー22は、同一の絶縁板10上に取り付けられているため、互いに平行である。また、長方形の正極ブスバー20の長軸方向と出力ブスバー22の長軸方向は互いに平行であり、この点においても、正極ブスバー20と出力ブスバー22は、互いに平行である。
【0012】
正極ブスバー20の上には、図示しない半田により、パワーモジュールであるスイッチング用のIGBTチップ30A,30Bと転流用のダイオード42A,42Bが固定されている。従って、電気回路的には、IGBTチップ30A,30Bのコレクタとダイオード42A,42Bのアノードが、正極ブスバー20に接続されている。
【0013】
ここで、IGBTチップ30A,30Bのそれぞれの電流容量を100Aとすると、パワーモジュール全体の電流容量を200Aとするために、IGBTチップ30AとIGBTチップ30Bは互いに平行に接続されている。従って、パワーモジュール全体の電流容量が100Aでよい時には、IGBTチップ30Aだけを用いればよい。
【0014】
また、出力ブスバー22の上には、図示しない半田により、パワーモジュールであるスイッチング用のIGBTチップ32A,32Bと転流用のダイオード40A,40Bが固定されている。従って、電気回路的には、IGBTチップ32A,32Bのコレクタとダイオード40A,40Bのアノードが、出力ブスバー22に接続されている。
【0015】
ここで、IGBTチップ32A,32Bのそれぞれの電流容量を100Aとすると、パワーモジュール全体の電流容量を200Aとするために、IGBTチップ32AとIGBTチップ32Bは互いに平行に接続されている。従って、パワーモジュール全体の電流容量が100Aでよい時には、IGBTチップ30Aだけを用いればよい。
【0016】
出力ブスバー22は、一体的に形成された凹凸状の接続端子部22x1,22x2,22x3,22x4を有しており、IGBTチップ30Aのエミッタが、アルミワイヤ50A1によって、出力ブスバー22の接続端子部22x2に接続され、IGBTチップ30Bのエミッタが、アルミワイヤ50A2によって、出力ブスバー22の接続端子部22x3に接続されている。また、ダイオード42Bのアノードが、アルミワイヤ50A4によって、出力ブスバー22の接続端子22x1に接続され、ダイオード42Aのアノードが、アルミワイヤ50A3によって、出力ブスバー22の接続端子22x4に接続されている。ここで、アルミワイヤ50A1,50A2,50A3,50A4は、それぞれ、2本づつの線で表しているが、実際には、複数本平行に用いられている。アルミワイヤ50A1,50A2,50A3,50A4は、ワイヤボンデイングによって設けられるため、1本のワイヤの径は、限界があり、IGBTチップ若しくはダイオードから流れる電流の大きさに応じて、複数本使用している。
【0017】
正極ブスバー20の上には、3本の円柱形の絶縁物60A,60B,60Cが固定されている。また、出力ブスバー22の上には、3本の円柱形の絶縁物60D,60E,60Fが固定されている。そして、6本の絶縁物60A,60B,60C,60D,60E,60Fの上には、負極ブスバー24が固定されている。従って、負極ブスバー24は、正極ブスバー20と互いに平行になっており、また、負極ブスバー24と正極ブスバー20を流れる電流の向きは、逆方向となっている。負極ブスバー24は、ケース12によっても保持されている。
【0018】
負極ブスバー24の右側には、一体的に形成された凹凸状の接続端子部24x1,24x2,24x3,24x4を有しており、IGBTチップ32Aのエミッタが、アルミワイヤ50B1によって、負極ブスバー24の接続端子部24x2に接続され、IGBTチップ32Bのエミッタが、アルミワイヤ50B2によって、負極ブスバー24の接続端子部24x3に接続されている。また、ダイオード40Aのアノードが、アルミワイヤ50B3によって、負極ブスバー24の接続端子24x1に接続され、ダイオード40Bのアノードが、アルミワイヤ50B4によって、負極ブスバー24の接続端子24x4に接続されている。ここで、アルミワイヤ50B1,50B2,50B3,50B4は、それぞれ、2本づつの線で表しているが、実際には、複数本平行に用いられている。アルミワイヤ50B1,50B2,50B3,50B4は、ワイヤボンデイングによって設けられるため、1本のワイヤの径は、限界があり、IGBTチップ若しくはダイオードから流れる電流の大きさに応じて、複数本使用している。
【0019】
ここで、アルミワイヤ50A1,50A2,50A3,50A4とアルミワイヤ50B1,50B2,50B3,50B4は、それぞれ、平行に保たれている。即ち、この点については、図2を用いて詳述するが、アルミワイヤ50A1とアルミワイヤ50B1が、互いに平行であり、しかも、流れる電流方向が逆向きとなっており、また、アルミワイヤ50A2とアルミワイヤ50B2が、互いに平行であり、しかも、流れる電流方向が逆向きとなっている。さらに、アルミワイヤ50A3とアルミワイヤ50B3が、互いに平行であり、しかも、流れる電流方向が逆向きとなっており、また、アルミワイヤ50A4とアルミワイヤ50B4が、互いに平行であり、しかも、流れる電流方向が逆向きとなっている。
【0020】
従って、IGBTチップ30Aのエミッタは、ダイオード40Aのカソードに接続され、第1の直列回路を構成している。また、IGBTチップ30Bのエミッタは、ダイオード40Bのカソードに接続され、これも、第1の直列回路を構成している。IGBTチップ30Aとダイオード40Aの直列回路は、IGBTチップ30Bとダイオード40Bの直列回路と並列接続されている。IGBTチップ30Aとダイオード40Aの直列回路の電流容量を100Aとし、IGBTチップ30Bとダイオード40Bの直列回路の電流容量を100Aとすると、これらの回路は並列接続されており、電流容量を200Aとしている。従って、電流容量を100Aでよい時には、IGBTチップ30Aとダイオード40Aの直列回路だけを用いればよい。
【0021】
また、IGBTチップ32Aのコレクタは、ダイオード42Aのアノードに接続され、第2の直列回路を構成している。また、IGBTチップ32Bのコレクタは、ダイオード42Bのアノードに接続され、これも、第2の直列回路を構成している。IGBTチップ32Aとダイオード42Aの直列回路は、IGBTチップ32Bとダイオード42Bの直列回路と並列接続されている。IGBTチップ32Aとダイオード42Aの直列回路の電流容量を100Aとし、IGBTチップ32Bとダイオード42Bの直列回路の電流容量を100Aとすると、これらの回路は並列接続されており、電流容量を200Aとしている。従って、電流容量を100Aでよい時には、IGBTチップ32Aとダイオード42Aの直列回路だけを用いればよい。
【0022】
第1の直列回路と第2の直列回路は、それぞれ、正極ブスバー20と負極ブスバー24に対して並列接続されているとともに、第1の直列回路のIGBTチップのエミッタとダイオードのアノードの接続点及び、第2の直列回路のダイオードのカソードとIGBTチップのコレクタの接続点は、出力ブスバー22に共通接続されている。
【0023】
さらに、正極ブスバー20の左側であって、絶縁板10の上には、端子台70が取り付けられている。端子台70のうえには、半田により、ゲート抵抗74A,74Bが固定されている。ゲート抵抗74Aは、アルミワイヤ78A1によりIGBTチップ30Aのベースに接続されている。ゲート抵抗74Bは、アルミワイヤ78B1によりIGBTチップ30Bのベースに接続されている。また、出力ブスバー22の右側であって、絶縁板10の上には、端子台72が取り付けられている。端子台72のうえには、半田により、ゲート抵抗76A,76Bが固定されている。ゲート抵抗76Aは、アルミワイヤ78A2によりIGBTチップ32Aのベースに接続されている。ゲート抵抗76Bは、アルミワイヤ78B2によりIGBTチップ32Bのベースに接続されている。
【0024】
IGBTチップからの放熱は、絶縁板10を介して行われる。
【0025】
次に、図2を用いて、図1に示した本発明の一実施の形態による半導体装置の断面構造について説明する。
【0026】
絶縁板10の上には、枠状のケース12が固定されている。絶縁板10の上であって、図面に向かって左側の方には、正電極端子として用いられる正極ブスバー20が、接合されている。接合は、銀ローなどのロー材を用いている。また、正極ブスバー20の右側であって、絶縁板10の上には、出力端子として用いられる出力ブスバー22が、ロー付けにより接合されている。正極ブスバー20と出力ブスバー22は、同一の絶縁板10上に取り付けられているため、互いに平行である。また、正極ブスバー20の長軸方向(図面に直交する方向)と出力ブスバー22の長軸方向(図面に直交する方向)は互いに平行であり、この点においても、正極ブスバー20と出力ブスバー22は、互いに平行である。
【0027】
正極ブスバー20の上には、半田80により、パワーモジュールであるスイッチング用のIGBTチップ30Aと図示しない転流用のダイオードが固定されている。従って、電気回路的には、IGBTチップ30Aのコレクタとダイオードのアノードが、正極ブスバー20に接続されている。
【0028】
また、出力ブスバー22の上には、半田82により、パワーモジュールであるスイッチング用のIGBTチップ32Aと図示しない転流用のダイオードが固定されている。従って、電気回路的には、IGBTチップ32Aのコレクタとダイオードのアノードが、出力ブスバー22に接続されている。
【0029】
出力ブスバー22は、一体的に形成された凹凸状の接続端子部22x2を有しており、IGBTチップ30Aのエミッタが、アルミワイヤ50A1によって、出力ブスバー22の接続端子部22x2に接続されている。また、図示しないダイオードのカソードが、アルミワイヤによって、出力ブスバー22の接続端子に接続されている。ここで、アルミワイヤ50A1は複数本平行に用いられている。アルミワイヤ50A1は、ワイヤボンデイングによって設けられるため、1本のワイヤの径は、限界があり、IGBTチップ若しくはダイオードから流れる電流の大きさに応じて、複数本使用している。
【0030】
正極ブスバー20の上には、円柱形の絶縁物60Bが固定されている。また、出力ブスバー22の上には、円柱形の絶縁物60Eが固定されている。そして、これらの絶縁物60B,60Eの上には、負極ブスバー24が固定されている。従って、負極ブスバー24は、正極ブスバー20と互いに平行になっており、また、負極ブスバー24と正極ブスバー20を流れる電流の向きは、逆方向となっている。
【0031】
負極ブスバー24の右側には、一体的に形成された凹凸状の接続端子部24x2を有しており、IGBTチップ32Aのエミッタが、アルミワイヤ50B1によって、負極ブスバー24の接続端子部24x2に接続されている。また、図示しないダイオードのカソードが、アルミワイヤによって、負極ブスバー24の接続端子に接続されている。ここで、アルミワイヤ50B1複数本平行に用いられている。アルミワイヤ50B1は、ワイヤボンデイングによって設けられるため、1本のワイヤの径は、限界があり、IGBTチップ若しくはダイオードから流れる電流の大きさに応じて、複数本使用している。
【0032】
また、負極ブスバー24は、絶縁物60B,60Eを介して、正極ブスバー20や出力ブスバー22とは、異なる平面上に支持されているので、負極ブスバー24とIGBTチップ32Aのエミッタの間には、段差があり、従来のワイヤボンデイング技術では、このような段差がある場合には、アルミワイヤによるボンデイングが不可能であったが、近年、このような段差のある箇所にも適用可能なボンデイング技術が開発されたため、このような配置が可能となっている。また、正極ブスバー20と負極ブスバー24の間には、円柱状の絶縁物60B,60Eを用いているため、超音波ボンデイング時の共振現象を防止できる。
【0033】
ここで、アルミワイヤ50A1とアルミワイヤ50B1は、それぞれ、平行に保たれている。即ち、アルミワイヤ50A1とアルミワイヤ50B1が、互いに平行であり、しかも、流れる電流方向が逆向きとなっている。
【0034】
従って、IGBTチップ30Aのエミッタは、出力ブスバー22の上に固定された図示しないダイオードのカソードに接続され、第1の直列回路を構成している。また、IGBTチップ32Aのコレクタは、正極ブスバー20の上に固定された図示しないダイオードのアノードに接続され、第2の直列回路を構成している。
【0035】
第1の直列回路と第2の直列回路は、それぞれ、正極ブスバー20と負極ブスバー24に対して並列接続されているとともに、第1の直列回路のIGBTチップのエミッタとダイオードのカソードの接続点及び、第2の直列回路のダイオードのアノードとIGBTチップのコレクタの接続点は、出力ブスバー22に共通接続されている。
【0036】
さらに、正極ブスバー20の左側であって、絶縁板10の上には、端子台70が取り付けられている。端子台70のうえには、半田により、ゲート抵抗74Aが固定されている。ゲート抵抗74Aは、アルミワイヤ78A1によりIGBTチップ30Aのベースに接続されている。また、出力ブスバー22の右側であって、絶縁板10の上には、端子台72が取り付けられている。端子台72のうえには、半田により、ゲート抵抗76Aが固定されている。ゲート抵抗76Aは、アルミワイヤ78A2によりIGBTチップ32Aのベースに接続されている。絶縁板10の裏には、銅パターン90が形成されており、IGBTチップからの放熱は、絶縁板10を介して行われる。
【0037】
正極ブスバー20と出力ブスバー22は、絶縁板10の上に、0.4mm程度に薄くした部分をロー付けにより、接合している。
【0038】
IGBTチップ30A,32Aの表面は、チップ保護のためのコーテイング剤で覆われ、さらに、絶縁板10の上に固定された枠状のケース12によって形成される空間には、チップ保護のために、ゲル100が充填されている。
【0039】
本実施の形態によれば、正極ブスバー20と出力ブスバー22が互いに平行に配置されているため、インダクタンスを低減することができる。
【0040】
また、IGBTチップが正極ブスバー20及び出力ブスバー22の上に直接ついているので、配線距離をさらに、短くできる。
【0041】
また、負極ブスバー24を正極ブスバー20の上に平行に配置され、しかも、正極ブスバー20を流れる電流の向きと負極ブスバー24を流れる電流の向きが逆方向であるため、インダクタンスを低減することができる。
【0042】
また、負極ブスバー24を正極ブスバー20の上に平行に配置したため、従来のようなジャンパープレートを使用する必要がないため、インダクタンスを低減できる。
【0043】
また、負極ブスバー24を正極ブスバー20の上に平行に配置し、さらに、負極ブスバー24と出力ブスバー22の上に固定されたIGBTチップのエミッタを接続するアルミワイヤと、正極ブスバー20の上に固定されたIGBTチップのエミッタと出力ブスバー22を接続するアルミワイヤとを互いに平行にし、しかも、それらを流れる電流の向きを逆方向とすることにより、さらに、インダクタンスを低減できる。
【0044】
次に、図3を用いて本発明の一実施の形態による半導体装置の回路図について説明する。
【0045】
ここで、図1に示した平面図では、4個のIGBTチップと4個のダイオードが配置されているが、これは、第1の直列回路が並列配置され、さらに、第2の直列回路も並列配置されているためであり、ここでは、1個のIGBTチップとダイオードからなる第1の直列回路と1個のIGBTチップとダイオードからなる第2の直列回路だけについて説明する。
【0046】
図3において、太い実線は、ブスバーを表し、破線は、アルミワイヤを表している。
【0047】
IGBTチップ30Aとダイオード40Aからなる直列回路により第1の回路を構成している。また、IGBTチップ32Bとダイオード42Bからなる直列回路により第2の回路を構成している。
【0048】
正極ブスバー20は、IGBTチップ30Aのコレクタ及びダイオード42Aのカソードに接続されている。負極ブスバー24は、ダイオード40Aのアノード側にアルミワイヤ50B3を介して接続され、IGBTチップ32Bのエミッタ側にアルミワイヤ50B2を介して接続されている。
【0049】
また、出力ブスバー22は、IGBTチップ30Aに対してアルミワイヤ50A1を介した点とダイオード40Aのカソードの接続点及びIGBTチップ32Aのコレクタとダイオード42Aのアノード側にアルミワイヤ50A3を介した点との接続点に接続されている。
【0050】
IGBTチップ30Aのベースに信号が印加されると、正の半波が出力ブスバー22を介して取り出され、IGBTチップ32Aのベースに信号が印加されると、負の半波が出力ブスバー22を介して取り出されて、交流信号を得られる。
【0051】
ダイオード40A及びダイオード42Aは、転流用のダイオードである。
【0052】
ここで、本実施の形態によれば、正極ブスバーと負極ブスバーは、互いに平行に配置されるとともに、それぞれを流れる電流の方向は逆方向であるため、インダクタンスを低減できる。
【0053】
また、出力ブスバーと正極ブスバーも互いに平行に配置されており、インダクタンスを低減できる。
【0054】
また、アルミワイヤは、対アームであるアルミワイヤと互いに平行であり、しかも、流れる電流の方向は、逆方向となっており、インダクタンスを低減できる。
【0055】
また、正極から電流が流れチップを通って出力端子に戻ってくるまでの往復線間は、ワイヤ高さと絶縁物高さ程度に小さくできるので、磁界キャンセリング作用により、インダクタンスを低減できる。そのため、各部における自己インダクタンスおよび相互インダクタンスが大きく減少し、それによりサ−ジ電圧を低減でき、スイッチング損失を低減できる。複数チップで遠い位置のチップのインダクタンスが大きく、電流アンバランスが発生しやすいため、極力内部わん曲をなくし、近接並行としインダクタンスを低減している。
【0056】
チップの線膨張係数は、銅の約1/6倍で、窒化アルミの線膨張係数は、銅の約1/5倍で、チップ、銅、窒化アルミの順に接続されているため、熱ストレスの影響をうけることが予想されるが、ブスバーのIGBTチップマウント部の厚さを最適とすることにより熱応力作用によりはんだ寿命に影響しないようすることが可能である。
【0057】
以下、本発明の他の実施の形態について、図4及び図5を用いて説明する。 図4は、本発明の他の実施の形態による半導体装置の平面図であり、図5は、図4のY−Y断面図である。
【0058】
本実施の形態では、IGBTチップとこれに直列配置されるダイオードを近接させる配置としている。また、ブスバーを上下対称に、即ち、対アームを形成する第1の直列回路と第2の直列回路を対称に配置し、これに対してブスバーを対称に配置している。なお、ここでは、2個のIGBTチップと2個のダイオードからなる配置を示しているが、図1と同様にして、4個のIGBTチップと4個のダイオードからなる配置としてもよい。
【0059】
図4において、四角形の絶縁板110の上であって、図面に向かって左側の方には、長方形の正電極端子として用いられる正極ブスバー120Bが、接合されている。接合は、銀ローなどのロー材を用いている。絶縁板110は、例えば、窒化アルミ板からなる。また、正極ブスバー120の右側であって、絶縁板110の上には、出力端子として用いられる出力ブスバー122Aが、ロー付けにより接合されている。正極ブスバー120Bと出力ブスバー122Aは、同一の絶縁板110上に取り付けられているため、互いに平行である。また、長方形の正極ブスバー120Bの長軸方向と出力ブスバー122Aの長軸方向は互いに平行であり、この点においても、正極ブスバー120Bと出力ブスバー122Aは、互いに平行である。
【0060】
正極ブスバー120Bの上には、図示しない半田により、パワーモジュールであるスイッチング用のIGBTチップ130Aと転流用のダイオード142Bが固定されている。従って、電気回路的には、IGBTチップ130Aのコレクタとダイオード142Bのカソードが、正極ブスバー120Bに接続されている。
【0061】
また、出力ブスバー122Aの上には、図示しない半田により、パワーモジュールであるスイッチング用のIGBTチップ132Bと転流用のダイオード140Aが固定されている。従って、電気回路的には、IGBTチップ132Bのコレクタとダイオード140Aのカソードが、出力ブスバー122Aに接続されている。
【0062】
IGBTチップ130Aのエミッタが、アルミワイヤ150A1によって、出力ブスバー122Aに接続され、ダイオード142Bのアノードが、アルミワイヤ150A3によって、出力ブスバー122Aに接続されている。ここで、アルミワイヤ150A1,150A3は、それぞれ、2本づつの線で表しているが、実際には、複数本平行に用いられている。アルミワイヤ150A1,150A3は、ワイヤボンデイングによって設けられるため、1本のワイヤの径は、限界があり、IGBTチップ若しくはダイオードから流れる電流の大きさに応じて、複数本使用している。
【0063】
正極ブスバー120Bと出力ブスバー122Aの上には、3本の円柱形の絶縁物160A,160B,160Cが固定されている。そして、この絶縁物160A,160B,160Cの上には、負極ブスバー124が固定されている。従って、負極ブスバー124は、正極ブスバー120Bと互いに平行になっており、また、負極ブスバー124と正極ブスバー120Bを流れる電流の向きは、逆方向となっている。
【0064】
負極ブスバー124には、IGBTチップ132Bのエミッタが、アルミワイヤ150B1によって接続され、ダイオード140Aのアノードが、アルミワイヤ150B3によって接続されている。ここで、アルミワイヤ150B1,150B3は、それぞれ、2本づつの線で表しているが、実際には、複数本平行に用いられている。アルミワイヤ150B1,150B3は、ワイヤボンデイングによって設けられるため、1本のワイヤの径は、限界があり、IGBTチップ若しくはダイオードから流れる電流の大きさに応じて、複数本使用している。
【0065】
ここで、アルミワイヤ150A1,150A3とアルミワイヤ150B1,150B3は、それぞれ、平行に保たれている。即ち、この点については、図5を用いて詳述するが、アルミワイヤ150A1とアルミワイヤ150B1が、互いに平行であり、しかも、流れる電流方向が逆向きとなっており、また、アルミワイヤ50A3とアルミワイヤ50B3が、互いに平行であり、しかも、流れる電流方向が逆向きとなっている。
【0066】
従って、IGBTチップ130Aのエミッタは、ダイオード140Aのカソードに接続され、第1の直列回路を構成している。また、IGBTチップ132Bのコレクタは、ダイオード142Bのアノードに接続され、第2の直列回路を構成している。第1の直列回路を構成するIGBTチップ130Aとダイオード140Aは近接して配置されているため、インバータの転流動作時に、電流がIGBTチップからダイオードに移った時の交流分による磁界キャンセリングが行える。また、第2の直列回路を構成するIGBTチップ132Bとダイオード142Bも同じ理由から近接して配置されている。
【0067】
第1の直列回路と第2の直列回路は、それぞれ、正極ブスバー120Bと負極ブスバー124に対して並列接続されているとともに、第1の直列回路のIGBTチップのエミッタとダイオードのカソードの接続点及び、第2の直列回路のダイオードのアノードとIGBTチップのコレクタの接続点は、出力ブスバー122Aに共通接続されている。
【0068】
さらに、正極ブスバー120Bの左側であって、絶縁板110の上には、端子台170が取り付けられている。端子台170のうえには、半田により、ゲート抵抗174Aが固定されている。ゲート抵抗174Aは、アルミワイヤ178A1によりIGBTチップ130Aのベースに接続されている。また、出力ブスバー122Aの右側であって、絶縁板110の上には、端子台172が取り付けられている。端子台172のうえには、半田により、ゲート抵抗176B1が固定されている。ゲート抵抗176B1は、アルミワイヤ178B2によりIGBTチップ132Bのベースに接続されている。
【0069】
また、正極ブスバー120Bには、正極ブスバー120Aが接続されており、正極ブスバー120Aと負極ブスバー124の左側の端子部分は、互いに平行になっている。出力ブスバー122Aには、出力ブスバー122Bが接続されている。正極ブスバー120Aと出力ブスバー122Bの構成については、図5を用いて後述する。
【0070】
IGBTチップからの放熱は、絶縁板110を介して行われる。
【0071】
次に、図5を用いて、図4に示した本発明の他の実施の形態による半導体装置の断面構造について説明する。
【0072】
絶縁板110の上であって、図面に向かって左側の方には、正電極端子として用いられる正極ブスバー120Bが、接合されている。接合は、銀ローなどのロー材を用いている。正極ブスバー120Bには、入力端子として用いるL字状の正極ブスバー120Aが半田付けされている。また、正極ブスバー120Bの右側であって、絶縁板110の上には、出力端子として用いられる出力ブスバー122Aが、ロー付けにより接合されている。出力ブスバー122Aには、出力端子として用いるL字状の出力ブスバー122Bが半田付けされている。正極ブスバー120Bと出力ブスバー122Aは、同一の絶縁板110上に取り付けられているため、互いに平行である。また、正極ブスバー120Bの長軸方向(図面に直交する方向)と出力ブスバー122Aの長軸方向(図面に直交する方向)は互いに平行であり、この点においても、正極ブスバー120Bと出力ブスバー122Aは、互いに平行である。
【0073】
正極ブスバー120Bの上には、半田180により、図示しないパワーモジュールであるスイッチング用のIGBTチップと転流用のダイオード142Bが固定されている。従って、電気回路的には、IGBTチップ130Aのコレクタとダイオード142Bのカソードが、正極ブスバー120Bに接続されている。
【0074】
また、出力ブスバー122Aの上には、半田182により、パワーモジュールであるスイッチング用のIGBTチップ132Bと図示しない転流用のダイオードが固定されている。従って、電気回路的には、IGBTチップ132Bのコレクタとダイオード142Bのアノードが、出力ブスバー122Aに接続されている。
【0075】
出力ブスバー122Aには、ダイオード142Bのアノードが、アルミワイヤ150A3によって接続されている。ここで、アルミワイヤ150A3は複数本平行に用いられている。アルミワイヤ150A3は、ワイヤボンデイングによって設けられるため、1本のワイヤの径は、限界があり、IGBTチップ若しくはダイオードから流れる電流の大きさに応じて、複数本使用している。
【0076】
正極ブスバー120B及び出力ブスバー122Aの上には、円柱形の絶縁物160Bが固定されている。そして、絶縁物160Bの上には、負極ブスバー124が固定されている。従って、負極ブスバー124は、正極ブスバー120B及び正極ブスバー120Aと互いに平行になっており、また、負極ブスバー124と正極ブスバー120A,120Bを流れる電流の向きは、逆方向となっている。また、正極ブスバー120Aと負極ブスバー124の間には、絶縁物製のスペーサ192を介して固定されている。
【0077】
負極ブスバー124の右側には、IGBTチップ132Bのエミッタが、アルミワイヤ150B1によって接続されている。また、図示しないダイオードのアノードが、アルミワイヤによって、負極ブスバー124の接続端子に接続されている。ここで、アルミワイヤ150B1は、複数本平行に用いられている。アルミワイヤ150B1は、ワイヤボンデイングによって設けられるため、1本のワイヤの径は、限界があり、IGBTチップ若しくはダイオードから流れる電流の大きさに応じて、複数本使用している。
【0078】
また、負極ブスバー124は、絶縁物160Bを介して、正極ブスバー120Bや出力ブスバー122Aとは、異なる平面上に支持されているので、負極ブスバー124とIGBTチップ132Bのエミッタの間には、段差があり、従来のワイヤボンデイング技術では、このような段差がある場合には、アルミワイヤによるボンデイングが不可能であったが、近年、このような段差のある箇所にも適用可能なボンデイング技術が開発されたため、このような配置が可能となっている。また、正極ブスバー120Bと負極ブスバー124の間には、円柱状の絶縁物160Bを用いているため、超音波ボンデイング時の共振現象を防止できる。
【0079】
ここで、アルミワイヤ150A3とアルミワイヤ150B1は、それぞれ、平行に保たれている。即ち、アルミワイヤ150A3とアルミワイヤ150B1が、互いに平行であり、しかも、流れる電流方向が逆向きとなっている。
【0080】
従って、IGBTチップ132Bのコレクタは、正極ブスバー120Bの上に固定された図示しないダイオードのアノードに接続され、第1の直列回路を構成している。また、正極ブスバー120Bの上に固定された図示しないIGBTチップのエミッタは、出力ブスバー122Aの上に固定されたダイオードのカソードに接続され、第2の直列回路を構成している。また、第1の直列回路と第2の直列回路は、それぞれ、正極ブスバー120Bと負極ブスバー124に対して並列接続されているとともに、第1の直列回路のIGBTチップのエミッタとダイオードのカソードの接続点及び、第2の直列回路のダイオードのアノードとIGBTチップのコレクタの接続点は、出力ブスバー122Aに共通接続されている。また、第1の回路と第2の回路は、対称配置されているため、正極ブスバー120A,120B及び負極ブスバー124を対称形にすることができ、第1及び第2の回路に均等に流れるため、電流配分が均等になり、電流アンバランスを小さくできる。
【0081】
さらに、正極ブスバー120Bの左側であって、絶縁板110の上には、端子台170が取り付けられている。端子台170のうえには、半田により、ゲート抵抗174Aが固定されている。ゲート抵抗174Aは、アルミワイヤ178A1によりIGBTチップ130Aのベースに接続されている。また、出力ブスバー122Aの右側であって、絶縁板110の上には、端子台172が取り付けられている。端子台172のうえには、半田により、ゲート抵抗176Bが固定されている。ゲート抵抗176Bは、アルミワイヤ178B2によりIGBTチップ132Bのベースに接続されている。絶縁板110の裏には、銅パターン190が形成されており、IGBTチップからの放熱は、絶縁板110を介して行われる。
【0082】
正極ブスバー120Bと出力ブスバー122Aは、絶縁板110の上に、0.4mm程度に薄くした部分をロー付けにより、接合している。
【0083】
IGBTチップの表面は、チップ保護のためのコーテイング剤で覆われ、さらに、その上には、チップ保護のために、ゲル100が充填されている。
【0084】
本実施の形態によれば、第1の回路と第2の回路を対称に配置したため、正極ブスバー及び負極ブスバーからの電流が均等に流れるため、電流配分が均等になる。
【0085】
また、第1の回路を構成するIGBTチップとダイオードを近接して配置しているため、交流分による磁界キャンセリングが可能となる。
【0086】
また、正極ブスバーと出力ブスバーが互いに平行に配置されているため、インダクタンスを低減することができる。
【0087】
また、IGBTチップが正極ブスバー及び出力ブスバーの上に直接ついているので、配線距離をさらに、短くできる。
【0088】
また、負極ブスバーを正極ブスバーの上に平行に配置され、しかも、正極ブスバーを流れる電流の向きと負極ブスバーを流れる電流の向きが逆方向であるため、インダクタンスを低減することができる。
【0089】
また、負極ブスバーを正極ブスバーの上に平行に配置したため、従来のようなジャンパープレートを使用する必要がないため、インダクタンスを低減できる。
【0090】
また、負極ブスバーを正極ブスバーの上に平行に配置し、さらに、負極ブスバーと出力ブスバーの上に固定されたIGBTチップのエミッタを接続するアルミワイヤと、正極ブスバーの上に固定されたIGBTチップのエミッタと出力ブスバーを接続するアルミワイヤとを互いに平行にし、しかも、それらを流れる電流の向きを逆方向とすることにより、さらに、インダクタンスを低減できる。
【0091】
また、正極から電流が流れチップを通って出力端子に戻ってくるまでの往復線間は、ワイヤ高さと絶縁物高さ程度に小さくできるので、磁界キャンセリング作用により、インダクタンスを低減できる。そのため、各部における自己インダクタンスおよび相互インダクタンスが大きく減少し、それによりサ−ジ電圧を低減でき、スイッチング損失を低減できる。複数チップで遠い位置のチップのインダクタンスが大きく、電流アンバランスが発生しやすいため、極力内部わん曲をなくし、近接並行としインダクタンスを低減している。
【0092】
チップの線膨張係数は、銅の約1/6倍で、窒化アルミの線膨張係数は、銅の約1/5倍で、チップ、銅、窒化アルミの順に接続されているため、熱ストレスの影響をうけることが予想されるが、ブスバーのIGBTチップマウント部の厚さを最適とすることにより熱応力作用によりはんだ寿命に影響しないようすることが可能である。
【0093】
【発明の効果】
本発明によれば、2回路内蔵方式の半導体装置における内部インダクタンスを低減できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による半導体装置の平面図である。
【図2】図1のX−X断面図である。
【図3】本発明の一実施の形態による半導体装置の回路図である。
【図4】本発明の他の実施の形態による半導体装置の平面図である。
【図5】図4のY−Y断面図である。
【符号の説明】
10,110…絶縁板
12…ケ−ス
20,120A,120B…正極ブスバ−
22,124A,124B…出力ブスバ−
24,124…負極ブスバ−
30A,30B,32A,32B…IGBTチップ
40A,40B,42A,42B…ダイオ−ドチップ
50A1,50A2,50A3,50A4,50B1,50B2,50B3,50B4,78A1,78A2,78B1,78B2…アルミワイヤ
60A,60B,60C,60D,60E,60F…絶縁物
70,72…端子台
74A,74B,76A,76B…チップ抵抗
80,82,180,182…半田
90…銅板
100…ゲル
192…スペ−サ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device that switches a large current at high speed, and more particularly to a semiconductor device suitable for use in an electric vehicle drive device or a vehicle-mounted motor control device.
[0002]
[Prior art]
An electric vehicle, particularly an electric vehicle, is required to reduce the size and weight of a drive device. In such a drive device, a semiconductor device that switches a large current at high speed is used to obtain an alternating current that drives a motor from a direct current power source such as a battery. In particular, due to recent advances in power electronics, high-speed and high-power semiconductors such as IGBTs (Insulated Gate Bipolar Transistors) have been developed, and in order to reduce the loss generated, it is important to reduce the internal inductance. Yes.
[0003]
Therefore, for example, as described in Japanese Patent Publication No. 5-25392, the magnetic path is canceled by bringing the energizing path leading to the collector of the transistor and the energizing path leading to the emitter close to each other in parallel. It is known to reduce the inductance.
[0004]
Further, for example, as disclosed in Japanese Patent Laid-Open No. 6-69415, a two-circuit built-in system in which a series circuit of a transistor and a diode is arranged in parallel is known. Even in such a two-circuit built-in system, it is known to reduce the inductance by making the energizing path leading to the collector of the transistor and the energizing path leading to the emitter parallel.
[0005]
[Problems to be solved by the invention]
However, the two-circuit built-in method has a problem that an increase in inductance occurs due to the jumper plate because the jumper plate is used to connect the first circuit and the second circuit.
[0006]
An object of the present invention is to provide a two-circuit built-in semiconductor device having a small internal inductance.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the present invention includes a positive electrode bus bar and an output bus bar fixed on an insulating substrate, a negative electrode bus bar which is electrically insulated and disposed in the vicinity of at least the positive electrode bus bar, the positive electrode bus bar, and the It is electrically connected to the output bus bar, and is electrically connected to the IGBT bus and diode chip on the positive electrode side fixed on the positive bus bar, and to the output bus bar and the negative bus bar, and on the output bus bar. The negative-side IGBT chip and the diode chip are fixed, and by adopting such a configuration, the inductance can be reduced.
[0008]
In the semiconductor device, preferably, the negative electrode bus bar is disposed close to at least the upper side of the positive electrode bus bar.
[0009]
In the semiconductor device, the electrical connection is preferably performed by wire bonding.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
1 is a plan view of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line XX of FIG. 1, and FIG. 3 is a diagram of the semiconductor device according to an embodiment of the present invention. It is a circuit diagram.
[0011]
In FIG. 1, a rectangular frame-
[0012]
On the
[0013]
Here, assuming that the current capacity of each of the
[0014]
On the
[0015]
Here, assuming that the current capacities of the
[0016]
The
[0017]
Three
[0018]
On the right side of the negative
[0019]
Here, the aluminum wires 50A1, 50A2, 50A3, 50A4 and the aluminum wires 50B1, 50B2, 50B3, 50B4 are kept parallel to each other. That is, although this point will be described in detail with reference to FIG. 2, the aluminum wire 50A1 and the aluminum wire 50B1 are parallel to each other, and the direction of the flowing current is opposite, and the aluminum wire 50A2 Aluminum wires 50B2 are parallel to each other, and the direction of the flowing current is opposite. Furthermore, the aluminum wire 50A3 and the aluminum wire 50B3 are parallel to each other, and the flowing current direction is opposite, and the aluminum wire 50A4 and the aluminum wire 50B4 are parallel to each other, and the flowing current direction is Is reversed.
[0020]
Therefore, the emitter of the
[0021]
Also, the
[0022]
The first series circuit and the second series circuit are connected in parallel to the
[0023]
Further, a
[0024]
Heat dissipation from the IGBT chip is performed via the insulating
[0025]
Next, the cross-sectional structure of the semiconductor device according to the embodiment of the present invention shown in FIG. 1 will be described with reference to FIG.
[0026]
A frame-shaped
[0027]
On the
[0028]
On the
[0029]
The
[0030]
A cylindrical insulator 60 </ b> B is fixed on the
[0031]
On the right side of the negative
[0032]
Further, since the negative
[0033]
Here, the aluminum wire 50A1 and the aluminum wire 50B1 are kept parallel to each other. That is, the aluminum wire 50A1 and the aluminum wire 50B1 are parallel to each other and the flowing current direction is opposite.
[0034]
Therefore, the emitter of the
[0035]
The first series circuit and the second series circuit are connected in parallel to the
[0036]
Further, a
[0037]
The
[0038]
The surfaces of the
[0039]
According to the present embodiment, since the
[0040]
Moreover, since the IGBT chip is directly attached on the
[0041]
Further, since the negative
[0042]
Further, since the negative
[0043]
Further, the negative
[0044]
Next, a circuit diagram of a semiconductor device according to an embodiment of the present invention will be described with reference to FIG.
[0045]
Here, in the plan view shown in FIG. 1, four IGBT chips and four diodes are arranged, but this is because the first series circuit is arranged in parallel, and the second series circuit is also arranged. This is because they are arranged in parallel. Here, only the first series circuit composed of one IGBT chip and a diode and the second series circuit composed of one IGBT chip and a diode will be described.
[0046]
In FIG. 3, a thick solid line represents a bus bar, and a broken line represents an aluminum wire.
[0047]
A first circuit is constituted by a series circuit including the
[0048]
The
[0049]
The
[0050]
When a signal is applied to the base of the
[0051]
[0052]
Here, according to the present embodiment, the positive electrode bus bar and the negative electrode bus bar are arranged in parallel to each other, and the direction of the current flowing through each of them is opposite, so that the inductance can be reduced.
[0053]
Moreover, the output bus bar and the positive bus bar are also arranged in parallel to each other, and the inductance can be reduced.
[0054]
Moreover, the aluminum wire is parallel to the aluminum wire that is the arm, and the direction of the flowing current is opposite, so that the inductance can be reduced.
[0055]
Further, since the current between the positive electrode and the round trip line from the positive electrode through the chip to the output terminal can be reduced to about the wire height and the insulator height, the inductance can be reduced by the magnetic field canceling action. As a result, the self-inductance and the mutual inductance in each part are greatly reduced, whereby the surge voltage can be reduced and the switching loss can be reduced. Since the inductance of chips at distant positions in a plurality of chips is large and current imbalance is likely to occur, the internal bending is eliminated as much as possible, and the inductance is reduced in close proximity.
[0056]
The linear expansion coefficient of the chip is about 1/6 times that of copper, and the linear expansion coefficient of aluminum nitride is about 1/5 that of copper. Since the chip, copper, and aluminum nitride are connected in this order, the thermal stress is reduced. Although it is expected to be affected, it is possible to prevent the solder life from being affected by the effect of thermal stress by optimizing the thickness of the IGBT chip mount portion of the bus bar.
[0057]
Hereinafter, another embodiment of the present invention will be described with reference to FIGS. FIG. 4 is a plan view of a semiconductor device according to another embodiment of the present invention, and FIG. 5 is a YY cross-sectional view of FIG.
[0058]
In the present embodiment, the IGBT chip and the diode arranged in series are arranged close to each other. Further, the bus bars are arranged vertically symmetrically, that is, the first series circuit and the second series circuit forming the pair arm are arranged symmetrically, and the bus bars are arranged symmetrically. Here, although an arrangement composed of two IGBT chips and two diodes is shown, an arrangement composed of four IGBT chips and four diodes may be used in the same manner as in FIG.
[0059]
In FIG. 4, a positive bus bar 120B used as a rectangular positive electrode terminal is joined to the left side of the drawing on the rectangular insulating
[0060]
On the positive bus bar 120B, a switching
[0061]
On the
[0062]
The emitter of the
[0063]
Three
[0064]
The emitter of the IGBT chip 132B is connected to the
[0065]
Here, the aluminum wires 150A1 and 150A3 and the aluminum wires 150B1 and 150B3 are kept parallel to each other. That is, although this point will be described in detail with reference to FIG. 5, the aluminum wire 150A1 and the aluminum wire 150B1 are parallel to each other, and the direction of the flowing current is opposite, and the aluminum wire 50A3 Aluminum wires 50B3 are parallel to each other, and the direction of the flowing current is opposite.
[0066]
Therefore, the emitter of the
[0067]
The first series circuit and the second series circuit are connected in parallel to the positive bus bar 120B and the
[0068]
Further, a
[0069]
The positive bus bar 120B is connected to the
[0070]
Heat dissipation from the IGBT chip is performed via the insulating
[0071]
Next, the cross-sectional structure of the semiconductor device according to another embodiment of the present invention shown in FIG. 4 will be described with reference to FIG.
[0072]
A positive bus bar 120B used as a positive electrode terminal is joined to the left side of the drawing on the insulating
[0073]
On the positive bus bar 120B, a switching IGBT chip and a commutation diode 142B, which are power modules (not shown), are fixed by
[0074]
On the
[0075]
The
[0076]
A cylindrical insulator 160B is fixed on the positive bus bar 120B and the
[0077]
On the right side of the negative
[0078]
Also, the negative
[0079]
Here, the aluminum wire 150A3 and the aluminum wire 150B1 are kept parallel to each other. That is, the aluminum wire 150A3 and the aluminum wire 150B1 are parallel to each other, and the direction of the flowing current is opposite.
[0080]
Therefore, the IGBT chip 132B collector Are connected to the anode of a diode (not shown) fixed on the positive bus bar 120B to constitute a first series circuit. The emitter of an IGBT chip (not shown) fixed on the positive bus bar 120B is connected to the diode fixed on the
[0081]
In addition, positive busbar 120B A
[0082]
The positive bus bar 120B and the
[0083]
The surface of the IGBT chip is covered with a coating agent for protecting the chip, and further, a
[0084]
According to the present embodiment, since the first circuit and the second circuit are arranged symmetrically, the current from the positive bus bar and the negative bus bar flows evenly, so that the current distribution becomes equal.
[0085]
In addition, since the IGBT chip and the diode constituting the first circuit are arranged close to each other, magnetic field canceling by alternating current is possible.
[0086]
Further, since the positive bus bar and the output bus bar are arranged in parallel to each other, the inductance can be reduced.
[0087]
Further, since the IGBT chip is directly attached on the positive bus bar and the output bus bar, the wiring distance can be further shortened.
[0088]
In addition, since the negative electrode bus bar is arranged in parallel on the positive electrode bus bar and the direction of the current flowing through the positive electrode bus bar is opposite to the direction of the current flowing through the negative electrode bus bar, the inductance can be reduced.
[0089]
Further, since the negative bus bar is arranged in parallel on the positive bus bar, it is not necessary to use a jumper plate as in the prior art, so that the inductance can be reduced.
[0090]
Further, the negative electrode bus bar is arranged in parallel on the positive electrode bus bar, and further, the aluminum wire connecting the negative electrode bus bar and the emitter of the IGBT chip fixed on the output bus bar, and the IGBT chip fixed on the positive electrode bus bar The inductance can be further reduced by making the emitter and the aluminum wire connecting the output bus bar parallel to each other and making the direction of the current flowing through them opposite to each other.
[0091]
Further, since the current between the positive electrode and the round trip line from the positive electrode through the chip to the output terminal can be reduced to about the wire height and the insulator height, the inductance can be reduced by the magnetic field canceling action. As a result, the self-inductance and the mutual inductance in each part are greatly reduced, whereby the surge voltage can be reduced and the switching loss can be reduced. Since the inductance of chips at distant positions in a plurality of chips is large and current imbalance is likely to occur, the internal bending is eliminated as much as possible, and the inductance is reduced in close proximity.
[0092]
The linear expansion coefficient of the chip is about 1/6 times that of copper, and the linear expansion coefficient of aluminum nitride is about 1/5 that of copper. Since the chip, copper, and aluminum nitride are connected in this order, the thermal stress is reduced. Although it is expected to be affected, it is possible to prevent the solder life from being affected by the effect of thermal stress by optimizing the thickness of the IGBT chip mount portion of the bus bar.
[0093]
【The invention's effect】
According to the present invention, it is possible to reduce the internal inductance in a two-circuit built-in semiconductor device.
[Brief description of the drawings]
FIG. 1 is a plan view of a semiconductor device according to an embodiment of the present invention.
2 is a cross-sectional view taken along the line XX of FIG.
FIG. 3 is a circuit diagram of a semiconductor device according to an embodiment of the present invention.
FIG. 4 is a plan view of a semiconductor device according to another embodiment of the present invention.
5 is a YY cross-sectional view of FIG. 4;
[Explanation of symbols]
10, 110 ... Insulating plate
12 ... Case
20, 120A, 120B ... Positive electrode bus bar
22, 124A, 124B ... output bus bar
24, 124 ... negative electrode bus bar
30A, 30B, 32A, 32B ... IGBT chip
40A, 40B, 42A, 42B ... Diode chip
50A1,50A2,50A3,50A4,50B1,50B2,50B3,50B4,78A1,78A2,78B1,78B2 ... Aluminum wire
60A, 60B, 60C, 60D, 60E, 60F ... insulator
70, 72 ... Terminal block
74A, 74B, 76A, 76B ... Chip resistance
80, 82, 180, 182 ... solder
90 ... copper plate
100 ... Gel
192 ... Spacer
Claims (3)
電気的に絶縁されて少なくとも前記正極ブスバーに近接配置された負極ブスバーと、
前記正極ブスバーおよび前記出力ブスバーと電気的に接続されるとともに、前記正極ブスバー上に固着された正極側のIGBTチップおよびダイオードチップと、
前記出力ブスバーおよび前記負極ブスバーと電気的に接続されるとともに、前記出力ブスバー上に固着された負極側のIGBTチップおよびダイオードチップとを有することを特徴とする半導体装置。A positive bus bar and an output bus bar fixed on an insulating substrate;
A negative electrode bus bar which is electrically insulated and disposed at least close to the positive electrode bus bar;
An IGBT chip and a diode chip on the positive electrode side that are electrically connected to the positive bus bar and the output bus bar and are fixed on the positive bus bar;
A semiconductor device comprising: a negative-side IGBT chip and a diode chip that are electrically connected to the output bus bar and the negative bus bar, and are fixed on the output bus bar.
前記負極ブスバーは、少なくとも前記正極ブスバーの上方に近接配置されていることを特徴とする半導体装置。The semiconductor device according to claim 1,
2. The semiconductor device according to claim 1, wherein the negative electrode bus bar is disposed in proximity to at least the positive electrode bus bar.
前記電気的な接続は、ワイヤボンディングで行われていることを特徴とする半導体装置。The semiconductor device according to claim 1,
The semiconductor device is characterized in that the electrical connection is made by wire bonding.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001180294A JP3629222B2 (en) | 2001-06-14 | 2001-06-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001180294A JP3629222B2 (en) | 2001-06-14 | 2001-06-14 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26123495A Division JP3220366B2 (en) | 1995-10-09 | 1995-10-09 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002033447A JP2002033447A (en) | 2002-01-31 |
JP3629222B2 true JP3629222B2 (en) | 2005-03-16 |
Family
ID=19020735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001180294A Expired - Lifetime JP3629222B2 (en) | 2001-06-14 | 2001-06-14 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3629222B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10128625B2 (en) | 2014-11-18 | 2018-11-13 | General Electric Company | Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6992409B2 (en) | 2002-03-15 | 2006-01-31 | Denso Corporation | Liquid-cooled rotary electric machine integrated with an inverter |
JP5189120B2 (en) * | 2010-03-08 | 2013-04-24 | 日立オートモティブシステムズ株式会社 | Power converter |
EP2851950B1 (en) | 2012-05-16 | 2019-02-06 | Panasonic Intellectual Property Management Co., Ltd. | Power semiconductor module |
-
2001
- 2001-06-14 JP JP2001180294A patent/JP3629222B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10128625B2 (en) | 2014-11-18 | 2018-11-13 | General Electric Company | Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector |
Also Published As
Publication number | Publication date |
---|---|
JP2002033447A (en) | 2002-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6101114A (en) | Power conversion system having multi-chip packages | |
US12046584B2 (en) | Semiconductor module | |
US10985110B2 (en) | Semiconductor package having an electromagnetic shielding structure and method for producing the same | |
JP4220731B2 (en) | Power semiconductor device | |
JPH088397A (en) | Low inductance power semiconductor module | |
JP2007234690A (en) | Power semiconductor module | |
JP6864713B2 (en) | Power module structure | |
US20210407875A1 (en) | Semiconductor device | |
JP3677519B2 (en) | Power semiconductor module | |
EP3522213A1 (en) | Semiconductor device | |
JP2001274322A (en) | Power semiconductor module | |
JP3220366B2 (en) | Semiconductor device | |
US5617293A (en) | Bridge module | |
JP3629222B2 (en) | Semiconductor device | |
JPH0513383B2 (en) | ||
JPH0671063B2 (en) | High power semiconductor device | |
JPH09321216A (en) | Power semiconductor device | |
CN115425007B (en) | Chip connecting piece and power module | |
JP4246040B2 (en) | Semiconductor device package | |
JP3085453B2 (en) | Semiconductor module and inverter device using the same | |
US20220270988A1 (en) | Electronic part and semiconductor device | |
JP2005252305A (en) | Semiconductor device for electric power | |
JP2002171768A (en) | Power converter | |
JP3525823B2 (en) | Mounting structure of complementary IGBT | |
JPH0878619A (en) | Power semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |