JP3624717B2

JP3624717B2 - マルチチップモジュール及びその試験方法

Info

Publication number: JP3624717B2
Application number: JP29276298A
Authority: JP
Inventors: 保範浅田
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1998-10-01
Filing date: 1998-10-01
Publication date: 2005-03-02
Anticipated expiration: 2018-10-01
Also published as: JP2000111617A

Description

【０００１】
【発明の属する技術分野】
本発明は、故障チップの検出、導体配線パターンのオープンをチェックするのに必要なスタンバイ電流測定、インサーキットテスト、リーク測定等の試験を精確に行うための構成を持つマルチチップモジュール（ＭＣＭ）及びその試験方法に関する。
【０００２】
【従来の技術】
ＬＳＩ、あるいはＶＬＳＩのパッケージには、１チップを有する通常パッケージがある。この複数の通常パッケージを用いプリント配線により接続した半導体回路装置は古くから知られている。このような通常パッケージによる半導体回路装置（以後、通常パッケージ回路という）ではチップ間の配線距離による信号遅延が大きく、高速化が妨げられるという問題があった。
これを改善するために、近年は、ベース基板に薄膜配線層を形成し、複数のベアチップを接続し高密度化したマルチチップモジュールの開発が急速に進んでいる。本発明はこのマルチチップモジュールに関するものである。通常パッケージ回路において、用いられるチップパッケージは通常チップ自体の試験は済んで良品保証がなされているものである。したがって、チップ自体のテスト、例えばスタンバイ電流測定などは通常パッケージ回路においては必要とはされない。一方、マルチチップモジュールでは、搭載するベアチップは一般に良品保証がなされていないものである。したがって、例えば搭載されているベアチップの良否を判定するのに有用なスタンバイ電流測定は必須のものとなる。
このように通常パッケージ回路とマルチチップモジュールとは異質な面があるため、マルチチップモジュールには通常パッケージ回路とは異なる特有の課題が生じることとなる。以下に従来技術とその課題について、もう少し詳細に説明する。
【０００３】
従来、プリント基板上に実装される通常パッケージにおいて、プリント基板でのインサーキットテストでは、部品アイソレーションを行うために、抵抗素子等の追加が行なわれている（例えば特開平３−２１３０００号公報）。
又、プリント基板上に実装される通常パッケージにおいて、上記のような抵抗素子等の追加を必要としないよう改良した従来技術として、被テスト部品に同一基板上の別部品から制御信号が結線されている場合の論理的分離が不可能な被テスト部品に対し、この制御信号を論理的に切断するために別々の電源供給源を設け対処する手法が提案されている（例えば特開平９−１５９７２８号公報）。
【０００４】
上記通常パッケージ回路に比べて、マルチチップモジュールに関しては、上述の通常パッケージ回路と同様のＤＣテスト、ファンクションテストが実施され、チップ内部の故障はテストで不良と判定された場合のテストデータの内容を解析し故障チップを特定している。一般にマルチチップモジュール基板は、内部に電源プレーン層を持ち、共通電源として各ベアチップに供給している。従ってスタンバイ電流測定では、各ベアチップの合計した電流値を得、良／不良の判定を行なう。
【０００５】
【発明が解決しようとする課題】
プリント基板上に実装される通常パッケージの前記従来例（特開平９−１５９７２８号公報）においては、図１２に例示するように、電源供給源Ｐ１２からのみ電源供給を行った時、パッケージ部品ＰＫＧ１、ＰＫＧ２が動作可能となり、パッケージ部品ＰＫＧ３、ＰＫＧ４は動作しない。したがって物理的には接続されているが、論理的にはパッケージ部品ＰＫＧ３、ＰＫＧ４は分離されているので、パッケージ部品ＰＫＧ１、ＰＫＧ２は、パッケージ部品ＰＫＧ３、ＰＫＧ４の影響を受けずテストデータを用いた期待値比較を行うテストが確実に実施可能になる。電源供給源Ｐ３４からのみ電源供給を行った場合も前記と同様の動作となる。しかしスタンバイ電流測定値として、電源供給源Ｐ１２、電源供給源Ｐ３４の２つの測定値が得られるが、不良を示すフェィル値が返されたとき、２つの電源供給源Ｐ１２、Ｐ３４共、各々２つのチップ部品に電源を与えているため、どちらのチップ部品が不良なのか判断できない。続いてインサートキットテストを実施しても使用テストデータが故障部に対してのアクセスがないなど故障検出率の不足やインサーキットテスト時の入出力の電圧レベル（ＶＩＬ，ＶＩＨ，Ｖ０Ｌ，ＶＯＨ）に影響を与えない不良の場合は、スタンバイ電流測定で検出されたフェイル値に対する故障チップを特定することはできない。
【０００６】
上記プリント基板上に実装される通常パッケージは、基本的に良品保証されている。すなわちインサーキットテストを実施する目的は、主に実装不良検出のためである。一般にはプリント基板上にテストポイントを設け、被試験パッケージ専用のプローバーを用い、パッケージのピンにダイレクトにアクセス可能とした状態でインサーキットテストを実施する。このため不良パッケージが直接検出できる。すなわちここでは、ＤＣ測定は重要な意味をもたない。
【０００７】
一方、マルチチップモジュールでは、上記プリント基板上に実装される通常パッケージとは異なり、ＤＣテストが重要なテスト項目となる。その理由としては、
１．ＫＧＢ（ＫｎｏｗｎＧｏｏｄＤｉｅ）が保証されていないベアチップを実装することがある。このためベアチップ内部故障を高い確率で検出するスタンバイ電流測定が必須である。
２．パッケージの小型化要求に加え、ボンディングワイヤー数が一般に多い。このため、ワイヤー部の不具合（オープン・ショート）の可能性が高い。従ってファンクションテストでは検出不可能な、ピン間抵抗性ショート検出（入力リーク、ＨＩＺリーク測定）をしなければならない。
【０００８】
しかし、従来のように、複数チップが単一の電源を使用する構造にマルチチップモジュール基板内配線及び、測定系が構成されている時、スタンバイ電流測定だけでの故障チップ特定が不可能になるばかりでなく、複数チップの合計されたスタンバイ電流値でテスターは、良／不良（ＰＡＳＳ／ＦＡＩＬ）を判断するため故障マルチチップモジュールを検出しない可能性もあった。スタンバイ電流測定とは、入出力ピンと内部ロジック、メモリなどすべての箇所につき動作させない状態で、電源・電圧のリーク値を測定しＣＭＯＳデバイスの故障判定をするものである。
図７に２つのチップ部品Ｃ１、Ｃ２を１つの電源供給源５でスタンバイ電流測定する従来例を示す。チップ部品各々のＰＡＳＳ値が１０μＡ以下で２つ合わせたＰＡＳＳ値が２０μＡ以下とし、電流測定器４から得られた値が２５μＡとすると不良結果は得られるが、チップＣ１あるいはＣ２の個別のスタンバイ電流は測定できないのでどちらのチップが不良なのかはからない。更に電流測定器４から得られた値が１８μＡとするとマルチチップモジュールとしては良品と判断されるが、チップＣ１からのスタンバイ電流が２μＡでチップＣ２のスタンバイ電流が１６μＡのとき、チップ単体としてチップＣ２は１０μＡを超えているので不良品である。しかし、チップ個別のスタンバイ電流は測定されないので、この個別の不良は検出できない。
【０００９】
又、マルチチップモジュールの基板内で複数ピン（パッド）を持つネットの、ピン間抵抗性ショート検査、ピン単位リーク検査においても不良個所特定は困難である。
ピン間抵抗性ショート検査及びピン間単体リーク検査とは、入力バッファとトライステートバッファのフローティング状態のピンに電圧を印加し、リーク電流を測定するものである。このときピン間抵抗性ショート検出のために残りの全ピンにはテストパターンを印加しておく。このリーク電流の測定はピン毎に順次実施される。
【００１０】
図９は複数ピンを持つネットのリーク検査を１つの電源供給源１５で行うマルチチップモジュールの従来例を示すものである。ピン番号１２の順にリーク測定が実施される。このときアウタリード（図示せず）とベアチップのピンが１対１に対応していれば、故障ピンは明確になる。しかしネット１０のようにベアチップＣ１とＣ２の入力ピン１に接続されている場合には、故障ピンの特定はできない。すなわち、ネット各々のＰＡＳＳ値が２μＡ以下で電流測定器１３から得られた値が５μＡとすると不良結果は得られるが、チップＣ１あるいはＣ２のどちらのピンが不良なのかはわからない。マルチチップモジュール内チップＣ１の出力ピン２からの出力をマルチチップモジュール内チップＣ２の入力ピン１へ入力している構成のネット１１も同様の事態となる。
【００１１】
一般にマルチチップモジュールでは多数のリードを必要とし、試験用の端子も必要となるが、試験用の端子を設置できるだけの余裕があれば良いが、足りない場合、マルチチップモジュールパッケージの設計の変更が必要になってくる。これは、コストとパッケージサイズの増大を招いてしまう。
【００１２】
本発明は、マルチチップモジュールの試験における上記従来技術の問題点を解消するためになされたものである。
すなわち、本発明は、マルチチップモジュール内故障チップの特定と故障箇所の位置特定を確実に行うことのできる構造を持つマルチチップモジュールを得ることを課題とする。
又、本発明は、アウタリードの個数に余裕がない場合にも、実質的な端子数を確保できるアウタリードの構造を得ることを課題とする。
又、本発明は上記マルチチップモジュールに搭載されている各チップを個別に良否判定を行うことのできる試験方法を提供することを課題とする。
【００１３】
本発明は、基板に複数のベアチップを実装したマルチチップモジュールにおいて、基板上の少なくとも２つ以上のベアチップに対し、個別に電源を供給する供給手段を設け、その電源の供給手段は、一方が各ベアチップの電源端子に接続され、他方がマルチチップモジュールの電源入力ピンに接続されるリード線を持つリードフレームを有し、隣接する２つのベアチップの電源端子からの２つのリード線が端子ピンのところで絶縁層を挟んで対向し、電気的に分離した１つのピンを形成した構成を有することを特徴とするものである。
【００１５】
【作用】
本発明は、マルチチップモジュールが、基板上に実装された複数のベアチップに対し、個別に電源を供給する供給手段を設けた構成を有するので、このマルチチップモジュールの試験に際しては、測定系に各ベアチップに対応する電源供給源を個別にベアチップに接続し、被試験対象のベアチップのみに電源の供給をすることができるので、スタンバイ電流測定、リーク測定、インサーキット試験その他すべての試験が他チップの影響を受けることなく実施できる。更にベアチップ単体での測定となるため、マルチチップモジュール全体の動作を考慮する必要がなくなり、テストプログラム及び治具作製時間を短縮することができる。各種試験において、マルチチップモジュール内故障チップの特定と故障箇所の位置特定を確実に行うことができる。
【００１６】
ベアチップ毎に個別の電源を有する構成としたとき、マルチチップモジュールのアウタリードにはチップの個数分だけ必要となり、それを設置できるだけのスペースを確保できない場合には、本発明のようにアウタリード１ピンに対し複数リードを絶縁層を介して集合させて１つのピンとして構成し、それらの複数のリードは別のベアチップの端子に接続された構造、例えば、図３のベアチップＣ３の電源用リードＰＮ３とベアチップＣ４の電源用リードＰＮ４をマルチチップモジュールの基板Ｋ１の同一辺の隣り合ったパッド位置に配線し、互いのリードフレームを同一アウターリード位置に絶縁体Ｚ１を挟み上下に設置する構造とすることにより、ピン数を削減することができる。なお、実機で使用するマザーボードにマルチチップモジュールを実装する時は、自然に複数のリードＰＮ３、ＰＮ４が半田Ｈ１によりショートするため、実装信頼性に関しても問題ない。好ましくは、マルチチップモジュール内の全チップ数に対し、電源供給源数が不足している場合に、測定系にスイッチを設け、電源供給先を順次切替えて電源を使用することによりひとつの電源供給源しか持っていなくても本発明による試験が可能である。又電源切替えのための構成を測定系にもたせたためマルチチップモジュールのサイズ拡大と信頼性低下を防ぐことができ測定手順も簡素となっている。
【００１７】
【発明の実施の形態】
マルチチップモジュールによる半導体集積回路の例について説明する。図１はマルチチップモジュールの電気的な配線接続関係の概要を示す図であり、図２はそのマルチチップモジュールの電源供給パス及びマルチチップモジュールの基板内構成のイメージを示す図である。図１及び図２に示すように、この例のマルチチップモジュールモジュールＭ１は、薄膜多層配線層を有するマルチチップモジュール用の基板Ｋ１内に４個のベアチップＣ１乃至Ｃ４が搭載され、その薄膜多層配線層により高密度に接続されている。
【００１８】
基板Ｋ１内の薄膜配線層の全ての導体配線パターンは基板Ｋ１の周辺部に設けた信号の入出力用のパッドに接続され、各パッドはリードフレームＲ１を介してアウタリードＲ２に接続されている。それぞれアウタリードＲ２によっ形成されるノードＮ１〜Ｎ９は、マルチチップモジュールの試験の際にベアチップや配線の動作状態を観測するのに利用される。ノードＮ１、Ｎ２、Ｎ５は入力動作のみの信号のためのノード、ノードＮ３、Ｎ４は信号の出力動作のみのノード、Ｎ６〜Ｎ９は信号の入出力可能な双方向属性を持つノードである。この時双方向属性を持つノードとは例えばＮ６は、ベアチップＣ１の出力、ベアチップＣ３の入力の組合せで双方向属性を持たせる。
基板Ｋ１内の電源部は、何れかの薄膜配線層に電源プレーンＶＰ１〜ＶＰ４あるいは電源メッシュとしてチップ毎に個別に設けられている。図１及び図２２において電源供給パスは太線で描いてあり、各チップ毎に個別に電源供給が可能なように、各チップの電源部は独立した別個のパッドに接続され、その電源用のパッドは前記信号の場合と同様にリードフレームＲ１を介してアウタリードＲ２に接続されている。マルチチップモジュールの試験に際しては、各チップへの電源供給源Ｐ１〜Ｐ４は、独立のパスＰＮ１〜ＰＮ４よりアウタリードＲ２に接続され、さらにリードフレームＲ１と各ベアチップの電源用パッドを介して電源プレーンＰ１〜ＶＰ４に接続された構造により、各ベアチップに対して個別の独立した電源供給が可能となっている。
【００１９】
基板Ｋ１内は、電源供給源に対しチップ毎専用の導体配線パターン、電源供給用内層接続経由孔、電源供給用内層分割領域等を使用して、独立した電源供給用ラインを測定系からチップの電源パッドまで接続させる。
この構成例によれば、マルチチップモジュールは、マルチチップ基板上のすべてのベアチップに対し、個別に電源を供給する供給手段を設けた構成を有するので、このマルチチップモジュールの試験に際しては、測定系に各ベアチップに対応する電源供給源を個別にベアチップに接続し、被試験対象のベアチップのみに電源の供給をすることができるので、スタンバイ電流測定、リーク測定、インサーキット試験その他すべての試験が他チップの影響を受けることなくな実施できる。更にベアチップ単体での測定となるため、マルチチップモジュール全体の動作を考慮する必要がなくなり、テストプログラム及び治具作製時間を短縮することができる。各種試験において、マルチチップモジュール内故障チップの特定と故障箇所の位置特定を確実に行うことができる。
【００２０】
上記構成例のマルチチップモジュールのアウターリードにはチップの個数分だけの電源種類を必要個数分だけ設けなければならない。その時アウターリードの数（ピン数）に必要個数分の電源が設置できるだけの余裕があれば良いが、ピン数が足りない場合、マルチチップモジュールパッケージの変更が必要になってくる。これは、コストとパッケージサイズ増大を招いてしまう。
この問題点の解決をするために、本本発明の実施例は、図３に示すようなクワッド・フラット・パッケージ（ＱＦＰ）構成とすると共にアウタリードの構造に工夫がなされている。チップＣ３の電源用リードＰＮ３とチップＣ４の電源用リードＰＮ４を基板Ｋ１の同一辺の隣り合ったパッド位置に配線し、互いのリードを同一アウターリード位置で絶縁体Ｚ１を挟み上下に設置する。本リードフレーム構成をとることにより２電源ピンが１ピンで済み、マルチチップモジュールのピン数削減になる。テスト時の電源供給は、ピンの上下を各々プローブＰＢ３、ＰＢ４することにより行なう。
【００２１】
実機で使用するマザーボードにマルチチップモジュールを実装する時は、自然に上下のリードＰＮ３、ＰＮ４が半田Ｈ１によりショートするため、実装信頼性に関しても問題ない。
加えて前記リードフレーム構成は、電源ピンだけでなく、一般信号のリードフレームとしても利用できる。この場合、基板に実装する際同一ノードになるため論理的には、実動作で使用しないテストピンが一般に対象となる。
【００２２】
なお、実施例ではアウタリードが２個のリードが絶縁体Ｚ１を介して上下に重ねた構造としたが、１個のアウタリードに対して長手方向にスリットを切り二股状態にし、両者間に絶縁体を挟む構造に変更実施することもできる。さらに、図４に示すように、４個のリードＡ、Ｂ、Ｃ、Ｄを絶縁体Ｚを介してつきあわせて１個のアウタリードとし、アウタリードの端部を折り曲げて表面実装が可能なような構造とすることもできる。この構造によれば、試験のためのアウタリードとしては４個のピンがあるのと同じとなり、他方、実装時には４個のリードはハンダの接合により電気的にも機構的にも１個のアウタリードとなる。したがって、アウタリードの設置スペースに余裕がなく、通常のアウターリードでは個別電源供給用のアウタリード数を確保できない場合でも、上記アウターリード構造とすることにより、試験用の個別の電源供給用の端子部を確保できることとなる。
【００２３】
さらに、図５に示すようにリード挿入型の端子構造とすることもできる。この場合には、２個のリードＡ、Ｂを絶縁体を挟んで重ね合わせ、下方に湾曲させると共に、配線用孔に挿入しやすいように先端を先細りの形状とする。
【００２４】
（マルチチップモジュールの試験方法）
図４は、前述の図１〜３に示すように電源を個別に供給可能とした構造のマルチチップモジュールパッケージを検査対象とするマルチチップモジュールの試験方法の手順の例を示すフロー図である。
マルチチップモジュールに搭載されたベアチップＣ１、Ｃ２、Ｃ３、Ｃ４は、順次１つずつ検査対象とする。そのため電源供給パスは、各ベアチップごとに残りのベアチップとは独立に測定用の電源供給源Ｐ１、Ｐ２、Ｐ３、Ｐ４と接続される。
【００２５】
まず、テスト開始ベアチップのセットアップを行う（ステップＳ１）。すなわち、テストする１つのベアチップに対応する電源供給源をオンとし、他のテストベアチップの電源供給源はオフとする。例えば最初の被テストチップがチップＣ１の場合チップＣ１専用に接続されている電源供給源Ｐ１のみ起動し、電源供給パスＰＮ１より電源が供給され、図４に示す手順でチップＣ１のテストが実施される。
前記開始チップのセットアップの次に検査対象ベアチップと測定系とのコンタクトチェックを行う（ステップＳ２）。コンタクトが正常であったときには、検査対象ベアチップの静消費電力測定いわゆるスタンバイ電流測定を行う（ステップＳ３）。スタンバイ電流測定は、図８に示すように、チップＣ１あるいはＣ２の電源供給部ＶＤＤ１あるいはＶＤＤ２のへ電圧供給源８から電圧を印加し、それによってチップへ流れる電流を電流測定器６で計測することである。消費電力は、印加電圧と電流の計測値とからを算出する。
【００２６】
スタンバイ電流が正常であれば、次にリーク測定を実施する（ステップＳ４）。リーク電流の計測は、図１０に示すように、スイッチ１６とスイッチ１７を操作して被試験ベアチップ例えばＣ１のみに個別の専用の電源供給源１８から電源の供給を行う。そして電源を供給した被試験ベアチップの信号用の全てのアウタリードにそれぞれのピンの機能に合った電圧を与えるテストパターンを印加した状態において、ピンに対して電圧源２１から所定のレベルの電圧（ＶＩＬ、ＶＩＨ、ＶＯＬ、ＶＯＨ）を印加し、それによる電流を電流測定器２０により測定する。このリーク電流の測定はピン１のビン番号１２の順にすべての入力ピン１に対して次々と実施する。このリーク測定のテストの項目は、市販のＬＳＩあるいはボードテスターで測定できる項目を実施するものとする。
【００２７】
ステップＳ３のスタンバイ電流測定の結果、スタンバイ電流が正常ではなかったときは、ベアチップＣ１の以後のテストすなわちリーク測定（ステップＳ４）、インサーキットテスト（ステップＳ５）を実施せず次の未検査チップのテスト準備を行なう（ステップＳ６）。このときスタンバイ電流が異常に大きいような場合、テストを中止できるので、測定系及び被測定チップへの異常電流が生じるための破壊を防止することができる。
次に、リーク測定（ステップＳ４）において測定結果が正常を示すものであれば、インサーキットテスト（ステップＳ５）を実施する。インサーキットテストではテストデータを入力ピンから印加し、得られた出力データとあらかじめ準備した期待値データと比較して良否を判定する。
リーク測定でリーク異常ありのときは、インサーキットテストＳ５を実施せず、次の未検査チップのテスト準備を行なう（ステップＳ６）。
インサーキットテストも合格すればチップＣ１は良品となり、順次チップＣ２、チップＣ３、チップＣ４、の順でテストを続行する。
【００２８】
以上に述べた本発明の試験方法の実施例によれば、チップ個別に電源を印加し、スタンバイ電流測定、リーク測定を実施するため、インサーキットテストと併用することにより、故障チップを特定することができる。その特定に際して、従来のように破壊検査などの不良解析をする必要はない。そのためテスト時間を短縮することができる。
又、チップ個別に電源を印加し、そのチップの故障の判断をすればよいので、故障判断のためのテストプログラムが簡単となり、プログラムの作成時間を短縮することができる。又、複数のチップが故障しているような多重故障の検出も容易となる。
あるチップの試験においてその他のチップには電源が印加されていないので、故障の判断に際して他のチップからのチップ制御信号を意識する必要はなく、インサーキットテスト方法の標準化が容易となる。
異なるチップの複数の入出力ピンに接続された信号線でも、信号が有効なのは被試験対象のチップだけであるので、特定チップの入出力ピンのリークを測定可能になる。
【００２９】
上記の実施例の試験方法では、マルチチップモジュール内の４個のチップ数のそれぞれに対応して測定用の電源供給源Ｐ１、Ｐ２、Ｐ３、Ｐ４が設置されたが、マルチチップモジュールＭ１内のチップ数４に対し、電源供給源Ｐ１をひとつしか設置できない場合の構成を図１１に示す。チップ数４個分の電源切替えスイッチＳＷ１〜ＳＷ４を測定系に設置し、前記スイッチ群ＳＷ１〜ＳＷ４を被テストチップ電源印加の為に切替えてテストを行なう。
【００３０】
【発明の効果】
本発明によれば、マルチチップモジュールは、ベアチップに対し、個別に電源を供給する供給手段を設けた構成を有するので、このマルチチップモジュールの試験に際しては、電源供給源を個別にベアチップに接続し、被試験対象のベアチップのみに電源の供給をすることができ、曳いてはマルチチップモジュール内故障チップの特定と故障箇所の位置特定を確実に行うことができる。そして、本発明によれば、１つのアウタリードに試験の際に複数の端子としての機能を持たせる構造を有するので、より少ないアウタリード数すなわちピン数で、電源や一般信号の入出力をまかなうことができる。
【００３１】
本発明によれば、被試験対象のマルチチップモジュールは、ベアチップに対し、個別に電源を供給する供給手段を有し、電源供給源を個別にベアチップに接続できるので、必要な各種の試験が他チップの影響を受けることなく実施できる。更にベアチップ単体での測定となるため、マルチチップモジュール全体の動作を考慮する必要がなくなり、テストプログラム及び治具作製時間を短縮することができる。又、マルチチップモジュール内故障チップの特定と故障箇所の位置特定を確実に行うことができる。
【図面の簡単な説明】
【図１】マルチチップモジュール基板の電源個別化の構成を示す図。
【図２】マルチチップモジュールの電源分割構造を示すイメージ図。
【図３】１リード（１ピン）で２ノードを担うリード構造の例を説明するための図。
【図４】１リードで４ノードを担う表面実装型の分割リード構造の例を示す図。
【図５】１リードで２ノードを担うリード挿入型の分割リード構造の例を示す図。試験の手順の一例を示す図。
【図６】本発明のマルチチップモジュールの試験方法の手順の一例を示すフロー図。
【図７】従来のマルチチップモジュールのスタンバイ電流の測定を説明するための図。
【図８】本発明のマルチチップモジュールのスタンバイ電流の測定を説明するための図。
【図９】従来のマルチチップモジュールの単独ネット（ピン）リーク電流の測定を説明するための図。
【図１０】本発明のマルチチップモジュールの単独ネット（ピン）リーク電流の測定を説明するための図。
【図１１】測定系の電源供給源がチップ数より少ない場合のマルチチップモジュールの試験方法を説明するための図。
【図１２】プリント基板上に実装される通常パッケージにおける従来例の電源分割構成を示す図。
【図１３】図１２の通常パッケージの従来例における電源分割構造を示すイメージ図。
【符号の説明】
Ｐ１〜Ｐ４、Ｐ１２、Ｐ３４…電源供給源。Ｍ１…マルチチップモジュール。Ｍ２…プリント基板。
ＰＮ１〜ＰＮ４、ＰＮ１２、ＰＮ３４…電源供給源からマルチチップモジュール内チップまでのパス。
Ｃ１〜Ｃ４…マルチチップモジュール内チップ。Ｎ１〜Ｎ８…各チップの外部からの入出力端子及び基板内一般信号。Ｋ１…基板。Ｒ１…リードフレーム。Ｒ２…外部リード。Ｚ１…絶縁体。ＰＢ３、ＰＢ４…電源供給プローブ。Ｈ１…半田、
１…入力ピン、２…出力ピン、３…内部回路、４，６，７，１３，２０…電流測定器、５，８，９，１４，１５，１８，１９…電源供給源、１０，１１…ネット、１２…ビン番号、１６，１７…スイッチ。

Claims

基板に複数のベアチップを実装したマルチチップモジュールにおいて、基板上の少なくとも２つ以上のベアチップに対し、個別に電源を供給する供給手段を設け、
その電源の供給手段は、一方が各ベアチップの電源端子に接続され、他方がマルチチップモジュールの電源入力ピンに接続されるリード線を持つリードフレームを有し、隣接する２つのベアチップの電源端子からの２つのリード線が端子ピンのところで絶縁層を挟んで対向し、電気的に分離した１つのピンを形成した構成を有することを特徴とするマルチチップモジュール。