JP3619396B2 - 高周波用配線基板および接続構造 - Google Patents
高周波用配線基板および接続構造 Download PDFInfo
- Publication number
- JP3619396B2 JP3619396B2 JP22795999A JP22795999A JP3619396B2 JP 3619396 B2 JP3619396 B2 JP 3619396B2 JP 22795999 A JP22795999 A JP 22795999A JP 22795999 A JP22795999 A JP 22795999A JP 3619396 B2 JP3619396 B2 JP 3619396B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- line
- signal conductor
- connection
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Waveguide Connection Structure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号導体線と、誘電体基板を介してその信号導体線と平行して形成されたグランド層を有する高周波用伝送線路が形成された高周波用配線基板に関するもので、特に、周波数３０ＧＨｚ以上のミリ波帯領域の高周波用半導体素子を備えた半導体素子収納用パッケ−ジあるいは多層配線基板等に好適な高周波用配線基板およびその接続構造に関するものである。
【０００２】
【従来技術】
近年、高度情報化時代を迎え、情報伝達に用いられる電波は１〜３０ＧＨｚのマイクロ波領域から、更に３０〜３００ＧＨｚのミリ波領域の周波数まで活用することが検討されており、例えば、オフィス内高速無線データ通信システム（無線ＬＡＮ）のようなミリ波の電波を用いた応用システムも提案されるようになっている。
【０００３】
かかる応用システム等に用いられる高周波用半導体素子（以下、単に高周波素子という）を収納あるいは搭載するパッケージなどの配線基板には、従来、高周波信号の伝送損失を小さく抑えるために金属製枠体にセラミック製の接続用基板を接合したいわゆるメタルパッケージが用いられている。
【０００４】
図７は、従来のメタルパッケージに高周波素子を収納して外部回路基板に実装した実装構造を示す平面図（ａ）とその断面図（ｂ）である。なお図７（ａ）では蓋体は省略した。
【０００５】
図７によれば、金属製の基板３１および蓋体３２からなるメタルパッケージ３３の一部に、セラミック基板３４に信号導体線３５を形成した接続用基板３６が取り付けられており、信号導体線３５は、メタルパッケージ３３内に搭載された高周波素子３７とリボンなどによって電気的に接続されている。そして、メタルパッケージ３３は、ベース基板３８の表面にネジ３９等によって固定され、ベース基板３８の表面において、誘電体基板４０の表面に信号導体線４１が形成された回路基板４２とは、接続用基板３６の信号導体線３５とリボンやワイヤ等によって電気的に接続されている。
【０００６】
このようなメタルパッケージにおいては、その組み立てが複雑であることから、モジュール製造時の量産性及び低コスト化に問題があった。
【０００７】
そこで、このような問題を解消するために、誘電体基板内部からスルーホール導体等を用いて信号導体線をパッケージの裏面に引出してその終端部に接続端子部を形成し、半田リフローによって他の誘電体基板の表面に形成された高周波用回路にロウ接して表面実装することが提案されている。
【０００８】
図８、図９は、このようなスルーホール導体を用いた高周波用パッケージの概略を説明するための図である。この図８の概略断面図に示すように、この高周波用パッケージ５０によれば、誘電体基板５１と蓋体５２からなるキャビティ内に高周波素子５３が収納されており、また、誘電体基板５１の表面には一端が高周波素子５３とリボンなどにより接続された信号導体線５４が形成され、また、誘電体基板５１の内部には、図９（ａ）に示すようなパターンのグランド層５５が形成されている。
【０００９】
そして、信号導体線５４の他端は、誘電体基板５１を貫通し、グランド層５５に接触することなく形成されたスルーホール導体５６によって誘電体基板５１の裏面に導出され、誘電体基板５１の裏面に形成された信号導体線５７と電気的に接続されている。
【００１０】
誘電体基板５１の裏面においては、図９（ｂ）に示すように、信号導体線５７の端部の両側に一対の接続用グランド導体５８が設けられており、このグランド導体５８は、ビアホール導体５９によって誘電体内部のグランド層５５と電気的に接続されている。
【００１１】
なお、かかる構造において、誘電体基板５１、信号導体線５７、グランド層５５、一対の接続用グランド導体５８、スルーホール導体５６によって形成される接続端子部は、接続端子部と高周波伝送線路間の高周波信号の反射を小さくするために、通常、接続端子部の信号伝送方向に垂直な断面のインピーダンスが、高周波伝送線路の信号伝送方向に垂直な断面のインピーダンスと一致するように設計される。しかし、この場合、後述する理由により高周波信号の伝送損失が大きく、場合によっては信号の伝送ができないものであった。
【００１２】
一方、このパッケージ５０を実装する外部回路基板６０においては、図９（ｃ）に示すように、その内部にグランド層（図示せず）が形成されており、その表面には、信号導体線６２が形成され、パッケージ５０との接続部においては、信号導体線６２の両側に接続用グランド導体６３が形成されており、この接続用グランド導体６３はグランド層とビアホール導体６４によってそれぞれ電気的に接続されている。
【００１３】
そして、上記パッケージ５０は、信号導体線５７と６２、接続用グランド導体５８と６３同士をそれぞれ半田などのロウ材６５によって電気的に接続することにより外部回路基板６０の表面に実装される。
【００１４】
かかる図８、図９におけるパッケージ５０は、図７のメタルパッケージ３３に比較して外部回路基板との機械的接続と電気的接続をリフロー等で一括して行うことが可能で、モジュール製造時の量産性向上及び低コスト化が可能である点で有利である。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記図９のパッケージ構造において誘電体基板５１の裏面に形成された信号導体線５７とその両側に形成された一対の接続用グランド導体５８を具備する接続端子部の構造においては、その接続部の特性は、伝送信号の周波数が３ＧＨｚ以下のマイクロ波信号の場合には、良好な伝送特性を有するものの、伝送信号の周波数が３０ＧＨｚ以上のミリ波帯域と非常に高い場合には、実装構造において高周波信号の伝送損失が大きくなったり、場合によっては、信号の伝送自体が困難になるという場合があった。
【００１６】
すなわち、高周波伝送線路を伝送する信号の周波数が３０ＧＨｚ以上と非常に高くなると、波長が短くなり、高周波信号の構造変化に対する感受性を示す１／４波長が例えば誘電体基板の厚さのような高周波伝送線路の構成要素の寸法と近似してくる。そのため、図８、図９に示したような表面実装構造の接続部において、パッケージ５０側の信号導体線のグランドとの結合は、この部分の信号伝送方向に垂直な断面のグランドのみならず、高周波伝送線路のグランド層５５や、外部回路基板６０のグランド層６１との間にも発生するため、実際の接続部における（３次元的）インピーダンスは、信号伝送方向に垂直な断面（２次元的）のインピーダンスより小さくなってしまう。
【００１７】
言い換えれば、表面実装構造の接続部のように高周波伝送線路の構造が変化する部分においては、信号周波数が高くなると浮遊容量が発生し、従来の考え方に従って接続部における信号伝送方向に垂直な断面のインピーダンスを高周波伝送線路のインピーダンスに合わせてしまうと、実際の高周波信号に対する接続部のインピーダンスは高周波伝送線路のインピーダンスより小さくなってしまい、このインピーダンス不整合により信号が反射して信号の伝送損失が大きくなることがわかった。
【００１８】
従って、本発明は、誘電体基板に信号導体線とグランド層を具備する高周波伝送線路が設けられた高周波用配線基板を外部回路基板と接続するに際して、上述したような接続部における高周波信号の伝送損失を低減した高周波用配線基板およびその接続構造を提供することにある。
【００１９】
【課題を解決するための手段】
本発明者等は、前記課題に鑑み接続部での高周波信号の特性劣化を発生することなく外部回路基板との接続が可能となる配線基板について検討を重ねた結果、高周波伝送線路の終端部にコプレーナ構造の線路を形成し、その信号導体線の線幅を高周波伝送線路の線幅よりも特定の範囲で狭くするとともに、高周波伝送線路の接続部における信号伝送方向に垂直な断面のインピーダンスを高周波伝送線路の信号伝送方向に垂直な断面のインピーダンスより大きくすることにより、実際の高周波信号に対する接続部のインピーダンスと高周波伝送線路のインピーダンスの整合が可能になることを見いだし本発明に至った。
【００２０】
即ち、本発明の高周波用配線基板は、誘電体基板と、該誘電体基板表面に形成された信号導体線と、前記信号導体線と平行して前記誘電体基板の内部又は裏面に形成されたグランド層から形成される高周波伝送線路を具備するとともに、該高周波伝送線路の終端部に他の高周波回路と接続するための接続端子部を形成してなり、前記接続端子部における前記信号導体線両側の前記誘電体基板表面に一対の接続用グランド導体を形成し、該一対の接続用グランド導体を前記誘電体基板を貫通して形成された一対の貫通導体によってそれぞれ前記グランド層と接続するとともに、前記接続端子部における信号導体線の線幅をＷ１ 、前記高周波伝送線路の信号導体線の線幅をＷ０ とした時、０．４Ｗ０ ≦Ｗ１ ≦０．８Ｗ０ を満足し、且つ前記接続端子部のインピーダンスをＺ１ 、前記高周波伝送線路のインピーダンスをＺ０ とした時、１．４Ｚ０ ≦Ｚ１ ≦１．８Ｚ０ の関係を満足することを特徴とするものである。
【００２１】
また、前記グランド層における少なくとも前記一対の貫通導体間に位置し、かつ前記信号導体線と対向する領域に非グランド領域を設けることがさらに望ましい。また、この前記接続端子部は、ロウ材を介して他の高周波回路と接続される場合に好適である。
【００２２】
また、本発明の高周波用配線基板の接続構造は、上記接続端子部の構造を具備する２つの高周波用配線基板における信号導体線同士および一対の接続用グランド導体同士をそれぞれロウ材を介して接続したことを特徴とするものである。なお、かかる接続構造においても、前記グランド層における少なくとも前記一対の貫通導体間に位置し、かつ前記信号導体線と対向する領域に非グランド領域を設けることがさらに望ましい。
【００２３】
また、上記の高周波用配線基板およびその接続構造は、伝送される信号周波数が３０ＧＨｚ以上、特に４０ＧＨｚ以上、さらには５０ＧＨｚ以上である場合において特に有効である。
【００２４】
【作用】
本発明によれば、上記のように誘電体基板と、その表面に形成された信号導体線と、前記誘電体基板の内部あるいは裏面に前記信号導体線と平行に形成されたグランド層とからなる高周波伝送線路の終端部に形成された接続端子部において、前記信号導体線の端部の両側に一対の接続用グランド導体を形成するとともに、前記接続端子部における信号導体線の線幅を前記高周波伝送線路の信号導体線の線幅よりも所定の割合で小さくし、且つ前記接続端子部のインピーダンスを前記高周波伝送線路のインピーダンスよりも所定の割合で大きくすることにより、実際の高周波信号に対する接続端子部のインピーダンスと高周波伝送線路のインピーダンスとを整合させることができ、その結果、接続端子部における高周波信号の反射が低減され、高周波信号の良好な伝送が可能となり、他の外部回路との接続部においても高周波信号の反射が低減され、高周波信号の良好な伝送、伝達が可能となる。
【００２５】
また、配線基板の接続端子部を信号導体線の両側に一対の接続用グランド導体を形成したコプレーナ線路によって構成しているために、他の外部回路との接続をコプレーナ線路同士の接続により構成することからも高周波信号の反射を低減することができる。
【００２６】
さらに、接続端子部の信号導体線の線幅を接続端子部以外の高周波伝送線路部の信号導体線の線幅より小さくすることにより、インピーダンスを高める作用をなすとともに、信号導体線とグランド層との結合を小さくし、相対的に信号導体線と接続用グランド導体との結合を強めて、よりコプレーナ線路の電磁界に近い分布に変換することが可能になり、電磁界分布の変化による信号の反射を低減できる。
【００２７】
また、同様の理由により、配線基板の接続端子部の少なくとも前記一対の貫通導体間に位置し、かつ信号導体線に対向するグランド層を非グランド領域とすることによってもインピーダンスを高めることができるとともに、接続端子部の電磁界分布をコプレーナ線路の電磁界に近い分布に変換することが可能となるために信号の反射を低減し、高周波信号の低損失な伝送を可能にするのに有効である。
【００２８】
【発明の実施の形態】
本発明の配線基板を図面に基づき詳述する。
図１は、本発明の高周波用配線基板の一例を説明するためのものであり、（ａ）は誘電体基板表面の接続端子部付近の平面図および（ｂ）はその概略断面図である。図１の配線基板Ａによれば、誘電体基板１の表面に信号導体線２が形成され、また、誘電体基板１の内部には、信号導体線２と平行にグランド層３が形成されており、かかる信号導体線２およびグランド層３によってマイクロストリップ線路構造の高周波伝送線路Ｘが形成されている。そして、高周波伝送線路Ｘの終端部には、外部回路と接続するための接続端子部Ｙが形成されている。
【００２９】
誘電体基板１は、アルミナセラミックス、ムライトセラミックス、窒化アルミニウムセラミックス、窒化ケイ素セラミックス、炭化珪素セラミックス、ガラスセラミックスなどのセラミックス系や、エポキシ樹脂やフッ素樹脂などの有機樹脂系などの誘電率２〜１５、望ましくは４〜１２の誘電体材料によって構成される。
【００３０】
本発明によれば、接続端子部Ｙにおいて、信号導体線２終端部の両側の誘電体基板１表面には円形または三角形、四角形等の多角形形状の一対の接続用グランド導体４が設けられており、接続用グランド導体４は、ビアホール導体、キャスタレーション、オープンホール等の貫通導体５、５を介してそれぞれグランド層３と電気的に接続されている。
【００３１】
本発明によれば、接続端子部Ｙにおける信号伝送方向に垂直な断面のインピーダンスをＺ１ 、高周波伝送線路Ｘの信号伝送方向に垂直な断面のインピーダンスをＺ０ とした時、１．４Ｚ０ ≦Ｚ１ ≦１．８Ｚ０ 、特に１．６Ｚ０ ≦Ｚ１ ≦１．７Ｚ０ の関係を満足することが重要である。
【００３２】
これによって、配線基板Ａを他の高周波回路を有する外部回路基板等に表面実装した場合に、外部回路基板との接続部における高周波信号に対する実際のインピーダンスが高周波伝送線路のインピーダンスと整合されるため、インピーダンス不整合による信号の反射が低減され、３０ＧＨｚ以上の高周波信号を通過伝送することが可能となる。
【００３３】
なお、前記Ｚ０ 、Ｚ１ との関係を上記のように定めたのは、Ｚ１ ＜１．４Ｚ０ およびＺ１ ＞１．８Ｚ０ では、いずれの場合もインピーダンスの整合を図ることが難しくためである。
【００３４】
接続端子部Ｙのインピーダンスを上記の関係を満足するように定めるには、接続端子部Ｙにおいて、信号導体線２の線幅を高周波伝送線路の信号導体線２の線幅より小さくする、具体的には、高周波伝送線路Ｘの信号導体線２の幅をＷ０ 、接続端子部Ｙの信号導体線２の幅をＷ１ とした時、０．４Ｗ０ ≦Ｗ１ ≦０．８Ｗ０ 、特に０．４５Ｗ０ ≦Ｗ１ ≦０．７Ｗ０ を満足することが重要である。
【００３５】
このように、接続端子部Ｙにおける信号導体線２の線幅を高周波伝送線路Ｘの信号導体線２の線幅より小さくすることにより、接続端子部Ｙでの信号導体線２とグランド層３との結合を小さくして、断面のインピーダンスを大きくするとともに、信号の電磁界分布をマイクロストリップ線路の電磁界に近い分布からコプレーナ線路の電磁界に近い分布に変更することが可能になり、接続部での電磁界分布の変化による信号の反射を低減することができる。
【００３６】
また、インピーダンスを高める手法として、配線基板の接続端子部Ｙにおいて、前記グランド層における少なくとも前記一対の貫通導体５、５間に位置し、かつ信号導体線２に対向する領域Ｚ、言い換えれば、平面的に見て、一対の貫通導体５、５を結ぶ線分領域と信号導体線２との重なる領域Ｚを非グランド領域とすることも有効である。
【００３７】
この非グランド領域６は、前記領域Ｚを含んでいればよく、前記領域Ｚのみを非グランド領域６とすることのみならず、例えば、図２（ａ）に示すように、前記領域Ｚに加え、前記領域Ｚからグランド層３の端面までの領域を非グランド領域６とすることによって、さらに伝送損失を低減することができる。
【００３８】
また、図２（ｂ）に示すように、非グランド領域６を、前記領域Ｚを含み、前記信号導体線２の終端部に向けて、連続的にあるいは段階的に徐々に広がるように形成することが望ましい。このように、非グランド領域６を略Ｖ字状に形成することにより、配線基板の高周波伝送線路部から接続端子部までの電磁界分布の変化をスムーズにして、信号の反射を低減できる。
【００３９】
さらに、図２（ｃ）に示すように、非グランド領域６をグランド層３の貫通導体５、５に挟まれた領域のみならず、貫通導体５、５の外側の領域を前記信号導体線の終端部に向けて、連続的にあるいは段階的に徐々に広がるように形成し、言わばＷ状に形成することにより、さらに電磁界分布の変化をスムーズにして、反射を低減できる。
【００４０】
次に、本発明の配線基板の接続構造の一例として、高周波素子を搭載したパッケージを高周波回路を有する外部回路基板に実装した場合の接続構造について説明する。図３のパッケージ７は、概略断面図に示すように、誘電体基板８と蓋体９からなるキャビティ内に高周波素子１０が収納されており、また、誘電体基板８の高周波素子１０搭載面側の表面には図４の蓋体９を除いた平面図（ａ）に示すように、一端が高周波素子１０とリボンなどにより接続された入力用および出力用の２つの信号導体線１１が形成されている。
【００４１】
また、誘電体基板８の内部には、図４（ｂ）のパターン図に示すように、図２（ｃ）で説明したのと同様の端部がＷ状のグランド層１２が形成されている。この信号導体線１１とグランド層１２によってマイクロストリップ線路構造の高周波伝送線路を形成している。そして、信号導体線１１の高周波素子１０と接続された一端とは反対側の他端は、誘電体基板８を貫通し、グランド層１２に接触することなく形成されたスルーホール導体１３によって誘電体基板８の反対側表面に導出され、誘電体基板８の反対側表面に形成された信号導体線１４と電気的に接続されている。また、信号導体線１４とグランド層１２とはマイクロストリップ線路構造の高周波伝送線路Ｘを形成している。
【００４２】
誘電体基板８の反対側表面においては、図４（ｃ）の平面図に示すように、入力用および出力用の２つの信号導体線１４が形成されており、それぞれの信号導体線１４の終端部の両側には一対の接続用グランド導体１５が設けられて接続端子部Ｙが形成されており、接続用グランド導体１５は、貫通導体１６を介して誘電体基板８内部のグランド層１２と電気的に接続されている。
【００４３】
そして、かかるパッケージ７においては、図１、図２で説明したように、接続端子部Ｙにおいて信号導体線１４の線幅Ｗ１ は高周波伝送線路Ｘの線幅Ｗ０ よりも前記の関係を満足するように細く形成されており、また、接続端子部Ｙにおける信号伝送方向に垂直な断面のインピーダンスＺ１ が高周波伝送線路Ｘの信号伝送方向に垂直な断面のインピーダンスＺ０ に対して、１．４Ｚ０ ≦Ｚ１ ≦１．８Ｚ０ となるように設定してある。
【００４４】
一方、パッケージ７を実装する外部回路基板１８は、入力用、出力用としてそれぞれ個別の外部回路基板１８’、１８’’を有し、外部回路基板１８’、１８’’表面の平面図である図５（ａ）に示されるように、それらの表面には、前述のパッケージ７に対して入出力するための２つの信号導体線１９が形成され、また外部回路基板１８’、１８’’の内部にはグランド層２０が形成されており、信号導体線１９とともにマイクロストリップ線路を形成している。このグランド層２０は、図５（ｂ）に示すように、接続端子部において図４（ｂ）と同様の理由からグランド層２０の端部がＷ状に形成されている。
【００４５】
そして、入力用および出力用の各信号導体線１９の終端部には、それぞれ接続端子部が形成されており、この接続端子部において各信号導体線１９の両側には、パッケージ７の接続端子部Ｙと全く同様に一対の接続用グランド導体２１が形成されており、接続用グランド導体２１はそれぞれグランド層２０と貫通導体２２によって電気的に接続されている。
【００４６】
また、接続端子部の信号導体線１９の線幅Ｗ１ はそれ以外の高周波伝送線路における信号導体線１９の線幅Ｗ０ よりも狭く形成されており、このＷ１ 、Ｗ０ は、０．４Ｗ０ ≦Ｗ１ ≦０．８Ｗ０ を満足するように構成されている。
【００４７】
そして、外部回路基板１８においても図１乃至図３で説明したものと同様な接続端子構造からなり、すなわち接続端子部Ｙの信号伝送方向に垂直な断面のインピーダンスＺ１ が高周波伝送線路Ｘの信号伝送方向に垂直な断面のインピーダンスＺ０ に対して、１．４Ｚ０ ≦Ｚ１ ≦１．８Ｚ０ となるように設定してある。
【００４８】
そして、パッケージ７は、図３に示すように、外部回路基板１８’、１８’’に対して、各信号導体線１４、１９同士、接続用グランド導体１５、２１同士を当接し、半田リフローなどによって半田等のロウ材２４によってパッケージ７の信号導体線１４と外部回路基板１８’、１８’’の信号導体線１９と、また、パッケージ７の接続用グランド導体１５と外部回路基板１８’、１８’’の接続用グランド導体２１同士をそれぞれ電気的に接続することにより、パッケージ７を外部回路基板１８’、１８’’に表面実装される。なお、前記信号導体１４、１９間、接続用グランド導体１５、２１間は、ロウ材よりも高い融点を有するバンプやボール状の端子を介してロウ材によって接合固定することも可能である。
【００４９】
かかる実装構造によれば、パッケージ７と外部回路基板１８’、１８’’の互いの接続端子部において、上述したインピーダンス不整合による反射を抑制でき、伝送損失を低減した実装構造を提供できる。
【００５０】
上記図５（ａ）（ｂ）の外部回路基板は、１つの外部回路基板１８’，１８’’の表面にそれぞれ入力用および出力用の接続端子部が形成されたものであるが、入力用の接続端子部および出力用の接続端子部は、図５（ｃ）に示すように、１つの外部回路基板１８に形成されていてもよいが、その場合、入力側および出力側の接続端子部の間に、凹部ｂや貫通孔を設け、接続端子部Ｙの近傍に誘電体基板端面ａを形成することが望ましい。
【００５１】
なお、図４のパッケージ７において、高周波素子１０搭載側の信号導体線１１とその反対側表面の信号導体線１４との接続は、スルーホール導体１３によるものであるが、信号導体線１１と信号導体線１４との接続は、これに限定されるものではなく、例えば、グランド層１２にスロット孔（スロット線路）を形成し、このスロット孔を介して各信号導体線１１、１４の端部を対峙させることにより、両導体を電磁的に接続することも可能である。
【００５２】
また、本発明における接続端子部の構造は、少なくとも信号導体線とグランド層を具備するものであれば、あらゆる高周波伝送線路に対して適用でき、図１乃至図５に示したようなマイクロストリップ線路のみならず、グランド付きコプレーナ線路に対しても適用することができる。
【００５３】
本発明の高周波用配線基板およびその実装構造は、高周波用伝送線路に伝送される高周波信号の周波数が３０ＧＨｚ以上、特に４０ＧＨｚ以上、さらには５０ＧＨｚ以上の信号を伝送する場合において、特に有効的である。
【００５４】
【実施例】
本発明の高周波用配線基板の外部回路基板への表面実装後の伝送特性を測定した。測定に用いた評価用配線基板の構造を図６に示した。この評価用配線基板２４によれば、図６（ａ）に示すように、誘電体基板２５の実装面側表面に、２つの終端部を有する線幅０．１６ｍｍの信号導体線２６を、誘電体基板２５内部にグランド層２８を形成してマイクロストリップ線路からなる高周波伝送線路を形成した。そして、信号導体線２６の各終端部の両側に、それぞれ一対の直径０．１６ｍｍφの接続用グランド導体２７を形成し、接続用グランド導体２７とグランド層２８とを０．１０ｍｍφの貫通導体２９によって電気的に接続し接続端子部Ｙを形成した。
【００５５】
接続端子部Ｙにおける信号導体線２６の線幅Ｗ１ が異なる数種のサンプルを用意し、試料Ｎｏ．１〜７については、グランド層２８の接続端子部と対向する部分に、図６（ｂ）に示すような、略Ｗ字状の端部形状を有する非グランド領域３０を形成し、試料Ｎｏ．８、９については、非グランド領域を全く形成せずに配線基板を作成した。
【００５６】
この評価用配線基板２４を図５（ａ）（ｂ）に示したような全く同様の接続端子部パターンを表面に有する外部回路基板１８’、１８’’に半田を介して接続、実装した。この評価用配線基板２４を表面実装した外部回路基板１８’、１８’’に対して、外部回路基板の一方の接続端子部から評価用配線基板２４を経由して他方の接続端子部までの５０ＧＨｚにおける伝送特性として信号の挿入損失Ｓ２１を測定した。なお、評価用配線基板と外部回路基板は、比誘電率８．９のアルミナ基板（誘電体基板中の５０ＧＨｚの信号波長２ｍｍ）を用い、信号導体線、グランド層、接続用グランド導体、貫通導体は、いずれもタングステンメタライズによって同時焼成により形成し、表面に露出している信号導体線、接続グランド導体の表面には金メッキを施した。
【００５７】
なお、表１には、市販の電磁界シミュレータＨＦＳＳ（ＨＰ社製、バージョン５．３）を用いて計算した５０ＧＨｚにおける図６（ａ）の高周波伝送線路の信号伝送方向に垂直な断面のインピーダンスＺ０ 、接続端子部の信号伝送方向に垂直な断面のインピーダンスＺ１ 、実装後の接続部の信号伝送方向に垂直な断面に対するインピーダンスＺ２ をシミュレーションにより求め、Ｚ１ ／Ｚ０ 、Ｚ２ ／Ｚ０ を表１に示した。
【００５８】
【表１】
【００５９】
表１の結果から明らかなように、接続端子部の信号伝送方向に垂直な断面のインピーダンスＺ１ が高周波伝送線路の信号伝送方向に垂直な断面のインピーダンスＺ０ に対し１．４Ｚ０ より小さい試料Ｎｏ．１、２と、Ｚ１ が１．８Ｚ０ より大きい試料Ｎｏ．７では、実装後の挿入損失が大きいものであった。
【００６０】
これに対し、本発明の範囲内である試料Ｎｏ．３〜６、８，９は、挿入損失が低減できることがわかった。また、試料Ｎｏ．４、５、８、９の比較から、非グランド領域を設けた場合、インピーダンスを高めることができ、それによってさらに挿入損失を低減できることがわかった。
【００６１】
このように、従来の高周波回路設計のように、接続端子部断面のインピーダンスＺ１ と高周波伝送線路断面のインピーダンスＺ０ を整合させず、また実装後の接続部断面のインピーダンスＺ２ を高周波伝送線路断面のインピーダンスＺ０ に整合させずに、実装前の配線基板の接続端子部の信号伝送方向に垂直な断面のインピーダンスＺ１ を高周波伝送線路の信号伝送方向に垂直な断面のインピーダンスＺ０ に対して、１．４Ｚ０ ≦Ｚ１ ≦１．８Ｚ０ の関係を満足するように設定することによって実装後の伝送損失が低減されることがわかる。
【００６２】
【発明の効果】
以上詳述した通り、本発明によれば、誘電体基板表面に信号導体線と、誘電体基板の内部あるいは裏面にグランド層を具備する高周波用配線基板において、接続端子部の信号導体線の両側に接続用グランド導体を形成し、接続用グランド導体とグランド層を貫通導体で接続し、その信号導体線の線幅を高周波伝送線路の線幅よりも特定の範囲で狭くするとともに、高周波伝送線路の接続部における信号伝送方向に垂直な断面のインピーダンスを高周波伝送線路の信号伝送方向に垂直な断面のインピーダンスより大きくすることにより、周波数３０ＧＨｚ以上の信号を伝送させる場合においても、実際の高周波信号に対する接続部のインピーダンスと高周波伝送線路のインピーダンスとを整合させることができ、外部回路との接続部における高周波信号の伝送損失を低減できる。
【図面の簡単な説明】
【図１】本発明の高周波用配線基板の一例を説明するためのもので、（ａ）誘電体基板表面の接続端子部付近の平面図および（ｂ）その概略断面図である。
【図２】（ａ）（ｂ）（ｃ）は、いずれも本発明の配線基板の好適例におけるグランド層のパターンを示す図である。
【図３】本発明の高周波用配線基板の一例としてパッケージの接続構造の一例を説明するための概略断面図である。
【図４】図３のパッケージにおける（ａ）誘電体基板表面の平面図、（ｂ）グランド層のパターン図、（ｃ）誘電体基板裏面の平面図を示す。
【図５】パッケージを実装する外部回路基板の構造を説明するための（ａ）平面図、（ｂ）グランド層のパターン図および（ｃ）他の外部回路基板の平面図を示す。
【図６】評価用配線基板の構造を説明するための（ａ）実装面側表面の平面図、（ｂ）グランド層のパターン図を示す。
【図７】従来のメタルパッケージの構造を説明するための（ａ）平面図、（ｂ）断面図を示す。
【図８】従来の表面実装型高周波用パッケージの構造を説明するための概略断面図である。
【図９】図８のパッケージの（ａ）グランド層のパターン図、（ｂ）誘電体基板実装面側表面の平面図、（ｃ）パッケージを実装する外部回路基板の平面図である。
【符号の説明】
１ 誘電体基板
２ 信号導体線
３ グランド層
４ 接続用グランド導体
５ 貫通導体
６ 非グランド領域
Ｘ 高周波伝送線路
Ｙ 接続端子部
【発明の属する技術分野】
本発明は、信号導体線と、誘電体基板を介してその信号導体線と平行して形成されたグランド層を有する高周波用伝送線路が形成された高周波用配線基板に関するもので、特に、周波数３０ＧＨｚ以上のミリ波帯領域の高周波用半導体素子を備えた半導体素子収納用パッケ−ジあるいは多層配線基板等に好適な高周波用配線基板およびその接続構造に関するものである。
【０００２】
【従来技術】
近年、高度情報化時代を迎え、情報伝達に用いられる電波は１〜３０ＧＨｚのマイクロ波領域から、更に３０〜３００ＧＨｚのミリ波領域の周波数まで活用することが検討されており、例えば、オフィス内高速無線データ通信システム（無線ＬＡＮ）のようなミリ波の電波を用いた応用システムも提案されるようになっている。
【０００３】
かかる応用システム等に用いられる高周波用半導体素子（以下、単に高周波素子という）を収納あるいは搭載するパッケージなどの配線基板には、従来、高周波信号の伝送損失を小さく抑えるために金属製枠体にセラミック製の接続用基板を接合したいわゆるメタルパッケージが用いられている。
【０００４】
図７は、従来のメタルパッケージに高周波素子を収納して外部回路基板に実装した実装構造を示す平面図（ａ）とその断面図（ｂ）である。なお図７（ａ）では蓋体は省略した。
【０００５】
図７によれば、金属製の基板３１および蓋体３２からなるメタルパッケージ３３の一部に、セラミック基板３４に信号導体線３５を形成した接続用基板３６が取り付けられており、信号導体線３５は、メタルパッケージ３３内に搭載された高周波素子３７とリボンなどによって電気的に接続されている。そして、メタルパッケージ３３は、ベース基板３８の表面にネジ３９等によって固定され、ベース基板３８の表面において、誘電体基板４０の表面に信号導体線４１が形成された回路基板４２とは、接続用基板３６の信号導体線３５とリボンやワイヤ等によって電気的に接続されている。
【０００６】
このようなメタルパッケージにおいては、その組み立てが複雑であることから、モジュール製造時の量産性及び低コスト化に問題があった。
【０００７】
そこで、このような問題を解消するために、誘電体基板内部からスルーホール導体等を用いて信号導体線をパッケージの裏面に引出してその終端部に接続端子部を形成し、半田リフローによって他の誘電体基板の表面に形成された高周波用回路にロウ接して表面実装することが提案されている。
【０００８】
図８、図９は、このようなスルーホール導体を用いた高周波用パッケージの概略を説明するための図である。この図８の概略断面図に示すように、この高周波用パッケージ５０によれば、誘電体基板５１と蓋体５２からなるキャビティ内に高周波素子５３が収納されており、また、誘電体基板５１の表面には一端が高周波素子５３とリボンなどにより接続された信号導体線５４が形成され、また、誘電体基板５１の内部には、図９（ａ）に示すようなパターンのグランド層５５が形成されている。
【０００９】
そして、信号導体線５４の他端は、誘電体基板５１を貫通し、グランド層５５に接触することなく形成されたスルーホール導体５６によって誘電体基板５１の裏面に導出され、誘電体基板５１の裏面に形成された信号導体線５７と電気的に接続されている。
【００１０】
誘電体基板５１の裏面においては、図９（ｂ）に示すように、信号導体線５７の端部の両側に一対の接続用グランド導体５８が設けられており、このグランド導体５８は、ビアホール導体５９によって誘電体内部のグランド層５５と電気的に接続されている。
【００１１】
なお、かかる構造において、誘電体基板５１、信号導体線５７、グランド層５５、一対の接続用グランド導体５８、スルーホール導体５６によって形成される接続端子部は、接続端子部と高周波伝送線路間の高周波信号の反射を小さくするために、通常、接続端子部の信号伝送方向に垂直な断面のインピーダンスが、高周波伝送線路の信号伝送方向に垂直な断面のインピーダンスと一致するように設計される。しかし、この場合、後述する理由により高周波信号の伝送損失が大きく、場合によっては信号の伝送ができないものであった。
【００１２】
一方、このパッケージ５０を実装する外部回路基板６０においては、図９（ｃ）に示すように、その内部にグランド層（図示せず）が形成されており、その表面には、信号導体線６２が形成され、パッケージ５０との接続部においては、信号導体線６２の両側に接続用グランド導体６３が形成されており、この接続用グランド導体６３はグランド層とビアホール導体６４によってそれぞれ電気的に接続されている。
【００１３】
そして、上記パッケージ５０は、信号導体線５７と６２、接続用グランド導体５８と６３同士をそれぞれ半田などのロウ材６５によって電気的に接続することにより外部回路基板６０の表面に実装される。
【００１４】
かかる図８、図９におけるパッケージ５０は、図７のメタルパッケージ３３に比較して外部回路基板との機械的接続と電気的接続をリフロー等で一括して行うことが可能で、モジュール製造時の量産性向上及び低コスト化が可能である点で有利である。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記図９のパッケージ構造において誘電体基板５１の裏面に形成された信号導体線５７とその両側に形成された一対の接続用グランド導体５８を具備する接続端子部の構造においては、その接続部の特性は、伝送信号の周波数が３ＧＨｚ以下のマイクロ波信号の場合には、良好な伝送特性を有するものの、伝送信号の周波数が３０ＧＨｚ以上のミリ波帯域と非常に高い場合には、実装構造において高周波信号の伝送損失が大きくなったり、場合によっては、信号の伝送自体が困難になるという場合があった。
【００１６】
すなわち、高周波伝送線路を伝送する信号の周波数が３０ＧＨｚ以上と非常に高くなると、波長が短くなり、高周波信号の構造変化に対する感受性を示す１／４波長が例えば誘電体基板の厚さのような高周波伝送線路の構成要素の寸法と近似してくる。そのため、図８、図９に示したような表面実装構造の接続部において、パッケージ５０側の信号導体線のグランドとの結合は、この部分の信号伝送方向に垂直な断面のグランドのみならず、高周波伝送線路のグランド層５５や、外部回路基板６０のグランド層６１との間にも発生するため、実際の接続部における（３次元的）インピーダンスは、信号伝送方向に垂直な断面（２次元的）のインピーダンスより小さくなってしまう。
【００１７】
言い換えれば、表面実装構造の接続部のように高周波伝送線路の構造が変化する部分においては、信号周波数が高くなると浮遊容量が発生し、従来の考え方に従って接続部における信号伝送方向に垂直な断面のインピーダンスを高周波伝送線路のインピーダンスに合わせてしまうと、実際の高周波信号に対する接続部のインピーダンスは高周波伝送線路のインピーダンスより小さくなってしまい、このインピーダンス不整合により信号が反射して信号の伝送損失が大きくなることがわかった。
【００１８】
従って、本発明は、誘電体基板に信号導体線とグランド層を具備する高周波伝送線路が設けられた高周波用配線基板を外部回路基板と接続するに際して、上述したような接続部における高周波信号の伝送損失を低減した高周波用配線基板およびその接続構造を提供することにある。
【００１９】
【課題を解決するための手段】
本発明者等は、前記課題に鑑み接続部での高周波信号の特性劣化を発生することなく外部回路基板との接続が可能となる配線基板について検討を重ねた結果、高周波伝送線路の終端部にコプレーナ構造の線路を形成し、その信号導体線の線幅を高周波伝送線路の線幅よりも特定の範囲で狭くするとともに、高周波伝送線路の接続部における信号伝送方向に垂直な断面のインピーダンスを高周波伝送線路の信号伝送方向に垂直な断面のインピーダンスより大きくすることにより、実際の高周波信号に対する接続部のインピーダンスと高周波伝送線路のインピーダンスの整合が可能になることを見いだし本発明に至った。
【００２０】
即ち、本発明の高周波用配線基板は、誘電体基板と、該誘電体基板表面に形成された信号導体線と、前記信号導体線と平行して前記誘電体基板の内部又は裏面に形成されたグランド層から形成される高周波伝送線路を具備するとともに、該高周波伝送線路の終端部に他の高周波回路と接続するための接続端子部を形成してなり、前記接続端子部における前記信号導体線両側の前記誘電体基板表面に一対の接続用グランド導体を形成し、該一対の接続用グランド導体を前記誘電体基板を貫通して形成された一対の貫通導体によってそれぞれ前記グランド層と接続するとともに、前記接続端子部における信号導体線の線幅をＷ１ 、前記高周波伝送線路の信号導体線の線幅をＷ０ とした時、０．４Ｗ０ ≦Ｗ１ ≦０．８Ｗ０ を満足し、且つ前記接続端子部のインピーダンスをＺ１ 、前記高周波伝送線路のインピーダンスをＺ０ とした時、１．４Ｚ０ ≦Ｚ１ ≦１．８Ｚ０ の関係を満足することを特徴とするものである。
【００２１】
また、前記グランド層における少なくとも前記一対の貫通導体間に位置し、かつ前記信号導体線と対向する領域に非グランド領域を設けることがさらに望ましい。また、この前記接続端子部は、ロウ材を介して他の高周波回路と接続される場合に好適である。
【００２２】
また、本発明の高周波用配線基板の接続構造は、上記接続端子部の構造を具備する２つの高周波用配線基板における信号導体線同士および一対の接続用グランド導体同士をそれぞれロウ材を介して接続したことを特徴とするものである。なお、かかる接続構造においても、前記グランド層における少なくとも前記一対の貫通導体間に位置し、かつ前記信号導体線と対向する領域に非グランド領域を設けることがさらに望ましい。
【００２３】
また、上記の高周波用配線基板およびその接続構造は、伝送される信号周波数が３０ＧＨｚ以上、特に４０ＧＨｚ以上、さらには５０ＧＨｚ以上である場合において特に有効である。
【００２４】
【作用】
本発明によれば、上記のように誘電体基板と、その表面に形成された信号導体線と、前記誘電体基板の内部あるいは裏面に前記信号導体線と平行に形成されたグランド層とからなる高周波伝送線路の終端部に形成された接続端子部において、前記信号導体線の端部の両側に一対の接続用グランド導体を形成するとともに、前記接続端子部における信号導体線の線幅を前記高周波伝送線路の信号導体線の線幅よりも所定の割合で小さくし、且つ前記接続端子部のインピーダンスを前記高周波伝送線路のインピーダンスよりも所定の割合で大きくすることにより、実際の高周波信号に対する接続端子部のインピーダンスと高周波伝送線路のインピーダンスとを整合させることができ、その結果、接続端子部における高周波信号の反射が低減され、高周波信号の良好な伝送が可能となり、他の外部回路との接続部においても高周波信号の反射が低減され、高周波信号の良好な伝送、伝達が可能となる。
【００２５】
また、配線基板の接続端子部を信号導体線の両側に一対の接続用グランド導体を形成したコプレーナ線路によって構成しているために、他の外部回路との接続をコプレーナ線路同士の接続により構成することからも高周波信号の反射を低減することができる。
【００２６】
さらに、接続端子部の信号導体線の線幅を接続端子部以外の高周波伝送線路部の信号導体線の線幅より小さくすることにより、インピーダンスを高める作用をなすとともに、信号導体線とグランド層との結合を小さくし、相対的に信号導体線と接続用グランド導体との結合を強めて、よりコプレーナ線路の電磁界に近い分布に変換することが可能になり、電磁界分布の変化による信号の反射を低減できる。
【００２７】
また、同様の理由により、配線基板の接続端子部の少なくとも前記一対の貫通導体間に位置し、かつ信号導体線に対向するグランド層を非グランド領域とすることによってもインピーダンスを高めることができるとともに、接続端子部の電磁界分布をコプレーナ線路の電磁界に近い分布に変換することが可能となるために信号の反射を低減し、高周波信号の低損失な伝送を可能にするのに有効である。
【００２８】
【発明の実施の形態】
本発明の配線基板を図面に基づき詳述する。
図１は、本発明の高周波用配線基板の一例を説明するためのものであり、（ａ）は誘電体基板表面の接続端子部付近の平面図および（ｂ）はその概略断面図である。図１の配線基板Ａによれば、誘電体基板１の表面に信号導体線２が形成され、また、誘電体基板１の内部には、信号導体線２と平行にグランド層３が形成されており、かかる信号導体線２およびグランド層３によってマイクロストリップ線路構造の高周波伝送線路Ｘが形成されている。そして、高周波伝送線路Ｘの終端部には、外部回路と接続するための接続端子部Ｙが形成されている。
【００２９】
誘電体基板１は、アルミナセラミックス、ムライトセラミックス、窒化アルミニウムセラミックス、窒化ケイ素セラミックス、炭化珪素セラミックス、ガラスセラミックスなどのセラミックス系や、エポキシ樹脂やフッ素樹脂などの有機樹脂系などの誘電率２〜１５、望ましくは４〜１２の誘電体材料によって構成される。
【００３０】
本発明によれば、接続端子部Ｙにおいて、信号導体線２終端部の両側の誘電体基板１表面には円形または三角形、四角形等の多角形形状の一対の接続用グランド導体４が設けられており、接続用グランド導体４は、ビアホール導体、キャスタレーション、オープンホール等の貫通導体５、５を介してそれぞれグランド層３と電気的に接続されている。
【００３１】
本発明によれば、接続端子部Ｙにおける信号伝送方向に垂直な断面のインピーダンスをＺ１ 、高周波伝送線路Ｘの信号伝送方向に垂直な断面のインピーダンスをＺ０ とした時、１．４Ｚ０ ≦Ｚ１ ≦１．８Ｚ０ 、特に１．６Ｚ０ ≦Ｚ１ ≦１．７Ｚ０ の関係を満足することが重要である。
【００３２】
これによって、配線基板Ａを他の高周波回路を有する外部回路基板等に表面実装した場合に、外部回路基板との接続部における高周波信号に対する実際のインピーダンスが高周波伝送線路のインピーダンスと整合されるため、インピーダンス不整合による信号の反射が低減され、３０ＧＨｚ以上の高周波信号を通過伝送することが可能となる。
【００３３】
なお、前記Ｚ０ 、Ｚ１ との関係を上記のように定めたのは、Ｚ１ ＜１．４Ｚ０ およびＺ１ ＞１．８Ｚ０ では、いずれの場合もインピーダンスの整合を図ることが難しくためである。
【００３４】
接続端子部Ｙのインピーダンスを上記の関係を満足するように定めるには、接続端子部Ｙにおいて、信号導体線２の線幅を高周波伝送線路の信号導体線２の線幅より小さくする、具体的には、高周波伝送線路Ｘの信号導体線２の幅をＷ０ 、接続端子部Ｙの信号導体線２の幅をＷ１ とした時、０．４Ｗ０ ≦Ｗ１ ≦０．８Ｗ０ 、特に０．４５Ｗ０ ≦Ｗ１ ≦０．７Ｗ０ を満足することが重要である。
【００３５】
このように、接続端子部Ｙにおける信号導体線２の線幅を高周波伝送線路Ｘの信号導体線２の線幅より小さくすることにより、接続端子部Ｙでの信号導体線２とグランド層３との結合を小さくして、断面のインピーダンスを大きくするとともに、信号の電磁界分布をマイクロストリップ線路の電磁界に近い分布からコプレーナ線路の電磁界に近い分布に変更することが可能になり、接続部での電磁界分布の変化による信号の反射を低減することができる。
【００３６】
また、インピーダンスを高める手法として、配線基板の接続端子部Ｙにおいて、前記グランド層における少なくとも前記一対の貫通導体５、５間に位置し、かつ信号導体線２に対向する領域Ｚ、言い換えれば、平面的に見て、一対の貫通導体５、５を結ぶ線分領域と信号導体線２との重なる領域Ｚを非グランド領域とすることも有効である。
【００３７】
この非グランド領域６は、前記領域Ｚを含んでいればよく、前記領域Ｚのみを非グランド領域６とすることのみならず、例えば、図２（ａ）に示すように、前記領域Ｚに加え、前記領域Ｚからグランド層３の端面までの領域を非グランド領域６とすることによって、さらに伝送損失を低減することができる。
【００３８】
また、図２（ｂ）に示すように、非グランド領域６を、前記領域Ｚを含み、前記信号導体線２の終端部に向けて、連続的にあるいは段階的に徐々に広がるように形成することが望ましい。このように、非グランド領域６を略Ｖ字状に形成することにより、配線基板の高周波伝送線路部から接続端子部までの電磁界分布の変化をスムーズにして、信号の反射を低減できる。
【００３９】
さらに、図２（ｃ）に示すように、非グランド領域６をグランド層３の貫通導体５、５に挟まれた領域のみならず、貫通導体５、５の外側の領域を前記信号導体線の終端部に向けて、連続的にあるいは段階的に徐々に広がるように形成し、言わばＷ状に形成することにより、さらに電磁界分布の変化をスムーズにして、反射を低減できる。
【００４０】
次に、本発明の配線基板の接続構造の一例として、高周波素子を搭載したパッケージを高周波回路を有する外部回路基板に実装した場合の接続構造について説明する。図３のパッケージ７は、概略断面図に示すように、誘電体基板８と蓋体９からなるキャビティ内に高周波素子１０が収納されており、また、誘電体基板８の高周波素子１０搭載面側の表面には図４の蓋体９を除いた平面図（ａ）に示すように、一端が高周波素子１０とリボンなどにより接続された入力用および出力用の２つの信号導体線１１が形成されている。
【００４１】
また、誘電体基板８の内部には、図４（ｂ）のパターン図に示すように、図２（ｃ）で説明したのと同様の端部がＷ状のグランド層１２が形成されている。この信号導体線１１とグランド層１２によってマイクロストリップ線路構造の高周波伝送線路を形成している。そして、信号導体線１１の高周波素子１０と接続された一端とは反対側の他端は、誘電体基板８を貫通し、グランド層１２に接触することなく形成されたスルーホール導体１３によって誘電体基板８の反対側表面に導出され、誘電体基板８の反対側表面に形成された信号導体線１４と電気的に接続されている。また、信号導体線１４とグランド層１２とはマイクロストリップ線路構造の高周波伝送線路Ｘを形成している。
【００４２】
誘電体基板８の反対側表面においては、図４（ｃ）の平面図に示すように、入力用および出力用の２つの信号導体線１４が形成されており、それぞれの信号導体線１４の終端部の両側には一対の接続用グランド導体１５が設けられて接続端子部Ｙが形成されており、接続用グランド導体１５は、貫通導体１６を介して誘電体基板８内部のグランド層１２と電気的に接続されている。
【００４３】
そして、かかるパッケージ７においては、図１、図２で説明したように、接続端子部Ｙにおいて信号導体線１４の線幅Ｗ１ は高周波伝送線路Ｘの線幅Ｗ０ よりも前記の関係を満足するように細く形成されており、また、接続端子部Ｙにおける信号伝送方向に垂直な断面のインピーダンスＺ１ が高周波伝送線路Ｘの信号伝送方向に垂直な断面のインピーダンスＺ０ に対して、１．４Ｚ０ ≦Ｚ１ ≦１．８Ｚ０ となるように設定してある。
【００４４】
一方、パッケージ７を実装する外部回路基板１８は、入力用、出力用としてそれぞれ個別の外部回路基板１８’、１８’’を有し、外部回路基板１８’、１８’’表面の平面図である図５（ａ）に示されるように、それらの表面には、前述のパッケージ７に対して入出力するための２つの信号導体線１９が形成され、また外部回路基板１８’、１８’’の内部にはグランド層２０が形成されており、信号導体線１９とともにマイクロストリップ線路を形成している。このグランド層２０は、図５（ｂ）に示すように、接続端子部において図４（ｂ）と同様の理由からグランド層２０の端部がＷ状に形成されている。
【００４５】
そして、入力用および出力用の各信号導体線１９の終端部には、それぞれ接続端子部が形成されており、この接続端子部において各信号導体線１９の両側には、パッケージ７の接続端子部Ｙと全く同様に一対の接続用グランド導体２１が形成されており、接続用グランド導体２１はそれぞれグランド層２０と貫通導体２２によって電気的に接続されている。
【００４６】
また、接続端子部の信号導体線１９の線幅Ｗ１ はそれ以外の高周波伝送線路における信号導体線１９の線幅Ｗ０ よりも狭く形成されており、このＷ１ 、Ｗ０ は、０．４Ｗ０ ≦Ｗ１ ≦０．８Ｗ０ を満足するように構成されている。
【００４７】
そして、外部回路基板１８においても図１乃至図３で説明したものと同様な接続端子構造からなり、すなわち接続端子部Ｙの信号伝送方向に垂直な断面のインピーダンスＺ１ が高周波伝送線路Ｘの信号伝送方向に垂直な断面のインピーダンスＺ０ に対して、１．４Ｚ０ ≦Ｚ１ ≦１．８Ｚ０ となるように設定してある。
【００４８】
そして、パッケージ７は、図３に示すように、外部回路基板１８’、１８’’に対して、各信号導体線１４、１９同士、接続用グランド導体１５、２１同士を当接し、半田リフローなどによって半田等のロウ材２４によってパッケージ７の信号導体線１４と外部回路基板１８’、１８’’の信号導体線１９と、また、パッケージ７の接続用グランド導体１５と外部回路基板１８’、１８’’の接続用グランド導体２１同士をそれぞれ電気的に接続することにより、パッケージ７を外部回路基板１８’、１８’’に表面実装される。なお、前記信号導体１４、１９間、接続用グランド導体１５、２１間は、ロウ材よりも高い融点を有するバンプやボール状の端子を介してロウ材によって接合固定することも可能である。
【００４９】
かかる実装構造によれば、パッケージ７と外部回路基板１８’、１８’’の互いの接続端子部において、上述したインピーダンス不整合による反射を抑制でき、伝送損失を低減した実装構造を提供できる。
【００５０】
上記図５（ａ）（ｂ）の外部回路基板は、１つの外部回路基板１８’，１８’’の表面にそれぞれ入力用および出力用の接続端子部が形成されたものであるが、入力用の接続端子部および出力用の接続端子部は、図５（ｃ）に示すように、１つの外部回路基板１８に形成されていてもよいが、その場合、入力側および出力側の接続端子部の間に、凹部ｂや貫通孔を設け、接続端子部Ｙの近傍に誘電体基板端面ａを形成することが望ましい。
【００５１】
なお、図４のパッケージ７において、高周波素子１０搭載側の信号導体線１１とその反対側表面の信号導体線１４との接続は、スルーホール導体１３によるものであるが、信号導体線１１と信号導体線１４との接続は、これに限定されるものではなく、例えば、グランド層１２にスロット孔（スロット線路）を形成し、このスロット孔を介して各信号導体線１１、１４の端部を対峙させることにより、両導体を電磁的に接続することも可能である。
【００５２】
また、本発明における接続端子部の構造は、少なくとも信号導体線とグランド層を具備するものであれば、あらゆる高周波伝送線路に対して適用でき、図１乃至図５に示したようなマイクロストリップ線路のみならず、グランド付きコプレーナ線路に対しても適用することができる。
【００５３】
本発明の高周波用配線基板およびその実装構造は、高周波用伝送線路に伝送される高周波信号の周波数が３０ＧＨｚ以上、特に４０ＧＨｚ以上、さらには５０ＧＨｚ以上の信号を伝送する場合において、特に有効的である。
【００５４】
【実施例】
本発明の高周波用配線基板の外部回路基板への表面実装後の伝送特性を測定した。測定に用いた評価用配線基板の構造を図６に示した。この評価用配線基板２４によれば、図６（ａ）に示すように、誘電体基板２５の実装面側表面に、２つの終端部を有する線幅０．１６ｍｍの信号導体線２６を、誘電体基板２５内部にグランド層２８を形成してマイクロストリップ線路からなる高周波伝送線路を形成した。そして、信号導体線２６の各終端部の両側に、それぞれ一対の直径０．１６ｍｍφの接続用グランド導体２７を形成し、接続用グランド導体２７とグランド層２８とを０．１０ｍｍφの貫通導体２９によって電気的に接続し接続端子部Ｙを形成した。
【００５５】
接続端子部Ｙにおける信号導体線２６の線幅Ｗ１ が異なる数種のサンプルを用意し、試料Ｎｏ．１〜７については、グランド層２８の接続端子部と対向する部分に、図６（ｂ）に示すような、略Ｗ字状の端部形状を有する非グランド領域３０を形成し、試料Ｎｏ．８、９については、非グランド領域を全く形成せずに配線基板を作成した。
【００５６】
この評価用配線基板２４を図５（ａ）（ｂ）に示したような全く同様の接続端子部パターンを表面に有する外部回路基板１８’、１８’’に半田を介して接続、実装した。この評価用配線基板２４を表面実装した外部回路基板１８’、１８’’に対して、外部回路基板の一方の接続端子部から評価用配線基板２４を経由して他方の接続端子部までの５０ＧＨｚにおける伝送特性として信号の挿入損失Ｓ２１を測定した。なお、評価用配線基板と外部回路基板は、比誘電率８．９のアルミナ基板（誘電体基板中の５０ＧＨｚの信号波長２ｍｍ）を用い、信号導体線、グランド層、接続用グランド導体、貫通導体は、いずれもタングステンメタライズによって同時焼成により形成し、表面に露出している信号導体線、接続グランド導体の表面には金メッキを施した。
【００５７】
なお、表１には、市販の電磁界シミュレータＨＦＳＳ（ＨＰ社製、バージョン５．３）を用いて計算した５０ＧＨｚにおける図６（ａ）の高周波伝送線路の信号伝送方向に垂直な断面のインピーダンスＺ０ 、接続端子部の信号伝送方向に垂直な断面のインピーダンスＺ１ 、実装後の接続部の信号伝送方向に垂直な断面に対するインピーダンスＺ２ をシミュレーションにより求め、Ｚ１ ／Ｚ０ 、Ｚ２ ／Ｚ０ を表１に示した。
【００５８】
【表１】
表１の結果から明らかなように、接続端子部の信号伝送方向に垂直な断面のインピーダンスＺ１ が高周波伝送線路の信号伝送方向に垂直な断面のインピーダンスＺ０ に対し１．４Ｚ０ より小さい試料Ｎｏ．１、２と、Ｚ１ が１．８Ｚ０ より大きい試料Ｎｏ．７では、実装後の挿入損失が大きいものであった。
【００６０】
これに対し、本発明の範囲内である試料Ｎｏ．３〜６、８，９は、挿入損失が低減できることがわかった。また、試料Ｎｏ．４、５、８、９の比較から、非グランド領域を設けた場合、インピーダンスを高めることができ、それによってさらに挿入損失を低減できることがわかった。
【００６１】
このように、従来の高周波回路設計のように、接続端子部断面のインピーダンスＺ１ と高周波伝送線路断面のインピーダンスＺ０ を整合させず、また実装後の接続部断面のインピーダンスＺ２ を高周波伝送線路断面のインピーダンスＺ０ に整合させずに、実装前の配線基板の接続端子部の信号伝送方向に垂直な断面のインピーダンスＺ１ を高周波伝送線路の信号伝送方向に垂直な断面のインピーダンスＺ０ に対して、１．４Ｚ０ ≦Ｚ１ ≦１．８Ｚ０ の関係を満足するように設定することによって実装後の伝送損失が低減されることがわかる。
【００６２】
【発明の効果】
以上詳述した通り、本発明によれば、誘電体基板表面に信号導体線と、誘電体基板の内部あるいは裏面にグランド層を具備する高周波用配線基板において、接続端子部の信号導体線の両側に接続用グランド導体を形成し、接続用グランド導体とグランド層を貫通導体で接続し、その信号導体線の線幅を高周波伝送線路の線幅よりも特定の範囲で狭くするとともに、高周波伝送線路の接続部における信号伝送方向に垂直な断面のインピーダンスを高周波伝送線路の信号伝送方向に垂直な断面のインピーダンスより大きくすることにより、周波数３０ＧＨｚ以上の信号を伝送させる場合においても、実際の高周波信号に対する接続部のインピーダンスと高周波伝送線路のインピーダンスとを整合させることができ、外部回路との接続部における高周波信号の伝送損失を低減できる。
【図面の簡単な説明】
【図１】本発明の高周波用配線基板の一例を説明するためのもので、（ａ）誘電体基板表面の接続端子部付近の平面図および（ｂ）その概略断面図である。
【図２】（ａ）（ｂ）（ｃ）は、いずれも本発明の配線基板の好適例におけるグランド層のパターンを示す図である。
【図３】本発明の高周波用配線基板の一例としてパッケージの接続構造の一例を説明するための概略断面図である。
【図４】図３のパッケージにおける（ａ）誘電体基板表面の平面図、（ｂ）グランド層のパターン図、（ｃ）誘電体基板裏面の平面図を示す。
【図５】パッケージを実装する外部回路基板の構造を説明するための（ａ）平面図、（ｂ）グランド層のパターン図および（ｃ）他の外部回路基板の平面図を示す。
【図６】評価用配線基板の構造を説明するための（ａ）実装面側表面の平面図、（ｂ）グランド層のパターン図を示す。
【図７】従来のメタルパッケージの構造を説明するための（ａ）平面図、（ｂ）断面図を示す。
【図８】従来の表面実装型高周波用パッケージの構造を説明するための概略断面図である。
【図９】図８のパッケージの（ａ）グランド層のパターン図、（ｂ）誘電体基板実装面側表面の平面図、（ｃ）パッケージを実装する外部回路基板の平面図である。
【符号の説明】
１ 誘電体基板
２ 信号導体線
３ グランド層
４ 接続用グランド導体
５ 貫通導体
６ 非グランド領域
Ｘ 高周波伝送線路
Ｙ 接続端子部
Claims (7)
- 誘電体基板と、該誘電体基板表面に形成された信号導体線と、前記信号導体線と平行して前記誘電体基板の内部又は裏面に形成されたグランド層から形成される高周波伝送線路を具備するとともに、該高周波伝送線路の終端部に他の高周波回路と接続するための接続端子部を形成してなる高周波用配線基板であって、
前記接続端子部における前記信号導体線両側の前記誘電体基板表面に一対の接続用グランド導体を形成し、該一対の接続用グランド導体を前記誘電体基板を貫通して形成された一対の貫通導体によってそれぞれ前記グランド層と接続するとともに、
前記接続端子部における信号導体線の線幅をＷ１ 、前記高周波伝送線路の信号導体線の線幅をＷ０ とした時、０．４Ｗ０ ≦Ｗ１ ≦０．８Ｗ０ を満足し、且つ前記接続端子部のインピーダンスをＺ１ 、前記高周波伝送線路のインピーダンスをＺ０ とした時、１．４Ｚ０ ≦Ｚ１ ≦１．８Ｚ０ の関係を満足することを特徴とする高周波用配線基板。 - 前記グランド層における少なくとも前記一対の貫通導体間に位置し、かつ前記信号導体線と対向する領域に非グランド領域を設けたことを特徴とする請求項１記載の高周波用配線基板。
- 前記接続端子部が、ロウ材を介して他の高周波回路と接続される請求項１又は請求項２記載の高周波用配線基板。
- 前記高周波伝送線路に、３０ＧＨｚ以上の周波数の信号が伝送される請求項１乃至３のいずれか記載の高周波用配線基板。
- 誘電体基板と、該誘電体基板表面に形成された信号導体線と、前記信号導体線と平行して前記誘電体基板の内部又は裏面に形成されたグランド層とを有し、３０ＧＨｚ以上の高周波信号が伝送される高周波伝送線路を具備するとともに、該高周波伝送線路の終端部に他の高周波回路を接続するための接続端子部を形成してなる２つの高周波用配線基板を具備し、該２つの高周波用配線基板とを接続する構造であって、
前記２つの高周波用配線基板の前記接続端子部における前記信号導体線両側の前記誘電体基板表面に一対の接続用グランド導体を形成し、該一対の接続用グランド導体を前記誘電体基板を貫通して形成された一対の貫通導体によってそれぞれ前記グランド層と接続するとともに、
前記接続端子部における信号導体線の線幅をＷ１ 、前記高周波伝送線路の信号導体線の線幅をＷ０ とした時、０．４Ｗ０ ≦Ｗ１ ≦０．８Ｗ０ を満足し、且つ前記接続端子部のインピーダンスをＺ１ 、前記高周波伝送線路のインピーダンスをＺ０ とした時、１．４Ｚ０ ≦Ｚ１ ≦１．８Ｚ０ の関係を満足してなり、
前記２つの高周波用配線基板における信号導体線同士および一対の接続用グランド導体同士をそれぞれロウ材を介して接続したことを特徴とする高周波用配線基板の接続構造。 - 前記２つの高周波用配線基板における前記接続端子部の前記グランド層において、少なくとも前記一対の貫通導体間に位置し、かつ前記信号導体線と対向する領域を非グランド領域としたことを特徴とする請求項５記載の高周波用配線基板の接続構造。
- 前記高周波伝送線路に、３０ＧＨｚ以上の周波数の信号が伝送される請求項５又は請求項６記載の高周波用配線基板の接続構造。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22795999A JP3619396B2 (ja) | 1999-08-11 | 1999-08-11 | 高周波用配線基板および接続構造 |
| US09/636,054 US6501352B1 (en) | 1999-08-11 | 2000-08-10 | High frequency wiring board and its connecting structure |
| DE60035553T DE60035553T2 (de) | 1999-08-11 | 2000-08-10 | Hochfrequenzschaltungsplatte und seine Verbindungsstruktur |
| EP00117130A EP1081989B1 (en) | 1999-08-11 | 2000-08-10 | High frequency wiring board and its connecting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22795999A JP3619396B2 (ja) | 1999-08-11 | 1999-08-11 | 高周波用配線基板および接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053511A JP2001053511A (ja) | 2001-02-23 |
| JP3619396B2 true JP3619396B2 (ja) | 2005-02-09 |
Family
ID=16868949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22795999A Expired - Fee Related JP3619396B2 (ja) | 1999-08-11 | 1999-08-11 | 高周波用配線基板および接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3619396B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030084511A (ko) * | 2002-04-27 | 2003-11-01 | 삼성전자주식회사 | 타이 바의 부하효과를 보상하는 수단을 구비한 반도체메모리 모듈 |
| JP4745943B2 (ja) * | 2006-11-30 | 2011-08-10 | 京セラ株式会社 | 電子回路、送信器、受信器、送受信器 |
| JP4921498B2 (ja) * | 2009-01-28 | 2012-04-25 | 日本電信電話株式会社 | 半導体パッケージおよびその実装方法 |
| JP5686630B2 (ja) * | 2011-02-28 | 2015-03-18 | 三菱電機株式会社 | プリント配線板、光通信モジュール、光通信装置、モジュール装置および演算処理装置 |
| JP5950764B2 (ja) * | 2012-08-30 | 2016-07-13 | 三菱電機株式会社 | プリント配線板 |
| JP6090480B2 (ja) * | 2014-02-04 | 2017-03-08 | 株式会社村田製作所 | 高周波信号伝送線路及び電子機器 |
| US9603250B2 (en) * | 2014-02-28 | 2017-03-21 | Fujitsu Limited | Electromagnetic field manipulation around vias |
-
1999
- 1999-08-11 JP JP22795999A patent/JP3619396B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053511A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057600A (en) | Structure for mounting a high-frequency package | |
| JPH10242716A (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| US6501352B1 (en) | High frequency wiring board and its connecting structure | |
| JPWO2004075336A1 (ja) | 高周波回路 | |
| JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
| EP1585184B1 (en) | Direct current cut structure | |
| JP3631667B2 (ja) | 配線基板およびその導波管との接続構造 | |
| JP3217677B2 (ja) | 高周波用半導体装置 | |
| JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
| JP3619398B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3008939B1 (ja) | 高周波回路基板 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3347640B2 (ja) | 高周波用伝送線路 | |
| JP3619397B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3046287B1 (ja) | 接続端子構造 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
| JP3681950B2 (ja) | 配線基板およびその導波管との接続構造 | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
| JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
| JP2002198712A (ja) | 導波管変換基板及び高周波モジュール | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP2001099887A (ja) | 測定用伝送線路基板とそれを用いた高周波部品の特性測定方法 | |
| JP2001189405A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |