JP3607684B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3607684B2 JP3607684B2 JP2002083540A JP2002083540A JP3607684B2 JP 3607684 B2 JP3607684 B2 JP 3607684B2 JP 2002083540 A JP2002083540 A JP 2002083540A JP 2002083540 A JP2002083540 A JP 2002083540A JP 3607684 B2 JP3607684 B2 JP 3607684B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- phosphorus
- semiconductor device
- manufacturing
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 59
- 229920005591 polysilicon Polymers 0.000 claims description 59
- 230000003647 oxidation Effects 0.000 claims description 34
- 238000007254 oxidation reaction Methods 0.000 claims description 34
- 229910052739 hydrogen Inorganic materials 0.000 claims description 33
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 31
- 239000001257 hydrogen Substances 0.000 claims description 30
- 229910052698 phosphorus Inorganic materials 0.000 claims description 30
- 239000011574 phosphorus Substances 0.000 claims description 30
- 229910052721 tungsten Inorganic materials 0.000 claims description 20
- 239000010937 tungsten Substances 0.000 claims description 20
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 19
- 241000293849 Cordylanthus Species 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 239000003870 refractory metal Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ゲート酸化膜上にリンがドープされたポリシリコンを形成し、このポリシリコン上に高融点金属あるいは高融点金属とシリコンとの化合物を形成することにより、積層ゲート電極を有する半導体装置を製造するための製造方法に関する
【０００２】
【従来の技術】
次世代のＭＯＳトランジスタのゲート電極として、ポリシリコンとタングステンからなるタングステン・ポリメタル構造が期待されている。タングステン・ポリメタルゲートは現在主流であるタングステン・ポリサイドゲート（ポリシリコン、及びタングステンとシリコンとの化合物の積層構造）に比べ極めて低抵抗であり、半導体集積回路においては次のような利点をもつ。
【０００３】
第１に、微細化に対し有利な点である。ポリサイド構造では抵抗値の問題からいって、さらなる微細化は困難な状況となっている。同一構造であれば微細化に反比例して抵抗値が増大するからである。ポリメタル構造をとることにより、微細化に際し抵抗値という障壁を取り除くことができる。
【０００４】
第２に、高速デバイスの実現が可能な点である。デバイスの速度を支配する要因としてゲート抵抗の占める割合は決して小さくない。ポリメタルゲートによりゲート抵抗に起因する遅延を最小化することにより高速デバイスを実現できる。
【０００５】
【発明が解決しようとする課題】
本発明者らは、他社に先駆け、タングステン・ポリメタルゲート技術の量産適用に成功した。しかしながら、そこでゲートポリシリコン／ゲート酸化膜が剥離する不良が発生した。一般に、ポリシリコン／酸化膜の密着性は極めて良好とされており、この様な不良は、過去においても例をみない。剥離が生じた箇所ではＭＯＳトランジスタのしきい値電圧が上昇してしまい、回路が正常に動作しない。
【０００６】
調査の結果、不良の主原因はウエット水素酸化（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ酸化）によるポリシリコン／酸化膜接着強度の低下にあることが分かった。最終的には、ウエット水素酸化によるバーズビーク応力が契機となって剥離に至る。
【０００７】
本発明者らが不良のプロセス依存を調査した結果、不良発生率はポリシリコン中のリン濃度に大きく依存していることが判明した。そして、リン濃度を低下させることでポリシリコン／酸化膜の接着強度を大きく改善できることが分かった。
【０００８】
そこで、本発明は、このような知見に鑑みて成されたものであり、その目的とするところは、ポリシリコン／酸化膜の接着強度を大きく改善することが可能な半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明では、ゲート酸化膜上にリンがドープされたポリシリコンを形成し、このポリシリコン上に高融点金属あるいは高融点金属とシリコンとの化合物を形成することにより、積層ゲート電極を有する半導体装置を製造する製造方法において、上記積層ゲート電極のゲート長を実質的に０．１μｍに設定し、上記ポリシリコンとゲート酸化膜との界面におけるポリシリコン中のリンの濃度が１×１０２０（１／ｃｍ３）以下になるように上記リンをポリシリコン中にドープし、その後、水蒸気を含むウエット水素雰囲気中で熱酸化を行うことを特徴とする。
【００１０】
ここで、前記ウエット水素雰囲気は、Ｈ２ＯとＨ２の混合雰囲気である。好ましくは、前記ウエット水素雰囲気は前記水蒸気を５〜１０％含み、温度８００〜９００度及び膜厚３〜５ｎｍの条件下で熱酸化を行う。
【００１１】
このような条件の下、前記ウエット水素雰囲気中での熱酸化の際に、前記ポリシリコンの下方の端部にバーズビークが形成される。このバーズビークは、前記ポリシリコンの端部へ電界が集中するのを緩和するために形成される。
【００１２】
また、前記の濃度を有するリンは、前記バーズビークの応力によって生じる前記ポリシリコンとゲート酸化膜との間の接着強度の低下を抑制するためにドープされる。
【００１３】
前記ポリシリコン中のリンの濃度は、ゲート電極の上層に向かって、実質的に均一であることが好ましい。この場合、前記リンの濃度は、例えば、１×１０２０（１／ｃｍ３）である。あるいは、前記ポリシリコン中のリンの濃度は、ゲート電極の上層に向かって、連続的または不連続的に増加するようにしても良い。ここで、前記高融点金属は、タングステンを含む。
【００１４】
【作用】
上述のように、本発明では、上層の高融点金属、あるいは高融点金属とシリコンとの化合物（いわゆるシリサイド）、及び下層のリンドープポリシリコンからなる積層ゲート電極を採用するＭＯＳ半導体集積回路において、ポリシリコン／ゲート酸化膜界面のポリシリコン中リン濃度を２×１０２０（１／ｃｍ３）（つまり、２Ｅ２０（１／ｃｍ３））以下とすることで、ウエット水素酸化（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ酸化）工程でのポリシリコン／酸化膜密着強度の低下を抑制して良好な歩留まりを得るようにすることを特徴とする。ここで、ウエット水素酸化（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ酸化）とは、Ｈ２Ｏ／Ｈ２の混合雰囲気中で行われる熱酸化のことをいう。
【００１５】
【発明の実施の形態】
本発明の実施の形態を、図面を参照しながら以下に詳述する。
【００１６】
（第１の実施の形態）
図１は素子分離・ウェル形成工程を示したものである。
【００１７】
まず、シリコン基板１０１中に素子分離領域１０２を形成する。素子分離としては、深さ２５０ｎｍ程度のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）が一般的である。
【００１８】
次に、不純物１０３をイオン打ち込み技術によりシリコン基板１０１中へ導入しウェルとする。必要に応じてＭＯＳトランジスタのしきい値調整を目的としたイオン打ち込みもなされる。これらのイオン打ち込みはフォトリソグラフィー技術によって所望の領域に対してのみ選択的になされる。
【００１９】
これらのイオン打ち込みが一通り完了した段階で、不純物の活性化を目的として９００度，１０分程度の熱処理を行う。
【００２０】
次に、ゲート電極を形成する。図２はゲート電極形成後の断面を示している。
【００２１】
まず、熱酸化法により厚さ７ｎｍ程度のゲート酸化膜１０４を形成しゲート絶縁膜とする。次に、ＬＰ−ＣＶＤ法（減圧ＣＶＤ法）によりリンドープポリシリコン１０５を、さらにスパッタ法によってタングステン１０６をそれぞれ成長させる。この際、膜厚はリンドープポリシリコン１０５が１００ｎｍ程度、タングステン１０６は８０ｎｍ程度が一般的である。
【００２２】
ここで、リンドープポリシリコン１０５のリン濃度はゲート酸化膜１０４／リンドープポリシリコン１０５の界面において２Ｅ２０（１／ｃｍ３）（つまり、２×１０２０（１／ｃｍ３））以下でなければならない。第１の実施の形態では、図７に示すように、リン濃度は１Ｅ２０（１／ｃｍ３）（つまり、１×１０２０（１／ｃｍ３））で均一な分布とする。
【００２３】
なお、図２には示されていないが、リンドープポリシリコン１０５とタングステン１０６の間にＷＮ（窒化タングステン）などのバリアメタルを挟み込み素子の熱的安定性を確保する場合もある。また、これも図２には示されていないが、タングステン１０６のさらに上層に絶縁膜を設けることもある。
【００２４】
これらの膜をフォトリソグラフィー技術及び異方性エッチング技術の組み合わせによりパターニングする。ゲート長としては０．１０μｍ程度が典型的である。
【００２５】
次に、図３を参照して、ウエット水素酸化（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ酸化）工程について説明する。
【００２６】
本工程では、水蒸気を５〜１０％含むウエット水素雰囲気１０９中で３〜５ｎｍ程度の熱酸化を行う。処理温度は８００〜９００度が適当である。ウエット水素酸はＨ２ＯとＨ２の混合雰囲気を意味しており、その圧力・温度を適当に選ぶことでタングステンを酸化せずにシリコン（ポリシリコンを含む）のみを酸化することができる。
【００２７】
これは、タングステン、シリコンに関する酸化・還元反応の平衡定数の違いを利用した技術で選択酸化とも呼ばれる。
【００２８】
このウエット水素酸化は、バーズビーク１０７の形成による素子の信頼性向上を主な目的としている。バーズビーク１０７によりゲート端への電界集中を緩和できるからである。
【００２９】
次に、本発明と従来技術との比較を行う。ここで、従来技術でのウエット水素酸化後の断面を図４に示す。ゲート酸化膜１０４／リンドープポリシリコン１０５の間に空洞１１０が生じている。このような空洞１１０があるとＭＯＳトランジスタのしきい値電圧が上昇し歩留まりが低下する。
【００３０】
本発明による空洞１１０がないＭＯＳトランジスタの特性と、従来技術での空洞１１０があるときの特性を比較して図５に示す。図５において、横軸はゲート電圧であり、縦軸はドレイン電流である。
【００３１】
以下、空洞１１０が生ずる機構を説明する。
【００３２】
本発明者らが調査したリンドープポリシリコン１０５／ゲート酸化膜１０４の接着強度とウエット水素酸化の関係を図６に示す。横軸はウエット水素（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ）の酸化時間（または酸化膜厚）、縦軸はリンドープポリシリコン／酸化膜の接着強度である。
【００３３】
図６から、ウエット水素酸化が進むにつれポリシリコン／酸化膜の接着強度は徐々に低下することが分かる。また、その接着強度はポリシリコン中のリン濃度に大きく依存し、リン濃度が小さいほど接着強度が大きい。
【００３４】
従来技術では、リンドープポリシリコン１０５中のリン濃度は典型的には４Ｅ２０（１／ｃｍ３）と高かった。このとき、図６に示したようにウエット水素酸化が進むに従いポリシリコン／酸化膜接着強度が徐々に低下する。
【００３５】
ところで、図３に示すように、ウエット水素酸化ではバーズビーク１０７が形成されることは前述した。このバーズビーク１０７により応力１０８が生ずる。最終的には、リンドープポリシリコン１０５／ゲート酸化膜１０４の接着強度が不十分な状態でバーズビーク１０７の応力１０８が加わる結果、リンドープポリシリコン１０５／ゲート酸化膜１０４の剥離に至り空洞１１０（図４参照）が生ずる。
【００３６】
一方、図６に示すように、本発明の第１の実施の形態によりリン濃度を１Ｅ２０（１／ｃｍ３）とした場合、ウエット水素酸化によりやはり接着強度は低下するものの、従来技術に比べれば十分に大きい接着強度を確保できる。このため、リンドープポリシリコン１０５／ゲート酸化膜１０４の剥離は生じず、良好な歩留まりを得ることができる。
【００３７】
以上、リンドープポリシリコン１０５／タングステン１０６の積層ゲート電極を例にとって説明したが、実際には上部電極は任意の高融点金属、あるいは高融点金属とシリコンの化合物（いわゆるシリサイド）でよい。本発明においてはウエット水素（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ）酸化を用いることが本質だからである。
【００３８】
（第２の実施の形態）
図７に示すように、リンドープポリシリコン１０５のリン濃度分布を、ゲート酸化膜１０４の界面側で低濃度、タングステン１０６の界面側で高濃度とする。この時の接着強度は図６に示した通りである。
【００３９】
ここで、タングステン１０６側を高濃度とするのは、リンドープポリシリコン１０５／タングステン１０６の界面抵抗を低く維持するためである。この場合にも従来のポリシリコン１０５中のリン濃度４Ｅ２０（１／ｃｍ３）に比べると十分大きい接着強度が得られる。接着強度が第１の実施の形態で示した１Ｅ２０（１／ｃｍ３）均一の場合よりも低下するのは、ウエット水素酸化中にリンが再分布してゲート酸化膜１０４側のリン濃度が上昇するためである。
【００４０】
なお、ここではリン濃度分布が連続的な場合を例に取って説明したが、階段状に不連続的変化を呈する濃度分布であっても問題のないことは言うまでもない。
【００４１】
【発明の効果】
本発明によれば、ポリシリコン／酸化膜の接着強度を大きく改善することが可能な半導体装置の製造方法を提供することができる。具体的には、ウエット水素酸化工程でのポリシリコン／酸化膜密着強度の低下を抑制して良好な歩留まりを得ることができる。
【図面の簡単な説明】
【図１】素子分離及びウェル形成工程を示す図である。
【図２】ゲート電極形成後の断面を示す図である。
【図３】ウエット水素（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ）酸化工程を示す図である。
【図４】従来技術におけるウエット水素酸化後の断面を示す図である。
【図５】本発明と従来技術との間でＭＯＳトランジスタの特性を比較した図である。
【図６】リンドープポリシリコン／酸化膜の接着強度とウエット水素酸化の関係を示す図である。
【図７】リンドープポリシリコンのリン濃度分布を示す図である。
【符号の説明】
１０１ シリコン基板
１０２ 素子分離領域
１０３ 不純物イオン
１０４ ゲート酸化膜
１０５ リンドープポリシリコン
１０６ タングステン
１０７ バーズビーク
１０８ 応力方向
１０９ ウエット水素（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ）雰囲気
１１０ 空洞
【発明の属する技術分野】
本発明は、ゲート酸化膜上にリンがドープされたポリシリコンを形成し、このポリシリコン上に高融点金属あるいは高融点金属とシリコンとの化合物を形成することにより、積層ゲート電極を有する半導体装置を製造するための製造方法に関する
【０００２】
【従来の技術】
次世代のＭＯＳトランジスタのゲート電極として、ポリシリコンとタングステンからなるタングステン・ポリメタル構造が期待されている。タングステン・ポリメタルゲートは現在主流であるタングステン・ポリサイドゲート（ポリシリコン、及びタングステンとシリコンとの化合物の積層構造）に比べ極めて低抵抗であり、半導体集積回路においては次のような利点をもつ。
【０００３】
第１に、微細化に対し有利な点である。ポリサイド構造では抵抗値の問題からいって、さらなる微細化は困難な状況となっている。同一構造であれば微細化に反比例して抵抗値が増大するからである。ポリメタル構造をとることにより、微細化に際し抵抗値という障壁を取り除くことができる。
【０００４】
第２に、高速デバイスの実現が可能な点である。デバイスの速度を支配する要因としてゲート抵抗の占める割合は決して小さくない。ポリメタルゲートによりゲート抵抗に起因する遅延を最小化することにより高速デバイスを実現できる。
【０００５】
【発明が解決しようとする課題】
本発明者らは、他社に先駆け、タングステン・ポリメタルゲート技術の量産適用に成功した。しかしながら、そこでゲートポリシリコン／ゲート酸化膜が剥離する不良が発生した。一般に、ポリシリコン／酸化膜の密着性は極めて良好とされており、この様な不良は、過去においても例をみない。剥離が生じた箇所ではＭＯＳトランジスタのしきい値電圧が上昇してしまい、回路が正常に動作しない。
【０００６】
調査の結果、不良の主原因はウエット水素酸化（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ酸化）によるポリシリコン／酸化膜接着強度の低下にあることが分かった。最終的には、ウエット水素酸化によるバーズビーク応力が契機となって剥離に至る。
【０００７】
本発明者らが不良のプロセス依存を調査した結果、不良発生率はポリシリコン中のリン濃度に大きく依存していることが判明した。そして、リン濃度を低下させることでポリシリコン／酸化膜の接着強度を大きく改善できることが分かった。
【０００８】
そこで、本発明は、このような知見に鑑みて成されたものであり、その目的とするところは、ポリシリコン／酸化膜の接着強度を大きく改善することが可能な半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明では、ゲート酸化膜上にリンがドープされたポリシリコンを形成し、このポリシリコン上に高融点金属あるいは高融点金属とシリコンとの化合物を形成することにより、積層ゲート電極を有する半導体装置を製造する製造方法において、上記積層ゲート電極のゲート長を実質的に０．１μｍに設定し、上記ポリシリコンとゲート酸化膜との界面におけるポリシリコン中のリンの濃度が１×１０２０（１／ｃｍ３）以下になるように上記リンをポリシリコン中にドープし、その後、水蒸気を含むウエット水素雰囲気中で熱酸化を行うことを特徴とする。
【００１０】
ここで、前記ウエット水素雰囲気は、Ｈ２ＯとＨ２の混合雰囲気である。好ましくは、前記ウエット水素雰囲気は前記水蒸気を５〜１０％含み、温度８００〜９００度及び膜厚３〜５ｎｍの条件下で熱酸化を行う。
【００１１】
このような条件の下、前記ウエット水素雰囲気中での熱酸化の際に、前記ポリシリコンの下方の端部にバーズビークが形成される。このバーズビークは、前記ポリシリコンの端部へ電界が集中するのを緩和するために形成される。
【００１２】
また、前記の濃度を有するリンは、前記バーズビークの応力によって生じる前記ポリシリコンとゲート酸化膜との間の接着強度の低下を抑制するためにドープされる。
【００１３】
前記ポリシリコン中のリンの濃度は、ゲート電極の上層に向かって、実質的に均一であることが好ましい。この場合、前記リンの濃度は、例えば、１×１０２０（１／ｃｍ３）である。あるいは、前記ポリシリコン中のリンの濃度は、ゲート電極の上層に向かって、連続的または不連続的に増加するようにしても良い。ここで、前記高融点金属は、タングステンを含む。
【００１４】
【作用】
上述のように、本発明では、上層の高融点金属、あるいは高融点金属とシリコンとの化合物（いわゆるシリサイド）、及び下層のリンドープポリシリコンからなる積層ゲート電極を採用するＭＯＳ半導体集積回路において、ポリシリコン／ゲート酸化膜界面のポリシリコン中リン濃度を２×１０２０（１／ｃｍ３）（つまり、２Ｅ２０（１／ｃｍ３））以下とすることで、ウエット水素酸化（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ酸化）工程でのポリシリコン／酸化膜密着強度の低下を抑制して良好な歩留まりを得るようにすることを特徴とする。ここで、ウエット水素酸化（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ酸化）とは、Ｈ２Ｏ／Ｈ２の混合雰囲気中で行われる熱酸化のことをいう。
【００１５】
【発明の実施の形態】
本発明の実施の形態を、図面を参照しながら以下に詳述する。
【００１６】
（第１の実施の形態）
図１は素子分離・ウェル形成工程を示したものである。
【００１７】
まず、シリコン基板１０１中に素子分離領域１０２を形成する。素子分離としては、深さ２５０ｎｍ程度のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）が一般的である。
【００１８】
次に、不純物１０３をイオン打ち込み技術によりシリコン基板１０１中へ導入しウェルとする。必要に応じてＭＯＳトランジスタのしきい値調整を目的としたイオン打ち込みもなされる。これらのイオン打ち込みはフォトリソグラフィー技術によって所望の領域に対してのみ選択的になされる。
【００１９】
これらのイオン打ち込みが一通り完了した段階で、不純物の活性化を目的として９００度，１０分程度の熱処理を行う。
【００２０】
次に、ゲート電極を形成する。図２はゲート電極形成後の断面を示している。
【００２１】
まず、熱酸化法により厚さ７ｎｍ程度のゲート酸化膜１０４を形成しゲート絶縁膜とする。次に、ＬＰ−ＣＶＤ法（減圧ＣＶＤ法）によりリンドープポリシリコン１０５を、さらにスパッタ法によってタングステン１０６をそれぞれ成長させる。この際、膜厚はリンドープポリシリコン１０５が１００ｎｍ程度、タングステン１０６は８０ｎｍ程度が一般的である。
【００２２】
ここで、リンドープポリシリコン１０５のリン濃度はゲート酸化膜１０４／リンドープポリシリコン１０５の界面において２Ｅ２０（１／ｃｍ３）（つまり、２×１０２０（１／ｃｍ３））以下でなければならない。第１の実施の形態では、図７に示すように、リン濃度は１Ｅ２０（１／ｃｍ３）（つまり、１×１０２０（１／ｃｍ３））で均一な分布とする。
【００２３】
なお、図２には示されていないが、リンドープポリシリコン１０５とタングステン１０６の間にＷＮ（窒化タングステン）などのバリアメタルを挟み込み素子の熱的安定性を確保する場合もある。また、これも図２には示されていないが、タングステン１０６のさらに上層に絶縁膜を設けることもある。
【００２４】
これらの膜をフォトリソグラフィー技術及び異方性エッチング技術の組み合わせによりパターニングする。ゲート長としては０．１０μｍ程度が典型的である。
【００２５】
次に、図３を参照して、ウエット水素酸化（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ酸化）工程について説明する。
【００２６】
本工程では、水蒸気を５〜１０％含むウエット水素雰囲気１０９中で３〜５ｎｍ程度の熱酸化を行う。処理温度は８００〜９００度が適当である。ウエット水素酸はＨ２ＯとＨ２の混合雰囲気を意味しており、その圧力・温度を適当に選ぶことでタングステンを酸化せずにシリコン（ポリシリコンを含む）のみを酸化することができる。
【００２７】
これは、タングステン、シリコンに関する酸化・還元反応の平衡定数の違いを利用した技術で選択酸化とも呼ばれる。
【００２８】
このウエット水素酸化は、バーズビーク１０７の形成による素子の信頼性向上を主な目的としている。バーズビーク１０７によりゲート端への電界集中を緩和できるからである。
【００２９】
次に、本発明と従来技術との比較を行う。ここで、従来技術でのウエット水素酸化後の断面を図４に示す。ゲート酸化膜１０４／リンドープポリシリコン１０５の間に空洞１１０が生じている。このような空洞１１０があるとＭＯＳトランジスタのしきい値電圧が上昇し歩留まりが低下する。
【００３０】
本発明による空洞１１０がないＭＯＳトランジスタの特性と、従来技術での空洞１１０があるときの特性を比較して図５に示す。図５において、横軸はゲート電圧であり、縦軸はドレイン電流である。
【００３１】
以下、空洞１１０が生ずる機構を説明する。
【００３２】
本発明者らが調査したリンドープポリシリコン１０５／ゲート酸化膜１０４の接着強度とウエット水素酸化の関係を図６に示す。横軸はウエット水素（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ）の酸化時間（または酸化膜厚）、縦軸はリンドープポリシリコン／酸化膜の接着強度である。
【００３３】
図６から、ウエット水素酸化が進むにつれポリシリコン／酸化膜の接着強度は徐々に低下することが分かる。また、その接着強度はポリシリコン中のリン濃度に大きく依存し、リン濃度が小さいほど接着強度が大きい。
【００３４】
従来技術では、リンドープポリシリコン１０５中のリン濃度は典型的には４Ｅ２０（１／ｃｍ３）と高かった。このとき、図６に示したようにウエット水素酸化が進むに従いポリシリコン／酸化膜接着強度が徐々に低下する。
【００３５】
ところで、図３に示すように、ウエット水素酸化ではバーズビーク１０７が形成されることは前述した。このバーズビーク１０７により応力１０８が生ずる。最終的には、リンドープポリシリコン１０５／ゲート酸化膜１０４の接着強度が不十分な状態でバーズビーク１０７の応力１０８が加わる結果、リンドープポリシリコン１０５／ゲート酸化膜１０４の剥離に至り空洞１１０（図４参照）が生ずる。
【００３６】
一方、図６に示すように、本発明の第１の実施の形態によりリン濃度を１Ｅ２０（１／ｃｍ３）とした場合、ウエット水素酸化によりやはり接着強度は低下するものの、従来技術に比べれば十分に大きい接着強度を確保できる。このため、リンドープポリシリコン１０５／ゲート酸化膜１０４の剥離は生じず、良好な歩留まりを得ることができる。
【００３７】
以上、リンドープポリシリコン１０５／タングステン１０６の積層ゲート電極を例にとって説明したが、実際には上部電極は任意の高融点金属、あるいは高融点金属とシリコンの化合物（いわゆるシリサイド）でよい。本発明においてはウエット水素（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ）酸化を用いることが本質だからである。
【００３８】
（第２の実施の形態）
図７に示すように、リンドープポリシリコン１０５のリン濃度分布を、ゲート酸化膜１０４の界面側で低濃度、タングステン１０６の界面側で高濃度とする。この時の接着強度は図６に示した通りである。
【００３９】
ここで、タングステン１０６側を高濃度とするのは、リンドープポリシリコン１０５／タングステン１０６の界面抵抗を低く維持するためである。この場合にも従来のポリシリコン１０５中のリン濃度４Ｅ２０（１／ｃｍ３）に比べると十分大きい接着強度が得られる。接着強度が第１の実施の形態で示した１Ｅ２０（１／ｃｍ３）均一の場合よりも低下するのは、ウエット水素酸化中にリンが再分布してゲート酸化膜１０４側のリン濃度が上昇するためである。
【００４０】
なお、ここではリン濃度分布が連続的な場合を例に取って説明したが、階段状に不連続的変化を呈する濃度分布であっても問題のないことは言うまでもない。
【００４１】
【発明の効果】
本発明によれば、ポリシリコン／酸化膜の接着強度を大きく改善することが可能な半導体装置の製造方法を提供することができる。具体的には、ウエット水素酸化工程でのポリシリコン／酸化膜密着強度の低下を抑制して良好な歩留まりを得ることができる。
【図面の簡単な説明】
【図１】素子分離及びウェル形成工程を示す図である。
【図２】ゲート電極形成後の断面を示す図である。
【図３】ウエット水素（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ）酸化工程を示す図である。
【図４】従来技術におけるウエット水素酸化後の断面を示す図である。
【図５】本発明と従来技術との間でＭＯＳトランジスタの特性を比較した図である。
【図６】リンドープポリシリコン／酸化膜の接着強度とウエット水素酸化の関係を示す図である。
【図７】リンドープポリシリコンのリン濃度分布を示す図である。
【符号の説明】
１０１ シリコン基板
１０２ 素子分離領域
１０３ 不純物イオン
１０４ ゲート酸化膜
１０５ リンドープポリシリコン
１０６ タングステン
１０７ バーズビーク
１０８ 応力方向
１０９ ウエット水素（Ｗｅｔ−Ｈｙｄｒｏｇｅｎ）雰囲気
１１０ 空洞
Claims (10)
- ゲート酸化膜上にリンがドープされたポリシリコンを形成し、このポリシリコン上に高融点金属あるいは高融点金属とシリコンとの化合物を形成することにより、積層ゲート電極を有する半導体装置を製造する製造方法において、
上記積層ゲート電極のゲート長を実質的に０．１μｍに設定し、
上記ポリシリコンとゲート酸化膜との界面におけるポリシリコン中のリンの濃度が１×１０ ２０ （１／ｃｍ ３ ）以下になるように上記リンをポリシリコン中にドープし、
その後、水蒸気を含むウエット水素雰囲気中で熱酸化を行うことを特徴とする半導体装置の製造方法。 - 前記ウエット水素雰囲気は、Ｈ２ＯとＨ２の混合雰囲気であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記ウエット水素雰囲気は前記水蒸気を５〜１０％含み、温度８００〜９００度及び膜厚３〜５ｎｍの条件下で熱酸化を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記ウエット水素雰囲気中での熱酸化の際に、前記ポリシリコンの下方の端部にバーズビークが形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記バーズビークは、前記ポリシリコンの端部へ電界が集中するのを緩和するために形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記の濃度を有するリンは、前記バーズビークの応力によって生じる前記ポリシリコンとゲート酸化膜との間の接着強度の低下を抑制するためにドープされることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記ポリシリコン中のリンの濃度は、ゲート電極の上層に向かって、実質的に均一であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記リンの濃度は、１×１０２０（１／ｃｍ３）であることを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記ポリシリコン中のリンの濃度は、ゲート電極の上層に向かって、連続的または不連続的に増加することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記高融点金属は、タングステンを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083540A JP3607684B2 (ja) | 2002-03-25 | 2002-03-25 | 半導体装置の製造方法 |
| KR1020030017665A KR100615121B1 (ko) | 2002-03-25 | 2003-03-21 | 반도체 장치 제조 방법 |
| US10/395,724 US7186632B2 (en) | 2002-03-25 | 2003-03-24 | Method of fabricating a semiconductor device having a decreased concentration of phosphorus impurities in polysilicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083540A JP3607684B2 (ja) | 2002-03-25 | 2002-03-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282874A JP2003282874A (ja) | 2003-10-03 |
| JP3607684B2 true JP3607684B2 (ja) | 2005-01-05 |
Family
ID=29231278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002083540A Expired - Fee Related JP3607684B2 (ja) | 2002-03-25 | 2002-03-25 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7186632B2 (ja) |
| JP (1) | JP3607684B2 (ja) |
| KR (1) | KR100615121B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100413105C (zh) * | 2004-03-05 | 2008-08-20 | 昭和电工株式会社 | 磷化硼基半导体发光器件 |
| TW200633216A (en) * | 2004-10-05 | 2006-09-16 | St Microelectronics Crolles 2 | Gate structure and manufacturing method |
| JP4969779B2 (ja) | 2004-12-28 | 2012-07-04 | 株式会社東芝 | 半導体装置の製造方法 |
| US8889565B2 (en) * | 2009-02-13 | 2014-11-18 | Asm International N.V. | Selective removal of oxygen from metal-containing materials |
| US9127340B2 (en) | 2009-02-13 | 2015-09-08 | Asm International N.V. | Selective oxidation process |
| JP2010267991A (ja) * | 2010-07-20 | 2010-11-25 | Toshiba Corp | 半導体装置及び配線 |
| JP5440454B2 (ja) * | 2010-09-03 | 2014-03-12 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2558931B2 (ja) * | 1990-07-13 | 1996-11-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3072754B2 (ja) * | 1994-10-18 | 2000-08-07 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4070249B2 (ja) * | 1994-11-22 | 2008-04-02 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP3655013B2 (ja) * | 1995-08-25 | 2005-06-02 | 株式会社東芝 | 半導体装置の製造方法 |
| US5688706A (en) * | 1996-08-01 | 1997-11-18 | Vanguard International Semiconductor Corporation | Method for fabricating a MOSFET device, with local channel doping, self aligned to a selectively deposited tungsten gate |
| US5763315A (en) * | 1997-01-28 | 1998-06-09 | International Business Machines Corporation | Shallow trench isolation with oxide-nitride/oxynitride liner |
| JPH10326891A (ja) * | 1997-05-26 | 1998-12-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH11135780A (ja) | 1997-10-29 | 1999-05-21 | Seiko Epson Corp | Ｍｉｓ型半導体装置とその製造方法 |
| US6245605B1 (en) * | 1998-09-29 | 2001-06-12 | Texas Instruments Incorporated | Method to protect metal from oxidation during poly-metal gate formation in semiconductor device manufacturing |
| JP3287403B2 (ja) | 1999-02-19 | 2002-06-04 | 日本電気株式会社 | Ｍｉｓ型電界効果トランジスタ及びその製造方法 |
| JP4057770B2 (ja) * | 2000-10-11 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| KR100402389B1 (ko) * | 2001-03-23 | 2003-10-17 | 삼성전자주식회사 | 금속 게이트 형성 방법 |
| US7358171B2 (en) * | 2001-08-30 | 2008-04-15 | Micron Technology, Inc. | Method to chemically remove metal impurities from polycide gate sidewalls |
-
2002
- 2002-03-25 JP JP2002083540A patent/JP3607684B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-21 KR KR1020030017665A patent/KR100615121B1/ko not_active Expired - Fee Related
- 2003-03-24 US US10/395,724 patent/US7186632B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7186632B2 (en) | 2007-03-06 |
| KR100615121B1 (ko) | 2006-08-23 |
| JP2003282874A (ja) | 2003-10-03 |
| US20040018708A1 (en) | 2004-01-29 |
| KR20030077387A (ko) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5466816B2 (ja) | 縦型ｍｏｓトランジスタの製造方法 | |
| JP3793808B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP4447128B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| US6271541B2 (en) | Semiconductor device with high gettering capability to impurity present in semiconductor layer of SOI substrate | |
| JP2908163B2 (ja) | 半導体装置の製造方法 | |
| JPH0638496B2 (ja) | 半導体装置 | |
| JPH1022397A (ja) | 半導体装置の製造方法 | |
| JPH02112273A (ja) | Ｃｍｏｓ集積回路及びその製造方法 | |
| JP3607684B2 (ja) | 半導体装置の製造方法 | |
| TW200901474A (en) | Semiconductor device and manufacturing method therefor | |
| JPS609160A (ja) | 半導体装置およびその製造方法 | |
| JP2630296B2 (ja) | 半導体装置の製造方法 | |
| JP2000049159A (ja) | 半導体装置およびその製造方法 | |
| CN103579000B (zh) | 一种半导体器件的制造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JP2746100B2 (ja) | 半導体装置の製造方法 | |
| US5391509A (en) | Method of manufacturing a semiconductor device forming a high concentration impurity region through a CVD insulating film | |
| JP2000124454A (ja) | 半導体装置及びその製造方法 | |
| JP4066022B2 (ja) | 半導体装置の製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JPS6376481A (ja) | 半導体装置及びその製造方法 | |
| JPH0774242A (ja) | 半導体装置及びその製造方法 | |
| JPH0658965B2 (ja) | 半導体装置の製造方法 | |
| JPS60133755A (ja) | 半導体装置の製造方法 | |
| JPH1050690A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040929 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |