JP3606791B2

JP3606791B2 - Ferroelectric thin film manufacturing method, ferroelectric capacitor, ferroelectric memory cell, and ferroelectric memory manufacturing method

Info

Publication number: JP3606791B2
Application number: JP2000218419A
Authority: JP
Inventors: 徹那須; 慎一郎林
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1999-08-18
Filing date: 2000-07-19
Publication date: 2005-01-05
Anticipated expiration: 2020-07-19
Also published as: JP2001127266A

Description

【０００１】
【産業上の利用分野】
本発明は、強誘電体薄膜の製造方法、ならびに強誘電体キャパシタおよび強誘電体メモリセルに関する。特に、強誘電体メモリの容量絶縁膜として使用される強誘電体薄膜の製造方法に関する。
【０００２】
【従来の技術】
近年、低電圧動作・高速書込みが可能な不揮発性メモリの実用化を実現するために、自発分極特性を有する強誘電体薄膜についての研究開発が盛んに行われている。強誘電体材料のうち、鉛またはビスマスを含む低融点金属酸化物が一般的に研究されており、層状構造強誘電体、特に、ビスマス層状構造強誘電体が注目されている。
【０００３】
層状構造強誘電体の基本構造を下式（Ｉ）に示す。
【０００４】
（Ｓ_２Ｏ_２）_２＋（Ａ_ｍ−１Ｂ_ｍＯ_３ｍ＋１）_２− 式（Ｉ）
式（Ｉ）中のＳサイトには、Ｂｉ、Ｔｌなどの層状構造を形成する３価の陽イオンまたはこれらの組み合わせが入る。一方、Ａサイトには、Ｎａ、Ｓｒ、Ｐｂ、Ｂｉ、Ｂａ、Ｃａ、Ｌａなどの１価から３価の陽イオンまたはこれらの組み合わせが入る。Ｂサイトには、Ｔｉ、Ｔａ、Ｎｂ、Ｚｒ、Ｍｏ、Ｗなどの４価または５価の陽イオンあるいはこれらの組み合わせが入る。ｍは、典型的には１から５の整数である。ただし、意図的に違うｍ値の組成を任意に組み合わせて特性改善を行うこともある。例えば、ｍ＝３の組成にｍ＝１の組成を組み合わせることによって、層状間距離を任意に変えることが可能である。
【０００５】
このような層状構造強誘電体は、層状構造を有しているので、分極反転による劣化が少なく、そして低電圧動作が可能であり、それゆえに、メモリの容量膜として優れた特性を有している。とりわけ、ＳサイトにＢｉが入ったビスマス層状構造強誘電体は低融点金属ビスマスが存在するため、比較的低温で成膜することが可能であり、例えばＳｒＢｉ_２Ｔａ_２Ｏ_９では、８００℃程度の熱処理が通常行われている。しかし、より微細化した半導体プロセスを実現するためには、さらなる熱処理の低温化が求められる。例えば、メガビット以上の高集積メモリを実現するためには、スタック型のメモリセル構造の実現が不可欠であり、このスタック型メモリセル構造を実行する場合、電極とプラグとの間の反応を防止するバリア層（例えば、イリジウムオキサイド層）の耐熱性の観点から、６５０〜７００℃の低温で熱処理することが必須となってくる。
【０００６】
強誘電体薄膜形成法としては、一般に、熱分解法またはゾルゲル法を使用するスピン塗布法が広く用いられているが、低温化の実現には、化学反応を積極的に利用したゾルゲル法が有望である。ゾルゲル法は、反応性の強い金属アルコキシドを含んだ溶液を用い、加水分解による縮重合反応を経由して結晶化を起こして薄膜形成を行うため、低温形成が可能となる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来のゾルゲル法を用いてビスマス層状構造強誘電体薄膜を形成した場合、得られた膜の大部分が最終的にｃ軸に配向してしまう。ビスマス層状構造強誘電体薄膜は、通常、ａ、ｂ軸平面に分極成分を持ち、ｃ軸方向には０または小さな分極成分しか持たない。したがって、このｃ軸に配向した強誘電体薄膜を用いて容量素子（強誘電体キャパシタ）を作製した場合、不揮発性メモリとしての動作を保証するに十分な自発分極が得られない。
【０００８】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、ゾルゲル法を用いながら、非ｃ軸配向の層状構造強誘電体薄膜の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による強誘電体薄膜の製造方法は、少なくとも表面が球状結晶構造を有する導電層の前記表面上に、ランダム配向の層状構造を有する強誘電体薄膜を形成する工程を包含する。
【００１０】
前記強誘電体薄膜を形成する工程は、有機金属化合物を含有する前駆体溶液を前記導電層の前記表面上に付与して焼成する工程を包含することが好ましい。
【００１１】
前記有機金属化合物は、一分子中に２以上の金属原子を含む有機金属化合物であることが好ましい。
【００１２】
前記強誘電体薄膜を形成する工程は、７００℃以下の状態で実行されることが好ましい。６５０℃以下であることがさらに好ましい。
【００１３】
前記層状構造を有する強誘電体薄膜は、ビスマス層状構造を有する強誘電体薄膜であることが好ましい。
【００１４】
前記ビスマス層状構造を有する強誘電体薄膜は、Ｍｎ、Ｌａ、ＣｅおよびＤｙからなる群から選択された少なくとも１つの元素を少量含有していてもよい。
【００１５】
本発明による強誘電体キャパシタは、少なくとも表面が球状結晶構造を有する下部電極と、前記下部電極の前記表面上に形成された容量絶縁膜とを備え、前記容量絶縁膜は、一分子中に２以上の金属原子を含む有機金属化合物を含有する前駆体溶液を前記下部電極の前記表面上に付与して焼成することによって得られるランダム配向の層状構造を有する強誘電体薄膜から構成されている。
【００１６】
本発明による他の強誘電体キャパシタは、少なくとも表面が球状結晶構造を有する下部電極と、前記下部電極の前記表面上に形成された容量絶縁膜とを備え、前記容量絶縁膜は、前記下部電極の温度が７００℃以下の状態で形成され、且つランダム配向の層状構造を有する強誘電体薄膜から構成されている。
【００１７】
本発明による強誘電体メモリは、半導体集積回路が形成された基板と、前記基板上に形成された強誘電体キャパシタとを備えた強誘電体メモリであって、前記強誘電体キャパシタは、少なくとも表面が球状結晶構造を有する下部電極と、前記下部電極の前記表面上に形成され、且つランダム配向の層状構造を有する強誘電体薄膜から構成された容量絶縁膜とを有しており、前記強誘電体キャパシタは、スタック型の構造を有している。
【００１８】
本発明による強誘電体メモリの製造方法は、少なくとも表面が球状結晶構造を有する導電層の前記表面上に、ランダム配向の層状構造を有する強誘電体薄膜を形成する工程を包含する。
【００１９】
【発明の実施の形態】
本願発明者は、球状結晶構造を有する白金電極上に、ゾルゲル法を用いてビスマス層状構造強誘電体薄膜を形成した場合、驚くべきことに、ｃ軸配向していないランダム配向のビスマス層状構造強誘電体薄膜が得られることを見出し、本発明を想到するに至った。
【００２０】
以下、図面を参照しながら、本発明による実施形態を説明する。以下の図面においては、説明を簡単にするために、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は、以下の実施形態に限定されない。
（実施形態１）
図１（ａ）〜（ｃ）を参照しながら、本発明による実施形態１の説明をする。図１（ａ）〜（ｃ）は、本実施形態における強誘電体薄膜の製造方法を説明するための工程断面図である。
【００２１】
まず、図１（ａ）に示すように、支持基板１１を用意する。本実施形態では、支持基板として、表面上に熱酸化層（１００ｎｍ）および酸化チタン層（１００ｎｍ）が順次形成されたシリコン基板を用いている。
【００２２】
次に、図１（ｂ）に示すように、スパッタリング法によって白金電極（導電層）１２を形成する。白金電極１２は、少なくとも表面において球状結晶構造を有する導電層（典型的には、全体的に球状結晶構造を有する導電層）である。
【００２３】
白金電極１２を形成するためのスパッタリングは、典型的にアルゴンガス雰囲気中で行われるが、本実施形態では、アルゴンガス中に４％の酸素を加えた活性ガス雰囲気中において、１２ｍＴｏｒｒ（１．６Ｐａ）のガス圧、室温の基板温度でスパッタリングを行った。このような条件でスパッタリングを行うことによって、球状結晶構造を有する白金電極１２が得られる。すなわち、白金電極１２の成膜時に酸素を用いると、白金電極１２中に酸素が取り込まれて粒界に析出するため、白金の柱状結晶成長が阻害され、平均粒径２０ｎｍ以下の小さい結晶となる。本実施形態における白金電極１２の平均粒径は、１０ｎｍ程度であり、白金電極１２の厚さは、３００ｎｍ程度である。
【００２４】
なお、本実施形態における白金電極１２の表面の凹凸の平均は３ｎｍ程度である。この平均値は、酸素を加えていない従来のスパッタリング法におけるガス圧が８ｍＴｏｒｒの場合に、白金電極の成膜をしたときと同じ値である。したがって、本実施形態における白金電極１２の表面の凹凸（平均３ｎｍ程度）は、耐圧の観点からみて実用上問題となることはなく、白金電極１２の表面上に良好に他の層を形成することができる。一方、従来のスパッタリング法におけるガス圧を通常８ｍＴｏｒｒから２０ｍＴｏｒｒまで上げた場合、表面に凹凸のある柱状結晶（球状結晶ではない）の白金電極を得ることが可能であるが、このときの表面の凹凸の平均は６ｎｍ程度となり、この場合には耐圧の観点からみて実用上問題となる。
【００２５】
次に、図１（ｃ）に示すように、有機金属化合物を含有する前駆体溶液を白金電極１２の表面上に付与して焼成することによって、強誘電体薄膜１３を形成する。すなわち、ゾルゲル法を用いて強誘電体薄膜１３を形成する。ゾルゲル法を用いているため、基板温度（または白金電極１２の温度）が７００℃以下の状態で、強誘電体薄膜１３の形成を行うことができる。ゾルゲル法に用いられる前駆体溶液に含まれる有機金属化合物は、低温結晶化の観点から、一分子中に２以上の金属原子を含む有機金属化合物であることが好ましい。本実施形態では、白金電極１２の表面上に、Ｓｒ、Ｂｉ、Ｔａの金属アルコキシド溶液（前駆体溶液）を塗布・乾燥した後、基板温度６５０℃で熱処理してビスマス層状構造強誘電体薄膜１３を形成する。金属アルコキシド溶液として、例えば、Ｓｒ−Ｂｉ−Ｔａの複合アルコキシドを含む溶液を用いることができる。Ｓｒ−Ｂｉ−Ｔａの複合アルコキシドを含む溶液としては、特開平１１−８０１８１号公報に開示されたものを使用することができ、本実施形態では、Ｓｒアルコキシド（例えば、Ｓｒ（ＯＣ_２Ｈ_４ＯＣＨ_３）_２））をアルコール（例えば、メトキシエタノール）中でＢｉアルコキシド（例えば、Ｂｉ（ＯＣ_２Ｈ_５）_２）と反応させて、Ｓｒ−Ｂｉダブルアルコキシド（例えば、Ｓｒ［Ｂｉ（ＯＲ）_４］_２）を生成させ、次いで、これとＴａアルコキシド（例えば、Ｔａ（ＯＣ_２Ｈ_５）_５）と反応させて得られるＳｒ−Ｂｉ−Ｔａの複合アルコキシドの溶液を用いている。
【００２６】
次に、本実施形態の製造方法によって得られたビスマス層状構造強誘電体薄膜１３のｃ軸配向度をＸ線回折にて調べた結果を述べる。ｃ軸配向度を簡易的に表現するために、ｃ軸に平行な面（００１０）の反射強度Ｉ（００１０）と最密面（１１５）の反射強度Ｉ（１１５）との強度比Ｉ（００１０）／（１１５）を調べた。本実施形態と従来技術とを比較した強度比（および各種条件）を下記表１に示す。
【００２７】
【表１】

表１から、従来技術の場合においては、強度比Ｉが３０％程度であり、かなりの部分がｃ軸配向していることがわかる。したがって、従来の方法によって製造された強誘電体薄膜を用いても小さなヒステリシスしか得られない。一方、本発明の場合においては、強度比Ｉは８％であった。この値は、粉末のデータとほぼ同じであることから、本実施形態によって製造された強誘電体薄膜１３は、ランダム配向しており、非ｃ軸配向の膜であることがわかった。従って、本実施形態による強誘電体薄膜１３を用いれば、低温処理（例えば、７００℃以下）を行っても大きなヒステリシスを得られることが理解できる。
【００２８】
図２は、本実施形態によるビスマス層状構造強誘電体薄膜１３のヒステリシス曲線を示している。図中の黒丸は、本実施形態のビスマス層状構造強誘電体薄膜１３を基板として使用した特性を表しており、白丸は、従来技術のビスマス層状構造強誘電体薄膜を基板として使用した特性を比較例として表している。図２からわかるように、従来技術の基板を用いた場合（白丸）では、分極に寄与しないＣ軸配向結晶の影響を受けて残留分極（２Ｐｒ）が低下しているが、本実施形態の基板を用いた場合（黒丸）では、Ｃ軸配向結晶の影響を受けないため大きな残留分極（２Ｐｒ）が得られる。
【００２９】
本実施形態のビスマス層状構造強誘電体薄膜１３がランダム配向を有する理由について本願発明者は次のように推論した。図３（ａ）は従来技術における結晶成長機構を模式的に示しており、図３（ｂ）は本発明における結晶成長機構を模式的に示している。なお、図中、白金電極上に形成された薄膜２０は、前駆体溶液（金属アルコキシド溶液）から形成された膜を表している。
【００３０】
一般的にゾルゲル法を用いた場合における薄膜の結晶化は、界面に発生する核２１から結晶化が進行する界面結晶成長と、膜中に発生する核２２から結晶化が進行する膜中結晶成長の２種類が存在する。
【００３１】
図３（ａ）に示すように、従来技術の場合、典型的に平均粒径１００ｎｍ以上の大きな柱状結晶の白金電極１２ａの上に強誘電体薄膜を形成する。従って、まず、電極界面における白金結晶の平坦な部分に強誘電体の核２１が発生し、これがもとになって強誘電体の結晶化が進行する。このため、界面結晶成長機構が主になる。白金結晶の平坦な部分に発生するビスマス層の結晶核２１は、基板と平行であるｃ軸配向になりやすいため、最終的に得られる膜の大部分がｃ軸配向になる。
【００３２】
一方、図３（ｂ）に示すように、本実施形態の場合、平均結晶粒径が２０ｎｍ以下の球状結晶構造を有する白金電極１２ｂ上に強誘電体薄膜を形成する。この場合、電極界面における白金結晶１２ｂの平坦な部分の面積が小さいため、強誘電体の核が発生しにくい。したがって、膜中結晶成長が主となる。膜中で発生する結晶核２２はランダム配向のため、最終的に得られる膜もランダム配向となる。
【００３３】
本実施形態では、球状結晶構造を有する白金電極（導電層）１２上にゾルゲル法を用いて強誘電体薄膜を形成するので、ランダム配向の層状構造を有するビスマス層状構造強誘電体薄膜１３を製造することができる。
【００３４】
なお、本実施形態では、白金のスパッタリングにおいて不活性ガスにアルゴンを用いたが、ヘリウムなどの他の不活性ガスを用いてもよい。また、スパッタリング条件における酸素分圧比は４％としたが、少なくとも１％以上あればよい。基板温度は室温としたが、それ以上でもよい。ただし、２００℃程度以下であれることが好ましい。その理由は、２００℃を超えると、酸素が粒界から除去されて柱状結晶になりやすくなるからである。
【００３５】
また、ガス圧は１２ｍＴｏｒｒ（１．６Ｐａ）であるが、１ｍＴｏｒｒ〜２０ｍＴｏｒｒ（０．１３〜２．７Ｐａ）程度であればよい。１ｍＴｏｒｒ以上であれば、基板にスパッタ・ダメージが加わることを防止することができ、そして２０ｍＴｏｒｒ以下であれば、白金金属のモロフォロジーが劣化して凹凸が発生することを防止することができるからである。
【００３６】
本実施形態では、層状構造強誘電体１３の例として、ＳｒＢｉ_２Ｔａ_２Ｏ_９を用いて説明したが、勿論、他の層状構造強誘電体でもよい。例えば、ＳｒＢｉ_２Ｎｂ_２Ｏ_９、ＳｒＢｉ_２Ｔｉ_２Ｏ_９、ＳｒＢｉ_２（Ｔａ_ｘＮｂ_{（１−ｘ）}）_２Ｏ_９、Ｂｉ_４Ｔｉ_３Ｏ_１２などが挙げられる。なお、分極特性やリーク特性を改善したり、より効果的に低温成膜が出来るようにすることを目的として、少量のＭｎ、Ｌａ、Ｃｅ、Ｄｙなどを添加してもよい。
【００３７】
さらに、本実施形態では、もともとｃ軸配向の度合いが大きいゾルゲル法の問題を解決できることを説明するために、強誘電体薄膜１３の形成工程にゾルゲル法を用いているが、金属カルボキシド溶液等による有機金属熱分解法を用いてもよい。有機金属熱分解法を用いた場合でも、同様に、ランダム配向の強誘電体薄膜１３を得ることができる。
（実施形態２）
図４および５を参照しながら、本発明による実施形態２を説明する。本実施形態の説明を簡単にするために、実施形態１と異なる点を主に説明し、実施形態１と同様の点の説明は省略または簡略化する。
【００３８】
上記実施形態１の製造方法で得られた層状構造強誘電体薄膜１３を容量絶縁膜とし、白金電極１２を下部電極とした上で、当該容量絶縁膜の上に上部電極を設ければ、強誘電体キャパシタとすることができる。この強誘電体キャパシタの支持基板として、半導体集積回路が形成された基板を用いれば、強誘電体メモリを構成することができる。容量絶縁膜として機能する層状構造強誘電体１３の形成工程以外は、公知の方法を用いて強誘電体キャパシタおよび強誘電体メモリを作製することが可能である。
【００３９】
図４（ａ）に示した強誘電体キャパシタは、スタック型の構造を有する強誘電体キャパシタ１００を模式的に示している。強誘電体キャパシタ１００は、強誘電体メモリの一部を構成しており、半導体集積回路が形成された基板５０（例えば、シリコン基板）上に形成されている。強誘電体キャパシタ１００は、下部電極（バリア層）３２と、上記実施形態１の強誘電体薄膜１３から構成された容量絶縁膜３３と、上部電極３４とが順次積層された構成を有している。下部電極（バリア層）３２は、例えばポリシリコンから構成されたプラグ３５を介してトランジスタ４０（拡散層４２）に電気的に接続されており、トランジスタ４０は、配線４４に電気的に接続されている。基板５０の表面の一部には素子分離用酸化膜（フィールド酸化膜）５２が形成されており、基板５０上には、強誘電体キャパシタ１００およびトランジスタ４０を覆うように絶縁膜４６が形成されている。
【００４０】
本実施形態の強誘電体キャパシタ１００は、ゾルゲル法によって形成されているにもかかわらず、ランダム配向の層状構造を有する強誘電体薄膜１３から構成された容量絶縁膜３３を備えているので、不揮発性メモリとしての動作を保証するに十分な自発分極を有している。また、強誘電体キャパシタ１００は、７００℃以下（例えば７００℃〜６５０℃程度、好ましくは６５０℃程度）の低温熱処理状態で作製されているので、スタック型のメモリセル構造を良好に実現することができる。すなわち、スタック型のメモリセル構造の場合には、バリア層３２（例えば、イリジウムオキサイド層）の耐熱性の観点から、６５０〜７００℃の低温で熱処理することが要求されるが、強誘電体キャパシタ１００の容量絶縁膜３３は６５０℃程度の熱処理条件で作製可能であるため、良好にスタック型のメモリセル構造を実現することができる。
【００４１】
この構成の場合、図４（ｂ）に拡大して示すように、バリア層３２の最上層に、平均結晶粒径が２０ｎｍ以下の球状結晶構造を有する白金層（厚さ：例えば５０ｎｍ）を形成した上で、この白金層上に強誘電体薄膜を上述したようにして形成すれば、強誘電体薄膜１３から構成された容量絶縁膜３３を得ることができる。本実施形態における下部電極（バリア層）３２は、第１のバリア層６６と第２のバリア層６８とからなる２重バリア構造を有しており、第１のバリア層６６は、Ｔｉ層６１とＴｉＡｌＮ層６２から構成されており、第２のバリア層６８は、Ｉｒ層６３と、ＩｒＯ_２層６４と、球状結晶構造を有するＰｔ層６５とから構成されている。すなわち、下部電極３２は、下層から順に、Ｔｉ層６１／ＴｉＡｌＮ層６２／Ｉｒ層６３／ＩｒＯ_２層６４／Ｐｔ層６５からなる積層構造を有している。第１のバリア層６６のＴｉ層６１は、シリサイド化させてコンタクトをとるための層であり、ＴｉＡｌＮ層６２は、ＩｒとＳｉとの反応によるシリサイド化を防ぐための層である。一方、第２のバリア層６８のＩｒ層６３およびＩｒＯ_２層６４は、酸素の拡散バリアのための層であり、Ｐｔ層６５は電極として機能する層である。
【００４２】
一方、図５に示すようなプレーナ型の構造の場合には、８００℃程度の熱処理温度を加えることが可能であるので、図４に示したスタック型の構造の場合ほどの低温熱処理は要求されないが、この場合でも、上記実施形態１の製造方法に従って強誘電体キャパシタ２００を製造することは可能である。
【００４３】
なお、本実施形態では、強誘電体メモリセルの熱処理温度を６５０℃としているが、層状構造強誘電体の結晶化が可能な４００℃以上の温度範囲であればよいことは言うまでもない。
【００４４】
【発明の効果】
本発明によると、少なくとも表面が球状結晶構造を有する導電層の表面上にランダム配向の層状構造を有する強誘電体薄膜を形成する工程を実行するので、不揮発性メモリとしての動作を保証するに十分な自発分極を有する強誘電体薄膜を製造することができる。さらには、この強誘電体薄膜を用いて強誘電体キャパシタおよび強誘電体メモリを提供することができる。
【図面の簡単な説明】
【図１】（ａ）から（ｃ）は、本発明による実施形態１の強誘電体薄膜の製造方法を説明するための工程断面図である。
【図２】本実施形態の強誘電体薄膜１３と従来技術の強誘電体薄膜との特性を比較するためのグラフである。
【図３】（ａ）および（ｂ）は、強誘電体薄膜の結晶成長を説明するための模式図である。
【図４】（ａ）は、スタック型のメモリセル構造を模式的に示す断面図であり、（ｂ）は、バリア層３２の周辺部分を拡大した図である。
【図５】プレーナ型の強誘電体キャパシタの構成を模式的に示す断面図である。
【符号の説明】
１１支持基板
１２白金電極（導電層）
１３層状強誘電体薄膜
２０前駆体溶液から形成される膜
２１界面に発生する核
２２膜中に発生する核
３２下部電極（バリア層）
３３容量絶縁膜
３４上部電極
３５プラグ
４０トランジスタ
４２拡散層
４４配線
４３絶縁膜
５０基板
５２素子分離用酸化膜（フィールド酸化膜）
６６第１のバリア層
６８第２のバリア層
１００強誘電体キャパシタ（スタック型）
２００強誘電体キャパシタ（プレーナ型）[0001]
[Industrial application fields]
The present invention relates to a method for manufacturing a ferroelectric thin film, and a ferroelectric capacitor and a ferroelectric memory cell. In particular, the present invention relates to a method for manufacturing a ferroelectric thin film used as a capacitor insulating film of a ferroelectric memory.
[0002]
[Prior art]
In recent years, in order to realize practical use of a nonvolatile memory capable of low-voltage operation and high-speed writing, research and development on a ferroelectric thin film having spontaneous polarization characteristics has been actively conducted. Among ferroelectric materials, low melting point metal oxides containing lead or bismuth have been generally studied, and layered structure ferroelectrics, particularly bismuth layered structure ferroelectrics, have attracted attention.
[0003]
The basic structure of the layered ferroelectric is shown in the following formula (I).
[0004]
_{_{_{_{(S 2 O 2) 2 +}}}} (A m-1 B m O 3m + 1) 2- Formula (I)
The S site in formula (I) contains a trivalent cation forming a layered structure such as Bi or Tl or a combination thereof. On the other hand, the A site contains monovalent to trivalent cations such as Na, Sr, Pb, Bi, Ba, Ca, La, or a combination thereof. The B site contains tetravalent or pentavalent cations such as Ti, Ta, Nb, Zr, Mo, W, or a combination thereof. m is typically an integer from 1 to 5. However, the characteristics may be improved by arbitrarily combining compositions having different m values intentionally. For example, the distance between layers can be arbitrarily changed by combining the composition of m = 1 with the composition of m = 3.
[0005]
Since such a layered structure ferroelectric has a layered structure, it has little deterioration due to polarization reversal and can be operated at a low voltage. Therefore, it has excellent characteristics as a capacitor film of a memory. Yes. In particular, a bismuth layer structure ferroelectric material containing Bi at the S site can be formed at a relatively low temperature because low melting point metal bismuth exists. For example, in the case of SrBi ₂ Ta ₂ O ₉ , about 800 ° C. The heat treatment is usually performed. However, in order to realize a more miniaturized semiconductor process, further lowering of heat treatment is required. For example, in order to realize a highly integrated memory of megabits or more, it is indispensable to realize a stacked memory cell structure. When this stacked memory cell structure is executed, a reaction between an electrode and a plug is prevented. From the viewpoint of heat resistance of the barrier layer (for example, iridium oxide layer), it is essential to perform heat treatment at a low temperature of 650 to 700 ° C.
[0006]
As a method for forming a ferroelectric thin film, generally, a thermal decomposition method or a spin coating method using a sol-gel method is widely used, but a sol-gel method using a chemical reaction is promising for realizing a low temperature. It is. Since the sol-gel method uses a solution containing a highly reactive metal alkoxide and forms a thin film by causing crystallization through a condensation polymerization reaction by hydrolysis, a low temperature formation is possible.
[0007]
[Problems to be solved by the invention]
However, when a bismuth layer-structured ferroelectric thin film is formed using the conventional sol-gel method, most of the obtained film is finally oriented in the c-axis. A bismuth layer-structured ferroelectric thin film generally has a polarization component in the a- and b-axis planes and only 0 or a small polarization component in the c-axis direction. Therefore, when a capacitor element (ferroelectric capacitor) is manufactured using the ferroelectric thin film oriented in the c-axis, the spontaneous polarization sufficient to guarantee the operation as a nonvolatile memory cannot be obtained.
[0008]
The present invention has been made in view of such various points, and a main object thereof is to provide a method for producing a non-c-axis oriented layered structure ferroelectric thin film using a sol-gel method.
[0009]
[Means for Solving the Problems]
The method for producing a ferroelectric thin film according to the present invention includes a step of forming a ferroelectric thin film having a randomly oriented layered structure on the surface of a conductive layer having a spherical crystal structure at least on the surface.
[0010]
The step of forming the ferroelectric thin film preferably includes a step of applying a precursor solution containing an organometallic compound to the surface of the conductive layer and baking it.
[0011]
The organometallic compound is preferably an organometallic compound containing two or more metal atoms in one molecule.
[0012]
The step of forming the ferroelectric thin film is preferably performed at a temperature of 700 ° C. or lower. More preferably, it is 650 ° C. or lower.
[0013]
The ferroelectric thin film having a layered structure is preferably a ferroelectric thin film having a bismuth layered structure.
[0014]
The ferroelectric thin film having the bismuth layer structure may contain a small amount of at least one element selected from the group consisting of Mn, La, Ce and Dy.
[0015]
A ferroelectric capacitor according to the present invention includes a lower electrode having at least a surface having a spherical crystal structure, and a capacitor insulating film formed on the surface of the lower electrode, and the capacitor insulating film has two molecules in one molecule. It is composed of a ferroelectric thin film having a layered structure of random orientation obtained by applying a precursor solution containing an organometallic compound containing the above metal atoms onto the surface of the lower electrode and baking it.
[0016]
Another ferroelectric capacitor according to the present invention includes a lower electrode having at least a surface having a spherical crystal structure, and a capacitive insulating film formed on the surface of the lower electrode, wherein the capacitive insulating film includes the lower electrode. And a ferroelectric thin film having a layered structure with random orientation.
[0017]
A ferroelectric memory according to the present invention is a ferroelectric memory comprising a substrate on which a semiconductor integrated circuit is formed and a ferroelectric capacitor formed on the substrate, wherein the ferroelectric capacitor includes at least A lower electrode having a spherical crystal structure on the surface, and a capacitive insulating film formed on the surface of the lower electrode and made of a ferroelectric thin film having a layered structure of random orientation, The dielectric capacitor has a stack type structure.
[0018]
The manufacturing method of a ferroelectric memory according to the present invention includes a step of forming a ferroelectric thin film having a layered structure of random orientation on the surface of a conductive layer having a spherical crystal structure at least on the surface.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
When the present inventors formed a bismuth layer-structured ferroelectric thin film on a platinum electrode having a spherical crystal structure by using the sol-gel method, surprisingly, the bismuth layer-structure strength of random orientation that is not c-axis oriented is surprising. The inventors have found that a dielectric thin film can be obtained and have come up with the present invention.
[0020]
Embodiments according to the present invention will be described below with reference to the drawings. In the following drawings, components having substantially the same function are denoted by the same reference numerals for the sake of simplicity. The present invention is not limited to the following embodiment.
(Embodiment 1)
The first embodiment of the present invention will be described with reference to FIGS. 1A to 1C are process cross-sectional views for explaining a method for manufacturing a ferroelectric thin film in the present embodiment.
[0021]
First, as shown in FIG. 1A, a support substrate 11 is prepared. In this embodiment, a silicon substrate in which a thermal oxide layer (100 nm) and a titanium oxide layer (100 nm) are sequentially formed on the surface is used as the support substrate.
[0022]
Next, as shown in FIG. 1B, a platinum electrode (conductive layer) 12 is formed by sputtering. The platinum electrode 12 is a conductive layer having a spherical crystal structure at least on the surface (typically, a conductive layer having an overall spherical crystal structure).
[0023]
Sputtering for forming the platinum electrode 12 is typically performed in an argon gas atmosphere, but in this embodiment, 12 mTorr (1.6 Pa) in an active gas atmosphere in which 4% oxygen is added to the argon gas. Sputtering was performed at a gas pressure of) and a substrate temperature of room temperature. By performing sputtering under such conditions, a platinum electrode 12 having a spherical crystal structure is obtained. That is, when oxygen is used during the formation of the platinum electrode 12, oxygen is taken into the platinum electrode 12 and precipitates at the grain boundaries, so that the growth of columnar crystal of platinum is hindered and a small crystal having an average particle diameter of 20 nm or less is obtained. . The average particle diameter of the platinum electrode 12 in this embodiment is about 10 nm, and the thickness of the platinum electrode 12 is about 300 nm.
[0024]
In addition, the average of the unevenness | corrugation on the surface of the platinum electrode 12 in this embodiment is about 3 nm. This average value is the same value as that when the platinum electrode is formed when the gas pressure in the conventional sputtering method in which oxygen is not added is 8 mTorr. Therefore, the unevenness (average of about 3 nm) on the surface of the platinum electrode 12 in this embodiment does not become a practical problem from the viewpoint of the withstand voltage, and other layers are satisfactorily formed on the surface of the platinum electrode 12. Can do. On the other hand, when the gas pressure in the conventional sputtering method is usually increased from 8 mTorr to 20 mTorr, it is possible to obtain a columnar crystal (not a spherical crystal) platinum electrode having irregularities on the surface. The average is about 6 nm. In this case, this is a practical problem from the viewpoint of withstand voltage.
[0025]
Next, as shown in FIG.1 (c), the ferroelectric thin film 13 is formed by providing the precursor solution containing an organometallic compound on the surface of the platinum electrode 12, and baking it. That is, the ferroelectric thin film 13 is formed using a sol-gel method. Since the sol-gel method is used, the ferroelectric thin film 13 can be formed in a state where the substrate temperature (or the temperature of the platinum electrode 12) is 700 ° C. or lower. The organometallic compound contained in the precursor solution used in the sol-gel method is preferably an organometallic compound containing two or more metal atoms in one molecule from the viewpoint of low-temperature crystallization. In the present embodiment, a metal alkoxide solution (precursor solution) of Sr, Bi, and Ta is applied on the surface of the platinum electrode 12 and dried, and then heat-treated at a substrate temperature of 650 ° C. to form a bismuth layer-structured ferroelectric thin film 13. Form. As the metal alkoxide solution, for example, a solution containing a composite alkoxide of Sr—Bi—Ta can be used. As the solution containing the composite alkoxide of Sr—Bi—Ta, one disclosed in JP-A-11-80181 can be used. In this embodiment, Sr alkoxide (for example, Sr (OC ₂ H ₄ OCH ₃ ) ₂ )) is reacted with a Bi alkoxide (eg Bi (OC ₂ H ₅ ) ₂ ) in an alcohol (eg methoxyethanol) to give a Sr—Bi double alkoxide (eg Sr [Bi (OR) ₄ ]). ₂ ), and then a solution of a complex alkoxide of Sr—Bi—Ta obtained by reacting this with Ta alkoxide (for example, Ta (OC ₂ H ₅ ) ₅ ).
[0026]
Next, the result of examining the c-axis orientation degree of the bismuth layer-structure ferroelectric thin film 13 obtained by the manufacturing method of the present embodiment by X-ray diffraction will be described. In order to simply express the degree of c-axis orientation, the intensity ratio I (0010) between the reflection intensity I (0010) of the surface (0010) parallel to the c-axis and the reflection intensity I (115) of the closest packed surface (115). ) / (115). The intensity ratio (and various conditions) comparing this embodiment with the prior art is shown in Table 1 below.
[0027]
[Table 1]

From Table 1, it can be seen that in the case of the prior art, the intensity ratio I is about 30%, and a considerable portion is c-axis oriented. Therefore, only a small hysteresis can be obtained even if a ferroelectric thin film manufactured by a conventional method is used. On the other hand, in the case of the present invention, the intensity ratio I was 8%. Since this value is almost the same as the powder data, it was found that the ferroelectric thin film 13 manufactured according to this embodiment is randomly oriented and a non-c-axis oriented film. Therefore, it can be understood that if the ferroelectric thin film 13 according to the present embodiment is used, a large hysteresis can be obtained even if a low temperature treatment (for example, 700 ° C. or less) is performed.
[0028]
FIG. 2 shows a hysteresis curve of the ferroelectric thin film 13 having a bismuth layer structure according to the present embodiment. The black circles in the figure represent the characteristics using the bismuth layer structure ferroelectric thin film 13 of the present embodiment as a substrate, and the white circles compare the characteristics of using the conventional bismuth layer structure ferroelectric thin film as a substrate. It is shown as an example. As can be seen from FIG. 2, when the substrate of the prior art is used (white circle), the remanent polarization (2Pr) is reduced due to the influence of the C-axis oriented crystal that does not contribute to the polarization. In the case of using (black circle), a large remanent polarization (2Pr) is obtained because it is not affected by the C-axis oriented crystal.
[0029]
The inventor of the present application inferred the reason why the bismuth layer-structured ferroelectric thin film 13 of this embodiment has random orientation as follows. 3A schematically shows the crystal growth mechanism in the prior art, and FIG. 3B schematically shows the crystal growth mechanism in the present invention. In the figure, the thin film 20 formed on the platinum electrode represents a film formed from a precursor solution (metal alkoxide solution).
[0030]
In general, when a sol-gel method is used, the thin film is crystallized by interfacial crystal growth in which crystallization proceeds from nuclei 21 generated at the interface and in-film crystal growth in which crystallization proceeds from nuclei 22 generated in the film. There are two types.
[0031]
As shown in FIG. 3A, in the case of the prior art, a ferroelectric thin film is typically formed on a large columnar crystal platinum electrode 12a having an average particle size of 100 nm or more. Therefore, first, ferroelectric nuclei 21 are generated in the flat portion of the platinum crystal at the electrode interface, and crystallization of the ferroelectric proceeds based on this. For this reason, the interface crystal growth mechanism is mainly used. Since the crystal nucleus 21 of the bismuth layer generated in the flat part of the platinum crystal is likely to be c-axis oriented parallel to the substrate, most of the finally obtained film is c-axis oriented.
[0032]
On the other hand, as shown in FIG. 3B, in the present embodiment, a ferroelectric thin film is formed on a platinum electrode 12b having a spherical crystal structure with an average crystal grain size of 20 nm or less. In this case, since the area of the flat portion of the platinum crystal 12b at the electrode interface is small, ferroelectric nuclei are hardly generated. Therefore, the crystal growth in the film is the main. Since the crystal nuclei 22 generated in the film are randomly oriented, the finally obtained film is also randomly oriented.
[0033]
In the present embodiment, since the ferroelectric thin film is formed on the platinum electrode (conductive layer) 12 having a spherical crystal structure by using the sol-gel method, the bismuth layered ferroelectric thin film 13 having a layered structure of random orientation is manufactured. can do.
[0034]
In the present embodiment, argon is used as the inert gas in the sputtering of platinum, but other inert gases such as helium may be used. Moreover, although the oxygen partial pressure ratio in the sputtering conditions is 4%, it may be at least 1%. The substrate temperature is room temperature, but it may be higher. However, it is preferably about 200 ° C. or less. The reason is that when the temperature exceeds 200 ° C., oxygen is easily removed from the grain boundaries to form columnar crystals.
[0035]
The gas pressure is 12 mTorr (1.6 Pa), but may be about 1 mTorr to 20 mTorr (0.13 to 2.7 Pa). If it is 1 mTorr or more, it is possible to prevent the substrate from being sputtered and damaged, and if it is 20 mTorr or less, it is possible to prevent the platinum metal morphology from being deteriorated and the occurrence of irregularities. .
[0036]
In the present embodiment, SrBi ₂ Ta ₂ O ₉ is used as an example of the layered structure ferroelectric 13. However, other layered structure ferroelectrics may be used as a matter of course. For _example, like _{_{_{SrBi 2 Nb 2 O 9, SrBi}}} 2 Ti 2 O 9, SrBi 2 (Ta x Nb (1-x)) 2 O 9, Bi 4 Ti 3 O 12. Note that a small amount of Mn, La, Ce, Dy, or the like may be added for the purpose of improving polarization characteristics or leakage characteristics, or enabling more effective low-temperature film formation.
[0037]
Furthermore, in the present embodiment, the sol-gel method is used in the formation process of the ferroelectric thin film 13 in order to explain that the problem of the sol-gel method having a high degree of c-axis orientation can be solved originally. An organic metal pyrolysis method may be used. Even when the organometallic pyrolysis method is used, the ferroelectric thin film 13 with random orientation can be obtained similarly.
(Embodiment 2)
Embodiment 2 according to the present invention will be described with reference to FIGS. In order to simplify the description of the present embodiment, differences from the first embodiment will be mainly described, and descriptions of the same points as those of the first embodiment will be omitted or simplified.
[0038]
If the layered structure ferroelectric thin film 13 obtained by the manufacturing method of the first embodiment is used as a capacitive insulating film, the platinum electrode 12 is used as a lower electrode, and an upper electrode is provided on the capacitive insulating film, a strong It can be a dielectric capacitor. If a substrate on which a semiconductor integrated circuit is formed is used as a support substrate for this ferroelectric capacitor, a ferroelectric memory can be configured. Except for the step of forming the layered structure ferroelectric 13 that functions as a capacitive insulating film, it is possible to produce a ferroelectric capacitor and a ferroelectric memory using a known method.
[0039]
The ferroelectric capacitor shown in FIG. 4A schematically shows a ferroelectric capacitor 100 having a stack type structure. The ferroelectric capacitor 100 constitutes a part of the ferroelectric memory, and is formed on a substrate 50 (for example, a silicon substrate) on which a semiconductor integrated circuit is formed. The ferroelectric capacitor 100 has a configuration in which a lower electrode (barrier layer) 32, a capacitive insulating film 33 composed of the ferroelectric thin film 13 of the first embodiment, and an upper electrode 34 are sequentially stacked. Yes. The lower electrode (barrier layer) 32 is electrically connected to the transistor 40 (diffusion layer 42) via a plug 35 made of, for example, polysilicon, and the transistor 40 is electrically connected to the wiring 44. Yes. An element isolation oxide film (field oxide film) 52 is formed on a part of the surface of the substrate 50, and an insulating film 46 is formed on the substrate 50 so as to cover the ferroelectric capacitor 100 and the transistor 40. ing.
[0040]
Since the ferroelectric capacitor 100 of the present embodiment includes the capacitive insulating film 33 composed of the ferroelectric thin film 13 having a layered structure with random orientation, although it is formed by the sol-gel method, it is nonvolatile. Has sufficient spontaneous polarization to guarantee the operation as a volatile memory. Further, since the ferroelectric capacitor 100 is fabricated in a low-temperature heat treatment state of 700 ° C. or less (for example, about 700 ° C. to 650 ° C., preferably about 650 ° C.), a stack type memory cell structure can be satisfactorily realized. Can do. That is, in the case of a stack type memory cell structure, heat treatment is required at a low temperature of 650 to 700 ° C. from the viewpoint of heat resistance of the barrier layer 32 (for example, iridium oxide layer). Since the 100 capacitor insulating film 33 can be manufactured under the heat treatment condition of about 650 ° C., a stack type memory cell structure can be realized satisfactorily.
[0041]
In the case of this configuration, a platinum layer (thickness: for example, 50 nm) having a spherical crystal structure with an average crystal grain size of 20 nm or less is formed on the uppermost layer of the barrier layer 32 as shown in an enlarged view in FIG. Then, if a ferroelectric thin film is formed on the platinum layer as described above, the capacitive insulating film 33 constituted by the ferroelectric thin film 13 can be obtained. The lower electrode (barrier layer) 32 in the present embodiment has a double barrier structure including a first barrier layer 66 and a second barrier layer 68, and the first barrier layer 66 is a Ti layer 61. The second barrier layer 68 is composed of an Ir layer 63, an IrO ₂ layer 64, and a Pt layer 65 having a spherical crystal structure. That is, the lower electrode 32 has a laminated structure including a Ti layer 61 / TiAlN layer 62 / Ir layer 63 / IrO ₂ layer 64 / Pt layer 65 in order from the lower layer. The Ti layer 61 of the first barrier layer 66 is a layer for silicidation to make contact, and the TiAlN layer 62 is a layer for preventing silicidation due to the reaction between Ir and Si. On the other hand, the Ir layer 63 and the IrO ₂ layer 64 of the second barrier layer 68 are layers for oxygen diffusion barrier, and the Pt layer 65 is a layer functioning as an electrode.
[0042]
On the other hand, in the case of the planar type structure as shown in FIG. 5, it is possible to apply a heat treatment temperature of about 800 ° C. Therefore, the low temperature heat treatment is not required as in the case of the stack type structure shown in FIG. However, even in this case, it is possible to manufacture the ferroelectric capacitor 200 according to the manufacturing method of the first embodiment.
[0043]
In the present embodiment, the heat treatment temperature of the ferroelectric memory cell is set to 650 ° C., but it goes without saying that the temperature range may be 400 ° C. or higher where the layered structure ferroelectric can be crystallized.
[0044]
【The invention's effect】
According to the present invention, the process of forming a ferroelectric thin film having a layered structure of random orientation on the surface of a conductive layer having a spherical crystal structure at least on the surface is executed, so that the operation as a nonvolatile memory is sufficient. A ferroelectric thin film having a spontaneous polarization can be manufactured. Furthermore, a ferroelectric capacitor and a ferroelectric memory can be provided using this ferroelectric thin film.
[Brief description of the drawings]
FIGS. 1A to 1C are process cross-sectional views for explaining a method for manufacturing a ferroelectric thin film according to a first embodiment of the present invention.
FIG. 2 is a graph for comparing the characteristics of the ferroelectric thin film 13 of the present embodiment and the ferroelectric thin film of the prior art.
FIGS. 3A and 3B are schematic views for explaining crystal growth of a ferroelectric thin film. FIGS.
4A is a cross-sectional view schematically showing a stack type memory cell structure, and FIG. 4B is an enlarged view of a peripheral portion of a barrier layer 32;
FIG. 5 is a cross-sectional view schematically showing a configuration of a planar type ferroelectric capacitor.
[Explanation of symbols]
11 Support substrate 12 Platinum electrode (conductive layer)
13 Layered ferroelectric thin film 20 Film 21 formed from precursor solution Nuclei 22 generated at interface 22 Nuclei 32 generated in film Lower electrode (barrier layer)
33 Capacitance insulating film 34 Upper electrode 35 Plug 40 Transistor 42 Diffusion layer 44 Wiring 43 Insulating film 50 Substrate 52 Oxide film for element isolation (field oxide film)
66 First barrier layer 68 Second barrier layer 100 Ferroelectric capacitor (stacked type)
200 Ferroelectric capacitor (planar type)

Claims

Encompasses at least the surface have a spherical crystal structure, on the surface of the conductive layer the average crystal grain size of the spherical crystal structure is 20nm or less, a step of forming a ferroelectric thin film having a layered structure of randomly oriented And manufacturing method of ferroelectric thin film.

2. The ferroelectric thin film according to claim 1, wherein the step of forming the ferroelectric thin film includes a step of applying and firing a precursor solution containing an organometallic compound on the surface of the conductive layer. Production method.

3. The method for producing a ferroelectric thin film according to claim 2, wherein the organometallic compound is an organometallic compound containing two or more metal atoms in one molecule.

4. The method for manufacturing a ferroelectric thin film according to claim 1, wherein the step of forming the ferroelectric thin film is performed at a temperature of 700 ° C. or lower. 5.

5. The method for manufacturing a ferroelectric thin film according to claim 1, wherein the ferroelectric thin film having a layered structure is a ferroelectric thin film having a bismuth layered structure. 6.

6. The method for producing a ferroelectric thin film according to claim 5, wherein the ferroelectric thin film having a bismuth layered structure contains a small amount of at least one element selected from the group consisting of Mn, La, Ce and Dy.

A lower electrode having at least a surface having a spherical crystal structure and an average crystal grain size of the spherical crystal structure of 20 nm or less;
A capacitive insulating film formed on the surface of the lower electrode;
With
The capacitor insulating film is a ferroelectric capacitor composed of a ferroelectric thin film having a layered structure of random orientation.

The capacitive insulating film has a layered structure of random orientation obtained by applying a precursor solution containing an organometallic compound containing two or more metal atoms in one molecule on the surface of the lower electrode and baking it. The ferroelectric capacitor according to claim 7, comprising a ferroelectric thin film having the same.

8. The capacitor insulating film according to claim 7, wherein the capacitor insulating film is formed of a ferroelectric thin film that is formed in a state where the temperature of the lower electrode is 700 ° C. or less and has a layered structure of random orientation . 9. Ferroelectric capacitor.

A substrate on which a semiconductor integrated circuit is formed;
A ferroelectric memory comprising a ferroelectric capacitor formed on the substrate,
The ferroelectric capacitor is:
At least the surface have a spherical crystal structure, the lower electrode average crystal grain size of the spherical crystal structure is 20nm or less,
A capacitive insulating film formed on the surface of the lower electrode and composed of a ferroelectric thin film having a layered structure of random orientation;
The ferroelectric capacitor is a ferroelectric memory having a stack type structure.

Encompasses at least the surface have a spherical crystal structure, on the surface of the conductive layer the average crystal grain size of the spherical crystal structure is 20nm or less, a step of forming a ferroelectric thin film having a layered structure of randomly oriented And manufacturing method of ferroelectric memory.