JP3604002B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3604002B2 JP3604002B2 JP2000166689A JP2000166689A JP3604002B2 JP 3604002 B2 JP3604002 B2 JP 3604002B2 JP 2000166689 A JP2000166689 A JP 2000166689A JP 2000166689 A JP2000166689 A JP 2000166689A JP 3604002 B2 JP3604002 B2 JP 3604002B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- light
- resistance
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路構成部の構成の解析を防止し、回路の模倣、複製あるいは情報の改ざんを困難とする半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置では、一般に基板上に多数の半導体素子が配され、それぞれの半導体素子の電極間に配線が施された構成を備えている。このような半導体装置では、上記の構成をα線、湿気、応力などの外部雰囲気の影響から保護するために、回路構成部が酸化シリコン、窒化シリコンといった絶縁性の保護膜で覆われている。これにより、湿気混入などによる誤動作、応力による特性変動等を防止することができる。
【０００３】
また、半導体装置の回路における回路構成部は、開発に長時間を要したものや、独創性に優れたものもあり、他人により模倣、複製されないようにしておくことが好ましいものも存在する。また、半導体装置の回路には、重要情報が記憶された記憶素子もあり、情報が改ざんされないようにしておくことが好ましいものもある。
【０００４】
しかし、上述した保護膜は、回路構成部を外部雰囲気から保護する目的で配設されており、光学的には可視光、遠赤外線透過性の良好なものが多く、可視光顕微鏡やＩＲ顕微鏡による保護膜を介しての回路構成部の認識を容易にしている。それにより、回路構成部の模倣、複製、記憶素子部における情報の改ざんを招くおそれがある。従来、それらを防止するために以下のような手法が採られている。
【０００５】
（１）特開平１−１６５１２９号公報に開示された構造では、図１４に示すように、集積回路は半導体基板に配設された多数の半導体素子が相互に配線されている回路構成部４０と、これらを覆う絶縁性の保護膜４２とを有する。保護膜４２は例えば窒化シリコンにて構成され、その中には導電性の金属膜４３が配設されている。回路構成部４０の表面は、機密保護が必要でない領域では保護膜４２のみによって覆われており、主要部領域では保護膜４２の下層部４２ａ、金属膜４３および保護膜４２の上層部４２ｂが順次覆っている。
【０００６】
これにより、保護膜４２をエッチングしても、上記の機密保護が必要でない領域上に位置する保護膜４２全体、および上記の主要部領域を覆う金属膜４３上の保護膜４２における上層部４２ｂのみが除去される。従って、金属膜４３が除去されないために機密保護が必要な主要部は露出せず、視認できない。また、この状態で金属膜４３をエッチングして除去しても、金属膜４３と同材質、例えばアルミニウムから成る配線パターン４１が除去されるので、回路構成部４０については解析できない。このように、回路構成部４０の主要部を絶縁性の保護膜４２を介して導電性の金属膜４３で覆うことにより、集積回路が他者によって模倣、複製されるのを防止している。
【０００７】
（２）特開平１１−１５４６７４号公報には、図１５に示すような構造が開示されている。具体的には、集積回路が形成された半導体基板５０の一主面上に二酸化珪素（ＳiＯ２）からなる絶縁体分離層５１を堆積し、絶縁体分離層５１にアルミニウムからなり、かつ集積回路と接続された第１、第２の配線５２、５３およびアルミニウムからなる遮蔽層５４を埋め込んで形成している。また、遮蔽層５４に開口部５４ａ、５４ｂを設け、開口部５４ａ、５４ｂ内の遮蔽層５４と同じ層内にアルミニウムからなる接続層５５、５６を形成している。さらに、接続層５５の両端をＷからなるビア５７を介して第１の配線５２の切断端部５２ａと接続し、接続層５６の両端をＷからなるビア５８を介して第２の配線５３の切断端部５３ａと接続し、遮蔽層５４の表面に表面保護層５１ａを形成している。
【０００８】
この構造において、集積回路は遮蔽層５４によって隠蔽され、また、遮蔽層５４と接続層５５、５６は同じ材料からなり、かつ同じ層内に形成されているので、遮蔽層５４をエッチングにより除去すると接続層５５、５６も同時に除去される。こうして、上記配線を光学的に遮蔽する遮蔽層５４を形成し、該遮蔽層５４と同じ層内に上記配線の一部をなす接続層５５、５６を形成することにより回路動作状態での観測が阻止でき、不法行為が目的である回路動作状態の解析を防止している。
【０００９】
（３）特開平１０−２７０５６２号公報には、図１６に示すような構造が開示されている。この構造では、シリコン基板６１上にポリシリコンのゲートおよび配線６２が形成され、絶縁膜６３、６５の上にそれぞれ金属第１層配線６４、金属第２層配線６６が形成された多層配線構造を有する。なお、金属第２層配線６６はパッシベーション膜６７によって覆われている。絶縁膜６５の上部には、不透明な導電性遮蔽膜６０が同一層において金属第２層配線６６とギャップを保って形成されている。
【００１０】
この構造において、集積回路は導電性遮蔽層６０によって隠蔽され、また、導電性遮蔽膜６０を除去すると同層にある配線が寸断される。このように、光学的に内部観測を阻止する防御機構を有することにより、半導体集積回路のリバースエンジニアリングを防止している。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記の構造では次のような問題がある。
【００１２】
（１）の構造では金属膜４３上に下層部４２ａと同じ材料から成る上層部４２ｂが存在しているので、保護膜４２のエッチングを金属膜４３が露出した状態で止めることにより、金属膜４３のみのエッチングが可能となる。従って、この状態で下層回路構成の認識が可能となり、回路測定も可能となる。
【００１３】
（２）の構造では遮蔽金属膜の除去時に、配線にダメージを与えることによって回路動作の解析を防止することを目的としている。しかし、遮蔽層５４及びこれと同層の接続層５５、５６の上層保護膜を化学的または物理的に除去後、フォトリソグラフィにて遮蔽層５４のみを露出させれば、遮蔽金属膜を除去することが可能である。また、（３）の構造でも同様にして、導電性遮蔽層６０を除去することが可能である。
【００１４】
このように、従来の技術では回路の模倣、複製及び情報の改ざんの防止策から容易に回避する方法が存在し、回路情報の完全な保護が困難であった。
【００１５】
本発明は上記事情に鑑みてなされたものであり、その目的は、効果的に回路の視認を防止し、また、確実に内部回路の解析が防止できる半導体装置を提供することである。
【００１６】
【課題を解決するための手段】
本発明の半導体装置は、上記の課題を解決するために、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように設けられた遮光膜と、遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、上記被覆膜を形成した材料よりも耐食性において劣る導電性材料から成り、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する抵抗検知回路とを備えており、上記抵抗配線が、上記抵抗検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有していることを特徴としている。
【００１７】
あるいは、本発明の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記本体配線上に成膜され、表面が平坦化加工されている絶縁性保護膜と、該絶縁性保護膜上に上記回路構成部の主要部を覆うように設けられた遮光膜と、該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、上記被覆膜を形成した材料よりも耐食性において劣る導電性材料から成り、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する抵抗検知回路とを備えており、上記抵抗配線が、上記抵抗検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有していることを特徴としている。
【００１８】
上記の構成によれば、遮光性を有しているため可視光及びＩＲ光を通しにくい性質を持つ遮光膜が回路構成部の主要部を覆うように配されているので、下層回路パターンを認識不可能とすることができる。また、被覆膜が耐食性を有する材料で形成されているので、被覆膜を薬液処理等によって除去することは困難である。
【００１９】
しかも、抵抗配線が被覆膜を形成した材料よりも耐食性において劣る導電性材料から成っておれば、抵抗配線は耐食性が劣るため、被覆膜を化学的に除去しようとしても先に抵抗配線が劣化するので、抵抗配線の抵抗値の変化を敏感にすることができる。また、抵抗配線の抵抗値が変化すると、それが検知回路によって検知される。この検知結果を利用して、例えば回路構成部が動作不良を引き起こすようにしておけば、回路構成部の特性測定を不可能にすることができる。
【００２０】
さらに、抵抗配線が第２配線部を有することによって、遮光膜の視認性をより困難にすることができる。また、第１配線部と第２配線部とは同一材料から成っているので、両配線部を同じ工程で形成することができる。加えて、回路構成部を覆う保護膜の表面を平坦化すれば、下層配線の形状が表面段差として浮き上がらないので、段差による配線パターンの認識を不可能とすることができる。
【００２１】
前記記載の発明における半導体装置は、被覆膜が酸化アルミニウムから成っていることが好ましい。
【００２２】
上記の構成によれば、膜材料が酸化アルミニウムであることにより、被覆膜の耐食効果を大きくすることができる。
【００２３】
前記記載の発明における半導体装置は、酸化アルミニウムが染色処理されていることが好ましい。
【００２４】
上記の構成によれば、酸化アルミニウムを染色することにより、酸化アルミニウム膜が遮光性を有することができる。
【００２５】
本発明の他の半導体装置は、上記の課題を解決するために、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有する遮光膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する検知回路とを備えており、上記抵抗配線が、上記抵抗検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有していることを特徴としている。
【００２６】
あるいは、本発明の他の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記本体配線上に成膜され、表面が平坦化加工されている絶縁性保護膜と、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有しており、その表面と上記絶縁性保護膜の表面が同一平面上に平坦化されている遮光膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する検知回路とを備えており、上記抵抗配線が上記検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有していることを特徴としている。
【００２７】
上記の構成によれば、遮光膜が耐食性を有することにより遮光膜を除去しがたくすることができ、また遮光膜が回路構成部を覆うように配されているので、下層回路パターンを認識不可能とすることができる。しかも、遮光膜を保護するための耐食性を有する他の膜が不要になる。さらに、下層パターンを確認する目的で、化学的または物理的に（例えば、研磨）遮光膜または抵抗配線が除去された時に、抵抗配線に断線等が生じた結果、抵抗配線の抵抗が増加すると、その変化が検知回路によって検知される。この検知結果を利用して、例えば回路構成部が動作不良を引き起こすようにしておけば、回路構成部の特性測定を不可能にすることができる。
【００２８】
さらに、抵抗配線が第２配線部を有することによって、遮光膜の視認性をより困難にすることができる。また、第１配線部と第２配線部とは同一材料から成っているので、両配線部を同じ工程で形成することができる。加えて、回路構成部を覆う保護膜および遮光膜の表面を平坦化すれば、下層配線の形状が表面段差として浮き上がらないので、段差による配線パターンの認識を不可能とすることができる。
【００２９】
本発明のさらに他の半導体装置は、上記の課題を解決するために、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように設けられた遮光膜と、該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えていることを特徴としている。
【００３０】
あるいは、本発明のさらに他の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有する遮光膜と、上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えていることを特徴としている。
【００３１】
上記の構成によれば、回路解析を目的として第２絶縁性保護膜が化学的に除去された時、本体配線上の第１絶縁性保護膜の開口部が現れる。それゆえ、開口部を介して侵入してくる薬液等によって本体配線に直接ダメージを与えることが可能となる。
【００３２】
前記記載の発明における半導体装置は、絶縁性保護膜の表面が平坦化加工されていることが好ましい。
【００３３】
上記の構成によれば、回路構成部を覆う保護膜の表面を平坦化することにより、下層配線の形状が保護膜表面段差として浮き上がらないので、段差による配線パターンの認識を不可能とすることができる。
【００３４】
前記記載の発明における半導体装置は、遮光膜がタンタルまたはニオブから成っていることが好ましい。
【００３５】
上記の構成によれば、遮光膜をタンタルまたはニオブの金属膜とすることにより、遮光膜の耐食性を高くすることができる。
【００３６】
【発明の実施の形態】
本発明の実施の形態および参考の形態について図１ないし図１３に基づいて説明する。
【００３７】
〔実施の形態１〕
本発明の第１の実施の形態について図１ないし図５に基づいて説明すれば、以下の通りである。
【００３８】
図１は、本発明の実施の一形態である半導体装置の要部断面図である。シリコン基板上に回路主要部１ａおよび抵抗検知回路部１ｂを形成した半導体基板１上には、該半導体基板１上の回路主要部１ａにおける各半導体素子を接続するための配線２が設けられている。
【００３９】
回路主要部１ａは、機密保護を必要とする、回路構成部の主要部である。また、図２に抵抗検知回路部１ｂの一例を示す。
【００４０】
抵抗検知回路部１ｂは、抵抗Ｒ１と、インバータ素子２５とを備えている。抵抗Ｒ１は後述の抵抗検知用上部配線９となる抵抗Ｒ２と直列に接続され、その接続点Ｐはインバータ素子２５の入力端子に接続されている。また、抵抗Ｒ１の他端は電圧Ｖccの電源ラインに接続され、抵抗Ｒ２の他端は接地されている（ＧＮＤ）。インバータ素子２５は、上記の接続点Ｐの電圧レベルを反転して出力する。
【００４１】
抵抗Ｒ２は抵抗検知用上部配線９（後述の抵抗検知兼遮光用上部配線１０）の持つ抵抗成分であり、配線が除去された後その抵抗値は増大する。絶縁性保護膜４下には抵抗Ｒ１が抵抗体として形成されると共に、インバータ素子２５が形成される。ここで抵抗Ｒ２の抵抗値は抵抗Ｒ１の抵抗値より小さくなるように設定されている。
【００４２】
インバータ素子２５は、通常の状態では、接続点Ｐの電位がインバータ素子２５の反転閾値より小さいので、ハイレベルの出力信号ｏｕｔを出力する。一方、インバータ素子２５は、抵抗Ｒ２の抵抗値が増大して接続点Ｐの電位がインバータ素子２５の反転閾値を越えると、ローレベルの出力信号ｏｕｔを出力する。
【００４３】
配線２より下層部分を保護するために、半導体基板１の上層全体を絶縁性保護膜４が覆っており、その内部には、上記配線２と、抵抗検知用上部配線９と、遮光膜５と、酸化アルミニウム膜７と、遮光用上部配線８とが形成されている。絶縁性保護膜４は、半導体基板１上に形成される下層の保護膜４ａと、保護膜４ａ上に形成される上層の保護膜４ｂとから成っている。抵抗検知用上部配線９は、保護膜４ａ上に形成されるとともに、保護膜４ａを貫通する接続部３を介して抵抗検知回路部１ｂに接続されている。遮光膜５は、抵抗検知用上部配線９と同様に保護膜４ａ上に形成されるとともに、回路主要部１ａを覆うように配置されている。酸化アルミニウム膜７は、遮光膜５を完全に被覆するように配置され、遮光用上部配線８はさらに酸化アルミニウム膜７上に配置されている。
【００４４】
遮光膜５は導電性金属膜であり、少なくとも可視光、ＩＲ光を通しにくくするような遮光性を有しているので、回路主要部１ａの視認を防止できる。また、遮光用上部配線８も遮光性を有しているので、該遮光用上部配線８が回路主要部１ａを覆うように配置されることによって、より効果的に視認を防止できる。さらに、酸化アルミニウム膜７を染色し、遮光性を持たせることで、下層回路パターンの視認性をより低下させることができる。
【００４５】
酸化アルミニウムは、絶縁性を有し耐食効果の非常に大きな材料であるので、遮光膜５上に酸化アルミニウム膜７を配置することによって、該酸化アルミニウム膜７は遮光膜５が薬液などによって化学的に剥離されることを防ぐことができる。また、遮光用上部配線８と抵抗検知用上部配線９は同一材料で形成されているので一度の工程で形成することができる。しかも、その材料は、酸化アルミニウム膜７より耐食性が劣る材料であるので、酸化アルミニウム膜７の薬液除去を試みた際、抵抗検知用上部配線９の方が酸化アルミニウム膜７よりも先に薬液に侵される。
【００４６】
この結果、抵抗検知用上部配線９の断線や細りが生じると、抵抗Ｒ２の抵抗値が増大することによって接続点Ｐの電位が上昇し、インバータ素子２５の反転閾値を越えると出力信号ｏｕｔが反転する。これにより抵抗検知回路部１ｂは抵抗値の増大を検知して、本体回路に内蔵されるＣＰＵに信号の変化を認識させることでソフト側で本体の誤動作や動作不能を働きかけたり、あるいは抵抗Ｒ２の抵抗値を異常な増大そのものによって回路の誤動作を引き起こすことができる。
【００４７】
このように、回路主要部１ａを見るために、化学的に遮光用上部配線８の剥離（薬液除去）を試みたとき、同時に、該遮光用上部配線８と同一材料で形成されている抵抗検知用上部配線９に断線や細りが生じ、その結果、該抵抗検知用上部配線９の抵抗値が増加する。その抵抗値の増加を抵抗検知回路部１ｂで検知させることで、本体回路に誤動作や動作不能を起こさせるか、あるいは、抵抗検知用上部配線９の抵抗値の異常な増大そのものによって回路の誤動作を引き起こすことができる。
【００４８】
上記構造をとることにより、まず外部から内部回路を視認できなくなり、さらに抵抗検知用上部配線９の膜を剥離しようとすると回路が正常に動作しなくなるため、上記構造の半導体装置は、内部回路の解析を防止することができる。
【００４９】
本実施の形態の半導体装置の製作手順を図３に示す工程フロー図に基づいて説明する。 まず、図３（ａ）に示すように、回路主要部１ａを有する半導体基板１上に、アルミニウムまたはその他の導電性金属膜を、例えばスパッタ法にて９００ｎｍの厚さで成膜し、レジストパターニング及びドライエッチングを行い配線２を形成する。その配線２上に酸化シリコン、窒化シリコン等の保護膜４ａを、例えばプラズマＣＶＤ法（以下Ｐ−ＣＶＤ法と称する）にて２０００ｎｍの厚さで成膜する（図３（ｂ））。上記の保護膜４ａの表面における配線２上の隆起した部分を、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法にて１０００ｎｍの厚さ分削り、表面モホロジーを無くし平坦にする（図３（ｃ））。
【００５０】
次に、配線２と同様またはそれ以外の材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍの厚さで成膜し、レジストパターニング、ドライエッチングにより該薄膜をパターニングして、回路主要部１ａに所望の形状の遮光膜５を形成する（図３（ｄ））。その遮光膜５の存在しない保護膜４ａの表面部分をレジスト１３で被覆しパターニングする（図３（ｅ））。このとき、後の工程で酸化アルミニウム膜７となる部分を遮光膜５に完全に被覆させるため、レジスト１３のパターン端部を遮光膜５より少し離しておく。
【００５１】
アルミニウム膜１４を、例えばスパッタ法にて基板全体に１５０ｎｍの厚さで成膜する（図３（ｆ））。続いて、前記アルミニウム膜１４の酸化を陽極酸化法にて行う。基板を酒石酸アンモニウム等の電解液に浸し、基板上のアルミニウム膜１４に数１０Ｖ程度のプラス電圧を印加し、アルミニウム膜１４の厚さ分を酸化する。酸化膜には微細な孔が存在するので、沸騰純水に浸して封孔処理を行う。これにより、基板上全面に酸化アルミニウム膜７が形成される（図３（ｇ））。
【００５２】
上記封孔処理を行う前に基板を染料液に浸漬させることにより、酸化アルミニウム膜７の染色を行ってもよい。封孔処理をする前における酸化アルミニウム膜７は、多孔性であり微細な孔が存在するので、染料液に浸すと染料分子が孔の中に被着し、染色される。ここで使用される染料としては、酸性染料、酸性含金属錯塩、酸性媒染等の染料群の中から選ばれる。化学構造的な面から言えば、モノアゾ染料、ジスアゾ染料、アンスラキノン染料、フタロシアニン染料、トリフェニルメタン染料等が挙げられる。また、酸化アルミニウム膜７への染料の被着量のコントロールは、定濃度染色中の染色時間の調整で行う。
【００５３】
染料を酸化アルミニウム膜７に被着させた後、基板を沸騰純水に浸して封孔処理を行う。これにより、酸化アルミニウム膜７に染料を固定することができ、酸化アルミニウム膜７は染色される。こうして、酸化アルミニウム膜７の染色を行うことで、外部からの内部回路の視認性をさらに悪化させることができる。
【００５４】
さらに、基板表面をスクラブすることにより、レジスト１３底部付近の比較的酸化膜のステップカバレッジが弱い部位からレジスト１３上までの酸化アルミニウム膜７をこすり落とし、その後レジスト１３を剥離液を用いて除去する。形成された酸化アルミニウムパターンにバリが存在する場合は、その状態にて基板表面をスクラブすることによりバリの除去を行い（リフトオフ法）、洗浄を行う。こうして、遮光膜５上に酸化アルミニウム膜７が形成される（図３（ｈ））。
【００５５】
そして、抵抗検知回路部１ｂ上の保護膜４ａにパターニングエッチを施し、タングステンプラグを設けることにより接続部３を形成する（図３（ｉ））。その後、遮光膜５と同様またはそれ以外の材料、すなわち耐食性の面で酸化アルミニウム膜７よりも劣る材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜１７をスパッタ法にて３００ｎｍの厚さで成膜し、その上に形成されたレジスト１５のパターニング及びドライエッチングを行い、回路主要部１ａ上に遮光用上部配線８となる部分と、抵抗検知回路部１ｂ上に、抵抗検知用上部配線９となる部分を同時に形成する（図３（ｊ））。最後に、保護膜４ｂを例えばＰ−ＣＶＤ法にて、３００ｎｍの厚さで成膜する（図３（ｋ））。
【００５６】
以上の工程により、図１に示した構造が製作される。このように、図１に示した半導体回路構造は、既存のプロセス技術を用いて容易に実現できる。
【００５７】
なお、図１に示した本実施の形態１の半導体装置は、パターニングによって電気的に切り離された遮光用上部配線８と抵抗検知用上部配線９とを備えているが、その代わりに図４（半導体装置の要部断面図）に示すように、抵抗検知と遮光とを兼ねた上部配線である抵抗検知兼遮光用上部配線１０を備えていてもかまわない。
【００５８】
該抵抗検知兼遮光用上部配線１０は、絶縁性保護膜４を介して酸化アルミニウム膜７の上層に配置されており、また、接続部３を介して上記抵抗検知回路部１ｂに接続されている。ただし、絶縁性保護膜４は、前述の保護膜４ｂに代えて保護膜４ｃ、４ｄを有している。保護膜４ｃは、酸化アルミニウム膜７を覆うように保護膜４ａ上に形成されている。保護膜４ｄは、保護膜４ｃ上に形成された抵抗検知兼遮光用上部配線１０を覆うように保護膜４ｃ上に形成されている。
【００５９】
抵抗検知兼遮光用上部配線１０は、抵抗値の変化を検知する素子としての機能（抵抗検知用上部配線９）と遮光性を有する膜としての機能（遮光用上部配線８）とを兼ね備えている。従って、回路主要部１ａを視認するために抵抗検知兼遮光用上部配線１０を物理的（研磨等）または化学的（薬液処理等）に除去しようとすれば、抵抗検知兼遮光用上部配線１０に断線や細りが生じてその抵抗値が増加する。そのため、図１の構成と比較すると、抵抗検知回路部１ｂをより敏感に動作させることができる。
【００６０】
ここで、上記のように構成される半導体装置の製作手順を図５に示す工程フロー図に基づいて説明する。なお、ここでは、酸化アルミニウム膜７を形成するまで（図５（ａ）ないし（ｈ））は図１に示した半導体装置の製作工程（図３（ａ）ないし（ｈ））と同じ工程であるので、その説明を省略し、それ以降について説明する。
【００６１】
絶縁性保護膜４ｃを、酸化アルミニウム膜７を覆うように保護膜４ａ上に、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜し、抵抗検知回路部１ｂにパターニングエッチを行い、タングステンプラグを設けることにより接続部３を形成する（図５（ｉ））。次に、遮光膜５と同様またはそれ以外の材料、すなわち耐食性で酸化アルミニウム膜７よりも劣る材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍの厚さで成膜し、その上にレジスト１６を形成する（図５（ｊ））。そのレジスト１６に対し、パターニング、ドライエッチング、レジスト剥離を施すことにより回路主要部１ａ、抵抗検知回路部１ｂ上に抵抗検知兼遮光用上部配線１０を形成する（図５（ｋ））。最後に、絶縁性保護膜４ｄを、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜する（図５（ｌ））。こうして、図４の構造が製作される。
【００６２】
〔実施の形態２〕
本発明の第２の実施の形態について図６ないし図９に基づいて説明すれば、以下の通りである。なお、本実施の形態において、実施の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。
【００６３】
図６は、本発明の実施の一形態である半導体装置の要部断面図である。本実施の形態に係る半導体装置は、図６に示すように、実施の形態１と同様、回路主要部１ａと抵抗検知回路部１ｂを形成した半導体基板１上に、配線２、接続部３、絶縁性保護膜４、遮光用上部配線８、抵抗検知用上部配線９とを備えている。また、遮光用上部配線８と抵抗検知用上部配線９は、同層に配されており、遮光用上部配線８の半導体基板１側の面には耐食性を有する耐食性遮光膜６が設置されている。絶縁性保護膜４は、半導体基板１上に形成される下層の保護膜４ｅと、保護膜４ｅ上に形成される上層の保護膜４ｆから成っている。
【００６４】
上記のように構成される半導体装置では、実施の形態１の遮光膜５と同様、耐食性遮光膜６によって回路主要部１ａの視認を防止することができる。しかも、遮光膜５の代わりに耐食性の高いタンタル、ニオブなどの金属膜からなる耐食性遮光膜６を用いることにより、図１のように酸化アルミニウム膜７を配置しなくてもよくなり、耐食性遮光膜６そのものを除去し難くすることができ視認防止効果を高めることができる。
【００６５】
本実施の形態の半導体装置の製作手順を図７に示す工程フロー図に基づいて説明する。
【００６６】
まず、図７（ａ）に示すように、回路主要部１ａを有する半導体基板１上に、アルミニウムまたはその他の導電性金属膜を、例えばスパッタ法にて９００ｎｍの厚さで成膜し、レジストパターニング及びドライエッチングを行い配線２を形成する。その配線２上に酸化シリコン、窒化シリコン等の保護膜４ｅを、例えばＰ−ＣＶＤ法にて２０００ｎｍの厚さで成膜する（図７（ｂ））。上記の保護膜４ｅの表面における配線２上の隆起した部分を、例えばＣＭＰ法にて１０００ｎｍの厚さ分削り、表面モホロジーを無くし平坦にする（図７（ｃ））。
【００６７】
次に、保護膜４ｅ表面にレジスト１８でパターニング及びドライエッチングを行い、主要回路部１ａ上部に窪みを形成する（図７（ｄ））。この窪みの深さは耐食性遮光膜６の厚さと同等であれば良い。続いて、耐食性遮光膜６を基板全体に、例えばタンタルまたはニオブ膜をスパッタ法にて１５０ｎｍの厚さで成膜を行う（図７（ｅ））。その耐食性遮光膜６をメタルＣＭＰ法にて金属膜厚分を削り取る（図７（ｆ））。この処理により保護膜４ｅの窪みを形成していない部分の耐食性遮光膜６のみを削り取ることができる。
【００６８】
そして、抵抗検知回路部１ｂ上の保護膜４ｅに、パターニングエッチを施し、タングステンプラグを設けることにより接続部３を形成する（図７（ｇ））。その後、耐食性遮光膜６よりも耐食性の面で劣る材料から成る導電性金属膜、または金属に類似した、遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜１７をスパッタ法にて３００ｎｍの厚さで成膜し、その上に形成されたレジスト１９により（図７（ｈ））パターニングをする（図７（ｉ））。最後に、保護膜４ｆを、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜する（図７（ｊ））。
【００６９】
以上の工程により、図６に示した構造が製作される。このように、図６に示した半導体回路構造は、既存のプロセス技術を用いて容易に実現できる。
【００７０】
なお、図６に示した本実施の形態２の半導体装置は、パターニングによって電気的に切り離された遮光用上部配線８と抵抗検知用上部配線９とを備えているが、その代わり図８（半導体装置の要部断面図）に示すように、抵抗検知と遮光とを兼ねた上部配線である抵抗検知兼遮光用上部配線１０を備えていてもかまわない。
【００７１】
該抵抗検知兼遮光用上部配線１０は、絶縁性保護膜４を介して耐食性遮光膜６の上層に配置されており、また、接続部３を介して上記抵抗検知回路部１ｂに接続されている。ただし、絶縁性保護膜４は、前述の保護膜４ｆに代えて保護膜４ｇ、４ｈを有している。保護膜４ｇは耐食性遮光膜６を覆うように保護膜４ｅ上に形成されている。保護膜４ｈは、保護膜４ｇ上に形成された抵抗検知兼遮光用上部配線１０を覆うように保護膜４ｇ上に形成されている。
【００７２】
抵抗検知兼遮光用上部配線１０は、抵抗値の変化を検知する素子としての機能（抵抗検知用上部配線９）と遮光性を有する膜としての機能（遮光用上部配線８）とを兼ね備えている。従って、回路主要部１ａを視認するために抵抗検知兼遮光用上部配線１０を物理的（研磨等）、化学的（薬液処理等）に除去しようとすれば、抵抗検知兼遮光用上部配線１０に断線や細りが生じてその抵抗値が増加する。そのため、図６の構成と比較すると、抵抗検知回路部１ｂをより敏感に動作させることができる。
【００７３】
ここで、上記のように構成される半導体装置の製作手順を図９に示す工程フロー図に基づいて説明する。なお、耐食性遮光膜６を形成するまで（図９（ａ）ないし（ｆ））は図６に示した半導体装置の製作工程（図７（ａ）ないし（ｆ））と同じ工程であるので、その説明を省略し、それ以降について説明する。
【００７４】
保護膜４ｇを、耐食性遮光膜６を覆うように保護膜４ｅ上に例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜し、抵抗検知回路部１ｂに、パターニングエッチを行い、タングステンプラグを設けることにより接続部３を形成する（図９（ｇ））。次に、耐食性遮光膜６と同様またはそれ以下の耐食性の材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍに厚さで成膜し、その上に形成されたレジスト２０によりパターニングを施す（図９（ｈ））。また、レジスト２０のドライエッチングにより回路主要部１ａ上に抵抗検知兼遮光用上部配線１０を形成する（図９（ｉ））。最後に、保護膜４ｈを、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜する（図９（ｊ））。こうして、図８の構造が製作される。
【００７５】
〔参考の形態〕
本発明の参考の形態について図１０ないし図１３に基づいて説明すれば、以下の通りである。なお、本参考の形態において、実施の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。
【００７６】
図１０は、本発明の参考の一形態である半導体装置の要部断面図である。シリコン基板上に回路主要部１ａを形成した半導体基板１上において、回路主要部１ａにおける各半導体素子を接続するための配線２が設けられている。
【００７７】
配線２より下層部分を保護するために、半導体基板１の上層全体を絶縁性保護膜４が覆っており、その内部には、上記配線２と、遮光膜５と、酸化アルミニウム膜７と、上部配線１１とが形成されている。絶縁性保護膜４は、半導体基板１上に形成され、開口部１２を有している下層の保護膜４ｉと、保護膜４ｉ上に形成され、開口部１２を封じている上層の保護膜４ｊとから成っている。また、保護膜４ｉの開口部個数は制限しない。遮光膜５は、保護膜４ｉ上に形成されていると共に、回路主要部１ａを覆うように配置されている。酸化アルミニウム膜７は、遮光膜５を完全に覆うように配置され、上部配線１１は、さらに酸化アルミニウム膜７上に配置されている。
【００７８】
上記の構成では、遮光膜５だけでなく上部配線１１も遮光性を有しているので、該上部配線１１が回路主要部１ａを覆うように配置することによって、より効果的に視認を防止できる。さらに、酸化アルミニウム膜７を染色し、遮光性を持たせることで、下層回路パターンの視認性をより低下させることができる。
【００７９】
配線２上に開口部１２を有する第１絶縁性保護膜として保護膜４ｉを設け、その上層を第２絶縁性保護膜として保護膜４ｊで被せることより、剥離解析時に薬液処理にて遮光部分を除去しようとした際、上部配線１１だけでなく、外部より回路主要部１ａに信号を伝達する配線２にも薬液ダメージを与えることができ、薬液ダメージによる配線２の断線や細りによる抵抗値の異常増加によって回路の正常動作を損なわせることができる。
【００８０】
本参考の形態の半導体装置の製作手順を図１１に示す工程フロー図に基づいて説明する。
【００８１】
まず、図１１（ａ）に示すように、回路主要部１ａを有する半導体基板１上に、アルミニウムまたはその他の材料から成る導電性金属膜を、例えばスパッタ法にて９００ｎｍの厚さで成膜し、レジストパターニング及びドライエッチングを行い配線２を形成する。その配線２上に酸化シリコン、窒化シリコン等の保護膜４ｉを、例えばＰ−ＣＶＤ法にて２０００ｎｍの厚さで成膜する（図１１（ｂ））。上記の保護膜４ｉの表面における配線２上の隆起した部分を、例えばＣＭＰ法にて１０００ｎｍの厚さ分削り、表面モホロジーを無くし平坦にする（図１１（ｃ））。
【００８２】
次に、配線２と同様またはそれ以外の材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍの厚さで成膜し、レジストパターニング、ドライエッチングにより該薄膜をパターニングして、回路主要部１ａに所望の形状の遮光膜５を形成する（図１１（ｄ））。その遮光膜５の存在しない保護膜４ｉの表面部分をレジスト２１で被覆しパターニングする（図１１（ｅ））。このとき、後の工程で酸化アルミニウム膜７となる部分を遮光膜５に完全に被覆させるため、レジスト２１のパターン端部は遮光膜５より少し離しておく。
【００８３】
アルミニウム膜１４を、例えばスパッタ法にて基板全体に１５０ｎｍの厚さで成膜する（図１１（ｆ））。続いて、前記アルミニウム膜１４の酸化を陽極酸化法にて行い、酸化アルミニウム膜７を基板上全面に形成する（図１１（ｇ））。さらに、基板表面をスクラブすることにより、レジスト２１底部付近の比較的酸化膜のステップカバレッジが弱い部位からレジスト２１上までの酸化アルミニウム膜７をこすり落とし、その後レジスト２１を剥離液を用いて除去する。形成された酸化アルミニウムパターンにバリが存在する場合はその状態にて基板表面をスクラブすることによりバリの除去を行い、洗浄を行う。こうして遮光膜５上に酸化アルミニウム膜７が形成される（図１１（ｈ））。
【００８４】
そして、遮光膜５と同様またはそれ以外の材料すなわち耐食性の面で酸化アルミニウム膜７よりも劣る材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍに厚さで成膜し、その上に形成されたレジスト２２のパターニング（図１１（ｉ））、及びドライエッチングを行い、回路主要部１ａ上に上部配線１１を形成する（図１１（ｊ））。
【００８５】
最後に、保護膜４ｉの配線２を覆っている部分に、パターニングエッチにて開口部１２
を設け（図１１（ｋ））、その上に保護膜４ｊを、例えばＰ−ＣＶＤ法にて３００ｎｍの
厚さで成膜し（図１１（ｌ））、開口部１２を覆う。
【００８６】
以上の工程により、図１０に示した構造が製作される。このように、図１０に示した半導体回路構造は、既存のプロセス技術を用いて容易に実現できる。
【００８７】
なお、図１０に示した本参考の形態の半導体装置は、耐食性を有する膜として酸化アルミニウム膜７を配置したが、その代わりに図１２（半導体装置の要部断面図）に示すように、遮光膜５に耐食性を持たせてもかまわない。遮光膜５に耐食性を持たせた膜を耐食性遮光膜６とし、該耐食性遮光膜６上には上部配線１１が配置されている。
【００８８】
上記耐食性遮光膜６によって回路主要部１ａの視認を防止することができる。しかも、遮光膜５の代わりに、耐食性の高い、タンタル、ニオブなどの金属膜からなる耐食性遮光膜６を用いることにより、図１０のように酸化アルミニウム膜７を配置しなくてもよくなり、耐食性遮光膜６そのものを除去し難くすることができ視認防止効果を高めることができる。
【００８９】
ここで、上記のように構成される半導体装置の製作手順を、図１３に示す工程フロー図に基づいて説明する。
【００９０】
まず、図１３（ａ）に示すように、回路主要部１ａを有する半導体基板１上に、アルミニウムまたはその他の材料から成る導電性金属膜を、例えばスパッタ法にて９００ｎｍの厚さで成膜し、レジストパターニング及びドライエッチングを行い配線２を形成する。その配線２上に酸化シリコン、窒化シリコン等の保護膜４ｋを、例えばＰ−ＣＶＤ法にて２０００ｎｍの厚さで成膜する（図１３（ｂ））。上記の保護膜４ｋの表面における配線２上の隆起した部分を、例えばＣＭＰ法にて１０００ｎｍの厚さ分削り、表面モホロジーを無くし平坦にし（図１３（ｃ））、その上に形成されたレジスト２３のパターニング及びドライエッチングを行い、回路主要部１ａ上の保護膜４ｋに窪みを形成する（図１３（ｄ））。この窪みの深さは耐食性遮光膜６の厚さと同等であれば良い。
【００９１】
次に、耐食性遮光膜６を基板全体に、例えばタンタルまたはニオブ膜をスパッタ法にて１５０ｎｍの厚さで成膜を行い（図１３（ｅ））、基板表面の耐食性遮光膜６をメタルＣＭＰ法にて金属膜厚分を削り取る（図１３（ｆ））。この処理により保護膜４ｋの窪みを形成していない部分の耐食性遮光膜６のみを削り取ることができる。
【００９２】
そして、耐食性遮光膜６と同様またはそれ以外の材料すなわち耐食性の面で酸化アルミニウム膜よりも劣る材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜（上部配線１１）、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍに厚さで成膜し、レジスト２４によりパターニングし（図１３（ｇ））、その後ドライエッチングにより耐食性遮光膜６上部に上部配線１１を形成する（図１３（ｈ））。
【００９３】
最後に、保護膜４ｋの配線２を覆っている部分に、パターニングエッチにて開口部１２を設け（図１３（ｉ））、その保護膜４ｋ上に保護膜４ｌを、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜し（図１３（ｊ））、開口部１２を覆う。こうして、図１２に示した構造が製作される。
【００９４】
【発明の効果】
以上のように、本発明の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように設けられた遮光膜と、遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、上記被覆膜を形成した材料よりも耐食性において劣る導電性材料から成り、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する抵抗検知回路とを備えており、上記抵抗配線が、上記抵抗検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有している構成である。
【００９５】
あるいは、本発明の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記本体配線上に成膜され、表面が平坦化加工されている絶縁性保護膜と、該絶縁性保護膜上に上記回路構成部の主要部を覆うように設けられた遮光膜と、該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、上記被覆膜を形成した材料よりも耐食性において劣る導電性材料から成り、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する抵抗検知回路とを備えており、上記抵抗配線が、上記抵抗検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有している構成である。
【００９６】
これにより、遮光性を有しているため可視光及びＩＲ光を通しにくい性質を持つ遮光膜が回路構成部の主要部を覆うように配され、また、被覆膜は耐食性を有する材料で形成されているので、下層回路パターンを認識不可能とすることができ、また、被覆膜の薬液処理等による除去を困難にすることができる。従って、内部回路の解析を困難にできるといった効果を奏する。
【００９７】
しかも、抵抗配線が被覆膜を形成した材料よりも耐食性において劣る導電性材料から成っているので、被覆膜を化学的に除去しようとしても先に抵抗配線が劣化するので、抵抗配線の抵抗値の変化を敏感にすることができる。また、その抵抗値の変化の検知結果を利用して、例えば回路構成部が動作不良を引き起こすようにしておけば、回路構成部の特性測定を不可能にすることができる。従って、半導体装置における回路情報をより確実に保護することができるという効果を奏する。
【００９８】
さらに、抵抗配線が第２配線部を有することによって、遮光膜の視認性をより困難にすることができる。また、第１配線部と第２配線部とは同一材料から成っているので、両配線部を同じ工程で形成することができる。従って、遮光膜の視認性をより困難にすると共に、製作工程を簡素化することができるといった効果を奏する。加えて、回路構成部を覆う保護膜の表面を平坦化すれば、下層配線の形状が表面段差として浮き上がらないので、段差による配線パターンの認識を不可能とすることができる。従って、内部回路の視認を防止できるといった効果を奏する。
【００９９】
上記の半導体装置は、被覆膜が酸化アルミニウムから成ることにより、遮光膜上に、耐食効果の大きい酸化アルミニウムから成る被覆膜を配することになり、該遮光膜を除去しがたくすることができる。従って、下層回路パターンの視認性をより低下させることができるといった効果を奏する。
【０１００】
また、酸化アルミニウムが染色処理されていることにより、酸化アルミニウム膜に遮光性を持たせることができる。従って、下層回路パターンの視認性をさらに低下させることができるといった効果を奏する。
【０１０１】
本発明の他の半導体装置は、以上のように、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有する遮光膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する検知回路とを備えており、上記抵抗配線が、上記検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有している構成である。
【０１０２】
あるいは、本発明の他の半導体装置は、以上のように、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記本体配線上に成膜され、表面が平坦化加工されている絶縁性保護膜と、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有しており、その表面と上記絶縁性保護膜の表面が同一平面上に平坦化されている遮光膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する検知回路とを備えており、上記抵抗配線が上記検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有している構成である。
【０１０３】
これにより、遮光膜が回路構成部の主要部を覆うので、下層回路パターンの視認性を低下させることができ、また、遮光膜そのものが除去しがたくなるので、遮光膜を保護するための耐食性を有する他の膜が不要となる。従って、視認性の困難な半導体装置をより簡素な構造で提供できるといった効果を奏する。さらに、下層パターンを確認する目的で、化学的または物理的に（例えば、研磨）遮光膜または抵抗配線が除去された時に、抵抗配線に断線等が生じた結果、抵抗配線の抵抗が増加すると、その変化が検知回路によって検知される。この検知結果を利用して、例えば回路構成部が動作不良を引き起こすようにしておけば、回路構成部の特性測定を不可能にすることができる。従って、回路動作状態での観測を阻止することができ、内部回路の解析を困難にできるといった効果を奏する。
【０１０４】
さらに、抵抗配線が第２配線部を有することによって、遮光膜の視認性をより困難にすることができる。また、第１配線部と第２配線部とは同一材料から成っているので、両配線部を同じ工程で形成することができる。従って、遮光膜の視認性をより困難にすると共に、製作工程を簡素化することができるといった効果を奏する。加えて、回路構成部を覆う保護膜および遮光膜の表面を平坦化すれば、下層配線の形状が表面段差として浮き上がらないので、段差による配線パターンの認識を不可能とすることができる。従って、内部回路の視認を防止できるといった効果を奏する。
【０１０５】
本発明のさらに他の半導体装置は、以上のように、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように設けられた遮光膜と、該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えている構成である。
【０１０６】
あるいは、本発明のさらに他の半導体装置は、以上のように、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有する遮光膜と、上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えている構成である。
【０１０７】
これにより、回路解析を目的として第２絶縁性保護膜が化学的に除去された時、本体配線上の第１絶縁性保護膜の開口部が現れることによって、開口部を介して侵入してくる薬液等によって本体配線に直接ダメージを与えることが可能となる。従って、内部回路の解析を困難にできるといった効果を奏する。
【０１０８】
上記のさらに他の半導体装置は、絶縁性保護膜の表面が平坦化加工されていることにより、下層配線の形状も保護膜表面段差として浮き上がらず、配線パターンを認識不可能とすることができる。従って、内部回路の視認を防止できるといった効果を奏する。
【０１０９】
上記の他の半導体装置またはさらに他の半導体装置は、遮光膜がタンタルまたはニオブから成ることにより、遮光膜が耐食性の高い金属膜となり、遮光膜を除去しがたくすることができる。従って、下層回路パターンの視認性を低下させることができるといった効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の要部の構造を示す断面図である。
【図２】本発明の実施の形態１及び２の半導体装置が共通して備える抵抗検知回路部の構成を示す回路図である。
【図３】（ａ）ないし（ｋ）は、上記半導体装置を製作する工程を示す工程フロー図である。
【図４】本発明の実施の形態１に係る他の半導体装置の要部の構造を示す断面図である。
【図５】（ａ）ないし（ｌ）は、上記半導体装置を製作する工程を示す工程フロー図である。
【図６】本発明の実施の形態２に係る半導体装置の要部の構造を示す断面図である。
【図７】（ａ）ないし（ｊ）は、上記半導体装置を製作する工程を示す工程フロー図である。
【図８】本発明の実施の形態２に係る他の半導体装置の要部の構造を示す断面図である。
【図９】（ａ）ないし（ｊ）は、上記半導体装置を製作する工程を示す工程フロー図である。
【図１０】本発明の参考の形態に係る半導体装置の要部の構造を示す断面図である。
【図１１】（ａ）ないし（ｌ）は、上記半導体装置を製作する工程を示す工程フロー図である。
【図１２】本発明の参考の形態に係る他の半導体装置の要部の構造を示す断面図である。
【図１３】（ａ）ないし（ｊ）は、上記半導体装置を製作する工程を示す工程フロー図である。
【図１４】従来の半導体装置の要部の構造を示す断面図である。
【図１５】従来の他の半導体装置の要部の構造を示す断面図である。
【図１６】従来のさらに他の半導体装置の要部の構造を示す断面図である。
【符号の説明】
１ 半導体基板
１ａ 回路主要部（回路構成部）
１ｂ 抵抗検知回路部（抵抗検知回路）
２ 配線（本体配線）
３ 接続部
４ 絶縁性保護膜
４ｉ、４ｋ 保護膜（第１絶縁性保護膜）
４ｊ、４ｌ 保護膜（第２絶縁性保護膜）
５ 遮光膜
６ 耐食性遮光膜（耐食性を有する遮光膜）
７ 酸化アルミニウム膜（被覆膜）
８ 遮光用上部配線 （抵抗配線、第１配線部）
９ 抵抗検知用上部配線 （抵抗配線、第２配線部）
１０ 抵抗検知兼遮光用上部配線（抵抗配線）
１１ 上部配線
１２ 開口部
【発明の属する技術分野】
本発明は、回路構成部の構成の解析を防止し、回路の模倣、複製あるいは情報の改ざんを困難とする半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置では、一般に基板上に多数の半導体素子が配され、それぞれの半導体素子の電極間に配線が施された構成を備えている。このような半導体装置では、上記の構成をα線、湿気、応力などの外部雰囲気の影響から保護するために、回路構成部が酸化シリコン、窒化シリコンといった絶縁性の保護膜で覆われている。これにより、湿気混入などによる誤動作、応力による特性変動等を防止することができる。
【０００３】
また、半導体装置の回路における回路構成部は、開発に長時間を要したものや、独創性に優れたものもあり、他人により模倣、複製されないようにしておくことが好ましいものも存在する。また、半導体装置の回路には、重要情報が記憶された記憶素子もあり、情報が改ざんされないようにしておくことが好ましいものもある。
【０００４】
しかし、上述した保護膜は、回路構成部を外部雰囲気から保護する目的で配設されており、光学的には可視光、遠赤外線透過性の良好なものが多く、可視光顕微鏡やＩＲ顕微鏡による保護膜を介しての回路構成部の認識を容易にしている。それにより、回路構成部の模倣、複製、記憶素子部における情報の改ざんを招くおそれがある。従来、それらを防止するために以下のような手法が採られている。
【０００５】
（１）特開平１−１６５１２９号公報に開示された構造では、図１４に示すように、集積回路は半導体基板に配設された多数の半導体素子が相互に配線されている回路構成部４０と、これらを覆う絶縁性の保護膜４２とを有する。保護膜４２は例えば窒化シリコンにて構成され、その中には導電性の金属膜４３が配設されている。回路構成部４０の表面は、機密保護が必要でない領域では保護膜４２のみによって覆われており、主要部領域では保護膜４２の下層部４２ａ、金属膜４３および保護膜４２の上層部４２ｂが順次覆っている。
【０００６】
これにより、保護膜４２をエッチングしても、上記の機密保護が必要でない領域上に位置する保護膜４２全体、および上記の主要部領域を覆う金属膜４３上の保護膜４２における上層部４２ｂのみが除去される。従って、金属膜４３が除去されないために機密保護が必要な主要部は露出せず、視認できない。また、この状態で金属膜４３をエッチングして除去しても、金属膜４３と同材質、例えばアルミニウムから成る配線パターン４１が除去されるので、回路構成部４０については解析できない。このように、回路構成部４０の主要部を絶縁性の保護膜４２を介して導電性の金属膜４３で覆うことにより、集積回路が他者によって模倣、複製されるのを防止している。
【０００７】
（２）特開平１１−１５４６７４号公報には、図１５に示すような構造が開示されている。具体的には、集積回路が形成された半導体基板５０の一主面上に二酸化珪素（ＳiＯ２）からなる絶縁体分離層５１を堆積し、絶縁体分離層５１にアルミニウムからなり、かつ集積回路と接続された第１、第２の配線５２、５３およびアルミニウムからなる遮蔽層５４を埋め込んで形成している。また、遮蔽層５４に開口部５４ａ、５４ｂを設け、開口部５４ａ、５４ｂ内の遮蔽層５４と同じ層内にアルミニウムからなる接続層５５、５６を形成している。さらに、接続層５５の両端をＷからなるビア５７を介して第１の配線５２の切断端部５２ａと接続し、接続層５６の両端をＷからなるビア５８を介して第２の配線５３の切断端部５３ａと接続し、遮蔽層５４の表面に表面保護層５１ａを形成している。
【０００８】
この構造において、集積回路は遮蔽層５４によって隠蔽され、また、遮蔽層５４と接続層５５、５６は同じ材料からなり、かつ同じ層内に形成されているので、遮蔽層５４をエッチングにより除去すると接続層５５、５６も同時に除去される。こうして、上記配線を光学的に遮蔽する遮蔽層５４を形成し、該遮蔽層５４と同じ層内に上記配線の一部をなす接続層５５、５６を形成することにより回路動作状態での観測が阻止でき、不法行為が目的である回路動作状態の解析を防止している。
【０００９】
（３）特開平１０−２７０５６２号公報には、図１６に示すような構造が開示されている。この構造では、シリコン基板６１上にポリシリコンのゲートおよび配線６２が形成され、絶縁膜６３、６５の上にそれぞれ金属第１層配線６４、金属第２層配線６６が形成された多層配線構造を有する。なお、金属第２層配線６６はパッシベーション膜６７によって覆われている。絶縁膜６５の上部には、不透明な導電性遮蔽膜６０が同一層において金属第２層配線６６とギャップを保って形成されている。
【００１０】
この構造において、集積回路は導電性遮蔽層６０によって隠蔽され、また、導電性遮蔽膜６０を除去すると同層にある配線が寸断される。このように、光学的に内部観測を阻止する防御機構を有することにより、半導体集積回路のリバースエンジニアリングを防止している。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記の構造では次のような問題がある。
【００１２】
（１）の構造では金属膜４３上に下層部４２ａと同じ材料から成る上層部４２ｂが存在しているので、保護膜４２のエッチングを金属膜４３が露出した状態で止めることにより、金属膜４３のみのエッチングが可能となる。従って、この状態で下層回路構成の認識が可能となり、回路測定も可能となる。
【００１３】
（２）の構造では遮蔽金属膜の除去時に、配線にダメージを与えることによって回路動作の解析を防止することを目的としている。しかし、遮蔽層５４及びこれと同層の接続層５５、５６の上層保護膜を化学的または物理的に除去後、フォトリソグラフィにて遮蔽層５４のみを露出させれば、遮蔽金属膜を除去することが可能である。また、（３）の構造でも同様にして、導電性遮蔽層６０を除去することが可能である。
【００１４】
このように、従来の技術では回路の模倣、複製及び情報の改ざんの防止策から容易に回避する方法が存在し、回路情報の完全な保護が困難であった。
【００１５】
本発明は上記事情に鑑みてなされたものであり、その目的は、効果的に回路の視認を防止し、また、確実に内部回路の解析が防止できる半導体装置を提供することである。
【００１６】
【課題を解決するための手段】
本発明の半導体装置は、上記の課題を解決するために、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように設けられた遮光膜と、遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、上記被覆膜を形成した材料よりも耐食性において劣る導電性材料から成り、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する抵抗検知回路とを備えており、上記抵抗配線が、上記抵抗検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有していることを特徴としている。
【００１７】
あるいは、本発明の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記本体配線上に成膜され、表面が平坦化加工されている絶縁性保護膜と、該絶縁性保護膜上に上記回路構成部の主要部を覆うように設けられた遮光膜と、該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、上記被覆膜を形成した材料よりも耐食性において劣る導電性材料から成り、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する抵抗検知回路とを備えており、上記抵抗配線が、上記抵抗検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有していることを特徴としている。
【００１８】
上記の構成によれば、遮光性を有しているため可視光及びＩＲ光を通しにくい性質を持つ遮光膜が回路構成部の主要部を覆うように配されているので、下層回路パターンを認識不可能とすることができる。また、被覆膜が耐食性を有する材料で形成されているので、被覆膜を薬液処理等によって除去することは困難である。
【００１９】
しかも、抵抗配線が被覆膜を形成した材料よりも耐食性において劣る導電性材料から成っておれば、抵抗配線は耐食性が劣るため、被覆膜を化学的に除去しようとしても先に抵抗配線が劣化するので、抵抗配線の抵抗値の変化を敏感にすることができる。また、抵抗配線の抵抗値が変化すると、それが検知回路によって検知される。この検知結果を利用して、例えば回路構成部が動作不良を引き起こすようにしておけば、回路構成部の特性測定を不可能にすることができる。
【００２０】
さらに、抵抗配線が第２配線部を有することによって、遮光膜の視認性をより困難にすることができる。また、第１配線部と第２配線部とは同一材料から成っているので、両配線部を同じ工程で形成することができる。加えて、回路構成部を覆う保護膜の表面を平坦化すれば、下層配線の形状が表面段差として浮き上がらないので、段差による配線パターンの認識を不可能とすることができる。
【００２１】
前記記載の発明における半導体装置は、被覆膜が酸化アルミニウムから成っていることが好ましい。
【００２２】
上記の構成によれば、膜材料が酸化アルミニウムであることにより、被覆膜の耐食効果を大きくすることができる。
【００２３】
前記記載の発明における半導体装置は、酸化アルミニウムが染色処理されていることが好ましい。
【００２４】
上記の構成によれば、酸化アルミニウムを染色することにより、酸化アルミニウム膜が遮光性を有することができる。
【００２５】
本発明の他の半導体装置は、上記の課題を解決するために、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有する遮光膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する検知回路とを備えており、上記抵抗配線が、上記抵抗検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有していることを特徴としている。
【００２６】
あるいは、本発明の他の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記本体配線上に成膜され、表面が平坦化加工されている絶縁性保護膜と、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有しており、その表面と上記絶縁性保護膜の表面が同一平面上に平坦化されている遮光膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する検知回路とを備えており、上記抵抗配線が上記検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有していることを特徴としている。
【００２７】
上記の構成によれば、遮光膜が耐食性を有することにより遮光膜を除去しがたくすることができ、また遮光膜が回路構成部を覆うように配されているので、下層回路パターンを認識不可能とすることができる。しかも、遮光膜を保護するための耐食性を有する他の膜が不要になる。さらに、下層パターンを確認する目的で、化学的または物理的に（例えば、研磨）遮光膜または抵抗配線が除去された時に、抵抗配線に断線等が生じた結果、抵抗配線の抵抗が増加すると、その変化が検知回路によって検知される。この検知結果を利用して、例えば回路構成部が動作不良を引き起こすようにしておけば、回路構成部の特性測定を不可能にすることができる。
【００２８】
さらに、抵抗配線が第２配線部を有することによって、遮光膜の視認性をより困難にすることができる。また、第１配線部と第２配線部とは同一材料から成っているので、両配線部を同じ工程で形成することができる。加えて、回路構成部を覆う保護膜および遮光膜の表面を平坦化すれば、下層配線の形状が表面段差として浮き上がらないので、段差による配線パターンの認識を不可能とすることができる。
【００２９】
本発明のさらに他の半導体装置は、上記の課題を解決するために、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように設けられた遮光膜と、該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えていることを特徴としている。
【００３０】
あるいは、本発明のさらに他の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有する遮光膜と、上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えていることを特徴としている。
【００３１】
上記の構成によれば、回路解析を目的として第２絶縁性保護膜が化学的に除去された時、本体配線上の第１絶縁性保護膜の開口部が現れる。それゆえ、開口部を介して侵入してくる薬液等によって本体配線に直接ダメージを与えることが可能となる。
【００３２】
前記記載の発明における半導体装置は、絶縁性保護膜の表面が平坦化加工されていることが好ましい。
【００３３】
上記の構成によれば、回路構成部を覆う保護膜の表面を平坦化することにより、下層配線の形状が保護膜表面段差として浮き上がらないので、段差による配線パターンの認識を不可能とすることができる。
【００３４】
前記記載の発明における半導体装置は、遮光膜がタンタルまたはニオブから成っていることが好ましい。
【００３５】
上記の構成によれば、遮光膜をタンタルまたはニオブの金属膜とすることにより、遮光膜の耐食性を高くすることができる。
【００３６】
【発明の実施の形態】
本発明の実施の形態および参考の形態について図１ないし図１３に基づいて説明する。
【００３７】
〔実施の形態１〕
本発明の第１の実施の形態について図１ないし図５に基づいて説明すれば、以下の通りである。
【００３８】
図１は、本発明の実施の一形態である半導体装置の要部断面図である。シリコン基板上に回路主要部１ａおよび抵抗検知回路部１ｂを形成した半導体基板１上には、該半導体基板１上の回路主要部１ａにおける各半導体素子を接続するための配線２が設けられている。
【００３９】
回路主要部１ａは、機密保護を必要とする、回路構成部の主要部である。また、図２に抵抗検知回路部１ｂの一例を示す。
【００４０】
抵抗検知回路部１ｂは、抵抗Ｒ１と、インバータ素子２５とを備えている。抵抗Ｒ１は後述の抵抗検知用上部配線９となる抵抗Ｒ２と直列に接続され、その接続点Ｐはインバータ素子２５の入力端子に接続されている。また、抵抗Ｒ１の他端は電圧Ｖccの電源ラインに接続され、抵抗Ｒ２の他端は接地されている（ＧＮＤ）。インバータ素子２５は、上記の接続点Ｐの電圧レベルを反転して出力する。
【００４１】
抵抗Ｒ２は抵抗検知用上部配線９（後述の抵抗検知兼遮光用上部配線１０）の持つ抵抗成分であり、配線が除去された後その抵抗値は増大する。絶縁性保護膜４下には抵抗Ｒ１が抵抗体として形成されると共に、インバータ素子２５が形成される。ここで抵抗Ｒ２の抵抗値は抵抗Ｒ１の抵抗値より小さくなるように設定されている。
【００４２】
インバータ素子２５は、通常の状態では、接続点Ｐの電位がインバータ素子２５の反転閾値より小さいので、ハイレベルの出力信号ｏｕｔを出力する。一方、インバータ素子２５は、抵抗Ｒ２の抵抗値が増大して接続点Ｐの電位がインバータ素子２５の反転閾値を越えると、ローレベルの出力信号ｏｕｔを出力する。
【００４３】
配線２より下層部分を保護するために、半導体基板１の上層全体を絶縁性保護膜４が覆っており、その内部には、上記配線２と、抵抗検知用上部配線９と、遮光膜５と、酸化アルミニウム膜７と、遮光用上部配線８とが形成されている。絶縁性保護膜４は、半導体基板１上に形成される下層の保護膜４ａと、保護膜４ａ上に形成される上層の保護膜４ｂとから成っている。抵抗検知用上部配線９は、保護膜４ａ上に形成されるとともに、保護膜４ａを貫通する接続部３を介して抵抗検知回路部１ｂに接続されている。遮光膜５は、抵抗検知用上部配線９と同様に保護膜４ａ上に形成されるとともに、回路主要部１ａを覆うように配置されている。酸化アルミニウム膜７は、遮光膜５を完全に被覆するように配置され、遮光用上部配線８はさらに酸化アルミニウム膜７上に配置されている。
【００４４】
遮光膜５は導電性金属膜であり、少なくとも可視光、ＩＲ光を通しにくくするような遮光性を有しているので、回路主要部１ａの視認を防止できる。また、遮光用上部配線８も遮光性を有しているので、該遮光用上部配線８が回路主要部１ａを覆うように配置されることによって、より効果的に視認を防止できる。さらに、酸化アルミニウム膜７を染色し、遮光性を持たせることで、下層回路パターンの視認性をより低下させることができる。
【００４５】
酸化アルミニウムは、絶縁性を有し耐食効果の非常に大きな材料であるので、遮光膜５上に酸化アルミニウム膜７を配置することによって、該酸化アルミニウム膜７は遮光膜５が薬液などによって化学的に剥離されることを防ぐことができる。また、遮光用上部配線８と抵抗検知用上部配線９は同一材料で形成されているので一度の工程で形成することができる。しかも、その材料は、酸化アルミニウム膜７より耐食性が劣る材料であるので、酸化アルミニウム膜７の薬液除去を試みた際、抵抗検知用上部配線９の方が酸化アルミニウム膜７よりも先に薬液に侵される。
【００４６】
この結果、抵抗検知用上部配線９の断線や細りが生じると、抵抗Ｒ２の抵抗値が増大することによって接続点Ｐの電位が上昇し、インバータ素子２５の反転閾値を越えると出力信号ｏｕｔが反転する。これにより抵抗検知回路部１ｂは抵抗値の増大を検知して、本体回路に内蔵されるＣＰＵに信号の変化を認識させることでソフト側で本体の誤動作や動作不能を働きかけたり、あるいは抵抗Ｒ２の抵抗値を異常な増大そのものによって回路の誤動作を引き起こすことができる。
【００４７】
このように、回路主要部１ａを見るために、化学的に遮光用上部配線８の剥離（薬液除去）を試みたとき、同時に、該遮光用上部配線８と同一材料で形成されている抵抗検知用上部配線９に断線や細りが生じ、その結果、該抵抗検知用上部配線９の抵抗値が増加する。その抵抗値の増加を抵抗検知回路部１ｂで検知させることで、本体回路に誤動作や動作不能を起こさせるか、あるいは、抵抗検知用上部配線９の抵抗値の異常な増大そのものによって回路の誤動作を引き起こすことができる。
【００４８】
上記構造をとることにより、まず外部から内部回路を視認できなくなり、さらに抵抗検知用上部配線９の膜を剥離しようとすると回路が正常に動作しなくなるため、上記構造の半導体装置は、内部回路の解析を防止することができる。
【００４９】
本実施の形態の半導体装置の製作手順を図３に示す工程フロー図に基づいて説明する。 まず、図３（ａ）に示すように、回路主要部１ａを有する半導体基板１上に、アルミニウムまたはその他の導電性金属膜を、例えばスパッタ法にて９００ｎｍの厚さで成膜し、レジストパターニング及びドライエッチングを行い配線２を形成する。その配線２上に酸化シリコン、窒化シリコン等の保護膜４ａを、例えばプラズマＣＶＤ法（以下Ｐ−ＣＶＤ法と称する）にて２０００ｎｍの厚さで成膜する（図３（ｂ））。上記の保護膜４ａの表面における配線２上の隆起した部分を、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法にて１０００ｎｍの厚さ分削り、表面モホロジーを無くし平坦にする（図３（ｃ））。
【００５０】
次に、配線２と同様またはそれ以外の材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍの厚さで成膜し、レジストパターニング、ドライエッチングにより該薄膜をパターニングして、回路主要部１ａに所望の形状の遮光膜５を形成する（図３（ｄ））。その遮光膜５の存在しない保護膜４ａの表面部分をレジスト１３で被覆しパターニングする（図３（ｅ））。このとき、後の工程で酸化アルミニウム膜７となる部分を遮光膜５に完全に被覆させるため、レジスト１３のパターン端部を遮光膜５より少し離しておく。
【００５１】
アルミニウム膜１４を、例えばスパッタ法にて基板全体に１５０ｎｍの厚さで成膜する（図３（ｆ））。続いて、前記アルミニウム膜１４の酸化を陽極酸化法にて行う。基板を酒石酸アンモニウム等の電解液に浸し、基板上のアルミニウム膜１４に数１０Ｖ程度のプラス電圧を印加し、アルミニウム膜１４の厚さ分を酸化する。酸化膜には微細な孔が存在するので、沸騰純水に浸して封孔処理を行う。これにより、基板上全面に酸化アルミニウム膜７が形成される（図３（ｇ））。
【００５２】
上記封孔処理を行う前に基板を染料液に浸漬させることにより、酸化アルミニウム膜７の染色を行ってもよい。封孔処理をする前における酸化アルミニウム膜７は、多孔性であり微細な孔が存在するので、染料液に浸すと染料分子が孔の中に被着し、染色される。ここで使用される染料としては、酸性染料、酸性含金属錯塩、酸性媒染等の染料群の中から選ばれる。化学構造的な面から言えば、モノアゾ染料、ジスアゾ染料、アンスラキノン染料、フタロシアニン染料、トリフェニルメタン染料等が挙げられる。また、酸化アルミニウム膜７への染料の被着量のコントロールは、定濃度染色中の染色時間の調整で行う。
【００５３】
染料を酸化アルミニウム膜７に被着させた後、基板を沸騰純水に浸して封孔処理を行う。これにより、酸化アルミニウム膜７に染料を固定することができ、酸化アルミニウム膜７は染色される。こうして、酸化アルミニウム膜７の染色を行うことで、外部からの内部回路の視認性をさらに悪化させることができる。
【００５４】
さらに、基板表面をスクラブすることにより、レジスト１３底部付近の比較的酸化膜のステップカバレッジが弱い部位からレジスト１３上までの酸化アルミニウム膜７をこすり落とし、その後レジスト１３を剥離液を用いて除去する。形成された酸化アルミニウムパターンにバリが存在する場合は、その状態にて基板表面をスクラブすることによりバリの除去を行い（リフトオフ法）、洗浄を行う。こうして、遮光膜５上に酸化アルミニウム膜７が形成される（図３（ｈ））。
【００５５】
そして、抵抗検知回路部１ｂ上の保護膜４ａにパターニングエッチを施し、タングステンプラグを設けることにより接続部３を形成する（図３（ｉ））。その後、遮光膜５と同様またはそれ以外の材料、すなわち耐食性の面で酸化アルミニウム膜７よりも劣る材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜１７をスパッタ法にて３００ｎｍの厚さで成膜し、その上に形成されたレジスト１５のパターニング及びドライエッチングを行い、回路主要部１ａ上に遮光用上部配線８となる部分と、抵抗検知回路部１ｂ上に、抵抗検知用上部配線９となる部分を同時に形成する（図３（ｊ））。最後に、保護膜４ｂを例えばＰ−ＣＶＤ法にて、３００ｎｍの厚さで成膜する（図３（ｋ））。
【００５６】
以上の工程により、図１に示した構造が製作される。このように、図１に示した半導体回路構造は、既存のプロセス技術を用いて容易に実現できる。
【００５７】
なお、図１に示した本実施の形態１の半導体装置は、パターニングによって電気的に切り離された遮光用上部配線８と抵抗検知用上部配線９とを備えているが、その代わりに図４（半導体装置の要部断面図）に示すように、抵抗検知と遮光とを兼ねた上部配線である抵抗検知兼遮光用上部配線１０を備えていてもかまわない。
【００５８】
該抵抗検知兼遮光用上部配線１０は、絶縁性保護膜４を介して酸化アルミニウム膜７の上層に配置されており、また、接続部３を介して上記抵抗検知回路部１ｂに接続されている。ただし、絶縁性保護膜４は、前述の保護膜４ｂに代えて保護膜４ｃ、４ｄを有している。保護膜４ｃは、酸化アルミニウム膜７を覆うように保護膜４ａ上に形成されている。保護膜４ｄは、保護膜４ｃ上に形成された抵抗検知兼遮光用上部配線１０を覆うように保護膜４ｃ上に形成されている。
【００５９】
抵抗検知兼遮光用上部配線１０は、抵抗値の変化を検知する素子としての機能（抵抗検知用上部配線９）と遮光性を有する膜としての機能（遮光用上部配線８）とを兼ね備えている。従って、回路主要部１ａを視認するために抵抗検知兼遮光用上部配線１０を物理的（研磨等）または化学的（薬液処理等）に除去しようとすれば、抵抗検知兼遮光用上部配線１０に断線や細りが生じてその抵抗値が増加する。そのため、図１の構成と比較すると、抵抗検知回路部１ｂをより敏感に動作させることができる。
【００６０】
ここで、上記のように構成される半導体装置の製作手順を図５に示す工程フロー図に基づいて説明する。なお、ここでは、酸化アルミニウム膜７を形成するまで（図５（ａ）ないし（ｈ））は図１に示した半導体装置の製作工程（図３（ａ）ないし（ｈ））と同じ工程であるので、その説明を省略し、それ以降について説明する。
【００６１】
絶縁性保護膜４ｃを、酸化アルミニウム膜７を覆うように保護膜４ａ上に、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜し、抵抗検知回路部１ｂにパターニングエッチを行い、タングステンプラグを設けることにより接続部３を形成する（図５（ｉ））。次に、遮光膜５と同様またはそれ以外の材料、すなわち耐食性で酸化アルミニウム膜７よりも劣る材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍの厚さで成膜し、その上にレジスト１６を形成する（図５（ｊ））。そのレジスト１６に対し、パターニング、ドライエッチング、レジスト剥離を施すことにより回路主要部１ａ、抵抗検知回路部１ｂ上に抵抗検知兼遮光用上部配線１０を形成する（図５（ｋ））。最後に、絶縁性保護膜４ｄを、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜する（図５（ｌ））。こうして、図４の構造が製作される。
【００６２】
〔実施の形態２〕
本発明の第２の実施の形態について図６ないし図９に基づいて説明すれば、以下の通りである。なお、本実施の形態において、実施の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。
【００６３】
図６は、本発明の実施の一形態である半導体装置の要部断面図である。本実施の形態に係る半導体装置は、図６に示すように、実施の形態１と同様、回路主要部１ａと抵抗検知回路部１ｂを形成した半導体基板１上に、配線２、接続部３、絶縁性保護膜４、遮光用上部配線８、抵抗検知用上部配線９とを備えている。また、遮光用上部配線８と抵抗検知用上部配線９は、同層に配されており、遮光用上部配線８の半導体基板１側の面には耐食性を有する耐食性遮光膜６が設置されている。絶縁性保護膜４は、半導体基板１上に形成される下層の保護膜４ｅと、保護膜４ｅ上に形成される上層の保護膜４ｆから成っている。
【００６４】
上記のように構成される半導体装置では、実施の形態１の遮光膜５と同様、耐食性遮光膜６によって回路主要部１ａの視認を防止することができる。しかも、遮光膜５の代わりに耐食性の高いタンタル、ニオブなどの金属膜からなる耐食性遮光膜６を用いることにより、図１のように酸化アルミニウム膜７を配置しなくてもよくなり、耐食性遮光膜６そのものを除去し難くすることができ視認防止効果を高めることができる。
【００６５】
本実施の形態の半導体装置の製作手順を図７に示す工程フロー図に基づいて説明する。
【００６６】
まず、図７（ａ）に示すように、回路主要部１ａを有する半導体基板１上に、アルミニウムまたはその他の導電性金属膜を、例えばスパッタ法にて９００ｎｍの厚さで成膜し、レジストパターニング及びドライエッチングを行い配線２を形成する。その配線２上に酸化シリコン、窒化シリコン等の保護膜４ｅを、例えばＰ−ＣＶＤ法にて２０００ｎｍの厚さで成膜する（図７（ｂ））。上記の保護膜４ｅの表面における配線２上の隆起した部分を、例えばＣＭＰ法にて１０００ｎｍの厚さ分削り、表面モホロジーを無くし平坦にする（図７（ｃ））。
【００６７】
次に、保護膜４ｅ表面にレジスト１８でパターニング及びドライエッチングを行い、主要回路部１ａ上部に窪みを形成する（図７（ｄ））。この窪みの深さは耐食性遮光膜６の厚さと同等であれば良い。続いて、耐食性遮光膜６を基板全体に、例えばタンタルまたはニオブ膜をスパッタ法にて１５０ｎｍの厚さで成膜を行う（図７（ｅ））。その耐食性遮光膜６をメタルＣＭＰ法にて金属膜厚分を削り取る（図７（ｆ））。この処理により保護膜４ｅの窪みを形成していない部分の耐食性遮光膜６のみを削り取ることができる。
【００６８】
そして、抵抗検知回路部１ｂ上の保護膜４ｅに、パターニングエッチを施し、タングステンプラグを設けることにより接続部３を形成する（図７（ｇ））。その後、耐食性遮光膜６よりも耐食性の面で劣る材料から成る導電性金属膜、または金属に類似した、遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜１７をスパッタ法にて３００ｎｍの厚さで成膜し、その上に形成されたレジスト１９により（図７（ｈ））パターニングをする（図７（ｉ））。最後に、保護膜４ｆを、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜する（図７（ｊ））。
【００６９】
以上の工程により、図６に示した構造が製作される。このように、図６に示した半導体回路構造は、既存のプロセス技術を用いて容易に実現できる。
【００７０】
なお、図６に示した本実施の形態２の半導体装置は、パターニングによって電気的に切り離された遮光用上部配線８と抵抗検知用上部配線９とを備えているが、その代わり図８（半導体装置の要部断面図）に示すように、抵抗検知と遮光とを兼ねた上部配線である抵抗検知兼遮光用上部配線１０を備えていてもかまわない。
【００７１】
該抵抗検知兼遮光用上部配線１０は、絶縁性保護膜４を介して耐食性遮光膜６の上層に配置されており、また、接続部３を介して上記抵抗検知回路部１ｂに接続されている。ただし、絶縁性保護膜４は、前述の保護膜４ｆに代えて保護膜４ｇ、４ｈを有している。保護膜４ｇは耐食性遮光膜６を覆うように保護膜４ｅ上に形成されている。保護膜４ｈは、保護膜４ｇ上に形成された抵抗検知兼遮光用上部配線１０を覆うように保護膜４ｇ上に形成されている。
【００７２】
抵抗検知兼遮光用上部配線１０は、抵抗値の変化を検知する素子としての機能（抵抗検知用上部配線９）と遮光性を有する膜としての機能（遮光用上部配線８）とを兼ね備えている。従って、回路主要部１ａを視認するために抵抗検知兼遮光用上部配線１０を物理的（研磨等）、化学的（薬液処理等）に除去しようとすれば、抵抗検知兼遮光用上部配線１０に断線や細りが生じてその抵抗値が増加する。そのため、図６の構成と比較すると、抵抗検知回路部１ｂをより敏感に動作させることができる。
【００７３】
ここで、上記のように構成される半導体装置の製作手順を図９に示す工程フロー図に基づいて説明する。なお、耐食性遮光膜６を形成するまで（図９（ａ）ないし（ｆ））は図６に示した半導体装置の製作工程（図７（ａ）ないし（ｆ））と同じ工程であるので、その説明を省略し、それ以降について説明する。
【００７４】
保護膜４ｇを、耐食性遮光膜６を覆うように保護膜４ｅ上に例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜し、抵抗検知回路部１ｂに、パターニングエッチを行い、タングステンプラグを設けることにより接続部３を形成する（図９（ｇ））。次に、耐食性遮光膜６と同様またはそれ以下の耐食性の材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍに厚さで成膜し、その上に形成されたレジスト２０によりパターニングを施す（図９（ｈ））。また、レジスト２０のドライエッチングにより回路主要部１ａ上に抵抗検知兼遮光用上部配線１０を形成する（図９（ｉ））。最後に、保護膜４ｈを、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜する（図９（ｊ））。こうして、図８の構造が製作される。
【００７５】
〔参考の形態〕
本発明の参考の形態について図１０ないし図１３に基づいて説明すれば、以下の通りである。なお、本参考の形態において、実施の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。
【００７６】
図１０は、本発明の参考の一形態である半導体装置の要部断面図である。シリコン基板上に回路主要部１ａを形成した半導体基板１上において、回路主要部１ａにおける各半導体素子を接続するための配線２が設けられている。
【００７７】
配線２より下層部分を保護するために、半導体基板１の上層全体を絶縁性保護膜４が覆っており、その内部には、上記配線２と、遮光膜５と、酸化アルミニウム膜７と、上部配線１１とが形成されている。絶縁性保護膜４は、半導体基板１上に形成され、開口部１２を有している下層の保護膜４ｉと、保護膜４ｉ上に形成され、開口部１２を封じている上層の保護膜４ｊとから成っている。また、保護膜４ｉの開口部個数は制限しない。遮光膜５は、保護膜４ｉ上に形成されていると共に、回路主要部１ａを覆うように配置されている。酸化アルミニウム膜７は、遮光膜５を完全に覆うように配置され、上部配線１１は、さらに酸化アルミニウム膜７上に配置されている。
【００７８】
上記の構成では、遮光膜５だけでなく上部配線１１も遮光性を有しているので、該上部配線１１が回路主要部１ａを覆うように配置することによって、より効果的に視認を防止できる。さらに、酸化アルミニウム膜７を染色し、遮光性を持たせることで、下層回路パターンの視認性をより低下させることができる。
【００７９】
配線２上に開口部１２を有する第１絶縁性保護膜として保護膜４ｉを設け、その上層を第２絶縁性保護膜として保護膜４ｊで被せることより、剥離解析時に薬液処理にて遮光部分を除去しようとした際、上部配線１１だけでなく、外部より回路主要部１ａに信号を伝達する配線２にも薬液ダメージを与えることができ、薬液ダメージによる配線２の断線や細りによる抵抗値の異常増加によって回路の正常動作を損なわせることができる。
【００８０】
本参考の形態の半導体装置の製作手順を図１１に示す工程フロー図に基づいて説明する。
【００８１】
まず、図１１（ａ）に示すように、回路主要部１ａを有する半導体基板１上に、アルミニウムまたはその他の材料から成る導電性金属膜を、例えばスパッタ法にて９００ｎｍの厚さで成膜し、レジストパターニング及びドライエッチングを行い配線２を形成する。その配線２上に酸化シリコン、窒化シリコン等の保護膜４ｉを、例えばＰ−ＣＶＤ法にて２０００ｎｍの厚さで成膜する（図１１（ｂ））。上記の保護膜４ｉの表面における配線２上の隆起した部分を、例えばＣＭＰ法にて１０００ｎｍの厚さ分削り、表面モホロジーを無くし平坦にする（図１１（ｃ））。
【００８２】
次に、配線２と同様またはそれ以外の材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍの厚さで成膜し、レジストパターニング、ドライエッチングにより該薄膜をパターニングして、回路主要部１ａに所望の形状の遮光膜５を形成する（図１１（ｄ））。その遮光膜５の存在しない保護膜４ｉの表面部分をレジスト２１で被覆しパターニングする（図１１（ｅ））。このとき、後の工程で酸化アルミニウム膜７となる部分を遮光膜５に完全に被覆させるため、レジスト２１のパターン端部は遮光膜５より少し離しておく。
【００８３】
アルミニウム膜１４を、例えばスパッタ法にて基板全体に１５０ｎｍの厚さで成膜する（図１１（ｆ））。続いて、前記アルミニウム膜１４の酸化を陽極酸化法にて行い、酸化アルミニウム膜７を基板上全面に形成する（図１１（ｇ））。さらに、基板表面をスクラブすることにより、レジスト２１底部付近の比較的酸化膜のステップカバレッジが弱い部位からレジスト２１上までの酸化アルミニウム膜７をこすり落とし、その後レジスト２１を剥離液を用いて除去する。形成された酸化アルミニウムパターンにバリが存在する場合はその状態にて基板表面をスクラブすることによりバリの除去を行い、洗浄を行う。こうして遮光膜５上に酸化アルミニウム膜７が形成される（図１１（ｈ））。
【００８４】
そして、遮光膜５と同様またはそれ以外の材料すなわち耐食性の面で酸化アルミニウム膜７よりも劣る材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍに厚さで成膜し、その上に形成されたレジスト２２のパターニング（図１１（ｉ））、及びドライエッチングを行い、回路主要部１ａ上に上部配線１１を形成する（図１１（ｊ））。
【００８５】
最後に、保護膜４ｉの配線２を覆っている部分に、パターニングエッチにて開口部１２
を設け（図１１（ｋ））、その上に保護膜４ｊを、例えばＰ−ＣＶＤ法にて３００ｎｍの
厚さで成膜し（図１１（ｌ））、開口部１２を覆う。
【００８６】
以上の工程により、図１０に示した構造が製作される。このように、図１０に示した半導体回路構造は、既存のプロセス技術を用いて容易に実現できる。
【００８７】
なお、図１０に示した本参考の形態の半導体装置は、耐食性を有する膜として酸化アルミニウム膜７を配置したが、その代わりに図１２（半導体装置の要部断面図）に示すように、遮光膜５に耐食性を持たせてもかまわない。遮光膜５に耐食性を持たせた膜を耐食性遮光膜６とし、該耐食性遮光膜６上には上部配線１１が配置されている。
【００８８】
上記耐食性遮光膜６によって回路主要部１ａの視認を防止することができる。しかも、遮光膜５の代わりに、耐食性の高い、タンタル、ニオブなどの金属膜からなる耐食性遮光膜６を用いることにより、図１０のように酸化アルミニウム膜７を配置しなくてもよくなり、耐食性遮光膜６そのものを除去し難くすることができ視認防止効果を高めることができる。
【００８９】
ここで、上記のように構成される半導体装置の製作手順を、図１３に示す工程フロー図に基づいて説明する。
【００９０】
まず、図１３（ａ）に示すように、回路主要部１ａを有する半導体基板１上に、アルミニウムまたはその他の材料から成る導電性金属膜を、例えばスパッタ法にて９００ｎｍの厚さで成膜し、レジストパターニング及びドライエッチングを行い配線２を形成する。その配線２上に酸化シリコン、窒化シリコン等の保護膜４ｋを、例えばＰ−ＣＶＤ法にて２０００ｎｍの厚さで成膜する（図１３（ｂ））。上記の保護膜４ｋの表面における配線２上の隆起した部分を、例えばＣＭＰ法にて１０００ｎｍの厚さ分削り、表面モホロジーを無くし平坦にし（図１３（ｃ））、その上に形成されたレジスト２３のパターニング及びドライエッチングを行い、回路主要部１ａ上の保護膜４ｋに窪みを形成する（図１３（ｄ））。この窪みの深さは耐食性遮光膜６の厚さと同等であれば良い。
【００９１】
次に、耐食性遮光膜６を基板全体に、例えばタンタルまたはニオブ膜をスパッタ法にて１５０ｎｍの厚さで成膜を行い（図１３（ｅ））、基板表面の耐食性遮光膜６をメタルＣＭＰ法にて金属膜厚分を削り取る（図１３（ｆ））。この処理により保護膜４ｋの窪みを形成していない部分の耐食性遮光膜６のみを削り取ることができる。
【００９２】
そして、耐食性遮光膜６と同様またはそれ以外の材料すなわち耐食性の面で酸化アルミニウム膜よりも劣る材料から成る導電性金属膜、または金属に類似した遮光性、導電性を有する材料から成る薄膜（上部配線１１）、例えば窒化チタニウム膜をスパッタ法にて３００ｎｍに厚さで成膜し、レジスト２４によりパターニングし（図１３（ｇ））、その後ドライエッチングにより耐食性遮光膜６上部に上部配線１１を形成する（図１３（ｈ））。
【００９３】
最後に、保護膜４ｋの配線２を覆っている部分に、パターニングエッチにて開口部１２を設け（図１３（ｉ））、その保護膜４ｋ上に保護膜４ｌを、例えばＰ−ＣＶＤ法にて３００ｎｍの厚さで成膜し（図１３（ｊ））、開口部１２を覆う。こうして、図１２に示した構造が製作される。
【００９４】
【発明の効果】
以上のように、本発明の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように設けられた遮光膜と、遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、上記被覆膜を形成した材料よりも耐食性において劣る導電性材料から成り、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する抵抗検知回路とを備えており、上記抵抗配線が、上記抵抗検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有している構成である。
【００９５】
あるいは、本発明の半導体装置は、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記本体配線上に成膜され、表面が平坦化加工されている絶縁性保護膜と、該絶縁性保護膜上に上記回路構成部の主要部を覆うように設けられた遮光膜と、該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、上記被覆膜を形成した材料よりも耐食性において劣る導電性材料から成り、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する抵抗検知回路とを備えており、上記抵抗配線が、上記抵抗検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有している構成である。
【００９６】
これにより、遮光性を有しているため可視光及びＩＲ光を通しにくい性質を持つ遮光膜が回路構成部の主要部を覆うように配され、また、被覆膜は耐食性を有する材料で形成されているので、下層回路パターンを認識不可能とすることができ、また、被覆膜の薬液処理等による除去を困難にすることができる。従って、内部回路の解析を困難にできるといった効果を奏する。
【００９７】
しかも、抵抗配線が被覆膜を形成した材料よりも耐食性において劣る導電性材料から成っているので、被覆膜を化学的に除去しようとしても先に抵抗配線が劣化するので、抵抗配線の抵抗値の変化を敏感にすることができる。また、その抵抗値の変化の検知結果を利用して、例えば回路構成部が動作不良を引き起こすようにしておけば、回路構成部の特性測定を不可能にすることができる。従って、半導体装置における回路情報をより確実に保護することができるという効果を奏する。
【００９８】
さらに、抵抗配線が第２配線部を有することによって、遮光膜の視認性をより困難にすることができる。また、第１配線部と第２配線部とは同一材料から成っているので、両配線部を同じ工程で形成することができる。従って、遮光膜の視認性をより困難にすると共に、製作工程を簡素化することができるといった効果を奏する。加えて、回路構成部を覆う保護膜の表面を平坦化すれば、下層配線の形状が表面段差として浮き上がらないので、段差による配線パターンの認識を不可能とすることができる。従って、内部回路の視認を防止できるといった効果を奏する。
【００９９】
上記の半導体装置は、被覆膜が酸化アルミニウムから成ることにより、遮光膜上に、耐食効果の大きい酸化アルミニウムから成る被覆膜を配することになり、該遮光膜を除去しがたくすることができる。従って、下層回路パターンの視認性をより低下させることができるといった効果を奏する。
【０１００】
また、酸化アルミニウムが染色処理されていることにより、酸化アルミニウム膜に遮光性を持たせることができる。従って、下層回路パターンの視認性をさらに低下させることができるといった効果を奏する。
【０１０１】
本発明の他の半導体装置は、以上のように、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有する遮光膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する検知回路とを備えており、上記抵抗配線が、上記検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有している構成である。
【０１０２】
あるいは、本発明の他の半導体装置は、以上のように、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記本体配線上に成膜され、表面が平坦化加工されている絶縁性保護膜と、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有しており、その表面と上記絶縁性保護膜の表面が同一平面上に平坦化されている遮光膜と、該遮光膜と同層もしくは該遮光膜より上層に設けられ、抵抗成分を有する抵抗配線と、該抵抗配線の抵抗値の変化を検知する検知回路とを備えており、上記抵抗配線が上記検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有している構成である。
【０１０３】
これにより、遮光膜が回路構成部の主要部を覆うので、下層回路パターンの視認性を低下させることができ、また、遮光膜そのものが除去しがたくなるので、遮光膜を保護するための耐食性を有する他の膜が不要となる。従って、視認性の困難な半導体装置をより簡素な構造で提供できるといった効果を奏する。さらに、下層パターンを確認する目的で、化学的または物理的に（例えば、研磨）遮光膜または抵抗配線が除去された時に、抵抗配線に断線等が生じた結果、抵抗配線の抵抗が増加すると、その変化が検知回路によって検知される。この検知結果を利用して、例えば回路構成部が動作不良を引き起こすようにしておけば、回路構成部の特性測定を不可能にすることができる。従って、回路動作状態での観測を阻止することができ、内部回路の解析を困難にできるといった効果を奏する。
【０１０４】
さらに、抵抗配線が第２配線部を有することによって、遮光膜の視認性をより困難にすることができる。また、第１配線部と第２配線部とは同一材料から成っているので、両配線部を同じ工程で形成することができる。従って、遮光膜の視認性をより困難にすると共に、製作工程を簡素化することができるといった効果を奏する。加えて、回路構成部を覆う保護膜および遮光膜の表面を平坦化すれば、下層配線の形状が表面段差として浮き上がらないので、段差による配線パターンの認識を不可能とすることができる。従って、内部回路の視認を防止できるといった効果を奏する。
【０１０５】
本発明のさらに他の半導体装置は、以上のように、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように設けられた遮光膜と、該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えている構成である。
【０１０６】
あるいは、本発明のさらに他の半導体装置は、以上のように、半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、上記回路構成部の主要部を覆うように積層され、かつ耐食性を有する遮光膜と、上記本体配線上に開口する開口部を有する第１絶縁性保護膜と、該開口部を封じる第２絶縁性保護膜とを持つ絶縁性保護膜を備えている構成である。
【０１０７】
これにより、回路解析を目的として第２絶縁性保護膜が化学的に除去された時、本体配線上の第１絶縁性保護膜の開口部が現れることによって、開口部を介して侵入してくる薬液等によって本体配線に直接ダメージを与えることが可能となる。従って、内部回路の解析を困難にできるといった効果を奏する。
【０１０８】
上記のさらに他の半導体装置は、絶縁性保護膜の表面が平坦化加工されていることにより、下層配線の形状も保護膜表面段差として浮き上がらず、配線パターンを認識不可能とすることができる。従って、内部回路の視認を防止できるといった効果を奏する。
【０１０９】
上記の他の半導体装置またはさらに他の半導体装置は、遮光膜がタンタルまたはニオブから成ることにより、遮光膜が耐食性の高い金属膜となり、遮光膜を除去しがたくすることができる。従って、下層回路パターンの視認性を低下させることができるといった効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の要部の構造を示す断面図である。
【図２】本発明の実施の形態１及び２の半導体装置が共通して備える抵抗検知回路部の構成を示す回路図である。
【図３】（ａ）ないし（ｋ）は、上記半導体装置を製作する工程を示す工程フロー図である。
【図４】本発明の実施の形態１に係る他の半導体装置の要部の構造を示す断面図である。
【図５】（ａ）ないし（ｌ）は、上記半導体装置を製作する工程を示す工程フロー図である。
【図６】本発明の実施の形態２に係る半導体装置の要部の構造を示す断面図である。
【図７】（ａ）ないし（ｊ）は、上記半導体装置を製作する工程を示す工程フロー図である。
【図８】本発明の実施の形態２に係る他の半導体装置の要部の構造を示す断面図である。
【図９】（ａ）ないし（ｊ）は、上記半導体装置を製作する工程を示す工程フロー図である。
【図１０】本発明の参考の形態に係る半導体装置の要部の構造を示す断面図である。
【図１１】（ａ）ないし（ｌ）は、上記半導体装置を製作する工程を示す工程フロー図である。
【図１２】本発明の参考の形態に係る他の半導体装置の要部の構造を示す断面図である。
【図１３】（ａ）ないし（ｊ）は、上記半導体装置を製作する工程を示す工程フロー図である。
【図１４】従来の半導体装置の要部の構造を示す断面図である。
【図１５】従来の他の半導体装置の要部の構造を示す断面図である。
【図１６】従来のさらに他の半導体装置の要部の構造を示す断面図である。
【符号の説明】
１ 半導体基板
１ａ 回路主要部（回路構成部）
１ｂ 抵抗検知回路部（抵抗検知回路）
２ 配線（本体配線）
３ 接続部
４ 絶縁性保護膜
４ｉ、４ｋ 保護膜（第１絶縁性保護膜）
４ｊ、４ｌ 保護膜（第２絶縁性保護膜）
５ 遮光膜
６ 耐食性遮光膜（耐食性を有する遮光膜）
７ 酸化アルミニウム膜（被覆膜）
８ 遮光用上部配線 （抵抗配線、第１配線部）
９ 抵抗検知用上部配線 （抵抗配線、第２配線部）
１０ 抵抗検知兼遮光用上部配線（抵抗配線）
１１ 上部配線
１２ 開口部
Claims (7)
- 半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、
上記回路構成部の主要部を覆うように設けられた遮光膜と、
該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、
該遮光膜と同層もしくは該遮光膜より上層に設けられ、上記被覆膜を形成した材料よりも耐食性において劣る導電性材料から成り、抵抗成分を有する抵抗配線と、
該抵抗配線の抵抗値の変化を検知する抵抗検知回路とを備えており、
上記抵抗配線が、上記抵抗検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有していることを特徴とする半導体装置。 - 半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、
上記本体配線上に成膜され、表面が平坦化加工されている絶縁性保護膜と、
該絶縁性保護膜上に上記回路構成部の主要部を覆うように設けられた遮光膜と、
該遮光膜を完全に被覆するように積層され、かつ耐食性を有する膜材料で形成された被覆膜と、
該遮光膜と同層もしくは該遮光膜より上層に設けられ、上記被覆膜を形成した材料よりも耐食性において劣る導電性材料から成り、抵抗成分を有する抵抗配線と、
該抵抗配線の抵抗値の変化を検知する抵抗検知回路とを備えており、
上記抵抗配線が、上記抵抗検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有していることを特徴とする半導体装置。 - 上記被覆膜が酸化アルミニウムから成ることを特徴とする請求項１または２に記載の半導体装置。
- 上記酸化アルミニウムが、染色処理されていることを特徴とする請求項３に記載の半導体装置。
- 半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、
上記回路構成部の主要部を覆うように積層され、かつ耐食性を有する遮光膜と、
該遮光膜と同層もしくは該遮光膜より上層に設けられ、抵抗成分を有する抵抗配線と、
該抵抗配線の抵抗値の変化を検知する検知回路とを備えており、
上記抵抗配線が、上記検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有していることを特徴とする半導体装置。 - 半導体基板に形成された回路構成部と、半導体基板上に配置された本体配線とが接続された構造を有する半導体装置において、
上記本体配線上に成膜され、表面が平坦化加工されている絶縁性保護膜と、
上記回路構成部の主要部を覆うように積層され、かつ耐食性を有しており、その表面と上記絶縁性保護膜の表面が同一平面上に平坦化されている遮光膜と、
該遮光膜と同層もしくは該遮光膜より上層に設けられ、抵抗成分を有する抵抗配線と、
該抵抗配線の抵抗値の変化を検知する検知回路とを備えており、
上記抵抗配線が上記検知回路に接続された第１配線部と、該第１配線部と同一材料で形成され、上記遮光膜を覆う第２配線部とを有していることを特徴とする半導体装置。 - 上記遮光膜が、タンタルまたはニオブから成ることを特徴とする請求項５または６に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166689A JP3604002B2 (ja) | 2000-06-02 | 2000-06-02 | 半導体装置 |
| EP20010303445 EP1178529A3 (en) | 2000-06-02 | 2001-04-12 | Semiconductor device with a light blocking layer |
| US09/834,605 US6545371B1 (en) | 2000-06-02 | 2001-04-16 | Semiconductor device wherein detection of removal of wiring triggers impairing of normal operation of internal circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166689A JP3604002B2 (ja) | 2000-06-02 | 2000-06-02 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004153787A Division JP4147203B2 (ja) | 2004-05-24 | 2004-05-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345427A JP2001345427A (ja) | 2001-12-14 |
| JP3604002B2 true JP3604002B2 (ja) | 2004-12-22 |
Family
ID=18669967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000166689A Expired - Lifetime JP3604002B2 (ja) | 2000-06-02 | 2000-06-02 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6545371B1 (ja) |
| EP (1) | EP1178529A3 (ja) |
| JP (1) | JP3604002B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10105725B4 (de) * | 2001-02-08 | 2008-11-13 | Infineon Technologies Ag | Halbleiterchip mit einem Substrat, einer integrierten Schaltung und einer Abschirmvorrichtung |
| US6799957B2 (en) * | 2002-02-07 | 2004-10-05 | Nordson Corporation | Forming system for the manufacture of thermoplastic nonwoven webs and laminates |
| KR100789977B1 (ko) * | 2002-04-15 | 2007-12-31 | 쇼오트 아게 | 복제 방지체 형성 방법, 상기 복제 방지체를 구비한 전자 부품, 및 상기 전자 부품을 구비하는 해독 디바이스 |
| JP2005528783A (ja) | 2002-04-15 | 2005-09-22 | ショット アーゲー | 電子回路用のコピー防止を作成する方法 |
| ATE533117T1 (de) | 2002-06-04 | 2011-11-15 | Nds Ltd | Verhinderung von manipulation in elektronischen geräten |
| US6988688B2 (en) * | 2003-08-08 | 2006-01-24 | Eastman Kodak Company | Web winding apparatus having traveling, gimbaled cinch roller and winding method |
| US7281667B2 (en) * | 2005-04-14 | 2007-10-16 | International Business Machines Corporation | Method and structure for implementing secure multichip modules for encryption applications |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3705173A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung |
| JPS6465129A (en) | 1987-09-04 | 1989-03-10 | Mitsubishi Gas Chemical Co | Production of aromatic polyether |
| US5027397A (en) * | 1989-09-12 | 1991-06-25 | International Business Machines Corporation | Data protection by detection of intrusion into electronic assemblies |
| US5053992A (en) * | 1990-10-04 | 1991-10-01 | General Instrument Corporation | Prevention of inspection of secret data stored in encapsulated integrated circuit chip |
| JPH07302912A (ja) * | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US5516596A (en) * | 1994-12-19 | 1996-05-14 | Dow Corning Corporation | Method of forming a composite, article and composition |
| US5780163A (en) * | 1996-06-05 | 1998-07-14 | Dow Corning Corporation | Multilayer coating for microelectronic devices |
| JPH1062789A (ja) * | 1996-08-23 | 1998-03-06 | Sharp Corp | 液晶表示装置及びその製造方法 |
| JPH10270562A (ja) | 1997-03-27 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
| JPH11154674A (ja) | 1997-11-20 | 1999-06-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JP4312851B2 (ja) * | 1998-04-27 | 2009-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
-
2000
- 2000-06-02 JP JP2000166689A patent/JP3604002B2/ja not_active Expired - Lifetime
-
2001
- 2001-04-12 EP EP20010303445 patent/EP1178529A3/en not_active Withdrawn
- 2001-04-16 US US09/834,605 patent/US6545371B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6545371B1 (en) | 2003-04-08 |
| EP1178529A2 (en) | 2002-02-06 |
| EP1178529A3 (en) | 2003-10-29 |
| JP2001345427A (ja) | 2001-12-14 |
| EP1178529A8 (en) | 2002-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW463320B (en) | Manufacturing method for semiconductor integrated circuit device | |
| JP3604002B2 (ja) | 半導体装置 | |
| KR100365715B1 (ko) | 보호층을 가지는 강유전체 메모리 장치 및 그 제조 방법 | |
| EP1155452A1 (en) | Semiconductor device comprising a security coating and smartcard provided with such a device | |
| WO2001006448A1 (en) | Ultra-rugged i.c. sensor and method of making the same | |
| US20020079564A1 (en) | Anti-deciphering contacts | |
| US7768082B2 (en) | Surface-shape sensor and method of manufacturing the same | |
| JP4147203B2 (ja) | 半導体装置 | |
| CN101213655A (zh) | 半导体器件及其制造方法 | |
| KR100493048B1 (ko) | 다층의 하드 마스크를 이용하여 배선 및 연결 콘택 구조를형성하는 방법 | |
| JP3400347B2 (ja) | 表面形状認識用センサおよびその製造方法 | |
| US20210057357A1 (en) | Tamper-resistant integrated circuits, and related methods | |
| EP1304737A2 (en) | Magnetic memory and method of its manufacture | |
| KR100365662B1 (ko) | 반도체장치 | |
| CN108574042B (zh) | 一种单芯片单轴或多轴磁阻传感器及其制造方法 | |
| KR100822179B1 (ko) | 반도체 소자용 커패시터 및 이의 제조 방법 | |
| CN110715962A (zh) | 湿度传感器及其制造方法 | |
| CN101213667B (zh) | 半导体器件及其制造方法 | |
| JP4113692B2 (ja) | 半導体装置 | |
| JPH02123753A (ja) | 半導体装置及びその製造方法 | |
| JPH09121023A (ja) | 半導体装置 | |
| JP2004165378A (ja) | 半導体装置 | |
| US6017662A (en) | Method of reducing laser mark peeling | |
| JP2004103813A (ja) | 半導体集積回路および製造方法 | |
| JP2008300396A (ja) | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3604002 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |