[go: up one dir, main page]

JP3598267B2 - Image display device - Google Patents

Image display device Download PDF

Info

Publication number
JP3598267B2
JP3598267B2 JP2000357116A JP2000357116A JP3598267B2 JP 3598267 B2 JP3598267 B2 JP 3598267B2 JP 2000357116 A JP2000357116 A JP 2000357116A JP 2000357116 A JP2000357116 A JP 2000357116A JP 3598267 B2 JP3598267 B2 JP 3598267B2
Authority
JP
Japan
Prior art keywords
film
electrode
thin
image display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000357116A
Other languages
Japanese (ja)
Other versions
JP2002164006A (en
Inventor
敏明 楠
睦三 鈴木
雅一 佐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000357116A priority Critical patent/JP3598267B2/en
Publication of JP2002164006A publication Critical patent/JP2002164006A/en
Application granted granted Critical
Publication of JP3598267B2 publication Critical patent/JP3598267B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、画像表示装置に係わり、特に、下部電極と、上部電極と、下部電極と上部電極との間に挟持される電子加速層から形成され、当該下部電極と当該上部電極間に電圧を印加することで、当該上部電極側より電子を放出する薄膜型電子源をアレイ状に形成した電子源基板と、蛍光表示板とを有する画像表示装置に関する。
【0002】
【従来の技術】
薄膜型電子源とは、上部電極−電子加速層−下部電極の3層薄膜構造を基本とし、上部電極−下部電極の間に電圧を印加して、上部電極の表面から真空中に電子を放出させるものである。
例えば、金属―絶縁体―金属を積層したMIM(Metal−Insulator−Metal)型、金属―絶縁体―半導体を積層したMIS(Metal−Insulator−Semiconductor)型等が知られている。
なお、MIM型薄膜型電子源については、例えば、特開平7−65710号に述べられている。
以下、MIM型薄膜型電子源を例に挙げて、薄膜型電子源の動作原理を説明する。
【0003】
図20は、MIM型薄膜型電子源の動作原理を説明するための図である。
上部電極13と下部電極11との間に駆動電圧Vdを印加して、絶縁層12内の電界を1〜10MV/cm程度にすると、下部電極11中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、絶縁層12、上部電極13の伝導帯へ注入されホットエレクトロンとなる。
これらのホットエレクトロンは絶縁層12中、上部電極13中で散乱されエネルギーを損失するが、上部電極13の仕事関数φ以上のエネルギーを有する一部のホットエレクトロンは、真空20中に放出される。
複数本の上部電極13と、複数本の下部電極11とを直交させて、前述したような薄膜型電子源をマトリクス状に形成すると、任意の場所から電子線を発生させることができるので、画像表示装置等の電子源に用いることができる。
これまで、金(Au)−酸化アルミニウム(Al)−アルミニウム(Al)構造のMIM(Metal−Insulator−Metal)構造などから電子放出が観測されている。
【0004】
【発明が解決しようとする課題】
電子を放出する薄膜型電子源をアレイ状に形成した電子源板と、蛍光面を有する蛍光表示板とを備える平面型の画像表示装置では、電子源板と蛍光表示板の表示パネル間隔は数mm程度である。
また、蛍光体を発光させるため、蛍光面には数100V〜数kVの高い電圧を印加する。
したがって、画像表示装置内の狭い表示パネル間隔に高電界が発生し、放電が起きやすいという課題がある。
特に、画像表示装置の表示パネル間隔を支持するためのスペーサが配置されている場合、スペーサ表面を介した沿面放電が起きやすい。
放電の要因のひとつは、電子や電子線照射によって発生したイオンによる表示パネル内の局所的な帯電であるため、表示パネル内の帯電をなくす必要がある。
【0005】
本発明者らは、前述したような薄膜型電子源を用いる画像表示装置を提案しているが、これら提案済みの画像表示装置では、スペーサのメカニカルなストレスから薄膜型電子源を保護するために、薄膜型電子源の電子放出部以外の部分を絶縁膜で保護している。
さらに、薄膜型電子源は通常収束電極を必要としないため、絶縁膜上に、例えば、上部電極の一部が形成されている場合でも、この電極は利用されず、浮遊状態(または、フローティング状態)となっており、電子源板の表面は帯電しやすくなっており、放電が起きやすくなるという問題点があった。
【0006】
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、パネル間隔が狭い表示パネルを有する画像表示装置において、表示パネル内での放電を防止することが可能となる技術を提供することにある。
また、本発明の他の目的は、電子を放出する薄膜型電子源を複数有する電子源板と、蛍光体を有する第2の基板とを備える画像表示装置において、電子ビームを発散、あるいは、収束させることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【0007】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
即ち、本発明は、下部電極と、上部電極と、前記下部電極と前記上部電極との間に挟持される電子加速層とを有し、前記下部電極と前記上部電極間に電圧を印加することにより、前記上部電極側から電子を放出する複数の薄膜型電子源を有する第1の基板と、枠部材と、蛍光体を有する第2の基板とを備え、前記第1の基板、前記枠部材および前記第2の基板とで囲まれる空間が真空雰囲気とされる画像表示装置であって、前記第1の基板は、前記各薄膜型電子源上で、前記各薄膜型電子源の電子放出部以外の部分に設けられる電極を有し、前記電極には、任意の電圧が印加されていることを特徴とする。
【0008】
また、本発明の好ましい実施の形態では、前記電極に印加される電圧は、調整可能であることを特徴とする。
また、本発明の好ましい実施の形態では、前記電極には、接地電圧が印加されていることを特徴とする。
また、本発明の好ましい実施の形態では、前記電極は、前記上部電極と同一材料から構成されることを特徴とする。
また、本発明の好ましい実施の形態では、前記電極は、第1導電膜と第2導電膜との積層膜で構成され、前記第1導電膜と前記第2導電膜の中で、前記第2導電膜は、前記第2の基板側に位置し、かつ、前記第2導電膜は、前記上部電極と同一材料で形成されていることを特徴とする。
【0009】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1は、本発明の実施の形態の画像表示装置を示す断面図である。
本発明の実施の形態の画像表示装置は、マトリクス状に配置されたMIM型の薄膜型電子源を有する電子源板(本発明の第1の基板)と、蛍光体を有する蛍光表示板(本発明の第2の基板)とを備え、電子源板と表示板との間が真空雰囲気とされる画像表示装置である。
《本実施の形態の薄膜型電子源の作成法》
まず、図2ないし図11を用いて、本発明の実施の形態の薄膜型電子源の作成法について説明する。
なお、図2ないし図13において、同図(a)は平面図、同図(b)は、同図(a)に示すA−A’切断線に沿った断面構造を示す断面図、同図(c)は、同図(a)に示すB−B’切断線に沿った断面構造を示す断面図である。
【0010】
まず、ガラス等の絶縁性の基板10上に下部電極用の金属膜を成膜する。
下部電極材料としては、アルミニウム(Al;以下、Alという。)や、Al合金を用いる。
ここでは、ネオジム(Nd;以下、Ndという)を2原子量%ドープしたAl−Nd合金を用いた。
成膜には、例えば、スパッタリング法を用い、膜厚は300nmとした。
成膜後、ホト工程、エッチング工程により、図2に示すように、ストライプ形状の下部電極11を形成した。
エッチングは、例えば、燐酸、酢酸、硝酸の混合水溶液でのウェットエッチングを用いる。
【0011】
次に、保護絶縁層14、絶縁層12を形成する。
まず、下部電極11上の電子放出部となる部分をレジスト膜19でマスクし、その他の部分を選択的に厚く陽極酸化し、図3に示すように、保護絶縁層14を形成する。
化成電圧を100Vとすれば、厚さ約136nmの保護絶縁層14が形成される。
次に、レジスト膜19を除去し残りの下部電極11の表面を陽極酸化し、図4に示すように、下部電極11上に絶縁層12を形成する。
例えば、化成電圧を6Vとすれば、下部電極11上に厚さ約10nmの絶縁層12が形成される。
【0012】
次に、図5に示すように、上部電極13への給電線となる上部バス電極膜を、例えば、スパッタリング法等で成膜する。
ここでは、上部バス電極膜として積層膜を用い、上部バス電極下層15の材料として、例えば、タングステン(W;以下、Wという)を、上部バス電極上層16の材料として、例えば、Al−Nd合金を用いた。
また、その膜厚は、上部バス電極下層15は後で形成する上部電極13が上部バス電極下層15の段差で断線しないように数nm〜数10nm程度と薄くし、上部バス電極上層16は給電を十分にすること、および後で形成する層間絶縁膜のエッチングの際のストッパー膜とするため、数100nm程度と厚く成膜した。
続いて、ホト工程、エッチング工程により、図6に示すように、上部バス電極上層膜16と上部バス電極下層15とを、下部電極11とは直交するように加工する。
エッチングは、上部バス電極上層のAl−Nd合金には、例えば、燐酸、酢酸、硝酸の混合水溶液中のウェットエッチング、上部バス電極下層膜のWにはアンモニアと過酸化水素の混合水溶液中のウェットエッチングなどを用いる。
【0013】
次に、図7に示すように、層間絶縁膜17となる絶縁膜を成膜する。
層間絶縁膜膜17は、例えば、半導体素子等で絶縁膜として一般的に使用されているものを利用できる。
即ち、材料としては、SiO、SiO、リン珪酸ガラス、ホウ珪酸ガラス等のガラス類、Si、Al、ポリイミドなどが利用できる。
また、成膜法としては、スパッタリング膜、真空蒸着膜、化学気相成長膜、塗布法などを用いることができる。
例えば、SiO、Al、Siなどの成膜には、スパッタリング法や化学気相成長法、SiOの成膜には真空蒸着法、リン珪酸ガラス、ホウ珪酸ガラス等のガラス類やポリイミドは塗布法などを用いることができる。
ここでは、スパッタ法により成膜したSi膜を用い、その膜厚は、例えば0.3〜1μm程度と厚くした。
【0014】
続いて、ホト工程、エッチング工程により、図8に示すように、層間絶縁膜17に電子放出部を含む領域を開口する。
この加工は、例えば、CFを用いたドライエッチング法等を用いればよい。CFなどのフッ化物系エッチングガスを用いたドライエッチング法は、層間絶縁膜17の絶縁体を、上部電極上層16のAl合金に対し高い選択比でエッチングするので、上部電極上層16をストッパー膜として層間絶縁膜17のみを加工することが可能である。
引き続いて、電子放出部の上部バス電極上層16を燐酸、酢酸、硝酸の混合水溶液中でウェットエッチングする。
このエッチングは、Al合金をエッチングするが、層間絶縁膜17に使用される絶縁体、上部バス電極下層15のWはほとんどエッチングしない。
【0015】
したがって、上部バス電極上層16のみ高い選択比でエッチングする。
そのため、図9に示すように、層間絶縁膜17に対し、上部バス電極上層16が内側に後退し、開口部が庇状の層間絶縁膜17が形成される。
次に、ホト工程、エッチング工程により、上部バス電極下層15のWをエッチングし、図10に示すように、電子放出部を開口する。
この際、上部バス電極下層15のWが上部バス電極上層16および層間絶縁膜17より電子放出部側に延在するように加工することで、後で形成する上部電極13と接触をとることができる。
エッチングには、例えば、アンモニアと過酸化水素の混合水溶液を用いればよい。
【0016】
最後に上部電極膜の成膜を行う。
成膜法は、例えば、スパッタ成膜を用いる。
上部電極13としては、例えば、イリジウム(Ir)、白金(Pt)、金(Au)の積層膜を用い、膜厚は数nmである。ここでは4nmとした。
図11に示すように、成膜された薄い上部電極13は、層間絶縁膜17の開口部の庇状の段差で切断され、各電子源毎に分離されるとともに、上部バス電極上層16および層間絶縁膜17より電子放出部側に延在する上部バス電極下層15のWと接触し、給電される構造となる。
また、図11に示すように、層間絶縁膜17上には、上部電極材料と同じ材質の第3の電極(本発明の電極)18が形成される。
このようにして作成された薄膜型電子源を3×3個有する電子源板を図12に示す。
【0017】
なお、本実施の形態の構造では、第3の電極18が、薄い上部電極13と同じ膜厚となりシート抵抗が高いばかりか、予期せぬ断線などが発生する場合もある。
このような場合には、図13に示すように、第3の電極18を、第1の導電膜と第2の導電膜との積層構造とし、より厚くするようにしてもよい。
この場合の製造法としては、層間絶縁膜17の成膜に連続して金属膜(第1の導電膜)の成膜を行う。
この際、層間絶縁膜17と同時にエッチングできる材料を選んでおくとよい。
例えば、Si膜の層間絶縁膜17を用いる場合、金属膜を、Wやモリブデン(Mo)、チタン(Ti)などにしておけば、CFを用いたドライエッチング法により金属膜と層間絶縁膜17を同時にエッチングでき、工程増加を避けることができる。
【0018】
以上、本実施の形態の、金属―絶縁体―金属型(MIM型)の薄膜型電子源の構造について説明したが、他の構造の薄膜型電子源、例えば、MOS型(metal−oxide−semiconductor)、MIS型(metal−insulator−semiconductor)、HEED型(high−efficiency−electro−emission device、Jpn.J.Appl. Phys.、vol 36、p L939などに記載)、EL型(Electroluminescence、応用物理 第63巻、第6号、592頁などに記載)、あるいは、ポーラスシリコン型(応用物理 第66巻、第5号、437頁などに記載)などの薄膜型電子源においても、本発明のように、第3の電極18を有する構造を適用することができる。
【0019】
つぎに、前述の方法によって作成された薄膜型電子源基板と蛍光表示板とをスペーサを介し貼りあわせ、本実施の形態の画像表示装置を作成する方法について説明する。
図14は、本実施の形態の画像表示装置の蛍光表示板を説明するための図であり、同図(a)は平面図、同図(b)は、同図(a)に示すA−A’切断線に沿った断面構造を示す断面図、同図(c)は、同図(a)に示すB−B’切断線に沿った断面構造を示す断面図である。
なお、図1、図12、図15、図16において、上部バス電極は、図面の簡略化のため、上部バス電極下層15、上部バス電極上層16をまとめて描いている。
蛍光表示板は、以下のようにして作成される。
まず、透光性のガラスなどの基板110上に、画像表示装置のコントラストを向上させる目的でブラックマトリクス120を形成する。
ブラックマトリクス120は、PVA(ポリビニルアルコール)と重クロム酸アンモニウムとを混合した溶液を基板110に塗布し、ブラックマトリクス120を形成したい部分以外に紫外線を照射して感光させた後、未感光部分を除去し、そこに黒鉛粉末を溶かした溶液を塗布し、PVAをリフトオフすることにより形成する。
【0020】
次に、赤色蛍光体111を形成する。
蛍光体粒子にPVA(ポリビニルアルコール)と重クロム酸アンモニウムとを混合した水溶液を面板110上に塗布した後、蛍光体を形成する部分に紫外線を照射して感光させた後、未感光部分を流水で除去する。
このようにして赤色蛍光体111をパターン化する。
パターンは、図14に示したようなストライプ状にパターン化する。
同様にして、緑色蛍光体112と青色蛍光体113を形成する。
蛍光体としては、例えば、赤色にYS:Eu(P22−R)、緑色にZnS:Cu,Al(P22−G)、青色にZnS:Ag,Cl(P22−B)を用いればよい。
次いで、ニトロセルロースなどの膜でフィルミングした後、基板110全体にAlを、膜厚75nm程度蒸着してメタルバック膜114とする。
このメタルバック膜114が加速電極として働く。
その後、基板110を大気中400℃程度に加熱してフィルミング膜やPVAなどの有機物を加熱分解する。
このようにして、図14に示す蛍光表示板が完成する。
【0021】
このようにして製作した蛍光表示板と電子源板とを、図15に示すように、スペーサ30を介し、周囲の枠部材116をフリットガラス115を用いて封着する。
なお、図15は、貼り合わせた表示パネルの断面構造を示す断面図であり、同図(a)は、図12、図14に示すA−A’切断線に沿った断面構造に相当する部分の断面図、同図(a)は、図12、図14に示すB−B’切断線に沿った断面構造に相当する部分の断面図である。
ここで、基板110−基板10間の距離は1〜3mm程度になるようにスペーサ30の高さを設定する。
スペーサ30は、上部電極13の膜、または金属膜と上部電極13の積層膜からなる第3の電極膜18で被覆されている層間絶縁膜17上に立てる。
ここでは、説明のため、R(赤)、G(緑)、B(青)に発光するドット毎に全てスペーサ30を立てているが、実際は機械強度が耐える範囲で、スペーサ30の枚数(密度)を減らし、大体1cmおきに立てればよい。
【0022】
封着した表示パネルは、10−7Torr程度の真空に排気して、封止し、封止後、ゲッターを活性化し、表示パネル内の真空を維持する。
例えば、バリウム(Ba)を主成分とするゲッター材の場合、高周波誘導加熱等によりゲッター膜を形成できる。
また、ジルコニウム(Zr)を主成分とする非蒸発型ゲッターを用いてもよい。
このように、本実施の形態では、基板110と基板10間の距離は1〜3mm程度と長いので、メタルバック膜114に印加する加速電圧を3〜6KVと高電圧に出来る。
したがって、上述のように、蛍光体には陰極線管(CRT)用の蛍光体を使用できる。
【0023】
前述したように、図1は本実施の形態の画像表示装置を示す断面図であるが、同図は、12、図14に示すB−B’切断線に沿った断面構造に相当する部分の断面図である。
図1に示すように、第3の電極18は接地されているか、正負任意の電圧が発生可能な外部回路70に接続されており、この第3の電極に印加される電圧は、外部から調節可能とされる。
ここで、外部回路70としては、例えば、図1に示すように、正の電圧VCCと負の電圧VEEとの間に接続される可変抵抗器で構成することにより、可変抵抗器のボリュームを回転させて、正負任意の電圧を発生させることができる。
したがって、第3の電極には、正負任意の電圧が印加され、第3の電極が任意の電圧とされているので、蛍光面に高電圧を印加する画像表示中、表示パネル内で発生した荷電粒子が電子源基板表面に入射しても、電子源基板表面に帯電は生じることがない。
また、スペーサ30は第3の電極18上に立てられているため、スペーサ30に帯電した電荷も第3の電極18が吸収し、スペーサ30を介した沿面放電も防止できる。
これにより、表示パネル内での放電を防止でき、薄膜型電子源を駆動する駆動回路を保護することが可能となる。
【0024】
図16は、本実施の形態の画像表示装置に駆動回路を接続した状態を示す模式図である。
下部電極11は下部電極駆動回路40へ結線し、上部バス電極上層16は上部電極駆動回路50に結線する。
ここで、Km番目の下部電極11と、Cn番目の上部バス電極16との交点を(m,n)で表すことにする。
また、メタルバック膜114には、加速電圧源60から、常時3〜6KV程度の加速電圧を印加する。
さらに、前述したように、第3の電極18は接地するか、あるいは、正負の電圧が印加できる回路70に接続する。
図17は、図16に示す各駆動回路から出力される駆動電圧の波形の一例を示すタイミングチャートである。
時刻t0では、いずれの電極も電圧ゼロであるので電子は放出されず、したがって、蛍光体は発光しない。
時刻t1において、K1番目の下部電極11には−V1なる電圧を、C1番目とC2番目の上部バス電極上層16には、+V2なる電圧を印加する。
交点(1,1)、(1,2)の下部電極11と上部電極13との間には、(V1+V2)なる電圧が印加されるので、(V1+V2)を電子放出開始電圧以上に設定しておけば、この2つの交点の薄膜型電子源からは電子が真空中に放出される。
【0025】
放出された電子は、メタルバック膜114に印加される加速電圧により加速された後、蛍光体に入射し、発光させる。
時刻t2において、K2番目の下部電極11の−V1なる電圧を印加し、C1番目の上部バス電極上層16にV2なる電圧を印加すると、同様に交点(2,1)が点灯する。
このようにして、上部バス電極上層16に印加する信号を変えることにより所望の画像または情報を表示することが出来る。
また、上部バス電極上層16への印加電圧V1の大きさを適宜変えることにより、階調のある画像を表示することが出来る。
絶縁層12中に蓄積される電荷を開放するための反転電圧の印加は、ここでは下部電極11の全てに−V1の電圧を印加した後、全下部電極11にV3の電圧、全上部バス電極上層16に−V3’の電圧を印加することにより行った。
【0026】
ここで、第3の電極18の他の役割について説明する。
前述したように、正負任意の電圧が印加される第3の電極18は、表示パネル内の放電を防止するが、第3の電極18に印加する電圧により、以下のような効果を得ることも可能である。
外部回路70から第3の電極18に、薄膜型電子源の上部電極13に対して正の電圧を印加した場合、図18に示すように、薄膜型電子源からの電子ビームを発散させることができる。
したがって、蛍光面の幅に対し、微小な薄膜型電子源を用いた場合は、外部回路70から第3の電極18に、薄膜型電子源の上部電極13に対して正の電圧を印加することにより、蛍光面を有効に活用することができる。
なお、図18、図19において、電子源板は、図12、図14に示すA−A’切断線に沿った断面構造に相当する部分の断面図であり、蛍光表示板は、図12、図14に示すB−B’切断線に沿った断面構造に相当する部分の断面図である。
【0027】
一般に、薄膜型電子源を用いる平面型の画像表示装置において、蛍光面に印加できる電圧は、ブラウン管の20〜30kVと比較し、放電を防止するため数kV程度と低い。
したがって、ブラウン管と同等の輝度を得るためには、蛍光面により高い電流密度の電子線を照射しなければならず、一般に蛍光体の寿命特性がブラウン管に比べ劣る。
薄膜型電子源は、一般に電子ビームの直進性に優れるため、蛍光面の色間隔と比べ微小な電子源を形成した場合、蛍光面の特定部位のみ電子線照射してしまい、蛍光体の寿命特性を劣化させる可能性がある。
そのため、微小な電子源を用いる場合は、外部回路70から第3の電極18に、薄膜型電子源の上部電極13に対して正の電圧を印加し、電子ビームを発散させ、蛍光面の全面積を有効に利用することにより、蛍光体の寿命を延ばすことが可能となる。
【0028】
逆に、外部回路70から第3の電極18に、薄膜型電子源の上部電極13に対して負の電圧を印加した場合、図19のように、電子ビームを収束することができる。
これにより、放電を防止するため、薄膜型電子源と蛍光面の間隔を広く設定する場合、混色を防止できる。
即ち、放電を防止するには画像表示装置の表示パネル間隔を広げ、電界強度を下げることが有効であるが、表示パネル間隔を広げると、電子ビームの発散により、隣接する別の色の蛍光体も同時に電子線照射することによって混色が発生する。
通常、表示パネル間隔は、この混色が起きない範囲に設定されるが、放電を防止するため、薄膜型電子源と蛍光面の間隔を広く設定する場合には、前述した理由により混色が発生する。
【0029】
薄膜型電子源は一般に電子ビームの直進性がよく、通常電子ビームの収束は不要であるが、表示装置の表示パネル間隔をさらに広げ、かつ、高精細画像を得る場合には、薄膜型電子源の上部電極13に対して負の電圧を印加すると、電子ビームを収束する(所謂、収束機構)ことができ、混色を防止することが可能となる。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0030】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
(1)本発明の画像表示装置によれば、表示パネル内の帯電を防止でき、表示パネル内での放電を防止することが可能となる。
(2)本発明の画像表示装置によれば、薄膜型電子源からの電子ビームを収束、あるいは、発散させることが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態の画像表示装置を示す断面図である。
【図2】本発明の実施の形態の薄膜型電子源の作成法を説明するための図である。
【図3】本発明の実施の形態の薄膜型電子源の作成法を説明するための図である。
【図4】本発明の実施の形態の薄膜型電子源の作成法を説明するための図である。
【図5】本発明の実施の形態の薄膜型電子源の作成法を説明するための図である。
【図6】本発明の実施の形態の薄膜型電子源の作成法を説明するための図である。
【図7】本発明の実施の形態の薄膜型電子源の作成法を説明するための図である。
【図8】本発明の実施の形態の薄膜型電子源の作成法を説明するための図である。
【図9】本発明の実施の形態の薄膜型電子源の作成法を説明するための図である。
【図10】本発明の実施の形態の薄膜型電子源の作成法を説明するための図である。
【図11】本発明の実施の形態の薄膜型電子源の作成法を説明するための図である。
【図12】図2ないし図11の方法により作成された薄膜型電子源を3×3個有する、本発明の実施の形態の電子源板を示す図である。
【図13】本発明の実施の形態の薄膜型電子源の他の例の作成法を説明するための図である。
【図14】本発明の実施の形態の蛍光表示板を示す図である。
【図15】貼り合わせた表示パネルの断面構造を示す断面図である。
【図16】本発明の実施の形態の画像表示装置に駆動回路を接続した状態を示す模式図である。
【図17】図16に示す各駆動回路から出力される駆動電圧の波形の一例を示すタイミングチャートである。
【図18】本発明の実施の形態の薄膜型電子源の第3の電極の効果を説明するための図である。
【図19】本発明の実施の形態の薄膜型電子源の第3の電極の効果を説明するための図である。
【図20】MIM型薄膜型電子源の動作原理を説明するための図である。
【符号の説明】
10,110…基板、11…下部電極、12…絶縁層、13…上部電極、14…保護絶縁層、15…上部バス電極下層、16…上部バス電極上層、17…層間絶縁膜(パシベーション膜)、18…第3の電極、19…レジスト膜、20…真空、30…スペーサ、40…下部電極駆動回路、50…上部電極駆動回路、60…加速電圧源、70…外部回路、111…赤色蛍光体、112…緑色蛍光体、113…青色蛍光体、114…メタルバック膜、115…フリットガラス、116…枠部材、120…ブラックマトリクス。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an image display device, and in particular, is formed from a lower electrode, an upper electrode, and an electron acceleration layer sandwiched between the lower electrode and the upper electrode, and applies a voltage between the lower electrode and the upper electrode. The present invention relates to an image display device having an electron source substrate on which a thin-film electron source that emits electrons from the upper electrode side when applied is formed in an array, and a fluorescent display panel.
[0002]
[Prior art]
A thin-film electron source is based on a three-layer thin film structure consisting of an upper electrode, an electron acceleration layer, and a lower electrode. A voltage is applied between the upper electrode and the lower electrode, and electrons are emitted from the surface of the upper electrode into a vacuum. It is to let.
For example, an MIM (Metal-Insulator-Metal) type in which a metal-insulator-metal is laminated, an MIS (Metal-Insulator-Semiconductor) type in which a metal-insulator-semiconductor is laminated, and the like are known.
The MIM type thin film type electron source is described in, for example, JP-A-7-65710.
Hereinafter, the operating principle of the thin-film electron source will be described using the MIM thin-film electron source as an example.
[0003]
FIG. 20 is a diagram for explaining the operation principle of the MIM type thin film type electron source.
When a driving voltage Vd is applied between the upper electrode 13 and the lower electrode 11 to make the electric field in the insulating layer 12 about 1 to 10 MV / cm, electrons near the Fermi level in the lower electrode 11 are tunneled. The electrons pass through the barrier and are injected into the conduction bands of the insulating layer 12 and the upper electrode 13 to become hot electrons.
These hot electrons are scattered in the upper electrode 13 in the insulating layer 12 and lose energy, but some hot electrons having energy equal to or more than the work function φ of the upper electrode 13 are emitted into the vacuum 20.
When the plurality of upper electrodes 13 and the plurality of lower electrodes 11 are orthogonal to each other and the thin-film type electron source as described above is formed in a matrix, an electron beam can be generated from any place. It can be used for an electron source such as a display device.
Until now, gold (Au) -aluminum oxide (Al 2 O 3 2.) Electron emission has been observed from a metal-insulator-metal (MIM) structure having an aluminum (Al) structure.
[0004]
[Problems to be solved by the invention]
In a flat-panel image display device including an electron source plate in which thin-film electron sources that emit electrons are formed in an array and a fluorescent display panel having a phosphor screen, the display panel interval between the electron source plate and the fluorescent display plate is several. mm.
Further, in order to cause the phosphor to emit light, a high voltage of several hundred V to several kV is applied to the phosphor screen.
Therefore, there is a problem that a high electric field is generated in a narrow interval between display panels in the image display device, and discharge is likely to occur.
In particular, when a spacer for supporting the interval between display panels of the image display device is provided, creeping discharge via the spacer surface is likely to occur.
One of the causes of the discharge is local charging in the display panel due to electrons or ions generated by electron beam irradiation, and thus it is necessary to eliminate the charging in the display panel.
[0005]
The present inventors have proposed image display devices using the above-described thin-film electron source, but in these proposed image display devices, in order to protect the thin-film electron source from mechanical stress of the spacer. The portion of the thin film type electron source other than the electron emitting portion is protected by an insulating film.
Furthermore, since a thin-film electron source usually does not require a focusing electrode, even if a part of an upper electrode is formed on an insulating film, for example, this electrode is not used and a floating state (or a floating state) is formed. ), The surface of the electron source plate is easily charged, and there is a problem that discharge is likely to occur.
[0006]
SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the related art, and an object of the present invention is to prevent discharge in a display panel in an image display device having a display panel with a narrow panel interval. It is to provide a technology that makes it possible.
Another object of the present invention is to provide an image display device including an electron source plate having a plurality of thin-film electron sources for emitting electrons and a second substrate having a phosphor, wherein the electron beam diverges or converges. It is an object of the present invention to provide a technology that can be used.
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0007]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
That is, the present invention includes a lower electrode, an upper electrode, and an electron acceleration layer sandwiched between the lower electrode and the upper electrode, and applying a voltage between the lower electrode and the upper electrode. A first substrate having a plurality of thin-film electron sources for emitting electrons from the upper electrode side, a frame member, and a second substrate having a phosphor, wherein the first substrate, the frame member And a space surrounded by the second substrate and a vacuum atmosphere, wherein the first substrate is provided on each of the thin-film electron sources on an electron-emitting portion of each of the thin-film electron sources. And an electrode provided at a portion other than the above, and an arbitrary voltage is applied to the electrode.
[0008]
In a preferred embodiment of the present invention, the voltage applied to the electrode is adjustable.
In a preferred embodiment of the present invention, a ground voltage is applied to the electrode.
In a preferred embodiment of the present invention, the electrode is made of the same material as the upper electrode.
Further, in a preferred embodiment of the present invention, the electrode is formed of a laminated film of a first conductive film and a second conductive film, and the second conductive film is formed of the first conductive film and the second conductive film. The conductive film is located on the second substrate side, and the second conductive film is formed of the same material as the upper electrode.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and repeated description thereof will be omitted.
FIG. 1 is a sectional view showing an image display device according to an embodiment of the present invention.
An image display device according to an embodiment of the present invention includes an electron source plate (first substrate of the present invention) having MIM type thin-film electron sources arranged in a matrix and a fluorescent display plate (phosphor) having a phosphor. (Second substrate of the present invention), wherein the space between the electron source plate and the display plate is in a vacuum atmosphere.
<< Method of Making Thin-Film Electron Source of Present Embodiment >>
First, a method for producing a thin-film electron source according to an embodiment of the present invention will be described with reference to FIGS.
2A to 13, FIG. 2A is a plan view, and FIG. 2B is a cross-sectional view showing a cross-sectional structure taken along the line AA ′ shown in FIG. (C) is a cross-sectional view showing a cross-sectional structure along the line BB ′ shown in FIG.
[0010]
First, a metal film for a lower electrode is formed on an insulating substrate 10 such as glass.
Aluminum (Al; hereinafter, referred to as Al) or an Al alloy is used as the lower electrode material.
Here, an Al—Nd alloy doped with 2 atomic% of neodymium (Nd; hereinafter, referred to as Nd) was used.
For the film formation, for example, a sputtering method was used, and the film thickness was 300 nm.
After the film formation, a stripe-shaped lower electrode 11 was formed as shown in FIG. 2 by a photo process and an etching process.
For the etching, for example, wet etching with a mixed aqueous solution of phosphoric acid, acetic acid, and nitric acid is used.
[0011]
Next, the protective insulating layer 14 and the insulating layer 12 are formed.
First, a portion serving as an electron emission portion on the lower electrode 11 is masked with a resist film 19, and the other portion is selectively anodized thickly to form a protective insulating layer 14 as shown in FIG.
If the formation voltage is 100 V, the protective insulating layer 14 having a thickness of about 136 nm is formed.
Next, the resist film 19 is removed, and the surface of the remaining lower electrode 11 is anodized to form an insulating layer 12 on the lower electrode 11 as shown in FIG.
For example, if the formation voltage is 6 V, an insulating layer 12 having a thickness of about 10 nm is formed on the lower electrode 11.
[0012]
Next, as shown in FIG. 5, an upper bus electrode film serving as a power supply line to the upper electrode 13 is formed by, for example, a sputtering method.
Here, a laminated film is used as the upper bus electrode film, and tungsten (W; hereinafter, referred to as W) is used as a material of the upper bus electrode lower layer 15, and an Al—Nd alloy is used as a material of the upper bus electrode upper layer 16, for example. Was used.
The thickness of the upper bus electrode lower layer 15 is reduced to several nm to several tens nm so that the upper electrode 13 to be formed later is not disconnected due to a step of the upper bus electrode lower layer 15. Was formed as thick as about several 100 nm in order to make the film thickness sufficient and to use it as a stopper film when etching an interlayer insulating film to be formed later.
Subsequently, as shown in FIG. 6, the upper bus electrode upper layer film 16 and the upper bus electrode lower layer 15 are processed so as to be orthogonal to the lower electrode 11 by a photo process and an etching process.
The etching is performed, for example, by wet etching in a mixed aqueous solution of phosphoric acid, acetic acid, and nitric acid on the Al-Nd alloy on the upper layer of the upper bus electrode, and wet etching in a mixed aqueous solution of ammonia and hydrogen peroxide on W of the lower layer on the upper bus electrode. Etching or the like is used.
[0013]
Next, as shown in FIG. 7, an insulating film to be the interlayer insulating film 17 is formed.
As the interlayer insulating film 17, for example, a film generally used as an insulating film in a semiconductor device or the like can be used.
That is, as materials, SiO, SiO 2 , Glass such as phosphosilicate glass, borosilicate glass, Si 3 N 4 , Al 2 O 3 , Polyimide and the like can be used.
As a film formation method, a sputtering film, a vacuum evaporation film, a chemical vapor deposition film, a coating method, or the like can be used.
For example, SiO 2 , Al 2 O 3 , Si 3 N 4 For example, a sputtering method or a chemical vapor deposition method can be used for film formation, and a vacuum evaporation method, a glass such as phosphosilicate glass or borosilicate glass, or a coating method for polyimide can be used for SiO film formation.
Here, the Si film formed by the sputtering method is used. 3 N 4 A film was used and its thickness was increased to, for example, about 0.3 to 1 μm.
[0014]
Subsequently, a region including an electron emission portion is opened in the interlayer insulating film 17 by a photo process and an etching process, as shown in FIG.
This processing is performed by, for example, CF 4 May be used as a dry etching method. CF 4 In the dry etching method using a fluoride-based etching gas such as, for example, the insulator of the interlayer insulating film 17 is etched at a high selectivity with respect to the Al alloy of the upper electrode upper layer 16. Only the insulating film 17 can be processed.
Subsequently, the upper layer 16 of the upper bus electrode of the electron emission portion is wet-etched in a mixed aqueous solution of phosphoric acid, acetic acid and nitric acid.
This etching etches the Al alloy, but hardly etches the insulator used for the interlayer insulating film 17 and the W of the upper bus electrode lower layer 15.
[0015]
Therefore, only the upper layer 16 of the upper bus electrode is etched with a high selectivity.
Therefore, as shown in FIG. 9, upper bus electrode upper layer 16 recedes inward with respect to interlayer insulating film 17, and interlayer insulating film 17 having an eaves-shaped opening is formed.
Next, W of the upper bus electrode lower layer 15 is etched by a photo process and an etching process to open an electron emission portion as shown in FIG.
At this time, by processing so that W of the upper bus electrode lower layer 15 extends to the electron emission portion side from the upper bus electrode upper layer 16 and the interlayer insulating film 17, it is possible to make contact with the upper electrode 13 formed later. it can.
For the etching, for example, a mixed aqueous solution of ammonia and hydrogen peroxide may be used.
[0016]
Finally, an upper electrode film is formed.
As a film forming method, for example, a sputter film is used.
As the upper electrode 13, for example, a laminated film of iridium (Ir), platinum (Pt), and gold (Au) is used, and the film thickness is several nm. Here, it was set to 4 nm.
As shown in FIG. 11, the formed thin upper electrode 13 is cut by an eave-shaped step at the opening of the interlayer insulating film 17 to be separated for each electron source, and the upper bus electrode upper layer 16 and the interlayer A structure is provided in which power is supplied by contact with W of the upper bus electrode lower layer 15 extending from the insulating film 17 to the electron emission portion side.
Further, as shown in FIG. 11, a third electrode (electrode of the present invention) 18 of the same material as the upper electrode material is formed on the interlayer insulating film 17.
FIG. 12 shows an electron source plate having 3 × 3 thin-film electron sources prepared in this manner.
[0017]
In the structure of the present embodiment, the third electrode 18 has the same thickness as the thin upper electrode 13 and has a high sheet resistance, and unexpected disconnection may occur.
In such a case, as shown in FIG. 13, the third electrode 18 may have a stacked structure of the first conductive film and the second conductive film, and may be thicker.
As a manufacturing method in this case, a metal film (first conductive film) is formed successively after the formation of the interlayer insulating film 17.
At this time, a material that can be etched simultaneously with the interlayer insulating film 17 is preferably selected.
For example, Si 3 N 4 When the interlayer insulating film 17 is used, if the metal film is made of W, molybdenum (Mo), titanium (Ti) or the like, CF is used. 4 The metal film and the interlayer insulating film 17 can be etched at the same time by a dry etching method using, so that an increase in steps can be avoided.
[0018]
Although the structure of the metal-insulator-metal (MIM) thin-film electron source according to the present embodiment has been described above, a thin-film electron source having another structure, for example, a MOS-type (metal-oxide-semiconductor) is described. ), MIS type (metal-insulator-semiconductor), HEED type (high-efficiency-electro-emission device, Jpn. J. Appl. Phys., Vol. 36, pL939, etc.), EL type, etc. 63, 6, 592, etc.) or a thin-film type electron source such as a porous silicon type (described in Applied Physics, Vol. 66, No. 5, pp. 437) as in the present invention. Has a third electrode 18 It can be applied to the concrete.
[0019]
Next, a description will be given of a method of forming the image display device of the present embodiment by bonding the thin film type electron source substrate and the fluorescent display plate formed by the above-described method via a spacer.
14A and 14B are diagrams for explaining the fluorescent display panel of the image display device according to the present embodiment, wherein FIG. 14A is a plan view, and FIG. FIG. 4C is a cross-sectional view showing a cross-sectional structure taken along the line A ′, and FIG. 4C is a cross-sectional view showing a cross-sectional structure taken along the line BB ′ shown in FIG.
1, 12, 15, and 16, the upper bus electrode includes an upper bus electrode lower layer 15 and an upper bus electrode upper layer 16 collectively for simplification of the drawings.
The fluorescent display panel is created as follows.
First, a black matrix 120 is formed over a substrate 110 such as a light-transmitting glass for the purpose of improving the contrast of an image display device.
The black matrix 120 is formed by applying a solution in which PVA (polyvinyl alcohol) and ammonium dichromate are mixed to the substrate 110, exposing the portion other than the portion where the black matrix 120 is desired to be irradiated with ultraviolet rays, and then exposing the unexposed portion. It is formed by applying a solution in which graphite powder is dissolved and removing PVA by lift-off.
[0020]
Next, the red phosphor 111 is formed.
After applying an aqueous solution in which PVA (polyvinyl alcohol) and ammonium dichromate are mixed to the phosphor particles on the face plate 110, a portion where the phosphor is to be formed is irradiated with ultraviolet rays to be exposed, and then the unexposed portion is flushed with running water. To remove.
Thus, the red phosphor 111 is patterned.
The pattern is patterned into a stripe as shown in FIG.
Similarly, a green phosphor 112 and a blue phosphor 113 are formed.
As a phosphor, for example, red 2 O 2 S: Eu (P22-R), ZnS: Cu, Al (P22-G) for green, and ZnS: Ag, Cl (P22-B) for blue may be used.
Next, after filming with a film such as nitrocellulose, Al is deposited on the entire substrate 110 to a thickness of about 75 nm to form a metal back film 114.
This metal back film 114 functions as an acceleration electrode.
Thereafter, the substrate 110 is heated to about 400 ° C. in the air to thermally decompose an organic substance such as a filming film or PVA.
Thus, the fluorescent display panel shown in FIG. 14 is completed.
[0021]
The thus-produced fluorescent display plate and the electron source plate are sealed with the surrounding frame member 116 using the frit glass 115 via the spacer 30 as shown in FIG.
Note that FIG. 15 is a cross-sectional view showing a cross-sectional structure of the bonded display panel. FIG. 15A shows a portion corresponding to the cross-sectional structure taken along the line AA ′ shown in FIGS. 12A is a cross-sectional view of a portion corresponding to a cross-sectional structure taken along the line BB ′ shown in FIGS. 12 and 14.
Here, the height of the spacer 30 is set so that the distance between the substrate 110 and the substrate 10 is about 1 to 3 mm.
The spacer 30 is set up on the interlayer insulating film 17 covered with the film of the upper electrode 13 or the third electrode film 18 composed of a laminated film of the metal film and the upper electrode 13.
Here, for the sake of explanation, the spacers 30 are all set up for each dot that emits light in R (red), G (green), and B (blue). However, in practice, the number of spacers 30 (density) is limited as long as the mechanical strength can withstand. ) Can be reduced and set about every 1 cm.
[0022]
10 sealed display panels -7 After evacuating to a vacuum of about Torr and sealing, after the sealing, the getter is activated and the vacuum in the display panel is maintained.
For example, in the case of a getter material containing barium (Ba) as a main component, a getter film can be formed by high-frequency induction heating or the like.
Further, a non-evaporable getter containing zirconium (Zr) as a main component may be used.
As described above, in the present embodiment, since the distance between the substrate 110 and the substrate 10 is as long as about 1 to 3 mm, the acceleration voltage applied to the metal back film 114 can be as high as 3 to 6 KV.
Therefore, as described above, a phosphor for a cathode ray tube (CRT) can be used as the phosphor.
[0023]
As described above, FIG. 1 is a cross-sectional view illustrating the image display device of the present embodiment, and FIG. 1 is a cross-sectional view of a portion corresponding to a cross-sectional structure taken along line BB ′ shown in FIGS. It is sectional drawing.
As shown in FIG. 1, the third electrode 18 is grounded or connected to an external circuit 70 capable of generating any positive or negative voltage, and the voltage applied to the third electrode is adjusted from the outside. It is possible.
Here, as the external circuit 70, for example, as shown in FIG. CC And negative voltage V EE , The volume of the variable resistor can be rotated to generate any positive or negative voltage.
Accordingly, an arbitrary positive or negative voltage is applied to the third electrode and an arbitrary voltage is applied to the third electrode. Therefore, during the image display in which a high voltage is applied to the phosphor screen, the charge generated in the display panel is displayed. Even if the particles enter the electron source substrate surface, no charge is generated on the electron source substrate surface.
In addition, since the spacer 30 is set up on the third electrode 18, the third electrode 18 also absorbs the electric charge charged on the spacer 30, and can prevent creeping discharge via the spacer 30.
As a result, discharge in the display panel can be prevented, and a drive circuit for driving the thin-film electron source can be protected.
[0024]
FIG. 16 is a schematic diagram showing a state where a drive circuit is connected to the image display device of the present embodiment.
The lower electrode 11 is connected to a lower electrode drive circuit 40, and the upper bus electrode upper layer 16 is connected to an upper electrode drive circuit 50.
Here, the intersection of the Km-th lower electrode 11 and the Cn-th upper bus electrode 16 is represented by (m, n).
Further, an acceleration voltage of about 3 to 6 KV is constantly applied to the metal back film 114 from the acceleration voltage source 60.
Further, as described above, the third electrode 18 is grounded or connected to a circuit 70 to which positive and negative voltages can be applied.
FIG. 17 is a timing chart showing an example of the waveform of the drive voltage output from each drive circuit shown in FIG.
At time t0, since no voltage is applied to any of the electrodes, no electrons are emitted, and thus the phosphor does not emit light.
At time t1, a voltage of -V1 is applied to the K1th lower electrode 11, and a voltage of + V2 is applied to the C1th and C2th upper bus electrode upper layers 16.
Since a voltage of (V1 + V2) is applied between the lower electrode 11 and the upper electrode 13 at the intersections (1,1) and (1,2), (V1 + V2) is set to be equal to or higher than the electron emission start voltage. In other words, electrons are emitted into a vacuum from the thin-film electron source at the intersection of the two.
[0025]
The emitted electrons are accelerated by an acceleration voltage applied to the metal back film 114, and then enter the phosphor to emit light.
At time t2, when the voltage -V1 of the K2th lower electrode 11 is applied and the voltage V2 is applied to the C1th upper bus electrode upper layer 16, the intersection (2, 1) is similarly turned on.
Thus, a desired image or information can be displayed by changing a signal applied to the upper layer 16 of the upper bus electrode.
Also, by appropriately changing the magnitude of the voltage V1 applied to the upper layer 16 of the upper bus electrode, an image with gradation can be displayed.
In this case, the application of the inversion voltage for releasing the charges accumulated in the insulating layer 12 is performed by applying a voltage of −V1 to all the lower electrodes 11, then applying a voltage of V3 to all the lower electrodes 11, and applying a voltage of all the upper bus electrodes. This was performed by applying a voltage of −V3 ′ to the upper layer 16.
[0026]
Here, another role of the third electrode 18 will be described.
As described above, the third electrode 18 to which any positive or negative voltage is applied prevents discharge in the display panel. However, the following effects can be obtained by the voltage applied to the third electrode 18. It is possible.
When a positive voltage is applied from the external circuit 70 to the third electrode 18 with respect to the upper electrode 13 of the thin film type electron source, the electron beam from the thin film type electron source can be diverged as shown in FIG. it can.
Therefore, when a small thin-film electron source is used for the width of the fluorescent screen, a positive voltage must be applied from the external circuit 70 to the third electrode 18 to the upper electrode 13 of the thin-film electron source. Thereby, the fluorescent screen can be effectively used.
18 and 19, the electron source plate is a cross-sectional view of a portion corresponding to a cross-sectional structure taken along the line AA ′ shown in FIGS. 12 and 14, and the fluorescent display plate is shown in FIGS. FIG. 15 is a cross-sectional view of a portion corresponding to a cross-sectional structure taken along the line BB ′ of FIG. 14.
[0027]
Generally, in a flat-panel image display device using a thin-film electron source, the voltage that can be applied to the phosphor screen is as low as several kV to prevent discharge, as compared with 20 to 30 kV of a cathode ray tube.
Therefore, in order to obtain the same brightness as that of a cathode-ray tube, the phosphor screen must be irradiated with an electron beam having a higher current density, and the life characteristics of the phosphor are generally inferior to those of the cathode-ray tube.
Since thin-film electron sources generally have excellent electron beam straightness, when a small electron source is formed compared to the color spacing of the phosphor screen, only a specific part of the phosphor screen is irradiated with an electron beam, and the life characteristics of the phosphor are reduced. May deteriorate.
Therefore, when a minute electron source is used, a positive voltage is applied from the external circuit 70 to the third electrode 18 with respect to the upper electrode 13 of the thin film type electron source to diverge the electron beam, and the entire fluorescent screen is By effectively utilizing the area, the life of the phosphor can be extended.
[0028]
Conversely, when a negative voltage is applied from the external circuit 70 to the third electrode 18 with respect to the upper electrode 13 of the thin-film electron source, the electron beam can be converged as shown in FIG.
This makes it possible to prevent color mixing when the distance between the thin-film electron source and the phosphor screen is set wide to prevent discharge.
That is, in order to prevent discharge, it is effective to increase the distance between display panels of the image display device and reduce the electric field strength. However, if the distance between display panels is increased, the emission of the electron beam causes the phosphor of another adjacent color to emit. Also, the color mixture occurs by irradiating the electron beam at the same time.
Usually, the display panel interval is set in a range in which the color mixing does not occur. However, when the interval between the thin film type electron source and the phosphor screen is set wide to prevent discharge, color mixing occurs for the above-described reason. .
[0029]
A thin-film electron source generally has a good straightness of an electron beam and usually does not require convergence of the electron beam. When a negative voltage is applied to the upper electrode 13, the electron beam can be converged (a so-called convergence mechanism), and color mixing can be prevented.
As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and can be variously modified without departing from the gist of the invention. Needless to say,
[0030]
【The invention's effect】
The following is a brief description of an effect obtained by a representative one of the inventions disclosed in the present application.
(1) According to the image display device of the present invention, charging in the display panel can be prevented, and discharge in the display panel can be prevented.
(2) According to the image display device of the present invention, it is possible to converge or diverge the electron beam from the thin film type electron source.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating an image display device according to an embodiment of the present invention.
FIG. 2 is a diagram for explaining a method of producing a thin-film electron source according to an embodiment of the present invention.
FIG. 3 is a diagram for explaining a method of producing a thin-film electron source according to an embodiment of the present invention.
FIG. 4 is a diagram for explaining a method for producing a thin-film electron source according to an embodiment of the present invention.
FIG. 5 is a diagram for explaining a method for producing a thin-film electron source according to an embodiment of the present invention.
FIG. 6 is a diagram for explaining a method of producing a thin-film electron source according to an embodiment of the present invention.
FIG. 7 is a diagram for explaining a method of producing a thin-film electron source according to an embodiment of the present invention.
FIG. 8 is a diagram for explaining a method of producing a thin-film electron source according to an embodiment of the present invention.
FIG. 9 is a diagram for explaining a method for producing a thin-film electron source according to an embodiment of the present invention.
FIG. 10 is a diagram for explaining a method of producing a thin-film electron source according to an embodiment of the present invention.
FIG. 11 is a diagram for explaining a method of producing a thin-film electron source according to an embodiment of the present invention.
FIG. 12 is a view showing an electron source plate according to an embodiment of the present invention having 3 × 3 thin-film electron sources formed by the method of FIGS. 2 to 11;
FIG. 13 is a diagram for explaining a method of forming another example of the thin-film electron source according to the embodiment of the present invention.
FIG. 14 is a diagram illustrating a fluorescent display panel according to an embodiment of the present invention.
FIG. 15 is a cross-sectional view showing a cross-sectional structure of a display panel attached to the display panel.
FIG. 16 is a schematic diagram illustrating a state where a driving circuit is connected to the image display device according to the embodiment of the present invention.
17 is a timing chart illustrating an example of a waveform of a driving voltage output from each driving circuit illustrated in FIG.
FIG. 18 is a diagram for explaining the effect of the third electrode of the thin-film electron source according to the embodiment of the present invention.
FIG. 19 is a diagram for explaining the effect of the third electrode of the thin-film electron source according to the embodiment of the present invention.
FIG. 20 is a diagram for explaining the operation principle of the MIM type thin film electron source.
[Explanation of symbols]
Reference numerals 10, 110: substrate, 11: lower electrode, 12: insulating layer, 13: upper electrode, 14: protective insulating layer, 15: upper bus electrode lower layer, 16: upper bus electrode upper layer, 17: interlayer insulating film (passivation film) , 18: third electrode, 19: resist film, 20: vacuum, 30: spacer, 40: lower electrode drive circuit, 50: upper electrode drive circuit, 60: acceleration voltage source, 70: external circuit, 111: red fluorescence Body: 112: green phosphor, 113: blue phosphor, 114: metal back film, 115: frit glass, 116: frame member, 120: black matrix.

Claims (5)

下部電極と、上部電極と、前記下部電極と前記上部電極との間に挟持される電子加速層とを有し、前記下部電極と前記上部電極間に電圧を印加することにより、前記上部電極側から電子を放出する複数の薄膜型電子源を有する第1の基板と、
枠部材と、
蛍光体を有する第2の基板とを備え、
前記第1の基板、前記枠部材および前記第2の基板とで囲まれる空間が真空雰囲気とされる画像表示装置であって、
前記第1の基板は、前記各薄膜型電子源上で、前記各薄膜電子源を被覆する層間絶縁膜上に、層間絶縁膜の開口部の庇状の段差で自己整合的に各電子源毎に分離切断される電極を有し、
前記電極には、任意の電圧が印加されていることを特徴とする画像表示装置。
A lower electrode, an upper electrode, and an electron accelerating layer sandwiched between the lower electrode and the upper electrode, and by applying a voltage between the lower electrode and the upper electrode, A first substrate having a plurality of thin-film electron sources for emitting electrons from;
A frame member;
A second substrate having a phosphor,
An image display device in which a space surrounded by the first substrate, the frame member, and the second substrate is a vacuum atmosphere,
The first substrate is provided on each of the thin-film electron sources on an interlayer insulating film covering each of the thin-film electron sources in a self-aligned manner with an eaves-shaped step of an opening of the interlayer insulating film. Having an electrode that is separated and cut into
An image display device, wherein an arbitrary voltage is applied to the electrode.
前記電極に印加される電圧は、調整可能であることを特徴とする請求項1に記載の画像表示装置。The image display device according to claim 1, wherein a voltage applied to the electrode is adjustable. 前記電極には、接地電圧が印加されていることを特徴とする請求項1に記載の画像表示装置。The image display device according to claim 1, wherein a ground voltage is applied to the electrode. 前記電極は、前記上部電極と同一材料から構成されることを特徴とする請求項1ないし請求項3のいずれか1項に記載の画像表示装置。The image display device according to claim 1, wherein the electrode is made of the same material as the upper electrode. 前記電極は、第1導電膜と第2導電膜との積層膜で構成され、前記第1導電膜と第2導電膜は、前記第1導電膜と前記第2導電膜の中で、前記第2導電膜は、前記第2の基板側に位置し、かつ、前記第2導電膜は、前記上部電極と同一材料で形成されていることを特徴とする請求項1ないし請求項3のいずれか1項に記載の画像表示装置。The electrode is formed of a stacked film of a first conductive film and a second conductive film, and the first conductive film and the second conductive film are formed of the first conductive film and the second conductive film. 4. The method according to claim 1, wherein the second conductive film is located on the second substrate side, and the second conductive film is formed of the same material as the upper electrode. Item 2. The image display device according to item 1.
JP2000357116A 2000-11-24 2000-11-24 Image display device Expired - Fee Related JP3598267B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000357116A JP3598267B2 (en) 2000-11-24 2000-11-24 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000357116A JP3598267B2 (en) 2000-11-24 2000-11-24 Image display device

Publications (2)

Publication Number Publication Date
JP2002164006A JP2002164006A (en) 2002-06-07
JP3598267B2 true JP3598267B2 (en) 2004-12-08

Family

ID=18829231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000357116A Expired - Fee Related JP3598267B2 (en) 2000-11-24 2000-11-24 Image display device

Country Status (1)

Country Link
JP (1) JP3598267B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3864857B2 (en) * 2001-09-26 2007-01-10 株式会社日立製作所 Image display device
JP2006338893A (en) * 2005-05-31 2006-12-14 Univ Of Tokushima Field emission display device, field emission electron source device

Also Published As

Publication number Publication date
JP2002164006A (en) 2002-06-07

Similar Documents

Publication Publication Date Title
JP3633154B2 (en) Thin film type electron source and thin film type electron source application equipment
US5663608A (en) Field emission display devices, and field emisssion electron beam source and isolation structure components therefor
US6614169B2 (en) Display device using thin film cathode and its process
JP2004246317A (en) Cold cathode flat panel display
US6765347B2 (en) Display device
JP3630036B2 (en) Thin film type electron source and display device using the same
JP3598267B2 (en) Image display device
JPH11204024A (en) Thin-film electron source, display panel and display device using the same
JP3643503B2 (en) Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus
JP2008078161A (en) Cold cathode flat panel display
JP4209556B2 (en) Display device
JP3660831B2 (en) Thin film electron source and display device
JP2001256907A (en) Image display device
JP3992710B2 (en) Display device
JP2002367503A (en) Thin-film electron source, method of manufacturing the same, and image display device
US20080129187A1 (en) Image display device
KR100670880B1 (en) Cold Cathode Flat Panel Display
CN100403486C (en) cold cathode flat panel display
JP2001052597A (en) Thin-film electron source and display device
JP2001023510A (en) Thin-film electron source, display device, and electron beam lithography device
JP2004207090A (en) Image display device
JP2001084891A (en) Thin-film electron source and display device using the same
JP4126987B2 (en) Image display device
WO2001026128A1 (en) Electron source, method of manufacture thereof, and display device
JP2001023551A (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070917

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees