JP3592515B2 - 半導体素子用パッケージ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、多端子・狭ピッチの半導体素子用パッケージおよびその製造方法に関し、特に、樹脂フィルムを用い、樹脂フィルムの表面に配線層等の金属層を有し、裏面に高熱伝導性材料層を配置した樹脂基板およびこの樹脂基板と高熱伝導性材料からなる支持基板とを接着・結合した半導体素子用パッケージおよびその製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体チップが実装されるセラミックス、樹脂、金属などからなる各種のパッケージは、ＬＳＩの高集積化、高速化、大消費電力化、大型チップ化により、高密度化、高速対応化、高放熱化が要求されている。また、これらの半導体チップの用途も、ワークステーション、パーソナルコンピュータ、コンピュータ等の産業用から、携帯用機器、プリンター、コピー、カメラ、テレビ、ビデオ等の電子機器まで多くの範囲に広がり、半導体素子の性能自体も向上している。
【０００３】
高性能、高集積密度のＬＳＩチップを搭載するパッケージには、ＬＳＩチップと多端子・狭ピッチで接続ができること、配線密度が高いこと、放熱性がよいこと、高速の信号を扱うことができること、パッケージの入出力端子を多端子・狭ピッチ化することが可能であることなどが求められている。さらに、これらの条件を満足する高性能なパッケージを、簡単な構成でかつ高信頼性の下で安価に作製する技術が必要になってきている。
【０００４】
半導体素子を高機能化するためには多ビット化、大容量化および高速化の三つが柱となる。たとえば高速化の要求はパッケージに大きな影響を与えてきている。半導体素子への入出力の端子数（ピン数）を増加させ、データを並行処理することで高速化が図られたからである。このため、パッケージにおいても多端子化（多ピン化）は一つの命題となってきている。また、携帯機器の小型化や、高密度実装のためにパッケージには小型化も要求されている。特にこれから大きく伸びるマルチメディアの分野、アミューズメントや通信機器などにおいてこの要求は大きい。
【０００５】
多ピン化と小型化、この二つのニーズを満たすため様々なパッケージが開発されている。また半導体チップとの接続技術を有効に機能させる上で、パッケージ側も狭ピッチ・多端子のインナーリード部分が必要であると共に、プリント基板等の搭載ボードとパッケージとの接続も、多端子・狭ピッチにすることが必要になっている。また、前述したように、ＬＳＩの高速化によりパッケージも高速信号を扱う必要があるため、電気特性の考慮も必要となる。
【０００６】
以上のようなパッケージの多端子・狭ピッチ化の要請を満足させるために、パッケージ構造は従来のピン挿入型やＱＦＰ（クウォド・フラッド・パッケージ；Ｑｕａｄ Ｆｌａｄ Ｐａｃｋａｇｅ）等の表面実装型から、ＢＧＡ（ボール・グリッド・アレイ；Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージに移行の傾向にある。多端子・狭ピッチ化を行うためには、従来の表面実装型においては端子の精度、リードに起因するインダクタンス、リードそのものの強度あるいは実装時の精度等の点から限界が見えてきているからである。また表面実装型では多端子化にともないパッケージが大型化せざるを得ない欠点を有している。
【０００７】
ＢＧＡは、従来のパッケージに比べ、インダクタンスを低減させ、パッケージ本体の多層配線構造を高速対応させることが可能であり、大型コンピュータや、パーソナルコンピュータ、携帯機器等の民生品へと使用用途が広がっている。ＢＧＡは、パッケージの入出力端子として半田からなる突起接続体（半田ボール）を用いたパッケージ構造体を有し、上述したようなピンやリードに起因するインダクタンスによる高速信号の反射遅延等を改善するのが可能である。また、半田ボールによる接続距離の短縮化に加えて、半田ボール形成による狭ピッチ・多端子化が容易となり、ＢＧＡは今後のＬＳＩパッケージとして有望である。更に、この半田ボール形成による多端子化は、パッケージサイズそのものを縮小化し、プリント基板等への実装密度の向上、配線の寄生容量、インダクタンス、抵抗などの低減による電気特性の向上、パッケージの小型化による高周波特性の改善等が期待できる。一方、パッケージの放熱面から見ると、ＬＳＩの高集積密度化と高速化にともない、消費電力が向上し、発熱量は年々増加する傾向にある。しかもコンピュータにおいては、本体の小型化がすすむ反面、ボードの枚数は増加する傾向にあり、ボード間の隙間も次第に狭くなってきている。
【０００８】
このようなことから、パッケージ自体も薄型で、放熱性に優れた構造や高熱伝導性材料が必要となってきている。薄型と狭ピッチへの対応についてはフォトリソグラフィ技術を使って配線層パターン等が形成できる樹脂基板が有力である。樹脂基板は液晶ポリマーなどの樹脂フィルムの両側に銅箔を貼り合わせ、この銅箔に対してフォトリソグラフィ技術を用いて狭ピッチ配線を可能にしている。しかし、このような樹脂基板は厚さが１５０μｍ以下になるとコプラナリティ（表面平坦性）に問題点を有する。一方、樹脂フィルムの性質上放熱面においても熱の逃げない、熱のこもる構造となっている。このように樹脂基板単体で適応できる消費電力は低く、消費電力を増大させるにはヒートシンクや放熱フィンを使用する必要があった。また、半導体素子との熱膨張係数の差から大きな半導体素子を搭載するとチップ割れなどの不安要素がつきまとっていた。大きな半導体素子で高消費電力の半導体素子を搭載するときはセラミックスや金属等の高熱伝導性材料で作製したパッケージを使用することが多かった。たとえばアルミナセラミックスでは銅・タングステン（Ｃｕ−Ｗ）合金をヒートシンクに使用したものが一般的である。上記樹脂基板単体パッケージにしてもアルミナ／Ｃｕ−Ｗパッケージにしても半導体素子の発生する熱を効率的に除去するために図９に示すようなキャビティダウン構造を採用し、チップ裏面よりヒートシンク１１、放熱フィン１３を介して直接熱を奪う必要があった。
【０００９】
近年の半導体素子の高機能化は、消費電力のみならず、入出力ピン数も増大させている。こうした動きに追随するように半導体素子のチップサイズも増大しつつあるが、半導体素子のチップのサイズの増大化はペレットのウェハからの取り数を減らすことにつながるため半導体素子のコストアップにつながってしまう。これを回避しかつ半導体素子の実装時の工数を削減するために開発されたのがフリップチップ実装技術であり、近年その実用化が進んでいる。こうした努力により、入出力ピン数の増加にも拘わらず、半導体素子のチップサイズの増大は避けられている。
【００１０】
ところが、こうした素子側の動向にも拘わらず、半導体素子からの熱を効率的に除去するために図９のようなキャビティダウン構造を採用すると半導体素子直下のエリアに入出力ピンが配置できないため、パッケージにとっては、入出力ピンの増大はパッケージサイズの大型化を意味することになる。これは、長年来の軽薄短小に象徴されるシステムの市場動向に反し、有用なパッケージとはいえない事情があった。
【００１１】
こうした事情に答えるべく、高熱伝導性セラミックスを使用した半導体パッケージの製造に関する提案もなされ、パッケージサイズを小型化し且つ半導体素子が発生する熱にも十分対応できるパッケージが開発されている。しかし、これらは、すべてに高価な高熱伝導性セラミックスを使用するなどしているため、パッケージコストが高く、広く普及するには至っていないのが実情である。また、一般的に高熱伝導性セラミックスパッケージには、非常に高温で焼成されるため導体として使用できる金属がタングステンやモリブテンに限られる。このため、セラミックスパッケージの配線は配線抵抗が高く、高速信号処理には十分適しているとはいえない状況であった。さらに、フリップチップ対応では焼成時の寸法収縮のコントロールもワイヤーボンディングタイプの実装パッケージと比較してはるかに厳しいものとなってきている。このように、消費電力の増大、チップサイズの増大、パッケージサイズの大型化を避けるパッケージが希望され、さらにはパッケージのコストを抑え、配線抵抗を下げるための課題を解決する必要がある。こうした高発熱半導体素子のパッケージサイズを大きくしなくても済むキャビティアップ構造を採用し、且つ低コストで供給できるパッケージとして図１０に示すようなフリップチップ実装タイプのパッケージも提案されている。
【００１２】
図１０に示すパッケージは半導体チップ４と金属バンプ６で接続するための接続パッド部（ランド）７７、７８等および電気信号配線層を銅箔で形成し、樹脂フィルム２１を上下の銅箔で挟んだ構造の樹脂基板をセラミックス基板１で支持した複合パッケージである。図１０の複合パッケージを構成する樹脂基板はフリップチップ実装部および引き回し配線部７７等は樹脂フィルム２１上に形成された銅などによる配線導体をフォトリソグラフィで使用可能なエッチング技術で回路形成するため、微細且つ高精度のものが作製できる。このため、フリップチップ対応の基板としては適している。また、誘電率もセラミックスに比べ低いため、電気信号の通過特性が向上する。さらに、微細配線による表面配線引回しが可能になるので、コストが安価である。一方、セラミックス基板１は柔らかくて変形しやすい樹脂基板の支持に役立つ。また、半導体素子と樹脂との熱膨張率の差はかなりの開きがあるが、セラミックスは半導体素子に近いため、熱膨張緩和層としての役割を果たし、半導体素子へのダメージを減少させている。セラミックスは基本的には単層構造でよくスルーホール７による接続も広いピッチで実施できるために製造が容易で工数も少ないため安価に製造できる。
【００１３】
【発明が解決しようとする課題】
上記図１０に示したような複合パッケージでは、セラミックス基板と樹脂基板という熱膨張率の異なる材料の貼り合わせによって作製されている。そのため、周囲温度の変化等から接着後に大きな反りがパッケージに発生してしまうという不具合を有していた。パッケージの反りが大きいと、搬送時におけるパッケージの吸着ジグからの落下のおそれがある。また、特にＢＧＡパッケージの場合、そのボール搭載時にボールの位置ずれ等の問題が生じる。中でもパッケージの角に近い部分では単位長さ当りの反り量がパッケージ中心部の反り量と比べて大きいため、ボールの位置ずれが起こりやすくなっている。
【００１４】
本発明は、上記事情に鑑みて成されたものであり、その目的は、反りの低減化が図られた半導体素子用パッケージを提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明者らはパッケージに発生する反りの低減を目的として、鋭意検討を重ねた結果、セラミックス基板の角が面取りされている場合にはパッケージの反り量が抑制されることを見出し、本発明を完成させるに至った。
【００１６】
すなわち、本発明は、図１に示すようなセラミックス基板１と樹脂基板２１を接着して構成した複合パッケージにおいて、セラミックス基板１の四隅に面取部ａまたは曲面状部ｂを設けたことを特徴とする半導体素子用パッケージを提供するものである。以下、本発明を詳細に説明する。
【００１７】
上記のような複合パッケージの反りを最も簡単に防ぐには、図３に示すように、単純にセラミックス基板１を厚くすればよい。また、高熱伝導性に優れたセラミックス基板１が厚ければ放熱性にも有効である。しかしながら、昨今の軽薄短小化の中ではパッケージの薄型化が望まれており、セラミックス基板１の厚膜化はそれに逆行するものである。また、厚いセラミックスはボード実装信頼性が低いという短所がある点からも望ましくない。
【００１８】
一方、異なる熱膨張率の部材を貼り合わせる場合、いわゆるサンドイッチ構造を採用すればそれら部材の反りを抑えることができることが一般的には知られている。そこで、複合パッケージにおいても、図４に示すように、セラミックス基板１の表面および裏面それぞれに接着剤２を介して樹脂基板２１を接着すれば複合パッケージの反りを抑えることは可能である。しかしながら、セラミックス基板１の裏面にまで樹脂基板を接着することは熱抵抗成分を増やし、半導体素子の使用可能な消費電力を下げてしまうばかりでなく、パッケージ自体のコストの上昇を招くことにもなる。
【００１９】
図５は、従来の複合パッケージの平面図である。図５に示すように、セラミックス基板１の四隅は落とされていない。本発明者等は、このセラミックス基板１の四隅に着目し、鋭意検討を行った結果、図１に示すように、セラミックス基板１の角に面取部ａまたは曲面状部ｂを形成すればパッケージの反り量を低減できることを発見した。パッケージの反りは、パッケージ中心から対角線方向に進むに従って大きくなるので、パッケージの四隅の角を落とすことで、パッケージ全体の反り量を小さくすることができるのである。なお、図１では、セラミックス基板１の角のみに面取部ａまたは曲面状部ｂが設けられているが、樹脂基板の角にも設けてよい。
【００２０】
また、本発明者らは、図１に示すような樹脂基板２１に窓がない場合（一般的には、フリップチップ実装タイプのパッケージ）のほうが図２に示すような樹脂基板２１に窓がある場合（一般的には、ワイヤーボンディング実装タイプ）よりも反り量の低減化が大きいことも確認した。
【００２１】
ここで、上記面取部および曲面状部とは、次のように定義される。図６は、面取部および曲面状部を説明するための図であり、（ａ）が面取部、（ｂ）が曲面状部を示している。図５（ａ）に示すように、面取部とは、角を斜めに切り落とした部分を指し、その角度は４５度となっている。面取部の寸法は、図中Ｃの長さで決められる。一方、図５（ｂ）に示すように、曲面状部とは、角を曲面に切り落とした部分を指し、その寸法は、図中Ｒの長さで決められる。
【００２２】
セラミックス基板としてはアルミナ、窒化アルミニウム、窒化珪素、炭化珪素、ダイヤモンドからなるセラミックスが望ましく、また、これらの２種類以上からなる複合基板であってもよい。さらに、セラミックス基板に金属配線層が設けられているものであってもよい。
【００２３】
本発明者らの実験結果によれば、本発明は、厚さ１ｍｍ以下のセラミックス基板と厚さ０．１５ｍｍ以下の樹脂基板を接着した複合パッケージに特に有効であることが確認された。また、パッケージの反りは、セラミックス基板と樹脂基板の接着時における熱履歴に大きく影響を受けるものであるため、高温で接着する系に対しては、本発明は特に有効である。したがって、ガラス転移点が７０℃以上の接着剤を用いて接着する際に有効である。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。なお、本発明は、これらによって限定されるものではない。
【００２５】
まず、測定試料としては、３５×３５ｍｍ、厚さ０．６ｍｍの窒化アルミニウム基板を用意し、基板四隅に面取部を設け、その寸法Ｃを１ｍｍ、５ｍｍとしたもの、基板四隅に曲面状部を設け、その寸法Ｒを１ｍｍ、５ｍｍとしたものをそれぞれ作製した。また、比較例として面取部、曲面状部共に設けていないものも用意した。このセラミックス基板それぞれに、３４．５×３４．５ｍｍ、厚さ６０μｍの接着剤フィルムを用いて、３４．５×３４．５ｍｍ、厚さ０．１ｍｍの樹脂基板を接着した。樹脂基板としては、図１に示したような窓のないものと、図２に示したような窓のあるもの（窓径１５ｍｍ□）を準備した。
【００２６】
測定は、樹脂基板を接着する前（初期状態）におけるのセラミックス基板の反り量、および樹脂基板を接着した後におけるセラミックス基板の反り量を評価して行った。
【００２７】
ここで、測定条件を以下にまとめる。
【００２８】
（条件１）：基板四隅に面取部を設け、その寸法Ｃ＝１ｍｍとしたセラミックス基板に、窓のない樹脂基板を接着したもの。
【００２９】
（条件２）：基板四隅に面取部を設け、その寸法Ｃ＝５ｍｍとしたセラミックス基板い、窓のない樹脂基板を接着したもの。
【００３０】
（条件３）：基板四隅に曲面状部を設け、その寸法Ｒ＝１ｍｍとしたセラミックス基板に、窓のある樹脂基板を接着したもの。
【００３１】
（条件４）：基板四隅に曲面状部を設け、その寸法Ｒ＝５ｍｍとしたセラミックス基板に、窓のある樹脂基板を接着したもの。
【００３２】
（比較例１）：基板四隅に面取部、曲面状部共に設けていないセラミックス基板に、窓のない樹脂基板を接着したもの。
【００３３】
（比較例２）：基板四隅に面取部、曲面状部共に設けていないセラミックス基板に、窓のある樹脂基板を接着したもの。
【００３４】
表１に評価結果を示す。なお、表１に示した反り量は、基板内の最小反り量と最大反り量の差を示すものとする。
【００３５】
【表１】

表１より、基板四隅に面取部または曲面状部を設けた本発明例であるセラミックス基板では接着後の反り量が、基板四隅に面取部、曲面状部を設けない比較例と比べて減少していることがわかる。また、樹脂基板に窓のない場合のほうが接着後の反り量が小さく抑えられている。したがって、樹脂基板に窓のない場合のほうが本発明の効果が大きいと言える。
【００３６】
図７は、比較例１のセラミックス基板の反りを基板中心から対角線方向に基板外側に向かって測定した結果である。図７に示すように、最大反り量（基板中心における反り量）と最小反り量（基板の角の部分における反り量）との差は表１に示すようにおよそ８０μｍとなっている。このようなセラミックス基板に本発明を適用することで反りが低減されるのは、反り量の大きい基板四隅に面取部、曲面状部を設けることで最大反り量と最小反り量との差が小さくなり、それにより、基板全体に加わる反りが実質的に小さくなるからである。
【００３７】
本発明者らの実験によれば、セラミックス基板が３５×３５ｍｍの場合、面取部の寸法Ｃ、曲面状部の寸法Ｒが１．０ｍｍ以上の場合には、およそ１０μｍの反りを低減できることがわかった。
【００３８】
なお、本発明は、図８（ａ）に示すようなキャビティアップ構造であっても、（ｂ）に示すようなキャビティダウン構造であっても適用可能である。
【００３９】
【発明の効果】
このように、本発明によれば、セラミックス基板の四隅に面取部、曲面状部を設けるという簡便な方法で、セラミックス基板と樹脂基板を接着した複合基板の反りを低減することが可能となる。
【００４０】
したがって、薄型で、かつコストの上昇を招くことなく反りの少ない複合パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体素子用パッケージを示す平面図である。
【図２】本発明の他の実施の形態に係る半導体素子用パッケージを示す平面図である。
【図３】従来の半導体素子用パッケージを示す断面図である。
【図４】他の従来の半導体素子用パッケージを示す断面図である。
【図５】図３の半導体素子用パッケージを示す平面図である。
【図６】面取部、曲面状部を説明するための図である。
【図７】従来のセラミックス基板の反りを基板中心から対角線方向に基板外側に向かって測定した結果である。
【図８】本発明が適用されるパッケージ形態の例を示す図である。
【図９】従来の半導体素子用パッケージを示す断面図である。
【図１０】従来の他の半導体素子用パッケージを示す断面図である。
【符号の説明】
１ 窒化物セラミックス基板
３ 接着剤
４ 半導体チップ
６ 金属バンプ
７ スルーホール金属
８、１８ 突起バンブ
１１ ヒートシンク
１２ ボンディングワイヤ
１３ 放熱フィン
１４ 窓
２１ 樹脂フィルム
７２、７７、７８ 接続パッド部

Claims (4)

1. セラミックス基板と、
   前記セラミックス基板の四隅に配置され、寸法が１〜５ｍｍの面取部及び曲面状部のいずれかと、
   前記セラミックス基板に接着され、ガラス転移点が７０℃以上の接着剤と、
   前記接着剤に接着された樹脂基板
   とを備えることを特徴とする半導体素子用パッケージ。
2. 前記セラミックス基板がアルミナ、窒化アルミニウム、窒化珪素、炭化珪素、ダイヤモンドのいずれかであることを特徴とする請求項１に記載の半導体素子用パッケージ。
3. 前記樹脂基板の中心に窓部が配置されることを特徴とする請求項１又は２に記載の半導体素子用パッケージ。
4. 前記セラミックス基板は厚さが１ｍｍ以下であり、前記樹脂基板は厚さが０．１５ｍｍ以下であることを特徴とする請求項１〜３のいずれか１項に記載の半導体素子用パッケージ。

Images