JP3582643B2 - 昇圧形ｄｃ−ｄｃコンバータ - Google Patents
昇圧形ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP3582643B2 JP3582643B2 JP2000027750A JP2000027750A JP3582643B2 JP 3582643 B2 JP3582643 B2 JP 3582643B2 JP 2000027750 A JP2000027750 A JP 2000027750A JP 2000027750 A JP2000027750 A JP 2000027750A JP 3582643 B2 JP3582643 B2 JP 3582643B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- switching element
- regenerative
- diode
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 157
- 239000003990 capacitor Substances 0.000 claims description 90
- 230000001172 regenerating effect Effects 0.000 claims description 83
- 238000009499 grossing Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 22
- 230000008929 regeneration Effects 0.000 description 14
- 238000011069 regeneration method Methods 0.000 description 14
- 230000007704 transition Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直流−直流変換器、特に入力電圧に対して大きい比率で直流入力電圧を異なるレベルの直流出力電圧に変換する非絶縁の昇圧形ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
直流入力電圧より高い直流出力電圧を生ずる昇圧形ＤＣ−ＤＣコンバータは、バッテリからの昇圧回路等に用いられている。図１７は、従来の昇圧形ＤＣ−ＤＣコンバータの回路構成を示す。この昇圧形ＤＣ−ＤＣコンバータは、直流電力が供給される正側入力端子（１）及び負側入力端子（２）を備え、正側入力端子（１）と負側入力端子（２）との間に入力平滑コンデンサ（１８）が接続される。正側入力端子（１）に一端が接続された入力側巻線（５）の他端と負側入力端子（２）との間にスイッチング素子（６）が接続され、また入力側巻線（５）の他端と正側出力端子（３）との間には出力側巻線（１５）と整流用ダイオード（７）とが直列に接続される。入力側巻線（５）と出力側巻線（１５）は電磁結合されたオートトランス（単巻変圧器）を構成する。負側入力端子（２）に接続された負側出力端子（４）と正側出力端子（３）との間に出力平滑コンデンサ（８）が接続され、出力側巻線（１５）と整流用ダイオード（７）に対して並列にクランプダイオード（９）が入力側巻線（５）の他端と正側出力端子（３）との間に接続される。スイッチング素子（６）は、図示しない制御回路から制御パルス信号が付与される制御端子を有する半導体スイッチング素子により構成される。入力側巻線（５）と出力側巻線（１５）により構成される実際のオートトランスは、図１８に示すように漏れインダクタンス（１６）及び励磁インダクタンス（１７）を有するため、漏れインダクタンス（１６）及び励磁インダクタンス（１７）の各パラメータをＬｓ及びＬｐとすると、Ｌｐ≫Ｌｓとなる。入力側巻線（５）と出力側巻線（１５）の巻数比をＮ１：Ｎ２とし、図１７に示すオートトランスを理想トランス（Ｔｉ）とする。
【０００３】
図１９は、図１７に示す回路動作時の主な波形及び動作モードを示し、図２０は各動作モードでの通電経路を示す動作モード遷移図である。図１９では、Ｖ６、Ｉ６は、それぞれ、スイッチング素子（６）の端子電圧、電流、Ｉ９はクランプダイオード（９）に流れる電流、Ｉ１６は漏れインダクタンス（１６）に流れる電流、Ｉ７は整流用ダイオード（７）に流れる電流である。正側入力端子（１）と負側入力端子（２）に直流電圧ＶＩＮが印加される状態で、スイッチング素子（６）をオン・オフ動作させる場合に、図１７に示す回路動作を図１８、図１９及び図２０について動作期間毎に説明する。スイッチング素子（６）はオンデューティＤＯＮ（０＜ＤＯＮ＜１）で且つ充分に短いスイッチング周期でスイッチング制御され、スイッチング周期での正側出力端子（３）と負側出力端子（４）の端子間電圧を一定と考える。スイッチング素子（６）のオフ時間をＴＯＦＦとし、オフ時間ＴＯＦＦとオン時間ＴＯＮの和を時間Ｔとすると、オンデューティＤＯＮはＤＯＮ＝ＴＯＮ／Ｔで表される。
＜スイッチング素子（６）のオン期間（１）＞
スイッチング素子（６）が導通するオン期間（１）では、漏れインダクタンス（１６）と励磁インダクタンス（１７）の直列回路に直流電圧ＶＩＮが印加され、漏れインダクタンス（１６）と励磁インダクタンス（１７）を通る電流値Ｉ１７が上昇する。
＜スイッチング素子（６）のターンオフ過渡時（２’）＞
スイッチング素子（６）をターンオフすると、漏れインダクタンス（１６）の電流Ｉ１６は、クランプダイオード（９）を介して出力端子（３）に流れる。このとき、スイッチング素子（６）には直流出力電圧ＶＯＵＴが印加される。また漏れインダクタンス（１６）と励磁インダクタンス（１７）の直列回路に（ＶＩＮ−ＶＯＵＴ）の負電圧が印加されるのに伴い、入力側巻線（５）に負電圧が印加され、入力側巻線（５）の負電圧に励起されて出力側巻線（１５）にも負電圧が生じるが、このとき整流用ダイオード（７）がオンとなるので、出力側巻線（１５）の端子電圧は負にならずに零となる。
＜スイッチング素子（６）のターンオフ期間（２）＞
出力側巻線（１５）の端子電圧が零となると、入力側巻線（５）の端子電圧も零になる。入力側巻線（５）に並列に接続された励磁インダクタンス（１７）の端子電圧も零になるので、スイッチング素子（６）のターンオフ期間では励磁インダクタンス（１７）の電流Ｉ１７は減衰しない。負の端子電圧（ＶＩＮ−ＶＯＵＴ）が漏れインダクタンス（１６）に印加されるので、漏れインダクタンス（１６）の電流Ｉ１６は（（ＶＩＮ−ＶＯＵＴ）／Ｌｓ）の勾配で減衰し、入力側巻線（５）の電流が減るので、励起されて出力側巻線（１５）の電流が増加する。出力側巻線（１５）及び入力側巻線（５）を流れる電流が励磁インダクタンス（１７）の電流より大きくなると、クランプダイオード（９）が逆回復してスイッチング素子（６）のオフ期間（３）に移る。
＜スイッチング素子（６）のオフ期間（３）＞
スイッチング素子（６）がオフ状態になると、励磁インダクタンス（１７）に蓄えられたエネルギは、直流入力端子（１）、漏れインダクタンス（１６）、理想トランス（Ｔｉ）、整流用ダイオード（７）を介して直流出力端子（３）に供給される。Ｌｐ≫Ｌｓであるから、漏れインダクタンス（１６）の端子電圧は殆ど無い。スイッチング素子（６）の陽極端子電位は、理想トランス（Ｔｉ）の巻数による分圧で決定され、スイッチング素子（６）には、端子電圧ＶＳ：
ＶＳ＝ＶＩＮ＋｛Ｎ１×（ＶＯＵＴ−ＶＩＮ）｝／（Ｎ１＋Ｎ２）
が印加される。励磁インダクタンス（１７）に流れる電流Ｉ１７は、トランスの巻数に従って分流するので、漏れインダクタンス（１６）に流れる電流Ｉ１６は、
Ｉ１６＝Ｎ１×Ｉ１７／（Ｎ１＋Ｎ２）
となる。
＜スイッチング素子（６）のターンオン期間（４）＞
スイッチング素子（６）をターンオンすると、オートトランスの出力側巻線（１５）に、出力電圧（−ＶＯＵＴ）が印加される。これに伴い、入力側巻線（５）に（−Ｎ１×ＶＯＵＴ／Ｎ２）の端子電圧が励起され、端子電圧（ＶＩＮ＋Ｎ１×ＶＯＵＴ／Ｎ２）が漏れインダクタンス（１６）に印加される。漏れインダクタンス（１６）の電流Ｉ１６は、勾配
Ｉ１６＝（ＶＩＮ＋Ｎ１×ＶＯＵＴ／Ｎ２）／Ｌｓ
で上昇する。漏れインダクタンス（１６）の電流Ｉ１６が励磁インダクタンス（１７）の電流Ｉ１７よりも大きくなると、整流用ダイオード（７）に逆電流が流れ、整流用ダイオード（７）が逆回復するので、スイッチング素子（６）のオン期間（１）に戻る。
ターンオフ過渡時（２’）及びターンオン期間（４）の過渡期間を無視すると、出力電圧ＶＯＵＴは（１）式で表される。
ＶＯＵＴ＝ＶＩＮ×（１＋ＤＯＮ×Ｎ２／Ｎ１）／（１−ＤＯＮ） ・・・（１）
【０００４】
また、図２１に示すように、正側入力端子（１）と正側出力端子（３）との間に出力側巻線（１５）と整流用ダイオード（７）との直列回路を配置して、図１８の回路を別途変更することもできる。図２１に示す回路の各モード時の各部動作は、図１９〜図２０とほぼ同じである。本明細書では、同一の箇所には同一の符号を付して説明を省略する。図２１の出力電圧ＶＯＵＴは（２）式で表される。
ＶＯＵＴ＝ＶＩＮ×｛１＋ＤＯＮ×（Ｎ２−１）／Ｎ１｝／（１−ＤＯＮ）・・・（２）
【０００５】
図２２は、スイッチング素子（６）に並列に、スナバ抵抗（２２）及びスナバコンデンサ（１９）の直列回路を接続し、スナバ抵抗（２２）と並列にスナバダイオード（２３）を接続して、スイッチング素子（６）に印加される端子電圧をスナバ抵抗（２２）、スナバコンデンサ（１９）及びスナバダイオード（２３）により軽減する回路である。他の要素は図１７と同一である。図１７と同様に、入力側巻線（５）と出力側巻線（１５）とにより構成されるオートトランスには図示しない漏れインダクタンス（１６）と励磁インダクタンス（１７）が含まれる。
【０００６】
図２２に示す回路の作用は、図１７に示す回路の作用と同様であるが、スイッチング素子（６）のオフ期間（３）では、漏れインダクタンス（１６）のエネルギをスナバコンデンサ（１９）により吸収することができる。スイッチング素子（６）の端子電圧をスナバコンデンサ（１９）の端子電圧により抑制できるので、大きい容量のスナバコンデンサ（１９）を選択することにより、スイッチング素子（６）に印加される端子電圧の最大値を軽減できる。スナバコンデンサ（１９）に蓄えられたエネルギは、スイッチング素子（６）のオン時にスナバ抵抗（２２）を通って流れる電流により消費される。
【０００７】
【発明が解決しようとする課題】
ところで、一般に用いられる昇圧形コンバータでは１０倍の昇圧比を得るのに０．９以上のオンデューティが必要であったが、オートトランスを設けて、０．５に近いオンデューティでも巻数比を最適化すれば、昇圧比を容易に増大することができる。また、オンデューティを０．５に近づけると出力電圧の安定化に大きな効果がある。
【０００８】
しかしながら、図１７及び図２１の構成ではスイッチング素子（６）にかかる端子電圧が高く、高耐圧のスイッチング素子が必要になるが、高耐圧のスイッチング素子は高価なだけでなく、導通損失も大きいので、コンバータの損失が増加する。また、図２２の回路構成ではスイッチング素子（６）にかかる端子電圧を低く設定できるが、スナバ抵抗（２２）による消費電力が大きく、高効率化を図れない。
【０００９】
そこで、本発明ではエネルギロスが少なく且つスイッチング素子に印加される端子電圧を低減できる昇圧形ＤＣ−ＤＣコンバータを提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載された本発明による昇圧形ＤＣ−ＤＣコンバータは、直流電力が供給される正側入力端子(1)及び負側入力端子(2)と、正側入力端子(1)に一端が接続された入力側巻線(5)と、入力側巻線(5)の他端と負側入力端子(2)との間に接続されたスイッチング素子(6)と、入力側巻線(5)に磁気的に結合され且つ入力側巻線(5)の一端又は他端に接続された出力側巻線(15)と、出力側巻線(15)に整流用ダイオード(7)を介して接続された正側出力端子(3)と、負側入力端子(2)に接続された負側出力端子(4)と、正側出力端子(3)と負側出力端子(4)との間に接続された出力平滑コンデンサ(8)とを備えている。スイッチング素子(6)と並列にクランプダイオード(9)とクランプコンデンサ(14)との直列回路(11)を接続し、クランプダイオード(9)とクランプコンデンサ(14)との接続点と正側出力端子(3)との間に回生用巻線(12)と回生用ダイオード(13)との直列回路(10)を接続し、入力側巻線(5)と回生用巻線(12)とを磁気的に結合する。スイッチング素子(6)のオフ時にクランプコンデンサ(14)にエネルギを蓄積し、スイッチング素子(6)のオン時又はオフ時に回生用巻線(12)と回生用ダイオード(13)との直列回路(10)を介してクランプコンデンサ(14)に蓄積されたエネルギを出力電圧として直接回生する。これにより、スナバ抵抗等のエネルギ消費手段を設けずに、直流入力電圧を昇圧することができる。また、クランプコンデンサ(14)の充電電圧によってスイッチング素子(6)の最大端子電圧を制限し、低く抑えることができるので、低耐圧のスイッチ素子を使用することができる。更に、クランプコンデンサ(14)に蓄えられたエネルギはスイッチング素子(6)がオン時又はオフ時に回生用巻線(12)を介して負荷に回生されるので、エネルギ損失を低減することができる。
【００１１】
前記の昇圧形ＤＣ−ＤＣコンバータで、第１の回生用ダイオード(13a)と直列に回生用スイッチング素子(20)を接続すると共に、回生用巻線(12)の中間端子を第２の回生用ダイオード(13b)を介して正側出力端子(3)に接続した場合は、回生用スイッチング素子(20)のオン又はオフを切り替えることにより、回生用巻線(12)の巻数を選択してクランプコンデンサ(14)の回生電圧（放電電圧）を調整できるので、スイッチング素子(6)の端子電圧の最大値を調整できる利点がある。
【００１２】
請求項３に記載された本発明による昇圧形ＤＣ−ＤＣコンバータは、入力側巻線(5)に磁気的に結合された出力側巻線(15)を入力側巻線(5)の他端に整流用ダイオード(7)を介して接続し、出力側巻線(15)の他端に正側出力端子(3)を接続し、スイッチング素子(6)のオフ時にクランプコンデンサ(14)にエネルギを蓄積し、スイッチング素子(6)のオン時又はオフ時に回生用ダイオード(13)と回生用巻線(12)との直列回路(10)を介して前記クランプコンデンサ(14)に蓄積されたエネルギを出力電圧として直接回生する点において請求項１の昇圧形ＤＣ−ＤＣコンバータと相違する。この場合は、出力側巻線(15)を入力側巻線(5)の他端に整流用ダイオード(7)を介して接続するので、出力側巻線(15)の端子電圧を制御することができると共に、入力側巻線(5)又は出力側巻線(15)として、１次巻線及び２次巻線が分離された汎用性のある一般的なトランスを使用できるので、中間端子を有するトランスを使用するよりも安価に製造できる。そのうえ、出力側巻線(15)と整流用ダイオード(7)との接続順序を入れ替えられるため、部品配置の自由度が増加する利点がある。
【００１３】
請求項４に記載された本発明による昇圧形ＤＣ−ＤＣコンバータは、入力側巻線(5)に磁気的に結合された出力側巻線(15)を入力側巻線(5)の他端に整流用ダイオード(7)を介して接続し、出力側巻線(15)の他端に正側出力端子(3)を接続し、クランプダイオード(9)とクランプコンデンサ(14)との接続点と、整流用ダイオード(7)と出力側巻線(15)との接続点との間に回生用ダイオード(13)を接続する点において請求項１の昇圧形ＤＣ−ＤＣコンバータと相違する。この場合は、出力側巻線(15)によって回生用巻線(12)を構成できるので、入力側巻線(5)と出力側巻線(15)との絶縁が必要となるが、トランスの巻線数を減少して回路構成を簡素化できる利点がある。
【００１４】
請求項４に記載された昇圧形ＤＣ−ＤＣコンバータで、第１の回生用ダイオード(13,13a)と直列に回生用巻線(12)を接続し、回生用コンデンサ(21)を介して整流用ダイオード(7)の一端に接続すると共に、第２の回生用ダイオード(13b)を介して整流用ダイオード(7)の他端に接続した場合は、スイッチング素子(6)のターンオフ時の電圧がクランプコンデンサ(14)の充電に伴って零から徐々に上昇するため、零電圧スイッチングとなり、スイッチング素子(6)に対する電気的ストレスを軽減できる利点がある。
【００１５】
【発明の実施の形態】
以下、本発明による昇圧形ＤＣ−ＤＣコンバータの実施の形態を図１〜図１６について説明する。但し、これらの図面では図１７〜図２２に示す箇所と同一の部分には同一の符号を付し、その説明を省略する。
【００１６】
本発明による昇圧形ＤＣ−ＤＣコンバータの第１の実施の形態を図１に示す。第１の実施の形態では、スイッチング素子(6)と並列にクランプダイオード(9)とクランプコンデンサ(14)との直列回路(11)が接続される。クランプダイオード(9)とクランプコンデンサ(14)との接続点と正側出力端子(3)との間に回生用巻線(12)と第１の回生用ダイオード(13)との直列回路(10)が接続され、入力側巻線(5)と回生用巻線(12)とが磁気的に結合される。入力側巻線(5)と出力側巻線(15)の巻数比はＮ1：Ｎ2であり、回生用巻線(12)の巻数はＭである。図２は、図１のトランス(T)を詳細に示す構成である。トランス(T)は、入力側巻線(5)と出力側巻線(15)とを含む理想トランス、漏れインダクタンス(16)及び励磁インダクタンス(17)で表わされる。図３は、図１のスイッチング動作時の主な波形及び通電期間を示す。図３において、Ｖ14はクランプコンデンサ(14)の端子電圧、Ｉ13は回生用ダイオード(13)に流れる電流を示す。図４は各動作期間の通電経路を示す。以下、図３及び図４を用いて図２の回路動作を動作期間毎に説明する。
＜スイッチング素子(6)のオン時(1)＞
図示しない制御回路からスイッチング素子(6)の制御端子に制御信号が付与されて、スイッチング素子(6)がオンすると、漏れインダクタンス(16)と励磁インダクタンス(17)の直列回路に直流入力電圧ＶINが印加され、励磁インダクタンス(17)の電流Ｉ17が上昇する。
＜スイッチング素子(6)の遮断過渡時(2')＞
スイッチング素子(6)がターンオフすると、漏れインダクタンス(16)及び励磁インダクタンス(17)に流れる電流はクランプダイオード(9)を介してクランプコンデンサ(14)に流れ、同時に、入力側巻線(5)に印加される電圧に伴って、出力側巻線(15)の端子電圧が発生し、アノード電位の上昇する整流用ダイオード(7)がオンとなる。
＜スイッチング素子(6)の遮断時(2)＞
漏れインダクタンス(16)に逆電圧が印加され、漏れインダクタンス(16)の電流Ｉ16が減衰する。これに伴い、入力側巻線(5)の電流が減少し、出力側巻線(15)の電流が上昇する。漏れインダクタンス(16)のエネルギはクランプコンデンサ(14)に充電されるが、出力側巻線(15)を流れる電流と入力側巻線(5)を流れる電流の差が励磁インダクタンス(17)の電流Ｉ17よりも大きくなると、クランプダイオード(9)が逆回復して、クランプコンデンサ(14)への充電電流がなくなる。
＜スイッチング素子(6)のオフ状態(3)＞
励磁インダクタンス(17)に蓄えられたエネルギは、直流入力端子(1)、漏れインダクタンス(16)、入力側巻線(5)、出力側巻線(15)及び整流用ダイオード(7)を介して正側出力端子(3)に供給される。
＜スイッチング素子(6)の転流過渡時(4)＞
スイッチング素子(6)がターンオンすると、出力側巻線(15)に、出力電圧(-VOUT)が印加される。これに伴い、端子電圧(VIN+N1×VOUT/N2)が漏れインダクタンス(16)に印加されるので、漏れインダクタンス(16)の電流Ｉ16は、{(VIN＋N1×VOUT/N2)/Ls}の傾きで上昇する。漏れインダクタンス(16)の電流Ｉ16が励磁インダクタンス(17)の電流Ｉ17よりも大きくなると、整流用ダイオード(7)に逆電流が流れ、整流用ダイオード(7)が逆回復する。
＜クランプコンデンサ(14)の放電(5)＞
入力側巻線(5)に対して入力電圧ＶINにほぼ等しいレベルの電圧が印加されるので、出力側巻線(15)に対して電圧(M×VIN/N1)が印加される。これに伴い、クランプコンデンサ(14)に蓄積される電荷による電圧が(VOUT-M×VIN/N1)を超える場合、クランプコンデンサ(14)に蓄積されたエネルギは回生用巻線(12)、回生用ダイオード(13)を介して図示しない負荷に回生される。また、クランプコンデンサ(14)の充電電圧Ｖ14によって、スイッチング素子(6)の端子電圧Ｖ6の最大値を制限することができる。クランプコンデンサ(14)に充電されたエネルギは、出力側巻線(15)を介して、スイッチング素子(6)のオン時に図示しない負荷に回生されるので、クランプ回路による損失の増加はない。
【００１７】
図１の実施の形態に対して回生用巻線(12)の巻き方向を逆にした本発明による第２の実施の形態を図５に示す。図５の他の構成要素は、図１と同じである。図６は、図５のトランス(T)を詳細に示す回路図である。図７は、図５のスイッチング動作時の主な波形及び通電期間である。図８は各期間での通電経路を示す。以下、図７及び図８を用いて図６の回路動作を動作期間毎に説明する。なお、スイッチング素子(6)のオン時(1)、スイッチング素子(6)の遮断過渡時(2')及びスイッチング素子(6)の遮断時(2)の動作は図３及び図４と同一であるため、説明を省略する。
＜スイッチング素子(6)の遮断時(3)＞
回生用巻線(12)に端子電圧ＶM＝Ｍ×(ＶOUT−ＶIN)/(Ｎ1＋Ｎ2)が励起され、クランプコンデンサ(14)の端子電圧Ｖ14が、(VOUT−VM)以上の場合、クランプコンデンサ(14)が放電する。
＜スイッチング素子(6)のオフ状態(4)＞
励磁インダクタンス(17)に蓄えられたエネルギは、正側入力端子(1)、漏れインダクタンス(16)、理想トランス(Ti)、整流用ダイオード(7)を介して直流出力端子(3)に供給される。
＜スイッチング素子(6)の転流過渡時(5)＞
スイッチング素子(6)がターンオンすると、入力側巻線(5)に、正の電圧が印加され、これに伴い、回生用巻線(12)に対して電圧が励起されるので、クランプコンデンサ(14)が若干放電する。前記動作によって、スイッチング素子(6)の端子電圧Ｖ6の最大値は、クランプコンデンサ(14)によって制限される。クランプコンデンサ(14)に充電されたエネルギは、スイッチング素子(6)のオン時に回生用巻線(12)を介して、図示しない負荷に回生されるので、クランプ回路による損失の増加はない。
【００１８】
図９は、入力側巻線（５）と出力側巻線（１５）とを互いに並列に接続した本発明による第３の実施の形態を示す。図９に示す回路図では、スイッチング素子（６）の動作タイミング、電圧及び電流、図示しない励磁インダクタンスの電流等の動作波形は図１に示す第１の実施の形態と同一であり、第１の実施の形態と同様に、クランプコンデンサ（１４）の充電電圧Ｖ１４によってスイッチング素子（６）の端子電圧Ｖ６の最大値を制限することができる。
【００１９】
図１０は、直列に接続された第１の回生用巻線（１２ａ）と第２の回生用巻線（１２ｂ）により図１に示す回生用巻線（１２）を構成した本発明による第４の実施の形態を示す。第２の回生用巻線（１２ｂ）は回生用スイッチング素子（２０）及び第１の回生用ダイオード（１３ａ）を介して正側出力端子（３）に接続される。第１の回生用巻線（１２ａ）と第２の回生用巻線（１２ｂ）との接続点は第２の回生用ダイオード（１３ｂ）を介して正側出力端子（３）に接続される。第１の回生用巻線（１２ａ）と第２の回生用巻線（１２ｂ）の巻数はＭ１、Ｍ２であり、その他の構成は図１と同一である。第４の実施の形態では、第１の実施の形態及び第２の実施の形態と同様の作用・効果を生じ、更に、回生用スイッチング素子（２０）のオン又はオフを切り替えて回生用巻線（１２）の巻数を選択することにより、｛ＶＯＵＴ−（Ｍ１＋Ｍ２）×ＶＩＮ／Ｎ１｝又は（ＶＯＵＴ−Ｍ１×ＶＩＮ／Ｎ１）の２種類からクランプコンデンサ（１４）の回生電圧（放電電圧）を選択することができるので、クランプコンデンサ（１４）の電圧調整によって、スイッチング素子（６）の端子電圧Ｖ６の最大値を調整できる。
【００２０】
図１１は、図５の回路において入力側巻線(5)と出力側巻線(15)との間に整流用ダイオード(7)を接続した本発明による第５の実施の形態を示す。図１１の回路は、入力側巻線(5)と出力側巻線(15)が整流用ダイオード(7)を介して接続される点を除き、図５の回路と同一である。第５の実施の形態では、入力側巻線(5)又は出力側巻線(15)として、１次巻線と２次巻線とが分離された汎用性のある一般的なトランスを使用することができるので、トランスを用いるよりも安く作ることができる。また、出力側巻線(15)と整流用ダイオード(7)との接続順序を入れ替えられるため、配置の自由度が増加する。
【００２１】
図１２は、出力側巻線（１５）により回生用巻線（１２）の作用を生ずる本発明による第６の実施の形態を示す。図１２では、スイッチング素子（６）をターンオフしたとき、漏れインダクタンス（１６）のエネルギはクランプコンデンサ（１４）に移る。スイッチング素子（６）の端子電圧Ｖ６はクランプコンデンサ（１４）の端子電圧Ｖ１４によって制限され、スイッチング素子（６）の端子電圧Ｖ６が過大になることを防止できる。この時、クランプコンデンサ（１４）の端子電圧Ｖ１４が上昇するが、スイッチング素子（６）がオフ状態にあるときに、クランプコンデンサ（１４）の端子電圧Ｖ１４は、｛ＶＩＮ＋Ｎ１×（ＶＯＵＴ−ＶＩＮ）／（Ｎ１＋Ｎ２）｝まで放電される。従って、大きい容量のクランプコンデンサ（１４）を選べば、スイッチング素子（６）の端子電圧Ｖ６を｛ＶＩＮ＋Ｎ１×（ＶＯＵＴ−ＶＩＮ）／（Ｎ１＋Ｎ２）｝のレベルにクランプできる。第６の実施の形態は、第２の実施の形態と同様の効果を生じ、更に、出力用巻線（１５）によって回生用巻線（１２）を構成できるので、入力側巻線（５）と出力側巻線（１５）との絶縁が必要となるが、トランスの巻線数を減少して、回路構成を簡素化できる利点がある。
【００２２】
図１３は、図１２に示す回路において、クランプダイオード（９）とクランプコンデンサ（１３）との接続点に回生用巻線（１２）を接続し、回生用巻線（１２）と出力側巻線（１５）との間に第１の回生用ダイオード（１３ａ）及び第２の回生用ダイオード（１３ｂ）を接続すると共に、第１の回生用ダイオード（１３ａ）と第２の回生用ダイオード（１３ｂ）との間に一端を接続した回生用コンデンサ（２１）の他端を入力側巻線（５）と出力側巻線（１５）との間に接続した本発明による第７の実施の形態を示す。図１３では、クランプコンデンサ（１４）と回生用コンデンサ（２１）の容量は等しい。図１３では、スイッチング素子（６）のターンオフ時の電圧がクランプコンデンサ（１４）の充電に伴って零から徐々に上昇するので、零電圧ターンオフとなり、スイッチング素子（６）に対する電気的ストレスを軽減できる。
【００２３】
図１４は、図１３の入力側巻線(5)と出力側巻線(15)からなるトランスを詳細に示す回路図である。図１５は、図１４のスイッチング動作時の主な波形及び通電期間である。図１５において、Ｉ13a及びＩ13bはそれぞれ第１の回生用ダイオード(13a)及び第２の回生用ダイオード(13b)に流れる電流を示す。図１６は各動作期間の通電経路を示す。以下、図１５及び図１６を用いて図１３の回路動作を動作期間毎に説明する。
＜スイッチング素子(6)のオン時(1)＞
スイッチング素子(6)の制御端子に制御信号が付与され、スイッチング素子(6)がオンとなるとき、スナバコンデンサとなるクランプコンデンサ(14)の端子電圧Ｖ14は零で、回生用コンデンサ(21)の端子電圧は、{-VIN+N1×(VOUT-VIN)/(N1+N2)}となる。漏れインダクタンス(16)と励磁インダクタンス(17)に電圧が印加され、励磁インダクタンス(17)の電流Ｉ17が上昇する。
＜スイッチング素子(6)のオフ時(2)＞
スイッチング素子(6)がターンオフすると、漏れインダクタンス(16)及び励磁インダクタンス(17)に流れる電流はクランプダイオード(9)を介してクランプコンデンサ(14)に流れる。クランプコンデンサ(14)の充電によって制限されるスイッチング素子(6)の端子電圧Ｖ6は、零から緩やかに上昇する。
＜スイッチング素子(6)の遮断時(3)＞
スイッチング素子(6)の端子電圧の上昇に伴い、回生用コンデンサ(21)から第２の回生用ダイオード(13b)及び出力側巻線(15)を通して電流が流れ、図示しない負荷に放電されると同時に漏れインダクタンス(16)に逆電圧が印加されるので、漏れインダクタンス(16)の電流Ｉ16が減衰する。
＜スイッチング素子(6)の遮断時(4)＞
漏れリアクトル(16)を流れる電流Ｉ16の大きさと出力側巻線(15)を流れる電流の大きさが等しくなると、クランプダイオード(9)が逆回復して、スイッチング素子(6)がオフとなる。
＜スイッチング素子(6)の遮断時(5)＞
回生用コンデンサ(21)の端子電圧が正まで放電すると、整流用ダイオード(7)に順方向電圧が印加されて導通状態になる。クランプコンデンサ(14)の端子電圧Ｖ14が、
Ｖ14＝{ＶIN＋Ｎ1×(ＶOUT−ＶIN)/(Ｎ1＋Ｎ2)｝
よりも高い場合、回生用巻線(12)、第１の回生用ダイオード(13a)及び第２の回生用ダイオード(13b)を介して、クランプコンデンサ(14)は
Ｖ14＝{ＶIN＋Ｎ1×(ＶOUT−ＶIN)/(Ｎ1＋Ｎ2)｝
まで放電する。
＜スイッチング素子(6)の転流時(6)＞
スイッチング素子(6)の転流に伴って、スイッチング素子(6)の端子電圧Ｖ6が零になるため、整流用ダイオード(7)が逆回復する。
＜スイッチング素子(6)の転流時(7)＞
スイッチング素子(6)、クランプコンデンサ(14)、回生用巻線(12)、第１の回生用ダイオード(13a)、回生用コンデンサ(21)の経路で共振が発生する。この共振によって、クランプコンデンサ(14)に蓄積されたエネルギは、回生用コンデンサ(21)に移行する。したがって、クランプコンデンサ(14)の端子電圧Ｖ14は{VIN+N1×(VOUT-VIN)/(N1+N2)}から零となり、回生用コンデンサ(21)の端子電圧は零から[-{VIN+N1×(VOUT-VIN)/(N1+N2)}]となる。
クランプコンデンサ(14)から回生用コンデンサ(21)へのエネルギの移行が終わると、スイッチング素子(6)がオン状態となり、スイッチング素子(6)のオン時(1)の動作に戻る。前記動作によって、スイッチング素子(6)の端子電圧Ｖ6は、クランプコンデンサ(14)の充電によって制限され、端子電圧Ｖ6は零から緩やかに上昇するので、ソフトスイッチングとなる。クランプコンデンサ(14)に充電されたエネルギは、回生用コンデンサ(21)を介して図示しない負荷に回生されるので、スナバ回路によるエネルギ損失の増加はない。
【００２４】
【発明の効果】
本発明によれば、クランプコンデンサの作用によりスイッチング素子にかかる端子電圧の最大値を低くできる。これによって、低耐圧のスイッチング素子を使用できるので、スイッチング素子の導通損失を軽減することができる。例えば耐圧１００Ｖ以下のＦＥＴでは導通抵抗が数ｍΩとなるが、１５０Ｖ以上では数１０〜１００ｍΩとなるので、導通損失が少なくなる。また、クランプコンデンサのエネルギを負荷に回生できるので、クランプ回路は無損失となり、高効率で高い昇圧比を確保できる非絶縁の昇圧形ＤＣ−ＤＣコンバータを実現できる。
【図面の簡単な説明】
【図１】本発明による昇圧形ＤＣ−ＤＣコンバータの第１の実施の形態を示す回路図
【図２】第１の実施の形態を詳細に示す回路図
【図３】第１の実施の形態で発生する回路各部の動作波形図
【図４】第１の実施の形態の各動作期間での通電経路
【図５】本発明による昇圧形ＤＣ−ＤＣコンバータの第２の実施の形態を示す回路図
【図６】第２の実施の形態を詳細に示す回路図
【図７】第２の実施の形態で発生する回路各部の動作波形図
【図８】第２の実施の形態の各動作期間での通電経路
【図９】本発明による昇圧形ＤＣ−ＤＣコンバータの第３の実施の形態を示す回路図
【図１０】本発明による昇圧形ＤＣ−ＤＣコンバータの第４の実施の形態を示す回路図
【図１１】本発明による昇圧形ＤＣ−ＤＣコンバータの第５の実施の形態を示す回路図
【図１２】本発明による昇圧形ＤＣ−ＤＣコンバータの第６の実施の形態を示す回路図
【図１３】本発明による昇圧形ＤＣ−ＤＣコンバータの第７の実施の形態を示す回路図
【図１４】第７の実施の形態を詳細に示す回路図
【図１５】第７の実施の形態で発生する回路各部の動作波形図
【図１６】第７の実施の形態の各動作期間での通電経路
【図１７】従来の昇圧形ＤＣ−ＤＣコンバータの回路図
【図１８】図１７の昇圧形ＤＣ−ＤＣコンバータの詳細な回路図
【図１９】図１７の回路の動作波形図
【図２０】図１７の回路の各動作期間での通電経路
【図２１】従来の昇圧形ＤＣ−ＤＣコンバータを示す他の回路図
【図２２】従来の昇圧形ＤＣ−ＤＣコンバータを示す更に他の回路図
【符号の説明】
（１）・・正側入力端子、 （２）・・負側入力端子、 （３）・・正側出力端子、 （４）・・負側出力端子、 （５）・・入力側巻線、 （６）・・スイッチング素子、 （７）・・整流用ダイオード、 （８）・・出力平滑コンデンサ、 （９）・・クランプダイオード、 （１０），（１１）・・直列回路、 （１２）・・回生用巻線、 （１３）・・回生用ダイオード、 （１３ａ）・・第１の回生用ダイオード、 （１３ｂ）・・第２の回生用ダイオード、 （１４）・・クランプコンデンサ、 （１５）・・出力側巻線、 （１６）・・漏れインダクタンス、 （１７）・・励磁インダクタンス、 （２０）・・回生用スイッチング素子、 （２１）・・回生用コンデンサ、
【発明の属する技術分野】
本発明は、直流−直流変換器、特に入力電圧に対して大きい比率で直流入力電圧を異なるレベルの直流出力電圧に変換する非絶縁の昇圧形ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
直流入力電圧より高い直流出力電圧を生ずる昇圧形ＤＣ−ＤＣコンバータは、バッテリからの昇圧回路等に用いられている。図１７は、従来の昇圧形ＤＣ−ＤＣコンバータの回路構成を示す。この昇圧形ＤＣ−ＤＣコンバータは、直流電力が供給される正側入力端子（１）及び負側入力端子（２）を備え、正側入力端子（１）と負側入力端子（２）との間に入力平滑コンデンサ（１８）が接続される。正側入力端子（１）に一端が接続された入力側巻線（５）の他端と負側入力端子（２）との間にスイッチング素子（６）が接続され、また入力側巻線（５）の他端と正側出力端子（３）との間には出力側巻線（１５）と整流用ダイオード（７）とが直列に接続される。入力側巻線（５）と出力側巻線（１５）は電磁結合されたオートトランス（単巻変圧器）を構成する。負側入力端子（２）に接続された負側出力端子（４）と正側出力端子（３）との間に出力平滑コンデンサ（８）が接続され、出力側巻線（１５）と整流用ダイオード（７）に対して並列にクランプダイオード（９）が入力側巻線（５）の他端と正側出力端子（３）との間に接続される。スイッチング素子（６）は、図示しない制御回路から制御パルス信号が付与される制御端子を有する半導体スイッチング素子により構成される。入力側巻線（５）と出力側巻線（１５）により構成される実際のオートトランスは、図１８に示すように漏れインダクタンス（１６）及び励磁インダクタンス（１７）を有するため、漏れインダクタンス（１６）及び励磁インダクタンス（１７）の各パラメータをＬｓ及びＬｐとすると、Ｌｐ≫Ｌｓとなる。入力側巻線（５）と出力側巻線（１５）の巻数比をＮ１：Ｎ２とし、図１７に示すオートトランスを理想トランス（Ｔｉ）とする。
【０００３】
図１９は、図１７に示す回路動作時の主な波形及び動作モードを示し、図２０は各動作モードでの通電経路を示す動作モード遷移図である。図１９では、Ｖ６、Ｉ６は、それぞれ、スイッチング素子（６）の端子電圧、電流、Ｉ９はクランプダイオード（９）に流れる電流、Ｉ１６は漏れインダクタンス（１６）に流れる電流、Ｉ７は整流用ダイオード（７）に流れる電流である。正側入力端子（１）と負側入力端子（２）に直流電圧ＶＩＮが印加される状態で、スイッチング素子（６）をオン・オフ動作させる場合に、図１７に示す回路動作を図１８、図１９及び図２０について動作期間毎に説明する。スイッチング素子（６）はオンデューティＤＯＮ（０＜ＤＯＮ＜１）で且つ充分に短いスイッチング周期でスイッチング制御され、スイッチング周期での正側出力端子（３）と負側出力端子（４）の端子間電圧を一定と考える。スイッチング素子（６）のオフ時間をＴＯＦＦとし、オフ時間ＴＯＦＦとオン時間ＴＯＮの和を時間Ｔとすると、オンデューティＤＯＮはＤＯＮ＝ＴＯＮ／Ｔで表される。
＜スイッチング素子（６）のオン期間（１）＞
スイッチング素子（６）が導通するオン期間（１）では、漏れインダクタンス（１６）と励磁インダクタンス（１７）の直列回路に直流電圧ＶＩＮが印加され、漏れインダクタンス（１６）と励磁インダクタンス（１７）を通る電流値Ｉ１７が上昇する。
＜スイッチング素子（６）のターンオフ過渡時（２’）＞
スイッチング素子（６）をターンオフすると、漏れインダクタンス（１６）の電流Ｉ１６は、クランプダイオード（９）を介して出力端子（３）に流れる。このとき、スイッチング素子（６）には直流出力電圧ＶＯＵＴが印加される。また漏れインダクタンス（１６）と励磁インダクタンス（１７）の直列回路に（ＶＩＮ−ＶＯＵＴ）の負電圧が印加されるのに伴い、入力側巻線（５）に負電圧が印加され、入力側巻線（５）の負電圧に励起されて出力側巻線（１５）にも負電圧が生じるが、このとき整流用ダイオード（７）がオンとなるので、出力側巻線（１５）の端子電圧は負にならずに零となる。
＜スイッチング素子（６）のターンオフ期間（２）＞
出力側巻線（１５）の端子電圧が零となると、入力側巻線（５）の端子電圧も零になる。入力側巻線（５）に並列に接続された励磁インダクタンス（１７）の端子電圧も零になるので、スイッチング素子（６）のターンオフ期間では励磁インダクタンス（１７）の電流Ｉ１７は減衰しない。負の端子電圧（ＶＩＮ−ＶＯＵＴ）が漏れインダクタンス（１６）に印加されるので、漏れインダクタンス（１６）の電流Ｉ１６は（（ＶＩＮ−ＶＯＵＴ）／Ｌｓ）の勾配で減衰し、入力側巻線（５）の電流が減るので、励起されて出力側巻線（１５）の電流が増加する。出力側巻線（１５）及び入力側巻線（５）を流れる電流が励磁インダクタンス（１７）の電流より大きくなると、クランプダイオード（９）が逆回復してスイッチング素子（６）のオフ期間（３）に移る。
＜スイッチング素子（６）のオフ期間（３）＞
スイッチング素子（６）がオフ状態になると、励磁インダクタンス（１７）に蓄えられたエネルギは、直流入力端子（１）、漏れインダクタンス（１６）、理想トランス（Ｔｉ）、整流用ダイオード（７）を介して直流出力端子（３）に供給される。Ｌｐ≫Ｌｓであるから、漏れインダクタンス（１６）の端子電圧は殆ど無い。スイッチング素子（６）の陽極端子電位は、理想トランス（Ｔｉ）の巻数による分圧で決定され、スイッチング素子（６）には、端子電圧ＶＳ：
ＶＳ＝ＶＩＮ＋｛Ｎ１×（ＶＯＵＴ−ＶＩＮ）｝／（Ｎ１＋Ｎ２）
が印加される。励磁インダクタンス（１７）に流れる電流Ｉ１７は、トランスの巻数に従って分流するので、漏れインダクタンス（１６）に流れる電流Ｉ１６は、
Ｉ１６＝Ｎ１×Ｉ１７／（Ｎ１＋Ｎ２）
となる。
＜スイッチング素子（６）のターンオン期間（４）＞
スイッチング素子（６）をターンオンすると、オートトランスの出力側巻線（１５）に、出力電圧（−ＶＯＵＴ）が印加される。これに伴い、入力側巻線（５）に（−Ｎ１×ＶＯＵＴ／Ｎ２）の端子電圧が励起され、端子電圧（ＶＩＮ＋Ｎ１×ＶＯＵＴ／Ｎ２）が漏れインダクタンス（１６）に印加される。漏れインダクタンス（１６）の電流Ｉ１６は、勾配
Ｉ１６＝（ＶＩＮ＋Ｎ１×ＶＯＵＴ／Ｎ２）／Ｌｓ
で上昇する。漏れインダクタンス（１６）の電流Ｉ１６が励磁インダクタンス（１７）の電流Ｉ１７よりも大きくなると、整流用ダイオード（７）に逆電流が流れ、整流用ダイオード（７）が逆回復するので、スイッチング素子（６）のオン期間（１）に戻る。
ターンオフ過渡時（２’）及びターンオン期間（４）の過渡期間を無視すると、出力電圧ＶＯＵＴは（１）式で表される。
ＶＯＵＴ＝ＶＩＮ×（１＋ＤＯＮ×Ｎ２／Ｎ１）／（１−ＤＯＮ） ・・・（１）
【０００４】
また、図２１に示すように、正側入力端子（１）と正側出力端子（３）との間に出力側巻線（１５）と整流用ダイオード（７）との直列回路を配置して、図１８の回路を別途変更することもできる。図２１に示す回路の各モード時の各部動作は、図１９〜図２０とほぼ同じである。本明細書では、同一の箇所には同一の符号を付して説明を省略する。図２１の出力電圧ＶＯＵＴは（２）式で表される。
ＶＯＵＴ＝ＶＩＮ×｛１＋ＤＯＮ×（Ｎ２−１）／Ｎ１｝／（１−ＤＯＮ）・・・（２）
【０００５】
図２２は、スイッチング素子（６）に並列に、スナバ抵抗（２２）及びスナバコンデンサ（１９）の直列回路を接続し、スナバ抵抗（２２）と並列にスナバダイオード（２３）を接続して、スイッチング素子（６）に印加される端子電圧をスナバ抵抗（２２）、スナバコンデンサ（１９）及びスナバダイオード（２３）により軽減する回路である。他の要素は図１７と同一である。図１７と同様に、入力側巻線（５）と出力側巻線（１５）とにより構成されるオートトランスには図示しない漏れインダクタンス（１６）と励磁インダクタンス（１７）が含まれる。
【０００６】
図２２に示す回路の作用は、図１７に示す回路の作用と同様であるが、スイッチング素子（６）のオフ期間（３）では、漏れインダクタンス（１６）のエネルギをスナバコンデンサ（１９）により吸収することができる。スイッチング素子（６）の端子電圧をスナバコンデンサ（１９）の端子電圧により抑制できるので、大きい容量のスナバコンデンサ（１９）を選択することにより、スイッチング素子（６）に印加される端子電圧の最大値を軽減できる。スナバコンデンサ（１９）に蓄えられたエネルギは、スイッチング素子（６）のオン時にスナバ抵抗（２２）を通って流れる電流により消費される。
【０００７】
【発明が解決しようとする課題】
ところで、一般に用いられる昇圧形コンバータでは１０倍の昇圧比を得るのに０．９以上のオンデューティが必要であったが、オートトランスを設けて、０．５に近いオンデューティでも巻数比を最適化すれば、昇圧比を容易に増大することができる。また、オンデューティを０．５に近づけると出力電圧の安定化に大きな効果がある。
【０００８】
しかしながら、図１７及び図２１の構成ではスイッチング素子（６）にかかる端子電圧が高く、高耐圧のスイッチング素子が必要になるが、高耐圧のスイッチング素子は高価なだけでなく、導通損失も大きいので、コンバータの損失が増加する。また、図２２の回路構成ではスイッチング素子（６）にかかる端子電圧を低く設定できるが、スナバ抵抗（２２）による消費電力が大きく、高効率化を図れない。
【０００９】
そこで、本発明ではエネルギロスが少なく且つスイッチング素子に印加される端子電圧を低減できる昇圧形ＤＣ−ＤＣコンバータを提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載された本発明による昇圧形ＤＣ−ＤＣコンバータは、直流電力が供給される正側入力端子(1)及び負側入力端子(2)と、正側入力端子(1)に一端が接続された入力側巻線(5)と、入力側巻線(5)の他端と負側入力端子(2)との間に接続されたスイッチング素子(6)と、入力側巻線(5)に磁気的に結合され且つ入力側巻線(5)の一端又は他端に接続された出力側巻線(15)と、出力側巻線(15)に整流用ダイオード(7)を介して接続された正側出力端子(3)と、負側入力端子(2)に接続された負側出力端子(4)と、正側出力端子(3)と負側出力端子(4)との間に接続された出力平滑コンデンサ(8)とを備えている。スイッチング素子(6)と並列にクランプダイオード(9)とクランプコンデンサ(14)との直列回路(11)を接続し、クランプダイオード(9)とクランプコンデンサ(14)との接続点と正側出力端子(3)との間に回生用巻線(12)と回生用ダイオード(13)との直列回路(10)を接続し、入力側巻線(5)と回生用巻線(12)とを磁気的に結合する。スイッチング素子(6)のオフ時にクランプコンデンサ(14)にエネルギを蓄積し、スイッチング素子(6)のオン時又はオフ時に回生用巻線(12)と回生用ダイオード(13)との直列回路(10)を介してクランプコンデンサ(14)に蓄積されたエネルギを出力電圧として直接回生する。これにより、スナバ抵抗等のエネルギ消費手段を設けずに、直流入力電圧を昇圧することができる。また、クランプコンデンサ(14)の充電電圧によってスイッチング素子(6)の最大端子電圧を制限し、低く抑えることができるので、低耐圧のスイッチ素子を使用することができる。更に、クランプコンデンサ(14)に蓄えられたエネルギはスイッチング素子(6)がオン時又はオフ時に回生用巻線(12)を介して負荷に回生されるので、エネルギ損失を低減することができる。
【００１１】
前記の昇圧形ＤＣ−ＤＣコンバータで、第１の回生用ダイオード(13a)と直列に回生用スイッチング素子(20)を接続すると共に、回生用巻線(12)の中間端子を第２の回生用ダイオード(13b)を介して正側出力端子(3)に接続した場合は、回生用スイッチング素子(20)のオン又はオフを切り替えることにより、回生用巻線(12)の巻数を選択してクランプコンデンサ(14)の回生電圧（放電電圧）を調整できるので、スイッチング素子(6)の端子電圧の最大値を調整できる利点がある。
【００１２】
請求項３に記載された本発明による昇圧形ＤＣ−ＤＣコンバータは、入力側巻線(5)に磁気的に結合された出力側巻線(15)を入力側巻線(5)の他端に整流用ダイオード(7)を介して接続し、出力側巻線(15)の他端に正側出力端子(3)を接続し、スイッチング素子(6)のオフ時にクランプコンデンサ(14)にエネルギを蓄積し、スイッチング素子(6)のオン時又はオフ時に回生用ダイオード(13)と回生用巻線(12)との直列回路(10)を介して前記クランプコンデンサ(14)に蓄積されたエネルギを出力電圧として直接回生する点において請求項１の昇圧形ＤＣ−ＤＣコンバータと相違する。この場合は、出力側巻線(15)を入力側巻線(5)の他端に整流用ダイオード(7)を介して接続するので、出力側巻線(15)の端子電圧を制御することができると共に、入力側巻線(5)又は出力側巻線(15)として、１次巻線及び２次巻線が分離された汎用性のある一般的なトランスを使用できるので、中間端子を有するトランスを使用するよりも安価に製造できる。そのうえ、出力側巻線(15)と整流用ダイオード(7)との接続順序を入れ替えられるため、部品配置の自由度が増加する利点がある。
【００１３】
請求項４に記載された本発明による昇圧形ＤＣ−ＤＣコンバータは、入力側巻線(5)に磁気的に結合された出力側巻線(15)を入力側巻線(5)の他端に整流用ダイオード(7)を介して接続し、出力側巻線(15)の他端に正側出力端子(3)を接続し、クランプダイオード(9)とクランプコンデンサ(14)との接続点と、整流用ダイオード(7)と出力側巻線(15)との接続点との間に回生用ダイオード(13)を接続する点において請求項１の昇圧形ＤＣ−ＤＣコンバータと相違する。この場合は、出力側巻線(15)によって回生用巻線(12)を構成できるので、入力側巻線(5)と出力側巻線(15)との絶縁が必要となるが、トランスの巻線数を減少して回路構成を簡素化できる利点がある。
【００１４】
請求項４に記載された昇圧形ＤＣ−ＤＣコンバータで、第１の回生用ダイオード(13,13a)と直列に回生用巻線(12)を接続し、回生用コンデンサ(21)を介して整流用ダイオード(7)の一端に接続すると共に、第２の回生用ダイオード(13b)を介して整流用ダイオード(7)の他端に接続した場合は、スイッチング素子(6)のターンオフ時の電圧がクランプコンデンサ(14)の充電に伴って零から徐々に上昇するため、零電圧スイッチングとなり、スイッチング素子(6)に対する電気的ストレスを軽減できる利点がある。
【００１５】
【発明の実施の形態】
以下、本発明による昇圧形ＤＣ−ＤＣコンバータの実施の形態を図１〜図１６について説明する。但し、これらの図面では図１７〜図２２に示す箇所と同一の部分には同一の符号を付し、その説明を省略する。
【００１６】
本発明による昇圧形ＤＣ−ＤＣコンバータの第１の実施の形態を図１に示す。第１の実施の形態では、スイッチング素子(6)と並列にクランプダイオード(9)とクランプコンデンサ(14)との直列回路(11)が接続される。クランプダイオード(9)とクランプコンデンサ(14)との接続点と正側出力端子(3)との間に回生用巻線(12)と第１の回生用ダイオード(13)との直列回路(10)が接続され、入力側巻線(5)と回生用巻線(12)とが磁気的に結合される。入力側巻線(5)と出力側巻線(15)の巻数比はＮ1：Ｎ2であり、回生用巻線(12)の巻数はＭである。図２は、図１のトランス(T)を詳細に示す構成である。トランス(T)は、入力側巻線(5)と出力側巻線(15)とを含む理想トランス、漏れインダクタンス(16)及び励磁インダクタンス(17)で表わされる。図３は、図１のスイッチング動作時の主な波形及び通電期間を示す。図３において、Ｖ14はクランプコンデンサ(14)の端子電圧、Ｉ13は回生用ダイオード(13)に流れる電流を示す。図４は各動作期間の通電経路を示す。以下、図３及び図４を用いて図２の回路動作を動作期間毎に説明する。
＜スイッチング素子(6)のオン時(1)＞
図示しない制御回路からスイッチング素子(6)の制御端子に制御信号が付与されて、スイッチング素子(6)がオンすると、漏れインダクタンス(16)と励磁インダクタンス(17)の直列回路に直流入力電圧ＶINが印加され、励磁インダクタンス(17)の電流Ｉ17が上昇する。
＜スイッチング素子(6)の遮断過渡時(2')＞
スイッチング素子(6)がターンオフすると、漏れインダクタンス(16)及び励磁インダクタンス(17)に流れる電流はクランプダイオード(9)を介してクランプコンデンサ(14)に流れ、同時に、入力側巻線(5)に印加される電圧に伴って、出力側巻線(15)の端子電圧が発生し、アノード電位の上昇する整流用ダイオード(7)がオンとなる。
＜スイッチング素子(6)の遮断時(2)＞
漏れインダクタンス(16)に逆電圧が印加され、漏れインダクタンス(16)の電流Ｉ16が減衰する。これに伴い、入力側巻線(5)の電流が減少し、出力側巻線(15)の電流が上昇する。漏れインダクタンス(16)のエネルギはクランプコンデンサ(14)に充電されるが、出力側巻線(15)を流れる電流と入力側巻線(5)を流れる電流の差が励磁インダクタンス(17)の電流Ｉ17よりも大きくなると、クランプダイオード(9)が逆回復して、クランプコンデンサ(14)への充電電流がなくなる。
＜スイッチング素子(6)のオフ状態(3)＞
励磁インダクタンス(17)に蓄えられたエネルギは、直流入力端子(1)、漏れインダクタンス(16)、入力側巻線(5)、出力側巻線(15)及び整流用ダイオード(7)を介して正側出力端子(3)に供給される。
＜スイッチング素子(6)の転流過渡時(4)＞
スイッチング素子(6)がターンオンすると、出力側巻線(15)に、出力電圧(-VOUT)が印加される。これに伴い、端子電圧(VIN+N1×VOUT/N2)が漏れインダクタンス(16)に印加されるので、漏れインダクタンス(16)の電流Ｉ16は、{(VIN＋N1×VOUT/N2)/Ls}の傾きで上昇する。漏れインダクタンス(16)の電流Ｉ16が励磁インダクタンス(17)の電流Ｉ17よりも大きくなると、整流用ダイオード(7)に逆電流が流れ、整流用ダイオード(7)が逆回復する。
＜クランプコンデンサ(14)の放電(5)＞
入力側巻線(5)に対して入力電圧ＶINにほぼ等しいレベルの電圧が印加されるので、出力側巻線(15)に対して電圧(M×VIN/N1)が印加される。これに伴い、クランプコンデンサ(14)に蓄積される電荷による電圧が(VOUT-M×VIN/N1)を超える場合、クランプコンデンサ(14)に蓄積されたエネルギは回生用巻線(12)、回生用ダイオード(13)を介して図示しない負荷に回生される。また、クランプコンデンサ(14)の充電電圧Ｖ14によって、スイッチング素子(6)の端子電圧Ｖ6の最大値を制限することができる。クランプコンデンサ(14)に充電されたエネルギは、出力側巻線(15)を介して、スイッチング素子(6)のオン時に図示しない負荷に回生されるので、クランプ回路による損失の増加はない。
【００１７】
図１の実施の形態に対して回生用巻線(12)の巻き方向を逆にした本発明による第２の実施の形態を図５に示す。図５の他の構成要素は、図１と同じである。図６は、図５のトランス(T)を詳細に示す回路図である。図７は、図５のスイッチング動作時の主な波形及び通電期間である。図８は各期間での通電経路を示す。以下、図７及び図８を用いて図６の回路動作を動作期間毎に説明する。なお、スイッチング素子(6)のオン時(1)、スイッチング素子(6)の遮断過渡時(2')及びスイッチング素子(6)の遮断時(2)の動作は図３及び図４と同一であるため、説明を省略する。
＜スイッチング素子(6)の遮断時(3)＞
回生用巻線(12)に端子電圧ＶM＝Ｍ×(ＶOUT−ＶIN)/(Ｎ1＋Ｎ2)が励起され、クランプコンデンサ(14)の端子電圧Ｖ14が、(VOUT−VM)以上の場合、クランプコンデンサ(14)が放電する。
＜スイッチング素子(6)のオフ状態(4)＞
励磁インダクタンス(17)に蓄えられたエネルギは、正側入力端子(1)、漏れインダクタンス(16)、理想トランス(Ti)、整流用ダイオード(7)を介して直流出力端子(3)に供給される。
＜スイッチング素子(6)の転流過渡時(5)＞
スイッチング素子(6)がターンオンすると、入力側巻線(5)に、正の電圧が印加され、これに伴い、回生用巻線(12)に対して電圧が励起されるので、クランプコンデンサ(14)が若干放電する。前記動作によって、スイッチング素子(6)の端子電圧Ｖ6の最大値は、クランプコンデンサ(14)によって制限される。クランプコンデンサ(14)に充電されたエネルギは、スイッチング素子(6)のオン時に回生用巻線(12)を介して、図示しない負荷に回生されるので、クランプ回路による損失の増加はない。
【００１８】
図９は、入力側巻線（５）と出力側巻線（１５）とを互いに並列に接続した本発明による第３の実施の形態を示す。図９に示す回路図では、スイッチング素子（６）の動作タイミング、電圧及び電流、図示しない励磁インダクタンスの電流等の動作波形は図１に示す第１の実施の形態と同一であり、第１の実施の形態と同様に、クランプコンデンサ（１４）の充電電圧Ｖ１４によってスイッチング素子（６）の端子電圧Ｖ６の最大値を制限することができる。
【００１９】
図１０は、直列に接続された第１の回生用巻線（１２ａ）と第２の回生用巻線（１２ｂ）により図１に示す回生用巻線（１２）を構成した本発明による第４の実施の形態を示す。第２の回生用巻線（１２ｂ）は回生用スイッチング素子（２０）及び第１の回生用ダイオード（１３ａ）を介して正側出力端子（３）に接続される。第１の回生用巻線（１２ａ）と第２の回生用巻線（１２ｂ）との接続点は第２の回生用ダイオード（１３ｂ）を介して正側出力端子（３）に接続される。第１の回生用巻線（１２ａ）と第２の回生用巻線（１２ｂ）の巻数はＭ１、Ｍ２であり、その他の構成は図１と同一である。第４の実施の形態では、第１の実施の形態及び第２の実施の形態と同様の作用・効果を生じ、更に、回生用スイッチング素子（２０）のオン又はオフを切り替えて回生用巻線（１２）の巻数を選択することにより、｛ＶＯＵＴ−（Ｍ１＋Ｍ２）×ＶＩＮ／Ｎ１｝又は（ＶＯＵＴ−Ｍ１×ＶＩＮ／Ｎ１）の２種類からクランプコンデンサ（１４）の回生電圧（放電電圧）を選択することができるので、クランプコンデンサ（１４）の電圧調整によって、スイッチング素子（６）の端子電圧Ｖ６の最大値を調整できる。
【００２０】
図１１は、図５の回路において入力側巻線(5)と出力側巻線(15)との間に整流用ダイオード(7)を接続した本発明による第５の実施の形態を示す。図１１の回路は、入力側巻線(5)と出力側巻線(15)が整流用ダイオード(7)を介して接続される点を除き、図５の回路と同一である。第５の実施の形態では、入力側巻線(5)又は出力側巻線(15)として、１次巻線と２次巻線とが分離された汎用性のある一般的なトランスを使用することができるので、トランスを用いるよりも安く作ることができる。また、出力側巻線(15)と整流用ダイオード(7)との接続順序を入れ替えられるため、配置の自由度が増加する。
【００２１】
図１２は、出力側巻線（１５）により回生用巻線（１２）の作用を生ずる本発明による第６の実施の形態を示す。図１２では、スイッチング素子（６）をターンオフしたとき、漏れインダクタンス（１６）のエネルギはクランプコンデンサ（１４）に移る。スイッチング素子（６）の端子電圧Ｖ６はクランプコンデンサ（１４）の端子電圧Ｖ１４によって制限され、スイッチング素子（６）の端子電圧Ｖ６が過大になることを防止できる。この時、クランプコンデンサ（１４）の端子電圧Ｖ１４が上昇するが、スイッチング素子（６）がオフ状態にあるときに、クランプコンデンサ（１４）の端子電圧Ｖ１４は、｛ＶＩＮ＋Ｎ１×（ＶＯＵＴ−ＶＩＮ）／（Ｎ１＋Ｎ２）｝まで放電される。従って、大きい容量のクランプコンデンサ（１４）を選べば、スイッチング素子（６）の端子電圧Ｖ６を｛ＶＩＮ＋Ｎ１×（ＶＯＵＴ−ＶＩＮ）／（Ｎ１＋Ｎ２）｝のレベルにクランプできる。第６の実施の形態は、第２の実施の形態と同様の効果を生じ、更に、出力用巻線（１５）によって回生用巻線（１２）を構成できるので、入力側巻線（５）と出力側巻線（１５）との絶縁が必要となるが、トランスの巻線数を減少して、回路構成を簡素化できる利点がある。
【００２２】
図１３は、図１２に示す回路において、クランプダイオード（９）とクランプコンデンサ（１３）との接続点に回生用巻線（１２）を接続し、回生用巻線（１２）と出力側巻線（１５）との間に第１の回生用ダイオード（１３ａ）及び第２の回生用ダイオード（１３ｂ）を接続すると共に、第１の回生用ダイオード（１３ａ）と第２の回生用ダイオード（１３ｂ）との間に一端を接続した回生用コンデンサ（２１）の他端を入力側巻線（５）と出力側巻線（１５）との間に接続した本発明による第７の実施の形態を示す。図１３では、クランプコンデンサ（１４）と回生用コンデンサ（２１）の容量は等しい。図１３では、スイッチング素子（６）のターンオフ時の電圧がクランプコンデンサ（１４）の充電に伴って零から徐々に上昇するので、零電圧ターンオフとなり、スイッチング素子（６）に対する電気的ストレスを軽減できる。
【００２３】
図１４は、図１３の入力側巻線(5)と出力側巻線(15)からなるトランスを詳細に示す回路図である。図１５は、図１４のスイッチング動作時の主な波形及び通電期間である。図１５において、Ｉ13a及びＩ13bはそれぞれ第１の回生用ダイオード(13a)及び第２の回生用ダイオード(13b)に流れる電流を示す。図１６は各動作期間の通電経路を示す。以下、図１５及び図１６を用いて図１３の回路動作を動作期間毎に説明する。
＜スイッチング素子(6)のオン時(1)＞
スイッチング素子(6)の制御端子に制御信号が付与され、スイッチング素子(6)がオンとなるとき、スナバコンデンサとなるクランプコンデンサ(14)の端子電圧Ｖ14は零で、回生用コンデンサ(21)の端子電圧は、{-VIN+N1×(VOUT-VIN)/(N1+N2)}となる。漏れインダクタンス(16)と励磁インダクタンス(17)に電圧が印加され、励磁インダクタンス(17)の電流Ｉ17が上昇する。
＜スイッチング素子(6)のオフ時(2)＞
スイッチング素子(6)がターンオフすると、漏れインダクタンス(16)及び励磁インダクタンス(17)に流れる電流はクランプダイオード(9)を介してクランプコンデンサ(14)に流れる。クランプコンデンサ(14)の充電によって制限されるスイッチング素子(6)の端子電圧Ｖ6は、零から緩やかに上昇する。
＜スイッチング素子(6)の遮断時(3)＞
スイッチング素子(6)の端子電圧の上昇に伴い、回生用コンデンサ(21)から第２の回生用ダイオード(13b)及び出力側巻線(15)を通して電流が流れ、図示しない負荷に放電されると同時に漏れインダクタンス(16)に逆電圧が印加されるので、漏れインダクタンス(16)の電流Ｉ16が減衰する。
＜スイッチング素子(6)の遮断時(4)＞
漏れリアクトル(16)を流れる電流Ｉ16の大きさと出力側巻線(15)を流れる電流の大きさが等しくなると、クランプダイオード(9)が逆回復して、スイッチング素子(6)がオフとなる。
＜スイッチング素子(6)の遮断時(5)＞
回生用コンデンサ(21)の端子電圧が正まで放電すると、整流用ダイオード(7)に順方向電圧が印加されて導通状態になる。クランプコンデンサ(14)の端子電圧Ｖ14が、
Ｖ14＝{ＶIN＋Ｎ1×(ＶOUT−ＶIN)/(Ｎ1＋Ｎ2)｝
よりも高い場合、回生用巻線(12)、第１の回生用ダイオード(13a)及び第２の回生用ダイオード(13b)を介して、クランプコンデンサ(14)は
Ｖ14＝{ＶIN＋Ｎ1×(ＶOUT−ＶIN)/(Ｎ1＋Ｎ2)｝
まで放電する。
＜スイッチング素子(6)の転流時(6)＞
スイッチング素子(6)の転流に伴って、スイッチング素子(6)の端子電圧Ｖ6が零になるため、整流用ダイオード(7)が逆回復する。
＜スイッチング素子(6)の転流時(7)＞
スイッチング素子(6)、クランプコンデンサ(14)、回生用巻線(12)、第１の回生用ダイオード(13a)、回生用コンデンサ(21)の経路で共振が発生する。この共振によって、クランプコンデンサ(14)に蓄積されたエネルギは、回生用コンデンサ(21)に移行する。したがって、クランプコンデンサ(14)の端子電圧Ｖ14は{VIN+N1×(VOUT-VIN)/(N1+N2)}から零となり、回生用コンデンサ(21)の端子電圧は零から[-{VIN+N1×(VOUT-VIN)/(N1+N2)}]となる。
クランプコンデンサ(14)から回生用コンデンサ(21)へのエネルギの移行が終わると、スイッチング素子(6)がオン状態となり、スイッチング素子(6)のオン時(1)の動作に戻る。前記動作によって、スイッチング素子(6)の端子電圧Ｖ6は、クランプコンデンサ(14)の充電によって制限され、端子電圧Ｖ6は零から緩やかに上昇するので、ソフトスイッチングとなる。クランプコンデンサ(14)に充電されたエネルギは、回生用コンデンサ(21)を介して図示しない負荷に回生されるので、スナバ回路によるエネルギ損失の増加はない。
【００２４】
【発明の効果】
本発明によれば、クランプコンデンサの作用によりスイッチング素子にかかる端子電圧の最大値を低くできる。これによって、低耐圧のスイッチング素子を使用できるので、スイッチング素子の導通損失を軽減することができる。例えば耐圧１００Ｖ以下のＦＥＴでは導通抵抗が数ｍΩとなるが、１５０Ｖ以上では数１０〜１００ｍΩとなるので、導通損失が少なくなる。また、クランプコンデンサのエネルギを負荷に回生できるので、クランプ回路は無損失となり、高効率で高い昇圧比を確保できる非絶縁の昇圧形ＤＣ−ＤＣコンバータを実現できる。
【図面の簡単な説明】
【図１】本発明による昇圧形ＤＣ−ＤＣコンバータの第１の実施の形態を示す回路図
【図２】第１の実施の形態を詳細に示す回路図
【図３】第１の実施の形態で発生する回路各部の動作波形図
【図４】第１の実施の形態の各動作期間での通電経路
【図５】本発明による昇圧形ＤＣ−ＤＣコンバータの第２の実施の形態を示す回路図
【図６】第２の実施の形態を詳細に示す回路図
【図７】第２の実施の形態で発生する回路各部の動作波形図
【図８】第２の実施の形態の各動作期間での通電経路
【図９】本発明による昇圧形ＤＣ−ＤＣコンバータの第３の実施の形態を示す回路図
【図１０】本発明による昇圧形ＤＣ−ＤＣコンバータの第４の実施の形態を示す回路図
【図１１】本発明による昇圧形ＤＣ−ＤＣコンバータの第５の実施の形態を示す回路図
【図１２】本発明による昇圧形ＤＣ−ＤＣコンバータの第６の実施の形態を示す回路図
【図１３】本発明による昇圧形ＤＣ−ＤＣコンバータの第７の実施の形態を示す回路図
【図１４】第７の実施の形態を詳細に示す回路図
【図１５】第７の実施の形態で発生する回路各部の動作波形図
【図１６】第７の実施の形態の各動作期間での通電経路
【図１７】従来の昇圧形ＤＣ−ＤＣコンバータの回路図
【図１８】図１７の昇圧形ＤＣ−ＤＣコンバータの詳細な回路図
【図１９】図１７の回路の動作波形図
【図２０】図１７の回路の各動作期間での通電経路
【図２１】従来の昇圧形ＤＣ−ＤＣコンバータを示す他の回路図
【図２２】従来の昇圧形ＤＣ−ＤＣコンバータを示す更に他の回路図
【符号の説明】
（１）・・正側入力端子、 （２）・・負側入力端子、 （３）・・正側出力端子、 （４）・・負側出力端子、 （５）・・入力側巻線、 （６）・・スイッチング素子、 （７）・・整流用ダイオード、 （８）・・出力平滑コンデンサ、 （９）・・クランプダイオード、 （１０），（１１）・・直列回路、 （１２）・・回生用巻線、 （１３）・・回生用ダイオード、 （１３ａ）・・第１の回生用ダイオード、 （１３ｂ）・・第２の回生用ダイオード、 （１４）・・クランプコンデンサ、 （１５）・・出力側巻線、 （１６）・・漏れインダクタンス、 （１７）・・励磁インダクタンス、 （２０）・・回生用スイッチング素子、 （２１）・・回生用コンデンサ、
Claims (5)
- 直流電力が供給される正側入力端子及び負側入力端子と、前記正側入力端子に一端が接続された入力側巻線と、該入力側巻線の他端と前記負側入力端子との間に接続されたスイッチング素子と、前記入力側巻線に磁気的に結合され且つ前記入力側巻線の一端又は他端に接続された出力側巻線と、該出力側巻線に整流用ダイオードを介して接続された正側出力端子と、前記負側入力端子に接続された負側出力端子と、前記正側出力端子と前記負側出力端子との間に接続された出力平滑コンデンサとを備えた昇圧形ＤＣ−ＤＣコンバータにおいて、
前記スイッチング素子と並列にクランプダイオードとクランプコンデンサとの直列回路を接続し、前記クランプダイオードと前記クランプコンデンサとの接続点と前記正側出力端子との間に回生用巻線と回生用ダイオードとの直列回路を接続し、前記入力側巻線と前記回生用巻線とを磁気的に結合し、前記スイッチング素子のオフ時に前記クランプコンデンサにエネルギを蓄積し、前記スイッチング素子のオン時又はオフ時に前記回生用巻線と前記第１の回生用ダイオードとの直列回路を介して前記クランプコンデンサに蓄積されたエネルギを出力電圧として直接回生することを特徴とする昇圧形ＤＣ−ＤＣコンバータ。 - 前記第１の回生用ダイオードと直列に回生用スイッチング素子を接続すると共に、前記回生用巻線の中間端子を第２の回生用ダイオードを介して前記正側出力端子に接続した請求項１に記載の昇圧形ＤＣ−ＤＣコンバータ。
- 直流電力が供給される正側入力端子及び負側入力端子と、前記正側入力端子に一端が接続された入力側巻線と、該入力側巻線の他端と前記負側入力端子との間に接続されたスイッチング素子と、前記入力側巻線に磁気的に結合され且つ前記入力側巻線の他端に整流用ダイオードを介して接続された出力側巻線と、該出力側巻線の他端に接続された正側出力端子と、前記負側入力端子に接続された負側出力端子と、前記正側出力端子と前記負側出力端子との間に接続された出力平滑コンデンサとを備えた昇圧形ＤＣ−ＤＣコンバータにおいて、
前記スイッチング素子と並列にクランプダイオードとクランプコンデンサとの直列回路を接続し、前記クランプダイオードと前記クランプコンデンサとの接続点と前記正側出力端子との間に回生用巻線と回生用ダイオードとの直列回路を接続し、前記入力側巻線と前記回生用巻線とを磁気的に結合し、前記スイッチング素子のオフ時に前記クランプコンデンサにエネルギを蓄積し、前記スイッチング素子のオン時又はオフ時に前記回生用ダイオードと前記回生用巻線との前記直列回路を介して前記クランプコンデンサに蓄積されたエネルギを出力電圧として直接回生することを特徴とする昇圧形ＤＣ−ＤＣコンバータ。 - 直流電力が供給される正側入力端子及び負側入力端子と、前記正側入力端子に一端が接続された入力側巻線と、該入力側巻線の他端と前記負側入力端子との間に接続されたスイッチング素子と、前記入力側巻線に磁気的に結合され且つ前記入力側巻線の他端に整流用ダイオードを介して接続された出力側巻線と、該出力側巻線に接続された正側出力端子と、前記負側入力端子に接続された負側出力端子と、前記正側出力端子と前記負側出力端子との間に接続された出力平滑コンデンサとを備えた昇圧形ＤＣ−ＤＣコンバータにおいて、
前記スイッチング素子と並列にクランプダイオードとクランプコンデンサとの直列回路を接続し、前記クランプダイオード及び前記クランプコンデンサの接続点と前記整流用ダイオード及び前記出力側巻線の接続点との間に回生用ダイオードを接続し、前記スイッチング素子のオフ時に前記クランプコンデンサにエネルギを蓄積し、前記スイッチング素子のオフ時に前記回生用ダイオードと前記出力側巻線との直列回路を介して前記クランプコンデンサに蓄積されたエネルギを出力電圧として直接回生することを特徴とする昇圧形ＤＣ−ＤＣコンバータ。 - 前記第１の回生用ダイオードと直列に回生用巻線を接続し、回生用コンデンサを介して前記整流用ダイオードの一端に接続すると共に、第２の回生用ダイオードを介して前記整流用ダイオードの他端に接続した請求項４に記載の昇圧形ＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027750A JP3582643B2 (ja) | 2000-02-04 | 2000-02-04 | 昇圧形ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027750A JP3582643B2 (ja) | 2000-02-04 | 2000-02-04 | 昇圧形ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001218452A JP2001218452A (ja) | 2001-08-10 |
| JP3582643B2 true JP3582643B2 (ja) | 2004-10-27 |
Family
ID=18553279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000027750A Expired - Lifetime JP3582643B2 (ja) | 2000-02-04 | 2000-02-04 | 昇圧形ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3582643B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2865324B1 (fr) | 2004-01-16 | 2006-02-24 | Agence Spatiale Europeenne | Convertisseur du type a decoupage a elevation de tension a phase minimum et commutateur a la masse |
| JP5097609B2 (ja) * | 2008-04-29 | 2012-12-12 | 新日本無線株式会社 | 昇圧回路 |
| KR101069227B1 (ko) | 2010-02-25 | 2011-09-30 | 성균관대학교산학협력단 | 공진형 소프트 스위칭 부스트 컨버터 |
| KR101161981B1 (ko) | 2010-09-14 | 2012-07-03 | 삼성전기주식회사 | 부스트 컨버터 |
| KR101809099B1 (ko) * | 2010-12-27 | 2018-01-19 | 엘지디스플레이 주식회사 | 디씨-디씨컨버터 및 이를 포함하는 표시장치 |
| KR101193309B1 (ko) | 2011-05-19 | 2012-10-19 | 삼성전기주식회사 | 부스트 컨버터 |
| JP5743269B2 (ja) * | 2011-07-11 | 2015-07-01 | 富士電機株式会社 | 昇降圧型コンバータ |
| US9024609B2 (en) | 2012-07-11 | 2015-05-05 | Pai Capital Llc | Circuit and method for providing hold-up time in a DC-DC converter |
| KR101367953B1 (ko) | 2012-12-21 | 2014-02-26 | 삼성전기주식회사 | 부스트 컨버터 |
| JP6393962B2 (ja) * | 2013-06-25 | 2018-09-26 | サンケン電気株式会社 | スイッチング電源装置 |
| KR101349906B1 (ko) * | 2013-06-27 | 2014-01-14 | 주식회사 인터엠 | 전압 클램프 승압형 부스트 컨버터 |
-
2000
- 2000-02-04 JP JP2000027750A patent/JP3582643B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001218452A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wang et al. | A single switch quadratic boost high step up DC–DC converter | |
| US10581334B2 (en) | DC-DC converter and control method | |
| Shreelakshmi et al. | Design and development of a novel high voltage gain, high-efficiency bidirectional DC–DC converter for storage interface | |
| US8035361B2 (en) | Boost device for voltage boosting | |
| JP3512540B2 (ja) | スイッチング電源及びその制御方法 | |
| EP1742340A1 (en) | Dc/dc converter | |
| JP2010516223A (ja) | スナバを有する電力コンバータ | |
| US9866135B2 (en) | Power conversion device including primary inverter, transformer, secondary converter | |
| JP2011097688A (ja) | 電力変換装置及び電力変換方法 | |
| JP3582643B2 (ja) | 昇圧形ｄｃ−ｄｃコンバータ | |
| US20230025867A1 (en) | Charger capable of bidirectional power transfer | |
| CN115868105A (zh) | 软开关脉冲宽度调制dc-dc功率转换器 | |
| JP3528920B2 (ja) | スイッチング電源装置 | |
| JP3528921B2 (ja) | スイッチング電源装置 | |
| EP2221951B1 (en) | Boost converter for voltage boosting | |
| Wu et al. | Analysis and design for a new ZVS dc–dc converter with active clamping | |
| JP2001298944A (ja) | 直流―直流変換器 | |
| JP3426070B2 (ja) | 共振形フォワードコンバータ | |
| JPH10146048A (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| KR101656021B1 (ko) | 직렬공진형 컨버터 | |
| JP2004153990A (ja) | 力率改善コンバータ | |
| JP3539852B2 (ja) | スイッチング電源 | |
| JPH09252576A (ja) | 直流−直流変換装置のスナバ回路 | |
| Duran et al. | DC-DC converter with bipolar output and its use for connection of a distributed generation system to a bipolar DC grid | |
| JP7489039B2 (ja) | 電力変換装置の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040708 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040721 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3582643 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |