JP3582338B2 - スイッチングユニット、電源装置および電子機器 - Google Patents
スイッチングユニット、電源装置および電子機器 Download PDFInfo
- Publication number
- JP3582338B2 JP3582338B2 JP00046798A JP46798A JP3582338B2 JP 3582338 B2 JP3582338 B2 JP 3582338B2 JP 00046798 A JP00046798 A JP 00046798A JP 46798 A JP46798 A JP 46798A JP 3582338 B2 JP3582338 B2 JP 3582338B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- switch means
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、充電効率を高めることができるスイッチングユニット、電源装置および電子機器に関する。
【０００２】
【従来の技術】
発電機によって発電された交流起電力をコンデンサや電池に充電するための整流回路として、トランジスタ等のスイッチ手段を用いたブリッジ型の整流回路が知られている。このブリッジ型整流回路においては、整流の効率を高めるため、スイッチ手段を発電機の発電状態に応じてオン・オフするようにしている。
ここで、図８は、この種のタイプの充電回路の構成例を示す回路図である。図において、ＡＧは交流発電機であり、当該腕時計の動きに応じた発電を行う。ここで、図９は交流発電機ＡＧとその周辺機構の構成を示す斜視図である。図示のように、交流発電機ＡＧは、ロータ１４とステータ１５を備えており、２極磁化されたディスク状のロータ１４が回転するとステータ１５の出力用コイル１６に起電力が発生し、交流出力が取り出せるようになっている。また、図において、１３は腕時計本体ケース内で旋回運動を行う回転錘であり、１１は回転錘１３の回転運動を発電機ＡＧに伝達する輪列機構である。回転錘１３は腕時計を装着した人の腕の振りに応じて回転し、これに伴って交流発電機ＡＧから起電力が得られるようになっている。
【０００３】
交流発電機ＡＧから出力された交流は、充電回路２４で整流され、大容量コンデンサ５と処理装置９に供給される。処理装置９は、大容量コンデンサ５から放電される電力によって時計装置７を駆動する。
【０００４】
次に、充電回路２４について図８を参照して説明する。この図において、ＮＭＯＳトランジスタＮ１は、コンパレータＣＯＭ３によってオン／オフ制御され、両者によって、電流を一方向にスイッチングする一方向性ユニット１が構成されている。同様にして、２はＰＭＯＳトランジスタＰ１とコンパレータＣＯＭ１によって構成される一方向性ユニット、３はＮＭＯＳトランジスタＮ２とコンパレータＣＯＭ４から構成される一方向性ユニット、４はＰＭＯＳトランジスタＰ２とコンパレータＣＯＭ２から構成される一方向性ユニットである。一方向性ユニット１と２は、接地から正電源に向けて順次直列に接続され、また同様にして一方向性ユニット３と４も接地から正電源に向けて順次直列に接続されている。そして、一方向性ユニット１と２の接続点と、一方向性ユニット３と４の接続点との間に交流発電機ＡＧが接続されている。以上のように、一方向性ユニット１〜４によってブリッジ回路が構成されている。
【０００５】
上記構成において、コンパレータＣＯＭ１は発電機ＡＧの出力端ＡＧ１の電位と正電源Ｖｄｄを比較し、コンパレータＣＯＭ２は発電機ＡＧの出力端ＡＧ２の電位と正電源Ｖｄｄとを比較する。また、コンパレータＣＯＭ３は出力端ＡＧ２の電位と接地電位とを比較し、コンパレータＣＯＭ４は出力端ＡＧ１の電位と接地電位とを比較する。
上述した構成において、交流発電機ＡＧに起電力が発生し、たとえば、端子ＡＧ１が接地に対して正電位となると、コンパレータＣＯＭ４の出力信号がＨレベルになり、ＮＭＯＳトランジスタＮ２はオン状態になる。次に、交流発電機ＡＧの出力端子ＡＧ１の電圧値が、大容量コンデンサ５の端子電圧Ｖｄｄを上回ると、コンパレータＣＯＭ１の出力信号がＬレベルになり、ＰＭＯＳトランジスタＰ１がオン状態になる。この結果、図に矢印で示すように充電電流経路が形成され、一方向性ユニット３、交流発電機ＡＧ、一方向性ユニット２、大容量コンデンサ５という経路で充電電流が流れる。
そして、端子ＡＧ１の電位がＶｄｄを下回ると、コンパレータＣＯＭ１の出力信号がＨレベルになり、ＰＭＯＳトランジスタＰ１がオフ状態になる。この結果、上述の充電経路が遮断される。端子ＡＧ１の電位がＶｄｄを下回ってもＰＭＯＳトランジスタＰ１がオン状態のままだと、大容量コンデンサ５からの放電電流が逆流し、充電効率が悪化するため、端子ＡＧ１の電位がＶｄｄを上回ったときだけ、充電経路が形成されるようになっている。
一方、交流発電機ＡＧから逆方向の起電力が出力され、端子ＡＧ２から接地電位に対して正になると、コンパレータＣＯＭ３の出力信号はＨレベルになり、ＮＭＯＳトランジスタＮ２がオン状態になる。そして、端子ＡＧ２の電位が、大容量コンデンサ５の端子電圧Ｖｄｄを上回ると、コンパレータＣＯＭ２の出力信号がＬレベルになり、ＰＭＯＳトランジスタＰ２がオン状態になる。この結果、一方向性ユニット１、交流発電機ＡＧ、一方向性ユニット４、大容量コンデンサ５という経路で充電電流が流れる。そして、端子ＡＧ２の電位がＶｄｄを下回ると、コンパレータＣＯＭ２の出力信号がＨレベルになり、ＰＭＯＳトランジスタＰ２がオフ状態になる。この結果、上述の充電経路が遮断される。
以上のように一方向性ユニット２、３と一方向性ユニット１、４による整流動作が交互に繰り返され、大容量コンデンサ５に充電がされる。
【０００６】
【発明が解決しようとする課題】
ところで、ダイオード（寄生ダイオードを含む）の両端電圧をコンパレータで比較する構成の一方向性ユニット（例えば、図８の一方向性ユニット２、４）の場合、スイッチ手段であるＭＯＳトランジスタのドレイン、ソース間の導通抵抗（オン抵抗）を、なるべく小さな値となるように設計することが充電経路の損失を低減させ、充電効率を向上させる手法として考えられるが、このオン抵抗が低いため、特に導通電流が小さい場合にはソース−ドレイン間の電圧が低くなり、コンパレータ（ＣＯＭ１またはＣＯＭ２）のしきい値以下になってスイッチ手段はオフ状態になる。そして、スイッチ手段がオフになると、ダイオードの順方向電圧降下によってコンパレータの入力端の電位差が上昇するため、再びスイッチ手段がオン状態になる。以上のようにして、低電流導通時においては、スイッチ手段のオンとオフが頻繁に繰り返されるという現象が生じる。
【０００７】
このため、微少な充電電流に対して、スイッチ手段のドライブ消費電流の方が多くなり、エネルギー効率が逆転してしまう。
例えば、図１０（イ）、（ロ）、（ハ）は、各々図８に示す回路の端子ＡＧ１の電圧、充電電流および制御電流を示しており、この図に示すように、充電電流の小さな期間Ｔｓにおいては、スイッチ手段がオン／オフを繰り返し、制御電流が増えていることが分かる。このように制御電流が増えると、充電電流に対して制御電流の方が大きくなり、エネルギー収支が逆転してしまう。
【０００８】
以上のような現象は、例えば、チョッパ方式で充電を行う場合にパルス状のチョッパ充電電流が生じる際にも現れる。
この発明は、上述した事情に鑑みてなされたもので、例えば、ＭＯＳトランジスタなどのスイッチ手段を用いてスイッチングを行う際のエネルギー収支を改善し、充電効率を高めることができるスイッチングユニット、電源装置およびお電子機器を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、請求項１に記載のスイッチングユニットにおいては、第１のスイッチ手段と、前記第１のスイッチ手段に並列接続され、前記第１のスイッチ手段よりオン抵抗が大きい第２のスイッチ手段と、並列接続された前記第１、第２のスイッチ手段の両端電圧に基づいて前記第１、第２のスイッチ手段のオン、オフを制御し、前記両端電圧が所定値以上になったときに前記第１、第２のスイッチ手段をオンとするように制御する第１の制御手段と、前記両端電圧が前記所定値を上回ってから一定時間の間は、前記第１の制御手段に優先して前記第１のスイッチ手段を強制的にオフにするオフ制御手段とを具備することを特徴とする。
また、請求項２に記載のスイッチングユニットにおいては、第１のスイッチ手段と、前記第１のスイッチ手段に並列接続され、前記第１のスイッチ手段よりオン抵抗が大きい第２のスイッチ手段と、並列接続された前記第１、第２のスイッチ手段の両端電圧に基づいて前記第１、第２のスイッチ手段のオン、オフを制御し、前記両端電圧が所定値以上になったときに前記第１、第２のスイッチ手段をオンとするように制御する第１の制御手段と、前記両端電圧が前記所定値を所定量上回るまでは、前記第１の制御手段に優先して前記第１のスイッチ手段を強制的にオフにするオフ制御手段とを具備することを特徴とする
また、請求項３に記載のスイッチングユニットにおいては、第１のスイッチ手段と、前記第１のスイッチ手段に並列接続され、前記第１のスイッチ手段よりオン抵抗が大きい第２のスイッチ手段と、並列接続された前記第１、第２のスイッチ手段の両端電圧に基づいて前記第１、第２のスイッチ手段のオン、オフを制御し、前記両端電圧が所定値以上になったときに前記第１、第２のスイッチ手段をオンとするように制御する第１の制御手段と、前記両端電圧が前記所定値を上回ったか否かを所定周期毎に判定し、上回った場合には、当該周期において、前記第１の制御手段に優先して前記第１のスイッチ手段を強制的にオフにするオフ制御手段とを具備することを特徴とするスイッチングユニット。
また、請求項４に記載のスイッチングユニットにおいては、前記第１、第２のスイッチ手段に同方向に並列に接続されるダイオードを有することを特徴とする。
また、請求項５に記載のスイッチングユニットにおいては、前記第１、第２のスイッチ手段はＭＯＳトランジスタで構成され、前記ダイオードは前記ＭＯＳトランジスタの寄生ダイオードであることを特徴とする。
また、請求項６に記載の電源装置においては、発電手段と充電手段との間に前記請求項１乃至５いずれかに記載のスイッチングユニットを介挿し、前記発電手段の端子電圧と前記充電手段の端子電圧が前記第１、第２のスイッチ手段の両端に印可されるように構成し、前記第１、第２のスイッチ手段が前記発電手段から前記充電手段に向かう充電経路を構成するようにしたことを特徴とする。
また、請求項７に記載の電源装置においては、前記発電手段は、交流発電機であることを特徴とする。
また、請求項８に記載の電源装置においては、前記発電手段は、太陽電池であることを特徴とする。
また、請求項９に記載の電子機器は、請求項６乃至請求項８いずれかに記載の前記電源装置から電源供給を受ける電子装置を有することを特徴とする。
請求項１０に記載の電子機器は、前記電子装置は、電子式時計であることを特徴とする。
【００１０】
【発明の実施の形態】
Ａ：実施形態の構成
図１は、この発明の一実施形態の構成を示す回路図である。なお、この実施形態は、本発明を電子式の腕時計に適用した実施形態である。また、前述した図８、図９の各部と対応する部分には同一の符号を付けてその説明を省略する。
【００１１】
図１において、Ｐ１Ｌはオン抵抗が小さなＰＭＯＳトランジスタ（スイッチ手段）であり、オン抵抗の大きいＰＭＯＳトランジスタＰ１Ｓ（スイッチ手段）とソースおよびドレインが共通接続されている。すなわち、それぞれの電流経路が並列になるように接続されている。また、Ｐ２Ｌもオン抵抗が小さなＰＭＯＳトランジスタ（スイッチ手段）であり、オン抵抗が大きいＰＭＯＳトランジスタＰ２Ｓ（スイッチ手段）とソースおよびドレインが共通接続されている。すなわち、上記と同様にそれぞれの電流経路が並列接続されている。
【００１２】
ＮＡＮはナンドゲートであり、コンパレータＣＯＭ１とコンパレータＣＯＭ２の出力信号の論理積の反転信号を出力する。ナンドゲートＮＡＮの出力信号φＴは、マスクパルス発生回路２０に出力される。マスクパルス発生回路２０は、図２に示すようにラッチ回路２２とタイマ回路２１によって構成されており、信号φＴとクロック信号ＣＬＫからマスク信号φＴ１を生成する。ここで、タイマ回路２１はリトリガータイプのカウンタで構成されており、信号φＴ１がＨレベルに立ち上がる度にカウント値「０」からカウントを開始する。また、タイマ回路２１は、所定のカウント値に達すると、カウントアップ信号φＴ２をＬレベルにする。
【００１３】
次に、ラッチ回路２２は、信号φＴをラッチする回路であり、このラッチ回路２２で信号φＴがＨレベルに立ち上がると、ラッチ回路２２の出力信号である信号φＴ１がＨレベルになる。これにより、タイマ回路２１がリセットされ、カウントを開始する。このカウントが所定値になると、タイマ回路２１からカウントアップを示す信号φＴ２が出力され、これにより、ラッチ回路２２がリセットされる。このように、タイマ回路２１は、信号φＴが立ち上がってから所定の時間を経時する機能を有し、信号φＴ１は、この所定の時間だけＨレベルになる。
なお、本実施形態においては、クロック信号ＣＬＫは、時計の動作クロック信号を用いる。
【００１４】
次に、図１に示すＯＲ１はコンパレータＣＯＭ１の出力信号φＰ１Ｓと信号φＴ１の論理和をとるオアゲートであり、ＯＲ２はコンパレータＣＯＭ２の出力信号φＰ２Ｓと信号φＴ１の論理和をとるオアゲートである。
【００１５】
Ｂ：実施形態の動作
次に、上述した構成によるこの実施形態の動作について説明する。ここでは、交流発電機ＡＧから起電力が発生し、端子ＡＧ１の電圧が図３（イ）に示すような波形で出力された場合を例にとる。なお、図３に示す時刻ｔ１以前においては、コンパレータＣＯＭ１の出力信号φＰ１ＳがＨレベルにあってＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌがオフ状態にある場合を想定している。
【００１６】
さて、図３（イ）の時刻ｔ１から端子ＡＧ１の電圧が上昇し始め、時刻ｔ２においてＶｄｄに達すると、コンパレータＣＯＭ１の出力信号φＰ１ＳがＬレベルになり、ＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌがオン状態になる。このとき、コンパレータＣＯＭ４の出力信号もＨレベルになるからＮＭＯＳトランジスタＮ２もオン状態になり、大容量コンデンサ５への充電経路が形成される。
【００１７】
また、信号φＰ１ＳがＬレベルになると、ナンドゲートＮＡＮの出力信号φＴがＨレベルになるので、図２に示すラッチ回路２２の出力信号φＴ１がＨレベルになるとともに、タイマ回路２１がカウント動作を開始する。信号φＴ１がＨレベルになると、オアゲートＯＲ１の出力信号φＰ１ＬがＨレベルになり、オン抵抗が小さなＰＭＯＳトランジスタＰ１Ｌがオフ状態になる。この結果、充電経路を構成するスイッチ手段は、ＰＭＯＳトランジスタＰ１ＳとＮＭＯＳトランジスタＮ２になり、コンパレータＣＯＭ１は、ＰＭＯＳトランジスタＰ１Ｓだけのソースとドレイン間の電圧を比較することになる。この場合、ＰＭＯＳトランジスタＰ１Ｓは、オン抵抗が大きいので、その両端電圧は交流発電機ＡＧの起電力が小さい場合でもコンパレータＣＯＭ１のしきい値を下回ることがなく、ＰＭＯＳトランジスタＰ１Ｓはオン状態を維持する。
【００１８】
そして、タイマ回路２１が時刻ｔ３においてカウントアップすると、ラッチ回路２２の出力信号φＴ１がＬレベルになり、ＰＭＯＳトランジスタＰ１Ｌがオン状態になる。このときは、図３（イ）に示すように、端子ＡＧ１の電圧も大きくなっており、ＰＭＯＳトランジスタＰ１Ｌがオン状態になっても、ＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌのソース−ドレイン間の電圧がコンパレータのしきい値を下回ることはない。この実施例においては、タイマー２１のカウント開始からカウントアップまでの時間は、端子ＡＧ１の電圧がＶｄｄを越えてからさらに所定量の電圧上昇が得られる時間を想定して設定されている。
【００１９】
また、図３の時刻ｔ３以後は端子ＡＧ１の電圧が比較的高いが、時刻ｔ４になるとＶｄｄに近い電圧値になる。この結果、ＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌのソース−ドレイン間の電圧がコンパレータＣＯＭ１のしきい値を下回る。このとき、φＰ１Ｓが一旦Ｈレベルになり、ＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌがオフすると、ＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌのソース−ドレイン間電圧が上昇し、再びＬレベルに立ち下がる。これにより、ナンドゲートＮＡＮの出力信号φＴも、一旦ＬレベルになったのちＨレベルになり、図２に示すラッチ回路２２の出力信号φＴ１がＨレベルになるとともに、タイマ回路２１がカウント動作を開始する。すなわち、所定期間信号φＴ１がＨレベルになり、オアゲートＯＲ１の出力信号φＰ１ＬがＨレベルになって、オン抵抗が小さなＰＭＯＳトランジスタＰ１Ｌがオフ状態になる。したがって、上述の場合と同様にして、コンパレータＣＯＭ１は、オン抵抗の大きなＰＭＯＳトランジスタＰ１Ｓだけのソースとドレインの各電位を比較することになる。この結果、交流発電機ＡＧの起電力が弱くてもコンパレータＣＯＭ１の出力信号は反転せず、ＰＭＯＳトランジスタＰ１Ｓはオン状態を維持する。
【００２０】
そして、時刻ｔ５において、端子ＡＧ１の電圧がＶｄｄを下回ると、コンパレータＣＯＭ１の出力信号φＰ１ＳがＨレベルになり、ＰＭＯＳトランジスタＰ１Ｓがオフ状態になる。信号φＰ１ＳはオアゲートＯＲ１を介してＰＭＯＳトランジスタＰ１Ｌのゲートへも供給されるから、信号φＴ１の値に関わらずＰＭＯＳトランジスタＰ１Ｌもオフ状態になる。
【００２１】
以上のように、本実施形態においては、低電流導通時であっても、ＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌ、Ｐ２Ｓ、Ｐ２Ｌがオン／オフを繰り返すことがなく、サージの発生を防止でき、ドライブ電流の増加を抑えることができる。
なお、端子ＡＧ１が接地に対し負になり、端子ＡＧ２が接地に対して正になった場合は、ＰＭＯＳトランジスタＰ２Ｓ、Ｐ２ＬとコンパレータＣＯＭ２が上述と同様の動作を行う。
ここで、図４（イ）、（ロ）、（ハ）に端子ＡＧ１の電圧、充電電流および制御電流を示すが、同図（ロ）に示す充電電流の小さな区間Ｔｓにおいてもサージが発生せず、制御電流が抑えられていることが分かる。図１０と比較するとその差異は明瞭である。
【００２２】
Ｃ：変形例
本発明の適用範囲は、以上の実施形態に限らず、例えば、以下のような種々の変形が可能である。
（１）上述した実施形態は、本願発明を交流発電機の整流回路に適用した例であたが、本願発明は直流電源にも適用することができる。以下にこのような適用例について説明する。
図５は太陽電池を電源にする充電回路の例である。この図においては、太陽電池Ｂによって時計装置などの処理装置３９を動作させる電子機器４０の概要を示してある。この電子機器４０は、太陽電池Ｂからの直流電力を充電装置である大容量コンデンサ５および処理装置３９に供給するための電力供給装置５０を備えている。電力供給装置５０は、太陽電池Ｂに接続された入力端２１と、大容量コンデンサ５に接続された第１の出力端２２と、さらに、処理装置３９に接続された第２の出力端２３とを備えている。第２の出力端２３には、第１の出力端２２、すなわち大容量コンデンサ５に対し、スタートアップ用の抵抗２８が直列に接続され、この抵抗２８と並列にバイパススイッチ５１が接続されている。従って、大容量コンデンサ５の充電レベルが低いときは、大容量コンデンサ５で主に電力が消費されてしまうのを防止するためにスタートアップ用の抵抗２８によって処理装置３９に接続された出力端２３に充分な電圧が発生するようになっている。また、大容量コンデンサ５にある程度の電圧が発生すると、スタートアップ用の抵抗２８をバイパススイッチ５１によってバイパスし、効率よく大容量コンデンサ５の充電ができるようになっている。
【００２３】
本例の処理装置３９には、作動電圧の安定化などのために補助コンデンサ８が並列に接続されている。また、電力供給装置５０の入力端２１と並列に短絡用のスイッチ５２が接続されており、太陽電池Ｂからの入力電圧Ｖ０が高くなりすぎて処理装置３９や大容量コンデンサ５に悪影響を与えるレベルに達すると、太陽電池Ｂからの入力を短絡し、出力電圧Ｖ１が高く成りすぎないようにしている。このような制御を行うために電力供給装置５０は制御回路３７を備えており、この制御回路３７によって入力電圧Ｖ０および大容量コンデンサ５の出力端２３の側の出力電圧Ｖ１が監視され、短絡用スイッチ５２およびバイパス用スイッチ５１を操作できるようになっている。
【００２４】
この電力供給装置４０においては、不連続な光エネルギーを電力に変換する太陽電池Ｂの出力が低下すると大容量コンデンサ５が放電した電力が出力端２２から出力端２３に供給され、処理装置３９が駆動される。この際、大容量コンデンサ５から太陽電池Ｂに電流が流れると、電力が浪費され、また、太陽電池Ｂに損傷を与えるおそれがある。このため、電力供給装置５０には大容量コンデンサ５から太陽電池Ｂに対する逆流防止用の１方向性ユニット３１が設けられている。
【００２５】
本例の１方向性ユニット３１は、入力端２１に供給された太陽電池Ｂの起電圧Ｖ０が大容量コンデンサ５に接続された出力端２２の電圧Ｖ１よりも絶対値で大きいときに電流が流れるように接続されたダイオード３５と、このダイオード３５と並列に接続されたスイッチ３８とを備えており、このスイッチ３８が制御回路３７からの制御信号φ１によって操作されるようになっている。図６に制御信号φ１の例を示している。制御回路３７には、入力端２１の入力電圧Ｖ０と、出力端２２の出力電圧Ｖ１が入力されており、これらの電圧Ｖ０およびＶ１は、ダイオード３５の両端の電圧に相当する。まず、時刻ｔ１に、太陽電池Ｂが発電しておらず、また、大容量コンデンサ５に電荷が蓄積されていないときは、入力電圧Ｖ０および出力電圧Ｖ１は０であり、その差も０となる。このため、制御信号φ１は低レベルに保持されており、スイッチ３８はオフとなっている。制御用の電源が確保できないときにオフするためには、例えば、エンハンスメント形のＭＯＳＦＥＴなどの電界効果型トランジスタスイッチを用いることもできる。
【００２６】
次に、時刻ｔ２に太陽電池Ｂが発電を開始すると入力電圧Ｖ０が増加（マイナス側に）する。したがって、ダイオード３５に電流が流れ、順方向電圧Ｖｆが発生する。このため、ダイオード３５の他端の電圧Ｖ１は、入力電圧Ｖ０よりもプラス側に小さくなる。制御回路３７は、この電位差を検出して時刻ｔ３に制御信号φ１を高レベルにしてスイッチ３８をオンする。この結果、太陽電池Ｂからの電力はダイオード３５をバイパスして流れ、順方向電圧Ｖｆの損失なしに大容量コンデンサ５および処理回路３９に供給される。
【００２７】
また、図５に示すスイッチ３８はオン抵抗が大きく、スイッチ４１はオン抵抗が小さく設定されている。また、ＡＮＤはアンドゲートであり、その出力信号によってスイッチ４１のオン／オフが制御される。
【００２８】
図７は、制御回路３７の構成を示すブロック図であり、この図に示すように制御回路３７は、マスクパルス発生回路２０、コンパレータＣＯＭ６およびインバータ６０を有している。マスクパルス発生回路２０は、前述した図１に示すものと同様の動作を行うものである。また、コンパレータＣＯＭ６は、電圧Ｖ０とＶ１を比較し、その比較結果を信号φ１として出力する。なお、マスクパルス発生回路２０に供給される信号φ１は、前述の信号φＴと同様に機能する。
【００２９】
以上の構成によれば、電圧Ｖ０が電圧Ｖ１を越えた直後においては、スイッチ３８のオン抵抗が小さいために、両者の電位差がコンパレータＣＯＭ６のしきい値を下回り、スイッチ４１がオン／オフを頻繁に繰り返すという状態が発生してしまうが、この例においては、マスクパルス回路２０に動作により、信号φＴ１（ただし、反転信号）が制御され、これにより、電圧Ｖ０とＶ１の電位差が小さいうちはスイッチ４１がオフ状態になるように制御される。したがって、このような状況のときには、オン抵抗の大きなスイッチ３８だけがオン状態となり、前述の実施形態と同様にしてサージが発生せず、制御電流が抑えられる。
【００３０】
（２）上述の実施形態は、電子式の腕時計の例であったが、他の機能をもつ回路等を組み込んでも良い。例えば、ラジオ、ページャ、コンピュータ機能を有する回路等あるいは万歩計、血圧計、携帯電話機能を有する回路を備えていてもよい。
【００３１】
（３）上述した実施形態におけるタイマ回路２１に代えて電圧比較回路を設けてもよい。すなわち、タイマ回路２１は、２つの電圧を比較する際に、一方が他方を越えても当初は僅かに上回るだけであることに着目し、所定量上回るまでの時間を計時している。したがって、２つの電圧の差を直接検出する電圧差検出回路を設け、これによって検出された電圧差が所定量を越えたか否かによってスイッチ手段のオン／オフを制御するようにしてもよい。
【００３２】
また、図１１に示すような回路構成をとっても良い。なお、この図に示す信号において、図２と同様の機能のものについては、同一の符号を付けてある。
図１１に示す９０はラッチ回路、９１はＴ−ＦＦ（トグルフリップフロップ）であり、ＮＯＲはノアゲートである。この図に示す回路においては、信号φＴが立ち上がると、次にくるクロック信号ＣＬＫの立ち下がりエッジまでマスクパルスφＴ１を出力する。したがって、マスクパルスφＴ１を出力した後に、再びφＴがＨレベルに立ち上がった場合には、同様にして再びマスクパルスφＴ１が出力されるようになっている。
すなわち、図１１に示す回路においては、図１２に示すように、クロック信号ＣＬＫの１周期を単位として、その周期の中で信号φＴの立ち上がりが検出されれば、その周期の終了時点までマスクパルスφＴ１を出力する動作を行う。
このような構成によれば、発電機の出力電圧が大容量コンデンサ５の充電電圧を充分に越えるまでの時間が予測できないような場合でも、前者が後者を越えた瞬間には、その度にマスクパルスφＴ１が出力されるから、サージ電流の発生を抑えることができる。
【００３３】
（４）大容量コンデンサ５に代えて電池等の蓄電手段を用いても良い。交流発電機ＡＧについても、本実施形態で示したものに限らず、他の交流発電機を用いても良い。
【００３４】
（５）上述した実施形態は、ＭＯＳトランジスタの寄生ダイオードを用いて一方向性ユニット（電流を一方向に流すユニット）を構成した例であったが、寄生ダイオードを利用せず、別個にダイオードを用いてもよい。さらに、本願発明は、一方向性のユニットに限定せず、双方向に電流を流すスイッチ手段にも適用可能である。
【００３５】
（６）また、本発明が適用される発電機は、上述したものに限らない。すなわち、チョッパ構成としてもよい。この場合には、大容量コンデンサ５の前段に昇圧回路を接続することも可能であり、また、発電機としてゼンマイ式発電機を使用することもできる。なお、チョッパ構成とする場合には、例えば、図１に示すコンパレータＣＯＭ３、ＣＯＭ４の出力信号をチョッパする構成（例えば、これらのコンパレータの出力とクロック信号の論理和をとるオア回路を設ける構成）を設ければよい。
【００３６】
ここで、図１３は、ゼンマイ式発電機を備えた電子制御機械時計の機械構造を示す斜視図である。この腕時計において、ゼンマイ１１０はリューズ（図示せず）に連結されており、リューズを巻くことによって、ゼンマイ１１０に機械エネルギが蓄積されるようになっている。ゼンマイ１１０と発電機１３０のロータ１３１の間には、増速輪列１２０が設けられている。増速輪列１２０は、分針１２４が固定されている二番車１２１、三番車１２２、および秒針１２５が固定されている四番車１２３等から構成されている。そして、この増速輪列１２０によってゼンマイ１１０の運動が発電機１３０のロータ１３１に伝達され、発電が行われるようになっている。ここで、発電機１３０は電磁ブレーキとしても作用し、増速輪列１２０に固定された指針を定速で回転させている。この意味において、発電機１３０は調速機としても機能する。
【００３７】
次に、図１４は、電子制御機械時計の電気的構成を示すブロック図である。図において、チョッパ回路２００は、発電機１３０と整流回路１４０とによって構成されている。発電機１３０の起電圧は、整流回路１４０によって整流され、コンデンサ１５０に充電される。ここで、整流回路１４０は、上述したように、本実施形態の回路をチョッパ構成に変形した回路を用い、発電機１３０は交流発電機ＡＧに代えて用いる。
【００３８】
コンデンサ１５０は、チョッパ回路２００、調速回路１７０、および発振回路１６０に電力を給電している。発振回路１６０は水晶振動子１６１を用いてクロック信号ＣＬＫを生成している。この調速回路１７０において、検出回路１０２が発電機１３０の発電周波数を検出すると、制御回路１０３は、この検出結果に基づいて、ロータ１３１の回転周期がクロック信号ＣＬＫの周期と合うように電磁ブレーキを調整してロータ１３１の回転速度を一定にするように整流回路１４０を制御している。この場合、整流回路１４０は、クロック信号ＣＬＫに基づいて生成された制御信号によって制御される。
【００３９】
ここで、発電機１３０の回転制御は、発電機１３０のコイル両端を短絡可能なスイッチでオン・オフしてチョッパリングすることで行っている。このスイッチは、例えば、上述した実施形態におけるＮチャンネルＭＯＳトランジスタＮ１，Ｎ２（図１参照）が相当する。このチョッパリングによって、スイッチをオンした時には、発電機１３０にショートブレーキが掛かり、かつ発電機１３０のコイルに電気エネルギが蓄積される。一方、スイッチをオフすると、発電機１３０が動作し、コイルに蓄積されていた電気エネルギが開放され起電圧が生じる。この時の起電圧には、スイッチをオフしていた時の電気エネルギが加わるので、その値を高めることができる。このため、発電機１３０をチョッパリングで制御すると、ブレーキ時の発電電力の低下をスイッチオフ時の起電圧の高まり分で補填でき、発電電力を一定以上に保ちながら、制動トルクを増加でき、持続時間の長い電子制御式機械時計を構成することができる。
以上の構成において、発電機１３０の出力電圧が充分に高くない場合にみ、マスクパルスによって整流回路１４０のスイッチ手段のサージ電流を防止することができる。
【００４０】
【発明の効果】
以上説明したように本発明の発明によれば、サージ電流の発生を抑えて、充電効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の構成を示すブロック図である。
【図２】同実施形態におけるマスクパルス回路の構成を示すブロック図である。
【図３】同実施形態の動作を説明するためのタイミングチャートである。
【図４】同実施形態におけるサージの発生状態を説明するための波形図である。
【図５】同実施形態の変形例の構成を示すブロック図である。
【図６】同変形例の動作を説明するためのタイミングチャートである。
【図７】同変形例の制御回路３７の構成を示すブロック図である。
【図８】従来装置の構成を示すブロック図である。
【図９】図９に示す発電器ＡＧの構成を示す斜視図である。
【図１０】図８に示す従来装置のサージの発生状況を示す波形図である。
【図１１】本発明の他の変形例を示すブロック図である。
【図１２】図１１に示す変形例の動作を説明するための波形図である。
【図１３】本発明のその他の変形例における発電機部分の外観構成を示す斜視図である。
【図１４】図１１に示す変形例の電気的構成を示すブロック図である。
【符号の説明】
ＣＯＭ１ コンパレータ
ＣＯＭ２ コンパレータ
ＣＯＭ６ コンパレータ
Ｐ１Ｓ ＰＭＯＳトランジスタ
Ｐ１Ｌ ＰＭＯＳトランジスタ
Ｐ２Ｓ ＰＭＯＳトランジスタ
Ｐ２Ｌ ＰＭＯＳトランジスタ
ＯＲ１、ＯＲ２ オアゲート
ＮＡＮ ナンドゲート
２０ マスクパルス発生回路
２１ タイマ回路
２２ ラッチ回路
３８ スイッチ
４１ スイッチ
【発明の属する技術分野】
本発明は、充電効率を高めることができるスイッチングユニット、電源装置および電子機器に関する。
【０００２】
【従来の技術】
発電機によって発電された交流起電力をコンデンサや電池に充電するための整流回路として、トランジスタ等のスイッチ手段を用いたブリッジ型の整流回路が知られている。このブリッジ型整流回路においては、整流の効率を高めるため、スイッチ手段を発電機の発電状態に応じてオン・オフするようにしている。
ここで、図８は、この種のタイプの充電回路の構成例を示す回路図である。図において、ＡＧは交流発電機であり、当該腕時計の動きに応じた発電を行う。ここで、図９は交流発電機ＡＧとその周辺機構の構成を示す斜視図である。図示のように、交流発電機ＡＧは、ロータ１４とステータ１５を備えており、２極磁化されたディスク状のロータ１４が回転するとステータ１５の出力用コイル１６に起電力が発生し、交流出力が取り出せるようになっている。また、図において、１３は腕時計本体ケース内で旋回運動を行う回転錘であり、１１は回転錘１３の回転運動を発電機ＡＧに伝達する輪列機構である。回転錘１３は腕時計を装着した人の腕の振りに応じて回転し、これに伴って交流発電機ＡＧから起電力が得られるようになっている。
【０００３】
交流発電機ＡＧから出力された交流は、充電回路２４で整流され、大容量コンデンサ５と処理装置９に供給される。処理装置９は、大容量コンデンサ５から放電される電力によって時計装置７を駆動する。
【０００４】
次に、充電回路２４について図８を参照して説明する。この図において、ＮＭＯＳトランジスタＮ１は、コンパレータＣＯＭ３によってオン／オフ制御され、両者によって、電流を一方向にスイッチングする一方向性ユニット１が構成されている。同様にして、２はＰＭＯＳトランジスタＰ１とコンパレータＣＯＭ１によって構成される一方向性ユニット、３はＮＭＯＳトランジスタＮ２とコンパレータＣＯＭ４から構成される一方向性ユニット、４はＰＭＯＳトランジスタＰ２とコンパレータＣＯＭ２から構成される一方向性ユニットである。一方向性ユニット１と２は、接地から正電源に向けて順次直列に接続され、また同様にして一方向性ユニット３と４も接地から正電源に向けて順次直列に接続されている。そして、一方向性ユニット１と２の接続点と、一方向性ユニット３と４の接続点との間に交流発電機ＡＧが接続されている。以上のように、一方向性ユニット１〜４によってブリッジ回路が構成されている。
【０００５】
上記構成において、コンパレータＣＯＭ１は発電機ＡＧの出力端ＡＧ１の電位と正電源Ｖｄｄを比較し、コンパレータＣＯＭ２は発電機ＡＧの出力端ＡＧ２の電位と正電源Ｖｄｄとを比較する。また、コンパレータＣＯＭ３は出力端ＡＧ２の電位と接地電位とを比較し、コンパレータＣＯＭ４は出力端ＡＧ１の電位と接地電位とを比較する。
上述した構成において、交流発電機ＡＧに起電力が発生し、たとえば、端子ＡＧ１が接地に対して正電位となると、コンパレータＣＯＭ４の出力信号がＨレベルになり、ＮＭＯＳトランジスタＮ２はオン状態になる。次に、交流発電機ＡＧの出力端子ＡＧ１の電圧値が、大容量コンデンサ５の端子電圧Ｖｄｄを上回ると、コンパレータＣＯＭ１の出力信号がＬレベルになり、ＰＭＯＳトランジスタＰ１がオン状態になる。この結果、図に矢印で示すように充電電流経路が形成され、一方向性ユニット３、交流発電機ＡＧ、一方向性ユニット２、大容量コンデンサ５という経路で充電電流が流れる。
そして、端子ＡＧ１の電位がＶｄｄを下回ると、コンパレータＣＯＭ１の出力信号がＨレベルになり、ＰＭＯＳトランジスタＰ１がオフ状態になる。この結果、上述の充電経路が遮断される。端子ＡＧ１の電位がＶｄｄを下回ってもＰＭＯＳトランジスタＰ１がオン状態のままだと、大容量コンデンサ５からの放電電流が逆流し、充電効率が悪化するため、端子ＡＧ１の電位がＶｄｄを上回ったときだけ、充電経路が形成されるようになっている。
一方、交流発電機ＡＧから逆方向の起電力が出力され、端子ＡＧ２から接地電位に対して正になると、コンパレータＣＯＭ３の出力信号はＨレベルになり、ＮＭＯＳトランジスタＮ２がオン状態になる。そして、端子ＡＧ２の電位が、大容量コンデンサ５の端子電圧Ｖｄｄを上回ると、コンパレータＣＯＭ２の出力信号がＬレベルになり、ＰＭＯＳトランジスタＰ２がオン状態になる。この結果、一方向性ユニット１、交流発電機ＡＧ、一方向性ユニット４、大容量コンデンサ５という経路で充電電流が流れる。そして、端子ＡＧ２の電位がＶｄｄを下回ると、コンパレータＣＯＭ２の出力信号がＨレベルになり、ＰＭＯＳトランジスタＰ２がオフ状態になる。この結果、上述の充電経路が遮断される。
以上のように一方向性ユニット２、３と一方向性ユニット１、４による整流動作が交互に繰り返され、大容量コンデンサ５に充電がされる。
【０００６】
【発明が解決しようとする課題】
ところで、ダイオード（寄生ダイオードを含む）の両端電圧をコンパレータで比較する構成の一方向性ユニット（例えば、図８の一方向性ユニット２、４）の場合、スイッチ手段であるＭＯＳトランジスタのドレイン、ソース間の導通抵抗（オン抵抗）を、なるべく小さな値となるように設計することが充電経路の損失を低減させ、充電効率を向上させる手法として考えられるが、このオン抵抗が低いため、特に導通電流が小さい場合にはソース−ドレイン間の電圧が低くなり、コンパレータ（ＣＯＭ１またはＣＯＭ２）のしきい値以下になってスイッチ手段はオフ状態になる。そして、スイッチ手段がオフになると、ダイオードの順方向電圧降下によってコンパレータの入力端の電位差が上昇するため、再びスイッチ手段がオン状態になる。以上のようにして、低電流導通時においては、スイッチ手段のオンとオフが頻繁に繰り返されるという現象が生じる。
【０００７】
このため、微少な充電電流に対して、スイッチ手段のドライブ消費電流の方が多くなり、エネルギー効率が逆転してしまう。
例えば、図１０（イ）、（ロ）、（ハ）は、各々図８に示す回路の端子ＡＧ１の電圧、充電電流および制御電流を示しており、この図に示すように、充電電流の小さな期間Ｔｓにおいては、スイッチ手段がオン／オフを繰り返し、制御電流が増えていることが分かる。このように制御電流が増えると、充電電流に対して制御電流の方が大きくなり、エネルギー収支が逆転してしまう。
【０００８】
以上のような現象は、例えば、チョッパ方式で充電を行う場合にパルス状のチョッパ充電電流が生じる際にも現れる。
この発明は、上述した事情に鑑みてなされたもので、例えば、ＭＯＳトランジスタなどのスイッチ手段を用いてスイッチングを行う際のエネルギー収支を改善し、充電効率を高めることができるスイッチングユニット、電源装置およびお電子機器を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、請求項１に記載のスイッチングユニットにおいては、第１のスイッチ手段と、前記第１のスイッチ手段に並列接続され、前記第１のスイッチ手段よりオン抵抗が大きい第２のスイッチ手段と、並列接続された前記第１、第２のスイッチ手段の両端電圧に基づいて前記第１、第２のスイッチ手段のオン、オフを制御し、前記両端電圧が所定値以上になったときに前記第１、第２のスイッチ手段をオンとするように制御する第１の制御手段と、前記両端電圧が前記所定値を上回ってから一定時間の間は、前記第１の制御手段に優先して前記第１のスイッチ手段を強制的にオフにするオフ制御手段とを具備することを特徴とする。
また、請求項２に記載のスイッチングユニットにおいては、第１のスイッチ手段と、前記第１のスイッチ手段に並列接続され、前記第１のスイッチ手段よりオン抵抗が大きい第２のスイッチ手段と、並列接続された前記第１、第２のスイッチ手段の両端電圧に基づいて前記第１、第２のスイッチ手段のオン、オフを制御し、前記両端電圧が所定値以上になったときに前記第１、第２のスイッチ手段をオンとするように制御する第１の制御手段と、前記両端電圧が前記所定値を所定量上回るまでは、前記第１の制御手段に優先して前記第１のスイッチ手段を強制的にオフにするオフ制御手段とを具備することを特徴とする
また、請求項３に記載のスイッチングユニットにおいては、第１のスイッチ手段と、前記第１のスイッチ手段に並列接続され、前記第１のスイッチ手段よりオン抵抗が大きい第２のスイッチ手段と、並列接続された前記第１、第２のスイッチ手段の両端電圧に基づいて前記第１、第２のスイッチ手段のオン、オフを制御し、前記両端電圧が所定値以上になったときに前記第１、第２のスイッチ手段をオンとするように制御する第１の制御手段と、前記両端電圧が前記所定値を上回ったか否かを所定周期毎に判定し、上回った場合には、当該周期において、前記第１の制御手段に優先して前記第１のスイッチ手段を強制的にオフにするオフ制御手段とを具備することを特徴とするスイッチングユニット。
また、請求項４に記載のスイッチングユニットにおいては、前記第１、第２のスイッチ手段に同方向に並列に接続されるダイオードを有することを特徴とする。
また、請求項５に記載のスイッチングユニットにおいては、前記第１、第２のスイッチ手段はＭＯＳトランジスタで構成され、前記ダイオードは前記ＭＯＳトランジスタの寄生ダイオードであることを特徴とする。
また、請求項６に記載の電源装置においては、発電手段と充電手段との間に前記請求項１乃至５いずれかに記載のスイッチングユニットを介挿し、前記発電手段の端子電圧と前記充電手段の端子電圧が前記第１、第２のスイッチ手段の両端に印可されるように構成し、前記第１、第２のスイッチ手段が前記発電手段から前記充電手段に向かう充電経路を構成するようにしたことを特徴とする。
また、請求項７に記載の電源装置においては、前記発電手段は、交流発電機であることを特徴とする。
また、請求項８に記載の電源装置においては、前記発電手段は、太陽電池であることを特徴とする。
また、請求項９に記載の電子機器は、請求項６乃至請求項８いずれかに記載の前記電源装置から電源供給を受ける電子装置を有することを特徴とする。
請求項１０に記載の電子機器は、前記電子装置は、電子式時計であることを特徴とする。
【００１０】
【発明の実施の形態】
Ａ：実施形態の構成
図１は、この発明の一実施形態の構成を示す回路図である。なお、この実施形態は、本発明を電子式の腕時計に適用した実施形態である。また、前述した図８、図９の各部と対応する部分には同一の符号を付けてその説明を省略する。
【００１１】
図１において、Ｐ１Ｌはオン抵抗が小さなＰＭＯＳトランジスタ（スイッチ手段）であり、オン抵抗の大きいＰＭＯＳトランジスタＰ１Ｓ（スイッチ手段）とソースおよびドレインが共通接続されている。すなわち、それぞれの電流経路が並列になるように接続されている。また、Ｐ２Ｌもオン抵抗が小さなＰＭＯＳトランジスタ（スイッチ手段）であり、オン抵抗が大きいＰＭＯＳトランジスタＰ２Ｓ（スイッチ手段）とソースおよびドレインが共通接続されている。すなわち、上記と同様にそれぞれの電流経路が並列接続されている。
【００１２】
ＮＡＮはナンドゲートであり、コンパレータＣＯＭ１とコンパレータＣＯＭ２の出力信号の論理積の反転信号を出力する。ナンドゲートＮＡＮの出力信号φＴは、マスクパルス発生回路２０に出力される。マスクパルス発生回路２０は、図２に示すようにラッチ回路２２とタイマ回路２１によって構成されており、信号φＴとクロック信号ＣＬＫからマスク信号φＴ１を生成する。ここで、タイマ回路２１はリトリガータイプのカウンタで構成されており、信号φＴ１がＨレベルに立ち上がる度にカウント値「０」からカウントを開始する。また、タイマ回路２１は、所定のカウント値に達すると、カウントアップ信号φＴ２をＬレベルにする。
【００１３】
次に、ラッチ回路２２は、信号φＴをラッチする回路であり、このラッチ回路２２で信号φＴがＨレベルに立ち上がると、ラッチ回路２２の出力信号である信号φＴ１がＨレベルになる。これにより、タイマ回路２１がリセットされ、カウントを開始する。このカウントが所定値になると、タイマ回路２１からカウントアップを示す信号φＴ２が出力され、これにより、ラッチ回路２２がリセットされる。このように、タイマ回路２１は、信号φＴが立ち上がってから所定の時間を経時する機能を有し、信号φＴ１は、この所定の時間だけＨレベルになる。
なお、本実施形態においては、クロック信号ＣＬＫは、時計の動作クロック信号を用いる。
【００１４】
次に、図１に示すＯＲ１はコンパレータＣＯＭ１の出力信号φＰ１Ｓと信号φＴ１の論理和をとるオアゲートであり、ＯＲ２はコンパレータＣＯＭ２の出力信号φＰ２Ｓと信号φＴ１の論理和をとるオアゲートである。
【００１５】
Ｂ：実施形態の動作
次に、上述した構成によるこの実施形態の動作について説明する。ここでは、交流発電機ＡＧから起電力が発生し、端子ＡＧ１の電圧が図３（イ）に示すような波形で出力された場合を例にとる。なお、図３に示す時刻ｔ１以前においては、コンパレータＣＯＭ１の出力信号φＰ１ＳがＨレベルにあってＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌがオフ状態にある場合を想定している。
【００１６】
さて、図３（イ）の時刻ｔ１から端子ＡＧ１の電圧が上昇し始め、時刻ｔ２においてＶｄｄに達すると、コンパレータＣＯＭ１の出力信号φＰ１ＳがＬレベルになり、ＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌがオン状態になる。このとき、コンパレータＣＯＭ４の出力信号もＨレベルになるからＮＭＯＳトランジスタＮ２もオン状態になり、大容量コンデンサ５への充電経路が形成される。
【００１７】
また、信号φＰ１ＳがＬレベルになると、ナンドゲートＮＡＮの出力信号φＴがＨレベルになるので、図２に示すラッチ回路２２の出力信号φＴ１がＨレベルになるとともに、タイマ回路２１がカウント動作を開始する。信号φＴ１がＨレベルになると、オアゲートＯＲ１の出力信号φＰ１ＬがＨレベルになり、オン抵抗が小さなＰＭＯＳトランジスタＰ１Ｌがオフ状態になる。この結果、充電経路を構成するスイッチ手段は、ＰＭＯＳトランジスタＰ１ＳとＮＭＯＳトランジスタＮ２になり、コンパレータＣＯＭ１は、ＰＭＯＳトランジスタＰ１Ｓだけのソースとドレイン間の電圧を比較することになる。この場合、ＰＭＯＳトランジスタＰ１Ｓは、オン抵抗が大きいので、その両端電圧は交流発電機ＡＧの起電力が小さい場合でもコンパレータＣＯＭ１のしきい値を下回ることがなく、ＰＭＯＳトランジスタＰ１Ｓはオン状態を維持する。
【００１８】
そして、タイマ回路２１が時刻ｔ３においてカウントアップすると、ラッチ回路２２の出力信号φＴ１がＬレベルになり、ＰＭＯＳトランジスタＰ１Ｌがオン状態になる。このときは、図３（イ）に示すように、端子ＡＧ１の電圧も大きくなっており、ＰＭＯＳトランジスタＰ１Ｌがオン状態になっても、ＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌのソース−ドレイン間の電圧がコンパレータのしきい値を下回ることはない。この実施例においては、タイマー２１のカウント開始からカウントアップまでの時間は、端子ＡＧ１の電圧がＶｄｄを越えてからさらに所定量の電圧上昇が得られる時間を想定して設定されている。
【００１９】
また、図３の時刻ｔ３以後は端子ＡＧ１の電圧が比較的高いが、時刻ｔ４になるとＶｄｄに近い電圧値になる。この結果、ＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌのソース−ドレイン間の電圧がコンパレータＣＯＭ１のしきい値を下回る。このとき、φＰ１Ｓが一旦Ｈレベルになり、ＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌがオフすると、ＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌのソース−ドレイン間電圧が上昇し、再びＬレベルに立ち下がる。これにより、ナンドゲートＮＡＮの出力信号φＴも、一旦ＬレベルになったのちＨレベルになり、図２に示すラッチ回路２２の出力信号φＴ１がＨレベルになるとともに、タイマ回路２１がカウント動作を開始する。すなわち、所定期間信号φＴ１がＨレベルになり、オアゲートＯＲ１の出力信号φＰ１ＬがＨレベルになって、オン抵抗が小さなＰＭＯＳトランジスタＰ１Ｌがオフ状態になる。したがって、上述の場合と同様にして、コンパレータＣＯＭ１は、オン抵抗の大きなＰＭＯＳトランジスタＰ１Ｓだけのソースとドレインの各電位を比較することになる。この結果、交流発電機ＡＧの起電力が弱くてもコンパレータＣＯＭ１の出力信号は反転せず、ＰＭＯＳトランジスタＰ１Ｓはオン状態を維持する。
【００２０】
そして、時刻ｔ５において、端子ＡＧ１の電圧がＶｄｄを下回ると、コンパレータＣＯＭ１の出力信号φＰ１ＳがＨレベルになり、ＰＭＯＳトランジスタＰ１Ｓがオフ状態になる。信号φＰ１ＳはオアゲートＯＲ１を介してＰＭＯＳトランジスタＰ１Ｌのゲートへも供給されるから、信号φＴ１の値に関わらずＰＭＯＳトランジスタＰ１Ｌもオフ状態になる。
【００２１】
以上のように、本実施形態においては、低電流導通時であっても、ＰＭＯＳトランジスタＰ１Ｓ、Ｐ１Ｌ、Ｐ２Ｓ、Ｐ２Ｌがオン／オフを繰り返すことがなく、サージの発生を防止でき、ドライブ電流の増加を抑えることができる。
なお、端子ＡＧ１が接地に対し負になり、端子ＡＧ２が接地に対して正になった場合は、ＰＭＯＳトランジスタＰ２Ｓ、Ｐ２ＬとコンパレータＣＯＭ２が上述と同様の動作を行う。
ここで、図４（イ）、（ロ）、（ハ）に端子ＡＧ１の電圧、充電電流および制御電流を示すが、同図（ロ）に示す充電電流の小さな区間Ｔｓにおいてもサージが発生せず、制御電流が抑えられていることが分かる。図１０と比較するとその差異は明瞭である。
【００２２】
Ｃ：変形例
本発明の適用範囲は、以上の実施形態に限らず、例えば、以下のような種々の変形が可能である。
（１）上述した実施形態は、本願発明を交流発電機の整流回路に適用した例であたが、本願発明は直流電源にも適用することができる。以下にこのような適用例について説明する。
図５は太陽電池を電源にする充電回路の例である。この図においては、太陽電池Ｂによって時計装置などの処理装置３９を動作させる電子機器４０の概要を示してある。この電子機器４０は、太陽電池Ｂからの直流電力を充電装置である大容量コンデンサ５および処理装置３９に供給するための電力供給装置５０を備えている。電力供給装置５０は、太陽電池Ｂに接続された入力端２１と、大容量コンデンサ５に接続された第１の出力端２２と、さらに、処理装置３９に接続された第２の出力端２３とを備えている。第２の出力端２３には、第１の出力端２２、すなわち大容量コンデンサ５に対し、スタートアップ用の抵抗２８が直列に接続され、この抵抗２８と並列にバイパススイッチ５１が接続されている。従って、大容量コンデンサ５の充電レベルが低いときは、大容量コンデンサ５で主に電力が消費されてしまうのを防止するためにスタートアップ用の抵抗２８によって処理装置３９に接続された出力端２３に充分な電圧が発生するようになっている。また、大容量コンデンサ５にある程度の電圧が発生すると、スタートアップ用の抵抗２８をバイパススイッチ５１によってバイパスし、効率よく大容量コンデンサ５の充電ができるようになっている。
【００２３】
本例の処理装置３９には、作動電圧の安定化などのために補助コンデンサ８が並列に接続されている。また、電力供給装置５０の入力端２１と並列に短絡用のスイッチ５２が接続されており、太陽電池Ｂからの入力電圧Ｖ０が高くなりすぎて処理装置３９や大容量コンデンサ５に悪影響を与えるレベルに達すると、太陽電池Ｂからの入力を短絡し、出力電圧Ｖ１が高く成りすぎないようにしている。このような制御を行うために電力供給装置５０は制御回路３７を備えており、この制御回路３７によって入力電圧Ｖ０および大容量コンデンサ５の出力端２３の側の出力電圧Ｖ１が監視され、短絡用スイッチ５２およびバイパス用スイッチ５１を操作できるようになっている。
【００２４】
この電力供給装置４０においては、不連続な光エネルギーを電力に変換する太陽電池Ｂの出力が低下すると大容量コンデンサ５が放電した電力が出力端２２から出力端２３に供給され、処理装置３９が駆動される。この際、大容量コンデンサ５から太陽電池Ｂに電流が流れると、電力が浪費され、また、太陽電池Ｂに損傷を与えるおそれがある。このため、電力供給装置５０には大容量コンデンサ５から太陽電池Ｂに対する逆流防止用の１方向性ユニット３１が設けられている。
【００２５】
本例の１方向性ユニット３１は、入力端２１に供給された太陽電池Ｂの起電圧Ｖ０が大容量コンデンサ５に接続された出力端２２の電圧Ｖ１よりも絶対値で大きいときに電流が流れるように接続されたダイオード３５と、このダイオード３５と並列に接続されたスイッチ３８とを備えており、このスイッチ３８が制御回路３７からの制御信号φ１によって操作されるようになっている。図６に制御信号φ１の例を示している。制御回路３７には、入力端２１の入力電圧Ｖ０と、出力端２２の出力電圧Ｖ１が入力されており、これらの電圧Ｖ０およびＶ１は、ダイオード３５の両端の電圧に相当する。まず、時刻ｔ１に、太陽電池Ｂが発電しておらず、また、大容量コンデンサ５に電荷が蓄積されていないときは、入力電圧Ｖ０および出力電圧Ｖ１は０であり、その差も０となる。このため、制御信号φ１は低レベルに保持されており、スイッチ３８はオフとなっている。制御用の電源が確保できないときにオフするためには、例えば、エンハンスメント形のＭＯＳＦＥＴなどの電界効果型トランジスタスイッチを用いることもできる。
【００２６】
次に、時刻ｔ２に太陽電池Ｂが発電を開始すると入力電圧Ｖ０が増加（マイナス側に）する。したがって、ダイオード３５に電流が流れ、順方向電圧Ｖｆが発生する。このため、ダイオード３５の他端の電圧Ｖ１は、入力電圧Ｖ０よりもプラス側に小さくなる。制御回路３７は、この電位差を検出して時刻ｔ３に制御信号φ１を高レベルにしてスイッチ３８をオンする。この結果、太陽電池Ｂからの電力はダイオード３５をバイパスして流れ、順方向電圧Ｖｆの損失なしに大容量コンデンサ５および処理回路３９に供給される。
【００２７】
また、図５に示すスイッチ３８はオン抵抗が大きく、スイッチ４１はオン抵抗が小さく設定されている。また、ＡＮＤはアンドゲートであり、その出力信号によってスイッチ４１のオン／オフが制御される。
【００２８】
図７は、制御回路３７の構成を示すブロック図であり、この図に示すように制御回路３７は、マスクパルス発生回路２０、コンパレータＣＯＭ６およびインバータ６０を有している。マスクパルス発生回路２０は、前述した図１に示すものと同様の動作を行うものである。また、コンパレータＣＯＭ６は、電圧Ｖ０とＶ１を比較し、その比較結果を信号φ１として出力する。なお、マスクパルス発生回路２０に供給される信号φ１は、前述の信号φＴと同様に機能する。
【００２９】
以上の構成によれば、電圧Ｖ０が電圧Ｖ１を越えた直後においては、スイッチ３８のオン抵抗が小さいために、両者の電位差がコンパレータＣＯＭ６のしきい値を下回り、スイッチ４１がオン／オフを頻繁に繰り返すという状態が発生してしまうが、この例においては、マスクパルス回路２０に動作により、信号φＴ１（ただし、反転信号）が制御され、これにより、電圧Ｖ０とＶ１の電位差が小さいうちはスイッチ４１がオフ状態になるように制御される。したがって、このような状況のときには、オン抵抗の大きなスイッチ３８だけがオン状態となり、前述の実施形態と同様にしてサージが発生せず、制御電流が抑えられる。
【００３０】
（２）上述の実施形態は、電子式の腕時計の例であったが、他の機能をもつ回路等を組み込んでも良い。例えば、ラジオ、ページャ、コンピュータ機能を有する回路等あるいは万歩計、血圧計、携帯電話機能を有する回路を備えていてもよい。
【００３１】
（３）上述した実施形態におけるタイマ回路２１に代えて電圧比較回路を設けてもよい。すなわち、タイマ回路２１は、２つの電圧を比較する際に、一方が他方を越えても当初は僅かに上回るだけであることに着目し、所定量上回るまでの時間を計時している。したがって、２つの電圧の差を直接検出する電圧差検出回路を設け、これによって検出された電圧差が所定量を越えたか否かによってスイッチ手段のオン／オフを制御するようにしてもよい。
【００３２】
また、図１１に示すような回路構成をとっても良い。なお、この図に示す信号において、図２と同様の機能のものについては、同一の符号を付けてある。
図１１に示す９０はラッチ回路、９１はＴ−ＦＦ（トグルフリップフロップ）であり、ＮＯＲはノアゲートである。この図に示す回路においては、信号φＴが立ち上がると、次にくるクロック信号ＣＬＫの立ち下がりエッジまでマスクパルスφＴ１を出力する。したがって、マスクパルスφＴ１を出力した後に、再びφＴがＨレベルに立ち上がった場合には、同様にして再びマスクパルスφＴ１が出力されるようになっている。
すなわち、図１１に示す回路においては、図１２に示すように、クロック信号ＣＬＫの１周期を単位として、その周期の中で信号φＴの立ち上がりが検出されれば、その周期の終了時点までマスクパルスφＴ１を出力する動作を行う。
このような構成によれば、発電機の出力電圧が大容量コンデンサ５の充電電圧を充分に越えるまでの時間が予測できないような場合でも、前者が後者を越えた瞬間には、その度にマスクパルスφＴ１が出力されるから、サージ電流の発生を抑えることができる。
【００３３】
（４）大容量コンデンサ５に代えて電池等の蓄電手段を用いても良い。交流発電機ＡＧについても、本実施形態で示したものに限らず、他の交流発電機を用いても良い。
【００３４】
（５）上述した実施形態は、ＭＯＳトランジスタの寄生ダイオードを用いて一方向性ユニット（電流を一方向に流すユニット）を構成した例であったが、寄生ダイオードを利用せず、別個にダイオードを用いてもよい。さらに、本願発明は、一方向性のユニットに限定せず、双方向に電流を流すスイッチ手段にも適用可能である。
【００３５】
（６）また、本発明が適用される発電機は、上述したものに限らない。すなわち、チョッパ構成としてもよい。この場合には、大容量コンデンサ５の前段に昇圧回路を接続することも可能であり、また、発電機としてゼンマイ式発電機を使用することもできる。なお、チョッパ構成とする場合には、例えば、図１に示すコンパレータＣＯＭ３、ＣＯＭ４の出力信号をチョッパする構成（例えば、これらのコンパレータの出力とクロック信号の論理和をとるオア回路を設ける構成）を設ければよい。
【００３６】
ここで、図１３は、ゼンマイ式発電機を備えた電子制御機械時計の機械構造を示す斜視図である。この腕時計において、ゼンマイ１１０はリューズ（図示せず）に連結されており、リューズを巻くことによって、ゼンマイ１１０に機械エネルギが蓄積されるようになっている。ゼンマイ１１０と発電機１３０のロータ１３１の間には、増速輪列１２０が設けられている。増速輪列１２０は、分針１２４が固定されている二番車１２１、三番車１２２、および秒針１２５が固定されている四番車１２３等から構成されている。そして、この増速輪列１２０によってゼンマイ１１０の運動が発電機１３０のロータ１３１に伝達され、発電が行われるようになっている。ここで、発電機１３０は電磁ブレーキとしても作用し、増速輪列１２０に固定された指針を定速で回転させている。この意味において、発電機１３０は調速機としても機能する。
【００３７】
次に、図１４は、電子制御機械時計の電気的構成を示すブロック図である。図において、チョッパ回路２００は、発電機１３０と整流回路１４０とによって構成されている。発電機１３０の起電圧は、整流回路１４０によって整流され、コンデンサ１５０に充電される。ここで、整流回路１４０は、上述したように、本実施形態の回路をチョッパ構成に変形した回路を用い、発電機１３０は交流発電機ＡＧに代えて用いる。
【００３８】
コンデンサ１５０は、チョッパ回路２００、調速回路１７０、および発振回路１６０に電力を給電している。発振回路１６０は水晶振動子１６１を用いてクロック信号ＣＬＫを生成している。この調速回路１７０において、検出回路１０２が発電機１３０の発電周波数を検出すると、制御回路１０３は、この検出結果に基づいて、ロータ１３１の回転周期がクロック信号ＣＬＫの周期と合うように電磁ブレーキを調整してロータ１３１の回転速度を一定にするように整流回路１４０を制御している。この場合、整流回路１４０は、クロック信号ＣＬＫに基づいて生成された制御信号によって制御される。
【００３９】
ここで、発電機１３０の回転制御は、発電機１３０のコイル両端を短絡可能なスイッチでオン・オフしてチョッパリングすることで行っている。このスイッチは、例えば、上述した実施形態におけるＮチャンネルＭＯＳトランジスタＮ１，Ｎ２（図１参照）が相当する。このチョッパリングによって、スイッチをオンした時には、発電機１３０にショートブレーキが掛かり、かつ発電機１３０のコイルに電気エネルギが蓄積される。一方、スイッチをオフすると、発電機１３０が動作し、コイルに蓄積されていた電気エネルギが開放され起電圧が生じる。この時の起電圧には、スイッチをオフしていた時の電気エネルギが加わるので、その値を高めることができる。このため、発電機１３０をチョッパリングで制御すると、ブレーキ時の発電電力の低下をスイッチオフ時の起電圧の高まり分で補填でき、発電電力を一定以上に保ちながら、制動トルクを増加でき、持続時間の長い電子制御式機械時計を構成することができる。
以上の構成において、発電機１３０の出力電圧が充分に高くない場合にみ、マスクパルスによって整流回路１４０のスイッチ手段のサージ電流を防止することができる。
【００４０】
【発明の効果】
以上説明したように本発明の発明によれば、サージ電流の発生を抑えて、充電効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の構成を示すブロック図である。
【図２】同実施形態におけるマスクパルス回路の構成を示すブロック図である。
【図３】同実施形態の動作を説明するためのタイミングチャートである。
【図４】同実施形態におけるサージの発生状態を説明するための波形図である。
【図５】同実施形態の変形例の構成を示すブロック図である。
【図６】同変形例の動作を説明するためのタイミングチャートである。
【図７】同変形例の制御回路３７の構成を示すブロック図である。
【図８】従来装置の構成を示すブロック図である。
【図９】図９に示す発電器ＡＧの構成を示す斜視図である。
【図１０】図８に示す従来装置のサージの発生状況を示す波形図である。
【図１１】本発明の他の変形例を示すブロック図である。
【図１２】図１１に示す変形例の動作を説明するための波形図である。
【図１３】本発明のその他の変形例における発電機部分の外観構成を示す斜視図である。
【図１４】図１１に示す変形例の電気的構成を示すブロック図である。
【符号の説明】
ＣＯＭ１ コンパレータ
ＣＯＭ２ コンパレータ
ＣＯＭ６ コンパレータ
Ｐ１Ｓ ＰＭＯＳトランジスタ
Ｐ１Ｌ ＰＭＯＳトランジスタ
Ｐ２Ｓ ＰＭＯＳトランジスタ
Ｐ２Ｌ ＰＭＯＳトランジスタ
ＯＲ１、ＯＲ２ オアゲート
ＮＡＮ ナンドゲート
２０ マスクパルス発生回路
２１ タイマ回路
２２ ラッチ回路
３８ スイッチ
４１ スイッチ
Claims (10)
- 第１のスイッチ手段と、
前記第１のスイッチ手段に並列接続され、前記第１のスイッチ手段よりオン抵抗が大きい第２のスイッチ手段と、
並列接続された前記第１、第２のスイッチ手段の両端電圧に基づいて前記第１、第２のスイッチ手段のオン、オフを制御し、前記両端電圧が所定値以上になったときに前記第１、第２のスイッチ手段をオンとするように制御する第１の制御手段と、
前記両端電圧が前記所定値を上回ってから一定時間の間は、前記第１の制御手段に優先して前記第１のスイッチ手段を強制的にオフにするオフ制御手段とを具備することを特徴とするスイッチングユニット。 - 第１のスイッチ手段と、
前記第１のスイッチ手段に並列接続され、前記第１のスイッチ手段よりオン抵抗が大きい第２のスイッチ手段と、
並列接続された前記第１、第２のスイッチ手段の両端電圧に基づいて前記第１、第２のスイッチ手段のオン、オフを制御し、前記両端電圧が所定値以上になったときに前記第１、第２のスイッチ手段をオンとするように制御する第１の制御手段と、
前記両端電圧が前記所定値を所定量上回るまでは、前記第１の制御手段に優先して前記第１のスイッチ手段を強制的にオフにするオフ制御手段とを具備することを特徴とするスイッチングユニット。 - 第１のスイッチ手段と、
前記第１のスイッチ手段に並列接続され、前記第１のスイッチ手段よりオン抵抗が大きい第２のスイッチ手段と、
並列接続された前記第１、第２のスイッチ手段の両端電圧に基づいて前記第１、第２のスイッチ手段のオン、オフを制御し、前記両端電圧が所定値以上になったときに前記第１、第２のスイッチ手段をオンとするように制御する第１の制御手段と、
前記両端電圧が前記所定値を上回ったか否かを所定周期毎に判定し、上回った場合には、当該周期において、前記第１の制御手段に優先して前記第１のスイッチ手段を強制的にオフにするオフ制御手段とを具備することを特徴とするスイッチングユニット。 - 前記第１、第２のスイッチ手段に同方向に並列に接続されるダイオードを有することを特徴とする請求項１乃至３いずれかに記載のスイッチングユニット。
- 前記第１、第２のスイッチ手段はＭＯＳトランジスタで構成され、前記ダイオードは前記ＭＯＳトランジスタの寄生ダイオードであることを特徴とする請求項１乃至３いずれかに記載のスイッチングユニット。
- 発電手段と充電手段との間に前記請求項１乃至５いずれかに記載のスイッチングユニットを介挿し、前記発電手段の端子電圧と前記充電手段の端子電圧が前記第１、第２のスイッチ手段の両端に印可されるように構成し、前記第１、第２のスイッチ手段が前記発電手段から前記充電手段に向かう充電経路を構成するようにしたことを特徴とする電源装置。
- 前記発電手段は、交流発電機であることを特徴とする請求項６記載の電源装置。
- 前記発電手段は、太陽電池であることを特徴とする請求項６記載の電源装置。
- 請求項６乃至請求項８いずれかに記載の前記電源装置から電源供給を受ける電子装置を有することを特徴とする電子機器。
- 前記電子装置は、電子式時計であることを特徴とする請求項９記載の電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00046798A JP3582338B2 (ja) | 1998-01-05 | 1998-01-05 | スイッチングユニット、電源装置および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00046798A JP3582338B2 (ja) | 1998-01-05 | 1998-01-05 | スイッチングユニット、電源装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11206131A JPH11206131A (ja) | 1999-07-30 |
| JP3582338B2 true JP3582338B2 (ja) | 2004-10-27 |
Family
ID=11474614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00046798A Expired - Fee Related JP3582338B2 (ja) | 1998-01-05 | 1998-01-05 | スイッチングユニット、電源装置および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3582338B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001186771A (ja) * | 1999-10-15 | 2001-07-06 | Seiko Epson Corp | チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 |
-
1998
- 1998-01-05 JP JP00046798A patent/JP3582338B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11206131A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3632209B2 (ja) | 電力供給装置および携帯型電子機器 | |
| JP3472879B2 (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| US6154422A (en) | Power-generating device, charging method and clocking device | |
| JP3963554B2 (ja) | 電子機器、時計および電子機器の消費電力制御方法 | |
| GB2149942A (en) | Electronic timepiece | |
| CN1188758C (zh) | 电源装置、携带式电子装置、计时装置及其控制方法 | |
| JP3726666B2 (ja) | チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 | |
| US6421263B1 (en) | AC voltage detection circuit and method, charging circuit and method, chopper circuit and chopping method, chopper charging circuit and method, electronic apparatus, and timepiece | |
| JPH1123743A (ja) | 電子速度制御回路 | |
| CN100525003C (zh) | 过充电防止方法、充电电路、电子设备和时钟 | |
| WO2000058793A1 (fr) | Dispositif electronique et procede de controle d'un dispositif electronique | |
| JP3582338B2 (ja) | スイッチングユニット、電源装置および電子機器 | |
| JP3575257B2 (ja) | 電源装置、発電装置および電子機器 | |
| JP3663964B2 (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| US6304474B1 (en) | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timekeeping apparatus | |
| WO1998035272A1 (fr) | Horloge electronique | |
| JP3575262B2 (ja) | チョッパ回路の給電停止方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP3903911B2 (ja) | 電力供給装置および携帯型電子機器 | |
| JP2004032980A (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| JP3528563B2 (ja) | チョッパ回路の給電方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP3575256B2 (ja) | チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP6232705B2 (ja) | 電子制御式機械時計 | |
| JP3799978B2 (ja) | 交流電圧検出回路および方法、充電回路および方法、チョッパ充電回路および方法、電子機器ならびに計時装置 | |
| JP3680697B2 (ja) | 電子時計およびその駆動制御方法 | |
| JP4343353B2 (ja) | 電子時計およびその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040719 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |