[go: up one dir, main page]

JP3582256B2 - インピーダンス素子及びその製造方法 - Google Patents

インピーダンス素子及びその製造方法 Download PDF

Info

Publication number
JP3582256B2
JP3582256B2 JP28048396A JP28048396A JP3582256B2 JP 3582256 B2 JP3582256 B2 JP 3582256B2 JP 28048396 A JP28048396 A JP 28048396A JP 28048396 A JP28048396 A JP 28048396A JP 3582256 B2 JP3582256 B2 JP 3582256B2
Authority
JP
Japan
Prior art keywords
ferrite
conductor
impedance
impedance element
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28048396A
Other languages
English (en)
Other versions
JPH10125544A (ja
Inventor
弘治 西村
満義 桜川
智広 鶴田
浩一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP28048396A priority Critical patent/JP3582256B2/ja
Publication of JPH10125544A publication Critical patent/JPH10125544A/ja
Application granted granted Critical
Publication of JP3582256B2 publication Critical patent/JP3582256B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、主に電気的ノイズ対策用の電子部品として使用することを目的としたインピーダンス素子及びその製造方法に関するものである。
【0002】
【従来の技術】
近年、小型、薄型化されたデジタル電気機器のノイズ対策用として、小型で高性能のインピーダンス素子が要望されている。
【0003】
ノイズ対策用インピーダンス素子に求められるインピーダンス特性としては、インダクタンスの寄与によるインピーダンスが大きく、抵抗の寄与によるインピーダンスが小さいことが望ましい。即ち、インダクタンスLと抵抗Rのインピーダンスはそれぞれ2π・f・LおよびRとなるので、インダクタンスLのインピーダンスが大きいほうが高周波の電気的ノイズを遮断でき、また、抵抗Rのインピーダンスが小さいほうが大きな信号を得ることができる。ここでfは周波数である。
【0004】
基本的に、高周波領域では、どのような直線状導電体もインダクタンスを有するが、螺旋状あるいはコイル状の導電体が大きなインダクタンスが得られるので好ましい。また導電体を磁性体中に配設することによっても大きなインダクタンスが得られる。このため、平面上に螺旋状に導体を形成して平面インピーダンス素子と呼ばれる形状にしたもの、あるいは、導電体を磁性絶縁体中に配設し立体的な形状にしたチップ型インピーダンス素子とよばれるものが考案されている。磁性絶縁体とは、電気的絶縁性を有する磁性体のことである。
【0005】
チップ型インピーダンス素子の中には、導電体をコイル形状にしたものもありさらにインピーダンス特性の向上が図れる。この場合、インダクタンスLは、磁性絶縁体の比透磁率とその断面積、および、導体の巻数の自乗に比例する。従って、小型のチップ型インピーダンス素子を得るには、比透磁率の大きな磁性絶縁体に導体を多くの回数卷くことが望ましい。具体的には、磁性絶縁体としてフェライトが良く用いられ、低周波用で低損失のMn−Zn系と、高周波に適したNiーZn系の二つが代表的である。また、電気的絶縁性が必要なことから、逆に固有抵抗値は大きいことが要求される。
【0006】
抵抗Rを小さくするには導体の固有抵抗値が小さい材料が好ましく、その形状は断面積が大きいほうが良い。
【0007】
以上のチップ型インピーダンス素子の従来例の一例としては、フェライトグリーンシートに導電体を挟み込んで積層し、焼成体としたものがある。フェライトグリーンシートとは、有機バインダーの添加されたフェライトペーストを基板上に印刷して乾燥する工程を複数回繰り返して得られる、焼成前のシートの一般名称である。この従来例の構造を図7に示す。製造方法としては、有機バインダーの添加されたフェライトペーストを基板上に印刷して乾燥する工程を複数回繰り返して第1のフェライトグリーンシート層を形成し、この第1のフェライトグリーンシート層上に金属導電体を印刷法によって形成し、この第1のフェライトグリーンシート層および金属導電体上に前記のフェライトペーストを印刷して乾燥する工程を複数回繰り返して第2のフェライトグリーンシート層を形成し、更に、第1のフェライトグリーンシート層、前記の導電体および第2のフェライトグリーンシート層を圧着して焼成することにより製造される。図7において1はフェライト焼成体、2は導電体、4は端面電極である。フェライト焼成体1はNiーZnーCu系のフェライト、導電体2は銀、端面電極4は銀にNi層およびはんだ層が積層された形態になっている。
【0008】
また、特開平7−22266号公報には、このようなインピーダンス素子の特性および製造方法を改善する次のような技術が提案されている。この技術は、有機バインダーの添加されたフェライトペーストを基板上に印刷して乾燥する工程を複数回繰り返して第1のフェライトグリーンシート層を形成し、この第1のフェライトグリーンシート層上に線状の導電体を配置し、この第1のフェライトグリーンシート層および導電体上に前記のフェライトペーストを印刷して乾燥する工程を複数回繰り返して第2のフェライトグリーンシート層を形成し、更に、第1のフェライトグリーンシート層、前記の導電体および第2のフェライトグリーンシート層を圧着して焼成することにより製造される。前記の導電体は、銀、パラジウム、白金、ニッケル、銅等から選択される。この方法によれば、前記の導電体を印刷法によって形成する方法に比べ、導電体が厚みを有するのでインピーダンス特性は改善される。
【0009】
さらに、インピーダンス特性の向上を図るための他の方法として、特開平7−74024号公報にはフェライト焼成体内部に螺旋形状の導電体を配設したインピーダンス素子が開示されている。このインピーダンス素子の製造方法としては、フェライトスラリーを押し出し成形して乾燥した成形品の外部に導線を巻き、更に、この外面がフェライトで覆われるように押し出し成形し、切断、焼成して作られる。この構成によれば、導電体がコイル状となり、中に磁性体のコアが設けられた形態になるので、インピーダンス特性が向上される。
【0010】
【発明が解決しようとする課題】
しかしながら、図7に示した、導電体を印刷工法によって形成した積層型インピーダンス素子では、導電体が直線状であり、導電体の厚みが数ミクロンと薄いため、インダクタンスのインピーダンスが小さく、抵抗のインピーダンスが大きいため、望ましいインピーダンス特性が得られない。また、フェライトペーストを反復積層するので工程が複雑であり、焼成時に印刷された導電体との収縮率の違い等により導電体やフェライト積層膜の剥離等の危険性があった。
【0011】
また、インピーダンス特性を改善するために特開平7−22266号公報にて開示されたインピーダンス素子は、線状の導電体を用いており、100MHz帯の周波数におけるインダクタンスのインピーダンスの値を約80Ωにすることはできるが、デジタル電気機器のノイズ対策用として100Ω以上は必要であるという近年の市場の要求には十分には応えられない。
【0012】
さらに、インピーダンス特性を改善するため特開平7−74024号公報にて開示されてるインピーダンス素子は、導電体として螺旋状の形状を用いているためフェライトスラリーを押し出して成形する必要があり、成形機等の特殊な設備が必要となるという問題点があった。
【0013】
そこで本発明は上記の従来の問題点を解決するもので、インピーダンス特性として、インダクタンスのインピーダンスが大きく、抵抗のインピーダンスが小さいインピーダンス素子を提供し、さらに、特殊な設備を必要とせず、簡便な工程で製造できるインピーダンス素子の製造方法を提供することを目的としている。
【0014】
【課題を解決するための手段】
上記課題を解決するために、本発明のインピーダンス素子は、フェライト焼成体を貫通するように複数本の導電体を配し、前記導電体を順次接続してつづらおり状になるようにフェライト焼成体の表面に導電性接続部を設けられたものである。
【0015】
この本発明によれば、小型のフェライト素子の内部に連続した導電体を設けることができるので、インピーダンス特性として、インダクタンスのインピーダンスが大きく、抵抗のインピーダンスが小さいインピーダンス素子を提供できる。
【0016】
また、本発明のインピーダンス素子の製造方法は、フェライトシート上に配列された複数本の導電体をさらにフェライトシートで積層し、前記導電体を順次接続するように導電性接続部と積層体の両端部に一対の端面電極を設けこれを焼成するものである。
【0017】
この製造方法により、特殊な設備を必要とせず、少ない工程数で製造できるインピーダンス素子の製造方法を提供することができる。
【0018】
【発明の実施の形態】
本発明の請求項1に記載の発明は、磁性絶縁体と、前記磁性絶縁体を貫通する複数本の導電体と、前記磁性絶縁体の表面に設けられるとともに前記導電体のそれぞれの端部をつづらおり状に順次接続する導電性接続部であって、前記つづらおり状の導電体の配置が、前記磁性絶縁体の表面において、縦方向に間隔3分割された位置に仮想された2つの平面の第1面内に複数の導電体が配置され、第2面内に複数の導電体を平行に等間隔で配置され、第1面内と第2面内のそれぞれの導電体は、長さ方向に前記間隔の半分の間隔だけずれるように配置であって、前記磁性絶縁体の両端部に設けられるとともに前記順次接続された導電体の両端と接続する一対の端面電極を備えたインピーダンス素子であり、インピーダンス特性として、インダクタンスのインピーダンスが大きく、抵抗のインピーダンスが小さいという作用を有する。
【0019】
本発明の請求項2に記載の発明は、フェライト焼成体と、前記フェライト焼成体を貫通するように並列に複数本配列された導電体と、前記導電体を順次接続するようにフェライト焼成体表面上に設けられた導電性接続部と、前記順次接続された導電体の両端と接続し、フェライト焼成体の両端部に設けられた一対の端面電極と、を備えたインピーダンス素子であり、インピーダンス特性として、インダクタンスのインピーダンスが大きく、抵抗のインピーダンスが小さいという作用を有する。
【0020】
本発明の請求項3に記載の発明は、請求項1および2に記載の発明において、素子形状がほぼ直方体を成すこととしたものであり、素子表面上に設ける導電性接続部および一対の端面電極を形成するのに適した形状とすることによりチップ型インピーダンス素子を容易に得られるという作用を有する。
【0021】
本発明の請求項4に記載の発明は、請求項1から3の内のいずれか1に記載の発明において、導電体を銀、パラジウム、白金の内の1により形成し、あるいは銀、パラジウム、白金の内の1を主成分とする合金により形成することにより、特に、抵抗のインピーダンスが小さく、耐食性に優れるという作用を有する。
【0026】
以下に、本発明の実施の形態の具体例を図面を参照しながら説明する。
(実施の形態1)
図1(a)は本発明の実施の形態1におけるインピーダンス素子の内部構造を示す斜視図である。図1において、1はフェライト焼成体、2は導電体、3は導電性接続部、4は端面電極である。
【0027】
図1(a)に示したように、複数本の導電体2がフェライト焼成体1を貫通しており、各々の導電体2は、つづらおり状に、導電性接続部3によって順次接続されている。ここでつづらおり状とは導電体2と導電性接続部3が屈曲しながら交互にシリアルに接続され、しかも、電気的につながるように連続している状態を意味する。導電性接続部3は、フェライト焼成体1の表面上に設けられている。更に、このように接続された導電体2の両端と接続する端面電極4がフェライト焼成体1の両端部の表面に設けられている。
【0028】
実施の形態1においては、フェライト焼成体1の大きさおよび形状は縦0.9mm、横1.2mm、長さ2.0mmの直方体とした。フェライト焼成体1の材料は、NiーZnーCu系のフェライトを用いた。組成比は、Fe:NiO:ZnO:CuOが50mol%:10mol%:30mol%:10mol%とした。この材料は、比透磁率が約300、固有抵抗値が10Ω・mと大きく、磁気特性と絶縁性が高いのインピーダンス素子の材料として適している。また、導電体2としては、直径0.1mmでほぼ直線の銀線を用いた。
【0029】
フェライト焼成体1中に導電体2は以下のように配置されている。図1(b)は、本発明の実施の形態1におけるインピーダンス素子の内部構造を示す断面図であり、本発明の実施の形態1におけるインピーダンス素子の長手方向のほぼ中央に沿って破断した断面図である。図1(b)に示したように、縦方向に間隔hに3分割された位置に仮想された2つの平面の第1面内に導電体2が4本、第2面内に3本を平行に間隔dで等間隔に配置し、第1面内の3本と第2面内に4本は、長さ方向に前記間隔の半分d/2だけずれるように配設されている。また、導電体2はフェライト焼成体1中の横方向に貫通するようにした。第1面、第2面内に配列された銀線の間隔は0.3mm、上下の銀線の縦方向間隔は0.3mmとされている。
【0030】
フェライト焼成体1中を横方向に貫通する導電体2を電気的につなげる導電性接続部3は、第1面内の導電体2と第2面内の導電体2を順次、最短でつなげるようにフェライト焼成体1表面に局部的に銀で形成されている。接続されて電気的に連続体となった導電体2の両端と接続する端面電極4は、フェライト焼成体1の両端部の表面に両端部を覆うように銀で形成され、さらにその上にNi層およびハンダ層が積層されている。
【0031】
なお、実施の形態1においては、フェライト焼成体1の大きさおよび形状は縦0.9mm、横1.2mm、長さ2.0mmの直方体としたが、このような形状に限られるわけではなく、円筒形状でも差し支えない。フェライト焼成体1の材料は、NiーZnーCu系のフェライトを用いたが、磁気特性に優れ、固有抵抗値が大きく、電気的絶縁性が高ければ他の材料を用いても良い。また、導電体2としては、直径0.1mmでほぼ直線の銀線を用いたが、断面は円に限定されず長方形でも差し支えなく、材質も銀に限定されず、パラジウム、白金の内から選択するか、あるいは、銀、パラジウム、白金の内の1を主成分とする合金から選択しても良い。これらの材料は、固有抵抗値が小さいので好ましい。
【0032】
導電性接続部3および端面電極4の材料としては、銀を用いたが、これに限定されるものではなく、固有抵抗値が小さければ他の材料であっても差し支えない。導電性接続部3は、第1面内の導電体2と第2面内の導電体2を順次、最短でつなげるようにフェライト焼成体1表面に局部的に銀で形成されているが、フェライト焼成体1表面に密着する必要はない。
【0033】
また、実施の形態1においては、フェライト焼成体1中に縦方向に3分割した2つの平面に導電体2を二段に配置したが、このような配置に限定されるだけでなく、段数は何段でも良いし、また導電体2がフェライト焼成体1中を不規則に貫通して良い。
【0034】
フェライト焼成体1の大きさ、フェライト焼成体1を貫通する導電体2の材料、本数、平行度、間隔、直径、直線性等は、目的とするインピーダンスの値により設定すべきであり、様々な値がとれる。
【0035】
(表1)は本発明の実施の形態1のインピーダンス特性を示すものである。
【0036】
【表1】
Figure 0003582256
【0037】
(表1)において、比較例とされているのは、図7に記載された従来例であって、具体的な製造方法としては、厚み0.1mmの電気絶縁性の高いフェライトグリーンシート上に導電性銀ペーストを印刷して幅0.3mm、厚み0.02mmの導電体2を形成し、この上下に更に厚み0.4mmのフェライトグリーンシートを積層して、熱圧着させ、ほぼ、縦0.9mm、横1.2mm、長さ2.0mmの寸法に切断し、900℃の温度で焼成する。さらに、焼成体端面に導電性銀ペーストを塗布、焼き付け、この上にNi層およびはんだ層を電解メッキして端面電極4を形成した。フェライト、導電体、端面電極の各材料は、実施の形態1および実施の形態2のものと同等とした。
【0038】
以上のように構成された従来のインピーダンス素子の100MHzにおけるインピーダンス特性を本発明の実施の形態のインピーダンス素子の100MHzにおけるインピーダンス特性と比較した結果を表1に示す。
【0039】
(表1)によれば、実施の形態1におけるインピーダンス素子は比較例のインピーダンス素子と比較して、100MHzにおけるインダクタンスによるインピーダンスの値が300Ωと大きく、また、抵抗によるインピーダンスの値がほぼ同等な微小値であるということが分かり、そのインピーダンス特性が優れている。
【0040】
(実施の形態2)
図2は本発明の実施の形態2におけるインピーダンス素子の内部構造を示す斜視図である。実施の形態2のインピーダンス素子は、図2に示すように導電体2を一段に設けたものである。フェライト焼成体1の大きさおよび形状は実施の形態1と同等とした。導電体2の形状、材質も同様である。ここでは、直径0.1mmの銀線を用いている。
【0041】
フェライト焼成体1中の導電体2の配置は、縦方向に仮想的に2分割した平面内に3本を平行に等間隔に配置し、導電体2がフェライト焼成体1中の横方向に貫通するようにした。配列された銀線の間隔は0.4mmとした。
【0042】
導電性接続部3の材質は実施の形態1と同等としたが、形状は図2の通りとした。端面電極4は形状、材質とも実施の形態1と同等とした。
【0043】
(表1)によれば、実施の形態2におけるインピーダンス素子は比較例のインピーダンス素子と比較して、100MHzにおけるインダクタンスによるインピーダンスの値が120Ωと大きく、また、抵抗によるインピーダンスの値がほぼ同等な値であるということが分かり、そのインピーダンス特性が優れている。また、実施の形態1におけるインピーダンス素子の300Ωと比較して、100MHzにおけるインダクタンスによるインピーダンスの値は小さく、また、抵抗によるインピーダンスの値がほぼ同等な微小値であるということが分かり、そのインピーダンス特性は劣ってはいるが十分市場の要求を満たすレベルである。
【0044】
(実施の形態3)
図3は本発明の実施の形態3におけるインピーダンス素子の内部構造を示す斜視図である。実施の形態3は、図3に示すように導電体2とフェライト焼成体1の接続する導電性接続部3の形状を実施の形態1と異なる形状としたものである。その他の条件は全て、実施例1のそれと同等である。導電性接続部3の形成方法としては、導電体2の片側端面を全て接続するように面状に導電性銀電極ペーストを塗布してからレーザー照射により、必要の無い部分を除去して形成した。このような形状は製造上容易である。
【0045】
(実施の形態4)
図4は、本発明の実施の形態4および実施の形態5のインピーダンス素子の製造方法の第1工程で得られる中間物の斜視図、図5は、本発明の実施の形態4および実施の形態5のインピーダンス素子の製造方法の第3工程で得られる中間物の斜視図、図6は、本発明の実施の形態4のインピーダンス素子の製造方法の第4工程および実施の形態5のインピーダンス素子の製造方法の第5工程で得られる中間物の斜視図である。
【0046】
以下に、実施の形態4におけるインピーダンス素子の製造方法について説明する。まず、第1工程として、図4に示すように、導電体2をフェライトシート5上に並列に複数本配列し、この導電体2及びフェライトシート5上に他のフェライトシート5を積層して積層体を得、さらに必要に応じて、この上に導電体2を並列に複数本配列し、再度この導電体2及びフェライトシート5上に他のフェライトシート5を繰り返して積層して積層体を得る。導電体2としては直径が0.1mmの銀、フェライトシート5としてはNiーZnーCu系の厚み0.3mmのフェライトグリーンシートを用いた。この材料は、固有抵抗値が大きく、絶縁性が高いので望ましい。導電体2の銀線は、第1のフェライトシート5上、第2のフェライトシート5上に平行に等間隔に配置され、銀線の間隔は0.3mmとし、第1面内の銀線と第2面内の銀線とは、平面方向に前記間隔の半分だけずれるように配置した。
【0047】
次に、第2工程として、温度45℃、圧力500Kg/cm、押し付け時間1分30秒の条件で、熱圧着し、成形体とする。この工程により、フェライトシート5と導電体2とは、隙間なく密着する。
【0048】
次に、第3工程として、この成形体を焼成収縮率を考慮した規格寸法に切りそろえ、複数のチップを得る。この場合、おのおののチップは、焼成後の大きさが縦0.9mm、横1.2mm、長さ2.0mmの直方体となるように切断した。本実施の形態4で用いた、フェライトシート5の焼成収縮率は、約18%である。
【0049】
次に、第4工程として、前記導電体2のそれぞれの端部をつづらおり状に順次接続するように導電性接続部3を設け、さらに、前記順次接続された導電体2の両端と接続するように前記積層体の両端部に一対の端面電極4を設ける。導電性接続部3、端面電極4は、導電性銀電極ペーストを塗布したものとする。
【0050】
第5工程として、前記の積層体を900℃の温度で1時間焼成してフェライト焼成体1を得る。焼成温度が800℃より低いとフェライトシート5と導電体2との接着強度が小さく、好ましくない。また、1200℃より高いとフェライトシート5が軟化して、素子形状の変形が生じ好ましくない。
【0051】
導電性接続部3の形状は、図1に示したように、部分的に導電性銀電極ペーストを塗布した後焼き付けても良いし、図3、図6のように導電体2の片側端面を全て接続するように面状に導電性銀電極ペーストを塗布した後焼き付けてからレーザー照射あるいは研削により、必要の無い部分を除去しても良い。
【0052】
さらに、第6工程としては、端面電極4の上に電解メッキでNi層およびハンダ層を形成する。
【0053】
このようなインピーダンス素子の製造方法では、フェライトシート5と導電体2を積層して寸法を整えた後、導電体2を順次接続し電極を設けてから全体を焼成するという方法をとることにより、インダクタンスのインピーダンスが大きく、抵抗のインピーダンスが小さいインピーダンス素子を少ない工程数でしかも特殊な設備を用いることなく製造でき、しかも、前記導電体の形状や配列方法を選択することによりインピーダンス特性を容易に最適値に設計できるという効果を有する。
【0054】
(実施の形態5)
以下に、実施の形態5におけるインピーダンス素子の製造方法について説明する。
【0055】
まず、第1工程として、図4に示すように、導電体2をフェライトシート5上に並列に複数本配列し、この導電体2及びフェライトシート5上に他のフェライトシート5を積層して積層体を得、さらに必要に応じて、この上に導電体2を並列に複数本配列し、再度この導電体2及びフェライトシート5上に他のフェライトシート5を繰り返して積層して積層体を得る。導電体2としては直径が0.1mmの銀、フェライトシート5としてはNiーZnーCu系の厚み0.3mmのフェライトグリーンシートを用いた。この材料は、固有抵抗値が大きく、絶縁性が高いので望ましい。導電体2の銀線は、第1のフェライトシート5上、第2のフェライトシート5上に平行に等間隔に配置され、銀線の間隔は0.3mmとし、第1面内の銀線と第2面内の銀線とは、平面方向に前記間隔の半分だけずれるように配置した。
【0056】
次に、第2工程として、温度45℃、圧力500Kg/cm、押し付け時間1分30秒の条件で、熱圧着し、成形体とする。この工程により、フェライトシート5と導電体2とは、隙間なく密着する。
【0057】
次に、第3工程として、この成形体を焼成収縮率を考慮した規格寸法に切りそろえ、複数のチップを得る。この場合、おのおののチップは、焼成後の大きさが縦0.9mm、横1.2mm、長さ2.0mmの直方体となるように切断した。本実施の形態5で用いた、フェライトシート5の焼成収縮率は、約18%である。
【0058】
次に、第4工程として、前記積層体を900℃の温度で1時間焼成してフェライト焼成体1を得る。焼成温度が800℃より低いとフェライトシート5と導電体2との接着強度が小さく、好ましくない。また、1200℃より高いとフェライトシート5が軟化して、素子形状の変形が生じ好ましくない。
【0059】
次に、第5工程として、前記導電体2を順次接続するように導電性接続部3を設け、さらに、前記順次接続された導電体2の両端と接続するように前記フェライト焼成体1の両端部に一対の端面電極4を設ける。導電性接続部3、端面電極4は、導電性銀電極ペーストを塗布したものとする。
【0060】
第6工程としては、前記フェライト焼成体1をさらに600℃で焼成する。ここで焼成温度が500℃より低いと前記焼成体と導電性銀電極との接着強度が低く好ましくない。800℃より高いと、フェライト焼成体1内へ導電性銀電極が拡散して好ましくない。
【0061】
導電性接続部3の形状は、図1に示したように、部分的に導電性銀電極ペーストを塗布した後焼き付けても良いし、図3、図6のように導電体2の片側端面を全て接続するように面状に導電性銀電極ペーストを塗布した後焼き付けてからレーザー照射あるいは研削により、必要の無い部分を除去しても良い。
【0062】
さらに、第7工程としては、端面電極4の上に電解メッキでNi層およびハンダ層を形成する。
【0063】
このようなインピーダンス素子の製造方法では、フェライトシートと導電体を積層して焼成し、寸法を整えた後、導電体を順次接続し電極を設けるという方法をとることにより、インピーダンスの交流抵抗成分が大きく、直流抵抗成分が小さいインピーダンス素子を少ない工程数でしかも特殊な設備を用いることなく製造でき、しかも、前記導電体の形状や配列方法を選択することによりインピーダンス特性を容易に最適値に設計できるという効果を有する。
【0064】
【発明の効果】
以上のように本発明のインピーダンス素子によれば、磁性絶縁体を貫通する複数本の導電体を順次接続するように磁性絶縁体表面上に導電性接続部を設けることにより、小型で優れたインピーダンス特性を有するという有利な効果が得られる。このようにして得られたインピーダンス素子は、電子回路基板上に半田付け等により接続され、電子回路の信号のノイズおよび、電源ライン系でのノイズの吸収部品となり、効率よくノイズを吸収する効果を有する。
【0065】
また、本発明のインピーダンス素子の製造方法によれば、フェライトシートと導電体を積層して焼成し、寸法を整えた後、導電体を順次接続し電極を設けるという方法をとることにより、小型で優れたインピーダンス特性のインピーダンス素子を簡便な工程でしかも特殊な設備を用いることなく製造でき、さらに、導電体の形状や配列方法を選択することによりインピーダンス特性を容易に最適値に製造できるという効果が得られる。
【図面の簡単な説明】
【図1】(a)本発明の実施の形態1におけるインピーダンス素子の内部構造を示す斜視図(b)本発明の実施の形態1におけるインピーダンス素子の内部構造を示す断面図
【図2】本発明の実施の形態2のインピーダンス素子の内部構造を示す斜視図
【図3】本発明の実施の形態3のインピーダンス素子の内部構造を示す斜視図
【図4】本発明の実施の形態4および実施の形態5のインピーダンス素子の製造方法の第1工程で得られる中間物の斜視図
【図5】本発明の実施の形態4および実施の形態5のインピーダンス素子の製造方法の第3工程で得られる中間物の斜視図
【図6】本発明の実施の形態4のインピーダンス素子の製造方法の第4工程および実施の形態5のインピーダンス素子の製造方法の第5工程で得られる中間物の斜視図
【図7】従来の積層型インピーダンス素子の内部構造を示す斜視図
【符号の説明】
1 フェライト焼成体
2 導電体
3 導電性接続部
4 端面電極
5 フェライトシート
6 導電性ペースト
7 レーザー照射による削除部分

Claims (4)

  1. 磁性絶縁体と、前記磁性絶縁体を貫通する複数本の導電体と、前記磁性絶縁体の表面に設けられるとともに前記導電体のそれぞれの端部をつづらおり状に順次接続する導電性接続部であって、前記つづらおり状の導電体の配置が、前記磁性絶縁体の表面において、縦方向に間隔3分割された位置に仮想された2つの平面の第1面内に複数の導電体が配置され、第2面内に複数の導電体を平行に等間隔で配置され、第1面内と第2面内のそれぞれの導電体は、長さ方向に前記間隔の半分の間隔だけずれるように配置であって、前記磁性絶縁体の両端部に設けられるとともに前記順次接続された導電体の両端と接続する一対の端面電極を備えたことを特徴とするインピーダンス素子。
  2. 磁性絶縁体がフェライト焼成体であり、前記複数本の導電体が並列に配列されたことを特徴とする請求項1に記載のインピーダンス素子。
  3. 素子形状がほぼ直方体を成すことを特徴とする請求項1または2に記載のインピーダンス素子。
  4. 前記導電体が銀、パラジウム、白金の内の1から成る、あるいは、銀、パラジウム、白金の内の1を主成分とする合金から成ることを特徴とする請求項1から3の内のいずれかに記載のインピーダンス素子。
JP28048396A 1996-10-23 1996-10-23 インピーダンス素子及びその製造方法 Expired - Fee Related JP3582256B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28048396A JP3582256B2 (ja) 1996-10-23 1996-10-23 インピーダンス素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28048396A JP3582256B2 (ja) 1996-10-23 1996-10-23 インピーダンス素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10125544A JPH10125544A (ja) 1998-05-15
JP3582256B2 true JP3582256B2 (ja) 2004-10-27

Family

ID=17625712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28048396A Expired - Fee Related JP3582256B2 (ja) 1996-10-23 1996-10-23 インピーダンス素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3582256B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348250B1 (ko) * 1999-10-11 2002-08-09 엘지전자 주식회사 마이크로 수동소자의 제조 방법
JP6380648B2 (ja) * 2015-03-09 2018-08-29 株式会社村田製作所 コイルデバイスおよび電子デバイス

Also Published As

Publication number Publication date
JPH10125544A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
JP3197022B2 (ja) ノイズサプレッサ用積層セラミック部品
US4322698A (en) Laminated electronic parts and process for making the same
US6189200B1 (en) Method for producing multi-layered chip inductor
TW422998B (en) Inductor element and the manufacturing method of the same
CN100378877C (zh) 复合元件及其制造方法
JP2001023822A (ja) 積層フェライトチップインダクタアレイおよびその製造方法
JP3201309B2 (ja) 積層型コイル及びその製造方法
JP2002093623A (ja) 積層インダクタ
JP4780232B2 (ja) 積層型電子部品
JPH1197256A (ja) 積層型チップインダクタ
JP3582256B2 (ja) インピーダンス素子及びその製造方法
JP2000091152A (ja) 積層電子部品とその製造方法
JP3765225B2 (ja) チップ型多連電子部品
JP3456106B2 (ja) チップ型インピーダンス素子
JP3320096B2 (ja) 積層型インダクタおよびその製造方法
JPH09260144A (ja) コイル部品およびその製造方法
JP2001060518A (ja) 積層電子部品
JP3476887B2 (ja) コイル部品および電極の形成方法
JPH1027712A (ja) 高電流型積層チップインダクタ
JPH09199331A (ja) コイル部品およびその製造方法
JP3948269B2 (ja) コイル部品の製造方法
JP3684290B2 (ja) 積層電子部品とその製造方法
JPH09199333A (ja) コイル部品およびその製造方法
JPH06196334A (ja) 積層インダクタ
JPH03263310A (ja) 積層インダクタの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040719

LAPS Cancellation because of no payment of annual fees