JP3573894B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3573894B2 JP3573894B2 JP00033997A JP33997A JP3573894B2 JP 3573894 B2 JP3573894 B2 JP 3573894B2 JP 00033997 A JP00033997 A JP 00033997A JP 33997 A JP33997 A JP 33997A JP 3573894 B2 JP3573894 B2 JP 3573894B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- electrode
- bump
- bump electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims description 54
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 230000004888 barrier function Effects 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 16
- 239000010408 film Substances 0.000 description 25
- 239000000463 material Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特にバンプ電極を有する半導体装置に関する。
【０００２】
【従来の技術】
従来より、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）等との電気的な接続を行うため、ウエハ上の各半導体チップに設けられた多数の電極パッド上にバンプ電極が形成されている。
従来のバンプ電極を有する半導体装置の構造を図４に示す製造方法に基づいて説明する。まず、同図（ａ）に示すように、半導体チップとなる半導体基板２１上の回路素子のコンタクト部分に配線２２及び電極パッド２３を形成した後、配線２２及び電極パッド２３を覆うようにパシベーション膜２４を形成する。そして、電極パッド２３の所定表面が露出するようにパシベーション膜２４をエッチングする。
【０００３】
次に、同図（ｂ）に示すように、半導体基板２１上の全面にスパッタリングや蒸着法によりバリヤメタル２５を被着する。通常バリヤメタル２５は多層構造になっており、第１のバリヤメタル２５ａには電極パッド２３との密着性の高い材料が使用され、第２のバリヤメタル２５ｂには後の工程で形成されるバンプ電極との密着性の高い材料が使用される。
【０００４】
次に、同図（ｃ）に示すように、第２のバリヤメタル２５ｂ上の全面にレジスト膜２６を塗布した後、電極パッド２３上の第２のバリヤメタル２５ｂの表面が露出するようにレジスト膜２６をエッチング除去し開口部を形成する。
次に、同図（ｄ）に示すように、バリヤメタル２５を共通電極とし、レジスト膜２６をマスクとして電解メッキ法により開口部にバンプ電極２７を形成する。
【０００５】
最後に、同図（ｅ）に示すように、レジスト膜２６を除去するとともに、バンプ電極２７下部とその周囲のみにバリヤメタル２５を残すように、不要なバリヤメタル２５をエッチング除去することで、バンプ電極を有する半導体装置を製造する。
上述の説明では、ある１つのバンプ電極の製造方法を例に説明したが、半導体チップに形成される複数のバンプ電極は全て同じ方法で製造され、同じ形状をしている。
【０００６】
【発明が解決しようとする課題】
ところで、近年の半導体装置の小型化と高速化に伴い、半導体装置の表面の保護機能の向上とと高周波ノイズに対する影響を受けにくくすることが、上述のバンプ電極を有する半導体装置に要求されるようになった。
本発明の目的は、上述した問題点に鑑み、表面の保護の信頼性が向上し、しかも高周波ノイズに対し影響を受けにくいバンプ電極を有する半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するために次のような構成をとる。すなわち、本発明の半導体装置は、回路素子が形成された半導体基板と、前記半導体基板上に形成された電極パッドと、前記電極パッド上に形成されたバリヤメタルと、前記バリヤメタル上に形成されたバンプ電極を有する半導体装置において、前記回路素子のグランド電極となるバンプ電極に電気的に接続するバリヤメタルを半導体基板の略全面に残存させたことを特徴とするものである。
【０００８】
また、本発明の半導体装置の製造方法は、回路素子が形成された半導体基板上の複数の電極パッドの表面にバリヤメタルを形成する工程と、前記バリヤメタル上にレジストを塗布し電極バッド上部のバリヤメタルが露出するようレジスト膜に開口部を形成する工程と、前記開口部のバリヤメタル上にバンプ電極を形成する工程と、前記バンプ電極のうちグランド電極となるバンプ電極以外のバンプ電極の周囲のバリヤメタルを除去する工程を含むことを特徴とするものである。
【０００９】
本発明の半導体装置によれば、バンプ電極を形成する際のバリヤメタルを半導体チップの略全面に残存させているのでバリヤメタルが保護膜としての役割を果たし、従来の半導体装置に比較して、耐湿性等の点において信頼性が向上する。特に、導電体であるバリヤメタルを回路素子のグランド電極と電気的に接続させたうえ半導体基板の略全面に残存させたので、このバリヤメタルがシールド効果を有し高周波ノイズに対し影響を受けにくくなる。
【００１０】
本発明の半導体装置の製造方法を使用すると、バリヤメタルを回路素子の機能電極となるバンプ電極の周囲のみをエンッチング除去して、グランド電極となるバンプ電極とは電気的に接続するようにし、半導体基板の略全面にバリヤメタルを残存させたので、表面の保護の信頼性向上し、しかも高周波ノイズに対し影響を受けにくい半導体装置を容易に得ることができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施例を、図１〜図３を参照しつつ具体的に説明する。図１及び図２は、本発明に係る半導体装置及の製造方法を示している。まず、図１（ａ）に示すように、半導体チップとなるＳｉやＧａＡｓ等からなる半導体基板１に形成された回路素子のコンタクト部分にＡｌ等からなる配線２及び電極パッド３を形成する。その後、配線２及び電極パッド３を覆うように保護膜となるパシベーション膜４を形成し、電極パッド３の所定表面が露出するようにパシベーション膜４をエッチング除去する。
【００１２】
次に、同図（ｂ）に示すように、半導体基板１上の全面にスパッタリングや蒸着法によりバリヤメタル５を被着する。通常バリヤメタル５は多層構造になっており、第１のバリヤメタル５ａには電極パッド３との密着性の高い材料が使用され、第２のバリヤメタル５ｂには後の工程で形成されるバンプ電極との密着性の高い材料が使用される。例えば、第１のバリヤメタル５ａには、Ｔｉ，Ｃｒ，ＮｉＣｒ，Ｔａ等の金属が使用される。また、第２のバリヤメタル５ｂにＰｔ，Ｐｄ，Ｎｉ，Ｒｈ，Ｃｕ，Ｗ，Ｍｏ等の金属が使用される。更に、３層構造とする場合、第２のバリヤメタル５ｂ上に第３のバリヤメタルとしてＡｕの薄膜が使用される。このような構成とすることでバリヤメタルとバンプ電極の密着性を一段と高くすることができる。
【００１３】
次に、同図（ｃ）に示すように、第２のバリヤメタル５ｂ上の全面に感光性のレジスト膜６を塗布し、図示しない所定のマスクを用いて露光した後に現像することで、電極パッド３上の第２のバリヤメタル５ｂの表面が露出するようにレジスト膜６をエッチング除去して、バリヤメタル５ｂの露出面とレジスト膜６で囲まれた開口部を形成する。
【００１４】
次に、同図（ｄ）に示すように、バリヤメタル５ｂを共通電極とし、レジスト膜６をマスクとして電解メッキ法により、開口部にバリヤメタル５ｂの露出面と電気的に接続するバンプ電極７を形成する。通常バンプ電極７の材料としては、Ａｕ，Ｃｕ，Ｐｂ／Ｓｎ（ハンダ）等が使用される。ここまでは従来と全く同じ工程で行われる。
【００１５】
次に、図２（ｅ）に示すように、バンプ電極７を形成する際のマスクなったレジスト膜６を除去した後、半導体基板１上に再度レジスト膜８を塗布する。そして、半導体チップに形成される回路素子の複数のバンプ電極７のうちグランド電極となるバンプ電極７ｂの周囲のレジスト膜８には開口部を形成せず、残りの機能電極となるバンプ電極７ａの周囲のみレジスト膜８を除去してバリヤメタル５ｂの表面が露出するように開口部を形成する。このレジスト膜８をマスクとして、機能電極となるバンプ電極７ａの下部とその周囲のみにバリヤメタル５を残すようにバリヤメタル５をエッチング除去する。このエッチングにより各バンプ電極７間が電気的に分離されたものとなる。
【００１６】
最後に、図２（ｆ）に示すように、レジスト膜８を除去することにより、バンプ電極を有する半導体装置が完成する。
次に、本発明の半導体装置の平面図を図３に示す。図３は、半導体基板１の内部に回路素子を有し、この回路素子に電源電圧や各種の信号を供給するための機能電極となるバンプ電極７ａ及びグランド電極となるバンプ電極７ｂの等の各役割を果たす複数のバンプ電極７が形成された半導体チップを示している。
【００１７】
図からも明らかなように、半導体チップのほぼ全面を覆うようにバリヤメタル５が残存している。このバリヤメタル５はグランド電極となるバンプ電極７ｂと電気的に接続しているが、他の機能電極となるバンプ電極７ａとは開口部９により電気的に完全に分離されている。
本発明ではバリヤメタル５はグランド電極となるバンプ電極７ｂとが電気的に接続されているので、バリヤメタル５が表面保護膜としてだけでなくシールド効果を有するので、高周波ノイズに対し影響を受けにくい半導体装置を得ることができる。
【００１８】
【発明の効果】
以上、説明したように本発明の半導体装置及び製造方法によれば、表面の保護の信頼性が向上し、しかも高周波ノイズに対し影響を受けにくいバンプ電極を有する半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明のバンプ電極の形成方法の一部を示す断面図。
【図２】本発明のバンプ電極の形成方法の一部を示す断面図。
【図３】本発明の半導体装置を示す平面図。
【図４】従来のバンプ電極の形成方法を示す断面図。
【符号の説明】
１ 半導体基板
２ 配線
３ 電極パッド
４ パシベーション膜
５ バリヤメタル
６ レジスト膜
７ バンプ電極
８ レジスト膜
９ 開口部
【発明の属する技術分野】
本発明は半導体装置に関し、特にバンプ電極を有する半導体装置に関する。
【０００２】
【従来の技術】
従来より、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）等との電気的な接続を行うため、ウエハ上の各半導体チップに設けられた多数の電極パッド上にバンプ電極が形成されている。
従来のバンプ電極を有する半導体装置の構造を図４に示す製造方法に基づいて説明する。まず、同図（ａ）に示すように、半導体チップとなる半導体基板２１上の回路素子のコンタクト部分に配線２２及び電極パッド２３を形成した後、配線２２及び電極パッド２３を覆うようにパシベーション膜２４を形成する。そして、電極パッド２３の所定表面が露出するようにパシベーション膜２４をエッチングする。
【０００３】
次に、同図（ｂ）に示すように、半導体基板２１上の全面にスパッタリングや蒸着法によりバリヤメタル２５を被着する。通常バリヤメタル２５は多層構造になっており、第１のバリヤメタル２５ａには電極パッド２３との密着性の高い材料が使用され、第２のバリヤメタル２５ｂには後の工程で形成されるバンプ電極との密着性の高い材料が使用される。
【０００４】
次に、同図（ｃ）に示すように、第２のバリヤメタル２５ｂ上の全面にレジスト膜２６を塗布した後、電極パッド２３上の第２のバリヤメタル２５ｂの表面が露出するようにレジスト膜２６をエッチング除去し開口部を形成する。
次に、同図（ｄ）に示すように、バリヤメタル２５を共通電極とし、レジスト膜２６をマスクとして電解メッキ法により開口部にバンプ電極２７を形成する。
【０００５】
最後に、同図（ｅ）に示すように、レジスト膜２６を除去するとともに、バンプ電極２７下部とその周囲のみにバリヤメタル２５を残すように、不要なバリヤメタル２５をエッチング除去することで、バンプ電極を有する半導体装置を製造する。
上述の説明では、ある１つのバンプ電極の製造方法を例に説明したが、半導体チップに形成される複数のバンプ電極は全て同じ方法で製造され、同じ形状をしている。
【０００６】
【発明が解決しようとする課題】
ところで、近年の半導体装置の小型化と高速化に伴い、半導体装置の表面の保護機能の向上とと高周波ノイズに対する影響を受けにくくすることが、上述のバンプ電極を有する半導体装置に要求されるようになった。
本発明の目的は、上述した問題点に鑑み、表面の保護の信頼性が向上し、しかも高周波ノイズに対し影響を受けにくいバンプ電極を有する半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するために次のような構成をとる。すなわち、本発明の半導体装置は、回路素子が形成された半導体基板と、前記半導体基板上に形成された電極パッドと、前記電極パッド上に形成されたバリヤメタルと、前記バリヤメタル上に形成されたバンプ電極を有する半導体装置において、前記回路素子のグランド電極となるバンプ電極に電気的に接続するバリヤメタルを半導体基板の略全面に残存させたことを特徴とするものである。
【０００８】
また、本発明の半導体装置の製造方法は、回路素子が形成された半導体基板上の複数の電極パッドの表面にバリヤメタルを形成する工程と、前記バリヤメタル上にレジストを塗布し電極バッド上部のバリヤメタルが露出するようレジスト膜に開口部を形成する工程と、前記開口部のバリヤメタル上にバンプ電極を形成する工程と、前記バンプ電極のうちグランド電極となるバンプ電極以外のバンプ電極の周囲のバリヤメタルを除去する工程を含むことを特徴とするものである。
【０００９】
本発明の半導体装置によれば、バンプ電極を形成する際のバリヤメタルを半導体チップの略全面に残存させているのでバリヤメタルが保護膜としての役割を果たし、従来の半導体装置に比較して、耐湿性等の点において信頼性が向上する。特に、導電体であるバリヤメタルを回路素子のグランド電極と電気的に接続させたうえ半導体基板の略全面に残存させたので、このバリヤメタルがシールド効果を有し高周波ノイズに対し影響を受けにくくなる。
【００１０】
本発明の半導体装置の製造方法を使用すると、バリヤメタルを回路素子の機能電極となるバンプ電極の周囲のみをエンッチング除去して、グランド電極となるバンプ電極とは電気的に接続するようにし、半導体基板の略全面にバリヤメタルを残存させたので、表面の保護の信頼性向上し、しかも高周波ノイズに対し影響を受けにくい半導体装置を容易に得ることができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施例を、図１〜図３を参照しつつ具体的に説明する。図１及び図２は、本発明に係る半導体装置及の製造方法を示している。まず、図１（ａ）に示すように、半導体チップとなるＳｉやＧａＡｓ等からなる半導体基板１に形成された回路素子のコンタクト部分にＡｌ等からなる配線２及び電極パッド３を形成する。その後、配線２及び電極パッド３を覆うように保護膜となるパシベーション膜４を形成し、電極パッド３の所定表面が露出するようにパシベーション膜４をエッチング除去する。
【００１２】
次に、同図（ｂ）に示すように、半導体基板１上の全面にスパッタリングや蒸着法によりバリヤメタル５を被着する。通常バリヤメタル５は多層構造になっており、第１のバリヤメタル５ａには電極パッド３との密着性の高い材料が使用され、第２のバリヤメタル５ｂには後の工程で形成されるバンプ電極との密着性の高い材料が使用される。例えば、第１のバリヤメタル５ａには、Ｔｉ，Ｃｒ，ＮｉＣｒ，Ｔａ等の金属が使用される。また、第２のバリヤメタル５ｂにＰｔ，Ｐｄ，Ｎｉ，Ｒｈ，Ｃｕ，Ｗ，Ｍｏ等の金属が使用される。更に、３層構造とする場合、第２のバリヤメタル５ｂ上に第３のバリヤメタルとしてＡｕの薄膜が使用される。このような構成とすることでバリヤメタルとバンプ電極の密着性を一段と高くすることができる。
【００１３】
次に、同図（ｃ）に示すように、第２のバリヤメタル５ｂ上の全面に感光性のレジスト膜６を塗布し、図示しない所定のマスクを用いて露光した後に現像することで、電極パッド３上の第２のバリヤメタル５ｂの表面が露出するようにレジスト膜６をエッチング除去して、バリヤメタル５ｂの露出面とレジスト膜６で囲まれた開口部を形成する。
【００１４】
次に、同図（ｄ）に示すように、バリヤメタル５ｂを共通電極とし、レジスト膜６をマスクとして電解メッキ法により、開口部にバリヤメタル５ｂの露出面と電気的に接続するバンプ電極７を形成する。通常バンプ電極７の材料としては、Ａｕ，Ｃｕ，Ｐｂ／Ｓｎ（ハンダ）等が使用される。ここまでは従来と全く同じ工程で行われる。
【００１５】
次に、図２（ｅ）に示すように、バンプ電極７を形成する際のマスクなったレジスト膜６を除去した後、半導体基板１上に再度レジスト膜８を塗布する。そして、半導体チップに形成される回路素子の複数のバンプ電極７のうちグランド電極となるバンプ電極７ｂの周囲のレジスト膜８には開口部を形成せず、残りの機能電極となるバンプ電極７ａの周囲のみレジスト膜８を除去してバリヤメタル５ｂの表面が露出するように開口部を形成する。このレジスト膜８をマスクとして、機能電極となるバンプ電極７ａの下部とその周囲のみにバリヤメタル５を残すようにバリヤメタル５をエッチング除去する。このエッチングにより各バンプ電極７間が電気的に分離されたものとなる。
【００１６】
最後に、図２（ｆ）に示すように、レジスト膜８を除去することにより、バンプ電極を有する半導体装置が完成する。
次に、本発明の半導体装置の平面図を図３に示す。図３は、半導体基板１の内部に回路素子を有し、この回路素子に電源電圧や各種の信号を供給するための機能電極となるバンプ電極７ａ及びグランド電極となるバンプ電極７ｂの等の各役割を果たす複数のバンプ電極７が形成された半導体チップを示している。
【００１７】
図からも明らかなように、半導体チップのほぼ全面を覆うようにバリヤメタル５が残存している。このバリヤメタル５はグランド電極となるバンプ電極７ｂと電気的に接続しているが、他の機能電極となるバンプ電極７ａとは開口部９により電気的に完全に分離されている。
本発明ではバリヤメタル５はグランド電極となるバンプ電極７ｂとが電気的に接続されているので、バリヤメタル５が表面保護膜としてだけでなくシールド効果を有するので、高周波ノイズに対し影響を受けにくい半導体装置を得ることができる。
【００１８】
【発明の効果】
以上、説明したように本発明の半導体装置及び製造方法によれば、表面の保護の信頼性が向上し、しかも高周波ノイズに対し影響を受けにくいバンプ電極を有する半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明のバンプ電極の形成方法の一部を示す断面図。
【図２】本発明のバンプ電極の形成方法の一部を示す断面図。
【図３】本発明の半導体装置を示す平面図。
【図４】従来のバンプ電極の形成方法を示す断面図。
【符号の説明】
１ 半導体基板
２ 配線
３ 電極パッド
４ パシベーション膜
５ バリヤメタル
６ レジスト膜
７ バンプ電極
８ レジスト膜
９ 開口部
Claims (2)
- 回路素子が形成された半導体基板と、前記半導体基板上に形成された電極パッドと、前記電極パッド上に形成されたバリヤメタルと、前記バリヤメタル上に形成されたバンプ電極を有する半導体装置において、前記回路素子のグランド電極となるバンプ電極に電気的に接続するバリヤメタルを半導体基板の略全面に残存させたことを特徴とする半導体装置。
- 回路素子が形成された半導体基板上の複数の電極パッドの表面にバリヤメタルを形成する工程と、前記バリヤメタル上にレジストを塗布し電極バッド上部のバリヤメタルが露出するようレジスト膜に開口部を形成する工程と、前記開口部のバリヤメタル上にバンプ電極を形成する工程と、前記バンプ電極のうちグランド電極となるバンプ電極以外のバンプ電極の周囲のバリヤメタルを除去する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00033997A JP3573894B2 (ja) | 1997-01-06 | 1997-01-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00033997A JP3573894B2 (ja) | 1997-01-06 | 1997-01-06 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10199886A JPH10199886A (ja) | 1998-07-31 |
| JP3573894B2 true JP3573894B2 (ja) | 2004-10-06 |
Family
ID=11471130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00033997A Expired - Fee Related JP3573894B2 (ja) | 1997-01-06 | 1997-01-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3573894B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1990831A3 (en) | 2000-02-25 | 2010-09-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| KR20030060898A (ko) | 2000-09-25 | 2003-07-16 | 이비덴 가부시키가이샤 | 반도체소자,반도체소자의 제조방법,다층프린트배선판 및다층프린트배선판의 제조방법 |
| JP2004235420A (ja) | 2003-01-30 | 2004-08-19 | Seiko Epson Corp | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 |
| JP4679553B2 (ja) * | 2007-07-23 | 2011-04-27 | イビデン株式会社 | 半導体チップ |
-
1997
- 1997-01-06 JP JP00033997A patent/JP3573894B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10199886A (ja) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418186A (en) | Method for manufacturing a bump on a semiconductor chip | |
| JP2817717B2 (ja) | 半導体装置およびその製造方法 | |
| KR100264479B1 (ko) | 범프전극의 구조와 그 형성방법 | |
| EP1020903B1 (en) | A semiconductor device using a lead frame and its manufacturing method | |
| US20030122256A1 (en) | Substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JP3394480B2 (ja) | 半導体装置 | |
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| JP3263859B2 (ja) | 半導体装置 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP3225592B2 (ja) | 表面波素子の製造方法および表面波素子の電極パターン | |
| US20220139815A1 (en) | Semiconductor device and method manufacturing thereof | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| US20040115942A1 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| JP3351878B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02198141A (ja) | 半導体装置のバンプ電極の製造方法 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| JPH06140560A (ja) | リードフレームおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040630 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |