JP3570879B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP3570879B2 JP3570879B2 JP3161698A JP3161698A JP3570879B2 JP 3570879 B2 JP3570879 B2 JP 3570879B2 JP 3161698 A JP3161698 A JP 3161698A JP 3161698 A JP3161698 A JP 3161698A JP 3570879 B2 JP3570879 B2 JP 3570879B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- cell block
- nonvolatile semiconductor
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 83
- 230000009977 dual effect Effects 0.000 claims description 34
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 19
- 230000006870 function Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Landscapes
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は不揮発性半導体記憶装置に関し、特に、デュアルオペレーション機能を有するフラッシュメモリに関する。
近年、大容量で低価格の不揮発性半導体記憶装置としてフラッシュメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ、ＦＥ２ＰＲＯＭ： Ｆｌａｓｈ ｔｙｐｅ Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）が注目されている。このフラッシュメモリは消去動作に長時間を要するため、例えば、メモリセルアレイを２分割し、分割された一方のメモリセルアレイ（メモリセルブロック）に対して消去動作（消去或いは書き込み動作）を行なっている場合でも、他方のメモリセルアレイ（メモリセルブロック）に対して読み出し或いは書き込み動作（読み出し動作）を行なうことができるデュアルオペレーション（同時動作：Ｓｉｍｕｌｔａｎｅｏｕｓ Ｏｐｅｒａｔｉｏｎ）機能を有するフラッシュメモリが提案されている。そして、このようなデュアルオペレーション機能を有するフラッシュメモリにおいて、極端な回路の複雑化やチップ面積の増大を伴うことなく、分割されるメモリセルブロックのビット構成を可変にすることのできるフラッシュメモリ（不揮発性半導体記憶装置）の提供が要望されている。
【０００２】
【従来の技術】
従来、フラッシュメモリにおいては、メモリセルに対する読み出しモード、書き込みモード、および、消去モードが存在している。これら各モードでは、動作そのもの（読み出し時）および動作確認（書き込み並びに消去時）において、メモリセルのデータを読み出す動作が必要とされている。すなわち、読み出し時は当然であるが、書き込み時および消去時においても、メモリセルのデータが所定の値（レベル）になったかどうかを確認するために、メモリセルのデータを読み出す作業が必要となっている。
【０００３】
図１は従来の不揮発性半導体記憶装置（フラッシュメモリ）の一例におけるメモリセルアレイと読み出し回路との関連を示すブロック図である。図１において、参照符号１０１はメモリセルアレイ、また、１０２は読み出し回路を示している。
図１に示されるように、従来の一般的なフラッシュメモリは、チップ面積の効率化を図るため、１つのメモリセルアレイ１０１に対して１つの読み出し回路１０２を設け、この読み出し回路１０２により、読み出しモードにおける読み出し動作と、書き込み並びに消去モードにおける読み出し動作（確認動作）とを行うようになっている。
【０００４】
ところで、読み出し，書き込み並びに消去の各モードの内、消去モードは、その消去動作が完了するまでの時間に秒単位を要し、他の読み出しモードおよび書き込みモードに比べると数十倍から数百万倍の時間が必要となっている。ここで、例えば、メモリセルの消去動作（消去モード）をメモリセルアレイ１０１全体に対して行わずに、メモリセルアレイ１０１を何分割かした特定の消去セクタに対してのみ消去動作を実行することも可能である。しかしながら、従来の一般的なフラッシュメモリでは、メモリセルアレイ１０１に対して１つの読み出し回路１０２を設け、各動作モードで共有化しているため、例えば、特定の消去セクタを消去している間、メモリセルアレイの消去の対象となっていないビットに対する読み出し或いは書き込み動作を行うことはできない。これは、フラッシュメモリを搭載したシステムの効率を下げる大きな原因となっている。
【０００５】
そこで、デュアルオペレーション機能を持たせたフラッシュメモリ（不揮発性半導体記憶装置）が考えられている。
【０００６】
【発明が解決しようとする課題】
図２は関連技術としての不揮発性半導体記憶装置（デュアルオペレーション機能を有するフラッシュメモリ）の一例におけるメモリセルアレイと読み出し回路との関連を示すブロック図である。図２において、参照符号１１１は第１のメモリセルブロック、１１２は第２のメモリセルブロック、１２１は第１の読み出し回路、そして、１２２は第２の読み出し回路を示している。
【０００７】
最も単純な構成のデュアルオペレーション機能を有するフラッシュメモリとしては、２つのチップのフラッシュメモリからなるモジュールであるが、より小さなチップ面積が必要な場合には、各チップの部品の共用を行なって１チップで構成する。その場合の基本的なデュアルオペレーションの考え方は、図２に示されるように、メモリセルアレイ１０１を２分割して第１のメモリセルブロック１１１および第２のメモリセルブロック１１２により構成し、それぞれ専用の読み出し回路（第１の読み出し回路１２１および第２の読み出し回路１２２）を設けるようになっている。
【０００８】
そして、一方のメモリセルブロック（例えば、第１のメモリセルブロック１１１）に対して消去動作（消去或いは書き込み動作）を行なっている場合でも、分割された他方のメモリセルブロック（例えば、第２のメモリセルブロック１１２）に対して読み出し或いは書き込み動作（読み出し動作）を同時に行なうデュアルオペレーション機能を実現するようになっている。なお、ここで述べている書き込みおよび消去動作はいわゆる自動書き込みおよび自動消去の動作であり、チップ外部からコマンドシーケンスを与えることにより、チップ内部で全ての動作が完結するものを想定している。
【０００９】
図３は図２に対して不揮発性半導体記憶装置（フラッシュメモリ）の外部から与える入力および基本的な信号を書き加えて示すブロック図であり、図４は図３の不揮発性半導体記憶装置をより詳細に示すブロック回路図である。
図３および図４において、参照符号１０３はＹデコード回路（コラムデコーダ）、１０４はＸデコード回路（ロウデコーダ）、１０５はセルソースデコード回路、１７１および１７２は第１および第２のマルチプレクサ、１７３はアドレス判定回路、１７４は書き込み／消去判定回路、１７５はチップ状態判定回路、そして、１７６は出力バッファ回路を示している。また、図４において、参照符号ＹＧはＹ選択ゲート（ビット線選択ゲート）、ＢＬはビット線、ＷＬはワード線、そして、ＭＣはメモリセルを示している。なお、実際のフラッシュメモリでは、書き込み／消去判定回路１７４の出力により制御され、メモリセルＭＣへの電源電圧を制御する回路ブロック等が存在するが、図面が複雑化するので図３および図４では省略している。
【００１０】
図４から明らかなように、複数のメモリセルＭＣは、複数のビット線ＢＬと複数のワード線ＷＬの交差個所にマトリクス状に設けられ、Ｙデコード回路１０３により選択線Ｙｎ およびＹ選択ゲートＹＧを介して選択されるビット線ＢＬとＸデコード回路１０４により選択されるワード線ＷＬとの交差個所のメモリセルＭＣがアクセスされるようになっている。また、セルソースデコード回路１０５は各メモリセルＭＣのソース電極に接続され、全てのメモリセルＭＣを一括して（或いは、消去セクタ毎に）消去するようになっている。
【００１１】
図３および図４に示すフラッシュメモリは、メモリセルアレイ１０１を各ワード線ＷＬの所定位置を境界として２つのメモリセルブロック（第１および第２のメモリセルブロック）１１１および１１２に分割し、それぞれ専用の読み出し回路１２１，１２２を設けるようになっている。すなわち、所定数のビット線ＢＬで構成される第１のメモリセルブロック１１１には第１の読み出し回路１２１が設けられ、また、残りのビット線ＢＬで構成された第２のメモリセルブロック１１２には第２の読み出し回路１２２が設けられている。この構成により、分割された一方のメモリセルブロック（例えば、第１のメモリセルブロック１１１）に対して消去動作（消去或いは書き込み動作）を行なっている場合でも、分割された他方のメモリセルブロック（例えば、第２のメモリセルブロック１１２）に対して読み出し或いは書き込み動作（読み出し動作）を同時に行なうデュアルオペレーション機能を実現するようになっている。
【００１２】
このように、図３および図４に示すフラッシュメモリは、メモリセルアレイ１０１の各ビット線ＢＬを、第１および第２のメモリセルブロック１１１および１１２に対応した第１および第２の読み出し回路１２１および１２２に接続するようになっている。なお、複数のビット線ＢＬを、少数の本数に分割し、それぞれに読み出し回路を接続する方法も考えられる。
【００１３】
ところで、図３および図４に示すデュアルオペレーション機能を有するフラッシュメモリとデュアルオペレーション非対応のフラッシュメモリとの差は、アドレス判定回路１７３と、第１および第２の読み出し回路１２１，１２２に対するマルチプレクサ（第１および第２のマルチプレクサ１７１，１７２）が存在するかどうかである。すなわち、前述したように、デュアルオペレーションは、外部からのコマンドシーケンスにより、チップ内部で自動的に行なわれる書き込みまたは消去動作を一方のメモリセルブロック（第１のメモリセルブロック１１１）で行っている際に、他方のメモリセルブロック（第２のメモリセルブロック１１２）に対して読み出し動作を行なうものであり、これ以外の動作は禁止となっている。
【００１４】
具体的に、例えば、第１のメモリセルブロック１１１が消去または書き込み動作中であった場合、第２のメモリセルブロック１１２に対する読み出し動作だけが許されるのである。これらのメモリセルアレイ（１０１）に対する制御は次の様にして行なわれる。
まず、第１のメモリセルブロック１１１に対しての消去動作（または、書き込み動作）は、通常のフラッシュメモリと同様の制御に加え、チップ状態判定回路１７５および第２のマルチプレクサ１７２によっても制御される。すなわち、第２のマルチプレクサ１７２は、チップ状態判定回路１７５により第１および第２の読み出し回路１２１，１２２のどちらの出力信号（この場合は、第１の読み出し回路１２１の出力信号）を書き込み／消去判定回路１７４に送るかを決定する。また、第２のメモリセルブロック１１２からの読み出し動作は、通常の読み出し動作に加え、チップ状態判定回路１７５およびアドレス判定回路１７３による制御が行なわれる。すなわち、アドレス判定回路１７３は、チップ状態判定回路１７５の出力信号および入力されたアドレス（ＸアドレスおよびＹアドレス）から、そのアドレスが読み出し可能なメモリセルブロック（この場合は、第２の読み出し回路１２２）のものかどうかを判定し、その結果を第１のマルチプレクサ１７１に送る。
【００１５】
第１のマルチプレクサ１７１は、チップ状態判定回路１７５からどちらの読み出し回路の出力を有効にするかを判断し（この場合は、第２の読み出し回路１２２）、アドレス判定回路１７３の出力と比べて有効なアドレスであれば読み出し回路の出力信号（この場合は、第２の読み出し回路１２２の出力信号）を出力バッファ回路１７６に送る。一方、第２のメモリセルブロック１１２に対して消去または書き込み動作を行なう場合には、第１および第２のマルチプレクサ１７１，１７２が上述とは逆の読み出し回路（第１および第２の読み出し回路１２１，１２２）の出力信号を有効にするだけで後の動作は同じである。
【００１６】
以上がデュアルオペレーション機能を有するフラッシュメモリ（不揮発性半導体記憶装置）の動作の概要であり、このような制御を行なうために、アドレス判定回路１７３および読み出し回路１２１，１２２に対するマルチプレクサ１７１，１７２がデュアルオペレーションを可能とするために必要とされている。なお、厳密には、アドレス判定回路１７３の出力結果により入力されたアドレス（ＸアドレスおよびＹアドレス）に対する各デコーダ（Ｘデコーダ回路１０４およびＹデコーダ回路１０３）の出力およびセルソースデコード回路の出力を変える必要がある場合が存在し、アドレス判定回路１７３の出力結果がこれらの回路にも送られているが、以上の説明では、簡略化のためにその説明は省略した。
【００１７】
上述のように図３および図４に示す関連技術としての不揮発性半導体記憶装置（フラッシュメモリ）は、予め（初期の設計段階から）各読み出し回路１２１および１２２に接続するビット線ＢＬを規定して製造するため、例えば、この不揮発性半導体記憶装置を使用してコンピュータシステムを構成する場合等において、ビット構成を変更することが困難であったり、或いは、ビット構成を可変とするにはビット数に応じたコーディングを行う回路が別個に必要となって回路構成が複雑になるという問題があった。
【００１８】
図５は図３不揮発性半導体記憶装置の変形例を示すブロック図であり、図６は図５の不揮発性半導体記憶装置をより詳細に示すブロック回路図である。図５および図６において、参照符号１０６は時分割回路、１２０は読み出し回路、そして、１６０はマルチプレクサを示している。
すなわち、図５および図６に示す不揮発性半導体記憶装置（フラッシュメモリ）は、図３および図４に示す関連技術としてのフラッシュメモリの変形例であり、マルチプレクサをメモリセルアレイに対して適用したものであり、図３および図４のフラッシュメモリにおける２つの読み出し回路１２１および１２２を１つの読み出し回路１２０として構成したものである。
【００１９】
図５および図６に示されるように、本変形例において、第１および第２のメモリセルブロック１１１，１１２は、マルチプレクサ１６０を介して共通の読み出し回路１２０に接続されるようになっている。ここで、時分割回路１０６は、一定周期でマルチプレクサ１６０の出力を切り替え、また、同時に、第１および第２のメモリセルブロック１１１，１１２のどちらからの出力が選択されているかを読み出し回路１２０に与える。そして、例えば、第１のメモリセルブロック１１１の消去動作（消去或いは書き込み動作）を行っている場合でも、読み出し回路１２０を時分割的に第１および第２のメモリセルブロック１１１および１１２に接続することによって、第２のメモリセルブロック１１２に対する読み出し或いは書き込み動作（読み出し動作）を同時に行えるように構成されている。
【００２０】
ここで、読み出し回路１２０は、時分割回路１０６の出力信号，チップ状態判定回路１７５の出力信号，および，アドレス判定回路１７３の出力信号により自分自身の出力を出力バッファ回路１７６に送るのか（すなわち、出力バッファ回路１７６に送ることが可能か），或いは，書き込み消去判定回路１７４に送るのかを判断する。アドレス判定回路１７３の動作は、制御の対象が読み出し回路１２０に変わる以外は、前述した図３および図４に示すフラッシュメモリの場合と同様である。
【００２１】
上述のように図５および図６に示す関連技術としての不揮発性半導体記憶装置（フラッシュメモリ）においても、マルチプレクサ１６０を介して読み出し回路１２０に接続するビット線ＢＬは、初期の設計段階から規定して製造されているため、ビット構成を変更することは困難であった。
具体的に、図３および図４、または、図５および図６に示す不揮発性半導体記憶装置（デュアルオペレーション機能を有するフラッシュメモリ）において、第１のメモリセルブロック１１１の容量が２Ｍビットで第２のメモリセルブロック１１２の容量が６Ｍビットとして製造され、メモリセルアレイ１０１全体の記憶容量が８Ｍビットの場合、例えば、ユーザ側（例えば、コンピュータシステムを組み立てる業者）が頻繁に消去を行いたいデータの容量（例えば、コンピュータのＢＩＯＳ等として使用する記憶容量）が１Ｍビットであり、その１Ｍビットのデータを容量の小さい第１のメモリセルブロック１１１に割り当てたとしても、この第１のメモリセルブロック１１１における残りの１Ｍビットは、該第１のメモリセルブロック１１１を消去している際には第２のメモリセルブロック１１２に格納されたデータと同様に自由な読み出し或いは書き込み動作が行えないことになる。すなわち、第１のメモリセルブロック１１１における１Ｍビット分の容量は、使用されずに無駄になってしまうことになる。さらに、ビット構成を可変とするために別個にコーディング回路を設けるには、このコーディング回路が複雑になり製品（フラッシュメモリ）の価格を上昇させることにもなる。
【００２２】
本発明は、上述した従来の不揮発性半導体記憶装置が有する課題に鑑み、デュアルオペレーション機能を有する不揮発性半導体記憶装置において、極端な回路の複雑化やチップ面積の増大を伴うことなく、分割するメモリセルブロックのビット構成を可変にすることを目的とする。
【００２３】
【課題を解決するための手段】
本発明の第１の形態によれば、電気的に書き込みおよび消去が可能な不揮発性半導体記憶装置であって、複数のメモリセルがマトリクス状に配置されたメモリセルアレイを、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割し、該第１のメモリセルブロックに対して第１の読み出し回路を設けると共に該第２のメモリセルブロックに対して第２の読み出し回路を設け、該第１および第２の読み出し回路を前記ビット線の両側に配置してデュアルオペレーションを行うようにした不揮発性半導体記憶装置において、該不揮発性半導体記憶装置は、フラッシュメモリであり、且つ、前記第１のメモリセルブロックに対する消去動作を行うと同時に、前記第２のメモリセルブロックに対する読み出し或いは書き込み動作を行うようにしたことを特徴とする不揮発性半導体記憶装置が提供される。
本発明の第２の形態によれば、電気的に書き込みおよび消去が可能な不揮発性半導体記憶装置であって、複数のメモリセルがマトリクス状に配置されたメモリセルアレイを、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割し、該第１のメモリセルブロックに対して第１の読み出し回路を設けると共に該第２のメモリセルブロックに対して第２の読み出し回路を設け、該第１および第２の読み出し回路を前記ビット線の両側に配置してデュアルオペレーションを行うようにした不揮発性半導体記憶装置において、該不揮発性半導体記憶装置は、フラッシュメモリであり、且つ、前記第１のメモリセルブロックに対する消去或いは書き込み動作を行うと同時に、前記第２のメモリセルブロックに対する読み出し動作を行うようにしたことを特徴とする不揮発性半導体記憶装置が提供される。
本発明の第３の形態によれば、電気的に書き込みおよび消去が可能な不揮発性半導体記憶装置であって、複数のメモリセルがマトリクス状に配置されたメモリセルアレイを、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割し、該第１および第２のメモリセルブロックをそれぞれ時分割回路により制御される選択ゲートを介して共通の読み出し回路に接続してデュアルオペレーションを行うようにした不揮発性半導体記憶装置において、該不揮発性半導体記憶装置は、フラッシュメモリであり、且つ、前記第１のメモリセルブロックに対する消去動作を行うと同時に、前記第２のメモリセルブロックに対する読み出し或いは書き込み動作を行うようにしたことを特徴とする不揮発性半導体記憶装置が提供される。
本発明の第４の形態によれば、電気的に書き込みおよび消去が可能な不揮発性半導体記憶装置であって、複数のメモリセルがマトリクス状に配置されたメモリセルアレイを、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割し、該第１および第２のメモリセルブロックをそれぞれ時分割回路により制御される選択ゲートを介して共通の読み出し回路に接続してデュアルオペレーションを行うようにした不揮発性半導体記憶装置において、該不揮発性半導体記憶装置は、フラッシュメモリであり、且つ、前記第１のメモリセルブロックに対する消去或いは書き込み動作を行うと同時に、前記第２のメモリセルブロックに対する読み出し動作を行うようにしたことを特徴とする不揮発性半導体記憶装置が提供される。
【００２４】
本発明の第１の形態の不揮発性半導体記憶装置によれば、メモリセルアレイは、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割される。第１のメモリセルブロックに対しては第１の読み出し回路が設けられ、第２のメモリセルブロックに対しては第２の読み出し回路が設けられる。そして、第１および第２の読み出し回路は、ビット線の両側に配置されてデュアルオペレーションが行われる。ここで、不揮発性半導体記憶装置は、フラッシュメモリであり、そして、第１のメモリセルブロックに対する消去動作を行うと同時に、第２のメモリセルブロックに対する読み出し或いは書き込み動作を行うようになっている。
本発明の第２の形態の不揮発性半導体記憶装置によれば、メモリセルアレイは、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割される。第１のメモリセルブロックに対しては第１の読み出し回路が設けられ、第２のメモリセルブロックに対しては第２の読み出し回路が設けられる。そして、第１および第２の読み出し回路は、ビット線の両側に配置されてデュアルオペレーションが行われる。ここで、不揮発性半導体記憶装置は、フラッシュメモリであり、そして、第１のメモリセルブロックに対する消去或いは書き込み動作を行うと同時に、第２のメモリセルブロックに対する読み出し動作を行うようになっている。
本発明の第３の形態の不揮発性半導体記憶装置によれば、メモリセルアレイは、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割される。第１および第２のメモリセルブロックは、それぞれ時分割回路により制御される選択ゲートを介して共通の読み出し回路に接続されデュアルオペレーションが行われる。ここで、不揮発性半導体記憶装置は、フラッシュメモリであり、そして、第１のメモリセルブロックに対する消去動作を行うと同時に、第２のメモリセルブロックに対する読み出し或いは書き込み動作を行うようになっている。
本発明の第４の形態の不揮発性半導体記憶装置によれば、メモリセルアレイは、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割される。第１および第２のメモリセルブロックは、それぞれ時分割回路により制御される選択ゲートを介して共通の読み出し回路に接続されデュアルオペレーションが行われる。ここで、不揮発性半導体記憶装置は、フラッシュメモリであり、そして、第１のメモリセルブロックに対する消去或いは書き込み動作を行うと同時に、第２のメモリセルブロックに対する読み出し動作を行うようになっている。
このように、本発明の不揮発性半導体記憶装置によれば、第１および第２のメモリセルブロックには、専用の読み出し回路が設けられるか、或いは、時分割回路により制御される選択ゲートを介して共通の読み出し回路に接続され、これにより、一方のメモリセルブロックに対する消去動作（消去或いは書き込み動作）を行うと同時に、他方のメモリセルブロックに対する読み出し或いは書き込み動作（読み出し動作）を行うことができる。
【００２５】
すなわち、デュアルオペレーション機能を有する不揮発性半導体記憶装置（フラッシュメモリ）において、極端な回路の複雑化やチップ面積の増大を伴うことなく、それぞれのメモリセルブロックのビット構成を可変にすることができる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明に係る不揮発性半導体記憶装置の実施例を説明する。
図７は本発明に係る不揮発性半導体記憶装置（フラッシュメモリ）の第１実施例を示すブロック回路図であり、前述した図３および図４を参照して説明した関連技術としてのフラッシュメモリに対応するものである。図７において、参照符号１はメモリセルアレイ、１１および１２は分割された第１および第２のメモリセルブロック、２１および２２は第１および第２の読み出し回路、３はＹデコード回路（コラムデコーダ）、４はＸデコード回路（ロウデコーダ）、５はセルソースデコード回路、そして、９はビット線ＢＬに設けられたレーザ溶断部を示している。また、参照符号７１および７２は第１および第２のマルチプレクサ、７３はアドレス判定回路、７４は書き込み／消去判定回路、７５はチップ状態判定回路、そして、７６は出力バッファ回路を示している。さらに、参照符号ＹＧｎ１およびＹＧｎ２は第１および第２のメモリセルブロック１１，１２におけるＹ選択ゲート（ビット線選択ゲート）、ＢＬはビット線１およびＢＬ２は第１および第２のメモリセルブロック１１，１２におけるビット線（ＢＬ）、ＷＬはワード線、そして、ＭＣはメモリセルを示している。
【００２７】
ここで、実際のフラッシュメモリでは、書き込み／消去判定回路７４の出力により制御され、メモリセルＭＣへの電源電圧を制御する回路ブロック等が存在するが、図面が複雑化するので図３および図４では省略している。また、図７に示すフラッシュメモリでは、１本のビット線ＢＬ（ＢＬ１，ＢＬ２）だけを描いているが、他のビット線も同様である。
【００２８】
図７に示されるように、ビット線ＢＬは、レーザによりレーザ溶断部９で溶断され、第１のビット線ＢＬ１と、第２のビット線ＢＬ２とに電気的に分割されている。なお、他の全てのビット線（ＢＬ）も、同じビット位置で溶断されることになる。そして、第１のビット線ＢＬ１（第１のメモリセルブロック１１におけるビット線）は、ビット線ＢＬの一方の側（第１のメモリセルブロック１１側）に設けられた第１の読み出し回路２１に接続され、また、第２のビット線ＢＬ２（第２のメモリセルブロック１２におけるビット線）は、ビット線ＢＬの他方の側（第２のメモリセルブロック１２側）に設けられた第２の読み出し回路２２に接続されている。ここで、レーザ溶断部９は、製造されたチップ上において、レーザ等によりユーザの要求に応じた位置でビット線ＢＬを溶断するものであり、例えば、１本のビット線ＢＬの複数個所に設け、その内の所定のものを溶断するように構成することができる。
【００２９】
本実施例においても、前述した関連技術のフラッシュメモリと同様に、デュアルオペレーション（同時動作：Ｓｉｍｕｌｔａｎｅｏｕｓ Ｏｐｅｒａｔｉｏｎ）は、外部からのコマンドシーケンスにより、チップ内部で自動的に行なわれる書き込みまたは消去動作を一方のメモリセルブロック（例えば、第１のメモリセルブロック１１）で行っている際に、他方のメモリセルブロック（例えば、第２のメモリセルブロック１２）に対して読み出し動作を行なうものであり、これ以外の動作は禁止となっている。そして、例えば、第１および第２のメモリセルブロック１１，１２によるデュアルオペレーションは、基本的には、第３図および第４図を参照して説明した関連技術のフラッシュメモリの動作と同様である。
【００３０】
ここで、ビット線ＢＬを所定のレーザ溶断部９で溶断すると、その溶断位置に応じてアドレス判定のロジックが異なることになる。そして、アドレス判定回路７３には、ＸアドレスおよびＹアドレスが供給され、該アドレス判定回路７３の出力信号は、Ｘデコード回路４，Ｙデコード回路３，セルソースデコード回路５，および，第１のマルチプレクサ７１に供給されている。さらに、チップ状態判定回路７５の出力信号は、第１および第のマルチプレクサ７１，７２、および、Ｙデコード回路３に供給されている。
【００３１】
Ｙデコード回路３は、同一のＹアドレス（Ｙｎ）に対して出力Ｙｎ１およびＹｎ２を有し、それぞれビット線ＢＬ１およびＢＬ２に設けられたＹ選択ゲート（ビット線選択ゲート）ＹＧｎ１およびＹＧｎ２を制御する。なお、Ｙ選択ゲートＹＧｎ１およびＹＧｎ２のスイッチング（オン／オフ状態）は、アドレス判定回路７３の出力およびチップ状態判定回路７５の出力の組み合わせにより様々に変化する。
【００３２】
図７に示す本第１実施例のフラッシュメモリを前述した図３および図４に示す関連技術のフラッシュメモリと比較した場合には、ソースのデコード方式がより簡略化することが可能となる。すなわち、図３および図４に示す関連技術では、ビット線ＢＬの方向においてメモリセルアレイ１０１が第１のメモリセルブロック１１１と第２のメモリセルブロック１１２に分割されるため、ワード線ＷＬの方向に各メモリセルＭＣのソースを束ねると、第１および第２のメモリセルブロック１１１，１１２の境目で切断する方式にしなければならない。これに対して、図７に示す本第１実施例では、メモリセルアレイ１がワード線ＷＬの方向において第１のメモリセルブロック１１と第２のメモリセルブロック１２に分割されるため、該第１および第２のメモリセルブロック１１，１２の境目で切断する必要が無く、ソースのデコード方式を図３および図４に示す関連技術よりも簡略化することができる。
【００３３】
なお、製造されたチップ上において、レーザ溶断部９をレーザ等により溶断する代わりに、例えば、マスタースライスにより予め作っておいたビット線ＢＬのパターンを所定の位置で切断することにより、各ビット線ＢＬをそれぞれ２本のビット線ＢＬ１およびＢＬ２に分割して、メモリセルアレイ１を第１のメモリセルブロック１１および第２のメモリセルブロック１２に分割するように構成してもよい。
【００３４】
このように、メモリセルアレイ１を複数の（２つの）メモリセルブロック１１，１２に分割するメモリセルアレイの切り離し処理を、マスタースライスを用いて行うことにより、基本的に同じ設計データに基づくフラッシュメモリを使用してメモリセルアレイをユーザの所望するビット構成に分割することができる。
ここで、Ｙデコード回路（コラムデコーダ）３は、切断された第１および第２のビット線ＢＬ１およびＢＬ２のそれぞれと、対応する第１および第２の読み出し回路２１および２２との接続を各Ｙ選択ゲートＹＧｎ１およびＹＧｎ２により選択的に接続するようになっている。なお、複数のメモリセルＭＣは、複数のビット線ＢＬと複数のワード線ＷＬの交差個所にマトリクス状に設けられ、Ｙデコード回路により選択線Ｙｎ を介して選択されるＹ選択ゲートＹＧｎ１およびＹＧｎ２とＸデコード回路（ロウデコーダ）４により選択されるワード線ＷＬとの交差個所のメモリセルＭＣがアクセスされるようになっている。また、セルソースデコード回路５は各メモリセルＭＣのソース電極に接続され、これらのメモリセルＭＣを一括して（或いは、消去セクタ毎に）消去するようになっている。
【００３５】
以上により、極端な回路の複雑化やチップ面積の増大を伴うことなく、それぞれのセルアレイのビット構成を可変とし、分割された一方のメモリセルブロック（例えば、第１のメモリセルブロック１１）に対して消去動作（消去或いは書き込み動作）を行なっている場合に、分割された他方のメモリセルブロック（例えば、第２のメモリセルブロック１２）に対して読み出し或いは書き込み動作（読み出し動作）を同時に行なうデュアルオペレーション機能を実現できるようになっている。
【００３６】
図８は本発明に係る不揮発性半導体記憶装置（フラッシュメモリ）の第２実施例を示すブロック回路図であり、前述した図５および図６を参照して説明した関連技術としてのフラッシュメモリに対応するものである。図８において、参照符号２は読み出し回路、６は時分割回路、そして、８１，８２，…はスイッチ素子を示している。なお、図８に示すフラッシュメモリでは、１本のビット線ＢＬ（ＢＬ１，ＢＬ２）だけを描いているが、他のビット線も同様である。また、本第２実施例におけるフラッシュメモリのデュアルオペレーションも、外部からのコマンドシーケンスにより、チップ内部で自動的に行なわれる書き込みまたは消去動作を一方のメモリセルブロック（例えば、第１のメモリセルブロック１１）で行っている際に、他方のメモリセルブロック（例えば、第２のメモリセルブロック１２）に対して読み出し動作を行なうものであり、これ以外の動作は禁止となっている。
【００３７】
図８に示されるように、本第２実施例では、ビット線ＢＬの所定のビット位置にスイッチ素子８１，８２，…が設けられている。これらのスイッチ素子の内、任意の１つ（例えば、スイッチ素子８１）が非導通状態とされ、他の全てのスイッチ素子（例えば、スイッチ素子８２，…）は導通状態とされる。これにより、１本のビット線はスイッチ素子８１により２本のビット線ＢＬ１およびＢＬ２に分割されることになる。
【００３８】
さらに、分割された２本のビット線ＢＬ１およびＢＬ２は、それぞれ時分割回路６によりスイッチングが制御されるマルチプレクサ６０を介して共通の読み出し回路２に接続されている。ここで、選択ゲートＹＧｎ１およびＹＧｎ２は、時分割回路６により制御されるようになっており、例えば、第１のビット線ＢＬ１（第１のメモリセルブロック１１）の消去動作（消去或いは書き込み動作）を行っている場合でも、読み出し回路２を時分割的に第１および第２のビット線ＢＬ１およびＢＬ２（第１および第２のメモリセルブロック１１および１２）に接続することによって、第２のビット線ＢＬ２（第２のメモリセルブロック１２）に対する読み出し或いは書き込み動作（読み出し動作）を同時に行えるように構成されている。
【００３９】
ここで、スイッチ素子は、マスタースライスにより任意の１つを非導通状態とし、他の全てを導通状態とするように構成することができる。
図９は本発明に係る不揮発性半導体記憶装置の第３実施例を示すブロック回路図である。図９において、参照符号７はビット線分割デコード回路、そして、９１，９２，…はトランスファゲートトランジスタを示している。なお、本第３実施例では、例えば、図７に示す本第１実施例における第１および第２のマルチプレクサ（７１，７２）、アドレス判定回路（７３）、書き込み／消去判定回路（７４）、チップ状態判定回路（７５）、および、出力バッファ回路（７６）は省略されている。
【００４０】
図９に示されるように、本第３実施例では、ビット線ＢＬの所定位置にトランスファゲートトランジスタ９１，９２，…を設けるようになっている。ここで、これらトランスファゲートトランジスタ９１，９２，…も、前述のスイッチ素子と同様に、任意の１つ（例えば、トランジスタ９１）が非導通状態とされ、他の全てのスイッチ素子（例えば、トランジスタ９２，…）は導通状態とされている。これらトランジスタ９１，９２，…の制御は、ビット線分割デコード回路７により行われるようになっており、例えば、この各トランジスタ（９１，９２，…）の導通および非導通の情報を不揮発性の記憶素子に格納して使用することにより、ユーザレベルにおいて、メモリセルアレイを分割するビット構成を選択することが可能となる。或いは、不揮発性の記憶素子を使用することなく、ビット線分割デコード回路７に供給する信号により、各トランジスタの導通および非導通を制御することもできる。なお、各ビット線ＢＬに設けるトランスファゲートトランジスタ９１，９２，…の数は、該トランジスタを設けることによるビット線ＢＬのレベル変化の鈍化等に鑑みて必要最小限の数とするのが好ましく、また、これらトランスファゲートトランジスタ９１，９２，…としては、内部抵抗および容量分の小さいトランジスタを使用する必要がある。
【００４１】
以上において、各ビット線ＢＬを切断するレーザ溶断部９、スイッチ素子８１，８２，…、および、トランスファゲートトランジスタ９１，９２，…は、該各ビット線の所定位置に、例えば、８Ｍビットのフラッシュメモリに対して、１Ｍビット，２Ｍビット，３Ｍビット，…というように、１Ｍビット単位での分割を可能とするような位置に設け、必要に応じてメモリセルアレイを所定のビット構成のメモリセルブロックに分割することができるようになっている。なお、以上の説明では、不揮発性半導体記憶装置としてフラッシュメモリを例として説明したが、本発明はフラッシュメモリに限定されるものではない。
【００４２】
【発明の効果】
以上、詳述したように、本発明の不揮発性半導体記憶装置によれば、ビット線を任意の位置で電気的に分割し、分割された各々のビット線に対して読み出しを行なうことによって、デュアルオペレーション機能を有する不揮発性半導体記憶装置においてチップ面積を極端に増大させること無く、分割するメモリセルブロックのビット構成を可変にすることができる。
【図面の簡単な説明】
【図１】従来の不揮発性半導体記憶装置の一例におけるメモリセルアレイと読み出し回路との関連を示すブロック図である。
【図２】関連技術としての不揮発性半導体記憶装置の一例におけるメモリセルアレイと読み出し回路との関連を示すブロック図である。
【図３】図２に対して不揮発性半導体記憶装置の外部から与える入力および基本的な信号を書き加えて示すブロック図である。
【図４】図３の不揮発性半導体記憶装置をより詳細に示すブロック回路図である。
【図５】図３不揮発性半導体記憶装置の変形例を示すブロック図である。
【図６】図５の不揮発性半導体記憶装置をより詳細に示すブロック回路図である。
【図７】本発明に係る不揮発性半導体記憶装置の第１実施例を示すブロック回路図である。
【図８】本発明に係る不揮発性半導体記憶装置の第２実施例を示すブロック回路図である。
【図９】本発明に係る不揮発性半導体記憶装置の第３実施例を示すブロック回路図である。
【符号の説明】
１…メモリセルアレイ
１１…第１のメモリセルブロック
１２…第２のメモリセルブロック
２…読み出し回路
２１…第１の読み出し回路
２２…第２の読み出し回路
３…Ｙデコード回路
４…Ｘデコード回路
５…セルソースデコード回路
６…時分割回路
７…ビット線分割デコード回路
７１…第１のマルチプレクサ
７２…第２のマルチプレクサ
７３…アドレス判定回路
７４…書き込み／消去判定回路
７５…チップ状態判定回路
７６…出力バッファ回路
８１，８２…スイッチ素子
９１，９２…トランスファゲートトランジスタ
ＢＬ…ビット線
ＭＣ…メモリセル
ＷＬ…ワード線
【発明の属する技術分野】
本発明は不揮発性半導体記憶装置に関し、特に、デュアルオペレーション機能を有するフラッシュメモリに関する。
近年、大容量で低価格の不揮発性半導体記憶装置としてフラッシュメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ、ＦＥ２ＰＲＯＭ： Ｆｌａｓｈ ｔｙｐｅ Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）が注目されている。このフラッシュメモリは消去動作に長時間を要するため、例えば、メモリセルアレイを２分割し、分割された一方のメモリセルアレイ（メモリセルブロック）に対して消去動作（消去或いは書き込み動作）を行なっている場合でも、他方のメモリセルアレイ（メモリセルブロック）に対して読み出し或いは書き込み動作（読み出し動作）を行なうことができるデュアルオペレーション（同時動作：Ｓｉｍｕｌｔａｎｅｏｕｓ Ｏｐｅｒａｔｉｏｎ）機能を有するフラッシュメモリが提案されている。そして、このようなデュアルオペレーション機能を有するフラッシュメモリにおいて、極端な回路の複雑化やチップ面積の増大を伴うことなく、分割されるメモリセルブロックのビット構成を可変にすることのできるフラッシュメモリ（不揮発性半導体記憶装置）の提供が要望されている。
【０００２】
【従来の技術】
従来、フラッシュメモリにおいては、メモリセルに対する読み出しモード、書き込みモード、および、消去モードが存在している。これら各モードでは、動作そのもの（読み出し時）および動作確認（書き込み並びに消去時）において、メモリセルのデータを読み出す動作が必要とされている。すなわち、読み出し時は当然であるが、書き込み時および消去時においても、メモリセルのデータが所定の値（レベル）になったかどうかを確認するために、メモリセルのデータを読み出す作業が必要となっている。
【０００３】
図１は従来の不揮発性半導体記憶装置（フラッシュメモリ）の一例におけるメモリセルアレイと読み出し回路との関連を示すブロック図である。図１において、参照符号１０１はメモリセルアレイ、また、１０２は読み出し回路を示している。
図１に示されるように、従来の一般的なフラッシュメモリは、チップ面積の効率化を図るため、１つのメモリセルアレイ１０１に対して１つの読み出し回路１０２を設け、この読み出し回路１０２により、読み出しモードにおける読み出し動作と、書き込み並びに消去モードにおける読み出し動作（確認動作）とを行うようになっている。
【０００４】
ところで、読み出し，書き込み並びに消去の各モードの内、消去モードは、その消去動作が完了するまでの時間に秒単位を要し、他の読み出しモードおよび書き込みモードに比べると数十倍から数百万倍の時間が必要となっている。ここで、例えば、メモリセルの消去動作（消去モード）をメモリセルアレイ１０１全体に対して行わずに、メモリセルアレイ１０１を何分割かした特定の消去セクタに対してのみ消去動作を実行することも可能である。しかしながら、従来の一般的なフラッシュメモリでは、メモリセルアレイ１０１に対して１つの読み出し回路１０２を設け、各動作モードで共有化しているため、例えば、特定の消去セクタを消去している間、メモリセルアレイの消去の対象となっていないビットに対する読み出し或いは書き込み動作を行うことはできない。これは、フラッシュメモリを搭載したシステムの効率を下げる大きな原因となっている。
【０００５】
そこで、デュアルオペレーション機能を持たせたフラッシュメモリ（不揮発性半導体記憶装置）が考えられている。
【０００６】
【発明が解決しようとする課題】
図２は関連技術としての不揮発性半導体記憶装置（デュアルオペレーション機能を有するフラッシュメモリ）の一例におけるメモリセルアレイと読み出し回路との関連を示すブロック図である。図２において、参照符号１１１は第１のメモリセルブロック、１１２は第２のメモリセルブロック、１２１は第１の読み出し回路、そして、１２２は第２の読み出し回路を示している。
【０００７】
最も単純な構成のデュアルオペレーション機能を有するフラッシュメモリとしては、２つのチップのフラッシュメモリからなるモジュールであるが、より小さなチップ面積が必要な場合には、各チップの部品の共用を行なって１チップで構成する。その場合の基本的なデュアルオペレーションの考え方は、図２に示されるように、メモリセルアレイ１０１を２分割して第１のメモリセルブロック１１１および第２のメモリセルブロック１１２により構成し、それぞれ専用の読み出し回路（第１の読み出し回路１２１および第２の読み出し回路１２２）を設けるようになっている。
【０００８】
そして、一方のメモリセルブロック（例えば、第１のメモリセルブロック１１１）に対して消去動作（消去或いは書き込み動作）を行なっている場合でも、分割された他方のメモリセルブロック（例えば、第２のメモリセルブロック１１２）に対して読み出し或いは書き込み動作（読み出し動作）を同時に行なうデュアルオペレーション機能を実現するようになっている。なお、ここで述べている書き込みおよび消去動作はいわゆる自動書き込みおよび自動消去の動作であり、チップ外部からコマンドシーケンスを与えることにより、チップ内部で全ての動作が完結するものを想定している。
【０００９】
図３は図２に対して不揮発性半導体記憶装置（フラッシュメモリ）の外部から与える入力および基本的な信号を書き加えて示すブロック図であり、図４は図３の不揮発性半導体記憶装置をより詳細に示すブロック回路図である。
図３および図４において、参照符号１０３はＹデコード回路（コラムデコーダ）、１０４はＸデコード回路（ロウデコーダ）、１０５はセルソースデコード回路、１７１および１７２は第１および第２のマルチプレクサ、１７３はアドレス判定回路、１７４は書き込み／消去判定回路、１７５はチップ状態判定回路、そして、１７６は出力バッファ回路を示している。また、図４において、参照符号ＹＧはＹ選択ゲート（ビット線選択ゲート）、ＢＬはビット線、ＷＬはワード線、そして、ＭＣはメモリセルを示している。なお、実際のフラッシュメモリでは、書き込み／消去判定回路１７４の出力により制御され、メモリセルＭＣへの電源電圧を制御する回路ブロック等が存在するが、図面が複雑化するので図３および図４では省略している。
【００１０】
図４から明らかなように、複数のメモリセルＭＣは、複数のビット線ＢＬと複数のワード線ＷＬの交差個所にマトリクス状に設けられ、Ｙデコード回路１０３により選択線Ｙｎ およびＹ選択ゲートＹＧを介して選択されるビット線ＢＬとＸデコード回路１０４により選択されるワード線ＷＬとの交差個所のメモリセルＭＣがアクセスされるようになっている。また、セルソースデコード回路１０５は各メモリセルＭＣのソース電極に接続され、全てのメモリセルＭＣを一括して（或いは、消去セクタ毎に）消去するようになっている。
【００１１】
図３および図４に示すフラッシュメモリは、メモリセルアレイ１０１を各ワード線ＷＬの所定位置を境界として２つのメモリセルブロック（第１および第２のメモリセルブロック）１１１および１１２に分割し、それぞれ専用の読み出し回路１２１，１２２を設けるようになっている。すなわち、所定数のビット線ＢＬで構成される第１のメモリセルブロック１１１には第１の読み出し回路１２１が設けられ、また、残りのビット線ＢＬで構成された第２のメモリセルブロック１１２には第２の読み出し回路１２２が設けられている。この構成により、分割された一方のメモリセルブロック（例えば、第１のメモリセルブロック１１１）に対して消去動作（消去或いは書き込み動作）を行なっている場合でも、分割された他方のメモリセルブロック（例えば、第２のメモリセルブロック１１２）に対して読み出し或いは書き込み動作（読み出し動作）を同時に行なうデュアルオペレーション機能を実現するようになっている。
【００１２】
このように、図３および図４に示すフラッシュメモリは、メモリセルアレイ１０１の各ビット線ＢＬを、第１および第２のメモリセルブロック１１１および１１２に対応した第１および第２の読み出し回路１２１および１２２に接続するようになっている。なお、複数のビット線ＢＬを、少数の本数に分割し、それぞれに読み出し回路を接続する方法も考えられる。
【００１３】
ところで、図３および図４に示すデュアルオペレーション機能を有するフラッシュメモリとデュアルオペレーション非対応のフラッシュメモリとの差は、アドレス判定回路１７３と、第１および第２の読み出し回路１２１，１２２に対するマルチプレクサ（第１および第２のマルチプレクサ１７１，１７２）が存在するかどうかである。すなわち、前述したように、デュアルオペレーションは、外部からのコマンドシーケンスにより、チップ内部で自動的に行なわれる書き込みまたは消去動作を一方のメモリセルブロック（第１のメモリセルブロック１１１）で行っている際に、他方のメモリセルブロック（第２のメモリセルブロック１１２）に対して読み出し動作を行なうものであり、これ以外の動作は禁止となっている。
【００１４】
具体的に、例えば、第１のメモリセルブロック１１１が消去または書き込み動作中であった場合、第２のメモリセルブロック１１２に対する読み出し動作だけが許されるのである。これらのメモリセルアレイ（１０１）に対する制御は次の様にして行なわれる。
まず、第１のメモリセルブロック１１１に対しての消去動作（または、書き込み動作）は、通常のフラッシュメモリと同様の制御に加え、チップ状態判定回路１７５および第２のマルチプレクサ１７２によっても制御される。すなわち、第２のマルチプレクサ１７２は、チップ状態判定回路１７５により第１および第２の読み出し回路１２１，１２２のどちらの出力信号（この場合は、第１の読み出し回路１２１の出力信号）を書き込み／消去判定回路１７４に送るかを決定する。また、第２のメモリセルブロック１１２からの読み出し動作は、通常の読み出し動作に加え、チップ状態判定回路１７５およびアドレス判定回路１７３による制御が行なわれる。すなわち、アドレス判定回路１７３は、チップ状態判定回路１７５の出力信号および入力されたアドレス（ＸアドレスおよびＹアドレス）から、そのアドレスが読み出し可能なメモリセルブロック（この場合は、第２の読み出し回路１２２）のものかどうかを判定し、その結果を第１のマルチプレクサ１７１に送る。
【００１５】
第１のマルチプレクサ１７１は、チップ状態判定回路１７５からどちらの読み出し回路の出力を有効にするかを判断し（この場合は、第２の読み出し回路１２２）、アドレス判定回路１７３の出力と比べて有効なアドレスであれば読み出し回路の出力信号（この場合は、第２の読み出し回路１２２の出力信号）を出力バッファ回路１７６に送る。一方、第２のメモリセルブロック１１２に対して消去または書き込み動作を行なう場合には、第１および第２のマルチプレクサ１７１，１７２が上述とは逆の読み出し回路（第１および第２の読み出し回路１２１，１２２）の出力信号を有効にするだけで後の動作は同じである。
【００１６】
以上がデュアルオペレーション機能を有するフラッシュメモリ（不揮発性半導体記憶装置）の動作の概要であり、このような制御を行なうために、アドレス判定回路１７３および読み出し回路１２１，１２２に対するマルチプレクサ１７１，１７２がデュアルオペレーションを可能とするために必要とされている。なお、厳密には、アドレス判定回路１７３の出力結果により入力されたアドレス（ＸアドレスおよびＹアドレス）に対する各デコーダ（Ｘデコーダ回路１０４およびＹデコーダ回路１０３）の出力およびセルソースデコード回路の出力を変える必要がある場合が存在し、アドレス判定回路１７３の出力結果がこれらの回路にも送られているが、以上の説明では、簡略化のためにその説明は省略した。
【００１７】
上述のように図３および図４に示す関連技術としての不揮発性半導体記憶装置（フラッシュメモリ）は、予め（初期の設計段階から）各読み出し回路１２１および１２２に接続するビット線ＢＬを規定して製造するため、例えば、この不揮発性半導体記憶装置を使用してコンピュータシステムを構成する場合等において、ビット構成を変更することが困難であったり、或いは、ビット構成を可変とするにはビット数に応じたコーディングを行う回路が別個に必要となって回路構成が複雑になるという問題があった。
【００１８】
図５は図３不揮発性半導体記憶装置の変形例を示すブロック図であり、図６は図５の不揮発性半導体記憶装置をより詳細に示すブロック回路図である。図５および図６において、参照符号１０６は時分割回路、１２０は読み出し回路、そして、１６０はマルチプレクサを示している。
すなわち、図５および図６に示す不揮発性半導体記憶装置（フラッシュメモリ）は、図３および図４に示す関連技術としてのフラッシュメモリの変形例であり、マルチプレクサをメモリセルアレイに対して適用したものであり、図３および図４のフラッシュメモリにおける２つの読み出し回路１２１および１２２を１つの読み出し回路１２０として構成したものである。
【００１９】
図５および図６に示されるように、本変形例において、第１および第２のメモリセルブロック１１１，１１２は、マルチプレクサ１６０を介して共通の読み出し回路１２０に接続されるようになっている。ここで、時分割回路１０６は、一定周期でマルチプレクサ１６０の出力を切り替え、また、同時に、第１および第２のメモリセルブロック１１１，１１２のどちらからの出力が選択されているかを読み出し回路１２０に与える。そして、例えば、第１のメモリセルブロック１１１の消去動作（消去或いは書き込み動作）を行っている場合でも、読み出し回路１２０を時分割的に第１および第２のメモリセルブロック１１１および１１２に接続することによって、第２のメモリセルブロック１１２に対する読み出し或いは書き込み動作（読み出し動作）を同時に行えるように構成されている。
【００２０】
ここで、読み出し回路１２０は、時分割回路１０６の出力信号，チップ状態判定回路１７５の出力信号，および，アドレス判定回路１７３の出力信号により自分自身の出力を出力バッファ回路１７６に送るのか（すなわち、出力バッファ回路１７６に送ることが可能か），或いは，書き込み消去判定回路１７４に送るのかを判断する。アドレス判定回路１７３の動作は、制御の対象が読み出し回路１２０に変わる以外は、前述した図３および図４に示すフラッシュメモリの場合と同様である。
【００２１】
上述のように図５および図６に示す関連技術としての不揮発性半導体記憶装置（フラッシュメモリ）においても、マルチプレクサ１６０を介して読み出し回路１２０に接続するビット線ＢＬは、初期の設計段階から規定して製造されているため、ビット構成を変更することは困難であった。
具体的に、図３および図４、または、図５および図６に示す不揮発性半導体記憶装置（デュアルオペレーション機能を有するフラッシュメモリ）において、第１のメモリセルブロック１１１の容量が２Ｍビットで第２のメモリセルブロック１１２の容量が６Ｍビットとして製造され、メモリセルアレイ１０１全体の記憶容量が８Ｍビットの場合、例えば、ユーザ側（例えば、コンピュータシステムを組み立てる業者）が頻繁に消去を行いたいデータの容量（例えば、コンピュータのＢＩＯＳ等として使用する記憶容量）が１Ｍビットであり、その１Ｍビットのデータを容量の小さい第１のメモリセルブロック１１１に割り当てたとしても、この第１のメモリセルブロック１１１における残りの１Ｍビットは、該第１のメモリセルブロック１１１を消去している際には第２のメモリセルブロック１１２に格納されたデータと同様に自由な読み出し或いは書き込み動作が行えないことになる。すなわち、第１のメモリセルブロック１１１における１Ｍビット分の容量は、使用されずに無駄になってしまうことになる。さらに、ビット構成を可変とするために別個にコーディング回路を設けるには、このコーディング回路が複雑になり製品（フラッシュメモリ）の価格を上昇させることにもなる。
【００２２】
本発明は、上述した従来の不揮発性半導体記憶装置が有する課題に鑑み、デュアルオペレーション機能を有する不揮発性半導体記憶装置において、極端な回路の複雑化やチップ面積の増大を伴うことなく、分割するメモリセルブロックのビット構成を可変にすることを目的とする。
【００２３】
【課題を解決するための手段】
本発明の第１の形態によれば、電気的に書き込みおよび消去が可能な不揮発性半導体記憶装置であって、複数のメモリセルがマトリクス状に配置されたメモリセルアレイを、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割し、該第１のメモリセルブロックに対して第１の読み出し回路を設けると共に該第２のメモリセルブロックに対して第２の読み出し回路を設け、該第１および第２の読み出し回路を前記ビット線の両側に配置してデュアルオペレーションを行うようにした不揮発性半導体記憶装置において、該不揮発性半導体記憶装置は、フラッシュメモリであり、且つ、前記第１のメモリセルブロックに対する消去動作を行うと同時に、前記第２のメモリセルブロックに対する読み出し或いは書き込み動作を行うようにしたことを特徴とする不揮発性半導体記憶装置が提供される。
本発明の第２の形態によれば、電気的に書き込みおよび消去が可能な不揮発性半導体記憶装置であって、複数のメモリセルがマトリクス状に配置されたメモリセルアレイを、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割し、該第１のメモリセルブロックに対して第１の読み出し回路を設けると共に該第２のメモリセルブロックに対して第２の読み出し回路を設け、該第１および第２の読み出し回路を前記ビット線の両側に配置してデュアルオペレーションを行うようにした不揮発性半導体記憶装置において、該不揮発性半導体記憶装置は、フラッシュメモリであり、且つ、前記第１のメモリセルブロックに対する消去或いは書き込み動作を行うと同時に、前記第２のメモリセルブロックに対する読み出し動作を行うようにしたことを特徴とする不揮発性半導体記憶装置が提供される。
本発明の第３の形態によれば、電気的に書き込みおよび消去が可能な不揮発性半導体記憶装置であって、複数のメモリセルがマトリクス状に配置されたメモリセルアレイを、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割し、該第１および第２のメモリセルブロックをそれぞれ時分割回路により制御される選択ゲートを介して共通の読み出し回路に接続してデュアルオペレーションを行うようにした不揮発性半導体記憶装置において、該不揮発性半導体記憶装置は、フラッシュメモリであり、且つ、前記第１のメモリセルブロックに対する消去動作を行うと同時に、前記第２のメモリセルブロックに対する読み出し或いは書き込み動作を行うようにしたことを特徴とする不揮発性半導体記憶装置が提供される。
本発明の第４の形態によれば、電気的に書き込みおよび消去が可能な不揮発性半導体記憶装置であって、複数のメモリセルがマトリクス状に配置されたメモリセルアレイを、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割し、該第１および第２のメモリセルブロックをそれぞれ時分割回路により制御される選択ゲートを介して共通の読み出し回路に接続してデュアルオペレーションを行うようにした不揮発性半導体記憶装置において、該不揮発性半導体記憶装置は、フラッシュメモリであり、且つ、前記第１のメモリセルブロックに対する消去或いは書き込み動作を行うと同時に、前記第２のメモリセルブロックに対する読み出し動作を行うようにしたことを特徴とする不揮発性半導体記憶装置が提供される。
【００２４】
本発明の第１の形態の不揮発性半導体記憶装置によれば、メモリセルアレイは、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割される。第１のメモリセルブロックに対しては第１の読み出し回路が設けられ、第２のメモリセルブロックに対しては第２の読み出し回路が設けられる。そして、第１および第２の読み出し回路は、ビット線の両側に配置されてデュアルオペレーションが行われる。ここで、不揮発性半導体記憶装置は、フラッシュメモリであり、そして、第１のメモリセルブロックに対する消去動作を行うと同時に、第２のメモリセルブロックに対する読み出し或いは書き込み動作を行うようになっている。
本発明の第２の形態の不揮発性半導体記憶装置によれば、メモリセルアレイは、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割される。第１のメモリセルブロックに対しては第１の読み出し回路が設けられ、第２のメモリセルブロックに対しては第２の読み出し回路が設けられる。そして、第１および第２の読み出し回路は、ビット線の両側に配置されてデュアルオペレーションが行われる。ここで、不揮発性半導体記憶装置は、フラッシュメモリであり、そして、第１のメモリセルブロックに対する消去或いは書き込み動作を行うと同時に、第２のメモリセルブロックに対する読み出し動作を行うようになっている。
本発明の第３の形態の不揮発性半導体記憶装置によれば、メモリセルアレイは、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割される。第１および第２のメモリセルブロックは、それぞれ時分割回路により制御される選択ゲートを介して共通の読み出し回路に接続されデュアルオペレーションが行われる。ここで、不揮発性半導体記憶装置は、フラッシュメモリであり、そして、第１のメモリセルブロックに対する消去動作を行うと同時に、第２のメモリセルブロックに対する読み出し或いは書き込み動作を行うようになっている。
本発明の第４の形態の不揮発性半導体記憶装置によれば、メモリセルアレイは、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割される。第１および第２のメモリセルブロックは、それぞれ時分割回路により制御される選択ゲートを介して共通の読み出し回路に接続されデュアルオペレーションが行われる。ここで、不揮発性半導体記憶装置は、フラッシュメモリであり、そして、第１のメモリセルブロックに対する消去或いは書き込み動作を行うと同時に、第２のメモリセルブロックに対する読み出し動作を行うようになっている。
このように、本発明の不揮発性半導体記憶装置によれば、第１および第２のメモリセルブロックには、専用の読み出し回路が設けられるか、或いは、時分割回路により制御される選択ゲートを介して共通の読み出し回路に接続され、これにより、一方のメモリセルブロックに対する消去動作（消去或いは書き込み動作）を行うと同時に、他方のメモリセルブロックに対する読み出し或いは書き込み動作（読み出し動作）を行うことができる。
【００２５】
すなわち、デュアルオペレーション機能を有する不揮発性半導体記憶装置（フラッシュメモリ）において、極端な回路の複雑化やチップ面積の増大を伴うことなく、それぞれのメモリセルブロックのビット構成を可変にすることができる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明に係る不揮発性半導体記憶装置の実施例を説明する。
図７は本発明に係る不揮発性半導体記憶装置（フラッシュメモリ）の第１実施例を示すブロック回路図であり、前述した図３および図４を参照して説明した関連技術としてのフラッシュメモリに対応するものである。図７において、参照符号１はメモリセルアレイ、１１および１２は分割された第１および第２のメモリセルブロック、２１および２２は第１および第２の読み出し回路、３はＹデコード回路（コラムデコーダ）、４はＸデコード回路（ロウデコーダ）、５はセルソースデコード回路、そして、９はビット線ＢＬに設けられたレーザ溶断部を示している。また、参照符号７１および７２は第１および第２のマルチプレクサ、７３はアドレス判定回路、７４は書き込み／消去判定回路、７５はチップ状態判定回路、そして、７６は出力バッファ回路を示している。さらに、参照符号ＹＧｎ１およびＹＧｎ２は第１および第２のメモリセルブロック１１，１２におけるＹ選択ゲート（ビット線選択ゲート）、ＢＬはビット線１およびＢＬ２は第１および第２のメモリセルブロック１１，１２におけるビット線（ＢＬ）、ＷＬはワード線、そして、ＭＣはメモリセルを示している。
【００２７】
ここで、実際のフラッシュメモリでは、書き込み／消去判定回路７４の出力により制御され、メモリセルＭＣへの電源電圧を制御する回路ブロック等が存在するが、図面が複雑化するので図３および図４では省略している。また、図７に示すフラッシュメモリでは、１本のビット線ＢＬ（ＢＬ１，ＢＬ２）だけを描いているが、他のビット線も同様である。
【００２８】
図７に示されるように、ビット線ＢＬは、レーザによりレーザ溶断部９で溶断され、第１のビット線ＢＬ１と、第２のビット線ＢＬ２とに電気的に分割されている。なお、他の全てのビット線（ＢＬ）も、同じビット位置で溶断されることになる。そして、第１のビット線ＢＬ１（第１のメモリセルブロック１１におけるビット線）は、ビット線ＢＬの一方の側（第１のメモリセルブロック１１側）に設けられた第１の読み出し回路２１に接続され、また、第２のビット線ＢＬ２（第２のメモリセルブロック１２におけるビット線）は、ビット線ＢＬの他方の側（第２のメモリセルブロック１２側）に設けられた第２の読み出し回路２２に接続されている。ここで、レーザ溶断部９は、製造されたチップ上において、レーザ等によりユーザの要求に応じた位置でビット線ＢＬを溶断するものであり、例えば、１本のビット線ＢＬの複数個所に設け、その内の所定のものを溶断するように構成することができる。
【００２９】
本実施例においても、前述した関連技術のフラッシュメモリと同様に、デュアルオペレーション（同時動作：Ｓｉｍｕｌｔａｎｅｏｕｓ Ｏｐｅｒａｔｉｏｎ）は、外部からのコマンドシーケンスにより、チップ内部で自動的に行なわれる書き込みまたは消去動作を一方のメモリセルブロック（例えば、第１のメモリセルブロック１１）で行っている際に、他方のメモリセルブロック（例えば、第２のメモリセルブロック１２）に対して読み出し動作を行なうものであり、これ以外の動作は禁止となっている。そして、例えば、第１および第２のメモリセルブロック１１，１２によるデュアルオペレーションは、基本的には、第３図および第４図を参照して説明した関連技術のフラッシュメモリの動作と同様である。
【００３０】
ここで、ビット線ＢＬを所定のレーザ溶断部９で溶断すると、その溶断位置に応じてアドレス判定のロジックが異なることになる。そして、アドレス判定回路７３には、ＸアドレスおよびＹアドレスが供給され、該アドレス判定回路７３の出力信号は、Ｘデコード回路４，Ｙデコード回路３，セルソースデコード回路５，および，第１のマルチプレクサ７１に供給されている。さらに、チップ状態判定回路７５の出力信号は、第１および第のマルチプレクサ７１，７２、および、Ｙデコード回路３に供給されている。
【００３１】
Ｙデコード回路３は、同一のＹアドレス（Ｙｎ）に対して出力Ｙｎ１およびＹｎ２を有し、それぞれビット線ＢＬ１およびＢＬ２に設けられたＹ選択ゲート（ビット線選択ゲート）ＹＧｎ１およびＹＧｎ２を制御する。なお、Ｙ選択ゲートＹＧｎ１およびＹＧｎ２のスイッチング（オン／オフ状態）は、アドレス判定回路７３の出力およびチップ状態判定回路７５の出力の組み合わせにより様々に変化する。
【００３２】
図７に示す本第１実施例のフラッシュメモリを前述した図３および図４に示す関連技術のフラッシュメモリと比較した場合には、ソースのデコード方式がより簡略化することが可能となる。すなわち、図３および図４に示す関連技術では、ビット線ＢＬの方向においてメモリセルアレイ１０１が第１のメモリセルブロック１１１と第２のメモリセルブロック１１２に分割されるため、ワード線ＷＬの方向に各メモリセルＭＣのソースを束ねると、第１および第２のメモリセルブロック１１１，１１２の境目で切断する方式にしなければならない。これに対して、図７に示す本第１実施例では、メモリセルアレイ１がワード線ＷＬの方向において第１のメモリセルブロック１１と第２のメモリセルブロック１２に分割されるため、該第１および第２のメモリセルブロック１１，１２の境目で切断する必要が無く、ソースのデコード方式を図３および図４に示す関連技術よりも簡略化することができる。
【００３３】
なお、製造されたチップ上において、レーザ溶断部９をレーザ等により溶断する代わりに、例えば、マスタースライスにより予め作っておいたビット線ＢＬのパターンを所定の位置で切断することにより、各ビット線ＢＬをそれぞれ２本のビット線ＢＬ１およびＢＬ２に分割して、メモリセルアレイ１を第１のメモリセルブロック１１および第２のメモリセルブロック１２に分割するように構成してもよい。
【００３４】
このように、メモリセルアレイ１を複数の（２つの）メモリセルブロック１１，１２に分割するメモリセルアレイの切り離し処理を、マスタースライスを用いて行うことにより、基本的に同じ設計データに基づくフラッシュメモリを使用してメモリセルアレイをユーザの所望するビット構成に分割することができる。
ここで、Ｙデコード回路（コラムデコーダ）３は、切断された第１および第２のビット線ＢＬ１およびＢＬ２のそれぞれと、対応する第１および第２の読み出し回路２１および２２との接続を各Ｙ選択ゲートＹＧｎ１およびＹＧｎ２により選択的に接続するようになっている。なお、複数のメモリセルＭＣは、複数のビット線ＢＬと複数のワード線ＷＬの交差個所にマトリクス状に設けられ、Ｙデコード回路により選択線Ｙｎ を介して選択されるＹ選択ゲートＹＧｎ１およびＹＧｎ２とＸデコード回路（ロウデコーダ）４により選択されるワード線ＷＬとの交差個所のメモリセルＭＣがアクセスされるようになっている。また、セルソースデコード回路５は各メモリセルＭＣのソース電極に接続され、これらのメモリセルＭＣを一括して（或いは、消去セクタ毎に）消去するようになっている。
【００３５】
以上により、極端な回路の複雑化やチップ面積の増大を伴うことなく、それぞれのセルアレイのビット構成を可変とし、分割された一方のメモリセルブロック（例えば、第１のメモリセルブロック１１）に対して消去動作（消去或いは書き込み動作）を行なっている場合に、分割された他方のメモリセルブロック（例えば、第２のメモリセルブロック１２）に対して読み出し或いは書き込み動作（読み出し動作）を同時に行なうデュアルオペレーション機能を実現できるようになっている。
【００３６】
図８は本発明に係る不揮発性半導体記憶装置（フラッシュメモリ）の第２実施例を示すブロック回路図であり、前述した図５および図６を参照して説明した関連技術としてのフラッシュメモリに対応するものである。図８において、参照符号２は読み出し回路、６は時分割回路、そして、８１，８２，…はスイッチ素子を示している。なお、図８に示すフラッシュメモリでは、１本のビット線ＢＬ（ＢＬ１，ＢＬ２）だけを描いているが、他のビット線も同様である。また、本第２実施例におけるフラッシュメモリのデュアルオペレーションも、外部からのコマンドシーケンスにより、チップ内部で自動的に行なわれる書き込みまたは消去動作を一方のメモリセルブロック（例えば、第１のメモリセルブロック１１）で行っている際に、他方のメモリセルブロック（例えば、第２のメモリセルブロック１２）に対して読み出し動作を行なうものであり、これ以外の動作は禁止となっている。
【００３７】
図８に示されるように、本第２実施例では、ビット線ＢＬの所定のビット位置にスイッチ素子８１，８２，…が設けられている。これらのスイッチ素子の内、任意の１つ（例えば、スイッチ素子８１）が非導通状態とされ、他の全てのスイッチ素子（例えば、スイッチ素子８２，…）は導通状態とされる。これにより、１本のビット線はスイッチ素子８１により２本のビット線ＢＬ１およびＢＬ２に分割されることになる。
【００３８】
さらに、分割された２本のビット線ＢＬ１およびＢＬ２は、それぞれ時分割回路６によりスイッチングが制御されるマルチプレクサ６０を介して共通の読み出し回路２に接続されている。ここで、選択ゲートＹＧｎ１およびＹＧｎ２は、時分割回路６により制御されるようになっており、例えば、第１のビット線ＢＬ１（第１のメモリセルブロック１１）の消去動作（消去或いは書き込み動作）を行っている場合でも、読み出し回路２を時分割的に第１および第２のビット線ＢＬ１およびＢＬ２（第１および第２のメモリセルブロック１１および１２）に接続することによって、第２のビット線ＢＬ２（第２のメモリセルブロック１２）に対する読み出し或いは書き込み動作（読み出し動作）を同時に行えるように構成されている。
【００３９】
ここで、スイッチ素子は、マスタースライスにより任意の１つを非導通状態とし、他の全てを導通状態とするように構成することができる。
図９は本発明に係る不揮発性半導体記憶装置の第３実施例を示すブロック回路図である。図９において、参照符号７はビット線分割デコード回路、そして、９１，９２，…はトランスファゲートトランジスタを示している。なお、本第３実施例では、例えば、図７に示す本第１実施例における第１および第２のマルチプレクサ（７１，７２）、アドレス判定回路（７３）、書き込み／消去判定回路（７４）、チップ状態判定回路（７５）、および、出力バッファ回路（７６）は省略されている。
【００４０】
図９に示されるように、本第３実施例では、ビット線ＢＬの所定位置にトランスファゲートトランジスタ９１，９２，…を設けるようになっている。ここで、これらトランスファゲートトランジスタ９１，９２，…も、前述のスイッチ素子と同様に、任意の１つ（例えば、トランジスタ９１）が非導通状態とされ、他の全てのスイッチ素子（例えば、トランジスタ９２，…）は導通状態とされている。これらトランジスタ９１，９２，…の制御は、ビット線分割デコード回路７により行われるようになっており、例えば、この各トランジスタ（９１，９２，…）の導通および非導通の情報を不揮発性の記憶素子に格納して使用することにより、ユーザレベルにおいて、メモリセルアレイを分割するビット構成を選択することが可能となる。或いは、不揮発性の記憶素子を使用することなく、ビット線分割デコード回路７に供給する信号により、各トランジスタの導通および非導通を制御することもできる。なお、各ビット線ＢＬに設けるトランスファゲートトランジスタ９１，９２，…の数は、該トランジスタを設けることによるビット線ＢＬのレベル変化の鈍化等に鑑みて必要最小限の数とするのが好ましく、また、これらトランスファゲートトランジスタ９１，９２，…としては、内部抵抗および容量分の小さいトランジスタを使用する必要がある。
【００４１】
以上において、各ビット線ＢＬを切断するレーザ溶断部９、スイッチ素子８１，８２，…、および、トランスファゲートトランジスタ９１，９２，…は、該各ビット線の所定位置に、例えば、８Ｍビットのフラッシュメモリに対して、１Ｍビット，２Ｍビット，３Ｍビット，…というように、１Ｍビット単位での分割を可能とするような位置に設け、必要に応じてメモリセルアレイを所定のビット構成のメモリセルブロックに分割することができるようになっている。なお、以上の説明では、不揮発性半導体記憶装置としてフラッシュメモリを例として説明したが、本発明はフラッシュメモリに限定されるものではない。
【００４２】
【発明の効果】
以上、詳述したように、本発明の不揮発性半導体記憶装置によれば、ビット線を任意の位置で電気的に分割し、分割された各々のビット線に対して読み出しを行なうことによって、デュアルオペレーション機能を有する不揮発性半導体記憶装置においてチップ面積を極端に増大させること無く、分割するメモリセルブロックのビット構成を可変にすることができる。
【図面の簡単な説明】
【図１】従来の不揮発性半導体記憶装置の一例におけるメモリセルアレイと読み出し回路との関連を示すブロック図である。
【図２】関連技術としての不揮発性半導体記憶装置の一例におけるメモリセルアレイと読み出し回路との関連を示すブロック図である。
【図３】図２に対して不揮発性半導体記憶装置の外部から与える入力および基本的な信号を書き加えて示すブロック図である。
【図４】図３の不揮発性半導体記憶装置をより詳細に示すブロック回路図である。
【図５】図３不揮発性半導体記憶装置の変形例を示すブロック図である。
【図６】図５の不揮発性半導体記憶装置をより詳細に示すブロック回路図である。
【図７】本発明に係る不揮発性半導体記憶装置の第１実施例を示すブロック回路図である。
【図８】本発明に係る不揮発性半導体記憶装置の第２実施例を示すブロック回路図である。
【図９】本発明に係る不揮発性半導体記憶装置の第３実施例を示すブロック回路図である。
【符号の説明】
１…メモリセルアレイ
１１…第１のメモリセルブロック
１２…第２のメモリセルブロック
２…読み出し回路
２１…第１の読み出し回路
２２…第２の読み出し回路
３…Ｙデコード回路
４…Ｘデコード回路
５…セルソースデコード回路
６…時分割回路
７…ビット線分割デコード回路
７１…第１のマルチプレクサ
７２…第２のマルチプレクサ
７３…アドレス判定回路
７４…書き込み／消去判定回路
７５…チップ状態判定回路
７６…出力バッファ回路
８１，８２…スイッチ素子
９１，９２…トランスファゲートトランジスタ
ＢＬ…ビット線
ＭＣ…メモリセル
ＷＬ…ワード線
Claims (13)
- 電気的に書き込みおよび消去が可能な不揮発性半導体記憶装置であって、
複数のメモリセルがマトリクス状に配置されたメモリセルアレイを、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割し、該第１のメモリセルブロックに対して第１の読み出し回路を設けると共に該第２のメモリセルブロックに対して第２の読み出し回路を設け、該第１および第２の読み出し回路を前記ビット線の両側に配置してデュアルオペレーションを行うようにした不揮発性半導体記憶装置において、該不揮発性半導体記憶装置は、フラッシュメモリであり、且つ、前記第１のメモリセルブロックに対する消去動作を行うと同時に、前記第２のメモリセルブロックに対する読み出し或いは書き込み動作を行うようにしたことを特徴とする不揮発性半導体記憶装置。 - 電気的に書き込みおよび消去が可能な不揮発性半導体記憶装置であって、
複数のメモリセルがマトリクス状に配置されたメモリセルアレイを、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割し、該第１のメモリセルブロックに対して第１の読み出し回路を設けると共に該第２のメモリセルブロックに対して第２の読み出し回路を設け、該第１および第２の読み出し回路を前記ビット線の両側に配置してデュアルオペレーションを行うようにした不揮発性半導体記憶装置において、該不揮発性半導体記憶装置は、フラッシュメモリであり、且つ、前記第１のメモリセルブロックに対する消去或いは書き込み動作を行うと同時に、前記第２のメモリセルブロックに対する読み出し動作を行うようにしたことを特徴とする不揮発性半導体記憶装置。 - 請求項１または２記載の不揮発性半導体記憶装置において、前記メモリセルアレイの切り離しを、マスタースライスを用いて行うようにしたことを特徴とする不揮発性半導体記憶装置。
- 請求項１または２記載の不揮発性半導体記憶装置において、前記メモリセルアレイの切り離しを、チップ上で前記各ビット線における所定位置を切断することにより行うようにしたことを特徴とする不揮発性半導体記憶装置。
- 請求項４記載の不揮発性半導体記憶装置において、前記チップ上で行う各ビット線の所定位置の切断を、レーザによる溶断により行うようにしたことを特徴とする不揮発性半導体記憶装置。
- 請求項５記載の不揮発性半導体記憶装置において、前記レーザによる溶断は、前記各ビット線の所定位置に設けられたレーザ溶断部において行われることを特徴とする不揮発性半導体記憶装置。
- 請求項１または２記載の不揮発性半導体記憶装置において、前記メモリセルアレイの切り離しを、スイッチ素子を用いて行うようにしたことを特徴とする不揮発性半導体記憶装置。
- 請求項７記載の不揮発性半導体記憶装置において、前記スイッチ素子は、前記各ビット線に対してそれぞれ複数個設けられ、該複数のスイッチ素子の内、該各ビット線における所定の１つのスイッチ素子を非導通状態とし、他の全てのスイッチ素子を導通状態とするようにしたことを特徴とする不揮発性半導体記憶装置。
- 請求項８記載の不揮発性半導体記憶装置において、前記各スイッチ素子は、前記各ビット線の所定位置に設けられていることを特徴とする不揮発性半導体記憶装置。
- 請求項８記載の不揮発性半導体記憶装置において、前記各スイッチ素子は、それぞれトランスファゲートトランジスタであることを特徴とする不揮発性半導体記憶装置。
- 請求項１０記載の不揮発性半導体記憶装置において、前記各トランスファゲートトランジスタは、ビット線分割デコード回路によりスイッチング制御される ようになっていることを特徴とする不揮発性半導体記憶装置。
- 電気的に書き込みおよび消去が可能な不揮発性半導体記憶装置であって、
複数のメモリセルがマトリクス状に配置されたメモリセルアレイを、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割し、該第１および第２のメモリセルブロックをそれぞれ時分割回路により制御される選択ゲートを介して共通の読み出し回路に接続してデュアルオペレーションを行うようにした不揮発性半導体記憶装置において、該不揮発性半導体記憶装置は、フラッシュメモリであり、且つ、前記第１のメモリセルブロックに対する消去動作を行うと同時に、前記第２のメモリセルブロックに対する読み出し或いは書き込み動作を行うようにしたことを特徴とする不揮発性半導体記憶装置。 - 電気的に書き込みおよび消去が可能な不揮発性半導体記憶装置であって、
複数のメモリセルがマトリクス状に配置されたメモリセルアレイを、各ビット線における所定の位置で切り離して所望の大きさを有する第１のメモリセルブロックおよび第２のメモリセルブロックに分割し、該第１および第２のメモリセルブロックをそれぞれ時分割回路により制御される選択ゲートを介して共通の読み出し回路に接続してデュアルオペレーションを行うようにした不揮発性半導体記憶装置において、該不揮発性半導体記憶装置は、フラッシュメモリであり、且つ、前記第１のメモリセルブロックに対する消去或いは書き込み動作を行うと同時に、前記第２のメモリセルブロックに対する読み出し動作を行うようにしたことを特徴とする不揮発性半導体記憶装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161698A JP3570879B2 (ja) | 1997-07-09 | 1998-02-13 | 不揮発性半導体記憶装置 |
| US09/028,768 US5959887A (en) | 1997-07-09 | 1998-02-24 | Electrically erasable programmable nonvolatile semiconductor memory having dual operation function |
| KR1019980008452A KR100342982B1 (ko) | 1997-07-09 | 1998-03-13 | 이중동작기능을갖는전기적으로소거가능한프로그래머블비휘발성반도체메모리 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-183847 | 1997-07-09 | ||
| JP18384797 | 1997-07-09 | ||
| JP3161698A JP3570879B2 (ja) | 1997-07-09 | 1998-02-13 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1186576A JPH1186576A (ja) | 1999-03-30 |
| JP3570879B2 true JP3570879B2 (ja) | 2004-09-29 |
Family
ID=26370115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161698A Expired - Fee Related JP3570879B2 (ja) | 1997-07-09 | 1998-02-13 | 不揮発性半導体記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5959887A (ja) |
| JP (1) | JP3570879B2 (ja) |
| KR (1) | KR100342982B1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6345000B1 (en) * | 1997-04-16 | 2002-02-05 | Sandisk Corporation | Flash memory permitting simultaneous read/write and erase operations in a single memory array |
| US6320811B1 (en) * | 1998-12-10 | 2001-11-20 | Cypress Semiconductor Corp. | Multiport memory scheme |
| US6377502B1 (en) * | 1999-05-10 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device that enables simultaneous read and write/erase operation |
| JP3530425B2 (ja) | 1999-08-20 | 2004-05-24 | Ｎｅｃマイクロシステム株式会社 | 半導体記憶装置 |
| KR100373670B1 (ko) * | 1999-09-27 | 2003-02-26 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 |
| US6226216B1 (en) * | 2000-01-21 | 2001-05-01 | Intel Corporation | Sectional column activated memory |
| WO2001075892A2 (en) * | 2000-03-30 | 2001-10-11 | Micron Technology, Inc. | Synchronous flash memory with concurrent write and read operation |
| US6851026B1 (en) | 2000-07-28 | 2005-02-01 | Micron Technology, Inc. | Synchronous flash memory with concurrent write and read operation |
| US6545912B1 (en) * | 2000-04-25 | 2003-04-08 | Advanced Micro Devices, Inc. | Erase verify mode to evaluate negative Vt's |
| US6772273B1 (en) | 2000-06-29 | 2004-08-03 | Intel Corporation | Block-level read while write method and apparatus |
| US6741502B1 (en) * | 2001-09-17 | 2004-05-25 | Sandisk Corporation | Background operation for memory cells |
| US7177197B2 (en) * | 2001-09-17 | 2007-02-13 | Sandisk Corporation | Latched programming of memory and method |
| JP2003263892A (ja) * | 2002-03-11 | 2003-09-19 | Toshiba Corp | 半導体記憶装置 |
| US6961807B1 (en) | 2002-08-27 | 2005-11-01 | Cypress Semiconductor Corporation | Device, system and method for an integrated circuit adaptable for use in computing systems of differing memory requirements |
| JP4217242B2 (ja) | 2003-08-18 | 2009-01-28 | 富士通マイクロエレクトロニクス株式会社 | 不揮発性半導体メモリ |
| US7092288B2 (en) * | 2004-02-04 | 2006-08-15 | Atmel Corporation | Non-volatile memory array with simultaneous write and erase feature |
| US7042765B2 (en) * | 2004-08-06 | 2006-05-09 | Freescale Semiconductor, Inc. | Memory bit line segment isolation |
| JP4822768B2 (ja) * | 2005-08-26 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| JP5020608B2 (ja) | 2005-11-23 | 2012-09-05 | 三星電子株式会社 | 低負荷ビットライン構造を有する不揮発性半導体メモリ及びそのプログラミング方法 |
| US7906982B1 (en) | 2006-02-28 | 2011-03-15 | Cypress Semiconductor Corporation | Interface apparatus and methods of testing integrated circuits using the same |
| US7525866B2 (en) * | 2006-04-19 | 2009-04-28 | Freescale Semiconductor, Inc. | Memory circuit |
| US20070247910A1 (en) * | 2006-04-20 | 2007-10-25 | Micron Technology, Inc. | NAND erase block size trimming apparatus and method |
| US7573744B2 (en) * | 2006-09-29 | 2009-08-11 | Kabushiki Kaisha Toshiba | Semiconductor memory device having different capacity areas |
| KR101468026B1 (ko) * | 2007-05-14 | 2014-12-02 | 삼성전자주식회사 | 메모리 셀 프로그래밍 방법 및 반도체 장치 |
| US7872917B2 (en) | 2007-12-25 | 2011-01-18 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory device and memory system including the same |
| JP2010267341A (ja) * | 2009-05-15 | 2010-11-25 | Renesas Electronics Corp | 半導体装置 |
| US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
| US9759772B2 (en) | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
| CN103187090A (zh) * | 2013-03-19 | 2013-07-03 | 西安华芯半导体有限公司 | 一种存储阵列及存储器 |
| DE102021107045B4 (de) | 2021-03-10 | 2024-11-21 | Elmos Semiconductor Se | Rechnersystem für eine Motorsteuerung mit einem Programmspeicher und einem Datenspeicher |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188489A (ja) * | 1990-11-22 | 1992-07-07 | Mitsubishi Electric Corp | 記憶装置 |
| JP3192861B2 (ja) * | 1994-03-14 | 2001-07-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| DE69520665T2 (de) * | 1995-05-05 | 2001-08-30 | Stmicroelectronics S.R.L., Agrate Brianza | Anordnung von nichtflüchtigen EEPROM,insbesondere Flash-EEPROM |
-
1998
- 1998-02-13 JP JP3161698A patent/JP3570879B2/ja not_active Expired - Fee Related
- 1998-02-24 US US09/028,768 patent/US5959887A/en not_active Expired - Lifetime
- 1998-03-13 KR KR1019980008452A patent/KR100342982B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990013328A (ko) | 1999-02-25 |
| US5959887A (en) | 1999-09-28 |
| JPH1186576A (ja) | 1999-03-30 |
| KR100342982B1 (ko) | 2002-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3570879B2 (ja) | 不揮発性半導体記憶装置 | |
| EP0745995B1 (en) | Nonvolatile, in particular flash-EEPROM, memory device | |
| JP2833574B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100422445B1 (ko) | 선택적 배속동작 모드를 갖는 불휘발성 반도체 메모리 장치 | |
| US6591327B1 (en) | Flash memory with alterable erase sector size | |
| EP0549193A2 (en) | Nonvolatile semiconductor memory device with redundancy | |
| JP2006252624A (ja) | 半導体記憶装置 | |
| KR940010110A (ko) | 부트블록(Boot Block)형 또는 표준형 플래쉬 메모리장치에서 선택적으로 사용할 수 있는 전기적인 소거가 가능한 영속성 반도체 메모리장치 | |
| US6965527B2 (en) | Multibank memory on a die | |
| US5949713A (en) | Nonvolatile memory device having sectors of selectable size and number | |
| US6493260B2 (en) | Nonvolatile memory device, having parts with different access time, reliability, and capacity | |
| US8443131B2 (en) | Non-volatile memory device | |
| US6465818B1 (en) | Semiconductor memory device capable of performing data writing or erasing operation and data reading operation in parallel | |
| JPH11167796A (ja) | 不揮発性半導体記憶装置 | |
| JP2010218664A (ja) | 半導体記憶装置およびその制御方法 | |
| JPH06314496A (ja) | 不揮発性半導体記憶装置 | |
| TWI227896B (en) | Non-volatile semiconductor memory device | |
| JP3921024B2 (ja) | 半導体記憶装置 | |
| KR100449269B1 (ko) | 고집적을 위한 불휘발성 반도체 메모리 장치 | |
| KR100801393B1 (ko) | 초기 동작 및 기능을 설정하기 위한 설정 정보를 기억하는기억부를 구비한 반도체 기억 장치 | |
| JP4467728B2 (ja) | 半導体記憶装置 | |
| JPWO2007023544A1 (ja) | 記憶装置、記憶装置の制御方法、および記憶制御装置の制御方法 | |
| JPH10134559A (ja) | 半導体記憶装置 | |
| JP3362917B2 (ja) | 半導体メモリ装置 | |
| JPH11232891A (ja) | 不揮発性半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |