JP3557128B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP3557128B2 JP3557128B2 JP19135499A JP19135499A JP3557128B2 JP 3557128 B2 JP3557128 B2 JP 3557128B2 JP 19135499 A JP19135499 A JP 19135499A JP 19135499 A JP19135499 A JP 19135499A JP 3557128 B2 JP3557128 B2 JP 3557128B2
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- semiconductor element
- substrate
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Credit Cards Or The Like (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は非接触式ICカード等に使用する半導体装置の製造方法に関する。
【0002】
【従来の技術】
非接触式ICカードは図14に示すように、コイル状に形成したアンテナ10と、アンテナ10に接続された信号授受用の半導体素子12をカード状に形成したフィルム14で挟み、薄いカード体に形成したものである。
アンテナ10は、電気的絶縁性を有するフィルムの表面に形成された導体層をエッチングし、あるいは金属薄板をプレス加工して所定のコイル状に形成される。半導体素子12とアンテナ10とはワイヤボンディングによって電気的に接続される。
【0003】
【発明が解決しようとする課題】
従来の非接触式ICカードでは、図14に示すように、アンテナ10をカードの外周近傍に沿って配置している。これは、アンテナ10の通信特性がアンテナのループが囲む面積とアンテナの巻き線数によって決まることから、アンテナ10が囲む面積を広く確保できるようにするためである。
カード形のICカードは携帯等の利便性を考慮してその形状が考慮されている。しかし、上記のようにアンテナ10を配置する広い面積を確保することは、電子機器の小型化を制約し、他用途への応用を制約することになる。
【0004】
本発明はこのような通信機能を備えた電子部品の特性に鑑み、これら通信機能を備えた電子部品の小型化を容易に図ることができ、種々の電子機器への応用利用が容易に可能な半導体装置の好適な製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、請求項1記載の半導体装置の製造方法は、信号授受用のアンテナパターンが形成されたアンテナ基板と半導体素子とが電気的に接続されて接合された半導体装置を製造する際に、前記半導体素子が所定配置で形成された第1ウエハに、半導体素子の平面形状と同形のアンテナ形成領域のみが前記半導体素子の所定配置と同じ配置で形成され、該アンテナ形成領域に信号授受用のアンテナとして作用するアンテナパターンが形成された第2ウエハを、前記半導体素子の電極端子が形成された面と前記アンテナパターンが形成された面とが対向した状態で、各々の半導体素子に形成された電極端子と各々のアンテナ形成領域に形成されたアンテナパターンとを電気的に接続して接合した後、前記第1ウエハと前記第2ウエハを接合した状態で切断して、前記アンテナパターンが形成されたアンテナ基板と半導体素子とが電気的に接続されて接合された個片の半導体装置を得ることを特徴とする。
ここで、半導体素子とアンテナ基板との接合は、異方導電性接着フィルムまたは異方導電性接着剤を使用して接合しても良く、樹脂材を使用して接合する構造としても良い。
或いは電極端子とアンテナパターンとを超音波ボンディングすることによって半導体素子とアンテナ基板とを接合する構造としても良い。
この様に、電気的に接合された半導体素子とアンテナ基板との背面側を、封止樹脂によて被覆することにより、半導体装置を保護できる。
【0006】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。なお、従来例と同じ構成については同じ符号を付し、詳細な説明は省略する。
半導体装置の基本構造は、半導体素子とこの半導体素子の平面形状と略同形に形成されたアンテナとが、半導体素子とアンテナとが電気的に接続されて接合された構造である。
【0007】
まず、図1を用いて半導体装置を製造する際に使用するアンテナ基板20の構造を示す。
アンテナ基板20は、半導体素子12と同じ材質の板材(一般的に半導体素子12はシリコンウエハから製造されるため、シリコンウエハ)を個片に切断して、半導体素子12の平面形状と略同じ大きさに形成した基板22の一方の面(図1中の上面)に、アンテナとして作用するアンテナパターン24を形成した構造を有する。アンテナパターン24は、チップサイズという狭い面積であっても良好な通信特性を得るため、基板22の表面の全領域を利用してコイル状に形成している。基板22の表面に形成するアンテナパターン24の巻き数、パターン幅、パターン配置等は任意に選択することが可能である。
また、特にアンテナパターン24の線幅を狭く形成したような場合には、半導体素子12との電気的接続のためのパッド部24aを、アンテナパターン24の両端部に形成しておくと、位置決めが行い易くなったり、また確実な接続が行い易くなり好適である。
【0008】
ここで、アンテナパターン24の形成方法は、例えば基板22の一方の面にスパッタリング若しくは無電解金属めっき若しくは金属箔を貼り付けることにより金属層を形成し、金属層の表面に感光性レジストを塗布し、露光・現像してアンテナパターン24として残す部位を被覆したレジストパターンを形成し、レジストパターンから露出している金属層の部位をエッチングして除去することによりアンテナパターン24が得られる。なお、基板22の一方の面の表面のアンテナパターン24となる部位に直接スパッタリングで金属層を形成し、アンテナパターン24を形成することも可能である。
【0009】
図2に示す半導体素子12の能動素子面Aには、アンテナパターンの両端部(パッド部24aが形成されている場合にはパッド部24a)の位置に対応して、電極端子26としてのバンプが形成されている。以下、能動素子面Aを電極端子形成面とも言う。なお、バンプの材質としては金が考えられる。
【0010】
半導体素子12と略同サイズにアンテナ基板20を形成する場合は、アンテナパターン24をきわめて微細に形成することが求められる。エッチング法やスパッタ法によりアンテナパターン24を形成する方法は、アンテナパターン24をきわめて微細に形成でき、任意のパターンに容易に形成することができるという利点がある。
【0011】
半導体装置28は、前述のアンテナ基板20と半導体素子12とを、半導体素子12の電極端子形成面Aとアンテナ基板20のアンテナパターン24が形成された面(アンテナ形成面とも言う)Bとを対向させながら図3に示すように接近させ、図4〜図6に示すように半導体素子12の電極端子26とアンテナパターン24の両端部24aとを電気的に接続させ、かつ半導体素子12とアンテナ基板20とを接合して構成される。
ここで、アンテナ基板20と半導体素子12とを一体的に接合すると共に、半導体素子12の電極端子26とアンテナパターン24の両端部24aとを電気的に接続させる構造としては、図4に示すようにアンテナ基板20と半導体素子12との間に異方導電性接着フィルム30(もしくは異方導電性接着剤)を介装し、アンテナ基板20と半導体素子12とを加熱下で加圧して接合する構造がある。
【0012】
また、図5に示すように、アンテナ基板20と半導体素子12との間に樹脂材32を介装し、アンテナ基板20と半導体素子12とを加熱下で加圧して、半導体素子12の電極端子26とアンテナパターン24の両端部24aとを電気的に接触させて樹脂材32を硬化させた構造がある。この構造では、硬化時の樹脂材32の熱収縮により、樹脂材32からアンテナ基板20と半導体素子12に、アンテナ基板20と半導体素子12とが互いに接近する方向の力が作用する。よって、半導体素子12の電極端子26とアンテナパターン24の両端部24aとの電気的接続性が良好のまま維持できる。
また、図6に示すように、アンテナ基板20のアンテナパターン24の両端部24aと半導体素子12の電極端子26とを直接超音波ボンディングにより電気的に接続することによって、半導体素子12とアンテナ基板20とを接合する構造がある。
なお、上述した実施の形態では、半導体素子12側の電極端子26をバンプに形成し、アンテナ基板20側は平面状のパッドに形成しているが、逆にアンテナ基板20側をバンプに形成し、半導体素子12側をパッドに形成しても良いし、また両方をバンプに形成しても良い。
【0013】
次に、半導体装置28の製造方法について説明する。
半導体装置28を製造するにあたり、図3に示すように、一旦互いに個片に形成したアンテナ基板20と半導体素子12とを接合する方法も採りうるが、後述する製造方法を採用することによって、製造効率を向上させることが可能となる。
その第1の製造方法について図7を用いて説明する。
半導体素子12が所定配置で形成されたウエハ34を用意する。
また、上述した方法により、半導体素子12の平面形状よりも小形に形成されると共に、半導体素子12と同じ材質(通常はシリコン)から成る基板22にアンテナパターン24が形成されてなる個片のアンテナ基板20を用意する。
【0014】
そして、ウエハ34の各半導体素子12にアンテナ基板20を、半導体素子12が形成された面とアンテナ基板20のアンテナパターン24が形成された面とが対向し、かつ半導体素子12に形成された電極端子26とアンテナパターン24とを電気的に接続した状態で、前述した接合方法のいずれかを使用して接合して行く。
そして、全ての半導体素子12にアンテナ基板20を接合し終えたら、ウエハ34を切断し、各半導体素子12を分離する。これにより、半導体素子12の電極端子形成面Aとアンテナ基板20のアンテナ形成面Bとが対向した状態で、電極端子26とアンテナパターン24とが電気的に接続された個片の半導体装置28を得ることができる。
【0015】
第2の製造方法を図7を用いて説明する。
概要は、アンテナ基板20と半導体素子12との関係が第1の製造方法とは逆になる。
つまり、アンテナパターン24が形成されたアンテナ形成領域C(通常は方形)が所定配置で形成されたウエハ36を用意する。
アンテナ形成領域Cの平面形状よりも小形の個片に形成された半導体素子12を用意する。
【0016】
そして、ウエハ36の各アンテナ形成領域Cに半導体素子12を、半導体素子12が形成された面とアンテナ領域Cのアンテナパターン24が形成された面とが対向し、かつ半導体素子12に形成された電極端子26とアンテナパターン24とを電気的に接続した状態で、前述した接合方法のいずれかを使用して接合して行く。
そして、全てのアンテナ形成領域Cに半導体素子12を接合し終えたら、ウエハ36を切断し、個片のアンテナ基板20とする。これにより、半導体素子12の電極端子形成面Aとアンテナ基板20のアンテナ形成面Bとが対向した状態で、電極端子26とアンテナパターン24とが電気的に接続された個片の半導体装置28を得ることができる。
【0017】
第3の製造方法を図8と図9を用いて説明する。
概要は、半導体素子12とアンテナ基板20とをそれぞれ別個のウエハ上に形成し、ウエハ同士を接合してから両ウエハを同時に切断して、個片の半導体装置28とする方法である。
詳細には、半導体素子12が所定配置で形成された第1ウエハ34を用意する。
また、半導体素子12の平面形状と同形のアンテナ形成領域Cが半導体素子12の所定配置と同じ配置で形成され、アンテナ形成領域Cにアンテナパターン24が形成された第2ウエハ36を用意する。
【0018】
そして、第1ウエハ34と第2ウエハ36を、半導体素子12の電極端子形成面Aとアンテナ形成面Bとを対向させた状態で接近させ、各半導体素子12と各アンテナ形成領域Cが対応するように位置決めしながら、各々の半導体素子12の電極端子26と各々のアンテナパターン24とを電気的に接続して接合する。
そして、図9に示すように、第1ウエハ34と第2ウエハ36を接合した状態で個片に切断する。
これにより、第1の製造方法や第2の製造方法と同様に、半導体装置28が製造できる。なお、本製造方法では、半導体素子12の外形はアンテナ基板20の外形と同形状となる。
【0019】
なお、第3の製造方法の場合には、第1ウエハ34と第2ウエハ36を接合した状態で、両ウエハ34、36若しくはいずれか一方のウエハを研磨して薄く形成することによって、全体の厚みがより薄い半導体装置28とすることができる。
【0020】
また、上述した第1〜第3の製造方法において、図6に示す接合構造の半導体装置28を製造する場合には、半導体素子12の電極端子(金バンプ)26をアンテナ基板(もしくは個片に切断後はアンテナ基板となるアンテナ領域)20に形成されたアンテナパターン24に接触させた状態で、加熱加圧しながら超音波をかけ、電極端子26とアンテナパターンの両端部24aとを接続するようにする。
また、超音波ボンディングした後に、接続部分の保護のため、半導体素子12とアンテナ基板20との間の隙間に樹脂を充填するようにしても良い。
【0021】
また、製造された半導体装置28の外周を図10に示すように封止樹脂36で被覆し、保護するようにすることも可能である。なお、図10では一例として図5に示す半導体装置28を封止樹脂36で被覆しているが、図4や図6に示す半導体装置28にも適用できる。
また、上述した第3の製造方法で製造される半導体装置28の場合には、第1ウエハ34と第2ウエハ36を接合した状態で、両ウエハ34、36の背面を封止樹脂36で被覆した後に、個片に切断し、図11に示すような構成の半導体装置28とすることも可能である。なお、ウエハを研磨して薄く形成する製造方法の場合には研磨工程後に封止樹脂36で被覆する。
また、図7で示す第1、第2の製造方法で製造される半導体装置28のように、半導体素子12もしくはアンテナ形成領域が形成されたウエハ36上に個片に形成されたアンテナ基板20もしくは半導体素子12を接合する工程を経て製造される半導体装置では、ウエハ36の背面と、半導体素子12もしくはアンテナ基板20の背面とを封止樹脂36で被覆した後に、ウエハ36を切断するようにしても良い。この場合の半導体装置28は図12に示す構造となり、予め個片に形成された半導体素子12もしくはアンテナ基板20は、その背面のみならず側面側も封止樹脂36で被覆される構造となる。
【0022】
ところで、半導体装置28においては、その回路構成上、コンデンサや抵抗等の他の電子部品が補助回路として必要とされる場合がある。
しかしながら、上述した各実施の形態では、半導体素子12とアンテナ基板20との間には、両部材を接着するための接着手段(異方導電性接着フィルム30や樹脂材32)のみが介在するか若しくは何も介在しない構造であるため、補助回路を構成する電子部品を半導体装置28に一体的に実装できないという課題がある。
このような場合には、図13に示すように、上記のような補助回路38を組み込んだ別基板(少なくとも両面に半導体素子12とアンテナ基板20と電気的に接続される配線パターンが形成された両面若しくは多層基板)40を用意し、この別基板40を介して半導体素子12とアンテナ基板20とを樹脂材32を用いて接合する構造とすることも考えられる。別基板40にはスルーホール42が形成されて、半導体素子12とアンテナ基板20との電気的接続が図られる。図13では一例として各部材は樹脂材32を用いて接合されているが、異方導電性接着フィルムや異方導電性接着剤や超音波ボンディングで接合される場合にも適用できる。また、補助回路38を別基板40自体に作り込む構造とすることも可能である。
なお、この場合の別基板40の材質は半導体素子12やアンテナ基板20の材質の熱膨張係数に近いものを選択することが望ましい。また、半導体装置28を小型化するため、別基板40も半導体素子12やアンテナ基板20と略同じ大きさに設定することが望ましい。
【0023】
本発明に係る半導体装置は、半導体素子12と略同サイズに形成され、非接触通信用のアンテナを備えた半導体装置としてきわめて小型に形成されるという特徴を有する。したがって、非接触式のICカードとして使用するといった場合でも従来のようなカード形とする必要はなく、切手サイズもしくはさらに小型に形成して使用することが可能になる。また、アンテナを組み込んだICとして形成することにより、ICとICとの間で非接触により信号を授受することが可能となる。これによって、ICとICとを接続する配線が不要になり、ICを実装する実装基板を小型化することが可能になる等の種々の用途が開発される。
【0024】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、アンテナ基板を備えた半導体装置を容易にかつ効率的に製造することが可能になる。また、半導体素子と接合されるアンテナ基板の材質は半導体素子の材質と同じであるから、熱膨張係数の差に基づく故障が減少するという効果がある。
【図面の簡単な説明】
【図1】半導体装置に使用するアンテナ基板の一実施の形態の構造を示す説明図である。
【図2】半導体装置に使用する半導体素子の一実施の形態の構造を示す説明図である。
【図3】アンテナ基板と半導体素子の接合構造を説明するための説明図である。
【図4】半導体装置の一実施の形態の構造を示す断面図である。
【図5】半導体装置の他の実施の形態の構造を示す断面図である。
【図6】半導体装置の他の実施の形態の構造を示す断面図である。
【図7】半導体装置の製造方法を説明する説明図である。
【図8】本発明に係る半導体装置の製造方法を説明する説明図であり、ウエハ同士を対向させ、接近させる工程を示す説明図である。
【図9】図8のウエハ同士を接合し、個片に切断して半導体装置とする工程を示す説明図である。
【図10】全体が封止樹脂で封止された半導体装置の構成を説明するための説明図である。
【図11】半導体素子とアンテナ基板のそれぞれの背面だけが封止樹脂で封止された半導体装置の構成を説明するための説明図である。
【図12】半導体素子とアンテナ基板の内のいずれか一方の背面と側面が封止樹脂で封止された半導体装置の構成を説明するための説明図である。
【図13】補助回路を組み込んだ別基板を、半導体素子とアンテナ基板との間に挟み、この別基板を介して半導体素子とアンテナ基板とを接合した半導体装置の構成を説明するための説明図である。
【図14】従来のICカードの構成を示す説明図である。
【符号の説明】
10 アンテナ
12 半導体素子
20 アンテナ基板
24 アンテナパターン
24a アンテナパターンの両端部(パッド部)
26 電極端子
28 半導体装置
30 異方導電性接着フィルム[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a process for producing a semiconductor equipment to be used for non-contact IC card or the like.
[0002]
[Prior art]
As shown in FIG. 14, the non-contact type IC card has an
The
[0003]
[Problems to be solved by the invention]
In a conventional non-contact IC card, as shown in FIG. 14, the
The shape of the card type IC card is considered in consideration of the convenience of carrying and the like. However, securing a large area for arranging the
[0004]
The present invention, in view of the characteristics of the electronic component having such a communication function, can easily reduce the size of the electronic component having the communication function, and can easily be applied to various electronic devices. and to provide a suitable manufacturing method of the semiconductor equipment.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, the present invention has the following configuration.
That is, a method of manufacturing a semiconductor equipment according to claim 1, wherein, when manufacturing a semiconductor device which is joined the antenna substrate and the semiconductor element antenna pattern for signal transfer is formed is electrically connected, wherein On a first wafer on which semiconductor elements are formed in a predetermined arrangement, only an antenna forming area having the same shape as the planar shape of the semiconductor element is formed in the same arrangement as the predetermined arrangement of the semiconductor elements, and an antenna for signal transmission and reception is formed in the antenna forming area. An electrode formed on each semiconductor element is placed on a second wafer having an antenna pattern acting thereon as a semiconductor wafer, with the surface on which the electrode terminals of the semiconductor element are formed and the surface on which the antenna pattern is formed facing each other. After the terminal and the antenna pattern formed in each antenna formation region were electrically connected and joined, the first wafer and the second wafer were joined. Was cut with condition, characterized in that said antenna antenna substrate pattern is formed and the semiconductor element to obtain a semiconductor device electrically connected to and joined pieces.
Here, the bonding between the semiconductor element and the antenna substrate may be performed using an anisotropic conductive adhesive film or an anisotropic conductive adhesive, or may be performed using a resin material.
Alternatively, a structure in which the semiconductor element and the antenna substrate are joined by ultrasonic bonding between the electrode terminal and the antenna pattern may be employed.
In this manner, the semiconductor device can be protected by covering the back surface of the electrically bonded semiconductor element and the antenna substrate with the sealing resin.
[0006]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same components as those in the conventional example are denoted by the same reference numerals, and detailed description thereof will be omitted.
The basic structure of a semiconductor device is a structure in which a semiconductor element and an antenna formed in substantially the same shape as the planar shape of the semiconductor element are electrically connected and joined to the semiconductor element and the antenna.
[0007]
First, the structure of an
The
In particular, when the line width of the
[0008]
Here, the method of forming the
[0009]
On the active element surface A of the
[0010]
When the
[0011]
In the
Here, as a structure for integrally joining the
[0012]
As shown in FIG. 5, a
6, both ends 24a of the
In the above-described embodiment, the
[0013]
Next, a method for manufacturing the
In manufacturing the
The first manufacturing method will be described with reference to FIG.
A
In addition, according to the above-described method, the
[0014]
The
Then, when the finished bonded an
[0015]
The second manufacturing method will be described with reference to FIG.
In summary, the relationship between the
That is, the antenna forming region C in which the
A
[0016]
Then, the
Then, when finished bonding the
[0017]
The third manufacturing method will be described with reference to FIGS.
The outline is a method in which the
Specifically, a
Further, a
[0018]
Then, the
Then, as shown in FIG. 9, the
Thus, the
[0019]
In the case of the third manufacturing method, in a state where the
[0020]
Further, in the first to third manufacturing methods described above, when manufacturing the
After the ultrasonic bonding, a resin may be filled in a gap between the
[0021]
Further, the outer periphery of the manufactured
In the case of the
Further, like the
[0022]
By the way, in the
However, in each of the above-described embodiments, only the bonding means (anisotropic conductive
In such a case, as shown in FIG. 13, a separate board incorporating the above auxiliary circuit 38 (a wiring pattern electrically connected to the
In this case, it is desirable that the material of the
[0023]
The semiconductor device according to the present invention has a feature that it is formed to be substantially the same size as the
[0024]
【The invention's effect】
According to the method for manufacturing a semiconductor device according to the present invention, a semiconductor device having an antenna substrate can be easily and efficiently manufactured. Further, since the material of the antenna substrate bonded to the semiconductor element is the same as the material of the semiconductor element, there is an effect that the number of failures due to the difference in thermal expansion coefficient is reduced.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram illustrating a structure of an embodiment of an antenna substrate used for a semiconductor device.
FIG. 2 is an explanatory diagram showing a structure of an embodiment of a semiconductor element used for a semiconductor device.
FIG. 3 is an explanatory diagram for explaining a joint structure between an antenna substrate and a semiconductor element.
FIG. 4 is a cross-sectional view illustrating a structure of one embodiment of a semiconductor device.
FIG. 5 is a cross-sectional view illustrating a structure of another embodiment of a semiconductor device.
FIG. 6 is a cross-sectional view showing a structure of another embodiment of a semiconductor device.
FIG. 7 is an explanatory diagram illustrating a method for manufacturing a semiconductor device.
8 is an explanatory diagram for explaining a manufacturing method of a semiconductor device according to the present invention, the wafer with each other are opposed, is an explanatory diagram showing a step of approaching.
FIG. 9 is an explanatory view showing a step of joining the wafers of FIG. 8 and cutting them into individual pieces to obtain a semiconductor device.
FIG. 10 is an explanatory diagram for describing a configuration of a semiconductor device entirely sealed with a sealing resin.
FIG. 11 is an explanatory diagram for describing a configuration of a semiconductor device in which only a back surface of each of a semiconductor element and an antenna substrate is sealed with a sealing resin.
FIG. 12 is an explanatory diagram illustrating a configuration of a semiconductor device in which one of a back surface and a side surface of a semiconductor element and an antenna substrate is sealed with a sealing resin.
FIG. 13 is an explanatory diagram illustrating a configuration of a semiconductor device in which a separate substrate incorporating an auxiliary circuit is sandwiched between a semiconductor element and an antenna substrate, and the semiconductor element and the antenna substrate are bonded via the separate substrate. It is.
FIG. 14 is an explanatory diagram showing a configuration of a conventional IC card.
[Explanation of symbols]
DESCRIPTION OF
26
Claims (4)
前記半導体素子が所定配置で形成された第1ウエハに、半導体素子の平面形状と同形のアンテナ形成領域のみが前記半導体素子の所定配置と同じ配置で形成され、該アンテナ形成領域に信号授受用のアンテナとして作用するアンテナパターンが形成された第2ウエハを、前記半導体素子の電極端子が形成された面と前記アンテナパターンが形成された面とが対向した状態で、各々の半導体素子に形成された電極端子と各々のアンテナ形成領域に形成されたアンテナパターンとを電気的に接続して接合した後、
前記第1ウエハと前記第2ウエハを接合した状態で切断して、前記アンテナパターンが形成されたアンテナ基板と半導体素子とが電気的に接続されて接合された個片の半導体装置を得ることを特徴とする半導体装置の製造方法。 When manufacturing a semiconductor device in which an antenna substrate on which an antenna pattern for signal transfer is formed and a semiconductor element are electrically connected and joined,
On the first wafer on which the semiconductor elements are formed in a predetermined arrangement, only an antenna forming area having the same shape as the planar shape of the semiconductor elements is formed in the same arrangement as the predetermined arrangement of the semiconductor elements, and the antenna forming area is used for transmitting and receiving signals. The second wafer on which an antenna pattern acting as an antenna was formed was formed on each semiconductor element with the surface on which the electrode terminals of the semiconductor element were formed and the surface on which the antenna pattern was formed facing each other. After electrically connecting and joining the electrode terminals and the antenna pattern formed in each antenna formation region,
Cutting the first wafer and the second wafer in a bonded state to obtain an individual semiconductor device in which the antenna substrate on which the antenna pattern is formed and the semiconductor element are electrically connected and bonded; A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19135499A JP3557128B2 (en) | 1999-07-06 | 1999-07-06 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19135499A JP3557128B2 (en) | 1999-07-06 | 1999-07-06 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001022910A JP2001022910A (en) | 2001-01-26 |
| JP3557128B2 true JP3557128B2 (en) | 2004-08-25 |
Family
ID=16273188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19135499A Expired - Fee Related JP3557128B2 (en) | 1999-07-06 | 1999-07-06 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3557128B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039161A (en) * | 2003-07-18 | 2005-02-10 | System Fabrication Technologies Inc | Three-dimensional high-density mounting system for semiconductor integrated circuit chips |
| JP4628835B2 (en) * | 2005-03-24 | 2011-02-09 | トッパン・フォームズ株式会社 | Communication circuit holder |
-
1999
- 1999-07-06 JP JP19135499A patent/JP3557128B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001022910A (en) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6552694B1 (en) | Semiconductor device and fabrication method thereof | |
| JP3557130B2 (en) | Method for manufacturing semiconductor device | |
| KR100533673B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| US6977441B2 (en) | Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument | |
| KR100352865B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6756686B2 (en) | Semiconductor device | |
| WO2000070677A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP2001298115A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JP2001068621A (en) | Semiconductor device and manufacturing method thereof | |
| JP3593833B2 (en) | Semiconductor device | |
| TW548757B (en) | Semiconductor device, its manufacturing method, circuit substrate and electronic machine | |
| JP2000277649A (en) | Semiconductor device and manufacturing method thereof | |
| JP4034468B2 (en) | Manufacturing method of semiconductor device | |
| JP3557128B2 (en) | Method for manufacturing semiconductor device | |
| JP3569585B2 (en) | Semiconductor device | |
| JP3549316B2 (en) | Wiring board | |
| JP4035949B2 (en) | Wiring board, semiconductor device using the same, and manufacturing method thereof | |
| JP2810130B2 (en) | Semiconductor package | |
| JP3547270B2 (en) | Mounting structure and method of manufacturing the same | |
| JP2002252309A (en) | Structure and method for packaging semiconductor chip | |
| JP2004079923A (en) | Semiconductor device and manufacturing method thereof | |
| JP3337922B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3527589B2 (en) | Semiconductor device package and method of manufacturing the same | |
| JP2004288814A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040302 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040514 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |