[go: up one dir, main page]

JP3556174B2 - デジタルビデオデータの伝送方法、受信方法、伝送装置及び受信装置 - Google Patents

デジタルビデオデータの伝送方法、受信方法、伝送装置及び受信装置 Download PDF

Info

Publication number
JP3556174B2
JP3556174B2 JP2001048465A JP2001048465A JP3556174B2 JP 3556174 B2 JP3556174 B2 JP 3556174B2 JP 2001048465 A JP2001048465 A JP 2001048465A JP 2001048465 A JP2001048465 A JP 2001048465A JP 3556174 B2 JP3556174 B2 JP 3556174B2
Authority
JP
Japan
Prior art keywords
data
control
digital video
bit
graphic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001048465A
Other languages
English (en)
Other versions
JP2001318662A (ja
Inventor
元 碩 鄭
鉉 国 申
一 金
炳 ▲じゅん▼ 文
容 燮 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001318662A publication Critical patent/JP2001318662A/ja
Application granted granted Critical
Publication of JP3556174B2 publication Critical patent/JP3556174B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/24Systems for the transmission of television signals using pulse code modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/04Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Dc Digital Transmission (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はデジタルビデオデータの伝送に係り、特にグラフィックデータ、コントロールデータ、そしてクロックデータよりなるデジタルビデオデータを各データに割当てられたチャンネルを通じてシリアル伝送することに当たって各チャンネルのDC(直流)バランス及びチャンネル間の時間的不一致のスキューに対応するデータ伝送方法、伝送装置及び受信装置に関する。
【0002】
【従来の技術】
コンピュータから発生されたデジタルビデオ信号はモニターに伝送されてディスプレーされる。このようなデジタルビデオ信号は8ビットのグラフィックR/G/Bデータ、同期及びグラフィックデータが有効か否かを示すためのコントロールデータ、伝送されるデータの正しい再生のためのクロックデータよりなる。
【0003】
モニターの解像度が高まることによってさらに迅速なデータの伝送が要され、現在のTTL(トランジスタ−トランジスタレベル)信号としては迅速なデータ伝送に対応しにくい。これを解消するために光伝送媒体を用いたデジタルビデオ信号の伝送が研究されている。光伝送媒体を用いる場合R/G/Bデータ、コントロールデータ、クロック信号を各々3つ、1つ、1つのチャンネルに割当て、各チャンネルではシリアル伝送する。
【0004】
このようなシリアル伝送方法においては各データの始終を把握して各チャンネルから伝送される信号を正確に配列するようにスキューを補償することが重要である。従来のようなパラレル伝送方式によれば各チャンネル間の配列がずれても1つあるいは幾つかの画素範囲で歪曲されるだけであるが、シリアル伝送方式においては全画面が歪曲されうるからである。
【0005】
また、デジタル信号の伝送に当たって信号が一方に偏ると、即ち、DCバランスがずれると受信側で受信された信号を正しく復調しにくいということはよく知られている。従って、信号のレベルが一方に偏らないようにDCバランスを保つべきである。
【0006】
【発明が解決しようとする課題】
本発明は前記問題点を解決するために案出されたものであって、グラフィックデータ、コントロールデータ、そしてクロックデータよりなるデジタルビデオデータを各データに割当てられたチャンネルを通じてシリアル伝送する方法において各チャンネルのDCバランス及びチャンネル間スキューに対応するデジタルビデオデータの伝送方法を提供することをその目的とする。
【0007】
本発明の他の目的は、前記デジタルビデオデータの伝送方法に適した受信方法を提供することにある。
【0008】
本発明のさらに他の目的は、伝送されるデータのDCバランス及びチャンネル間のスキューに対応するデジタルビデオデータの伝送装置を提供することにある。
【0009】
本発明のさらに他の目的は、前記データ伝送装置に適したデジタルビデオデータの受信装置を提供することにある。
【0010】
【課題を解決するための手段】
前記目的を達成するための本発明に係るデジタルビデオデータの伝送方法は、グラフィックデータ、コントロールデータ、クロックデータよりなるデジタルビデオデータをそれぞれのチャンネル別にシリアル伝送する方法において、前記グラフィックデータの伝送される度にそのDCバランスの程度を示す相違度を算出する過程と、前記算出された相違度をグラフィックデータの伝送される度に累算する過程と、前記累算された相違度が所定の臨界値に到達したかを検査する過程と、前記累算された相違度が所定の臨界値に到達していないと入力されたグラフィックデータをそのまま伝送し、累算された相違度が所定の臨界値に到達していると入力されたグラフィックデータを反転させるスクランブリング過程とを含むことを特徴とする。
【0011】
前記他の目的を達成するための本発明に係るデジタルビデオデータ受信方法は、グラフィックデータ、コントロールデータ、クロックデータよりなるデジタルビデオデータをそれぞれのチャンネル別にシリアル伝送し、グラフィックデータはDCバランス及びチャンネル間スキュー補償のために反転あるいは非反転されて特定のビットパターンを有するシンクパターンを挿入して伝送し、コントロールデータはDCバランス及びチャンネル間スキュー補償のために一定の符号化ルールにより余剰ビットを付加え符号化して伝送するデジタルビデオデータを受信してグラフィックデータ、コントロールデータ、クロックデータを再生するデジタルビデオデータの受信方法において、前記シリアル伝送されたグラフィックデータから特定のビットパターンを検出して有効なグラフィックデータの開始部分を判断する過程と、判断された開始部分から受信されたグラフィックデータを一定のビットずつ切断する過程と、一定のビットずつ切断されたグラフィックデータを反転あるいは非反転して符号化される前のデータを復元する過程とを含むことを特徴とする。
【0012】
前記さらに他の目的を達成するための本発明に係るデジタルビデオデータの伝送装置は、グラフィックデータ、コントロールデータ、クロックデータよりなるデジタルビデオデータをそれぞれのチャンネル別にシリアル伝送する装置において、前記グラフィックデータをDCバランス及びチャンネル間スキュー補償のためにスクランブリング処理するスクランブラと、前記コントロールデータをDCバランス及びチャンネル間スキュー補償のために符号化するコントロール符号化部と、前記スクランブラの出力をシリアルデータに変換してグラフィックチャンネルに出力するグラフィックデータ並列/直列変換器と、前記コントロール符号化部の出力をシリアルデータに変換してコントロールチャンネルに出力するコントロールデータ並列/直列変換器と、前記クロックデータを流入し、前記スクランブラ、コントロール符号化部、グラフィックデータ並列/直列変換器、そして前記コントロールデータ並列/直列変換器の動作クロックを提供したり、動作クロックをクロックチャンネルに出力する位相同期ループとを含むことを特徴とする。
【0013】
前記さらに他の目的を達成するためのビデオデータの受信装置は、グラフィックデータ、コントロールデータ、クロックデータよりなるデジタルビデオデータをそれぞれのチャンネル別にシリアル伝送し、グラフィックデータはDCバランス及びチャンネル間スキュー補償のために反転あるいは非反転され、コントロールデータもDCバランス及びチャンネル間スキュー補償のために符号化されたデジタルビデオデータを受信してグラフィックデータ、コントロールデータ、クロックデータを再生するデジタルビデオデータの受信装置において、伝送されたグラフィックデータをDCバランス状態によって反転あるいは非反転処理し、前記クロックチャンネルを通じて伝送されたクロック信号に同期してパラレル信号に出力するデスクランブラと、伝送されたコントロールデータを復号化し、前記クロックチャンネルを通じて伝送されたクロック信号に同期してパラレル信号に出力するコントロール復号化部と、前記クロックチャンネルを通じて伝送されたクロック信号を流入し、前記デスクランブラ及び前記コントロール復号化部に提供されるクロック信号を発生したり、発生されたクロック信号を出力する位相同期ループとを含むことを特徴とする。
【0014】
【発明の実施の形態】
以下、添付した図に基づいて本発明の構成及び動作を詳しく説明する。
【0015】
デジタルビデオデータはR/G/Bグラフィックデータ、コントロールデータ、クロックデータよりなる。このようなデジタルビデオデータをシリアル伝送方式により伝送する場合、R/G/Bグラフィックデータのための3チャンネル、コントロールデータのための1チャンネル、そしてクロックデータのための1チャンネル、合計5チャンネルが要求される。各チャンネルにおいてデータはシリアル伝送される。
【0016】
本発明に係るデジタルビデオデータの伝送方法においてはグラフィックデータとコントロールデータに対して相異なる方式によりDCバランス及びチャンネル間スキュー補償のための符号化を行う。
【0017】
1)グラフィックデータの符号化動作
グラフィックデータはDE(データイネーブル)信号の状態によってDCバランスのための符号化あるいはチャンネル間スキュー補償のための符号化を行う。
【0018】
まず、DCバランスのための符号化を説明する。
(1)DCバランスのための符号化動作
DCバランスは伝送されるシリアルデータの偏りを防止するために行われ、コントロールビットDEが“ハイ”の時(データが有効な時)はデータを反転あるいは非反転させ伝送し、DEが“ロー”の時はDCバランスが保たれるように選定されたシンクビットを伝送する。
【0019】
コントロールビットDEが“ハイ”の場合、即ち、有効なデータが伝送される時“1”あるいは“0”のビット数を相互均衡状態にすることによってDCバランスをとる。このためグラフィックデータのDCバランスを測定するために相違度を測定、累算し、該累算された相違度値が上限あるいは下限に達すると伝送されるデータを反転させ累算された相違度値を減少あるいは増加させる。
【0020】
相違度はデータワード(ここで、ワードとはデータ処理単位として8ビットである)に含まれた“0”ビットと“1”ビットの数差で定義される。例えば、8ビットが1つのデータワードを構成し、これらのうち“0”ビットと“1”のビット数が各々4なら相違度は0である。もし、“0”のビット数が2で、“1”ビットの数が6なら相違度は+4であり、逆に“0”ビットの数が6で、“1”ビットの数が2なら相違度は−4である。
【0021】
データが入力される度に前述したように相違度を計算し、計算された相違度を累算する。
【0022】
累算された相違度が所定の限界値、例えば±16に至らないとデータをそのまま出力し、±16に至るとデータを反転させ出力する。入力されるデータの相違度がデータの入力される度に+、−方向に変わるなら所定の限界値に到達しにくく、これは伝送されるデータが何れか一方に偏らないことを意味する。従って、入力されたデータをそのまま伝送する。
【0023】
もし、入力されるデータの相違度がデータの入力される度に+あるいは−の何れか一方向に増加して所定の限界値に到達するなら、これは伝送されるデータが何れか一方に偏ったことを意味する。従って、入力されたデータを反転させ伝送することによって伝送されるデータが+あるいは−の何れか一方に偏らないようにする。
【0024】
また、データが反転するか否かを表示するために伝送されるデータに1ビットのヘッダビットを付加える。ヘッダビットが“0”の時は非反転された状態を、逆に“1”の時は反転された状態を各々示しうる。
【0025】
(2)チャンネル間スキュー補償のための符号化動作
DEが“ロー”の場合、即ち有効なデータが伝送されない時は所定のシンクパターンを伝送する。受信側ではシンクパターンを検出することにより伝送されたシリアルデータの始終を正しく判断しうる。
【0026】
また、シンクパターンも“1”あるいは“0”を有するビット数を相互均衡的に選定することによってDCバランスを取る。シンクパターンも伝送されるデータのようなビット数を有するべきである。8ビットを9ビットに変換して伝送する場合(1ビットはヘッダビット)、シンクパターンは[111000101]のビットパターンを有することができる。
【0027】
2) コントロールデータの符号化動作
コントロールデータはその自体にDEを有するので、グラフィックデータのようにDEの状態によって符号化できない。従って、本発明ではコントロールデータのビット数に余剰ビットを追加して余剰ビットのビット値を所定の符号化ルールにより設定することによってDCバランス及びチャンネル間スキュー補償が行われる。
【0028】
本発明の実施例においては4ビットのパラレルコントロールデータを9ビットのシリアルコントロールデータ(5個の余剰ビット)に変換する。元の4ビットコントロールデータは変換されたコントロールデータの所定位置に同一値として位置し、残りビットは既位置されたビット値と所定の符号化ルールにより設定される。
【0029】
符号化ルールはDCバランス及びスキュー補償のために設定されたものであって、受信側では適用された符号化ルールによりコントロールデータの始終を正確に判別することになる。
【0030】
入力されるコントロールデータに対する符号化規則は次の通りである。
【0031】
Figure 0003556174
【0032】
適用された符号化ルールは次の通りである。
(1)最初の2つのビット(bit8、bit7)は同一である。
(2)最後のの2つのビット(bit1、bit0)は論理的にNOT(反対)の関係にある。
(3)bit7とbit6は論理的にNOT(反対)の関係にある。
(4)bit5とbit4は論理的にNOT(反対)の関係にある。
【0033】
前記例からわかるように入力されたコントロールビットは元の値を保ち、余剰ビットは入力されたコントロールビットと反対の値を有することになって伝送されるコントロールデータにおいてDCバランスが行われる。
【0034】
また、受信側では適用された符号化ルールを違反したか否かを検査することによりコントロールデータの始終を正確に判別しうる。
【0035】
本発明に係るデジタルビデオデータの受信方法においてはグラフィックデータとコントロールデータに対して相異なる方式によりチャンネル間スキュー補償及びDCバランスのためな復号化を行う。
【0036】
1)チャンネル間スキュー補償のための復号
(1)グラフィックデータのスキュー補償
グラフィックデータはシンクパターンによりデータ整列及び切断(truncation)を行う。
【0037】
受信側は、DEが“ロー”の時、特定のビットパターンを有するシンクパターンを基準としてグラフィックデータの開始部分を判断し、開始部分から一定のビットずつ切断してパラレルデータに変換する。
【0038】
(2)コントロールデータのスキュー補償
コントロールデータは符号化時適用された符号化規則を適用することによりデータ整列及び切断を行う。
【0039】
受信側はコントロールデータを符号化するに当たって適用された符号化ルールによりコントロールデータの開始部分を判断し、これを基準として一定のビットずつ切断してパラレルデータに変換する。
【0040】
2)DCバランスのための復号
(1)グラフィックデータのための復号
グラフィックデータは符号化時適用されたスクランブリング規則を逆に適用することによって複合化する。送信側はヘッダビットに基づいて反転されたグラフィックデータを再反転させ元のデータを復号化する。
【0041】
(2)コントロールデータのための復号
コントロールデータは符号化時挿入された余剰ビットを除くことによって復号化する。即ち、送信側で余剰ビットの位置を既に把握しているのでこれを用いて余剰ビットを除くことによって元のコントロールビットを抽出しうる。
【0042】
図1は本発明に係るデジタルビデオデータの送受信装置の構成を示すブロック図である。図1に示された装置はLCD(液晶表示)グラフィック制御部102から出力される24ビット(R、G、B各々8ビット)のビデオデータ、4ビット(V−Sync、H−Sync、DE(データイネーブル)、reserved)のコントロールデータ、そしてクロックデータよりなる並列データを入力され、5個のチャンネル(ビデオデータ3チャンネル、コントロールチャンネル、クロックチャンネル)、各チャンネル当り9ビットよりなる直列データに変換して出力する送信部104と、送信部104から出力される5個のチャンネル、各チャンネル当り9ビットの直列データを入力されて24ビットのビデオデータ(R、G、B各々8ビット)、4ビットのコントロールデータ、そして元のクロックデータよりなる並列データに復元して出力する受信部106を具備する。受信部106から出力される24ビットのビデオデータ(R、G、B各々8ビット)、4ビットのコントロールデータ、そしてクロックデータはLCDグラフィックパネル制御部108に提供される。
【0043】
送信部104に入力されるデータは並列データであり、1クロック当りグラフィックデータは8ビット、コントロールデータは4ビットが伝送される。一方、送信部104から出力されるデータは直列データであり、1クロック当りグラフィックデータは9ビット、コントロールデータも9ビットである。
【0044】
図2は図1に示された送信部104の詳細な構成を示すブロック図である。図2において、In_R[7:0]、In_G[7:0]、In_B[7:0]は各々図1に示されたLCDグラフィック制御部102から出力されるR、G、Bチャンネルの8ビット並列データである。
【0045】
また、Out_R、Out_G、Out_Bは各々送信部104から出力されるR、G、Bチャンネルの9ビット直列データであり、Out_コントロールは送信部104から出力されるコントロールチャンネルの9ビット直列データであり、Out_クロックは送信部104から出力されるクロックチャンネルの9ビット直列データである。
【0046】
図2に示された装置は入力されるR、G、B各々8ビットの並列データをラッチするデータラッチ202、204、206、4ビットのコントロールデータをラッチするコントロールラッチ208、それぞれのデータラッチ202、204、206から出力される8ビットの並列データに対してDCバランス及びチャンネル間スキュー補償のためのスクランブリングを行って9ビットの並列データに変換するデータスクランブラ210、212、214、コントロールラッチ208から出力される4ビットコントロールデータに対してDCバランス及びチャンネル間スキュー補償のための符号化を行うコントロール符号化部216、コーントロル符号化器216から出力される9ビットの並列コントロールデータとデータスクランブラ210、212、214から出力される9ビットの並列データとの時間間隔を補償するためにコントロール符号化器216から出力される9ビットの並列コントロールデータを延ばして出力する整合器218、データスクランブラ210、212、214から出力される9ビットの並列データと整合器218から出力される9ビットの並列コントロールデータとを各内部クロック信号に同期して9ビット直列データに変換して出力する並列/直列変換器220、222、224、並列/直列変換器コントロール226、そして入力されるクロック信号に同期して内部クロック信号及び外部クロック信号を発生するPLL228を具備する。
【0047】
データラッチ202、204、206は図1に示されたLCDグラフィック制御部102から提供されるIn_R[7:0]、In_G[7:0]、In_B[7:0]を各々ラッチし、内部クロック信号P_クロック0に同期して各々l_R[7:0]、l_G[7:0]、l_B[7:0]として出力する。
【0048】
一方、コントロールラッチ208は図1に示されたLCDグラフィック制御部102から提供されるコントロールビットV_Sync、H_Sync、DE、Reservedをラッチし、内部クロック信号P_クロック0に同期して各々L_V_Sync、L_H_Sync、L_DE、L_Reservedとして出力する。
【0049】
データスクランブラ210、212、214はデータラッチ202、204、206から出力されるl_R[7:0]、l_G[7:0]、l_B[7:0]を各々流入し、コントロールラッチ208から提供されるL_DEの状態によってDCバランス及びチャンネル間スキュー補償のためのスクランブリングを行う。データスクランブラ210、212、214はスクランブリングされた結果を各々S_R[8:0]、S_G[8:0]、S_B[8:0]の9ビット並列データとして出力される。
【0050】
データスクランブラ210、212、214のスクランブリング動作を詳細に説明すると次の通りである。
【0051】
1)DCバランスのためのスクランブリング動作
データスクランブラ210、212、214によるスクランブリング動作を詳細に説明する。
【0052】
データスクランブラ210、212、214はコントロールビットのうちDEが“ハイ”の時データラッチ202、204、206から入力されたR/G/Bチャンネルの8ビット並列データに対してDCバランスのためのスクランブリング動作を行う。
【0053】
データスクランブラ210、212、214の動作条件は次の通りである。以下Rチャンネルのデータスクランブラ210の動作について説明し、残りスクランブラ212、214の動作は省略する。
【0054】
(1)現在入力されたデータL_R[7:0]の相違度が0または正数であり、累積相違度が16以上であればスクランブリング動作がイネーブルされる。
【0055】
(2)現在入力されたデータL_R[7:0]の相違度が負数であり、累積相違度が−16であればスクランブラがイネーブルされる。
【0056】
前記条件のうち1つだけ満たすとデータスクランブラ210が動作し、この時データスクランブラ210は入力されたビデオデータL_R[7:0]の全てのビットを反転させる。そして、反転された8ビットデータの先端に“1”の値を有するヘッダビットを追加する。
【0057】
これを数式で表現すると次の通りである。
【0058】
S_R[8:0]={1、−L_R[7:0]}
ここで、“−”は反転を意味する。
【0059】
もし、両条件を全て満たせない場合には元の入力されたビデオデータをそのまま取り、8ビットデータの先端に“0”の値を有するヘッダビットを追加する。
【0060】
これを数式で表現すると次の通りである。
【0061】
S_R[8:0]={0、L_R[7:0]}
これと同時にスクランブラ210は既に記録されている累積相違度にスクランブリングされたデータS_R[8:0]の相違度を加算する。
【0062】
このような動作を通じて±16ビット内におけるDCバランスのためのスクランブリングが行われる。
【0063】
図3はデータスクランブラによるDCバランスのためのスクランブリング動作を示すフローチャートである。以下、Rチャンネルのデータスクランブラ210の動作について説明し、残りスクランブラ212、214の動作は省略する。
【0064】
S302過程とS304過程では入力されたビデオデータL_R[7:0]を各々1クロック周期だけ遅延させる。
【0065】
S306過程では入力されたビデオデータL_R[7:0]で“1”の値を有するビット数を計数する。
【0066】
S308過程ではS306過程で計数された結果に基づいて入力されたビデオデータL_R[7:0]の相違度を計算する。
【0067】
S310過程では入力されたビデオデータL_R[7:0]の相違度及び累算された相違度に基づいてスクランブリングするか否かを決定する。
【0068】
S312過程ではS310過程で決定された結果によって遅延されたビデオデータL_R[7:0]をスクランブリングする。
【0069】
S314過程ではS312過程におけるスクランブリングされたデータS_R[8:0]を入力して相違度を計算する。
【0070】
S316過程ではS314過程で計算された相違度を累算する。
【0071】
2)チャンネル間スキュー補償のためのスクランブリング動作
コントロールビットDEが“ロー”の時チャンネル間スキュー補償のためのスクランブリング動作が行われる。この際、スクランブラ210の累積相違度を0にリセットし、9ビットのSync_Video_Codeを出力する。Sync_Video_CodeはDCバランスされた形態であり、これを数式で表現すると次の通りである。
【0072】
Sync_Video_Code[8:0]=[111000101]
コントロール符号化器216は入力される4ビットのコントロールデータをDCバランスのための符号化及びチャンネル間スキュー補償のための符号化を行なう。
【0073】
1)DCバランスのための符号化動作
入力されるコントロールデータに対する符号化規則は次の通りである。
【0074】
Figure 0003556174
コントロールデータのDCバランスは総±1ビット内で行われ、これは後述するスキュー補償にも適用される。
【0075】
2)チャンネル間スキュー補償のための符号化動作
入力される4ビットのコントロールデータを9ビットに符号化する。符号化された9ビットコントロールデータは次のような条件が適用される。
【0076】
(1)最初の2ビット(bit8、bit7)は同一である。
【0077】
(2) 最後のの2ビット(bit1、bit0)は論理的にNOT(反対)の関係にある。
【0078】
(3) bit7とbit6は論理的にNOT(反対)の関係にある。
【0079】
(4) bit5とbit4は論理的にNOT(反対)の関係にある。
【0080】
スキュー補償のためのコントロールデータの符号化規則を参照するとDCバランスのための符号化規則にも同一に適用されていることが分かる。即ち、コントロール符号化器216は(1)乃至(4)の符号化規則により入力されるコントロールビットを符号化し、これによりDCバランス及びチャンネル間スキュー補償に対応されうる。
【0081】
並列/直列変換器220、222、224、並列/直列変換器コントロール226はデータスクランブラ210、212、214から出力される9ビットの並列データと整合器218から出力される9ビットの並列コントロールデータとを各内部クロック信号に同期させ9ビット直列データOut_R、Out_G、Out_B、Out_コントロールに変換してそれぞれのチャンネルに出力する。
【0082】
PLL228は図1に示されたLCDグラフィック制御部102から提供されるクロック信号Clockを流入し、これに同期された内部クロック信号P_クロック0及びクロックチャンネルを通じて伝送されるクロック信号Out_クロックを発生する。
【0083】
内部クロック信号P_クロック0はデータラッチ202、204、206、コントロールラッチ208、スクランブラ210、212、214、コントロール符号化器216、並列/直列変換器220、222、224、並列/直列変換器コントロール226に各々提供される。
【0084】
パワーオンリセット部230はパワーオン時、図2の装置の動作をリセットする。
【0085】
図4は図1に示された受信部106の詳細な構成を示すブロック図である。図4に示された装置はR/G/B/コントロールチャンネルの9ビット直列データをラッチし、9ビットの並列データに変換して出力する直列/並列変換器402、404、406、408、直列/並列変換器402、404、406、408から出力される9ビットの並列データをラッチするラッチ410、412、414、コントロールラッチ416、整合器418、420、422、コントロール同期部424、データ同期部426、428、430、コントロール復号化部432、デスクランブラ434、436、438、コントロール整合器440、そしてPLL442を含む。
【0086】
受信部106に入力されるデータは直列データであり、1クロック当りグラフィックデータは9ビット、コントロールデータも9ビットが伝送される。一方、受信部106から出力されるデータは並列データであり、1クロック当りグラフィックデータは8ビット、コントロールデータは4ビットである。
【0087】
直列/並列変換器402、404、406、408は図1に示された送信部104から提供される9ビットのシリアルデータIn_R、In_G、In_B、In_コントロールをラッチし、これらを9ビットの並列データに変換して出力する。ここで、In_R、In_G、In_B、そしてIn_コントロールは各々図2に示された装置から出力されるOut_R、Out_G、Out_B、そしてOut_コントロールに対応する。
【0088】
直列/並列変換器402、404、406から出力される9ビットの並列データは各々ラッチ410、412、414、整合器418、420、422を通じてデータ同期部426、428、430に提供される。
【0089】
直列/並列変換器408から出力される9ビットの並列コントロールデータはコントロールラッチ416を通じてコントロール同期部424に提供される。
【0090】
図5はコントロール同期部424の動作を図式的に示す。直列/並列変換器408は内部クロック信号に同期してコントロールチャンネルを通じてシリアル伝送されたコントロールデータを9ビットずつ束ねて並列データに変換する。ここで、内部クロック信号がクロックチャンネルを通じて伝送されたクロックデータIn_クロックに同期されて発生するが、直列/並列変換器408が符号化されたコントロールデータの最初に正確に合せて9ビットずつ切断したかは明確でない。コントロール同期部424はコントロールデータの始終を正確に判別するために図2のコントロール符号化部216で使われたコントロールデータのエンコーディング条件を用いる。
【0091】
図5において、“コントロールワード境界”はコントロールデータの正確な範囲を示し、1ビット先行、2ビット先行、そして3ビット先行は最初の位置が各々1ビット、2ビット、そして3ビットだけ先行した場合を示す。一方、1ビット遅れ、2ビット遅れ、そして3ビット遅れは最初の位置が各々1ビット、2ビットそして3ビットだけ遅れた場合を示す。
【0092】
コントロール同期部424は図2に示されたコントロール符号化部216で適用された4つの符号化規則を用いて次の通り図5に示された6つのずれる場合を判別する。
【0093】
1ビット先行の場合:条件3を違反
2ビット先行の場合:条件1を違反
3ビット先行の場合:条件4を違反
1ビット遅れの場合:条件1を違反
2ビット遅れの場合:条件2を違反
3ビット遅れの場合:条件1を違反
前述した判定方法によって最大±3ビット以内で正確にコントロールデータを整列しうる。コントロール同期部424は図5に示された“コントロールワード境界”と判定される場合に該当される9ビットデータを出力する。
【0094】
図6と図7は図4に示されたコントロール同期部424の動作を示す状態遷移図である。
【0095】
コントロール同期部424はエンコーディング条件に合うか否かによってtrue、falseを判断し、結果がtrueの場合はSync_In、falseの場合はSync_Outと定義する。
【0096】
これを数式で表現すると次の通りである。
【0097】
Sync_InorSync_Out=(bit[8]XOR bit[7])AND(bit[7]XNOR−bit[6]) AND(bi t[5]XNOR−bit[4]AND(bit[1]XNOR−bit[0])
ここで、“−”は反転を意味する。
【0098】
図6に示された状態遷移図にはデュー(DUE)、遅れ(LATE)、先行(EARLY)、SYNC_IN、SYNC_OUT、SYNCの6つの状態がある。デュー状態、遅れ状態、そして先行状態ではビット8からビット0の順に正確に整列されたコントロールデータが3回以上入力されると、SYNC_IN状態を経てSYNC状態に移動し、もし3回未満に入力されるとSYNC_OUT状態を経て次のStateに移動して正しい整列のための状態を探す。また、SYNC状態では既に正しく整列されたコントロールデータから15回以上エラーが発生すると再びSYNC_OUT状態を経て最初のデュー状態から一連の過程を繰り返して行う。
【0099】
図7は図6に示されたデュー状態、遅れ状態、先行状態の詳細な動作を示す状態遷移図である。図7に示されたように、SYNC_OUT状態を通じてSTATE_1に移動し、正確なコントロールデータが入力される度にSTATE_2、STATE_3を通じてSYNC_IN状態に移動する。即ち、各状態に移動した後3回連続正しいコントロールデータが入力されるとSYNC_IN状態に移動する。
【0100】
各ステートSTATE_1、STATE_2、STATE_3で正しいコントロールデータが入力されないとSYNC_OUT状態に移動する。
【0101】
以上の過程を経てコントロール同期部424は正確に9ビットずつ整列されたコントロールデータをコントロール復号化部432に伝送しうる。
【0102】
コントロール復号化部432はコントロール同期部424から提供される9ビットのコントロールデータから4ビットのコントロールビットを復号する。復号化方法は図2に示されたコントロール符号化器216で適用された符号化方法の逆に行われる。
【0103】
データ同期部426、428、430はコントロール復号化部432から復元されたDEが“ロー”の時Sync_Video_Codeを用いてコントロール同期部424のような動作を通じてR/G/B各チャンネルの9ビットデータを正確に整列する。
【0104】
コントロールデータは各ビット間の符号化ルールを定め、これを用いて整列するが、ビデオデータはSync_Video_Codeを用いて整列するという点で異なる。
【0105】
即ち、データ同期部426、428、430はデュー状態、遅れ状態、そして先行状態では3回以上正しいSync_Video_Codeが入力されるとSYNC_IN状態を経てSYNC状態に移動し、もし3回未満に入力されると次の状態に移動して正しい整列のための状態を探す。また、SYNC状態では既に正しく整列されたデータから15回以上エラーが発生すると再びSYNC_OUT状態を経て最初のデュー状態から一連の過程を繰り返して行う。
【0106】
データデスクランブラ434、436、438はコントロール復号化部432から復元されたDEを用いてディスクランブリングを行う。コントロール復号化部432から復元されたDEが“ロー”の時はデータ同期部426、428、430から入力されたSync_Video_Codeを無視してAll Zeroを出力する。
【0107】
コントロール復号化部432から復元されたDEが“ハイ”の時はデータ同期部426、428、430から入力された9ビットのデータをディスクランブリングして出力する。
【0108】
DEが“ハイ”の時のデスクランブラ434、436、438の動作条件は次の通りである。
【0109】
(1)ヘッダビット=1であれば、ヘッダビットを除いた8ビットを反転して出力する。
【0110】
(2)ヘッダビット=0であれば、ヘッダビットを除いた8ビットをそのまま出力する。
【0111】
デスクランブラ434、436、438を通じてディスクランブリングされたデータは出力クロック信号Out_クロックに同期して各々Out_R[7:0]、Out_G[7:0]、Out_B[7:0]として出力される。
【0112】
コントロール整合器440はデスクランブラ434、436、438を通じて出力される8ビットのパラレルグラフィックデータとコントロール復号化部432から出力される4ビットの平行コントロールデータの時間間隔を合せるためにコントロール復号化部432から出力される4ビットのパラレルコントロールを遅延する。
【0113】
パワーオンリセット部444はパワーオンの時、図4に示された装置の動作をリセットする。
【0114】
【発明の効果】
前述したように本発明に係るデジタルビデオデータの伝送方法は、デジタルビデオデータをチャンネル別にシリアル伝送するに当たってチャンネル内のDCバランスを保ち、チャンネル間スキューに対応しうる。
【図面の簡単な説明】
【図1】本発明に係るデジタルビデオデータの送受信装置の構成を示すブロック図である。
【図2】図1に示されたデジタルビデオデータ送信部の詳細な構成を示すブロック図である。
【図3】図2に示されたスクランブラの動作を示すフローチャートである。
【図4】図1に示されたビデオデータ受信部の詳細な構成を示すブロック図である。
【図5】図4に示されたコントロール同期部の動作を図式的に示す図である。
【図6】図4に示されたコントロール同期部の動作を示す状態遷移図である。
【図7】図6に示された各状態の動作を示すサブ状態遷移図である。
【符号の説明】
102 LCDグラフィック制御部
104 送信部
106 受信部
108 LCDパネル制御部
202、204、206 データラッチ
208、416 コントロールラッチ
210、212、214 スクランブラ
216 コントロール符号化部
218、418、420、422 整合器
220、222、224 並列/直列変換器
226 並列/直列変換器コントロール
228、442 PLL
230、444 パワーオンリセット部
402、404、406、408 直列/並列変換器
410、412、414 ラッチ
424 コントロール同期部
426、428、430 データ同期部
432 コントロール復号化部
434、436、438 デスクランブラ
440 コントロール整合器

Claims (39)

  1. グラフィックデータ、コントロールデータ、クロックデータよりなるデジタルビデオデータをそれぞれのチャンネル別にシリアル伝送する方法において、
    前記グラフィックデータの伝送される度にそのDCバランスの程度を示す相違度を算出する過程と、
    前記算出された相違度をグラフィックデータの伝送される度に累算する過程と、
    前記累算された相違度が所定の臨界値に到達したかを検査する過程と、
    前記累算された相違度が所定の臨界値に到達していないと入力されたグラフィックデータをそのまま伝送し、累算された相違度が所定の臨界値に到達していると入力されたグラフィックデータを反転させるスクランブリング過程とを含むデジタルビデオデータの伝送方法。
  2. 前記相違度は“0”ビットの数と“1”ビットの数との差で算出されることを特徴とする請求項1に記載のデジタルビデオデータの伝送方法。
  3. 前記臨界値は上下限の2つの値を有し、
    前記スクランブリング過程は現在入力されたグラフィックデータの相違度が負数であり、累算された相違度が下限値以下なら入力されたグラフィックデータを反転させ出力することを特徴とする請求項2に記載のデジタルビデオデータの伝送方法。
  4. 前記スクランブリング過程は現在入力されたグラフィックデータの相違度が正数であり、累算された相違度が上限値以上なら入力されたデータを反転させ出力することを特徴とする請求項3に記載のデジタルビデオデータの伝送方法。
  5. 前記グラフィックデータが反転されたことを表示するためにヘッダビットを付加える過程をさらに具備することを特徴とする請求項1に記載のデジタルビデオデータの伝送方法。
  6. 前記コントロールデータには前記グラフィックデータが有効なことを示すデータイネーブルビットを含み、
    前記過程は前記データイネーブルビットが前記グラフィックデータが有効なことを示す状態で行われることを特徴とする請求項1に記載のデジタルビデオデータの伝送方法。
  7. 前記データイネーブルビットが、前記グラフィックデータが有効でないことを示す状態で所定のシンクパターンを伝送する過程をさらに具備することを特徴とする請求項6に記載のデジタルビデオデータの伝送方法。
  8. 前記シンクパターンはシンクパターンを構成する“0”のビット数と“1”のビット数との差が所定値以下となることを特徴とする請求項7に記載のデジタルビデオデータの伝送方法。
  9. 前記所定値は±1であることを特徴とする請求項8に記載のデジタルビデオデータの伝送方法。
  10. 元のコントロールデータ値により決定されるビット値を有する余剰ビットを前記コントロールデータに付加える過程をさらに具備することを特徴とする請求項7に記載のデジタルビデオデータの伝送方法。
  11. 前記余剰ビットの数は、
    (入力されたグラフィックデータのビット数+1(ヘッダビット)−入力されたコントロールデータのビット数)として決定されることを特徴とする請求項10に記載のデジタルビデオデータの伝送方法。
  12. 前記余剰ビットのそれぞれのビット値は入力されたコントロールデータの各ビット値が相互反対であることを特徴とする請求項11に記載のデジタルビデオデータの伝送方法。
  13. 入力されたコントロールデータの各ビットと前記余剰ビットは交互に配置されることを特徴とする請求項12に記載のデジタルビデオデータの伝送方法。
  14. グラフィックデータ、コントロールデータ、クロックデータよりなるデジタルビデオデータをそれぞれのチャンネル別にシリアル伝送し、グラフィックデータはDCバランス及びチャンネル間スキュー補償のために反転あるいは非反転されて特定のビットパターンを有するシンクパターンを挿入して伝送し、コントロールデータはDCバランス及びチャンネル間スキュー補償のために一定の符号化ルールにより余剰ビットを付加え符号化して伝送するデジタルビデオデータを受信してグラフィックデータ、コントロールデータ、クロックデータを再生するデジタルビデオデータの受信方法において、
    前記シリアル伝送されたグラフィックデータから特定のビットパターンを検出して有効なグラフィックデータの開始部分を判断する過程と、
    判断された開始部分から受信されたグラフィックデータを一定のビットずつ切断する過程と、
    一定のビットずつ切断されたグラフィックデータを反転あるいは非反転して符号化される前のデータを復元する過程とを含むことを特徴とするデジタルビデオデータの受信方法。
  15. 伝送されるグラフィックデータには反転するか否かを示すヘッダビットを含み、
    前記復元過程はヘッダビットに基づいて前記切断されたグラフィックデータを反転あるいは非反転して符号化される前のデータを復元することを特徴とする請求項14に記載のデジタルビデオデータの受信方法。
  16. シリアル伝送されたコントロールデータに対して符号化時適用された符号化規則を適用することによってコントロールデータの開始部分を判断する過程と、
    判断された開始部分からコントロールデータを一定のビットずつ切断する過程と、
    一定のビットずつ切断されたコントロールデータから余剰ビットを除き符号化される前のコントロールデータを復元する過程とを含むことを特徴とする請求項15に記載のデジタルビデオデータの受信方法。
  17. グラフィックデータ、コントロールデータ、クロックデータよりなるデジタルビデオデータをそれぞれのチャンネル別にシリアル伝送する装置において、
    前記グラフィックデータをDCバランス及びチャンネル間スキュー補償のためにスクランブリング処理するスクランブラと、
    前記コントロールデータをDCバランス及びチャンネル間スキュー補償のために符号化するコントロール符号化部と、
    前記スクランブラの出力をシリアルデータに変換してグラフィックチャンネルに出力するグラフィックデータ並列/直列変換器と、
    前記コントロール符号化部の出力をシリアルデータに変換してコントロールチャンネルに出力するコントロールデータ並列/直列変換器と、
    前記クロックデータを流入し、前記スクランブラ、コントロール符号化部、グラフィックデータ並列/直列変換器、そして前記コントロールデータ並列/直列変換器の動作クロックを提供したり、動作クロックをクロックチャンネルに出力する位相同期ループとを含むデジタルビデオデータの伝送装置。
  18. 前記スクランブラは伝送するグラフィックデータの入力される度にそのDCバランスの程度を示す相違度を算出し、前記算出された相違度をグラフィックデータの入力される度に累算し、前記累算された相違度が所定の臨界値に到達したかを検査し、前記累算された相違度が所定の臨界値に到達していないと入力されたグラフィックデータをそのまま出力し、累算された相違度が所定の臨界値に到達していると入力されたグラフィックデータを反転させ出力することを特徴とする請求項17に記載のデジタルビデオデータの伝送装置。
  19. 前記相違度は入力されたグラフィックデータで“0”のビット数と“1”のビット数との差で算出されることを特徴とする請求項18に記載のデジタルビデオデータの伝送装置。
  20. 前記臨界値は上下限の2つの値を有し、
    前記スクランブラは現在入力されたグラフィックデータの相違度が負数であり、累算された相違度が下限値以下なら入力されたグラフィックデータを反転させ出力することを特徴とする請求項19に記載のデジタルビデオデータの伝送装置。
  21. 前記スクランブラは現在入力されたビデオデータの相違度が正数であり、累算された相違度が上限値以上なら入力されたデータを反転させ出力することを特徴とする請求項20に記載のデジタルビデオデータの伝送装置。
  22. 前記スクランブラはグラフィックデータが反転/非反転されたことを示すためのヘッダビットを付加えて出力することを特徴とする請求項18に記載のデジタルビデオデータの伝送装置。
  23. 前記コントロールデータには前記グラフィックデータが有効なことを示すデータイネーブルビットを含み、
    前記スクランブラは前記データイネーブルビットが、前記グラフィックデータが有効なことを示す状態でデータの反転/非反転動作を行うことを特徴とする請求項18に記載のデジタルビデオデータの伝送装置。
  24. 前記スクランブラは前記データイネーブルビットが、前記グラフィックデータが有効でないこと示す状態で所定のシンクパターンを出力することを特徴とする請求項23に記載のデジタルビデオデータの伝送装置。
  25. 前記シンクパターンはシンクパターンを構成する“0”のビット数と“1”のビット数との差が所定値以下となることを特徴とする請求項24に記載のデジタルビデオデータの伝送装置。
  26. 前記所定値は±1であることを特徴とする請求項25に記載のデジタルビデオデータの伝送装置。
  27. 前記コントロール符号化部は、
    前記コントロールデータに元のコントロールデータ値により決定されるビット値を有する余剰ビットを付加え出力することを特徴とする請求項18に記載のデジタルビデオデータの伝送装置。
  28. 前記余剰ビット数は、
    入力されたグラフィックデータのビット数+1(ヘッダビット)−入力されたコントロールデータのビット数として決定されることを特徴とする請求項27に記載のデジタルビデオデータの伝送装置。
  29. 前記余剰ビットのそれぞれのビット値は入力されたコントロールデータの各ビット値と不正論理和の関係を有することを特徴とする請求項28に記載のデジタルビデオデータの伝送装置。
  30. 入力されたコントロールデータの各ビットと前記余剰ビットとは交互に配置されることを特徴とする請求項29に記載のデジタルビデオデータの伝送装置。
  31. グラフィックデータ、コントロールデータ、クロックデータよりなるデジタルビデオデータをそれぞれのチャンネル別にシリアル伝送し、グラフィックデータはDCバランス及びチャンネル間スキュー補償のために反転あるいは非反転され、コントロールデータもDCバランス及びチャンネル間スキュー補償のために符号化されたデジタルビデオデータを受信してグラフィックデータ、コントロールデータ、クロックデータを再生するデジタルビデオデータの受信装置において、
    伝送されたグラフィックデータをDCバランス状態によって反転あるいは非反転処理し、前記クロックチャンネルを通じて伝送されたクロック信号に同期してパラレル信号に出力するデスクランブラと、
    伝送されたコントロールデータを復号化し、前記クロックチャンネルを通じて伝送されたクロック信号に同期してパラレル信号を出力するコントロール復号化部と、
    前記クロックチャンネルを通じて伝送されたクロック信号を流入し、前記デスクランブラ及び前記コントロール復号化部に提供されるクロック信号を発生したり、発生されたクロック信号を出力する位相同期ループとを含むデジタルビデオデータの受信装置。
  32. 前記伝送されたグラフィックデータはデータが反転あるいは非反転されたことを示すヘッダビットを有し、
    前記デスクランブラは前記ヘッダビットの値によって伝送されたデータを反転あるいは非反転させ出力することを特徴とする請求項31に記載のデジタルビデオデータの受信装置。
  33. 前記グラフィックデータはデータの無効な期間中に伝送されるシンクパターンを有し、
    前記シンクパターンを検出することによって伝送されたグラフィックデータを切断して前記デスクランブラに提供する同期部をさらに具備することを特徴とする請求項32に記載のデジタルビデオデータの受信装置。
  34. 前記同期部は前記シンクパターンが所定回数以上正しく入力されると伝送されたグラフィックデータを切断して前記デスクランブラに提供することを特徴とする請求項33に記載のデジタルビデオデータの受信装置。
  35. 前記同期部は前記グラフィックデータで所定回数以上エラーが発生するとリセットされることを特徴とする請求項34に記載のデジタルビデオデータの受信装置。
  36. 前記コントロールデータは所定の符号化ルールにより符号化されたものであって、
    前記符号化ルールを検査することによって伝送されたコントロールデータを切断して前記コントロール復号化部に提供するコントロール同期部をさらに具備することを特徴とする請求項33に記載のデジタルビデオデータの受信装置。
  37. 前記コントロール同期部は前記コントロールデータが所定回数以上正しく入力されると伝送されたコントロールデータを切断して前記コントロール復号化部に提供することを特徴とする請求項36に記載のデジタルビデオデータの受信装置。
  38. 前記コントロール同期部は前記コントロールデータで所定回数以上エラーが発生するとリセットされることを特徴とする請求項37に記載のデジタルビデオデータの受信装置。
  39. 前記コントロール復号化部から出力されるコントロールデータと前記デスクランブラから出力されるグラフィックデータの時間間隔を調整するために前記コントロール復号化部から出力されるコントロールデータを延ばすコントロール整合器をさらに具備することを特徴とする請求項31に記載のデジタルビデオデータの受信装置。
JP2001048465A 2000-05-04 2001-02-23 デジタルビデオデータの伝送方法、受信方法、伝送装置及び受信装置 Expired - Fee Related JP3556174B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000023978A KR100708078B1 (ko) 2000-05-04 2000-05-04 디지털 비디오 데이터 전송방법, 수신방법, 전송장치,그리고 수신장치
KR23978/2000 2000-05-04

Publications (2)

Publication Number Publication Date
JP2001318662A JP2001318662A (ja) 2001-11-16
JP3556174B2 true JP3556174B2 (ja) 2004-08-18

Family

ID=19668043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001048465A Expired - Fee Related JP3556174B2 (ja) 2000-05-04 2001-02-23 デジタルビデオデータの伝送方法、受信方法、伝送装置及び受信装置

Country Status (3)

Country Link
US (1) US20020005841A1 (ja)
JP (1) JP3556174B2 (ja)
KR (1) KR100708078B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408416B1 (ko) * 2001-09-06 2003-12-06 삼성전자주식회사 디지털 비디오 신호 전송 시스템 및 전송방법
US7557790B2 (en) * 2003-03-12 2009-07-07 Samsung Electronics Co., Ltd. Bus interface technology
KR100530642B1 (ko) * 2004-04-12 2005-11-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR101030768B1 (ko) * 2004-08-26 2011-04-27 삼성전자주식회사 소비전력이 적고 고주파 동작이 가능한 광범위 지연동기루프 회로 및 이를 구비하는 광학 구동 시스템
JP4533111B2 (ja) * 2004-11-26 2010-09-01 パイオニア株式会社 送信装置および受信装置
WO2006095313A1 (en) * 2005-03-11 2006-09-14 Koninklijke Philips Electronics N.V. Method for remotely controlling a display apparatus based thereon and a portable device comprising such an apparatus
US8106898B2 (en) * 2009-03-23 2012-01-31 Aten International Co., Ltd. Method and apparatus for compensation for skew in video signals
CN102819999B (zh) * 2009-10-27 2016-04-13 联发科技股份有限公司 多功能传输器与数据传输方法
KR102025338B1 (ko) * 2011-12-28 2019-09-26 삼성전자 주식회사 신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법
US9337997B2 (en) 2013-03-07 2016-05-10 Qualcomm Incorporated Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
US9374216B2 (en) 2013-03-20 2016-06-21 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking
US9755818B2 (en) 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
US9203599B2 (en) 2014-04-10 2015-12-01 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9735948B2 (en) * 2013-10-03 2017-08-15 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999571A (en) * 1995-10-05 1999-12-07 Silicon Image, Inc. Transition-controlled digital encoding and signal transmission system
US5825824A (en) * 1995-10-05 1998-10-20 Silicon Image, Inc. DC-balanced and transition-controlled encoding method and apparatus
US5835498A (en) * 1995-10-05 1998-11-10 Silicon Image, Inc. System and method for sending multiple data signals over a serial link

Also Published As

Publication number Publication date
US20020005841A1 (en) 2002-01-17
KR20010100618A (ko) 2001-11-14
JP2001318662A (ja) 2001-11-16
KR100708078B1 (ko) 2007-04-16

Similar Documents

Publication Publication Date Title
JP3556174B2 (ja) デジタルビデオデータの伝送方法、受信方法、伝送装置及び受信装置
JP4229836B2 (ja) 一群の受信ワードの各ワードを単一送信ワードにマッピングすることで連続リンク送信上のシンボル間干渉効果を低減させる方法および装置。
JP3671920B2 (ja) スキュー調整回路及びスキュー調整方法
US8780932B2 (en) Video signal transmission device, video signal reception device, and video signal transmission system
KR100552833B1 (ko) 시리얼 링크를 통한 전송시 심벌 간의 간섭 효과를 감소시키기 위한 인코딩 방법 및 시스템
JP2000507755A (ja) 遷移制御された平衡エンコード体系
US20120146989A1 (en) Methods and apparatus for scrambler synchronization
EP1836783B1 (en) Methods and apparatus for optical wireless communication
KR20120019395A (ko) “lvds” 타입의 링크들에 대하여 비디오 디지털 신호들을 송신 및 수신하기 위한 시스템
KR100408416B1 (ko) 디지털 비디오 신호 전송 시스템 및 전송방법
US20140285715A1 (en) Video signal transmission device, video signal reception device, and video signal transmission system
EP0781054B1 (en) Method of encoding and decoding for data transmission
US5629983A (en) Parallel transmission through plurality of optical fibers
US6903780B2 (en) Method of expanding high-speed serial video data providing compatibility with a class of DVI receivers
US6944804B1 (en) System and method for measuring pseudo pixel error rate
US6912008B2 (en) Method of adding data to a data communication link while retaining backward compatibility
KR102264645B1 (ko) 영상 신호 송신 장치, 영상 신호 수신 장치, 및 영상 신호 전송 시스템
KR101038112B1 (ko) 디스플레이 포트의 디지털 엔코더 및 디지털 디코더
JP2573766B2 (ja) 映像信号送受信装置
KR100269363B1 (ko) 디지털텔레비전의수평동기신호검출장치
JPS6048939B2 (ja) デ−タ伝送方式
JPH036143A (ja) フレーム同期信号の伝送方式

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees