JP3552701B2 - 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
接着部材、半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP3552701B2 JP3552701B2 JP2001349142A JP2001349142A JP3552701B2 JP 3552701 B2 JP3552701 B2 JP 3552701B2 JP 2001349142 A JP2001349142 A JP 2001349142A JP 2001349142 A JP2001349142 A JP 2001349142A JP 3552701 B2 JP3552701 B2 JP 3552701B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- adhesive member
- binder
- semiconductor device
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Adhesive Tapes (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、接着部材、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【背景技術】
半導体チップのフェースダウン実装に使用される接着剤（異方性導電フィルムや異方性導電ペースト等）には、弾性率を高め、吸水率及び熱膨張係数を低くする等のため、シリカフィラー等の絶縁性のフィラーが配合されている。しかし、絶縁性のフィラーを配合することで、接着剤が流動しにくくなり、半導体チップのバンプと基板のランドとを接続する際に、バンプとランドとの接合面から、絶縁性のフィラー及び絶縁性の接着剤が排出されにくくなる。これにより、バンプとランドとの間に、絶縁性のフィラーや絶縁性の接着剤が介在して、電気的な接続に影響を与えることがあった。
【０００３】
本発明は、この問題点を解決するものであり、その目的は、良好な電気的接続が得られる接着部材、半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、バンプを有する半導体チップと、
前記半導体チップと対向し、前記バンプと電気的に接続する配線パターンが形成された基板と、
絶縁性のフィラーと第１のバインダを含む第１の層と、前記絶縁性のフィラーを含まず、第２のバインダを含む第２の層とを含む接着部材と、
を有し、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも前記半導体チップの熱膨張係数に近く、
前記接着部材は、前記半導体チップと前記基板との間に配置され、
前記バンプ及び前記配線パターンが電気的に接続する部分は、前記接着部材の前記第２の層の内部に位置してなる。
【０００５】
本発明によれば、絶縁性のフィラーが配合されていない第２の層の内部で、バンプと配線パターンとが電気的に接続されている。したがって、バンプと配線パターンとの間に絶縁性のフィラーが介在しないまたは介在する量を少なくすることができるので、良好な電気的な接続が得られる。ここで、「バンプ及び配線パターンが電気的に接続する部分が第２の層の内部に位置してなる」とは、バンプと配線パターンとが直接接続している場合は、少なくともバンプと配線パターンとの接合部が第２の層の内部に位置することであり、また、バンプと配線パターンとが導電性のフィラーを介して接続している場合には、少なくともバンプのうち導電性フィラーに接する部分と配線パターンのうち該導電性フィラーに接する部分とが第２の層の内部に位置することである。
【０００６】
（２）この半導体装置において、
前記接着部材の前記第１及び第２の層の少なくとも一方は、複数の層で構成されていてもよい。
【０００７】
（３）この半導体装置において、
前記接着部材の前記第１の層は、第１の分割層と第２の分割層とを含み、
前記第２の層は、前記第１の分割層と前記第２の分割層との間に配置されていてもよい。
【０００８】
（４）本発明に係る半導体装置は、バンプを有する半導体チップと、
前記半導体チップと対向し、前記バンプと電気的に接続する配線パターンが形成された基板と、
絶縁性のフィラーと第１のバインダを含む第１の層と、前記絶縁性のフィラーを含まず、第２のバインダを含む第２の層とを有する接着部材であって、
前記絶縁性のフィラーを前記接着部材の全体に対して、４０重量％以上５０重量％以下の割合で含む接着部材と、
を有し、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも前記半導体チップの熱膨張係数に近く、
前記接着部材は、前記半導体チップと前記基板との間に配置されてなる。
【０００９】
本発明によれば、第２の層に絶縁性のフィラーが配合されていないので、バンプと配線パターンが良好に電気的接続されている。また、接着部材は、４０重量％以上５０重量％以下の割合で絶縁性のフィラーが配合されているので、弾性率が高く、吸水率及び熱膨張係数が低くなっている。
【００１０】
（５）この半導体装置において、
前記バンプ及び前記配線パターンが電気的に接続する部分は、前記接着部材の前記第２の層の内部に位置してもよい。
【００１１】
ここで、「バンプ及び配線パターンが電気的に接続する部分が第２の層の内部に位置してなる」とは、バンプと配線パターンとが直接接続している場合は、少なくともバンプと配線パターンとの接合部が第２の層の内部に位置することであり、また、バンプと配線パターンとが導電性のフィラーを介して接続している場合には、少なくともバンプのうち導電性フィラーに接する部分と配線パターンのうち該導電性フィラーに接する部分とが第２の層の内部に位置することである。
【００１２】
（６）この半導体装置において、
前記接着部材は、導電性のフィラーを含んでいてもよい。
【００１４】
（７）この半導体装置において、
前記第１の層は、第１のバインダを含み、
前記第２の層は、第２のバインダを含み、
前記第１のバインダの溶融粘度は、前記第２のバインダの溶融粘度よりも低くてもよい。
【００１５】
（８）本発明に係る回路基板には、上記半導体装置が実装されている。
【００１６】
（９）本発明に係る電子機器は、上記半導体装置を有する。
【００１７】
（１０）本発明に係る接着部材は、絶縁性のフィラーと第１のバインダを含む第１の層と、前記絶縁性のフィラーを含まず、第２のバインダを含む第２の層と、を有する接着部材であって、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも半導体チップの熱膨張係数に近く、
前記絶縁性のフィラーは、前記接着部材の全体に対して、４０重量％以上５０重量％以下の割合で含まれてなる。
【００１８】
本発明によれば、第２の層に絶縁性のフィラーが配合されていないので、良好な電気的接続が得られる。また、接着部材の全体に対して、４０重量％以上５０重量％以下の割合で絶縁性のフィラーが配合されているので、弾性率が高く、吸水率及び熱膨張係数が低くなっている。ここで、絶縁性のフィラーとは、少なくとも表面が絶縁性の材料で覆われている粒子（例えば、絶縁性の材料からなる粒子）である。
【００１９】
（１１）この接着部材において、
前記第１の層の厚みＬ1と、前記第２の層の厚みＬ2と、前記第１の層の密度Ｍ1と、前記第２の層の密度Ｍ2と、前記第１の層における前記絶縁性のフィラーが占める割合であるＸ重量％とが、
４０（Ｌ1Ｍ1＋Ｌ2Ｍ2）／Ｌ1Ｍ1≦Ｘ≦５０（Ｌ1Ｍ1＋Ｌ2Ｍ2）／Ｌ1Ｍ1
の関係を有してもよい。
【００２０】
ここで、厚みＬ１，Ｌ２は、厚みにバラツキがある場合には平均値であってもよいし、測定誤差を考慮して幅を持った値であってもよい。これによれば、第１の層の厚みＬ１と、第２の層の厚みＬ２を決めれば、第１の層にどれだけ絶縁性のフィラーを配合すればよいかが分かる。
【００２１】
（１２）この接着部材において、
前記第１及び第２の層の少なくとも一方は、複数の層で構成されていてもよい。
【００２２】
（１３）この接着部材において、
前記第１の層は、第１の分割層と第２の分割層とを含み、
前記第２の層は、前記第１の分割層と前記第２の分割層との間に配置されていてもよい。
【００２３】
（１４）この接着部材は、さらに、導電性のフィラーを含んでもよい。
【００２４】
ここで、導電性のフィラーとは、少なくとも表面が導電性の材料で覆われている粒子（例えば導電性の材料からなる粒子）である。
【００２５】
（１５）本発明に係る半導体装置の製造方法は、半導体チップを、接着部材を使用して、基板にフェースダウン実装し、前記半導体チップに設けられたバンプと前記基板に形成された配線パターンとを電気的に接続することを含み、
前記接着部材は、絶縁性のフィラーと第１のバインダが含まれた第１の層と、前記絶縁性のフィラーが含まれず、第２のバインダが含まれる第２の層とを含み、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも前記半導体チップの熱膨張係数に近く、
前記絶縁性のフィラーは、前記接着部材の全体に対して、４０重量％以上５０重量％以下の割合で含まれる。
【００２６】
本発明によれば、第２の層に絶縁性のフィラーが配合されていないので、バンプと配線パターンとを良好に電気的接続することができる。また、接着部材の全体に対して、４０重量％以上５０重量％以下の割合で絶縁性のフィラーが配合されているので、弾性率を高め、吸水率及び熱膨張係数を低くすることができる。
【００２７】
（１６）この半導体装置の製造方法において、
前記バンプと前記配線パターンとを、前記接着部材の前記第２の層の内部で電気的に接続させてもよい。
【００２８】
ここで、「バンプと配線パターンとを、接着部材の第２の層の内部で電気的に接続させる」とは、バンプと配線パターンとが直接接続している場合は、少なくともバンプと配線パターンとの接合部が第２の層の内部に位置するように、電気的に接続することであり、また、バンプと配線パターンとが導電性のフィラーを介して接続している場合には、少なくともバンプのうち導電性フィラーに接する部分と配線パターンのうち該導電性フィラーに接する部分とが第２の層の内部に位置するように、電気的に接続することである。
【００２９】
（１７）本発明に係る半導体装置の製造方法は、半導体チップを、接着部材を使用して、基板にフェースダウン実装し、前記半導体チップに設けられたバンプと、前記基板に形成された配線パターンと、を電気的に接続することを含み、
前記接着部材は、絶縁性のフィラーと第１のバインダが含まれた第１の層と、前記絶縁性のフィラーが含まれず、第２のバインダが含まれる第２の層とを有し、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも前記半導体チップの熱膨張係数に近く、
前記バンプと前記配線パターンとを、前記接着部材の前記第２の層の内部で電気的に接続させる。
【００３０】
本発明によれば、絶縁性のフィラーが配合されていない第２の層の内部で、バンプと配線パターンとを電気的に接続する。したがって、バンプと配線パターンとの間に絶縁性のフィラーが介在しないまたは介在する量を少なくすることができるので、良好な電気的な接続が得られる。ここで、「バンプと配線パターンとを、接着部材の第２の層の内部で電気的に接続させる」とは、バンプと配線パターンとが直接接続している場合は、少なくともバンプと配線パターンとの接合部が第２の層の内部に位置するように、電気的に接続することであり、また、バンプと配線パターンとが導電性のフィラーを介して接続している場合には、少なくともバンプのうち導電性フィラーに接する部分と配線パターンのうち該導電性フィラーに接する部分とが第２の層の内部に位置するように、電気的に接続することである。
【００３１】
（１８）この半導体装置の製造方法において、
前記接着部材の前記第１及び第２の層の少なくとも一方を、複数の層で形成してもよい。
【００３２】
（１９）この半導体装置の製造方法において、
前記接着部材の前記第１の層は、第１の分割層と第２の分割層とを含む複数の層であり、
前記接着部材の前記第２の層は、前記第１の分割層と前記第２の分割層との間に配置してもよい。
【００３３】
（２０）この半導体装置の製造方法において、
前記接着部材は、導電性のフィラーを含んでもよい。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３５】
（第１の実施の形態）
図１（Ａ）は、本発明の第１の実施の形態に係る接着部材並びに半導体装置及びその製造方法を説明する図である。本実施の形態では、接着部材１０を使用する。接着部材１０の少なくとも表面は、接着機能を有する。接着部材１０は、フィルムであってもよいし、ペーストが塗り広げられてフィルム状になっていてもよい。接着部材１０は、バインダに導電性のフィラーが分散されてなる異方性導電材料（異方性導電フィルム、異方性導電ペースト）であってもよい。接着部材１０は、第１の層１１及び第２の層１２からなる。
【００３６】
第１の層１１は、バインダにシリカフィラー１４等の絶縁性のフィラー（以下、絶縁性のフィラーとしてシリカフィラー１４を用いて説明する。）が配合されたものである。バインダは、電気的に絶縁性を有することが一般的である。バインダとして、樹脂（熱可塑性樹脂、熱硬化性樹脂、光硬化性樹脂等）の接着剤を使用することができる。
【００３７】
第２の層１２には、シリカフィラーが配合されていない。第２の層１２は、第１種類の層１１のバインダとして選択できる材料に、粒子（例えば導電粒子。ただし、絶縁性のフィラーを除く。）を配合して形成してもよい。第２の層１２は、第１の層１１のバインダとして選択できる材料のみから形成してもよい。すなわち、第２の層１２は、第１の層１１と同じバインダを含むものでもよい。この場合、第１の層１１と第２の層１２との間の接着性がよく熱膨張率も等しいため、この間での剥離が生じにくくなる。また、第２の層１２は、第１の層１１と異なるバインダを含むものでもよい。この場合、接着される部品が複数ある場合に、各部品の特性に応じて各部品に接する接着剤のバインダを変えることにより、半導体装置の信頼性を向上させることができる。
【００３８】
第１の層１１の厚みＬ１は、第２の層１２の厚みＬ２の５倍程度になっていてもよい。接着部材１０が異方性導電材料である場合は、第１の層１１及び第２の層１２の両方に導電性のフィラーを分散させてもよいし、いずれか一方のみに導電性のフィラーを分散させてもよい。
【００３９】
シリカフィラー１４は、第１の層１１及び第２の層１２の全体に対して、４０重量％以上５０重量％以下の割合になるように、第１の層１１に配合されていることが好ましい。したがって、第１の層１１の厚みＬ１と、第２の層１２の厚みＬ２と、第１の層１１の密度Ｍ１（例えばｇ／ｃｍ３）と、第２の層１２の密度Ｍ２（例えばｇ／ｃｍ３）と、第１の層１１におけるシリカフィラー１４が占める割合であるＸ重量％とが、
４０（Ｌ１Ｍ１＋Ｌ２Ｍ２）／Ｌ１Ｍ１≦Ｘ≦５０（Ｌ１Ｍ１＋Ｌ２Ｍ２）／Ｌ１Ｍ１
の関係を有する。
【００４０】
本実施の形態に係る半導体装置の製造方法では、上述した接着部材１０を使用して、半導体チップ２０を基板３０に実装する。半導体チップ２０は、バンプ２２を有する。バンプ２２は、基板３０の配線パターン３２と電気的な接続を図るためのものである。詳しくは、半導体チップ２０には、複数の電極（例えばＡｌパッド）が形成されており、各電極にバンプ２２が形成されている。複数のバンプ２２が、半導体チップ２０の周縁部に並んでいてもよいし、エリアアレイ状に配列されていてもよい。バンプ２２は、ワイヤボンダを使用して形成するボールバンプであってもよいし、メッキで形成してもよい。バンプ２２は、金で形成することができる。なお、電極（図示せず）とバンプ２２との間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。
【００４１】
基板３０は、半導体パッケージ用のインターポーザであってもよいし、フレキシブル基板であってもよいし、マザーボードであってもよい。基板３０は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよい。基板３０として、多層基板やビルドアップ型基板を用いても良い。基板３０には、配線パターン３２が形成されている。配線パターン３２は、他の部品との電気的な接続を図る部分（例えばランド）と、配線（ライン）とを有する。配線パターン３２には、メッキを施してもよい。配線パターン３２を銅で形成し、ニッケル、金、ハンダ又はスズでメッキを施してもよい。メッキを施すことで、配線パターン３２に対して、ハンダ付けが容易になり、表面の酸化が防止され、電気的な接続抵抗が低下する。基板３０には、図示しないスルーホールを形成し、両面の電気的な接続を図ってもよい。スルーホールは、ハンダボール等の外部端子を設けるときにも使用される。
【００４２】
本実施の形態では、半導体チップ２０を基板３０にフェースダウン実装する。そのため、図１（Ａ）に示すように、基板３０における配線パターン３２が形成された面と、半導体チップ２０におけるバンプ２２が設けられた面と、を対向させ、両者間に接着部材１０を配置する。ここで、接着部材１０は、第１の層１１と第２の層１２とのうち、第１の層１１（シリカフィラー１４が含まれる層）を第２の層１２（絶縁性のフィラーが含まれない層）よりも半導体チップ２０側に配置し、第２の層１２（シリカフィラーが配合されていない層）を第１の層１１よりも基板３０側に配置する。また、配線パターン３２（例えばランド）とバンプ２２とを位置合わせする。
【００４３】
なお、予め用意された接着部材１０の総厚みＬ１＋Ｌ２と、バンプ２２及び配線パターン３２（例えばランド）の合計高さＨ１＋Ｈ２とは、
Ｈ１＋Ｈ２＜Ｌ１＋Ｌ２
となっている。こうすることで、接着部材１０が半導体チップ２０及び基板３０の両方に密着する。また、バンプ２２の高さＨ１と、第１の層１１の厚みＬ１とは、
Ｌ１＜Ｈ１
となっていてもよい。この場合、バンプ２２が第１の層１１に入り込んで第２の層１２に至りやすくなる。また、配線パターン３２（例えばランド）の厚みＨ２と、第２の層１２の厚みＬ２とは、
Ｈ２＜Ｌ２
となっていてもよい。この場合、配線パターン３２（例えばランド）が、第２の層１２に入り込んでも、第１の層１１に至りにくくなる。
【００４４】
変形例として、第１と第２の層１１，１２のうち、第２の層１２が第１の層１１よりも半導体チップ２０の側に配置され、第１の層１１が第２の層１２よりも基板３０の側に配置されている場合、バンプ２２の高さＨ１と、第１の層１１の厚みＬ１とは、
Ｌ１＞Ｈ１
となっていてもよい。この場合、接着部材１０のうち、第１の層１１が第２の層１２よりも半導体チップ２０の側に、第２の層１２が第１の層１１よりも基板３０の側にきた場合に、バンプ２２が、第２の層１２に入り込んでも、第１の層１１に至りにくくなる。また、配線パターン３２（例えばランド）の厚みＨ２と、第２の層１２の厚みＬ２とは、
Ｈ２＞Ｌ２
となっていてもよい。この場合、接着部材１０のうち、第１の層１１が第２の層１２よりも半導体チップ２０の側に、第２の層１２が第１の層１１よりも基板３０の側にきた場合に、配線パターン３２（例えばランド）が、第１の層１１に入り込んで第２の層１２に至りやすくなる。ここで、接着部材１０の第２の層１２は、第１の層１１と同じバインダを含むものでもよいし、異なるバインダを含むものでもよい。ここで、同じバインダを含むものである場合、第１の層１１と第２の層１２との間の接着性がよいため、この間で剥離が生じにくくなる。また、異なるバインダを含むものである場合、例えば、第１の層１１の方が第２の層１２よりも半導体チップの側に設けられる場合であって、第１の層１１に含まれるバインダの熱膨張係数のほうが、第２の層１２に含まれるバインダの熱膨張係数よりも、半導体チップ２０の熱膨張係数に近いものが挙げられる。この場合、熱膨張係数の小さい半導体チップに合わせて、第１の層１１の熱膨張率の補正量を小さくできるため、第１の層１１に含まれるシリカフィラー１４の量をより少なくすることができる。このため、バンプ２２と配線パターン３２（例えばランド）との接合面にシリカフィラー１４がたまるのをより効果的に防止できる。また、例えば、少なくとも第２の層１２に導電性のフィラーが含まれる場合であって、第１の層１１に含まれるバインダの溶融粘度のほうが、第２の層１２に含まれるバインダの溶融粘度よりも低いものが挙げられる。この場合、配線パターン３２とバンプ２２との接続時に、配線パターン３２とバンプ２２とが対向する部分から、シリカフィラー１４等の絶縁性のフィラー及び絶縁性のバインダが排出されやすくなる。このため、バンプ２２とランド３２との接合面に絶縁性の接着剤及びフィラーがたまるのをより効果的に防止できる。
【００４５】
そして、半導体チップ２０及び基板３０の間に加圧力を加える。例えば、半導体チップ２０を基板３０に加圧する。加圧により、接着部材１０は圧縮される。また、バンプ２２が接着部材１０に入り込む。例えば、バンプ２２は、第１の層１１に入り込み、第２の層１２に至る。そして、第２の層１２の内部で、バンプ２２と配線パターン３２とが電気的に接続される。すなわち、バンプ２２と配線パターン３２とが直接接続している場合は、バンプ２２と配線パターン３２との接合部が第２の層１２の内部に位置する。また、接着部材１０が導電性のフィラーを含有している場合には、バンプ２２と配線パターン３２との間には導電性のフィラーが介在し、少なくともバンプ２２のうち導電性フィラーに接する部分と配線パターン３２のうち該導電性フィラーに接する部分とが第２の層１２の内部に位置する。バンプ２２と配線パターン３２は、金属接合してもよい。金属接合を行う場合には、超音波振動を印加する。また、接着部材１０の性質に応じて、硬化処理を行う。例えば、加熱や光照射を行う。ボンディングツールによって、加圧・加熱を同時に行ってもよい。
【００４６】
こうして、図１（Ｂ）に示すように、半導体チップ２０のフェースダウンボンディング構造が得られる。この構造では、バンプ２２の高さＨ１と、第１の層１１の圧縮された厚みＬ′１とは、
Ｌ′１＜Ｈ１
の関係を有する。また、配線パターン３２（具体的にはランド）の厚みＨ２と、第２の層１２の圧縮された厚みＬ′２とは、
Ｈ２＜Ｌ′２
の関係を有する。すなわち、バンプ２２及び配線パターン３２の電気的に接続された部分は、第２の層１２の内部に位置する。なお、必要であれば、基板３０にハンダボールなどの外部端子を設けてもよい。
【００４７】
変形例として、第１と第２の層１１，１２とのうち、第２の層１２が第１の層１１よりも半導体チップ２０の側に配置され、第１の層１１が第２の層１２よりも基板３０の側に配置されている場合は、バンプ２２の高さＨ１と、第１の層１１の厚みＬ′１とは、
Ｌ′１＞Ｈ１
の関係を有する。この場合、第１の層１１と第２の層１２のうち、第１の層１１が第２の層１２よりも半導体チップ２０の側に、第２の層１２が第１の層１１よりも基板３０の側にきた場合に、バンプ２２が、第２の層１２に入り込んでも、第１の層１１に至りにくくなる。また、配線パターン３２（例えばランド）の厚みＨ２と、第２の層１２の厚みＬ′２とは、
Ｈ２＞Ｌ′２
となっていてもよい。この場合、接着部材１０のうち、第１の層１１が第２の層１２よりも半導体チップ２０の側に、第２の層１２が第１の層１１よりも基板３０の側にきた場合に、配線パターン３２（例えばランド）が、第１の層１１に入り込んで第２の層１２に至りやすくなる。
【００４８】
こうして製造された半導体装置は、上述した半導体チップ２０、基板３０及び接着部材１０を有する。なお、半導体チップ２０にヒートスプレッダを取り付けてもよいし、基板３０にスティフナを取り付けてもよい。本実施の形態に係る半導体装置によれば、接着部材１０は、その全体に対して、４０重量％以上５０重量％以下の割合でシリカフィラー１４が配合されてもよい。この場合、接着部材１０を見かけ上、弾性率が高く、吸水率及び熱膨張係数を低くすることができる。また、第２の層１２にシリカフィラーが配合されていないので、バンプ２２と配線パターン３２とが良好に電気的に接続されている。詳しくは、シリカフィラーが配合されていない第２の層１２の内部で、バンプ２２と配線パターン３２とが電気的に接続されている。すなわち、バンプ２２と配線パターン３２とが直接接続している場合は、バンプ２２と配線パターン３２との接合部が第２の層１２の内部に位置する。また、バンプ２２と配線パターン３２とが導電性のフィラーを介して接続している場合には、少なくともバンプ２２のうち導電性フィラーに接する部分と配線パターン３２のうち該導電性フィラーに接する部分とが第２の層１２の内部に位置する。
したがって、バンプ２２と配線パターン３２との間にシリカフィラーが介在しないまたは介在する量を少なくすることができるので、良好な電気的な接続が得られる。
【００４９】
なお、接着部材１０は、半導体チップ以外の電子素子（能動素子か受動素子かを問わない）を、基板に実装して電子部品を製造するときにも使用することができる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【００５０】
（第２の実施の形態）
図２（Ａ）及び図２（Ｂ）は、本発明の第２の実施の形態に係る接着部材並びに半導体装置及びその製造方法を説明する図である。第１の実施の形態では、第１の層１１（シリカフィラー１４が含まれる層）が１層で構成され、第２の層１２（シリカフィラーが含まれない層）も１層で構成されている。本発明では、第１及び第２の層の少なくとも一方を複数の層で構成してもよい。そこで、第２の実施の形態では、第１の層を少なくとも第１の分割層と第２の分割層とを含む複数の層に分割し、第１の分割層と第２の分割層との間に第２の層が配置された例を説明する。
【００５１】
図２（Ａ）に示すように、接着部材１００の第１の層１１０は、第１の分割層１１１と第２の分割層１１２を含み、両者間に第２の層１２０が配置されている。材料及び成分に関して、第１の層１１０についての説明の内容は、第１の実施の形態で説明した第１の層１１についての説明の内容と同様であり、第２の層１２０についての説明の内容は、第２の層１２の内容と同様であるので、ここでは省略する。なお、第１の分割層と１１１第２の分割層１１２とは、同じバインダを含むものでもよいし、異なるバインダを含むものでもよい。さらに、第１の分割層と１１１第２の分割層１１２とは、一方にのみ導電性のフィラーを含むものであってもよい。
【００５２】
シリカフィラー１４は、第１の層１１０及び第２の層１２０の全体に対して、４０重量％以上５０重量％以下の割合になるように、第１の層１１０に配合されてもよい。この場合、第１の層１１０の厚みＬ１０（第１及び第２の分割層１１１，１１２の厚みＬ１１，Ｌ１２の合計）と、第２の層１２０の厚みＬ２０と、前記第１の層１１０の密度Ｍ１０と、前記第２の層１２０の密度Ｍ２０と、第１の層１１０におけるシリカフィラー１４が占める割合であるＸ重量％とが、
４０（Ｌ１０Ｍ１０＋Ｌ２０Ｍ２０）／Ｌ１０Ｍ１０≦Ｘ≦５０（Ｌ１０Ｍ１０＋Ｌ２０Ｍ２０）／Ｌ１０Ｍ１０
の関係を有する。
【００５３】
なお、図２（Ａ）に示す例では、基板３０側に配置される第２の分割層１１２が、第１の分割層１１１よりも薄くなっている。あるいは、第１の分割層１１１の厚みＬ１１と、第２の分割層１１２の厚みＬ１２とは、同じであってもよい。また、第１及び第２の分割層１１１、１１２のそれぞれにおけるシリカフィラーの占める割合は、同じであってもよいし、前者が後者よりも大きくてもよいし、前者が後者よりも小さくてもよい。
【００５４】
本実施の形態では、第１の実施の形態で説明した半導体チップ２０を使用する。バンプ２２の高さＨ１と、半導体チップ２０側に配置される第１の分割層１１１の厚みＬ１１とは、
Ｌ１１＜Ｈ１
となっていてもよい。この場合、バンプ２２が第１の分割層１１１に入り込んで第２の層１２０に至りやすくなる。また、
Ｈ１＜Ｌ１１＋Ｌ２０
となっていてもよい。こうすることで、バンプ２２が第２の層１２０を超えて、第２の分割層１１２に至らないようにすることができる。
【００５５】
本実施の形態で使用する基板３０に形成される配線パターン１３２の厚みＨ２０は、第１の実施の形態で説明した配線パターン３２の厚みＨ２よりも厚く（高く）なっている。配線パターン１３２（例えばランド）の厚みＨ２０と、第２の分割層１１２の厚みＬ１２とは、
Ｌ１２＜Ｈ２０
となっていてもよい。この場合、配線パターン１３２（例えばランド）が、第２の分割層１１２に入り込んで、第２の層１２０に至りやすくなる。また、
Ｈ２０＜Ｌ１２＋Ｌ２０
となっていてもよい。こうすることで、配線パターン１３２が第２の層１２０を超えて、第１の分割層１１１に至らないようにすることができる。
【００５６】
予め用意された接着部材１００の総厚みＬ１１＋Ｌ１２＋Ｌ２０と、バンプ２２及び配線パターン１３２（例えばランド）の合計高さＨ１＋Ｈ２０とは、
Ｈ１＋Ｈ２０＜Ｌ１１＋Ｌ１２＋Ｌ２０
となっている。こうなっていることで、接着部材１０が半導体チップ２０及び基板３０の両方に密着する。
【００５７】
本実施の形態でも、半導体チップ２０を基板３０にフェースダウン実装する。詳しくは、第１の実施の形態で説明した内容が該当する。そして、図２（Ｂ）に示すように、半導体チップ２０のフェースダウンボンディング構造が得られる。この構造では、バンプ２２の高さＨ１と、配線パターン１３２（具体的にはランド）の厚みＨ２０と、第１及び第２の分割層１１１，１１２の圧縮された厚みＬ′１１，Ｌ′１２と、第２の層１２０の圧縮された厚みＬ′２０とは、
Ｌ′１１＜Ｈ１＜Ｌ′１１＋Ｌ′２０
Ｌ′１２＜Ｈ２０＜Ｌ′１２＋Ｌ′２０
の関係を有する。すなわち、バンプ２２及び配線パターン１３２の電気的に接続された部分は、第２の層１２０の内部に位置する。なお、必要であれば、基板３０にハンダボールなどの外部端子を設けてもよい。
【００５８】
こうして製造された半導体装置は、上述した半導体チップ２０、基板３０及び接着部材１００を有する。接着部材１００は、その全体に対して、４０重量％以上５０重量％以下の割合でシリカフィラー１４が配合されてもよい。この場合、接着部材１００を見かけ上、弾性率が高く、吸水率及び熱膨張係数が低くすることができる。また、第２の層１２０にシリカフィラーが配合されていないので、バンプ２２と配線パターン１３２とが良好に電気的に接続されている。詳しくは、シリカフィラーが配合されていない第２の層１２０の内部で、バンプ２２と配線パターン１３２とが電気的に接続されている。したがって、バンプ２２と配線パターン１３２との間にシリカフィラーが介在しないまたは介在する量を少なくすることができるので、良好な電気的な接続が得られる。
【００５９】
その他の点について、本実施の形態には、第１の実施の形態で説明した内容を適用することができる。また、本実施の形態の変形例として、第２の層を第３の分割層と第４の分割層とを含む複数の層で構成してもよい。その場合、第３の分割層又は第４の分割層のいずれかを、第１の分割層と第２の分割層とのの間に配置してもよい。
【００６０】
図３には、本発明の実施の形態に係る半導体装置を実装した回路基板が示されている。半導体装置１０００は、複数の外部端子１１００を有する。回路基板２０００には例えばガラスエポキシ基板等の有機系基板を用いることができる。回路基板２０００には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置１０００の外部端子１１００とを接合することでそれらの電気的導通を図る。なお、図３に示す半導体装置１０００は、ＣＳＰに分類されるものであるが、それ以外のパッケージ（ＢＧＡ等）が適用されていてもよい。また、半導体装置１０００は、外部端子に関して、ＦＡＮ−ＩＮ型、ＦＡＮ−ＯＵＴ型、ＦＡＮ−ＩＮ／ＯＵＴ型のいずれのタイプであってもよい。また、半導体装置１０００において、半導体チップの実装形態として、ＣＯＦ又はＣＯＧが適用されてもよい。
【００６１】
本発明の実施の形態に係る電子機器として、図４にはノート型パーソナルコンピュータ３０００が示され、図５には携帯電話４０００が示されている。
【００６２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｂ）は、本発明の第１の実施の形態に係る接着部材並びに半導体装置及びその製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｂ）は、本発明の第２の実施の形態に係る接着部材並びに半導体装置及びその製造方法を説明する図である。
【図３】図３は、本発明の実施の形態に係る回路基板を示す図である。
【図４】図４は、本発明の実施の形態に係る電子機器を示す図である。
【図５】図５は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 接着部材
１１ 第１の層
１２ 第２の層
１４ シリカフィラー
２０ 半導体チップ
２２ バンプ
３０ 基板
３２ 配線パターン
１００ 接着部材
１１０ 第１の層
１１１ 第１の分割層
１１２ 第２の分割層
１２０ 第２の層
１３２ 配線パターン
【発明の属する技術分野】
本発明は、接着部材、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【背景技術】
半導体チップのフェースダウン実装に使用される接着剤（異方性導電フィルムや異方性導電ペースト等）には、弾性率を高め、吸水率及び熱膨張係数を低くする等のため、シリカフィラー等の絶縁性のフィラーが配合されている。しかし、絶縁性のフィラーを配合することで、接着剤が流動しにくくなり、半導体チップのバンプと基板のランドとを接続する際に、バンプとランドとの接合面から、絶縁性のフィラー及び絶縁性の接着剤が排出されにくくなる。これにより、バンプとランドとの間に、絶縁性のフィラーや絶縁性の接着剤が介在して、電気的な接続に影響を与えることがあった。
【０００３】
本発明は、この問題点を解決するものであり、その目的は、良好な電気的接続が得られる接着部材、半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、バンプを有する半導体チップと、
前記半導体チップと対向し、前記バンプと電気的に接続する配線パターンが形成された基板と、
絶縁性のフィラーと第１のバインダを含む第１の層と、前記絶縁性のフィラーを含まず、第２のバインダを含む第２の層とを含む接着部材と、
を有し、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも前記半導体チップの熱膨張係数に近く、
前記接着部材は、前記半導体チップと前記基板との間に配置され、
前記バンプ及び前記配線パターンが電気的に接続する部分は、前記接着部材の前記第２の層の内部に位置してなる。
【０００５】
本発明によれば、絶縁性のフィラーが配合されていない第２の層の内部で、バンプと配線パターンとが電気的に接続されている。したがって、バンプと配線パターンとの間に絶縁性のフィラーが介在しないまたは介在する量を少なくすることができるので、良好な電気的な接続が得られる。ここで、「バンプ及び配線パターンが電気的に接続する部分が第２の層の内部に位置してなる」とは、バンプと配線パターンとが直接接続している場合は、少なくともバンプと配線パターンとの接合部が第２の層の内部に位置することであり、また、バンプと配線パターンとが導電性のフィラーを介して接続している場合には、少なくともバンプのうち導電性フィラーに接する部分と配線パターンのうち該導電性フィラーに接する部分とが第２の層の内部に位置することである。
【０００６】
（２）この半導体装置において、
前記接着部材の前記第１及び第２の層の少なくとも一方は、複数の層で構成されていてもよい。
【０００７】
（３）この半導体装置において、
前記接着部材の前記第１の層は、第１の分割層と第２の分割層とを含み、
前記第２の層は、前記第１の分割層と前記第２の分割層との間に配置されていてもよい。
【０００８】
（４）本発明に係る半導体装置は、バンプを有する半導体チップと、
前記半導体チップと対向し、前記バンプと電気的に接続する配線パターンが形成された基板と、
絶縁性のフィラーと第１のバインダを含む第１の層と、前記絶縁性のフィラーを含まず、第２のバインダを含む第２の層とを有する接着部材であって、
前記絶縁性のフィラーを前記接着部材の全体に対して、４０重量％以上５０重量％以下の割合で含む接着部材と、
を有し、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも前記半導体チップの熱膨張係数に近く、
前記接着部材は、前記半導体チップと前記基板との間に配置されてなる。
【０００９】
本発明によれば、第２の層に絶縁性のフィラーが配合されていないので、バンプと配線パターンが良好に電気的接続されている。また、接着部材は、４０重量％以上５０重量％以下の割合で絶縁性のフィラーが配合されているので、弾性率が高く、吸水率及び熱膨張係数が低くなっている。
【００１０】
（５）この半導体装置において、
前記バンプ及び前記配線パターンが電気的に接続する部分は、前記接着部材の前記第２の層の内部に位置してもよい。
【００１１】
ここで、「バンプ及び配線パターンが電気的に接続する部分が第２の層の内部に位置してなる」とは、バンプと配線パターンとが直接接続している場合は、少なくともバンプと配線パターンとの接合部が第２の層の内部に位置することであり、また、バンプと配線パターンとが導電性のフィラーを介して接続している場合には、少なくともバンプのうち導電性フィラーに接する部分と配線パターンのうち該導電性フィラーに接する部分とが第２の層の内部に位置することである。
【００１２】
（６）この半導体装置において、
前記接着部材は、導電性のフィラーを含んでいてもよい。
【００１４】
（７）この半導体装置において、
前記第１の層は、第１のバインダを含み、
前記第２の層は、第２のバインダを含み、
前記第１のバインダの溶融粘度は、前記第２のバインダの溶融粘度よりも低くてもよい。
【００１５】
（８）本発明に係る回路基板には、上記半導体装置が実装されている。
【００１６】
（９）本発明に係る電子機器は、上記半導体装置を有する。
【００１７】
（１０）本発明に係る接着部材は、絶縁性のフィラーと第１のバインダを含む第１の層と、前記絶縁性のフィラーを含まず、第２のバインダを含む第２の層と、を有する接着部材であって、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも半導体チップの熱膨張係数に近く、
前記絶縁性のフィラーは、前記接着部材の全体に対して、４０重量％以上５０重量％以下の割合で含まれてなる。
【００１８】
本発明によれば、第２の層に絶縁性のフィラーが配合されていないので、良好な電気的接続が得られる。また、接着部材の全体に対して、４０重量％以上５０重量％以下の割合で絶縁性のフィラーが配合されているので、弾性率が高く、吸水率及び熱膨張係数が低くなっている。ここで、絶縁性のフィラーとは、少なくとも表面が絶縁性の材料で覆われている粒子（例えば、絶縁性の材料からなる粒子）である。
【００１９】
（１１）この接着部材において、
前記第１の層の厚みＬ1と、前記第２の層の厚みＬ2と、前記第１の層の密度Ｍ1と、前記第２の層の密度Ｍ2と、前記第１の層における前記絶縁性のフィラーが占める割合であるＸ重量％とが、
４０（Ｌ1Ｍ1＋Ｌ2Ｍ2）／Ｌ1Ｍ1≦Ｘ≦５０（Ｌ1Ｍ1＋Ｌ2Ｍ2）／Ｌ1Ｍ1
の関係を有してもよい。
【００２０】
ここで、厚みＬ１，Ｌ２は、厚みにバラツキがある場合には平均値であってもよいし、測定誤差を考慮して幅を持った値であってもよい。これによれば、第１の層の厚みＬ１と、第２の層の厚みＬ２を決めれば、第１の層にどれだけ絶縁性のフィラーを配合すればよいかが分かる。
【００２１】
（１２）この接着部材において、
前記第１及び第２の層の少なくとも一方は、複数の層で構成されていてもよい。
【００２２】
（１３）この接着部材において、
前記第１の層は、第１の分割層と第２の分割層とを含み、
前記第２の層は、前記第１の分割層と前記第２の分割層との間に配置されていてもよい。
【００２３】
（１４）この接着部材は、さらに、導電性のフィラーを含んでもよい。
【００２４】
ここで、導電性のフィラーとは、少なくとも表面が導電性の材料で覆われている粒子（例えば導電性の材料からなる粒子）である。
【００２５】
（１５）本発明に係る半導体装置の製造方法は、半導体チップを、接着部材を使用して、基板にフェースダウン実装し、前記半導体チップに設けられたバンプと前記基板に形成された配線パターンとを電気的に接続することを含み、
前記接着部材は、絶縁性のフィラーと第１のバインダが含まれた第１の層と、前記絶縁性のフィラーが含まれず、第２のバインダが含まれる第２の層とを含み、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも前記半導体チップの熱膨張係数に近く、
前記絶縁性のフィラーは、前記接着部材の全体に対して、４０重量％以上５０重量％以下の割合で含まれる。
【００２６】
本発明によれば、第２の層に絶縁性のフィラーが配合されていないので、バンプと配線パターンとを良好に電気的接続することができる。また、接着部材の全体に対して、４０重量％以上５０重量％以下の割合で絶縁性のフィラーが配合されているので、弾性率を高め、吸水率及び熱膨張係数を低くすることができる。
【００２７】
（１６）この半導体装置の製造方法において、
前記バンプと前記配線パターンとを、前記接着部材の前記第２の層の内部で電気的に接続させてもよい。
【００２８】
ここで、「バンプと配線パターンとを、接着部材の第２の層の内部で電気的に接続させる」とは、バンプと配線パターンとが直接接続している場合は、少なくともバンプと配線パターンとの接合部が第２の層の内部に位置するように、電気的に接続することであり、また、バンプと配線パターンとが導電性のフィラーを介して接続している場合には、少なくともバンプのうち導電性フィラーに接する部分と配線パターンのうち該導電性フィラーに接する部分とが第２の層の内部に位置するように、電気的に接続することである。
【００２９】
（１７）本発明に係る半導体装置の製造方法は、半導体チップを、接着部材を使用して、基板にフェースダウン実装し、前記半導体チップに設けられたバンプと、前記基板に形成された配線パターンと、を電気的に接続することを含み、
前記接着部材は、絶縁性のフィラーと第１のバインダが含まれた第１の層と、前記絶縁性のフィラーが含まれず、第２のバインダが含まれる第２の層とを有し、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも前記半導体チップの熱膨張係数に近く、
前記バンプと前記配線パターンとを、前記接着部材の前記第２の層の内部で電気的に接続させる。
【００３０】
本発明によれば、絶縁性のフィラーが配合されていない第２の層の内部で、バンプと配線パターンとを電気的に接続する。したがって、バンプと配線パターンとの間に絶縁性のフィラーが介在しないまたは介在する量を少なくすることができるので、良好な電気的な接続が得られる。ここで、「バンプと配線パターンとを、接着部材の第２の層の内部で電気的に接続させる」とは、バンプと配線パターンとが直接接続している場合は、少なくともバンプと配線パターンとの接合部が第２の層の内部に位置するように、電気的に接続することであり、また、バンプと配線パターンとが導電性のフィラーを介して接続している場合には、少なくともバンプのうち導電性フィラーに接する部分と配線パターンのうち該導電性フィラーに接する部分とが第２の層の内部に位置するように、電気的に接続することである。
【００３１】
（１８）この半導体装置の製造方法において、
前記接着部材の前記第１及び第２の層の少なくとも一方を、複数の層で形成してもよい。
【００３２】
（１９）この半導体装置の製造方法において、
前記接着部材の前記第１の層は、第１の分割層と第２の分割層とを含む複数の層であり、
前記接着部材の前記第２の層は、前記第１の分割層と前記第２の分割層との間に配置してもよい。
【００３３】
（２０）この半導体装置の製造方法において、
前記接着部材は、導電性のフィラーを含んでもよい。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３５】
（第１の実施の形態）
図１（Ａ）は、本発明の第１の実施の形態に係る接着部材並びに半導体装置及びその製造方法を説明する図である。本実施の形態では、接着部材１０を使用する。接着部材１０の少なくとも表面は、接着機能を有する。接着部材１０は、フィルムであってもよいし、ペーストが塗り広げられてフィルム状になっていてもよい。接着部材１０は、バインダに導電性のフィラーが分散されてなる異方性導電材料（異方性導電フィルム、異方性導電ペースト）であってもよい。接着部材１０は、第１の層１１及び第２の層１２からなる。
【００３６】
第１の層１１は、バインダにシリカフィラー１４等の絶縁性のフィラー（以下、絶縁性のフィラーとしてシリカフィラー１４を用いて説明する。）が配合されたものである。バインダは、電気的に絶縁性を有することが一般的である。バインダとして、樹脂（熱可塑性樹脂、熱硬化性樹脂、光硬化性樹脂等）の接着剤を使用することができる。
【００３７】
第２の層１２には、シリカフィラーが配合されていない。第２の層１２は、第１種類の層１１のバインダとして選択できる材料に、粒子（例えば導電粒子。ただし、絶縁性のフィラーを除く。）を配合して形成してもよい。第２の層１２は、第１の層１１のバインダとして選択できる材料のみから形成してもよい。すなわち、第２の層１２は、第１の層１１と同じバインダを含むものでもよい。この場合、第１の層１１と第２の層１２との間の接着性がよく熱膨張率も等しいため、この間での剥離が生じにくくなる。また、第２の層１２は、第１の層１１と異なるバインダを含むものでもよい。この場合、接着される部品が複数ある場合に、各部品の特性に応じて各部品に接する接着剤のバインダを変えることにより、半導体装置の信頼性を向上させることができる。
【００３８】
第１の層１１の厚みＬ１は、第２の層１２の厚みＬ２の５倍程度になっていてもよい。接着部材１０が異方性導電材料である場合は、第１の層１１及び第２の層１２の両方に導電性のフィラーを分散させてもよいし、いずれか一方のみに導電性のフィラーを分散させてもよい。
【００３９】
シリカフィラー１４は、第１の層１１及び第２の層１２の全体に対して、４０重量％以上５０重量％以下の割合になるように、第１の層１１に配合されていることが好ましい。したがって、第１の層１１の厚みＬ１と、第２の層１２の厚みＬ２と、第１の層１１の密度Ｍ１（例えばｇ／ｃｍ３）と、第２の層１２の密度Ｍ２（例えばｇ／ｃｍ３）と、第１の層１１におけるシリカフィラー１４が占める割合であるＸ重量％とが、
４０（Ｌ１Ｍ１＋Ｌ２Ｍ２）／Ｌ１Ｍ１≦Ｘ≦５０（Ｌ１Ｍ１＋Ｌ２Ｍ２）／Ｌ１Ｍ１
の関係を有する。
【００４０】
本実施の形態に係る半導体装置の製造方法では、上述した接着部材１０を使用して、半導体チップ２０を基板３０に実装する。半導体チップ２０は、バンプ２２を有する。バンプ２２は、基板３０の配線パターン３２と電気的な接続を図るためのものである。詳しくは、半導体チップ２０には、複数の電極（例えばＡｌパッド）が形成されており、各電極にバンプ２２が形成されている。複数のバンプ２２が、半導体チップ２０の周縁部に並んでいてもよいし、エリアアレイ状に配列されていてもよい。バンプ２２は、ワイヤボンダを使用して形成するボールバンプであってもよいし、メッキで形成してもよい。バンプ２２は、金で形成することができる。なお、電極（図示せず）とバンプ２２との間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。
【００４１】
基板３０は、半導体パッケージ用のインターポーザであってもよいし、フレキシブル基板であってもよいし、マザーボードであってもよい。基板３０は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよい。基板３０として、多層基板やビルドアップ型基板を用いても良い。基板３０には、配線パターン３２が形成されている。配線パターン３２は、他の部品との電気的な接続を図る部分（例えばランド）と、配線（ライン）とを有する。配線パターン３２には、メッキを施してもよい。配線パターン３２を銅で形成し、ニッケル、金、ハンダ又はスズでメッキを施してもよい。メッキを施すことで、配線パターン３２に対して、ハンダ付けが容易になり、表面の酸化が防止され、電気的な接続抵抗が低下する。基板３０には、図示しないスルーホールを形成し、両面の電気的な接続を図ってもよい。スルーホールは、ハンダボール等の外部端子を設けるときにも使用される。
【００４２】
本実施の形態では、半導体チップ２０を基板３０にフェースダウン実装する。そのため、図１（Ａ）に示すように、基板３０における配線パターン３２が形成された面と、半導体チップ２０におけるバンプ２２が設けられた面と、を対向させ、両者間に接着部材１０を配置する。ここで、接着部材１０は、第１の層１１と第２の層１２とのうち、第１の層１１（シリカフィラー１４が含まれる層）を第２の層１２（絶縁性のフィラーが含まれない層）よりも半導体チップ２０側に配置し、第２の層１２（シリカフィラーが配合されていない層）を第１の層１１よりも基板３０側に配置する。また、配線パターン３２（例えばランド）とバンプ２２とを位置合わせする。
【００４３】
なお、予め用意された接着部材１０の総厚みＬ１＋Ｌ２と、バンプ２２及び配線パターン３２（例えばランド）の合計高さＨ１＋Ｈ２とは、
Ｈ１＋Ｈ２＜Ｌ１＋Ｌ２
となっている。こうすることで、接着部材１０が半導体チップ２０及び基板３０の両方に密着する。また、バンプ２２の高さＨ１と、第１の層１１の厚みＬ１とは、
Ｌ１＜Ｈ１
となっていてもよい。この場合、バンプ２２が第１の層１１に入り込んで第２の層１２に至りやすくなる。また、配線パターン３２（例えばランド）の厚みＨ２と、第２の層１２の厚みＬ２とは、
Ｈ２＜Ｌ２
となっていてもよい。この場合、配線パターン３２（例えばランド）が、第２の層１２に入り込んでも、第１の層１１に至りにくくなる。
【００４４】
変形例として、第１と第２の層１１，１２のうち、第２の層１２が第１の層１１よりも半導体チップ２０の側に配置され、第１の層１１が第２の層１２よりも基板３０の側に配置されている場合、バンプ２２の高さＨ１と、第１の層１１の厚みＬ１とは、
Ｌ１＞Ｈ１
となっていてもよい。この場合、接着部材１０のうち、第１の層１１が第２の層１２よりも半導体チップ２０の側に、第２の層１２が第１の層１１よりも基板３０の側にきた場合に、バンプ２２が、第２の層１２に入り込んでも、第１の層１１に至りにくくなる。また、配線パターン３２（例えばランド）の厚みＨ２と、第２の層１２の厚みＬ２とは、
Ｈ２＞Ｌ２
となっていてもよい。この場合、接着部材１０のうち、第１の層１１が第２の層１２よりも半導体チップ２０の側に、第２の層１２が第１の層１１よりも基板３０の側にきた場合に、配線パターン３２（例えばランド）が、第１の層１１に入り込んで第２の層１２に至りやすくなる。ここで、接着部材１０の第２の層１２は、第１の層１１と同じバインダを含むものでもよいし、異なるバインダを含むものでもよい。ここで、同じバインダを含むものである場合、第１の層１１と第２の層１２との間の接着性がよいため、この間で剥離が生じにくくなる。また、異なるバインダを含むものである場合、例えば、第１の層１１の方が第２の層１２よりも半導体チップの側に設けられる場合であって、第１の層１１に含まれるバインダの熱膨張係数のほうが、第２の層１２に含まれるバインダの熱膨張係数よりも、半導体チップ２０の熱膨張係数に近いものが挙げられる。この場合、熱膨張係数の小さい半導体チップに合わせて、第１の層１１の熱膨張率の補正量を小さくできるため、第１の層１１に含まれるシリカフィラー１４の量をより少なくすることができる。このため、バンプ２２と配線パターン３２（例えばランド）との接合面にシリカフィラー１４がたまるのをより効果的に防止できる。また、例えば、少なくとも第２の層１２に導電性のフィラーが含まれる場合であって、第１の層１１に含まれるバインダの溶融粘度のほうが、第２の層１２に含まれるバインダの溶融粘度よりも低いものが挙げられる。この場合、配線パターン３２とバンプ２２との接続時に、配線パターン３２とバンプ２２とが対向する部分から、シリカフィラー１４等の絶縁性のフィラー及び絶縁性のバインダが排出されやすくなる。このため、バンプ２２とランド３２との接合面に絶縁性の接着剤及びフィラーがたまるのをより効果的に防止できる。
【００４５】
そして、半導体チップ２０及び基板３０の間に加圧力を加える。例えば、半導体チップ２０を基板３０に加圧する。加圧により、接着部材１０は圧縮される。また、バンプ２２が接着部材１０に入り込む。例えば、バンプ２２は、第１の層１１に入り込み、第２の層１２に至る。そして、第２の層１２の内部で、バンプ２２と配線パターン３２とが電気的に接続される。すなわち、バンプ２２と配線パターン３２とが直接接続している場合は、バンプ２２と配線パターン３２との接合部が第２の層１２の内部に位置する。また、接着部材１０が導電性のフィラーを含有している場合には、バンプ２２と配線パターン３２との間には導電性のフィラーが介在し、少なくともバンプ２２のうち導電性フィラーに接する部分と配線パターン３２のうち該導電性フィラーに接する部分とが第２の層１２の内部に位置する。バンプ２２と配線パターン３２は、金属接合してもよい。金属接合を行う場合には、超音波振動を印加する。また、接着部材１０の性質に応じて、硬化処理を行う。例えば、加熱や光照射を行う。ボンディングツールによって、加圧・加熱を同時に行ってもよい。
【００４６】
こうして、図１（Ｂ）に示すように、半導体チップ２０のフェースダウンボンディング構造が得られる。この構造では、バンプ２２の高さＨ１と、第１の層１１の圧縮された厚みＬ′１とは、
Ｌ′１＜Ｈ１
の関係を有する。また、配線パターン３２（具体的にはランド）の厚みＨ２と、第２の層１２の圧縮された厚みＬ′２とは、
Ｈ２＜Ｌ′２
の関係を有する。すなわち、バンプ２２及び配線パターン３２の電気的に接続された部分は、第２の層１２の内部に位置する。なお、必要であれば、基板３０にハンダボールなどの外部端子を設けてもよい。
【００４７】
変形例として、第１と第２の層１１，１２とのうち、第２の層１２が第１の層１１よりも半導体チップ２０の側に配置され、第１の層１１が第２の層１２よりも基板３０の側に配置されている場合は、バンプ２２の高さＨ１と、第１の層１１の厚みＬ′１とは、
Ｌ′１＞Ｈ１
の関係を有する。この場合、第１の層１１と第２の層１２のうち、第１の層１１が第２の層１２よりも半導体チップ２０の側に、第２の層１２が第１の層１１よりも基板３０の側にきた場合に、バンプ２２が、第２の層１２に入り込んでも、第１の層１１に至りにくくなる。また、配線パターン３２（例えばランド）の厚みＨ２と、第２の層１２の厚みＬ′２とは、
Ｈ２＞Ｌ′２
となっていてもよい。この場合、接着部材１０のうち、第１の層１１が第２の層１２よりも半導体チップ２０の側に、第２の層１２が第１の層１１よりも基板３０の側にきた場合に、配線パターン３２（例えばランド）が、第１の層１１に入り込んで第２の層１２に至りやすくなる。
【００４８】
こうして製造された半導体装置は、上述した半導体チップ２０、基板３０及び接着部材１０を有する。なお、半導体チップ２０にヒートスプレッダを取り付けてもよいし、基板３０にスティフナを取り付けてもよい。本実施の形態に係る半導体装置によれば、接着部材１０は、その全体に対して、４０重量％以上５０重量％以下の割合でシリカフィラー１４が配合されてもよい。この場合、接着部材１０を見かけ上、弾性率が高く、吸水率及び熱膨張係数を低くすることができる。また、第２の層１２にシリカフィラーが配合されていないので、バンプ２２と配線パターン３２とが良好に電気的に接続されている。詳しくは、シリカフィラーが配合されていない第２の層１２の内部で、バンプ２２と配線パターン３２とが電気的に接続されている。すなわち、バンプ２２と配線パターン３２とが直接接続している場合は、バンプ２２と配線パターン３２との接合部が第２の層１２の内部に位置する。また、バンプ２２と配線パターン３２とが導電性のフィラーを介して接続している場合には、少なくともバンプ２２のうち導電性フィラーに接する部分と配線パターン３２のうち該導電性フィラーに接する部分とが第２の層１２の内部に位置する。
したがって、バンプ２２と配線パターン３２との間にシリカフィラーが介在しないまたは介在する量を少なくすることができるので、良好な電気的な接続が得られる。
【００４９】
なお、接着部材１０は、半導体チップ以外の電子素子（能動素子か受動素子かを問わない）を、基板に実装して電子部品を製造するときにも使用することができる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【００５０】
（第２の実施の形態）
図２（Ａ）及び図２（Ｂ）は、本発明の第２の実施の形態に係る接着部材並びに半導体装置及びその製造方法を説明する図である。第１の実施の形態では、第１の層１１（シリカフィラー１４が含まれる層）が１層で構成され、第２の層１２（シリカフィラーが含まれない層）も１層で構成されている。本発明では、第１及び第２の層の少なくとも一方を複数の層で構成してもよい。そこで、第２の実施の形態では、第１の層を少なくとも第１の分割層と第２の分割層とを含む複数の層に分割し、第１の分割層と第２の分割層との間に第２の層が配置された例を説明する。
【００５１】
図２（Ａ）に示すように、接着部材１００の第１の層１１０は、第１の分割層１１１と第２の分割層１１２を含み、両者間に第２の層１２０が配置されている。材料及び成分に関して、第１の層１１０についての説明の内容は、第１の実施の形態で説明した第１の層１１についての説明の内容と同様であり、第２の層１２０についての説明の内容は、第２の層１２の内容と同様であるので、ここでは省略する。なお、第１の分割層と１１１第２の分割層１１２とは、同じバインダを含むものでもよいし、異なるバインダを含むものでもよい。さらに、第１の分割層と１１１第２の分割層１１２とは、一方にのみ導電性のフィラーを含むものであってもよい。
【００５２】
シリカフィラー１４は、第１の層１１０及び第２の層１２０の全体に対して、４０重量％以上５０重量％以下の割合になるように、第１の層１１０に配合されてもよい。この場合、第１の層１１０の厚みＬ１０（第１及び第２の分割層１１１，１１２の厚みＬ１１，Ｌ１２の合計）と、第２の層１２０の厚みＬ２０と、前記第１の層１１０の密度Ｍ１０と、前記第２の層１２０の密度Ｍ２０と、第１の層１１０におけるシリカフィラー１４が占める割合であるＸ重量％とが、
４０（Ｌ１０Ｍ１０＋Ｌ２０Ｍ２０）／Ｌ１０Ｍ１０≦Ｘ≦５０（Ｌ１０Ｍ１０＋Ｌ２０Ｍ２０）／Ｌ１０Ｍ１０
の関係を有する。
【００５３】
なお、図２（Ａ）に示す例では、基板３０側に配置される第２の分割層１１２が、第１の分割層１１１よりも薄くなっている。あるいは、第１の分割層１１１の厚みＬ１１と、第２の分割層１１２の厚みＬ１２とは、同じであってもよい。また、第１及び第２の分割層１１１、１１２のそれぞれにおけるシリカフィラーの占める割合は、同じであってもよいし、前者が後者よりも大きくてもよいし、前者が後者よりも小さくてもよい。
【００５４】
本実施の形態では、第１の実施の形態で説明した半導体チップ２０を使用する。バンプ２２の高さＨ１と、半導体チップ２０側に配置される第１の分割層１１１の厚みＬ１１とは、
Ｌ１１＜Ｈ１
となっていてもよい。この場合、バンプ２２が第１の分割層１１１に入り込んで第２の層１２０に至りやすくなる。また、
Ｈ１＜Ｌ１１＋Ｌ２０
となっていてもよい。こうすることで、バンプ２２が第２の層１２０を超えて、第２の分割層１１２に至らないようにすることができる。
【００５５】
本実施の形態で使用する基板３０に形成される配線パターン１３２の厚みＨ２０は、第１の実施の形態で説明した配線パターン３２の厚みＨ２よりも厚く（高く）なっている。配線パターン１３２（例えばランド）の厚みＨ２０と、第２の分割層１１２の厚みＬ１２とは、
Ｌ１２＜Ｈ２０
となっていてもよい。この場合、配線パターン１３２（例えばランド）が、第２の分割層１１２に入り込んで、第２の層１２０に至りやすくなる。また、
Ｈ２０＜Ｌ１２＋Ｌ２０
となっていてもよい。こうすることで、配線パターン１３２が第２の層１２０を超えて、第１の分割層１１１に至らないようにすることができる。
【００５６】
予め用意された接着部材１００の総厚みＬ１１＋Ｌ１２＋Ｌ２０と、バンプ２２及び配線パターン１３２（例えばランド）の合計高さＨ１＋Ｈ２０とは、
Ｈ１＋Ｈ２０＜Ｌ１１＋Ｌ１２＋Ｌ２０
となっている。こうなっていることで、接着部材１０が半導体チップ２０及び基板３０の両方に密着する。
【００５７】
本実施の形態でも、半導体チップ２０を基板３０にフェースダウン実装する。詳しくは、第１の実施の形態で説明した内容が該当する。そして、図２（Ｂ）に示すように、半導体チップ２０のフェースダウンボンディング構造が得られる。この構造では、バンプ２２の高さＨ１と、配線パターン１３２（具体的にはランド）の厚みＨ２０と、第１及び第２の分割層１１１，１１２の圧縮された厚みＬ′１１，Ｌ′１２と、第２の層１２０の圧縮された厚みＬ′２０とは、
Ｌ′１１＜Ｈ１＜Ｌ′１１＋Ｌ′２０
Ｌ′１２＜Ｈ２０＜Ｌ′１２＋Ｌ′２０
の関係を有する。すなわち、バンプ２２及び配線パターン１３２の電気的に接続された部分は、第２の層１２０の内部に位置する。なお、必要であれば、基板３０にハンダボールなどの外部端子を設けてもよい。
【００５８】
こうして製造された半導体装置は、上述した半導体チップ２０、基板３０及び接着部材１００を有する。接着部材１００は、その全体に対して、４０重量％以上５０重量％以下の割合でシリカフィラー１４が配合されてもよい。この場合、接着部材１００を見かけ上、弾性率が高く、吸水率及び熱膨張係数が低くすることができる。また、第２の層１２０にシリカフィラーが配合されていないので、バンプ２２と配線パターン１３２とが良好に電気的に接続されている。詳しくは、シリカフィラーが配合されていない第２の層１２０の内部で、バンプ２２と配線パターン１３２とが電気的に接続されている。したがって、バンプ２２と配線パターン１３２との間にシリカフィラーが介在しないまたは介在する量を少なくすることができるので、良好な電気的な接続が得られる。
【００５９】
その他の点について、本実施の形態には、第１の実施の形態で説明した内容を適用することができる。また、本実施の形態の変形例として、第２の層を第３の分割層と第４の分割層とを含む複数の層で構成してもよい。その場合、第３の分割層又は第４の分割層のいずれかを、第１の分割層と第２の分割層とのの間に配置してもよい。
【００６０】
図３には、本発明の実施の形態に係る半導体装置を実装した回路基板が示されている。半導体装置１０００は、複数の外部端子１１００を有する。回路基板２０００には例えばガラスエポキシ基板等の有機系基板を用いることができる。回路基板２０００には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置１０００の外部端子１１００とを接合することでそれらの電気的導通を図る。なお、図３に示す半導体装置１０００は、ＣＳＰに分類されるものであるが、それ以外のパッケージ（ＢＧＡ等）が適用されていてもよい。また、半導体装置１０００は、外部端子に関して、ＦＡＮ−ＩＮ型、ＦＡＮ−ＯＵＴ型、ＦＡＮ−ＩＮ／ＯＵＴ型のいずれのタイプであってもよい。また、半導体装置１０００において、半導体チップの実装形態として、ＣＯＦ又はＣＯＧが適用されてもよい。
【００６１】
本発明の実施の形態に係る電子機器として、図４にはノート型パーソナルコンピュータ３０００が示され、図５には携帯電話４０００が示されている。
【００６２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｂ）は、本発明の第１の実施の形態に係る接着部材並びに半導体装置及びその製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｂ）は、本発明の第２の実施の形態に係る接着部材並びに半導体装置及びその製造方法を説明する図である。
【図３】図３は、本発明の実施の形態に係る回路基板を示す図である。
【図４】図４は、本発明の実施の形態に係る電子機器を示す図である。
【図５】図５は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 接着部材
１１ 第１の層
１２ 第２の層
１４ シリカフィラー
２０ 半導体チップ
２２ バンプ
３０ 基板
３２ 配線パターン
１００ 接着部材
１１０ 第１の層
１１１ 第１の分割層
１１２ 第２の分割層
１２０ 第２の層
１３２ 配線パターン
Claims (20)
- バンプを有する半導体チップと、
前記半導体チップと対向し、前記バンプと電気的に接続する配線パターンが形成された基板と、
絶縁性のフィラーと第１のバインダを含む第１の層と、前記絶縁性のフィラーを含まず、第２のバインダを含む第２の層とを含む接着部材と、
を有し、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも前記半導体チップの熱膨張係数に近く、
前記接着部材は、前記半導体チップと前記基板との間に配置され、
前記バンプ及び前記配線パターンが電気的に接続する部分は、前記接着部材の前記第２の層の内部に位置してなる半導体装置。 - 請求項１記載の半導体装置において、
前記接着部材の前記第１及び第２の層の少なくとも一方は、複数の層で構成されてなる半導体装置。 - 請求項２記載の半導体装置において、
前記接着部材の前記第１の層は、第１の分割層と第２の分割層とを含み、
前記第２の層は、前記第１の分割層と前記第２の分割層との間に配置されてなる半導体装置。 - バンプを有する半導体チップと、
前記半導体チップと対向し、前記バンプと電気的に接続する配線パターンが形成された基板と、
絶縁性のフィラーと第１のバインダを含む第１の層と、前記絶縁性のフィラーを含まず、第２のバインダを含む第２の層とを有する接着部材であって、
前記絶縁性のフィラーを前記接着部材の全体に対して、４０重量％以上５０重量％以下の割合で含む接着部材と、
を有し、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも前記半導体チップの熱膨張係数に近く、
前記接着部材は、前記半導体チップと前記基板との間に配置されてなる半導体装置。 - 請求項４記載の半導体装置において、
前記バンプ及び前記配線パターンが電気的に接続する部分は、前記接着部材の前記第２の層の内部に位置する半導体装置。 - 請求項１から請求項５のいずれかに記載の半導体装置において、
前記接着部材は、導電性のフィラーを含む半導体装置。 - 請求項１から請求項６のいずれかに記載の半導体装置において、
前記第１の層は、第１のバインダを含み、
前記第２の層は、第２のバインダを含み、
前記第１のバインダの溶融粘度は、前記第２のバインダの溶融粘度よりも低い半導体装置。 - 請求項１から請求項７のいずれかに記載の半導体装置が実装されてなる回路基板。
- 請求項１から請求項７のいずれかに記載の半導体装置を有する電子機器。
- 絶縁性のフィラーと第１のバインダを含む第１の層と、前記絶縁性のフィラーを含まず、第２のバインダを含む第２の層と、を有する接着部材であって、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも半導体チップの熱膨張係数に近く、
前記絶縁性のフィラーは、前記接着部材の全体に対して、４０重量％以上５０重量％以下の割合で含まれてなる接着部材。 - 請求項１０記載の接着部材において、
前記第１の層の厚みＬ1と、前記第２の層の厚みＬ2と、前記第１の層の密度Ｍ1と、前記第２の層の密度Ｍ2と、前記第１の層における前記絶縁性のフィラーが占める割合であるＸ重量％とが、
４０（Ｌ1Ｍ1＋Ｌ2Ｍ2）／Ｌ1Ｍ1≦Ｘ≦５０（Ｌ1Ｍ1＋Ｌ2Ｍ2）／Ｌ1Ｍ1 の関係を有する接着部材。 - 請求項１０又は請求項１１記載の接着部材において、
前記第１及び第２の層の少なくとも一方は、複数の層で構成されてなる接着部材。 - 請求項１２記載の接着部材において、
前記第１の層は、第１の分割層と第２の分割層とを含み、
前記第２の層は、前記第１の分割層と前記第２の分割層との間に配置されてなる接着部材。 - 請求項１０から請求項１３のいずれかに記載の接着部材において、
さらに、導電性のフィラーを含む接着部材。 - 半導体チップを、接着部材を使用して、基板にフェースダウン実装し、前記半導体チップに設けられたバンプと前記基板に形成された配線パターンとを電気的に接続することを含み、
前記接着部材は、絶縁性のフィラーと第１のバインダが含まれた第１の層と、前記絶縁性のフィラーが含まれず、第２のバインダが含まれる第２の層とを含み、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも前記半導体チップの熱膨張係数に近く、
前記絶縁性のフィラーは、前記接着部材の全体に対して、４０重量％以上５０重量％以下の割合で含まれる半導体装置の製造方法。 - 請求項１５記載の半導体装置の製造方法において、
前記バンプと前記配線パターンとを、前記接着部材の前記第２の層の内部で電気的に接続させる半導体装置の製造方法。 - 半導体チップを、接着部材を使用して、基板にフェースダウン実装し、前記半導体チップに設けられたバンプと、前記基板に形成された配線パターンと、を電気的に接続することを含み、
前記接着部材は、絶縁性のフィラーと第１のバインダが含まれた第１の層と、前記絶縁性のフィラーが含まれず、第２のバインダが含まれる第２の層とを有し、
前記第１のバインダの熱膨張係数は、前記第２のバインダの熱膨張係数よりも前記半導体チップの熱膨張係数に近く、
前記バンプと前記配線パターンとを、前記接着部材の前記第２の層の内部で電気的に接続させる半導体装置の製造方法。 - 請求項１７記載の半導体装置の製造方法において、
前記接着部材の前記第１及び第２の層の少なくとも一方を、複数の層で形成する半導体装置の製造方法。 - 請求項１８記載の半導体装置の製造方法において、
前記接着部材の前記第１の層は、第１の分割層と第２の分割層とを含む複数の層であり、
前記接着部材の前記第２の層は、前記第１の分割層と前記第２の分割層との間に配置されてなる半導体装置の製造方法。 - 請求項１５から請求項１９のいずれかに記載の半導体装置の製造方法において、
前記接着部材は、導電性のフィラーを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349142A JP3552701B2 (ja) | 2001-11-14 | 2001-11-14 | 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349142A JP3552701B2 (ja) | 2001-11-14 | 2001-11-14 | 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152022A JP2003152022A (ja) | 2003-05-23 |
| JP3552701B2 true JP3552701B2 (ja) | 2004-08-11 |
Family
ID=19161855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001349142A Expired - Fee Related JP3552701B2 (ja) | 2001-11-14 | 2001-11-14 | 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3552701B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070075436A1 (en) * | 2003-10-06 | 2007-04-05 | Nec Corporation | Electronic device and manufacturing method of the same |
| JP2006045388A (ja) * | 2004-08-05 | 2006-02-16 | Kaneka Corp | 絶縁性接着シートおよびその利用 |
| JP4046120B2 (ja) | 2005-01-27 | 2008-02-13 | 三菱電機株式会社 | 絶縁シートの製造方法およびパワーモジュールの製造方法 |
| JP4863861B2 (ja) * | 2006-12-19 | 2012-01-25 | 富士通株式会社 | 半導体装置 |
| JP2008219039A (ja) * | 2008-04-21 | 2008-09-18 | Nec Electronics Corp | 半導体パッケージ及び製造方法 |
| JP6019550B2 (ja) * | 2011-08-09 | 2016-11-02 | 富士通株式会社 | 電子装置の製造方法 |
| JP2013122957A (ja) * | 2011-12-09 | 2013-06-20 | Dexerials Corp | 接続方法、接続構造体、絶縁性接着部材、及び、接着部材付電子部品及びその製造方法 |
-
2001
- 2001-11-14 JP JP2001349142A patent/JP3552701B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003152022A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100290993B1 (ko) | 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 | |
| TWI431746B (zh) | 半導體元件 | |
| JP3329276B2 (ja) | 導電性接着剤による相互接続構造物 | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3454509B2 (ja) | 導電性材料の使用方法 | |
| KR100386758B1 (ko) | 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치 | |
| US6722028B2 (en) | Method of making electronic device | |
| JP4135565B2 (ja) | 電子回路装置およびその製造方法 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| US6815830B2 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JP2001015551A (ja) | 半導体装置およびその製造方法 | |
| JP3492025B2 (ja) | 回路基板構造 | |
| JP3436170B2 (ja) | 異方性導電フィルム、これを用いた半導体装置及びその製造方法 | |
| US7344916B2 (en) | Package for a semiconductor device | |
| JP3552701B2 (ja) | 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000243864A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4029255B2 (ja) | 接着部材 | |
| JP3741553B2 (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
| JP2001307555A (ja) | 異方性導電フィルム及びこれを用いた実装方法ならびに配線用の基板 | |
| JP2008244191A (ja) | 部品内蔵基板の製造方法 | |
| JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
| JP2001127194A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2001068604A (ja) | 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |