JP3549493B2

JP3549493B2 - Signal transmission circuit

Info

Publication number: JP3549493B2
Application number: JP2001131546A
Authority: JP
Inventors: 義人伊達; 智也石川
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-04-27
Filing date: 2001-04-27
Publication date: 2004-08-04
Anticipated expiration: 2021-04-27
Also published as: JP2002330063A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の回路同士の間における信号を送受信するための信号伝送回路に係り、特に、信号伝送回路における電磁波の不要輻射の低減対策に関する。
【０００２】
【従来の技術】
従来より、複数の回路同士の間で、データの入出力を行なう場合、送信側回路の出力部と受信側回路の入力部とにそれぞれインバータ回路を配置して、送信側回路の電源電圧と接地電圧との電位差に応じた論理振幅を有するデジタル信号を受信側回路から送信側回路に送り、受信側回路において電源電圧と接地電圧との電位差に応じた論理振幅を持ったデジタル信号を生成して、これを内部回路に取り込むという構造が一般的に採用されている。つまり、一般的な従来の信号伝送回路は、出力用インバータと、伝送路と、受信用インバータによって構成されている。
【０００３】
図１２は、従来の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。ここに示す信号伝送回路は、ＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動するドライバ制御回路（制御用ＬＳＩ）とに内蔵され、デジタルのカラー画像信号のデータ転送を行うものである。
【０００４】
同図に示すように、従来の液晶パネル制御システムは、制御用ＬＳＩ１１０１と、液晶ドライバ１１０２と、制御用ＬＳＩ１１０１と液晶ドライバ１１０２との間にデータの伝送を行なうためのデータ伝送路１１０３とを備えている。なお、この液晶ドライバ１１０２は、集積回路化される場合、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個が並設されるが、図１２には、説明を簡単にするために、液晶ドライバ１１０２が１つだけ配置されているように描かれている。
【０００５】
制御用ＬＳＩ１１０１には、制御用信号を生成するための内部回路１１０７と、内部回路で生成された制御用信号であるデータ信号（デジタル信号）Ｖｉｎを出力するためのデータ出力部１１２０とが設けられている。データ出力部１１２０は、電源電圧Ｖｄｄ１を供給する電源電圧供給部と接地電圧Ｖｓｓを供給する接地との間に、ｐチャネル型トランジスタ１１０５とｎチャネル型トランジスタ１１０６とを直列に配置してなるインバータ回路によって構成されている。
【０００６】
液晶ドライバ１１０２には、液晶素子を制御するための信号を生成する内部回路１１１０と、制御用ＬＳＩ１１０１のデータ出力部１１２０から転送されるデータ信号Ｖｉｎを受けて、内部回路１１１０を制御するための信号を生成するデータ入力部１１３０とが設けられている。データ入力部１１３０は、電源電圧Ｖｄｄ２を供給する電源電圧供給部と接地電圧Ｖｓｓを供給する接地との間に、ｐチャネル型トランジスタ１１０８とｎチャネル型トランジスタ１１０９とを直列に配置してなるインバータ回路によって構成されている。
【０００７】
ここで、図１２に示すように、データ伝送路１１０３には、伝送路を構成する配線の浮遊容量で圧配線容量ＣＬが存在している。つまり、ｐチャネル型トランジスタ１１０５は、データ伝送路の配線容量ＣＬに電荷を充電し、データ伝送路１１０３の電位を上昇させるものであり、ｎチャネル型トランジスタ１１０６は、データ伝送路１１０３の配線容量ＣＬの電荷をグランド側に放電し、データ伝送路１１０３の電位を降下させるものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の信号伝送回路において、データ伝送路１１０３において大きな電磁波の不要輻射が発生し、周辺機器に悪影響を及ぼすという不具合があった。
【０００９】
図１３（ａ）〜（ｃ）は、それぞれ順に、従来の信号伝送回路のデータ伝送路１１０３におけるデータ信号Ｖｉｎの時間変化，データ出力部１１２０に流れる貫通電流Ｉｓの時間変化，及びデータ伝送路１１０３に流れる配線容量への漏れ電流Ｉｏの時間変化を示す図である。
【００１０】
図１２（ａ）に示すように、制御用ＬＳＩ１１０１において、内部回路１１０７からの信号に応じて、データ出力部１１０１からハイレベルのデータ信号が出力されると（タイミングｔ１００）、データ伝送路１１０３に流れるデータ信号Ｖｉｎの電位が電源電圧Ｖｄｄ１まで上昇する（タイミングｔ１０１）。
【００１１】
このとき、図１２（ｂ）に示すように、データ信号Ｖｉｎの上昇の際、データ出力部１１２０のｐチャネル型トランジスタ１１０５とｎチャネル型トランジスタ１１０６との間に貫通電流Ｉｓが流れる。貫通電流Ｉｓは、液晶ドライバ１１０２のデータ入力部１１３０を構成するｐチャネル型トランジスタ１１０８とｎチャネル型１１０９との間にも流れる。
【００１２】
また、データ伝送路１１０３におけるデータ信号Ｖｉｎの電圧が下降するとき（タイミングｔ１０２）も、同様に、データ出力部１１２０及びデータ入力部１１３０に貫通電流Ｉｓが流れる。
【００１３】
また、図１２（ｃ）に示すように、データ伝送路１１０３の配線容量ＣＬには電位変動に応じた漏れ電流Ｉｏが流れる。
【００１４】
上述の動作を行うことで、制御用ＬＳＩ１１０１の内部回路１１０７から出力されるデータは、電圧値がハイレベルとローレベルとのいずれかであるデータ信号Ｖｉｎとして、データ出力部１１２０からデータ入力部１１３０に伝送されることになる。
【００１５】
液晶パネル制御システムの場合、制御用ＬＳＩと多数の液晶ドライバ用ＬＳＩとが数１０ｃｍの長さの配線によって接続されるため、データ出力部は比較的大きなバス容量を駆動するための駆動用トランジスタによって構成されている。
【００１６】
ところが、上述のように、データ伝送路１１０３上の電圧の遷移幅が大きければ大きいほどデータ伝送路から充放電される電荷量が増大し、液晶素子を動作させる速度向上のためにデータ伝送路１１０３上のデータ信号Ｖｉｎの変化速度が上昇するにつれて、電流値の変動量も大きくなる。この電流値の変動量に応じてデータ伝送路１１０３には大きな電磁波が発生することになり、その結果、大きな電磁波の不要輻射が発生するのである。
【００１７】
本発明の目的は、データ伝送路における電流値の変化を抑制する手段を講ずることにより、データ伝送路における電磁波の不要輻射の小さい信号伝達回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の信号伝送回路は、１個の送信側回路と１個または複数の受信側回路とを、１信号当り１本の伝送線による伝送路により接続する信号伝送回路であって、上記送信側回路における上記伝送路と電圧供給部との間に介設され、送信側の内部回路からのデジタル信号に応じて動作する出力用トランジスタを有するデータ出力部と、上記受信側回路における上記受信側回路の内部回路と上記伝送路との間に介設されたデータ入力部と、上記受信側回路の内部回路につながり、上記受信側回路の内部回路にデジタル信号を出力するための出力ノードとを備え、上記データ入力部は、上記伝送路に接続される定電流源と、上記電流源及び伝送路に接続され、上記伝送路における電圧がほぼ一定の範囲内に収まるように上記伝送路への電流を制御する振幅制御手段と、上記振幅制御手段を介して上記伝送路に接続される第１トランジスタと、上記出力ノードに接続される第２トランジスタとを含むカレントミラーと、上記出力ノードを介して上記カレントミラーの第２トランジスタ及び内部回路に接続され、第２トランジスタの電流出力を電圧に変換するための負荷とを有している。
【００１９】
これにより、送信側回路において出力用トランジスタに負荷素子が接続されるのではなく、出力用トランジスタがオープンの状態になっている。そして、データ伝送路における電圧がほぼ一定範囲内に収まるように、データ伝送路の電流を変動させることにより、データ入力部に電流の変動信号としてデータを伝送することができる。つまり、従来例のごとく伝送路の電圧を電源電圧と接地電圧との間で変化させる必要がないため、伝送路における電流変動量が少なくなる。よって、伝送路における不要電磁波の輻射を低減することができる。
【００２０】
上記振幅制御手段は、ゲートにバイアス電圧を受けるＭＩＳトランジスタによって構成されていることにより、簡素な構成で伝送路における電圧振幅の制御を行なうことができる。
【００２１】
上記定電流源は、ゲートに一定のバイアス電圧を受けるＭＩＳトランジスタによって構成することができる。
【００２２】
上記負荷は定電流源であり、上記カレントミラーの第１トランジスタとカレントミラーを構成する第３トランジスタと、上記カレントミラーの第１，第２トランジスタとは逆導電型の２つのトランジスタを含み、上記内部回路に接続されて、上記第３トランジスタの電流出力をミラーするための相補用カレントミラーと、上記相補用カレントミラーの出力に接続される電流源とさらに備えていることにより、相補関係のプッシュプル電流を生成することができ、内部回路に対する波形の整形が可能となる。
【００２３】
上記送信側回路には、上記データ出力部が複数個配置されており、上記送信側回路は、複数個配置されており、上記複数のデータ出力部と、上記複数の受信側回路の各データ入力部との接続状態を導通・非道通に切り替える切り替え手段をさらに備えていることにより、高速動作を行う場合は、データ出力部の個数を増やし、低消費電力化が必要な場合は、接続するデータ入力部の個数を削減するなどのデータ転送条件を選択することができる。
【００２４】
上記受信側回路の振幅制御手段に流れる電流を停止させるように制御する電流制御手段をさらに備えていることにより、データ転送が不要なデータ入力部の消費電力を低減することができる。
【００２５】
上記送信側回路は、液晶パネルの液晶ドライバ制御回路であり、上記受信側回路は、液晶パネルの液晶ドライバである場合に、特に伝送線が長く電磁波の不要輻射の発生しやすい液晶パネルの制御システムにおいて、著効を発揮することができる。
【００２６】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。ここに示す信号伝送回路は、ＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動する液晶ドライバ制御回路（制御用ＬＳＩ）とに内蔵され、デジタルのカラー画像信号のデータ転送を行うものである。つまり、送信側回路が液晶ドライバ制御回路で、受信側回路が液晶ドライバである。
【００２７】
同図に示すように、本実施形態の液晶パネル制御システムは、例えば制御用ＬＳＩに内蔵されるデータ出力部１０１と、液晶ドライバ１０２と、データ出力部１０１と液晶ドライバ１０２との間にデータの伝送を行なうためのデータ伝送路１０３とを備えている。この液晶ドライバ１０２は、集積回路化される場合、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個が並設される。本実施形態においては、データ出力部１０１に対して１つの液晶ドライバ１０２が接続されている場合を例に採っている。
【００２８】
データ出力部１０１には、制御用信号を生成するための制御回路１０６と、制御回路１０６で生成された制御用信号であるデータ信号（デジタル信号）Ｖｉｎを出力するための出力用トランジスタ１０５とが設けられている。つまり、本実施形態においては、出力用トランジスタ１０５のドレインには負荷素子が接続されておらず、オープンドレイン型のｎチャネル型トランジスタによって構成されている。また、制御回路１０６は、オープンドレイン型トランジスタからなる出力用トランジスタ１０５のゲート電圧を制御して、出力用トランジスタ１０５のソース・ドレイン間電流を制御するための出力制御部として機能する。
【００２９】
液晶ドライバ１０２には、液晶素子を制御するための信号を生成する内部回路１１４と、データ出力部１０１の出力用トランジスタ１０５から転送されるデータ信号Ｖｉｎを受けて、内部回路１１４を制御するためのデータ信号を生成するデータ入力部１３０とが設けられている。データ入力部１３０は、一端子がデータ伝送路１０３に接続され、他の端子が接地された定電流源１０７と、データ伝送路１０３と定電流源１０７とにつながるノードＮ１の電位変動を抑制するようにノードＮ１の電流量を制御する振幅制御部１０９と、ノードＮ１の電流量を制御するためのカレントミラー回路１４０と、カレントミラー１４０から流出される電流の負荷１１２とが配置されている。カレントミラー１４０は、振幅制御部１０９に接続されるソース側トランジスタ１１０と、負荷１１３に接続される負荷側トランジスタ１１１とを有しており、各トランジスタ１１０，１１１同士のゲートを接続するノードＮ３は、ソース側トランジスタ１１０と振幅制御部１０９とを接続するノードともなっている。
【００３０】
ここで、負荷１１２は、カレントミラー１４０の負荷側トランジスタ１１１から流出される電流の負荷であり、電流変動を電位変動に変換するものである。そして、ノードＮ２は、内部回路１１４に供給される電圧信号であるデータ信号が生成される部位である。また、定電流源１０７は、例えばゲートに一定のバイアス電圧が印加されたｎチャネル型トランジスタ又はｐチャネル型トランジスタ（ＭＩＳＦＥＴ）などによって構成することができる。
【００３１】
次に、本実施形態における信号伝送回路の動作を説明する。
【００３２】
図２（ａ）〜（ｄ）は、それぞれ順に、データ伝送路１０３の電圧ＶｉｎとノードＮ３の電圧Ｖ１との動作点を説明するための電圧−電流特性図，データ伝送路１０３の電圧Ｖｉｎのタイミングチャート図，出力用トランジスタ１０５の貫通電流Ｉｓのタイミングチャート図，及び電流源１０７に流れる電流Ｉｏのタイミングチャート図である。
【００３３】
まず、図２（ａ）に示す電圧−電流特性図を参照しながら、カレントミラー１４０，電流源１０９，及び負荷１１２による動作点の変動制御について説明する。データ出力部１０１内のオープンドレイン型トランジスタである出力用トランジスタ１０５がオフのとき、データ伝送路１０３には電流が流れないため、ノードＮ１における電流値は定電流源１０７による電流Ｉｂのみである。この場合、データ入力部１３０の振幅制御部１０９につながるノードＮ３の電圧は、定電流源１０７の電流値Ｉｂと、カレントミラー１４０のソース側トランジスタ１１０の動作電流特性で決定され、図２（ａ）の点Ａの電位である。
【００３４】
次に、データ出力部１０１内の出力用トランジスタ１０５がオンすると、データ伝送路１０３には、出力用トランジスタ１０５の特性によって決まる電流値Ｉｓがデータ入力部１３０から流れる。このため、データ入力部１３０のカレントミラー１４０のソース側トランジスタ１１０には、定電流源１０７による電流Ｉｂと出力用トランジスタ１０５への電流１Ｓとを加算した電流（Ｉｂ＋Ｉｓ）が流れる。一方、振幅制御部１０９により、データ伝送部１０３の電圧Ｖｉｎが低下しないように、振幅制御部１０９の電気抵抗を低下させて振幅制御部１０９を流れる電流値を上昇させ、データ伝送路１０３の電圧Ｖｉｎを一定に維持する制御が行なわれる。この時、図２（ａ）に示すように、吐き出し電流値がＩｓだけ増大するため動作点が点Ｂに移動し、ノードＮ３の電位Ｖ１は、点Ｂにおける電位になる。
【００３５】
また、カレントミラー１４０中のソース側トランジスタ１１０を流れる電流もＩｓだけ増大する。そして、カレントミラー１４０中の負荷側トランジスタ１１１はソース側トランジスタ１１０と同じ電圧値をゲートに受けることから、ソース側トランジスタ１１０と同様に、負荷側トランジスタ１１１を流れる電流も増大する。この増大した電流により、負荷１１２の負荷値によって決まる出力電圧がノードＮ２に発生する。そして、この出力電圧が電圧変動値として内部回路１１４に転送される。
【００３６】
上述の制御が行なわれることにより、図２（ｂ）に示すように、データ伝送路１０３の電圧Ｖｉｎは出力用トランジスタのオン・オフにかかわらず一定値を維持する。また、図２（ｃ）に示すように、出力用トランジスタ１０５がオン・オフするときに（タイミングｔ０，ｔ２）、データ伝送路１０３を経て出力用トランジスタ１０５に流れる電流ｌｓの値は変動するが、図２（ｄ）に示すように、定電流源１０７を流れる電流Ｉｂの値は一定である。
【００３７】
その結果、信号伝送回路における電磁波の不要輻射の発生原因となる電流値の変動は、オープンドレイン型トランジスタからなる出力用トランジスタ１０５のオン電流値（図２（ｃ）参照）で決まる。ところが、データ入力部１３０の電流−電圧変換利得が高ければ、オープンドレイン型トランジスタである出力用トランジスタ１０５を流れる電流を低減することができるので、電磁波の不要輻射の少ない信号伝送回路が実現できる。
【００３８】
次に、本実施形態における振幅制御部１０９の具体的な構成についての具体例について説明する。
【００３９】
−第１の具体例−
図３は、第１の実施形態における第１の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本具体例においては、図１に示す構成における振幅制御部１０９が、参照電圧Ｖｒｅｆを受けるｎチャネル型トランジスタ１０９Ａにより構成されている。この参照電圧Ｖｒｅｆは、ｎチャネル型トランジスタのゲートに一定電圧をバイアスするためのものである。図３に示す他の要素は、図１に示す構成と同じであり、図１と同じ符号を付して説明を省略する。
【００４０】
本具体例においては、オープンドレイン型トランジスタからなる出力用トランジスタ１０５がオフのとき、上述のように、出力用トランジスタ１０５には電流が流れない。そして、データ入力部１３０のノードＮ１には、定電流源１０７で決まるバイアス電流が流れている。次に、出力用トランジスタ１０５がオンすると、データ伝送路１０３およびデータ入力部１３０からデータ出力部１０１の出力用トランジスタ１０５に向かって電荷が移動する。この時、データ伝送路１０３の電圧Ｖｉｎはいったん電圧降下を起こす。しかし、ゲートに一定の参照電圧Ｖｒｅｆを受けているｎチャネル型トランジスタ１０９Ａ（振幅制御用トランジスタ）において、データ伝送路１０３につながるノードＮ１の電圧降下に応じてゲート−ソース間電位差Ｖｇｓが上昇するため、ｎチャネル型トランジスタ１０９Ａのドレイン電流量が増大する。その結果、データ伝送路１０３の電圧Ｖｉｎの降下が抑制されるので、電圧Ｖｉｎの変化は一定の微細な振幅以下に維持され、電圧Ｖｉｎが安定化する。
【００４１】
本具体例においては、図３に示すように、極めて簡素な回路構成で電圧Ｖｉｎの安定化が実現できるため、液晶ドライバのように、集積面積が小さく、データ信号線数が比較的多いＬＳＩなどを用いたシステムにおいて、不要輻射の少ないデータ信号伝送回路を実現することができる。
【００４２】
−第２の具体例−
図４は、第１の実施形態における第２の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本具体例においては、図１に示す構成における振幅制御部１０９が、ゲートにノードＮ３の電圧Ｖ１を受けるｎチャネル型トランジスタ１０９Ｂにより構成されている。つまり、ｎチャネル型トランジスタ１０９Ｂはダイオード接続され、抵抗値が可変な抵抗体として機能する。図４に示す他の要素は、図１に示す構成と同じであり、図１と同じ符号を付して説明を省略する。
【００４３】
本具体例においても、オープンドレイン型トランジスタからなる出力用トランジスタ１０５がオフのとき、上述のように、出力用トランジスタ１０５には電流が流れない。そして、データ入力部１３０のノードＮ１には、定電流源１０７で決まるバイアス電流が流れている。次に、出力用トランジスタ１０５がオンになると、データ伝送路１０３の電圧Ｖｉｎはいったん低下する。しかし、ダイオード接続されたｎチャネル型トランジスタ１０９Ｂ（振幅制御用トランジスタ）において、データ伝送路１０３につながるノードＮ１の電圧降下に応じてゲート−ソース間電位差Ｖｇｓつまり順方向電圧が上昇するため、ｎチャネル型トランジスタ１０９Ｂのドレイン電流量が増大する。その結果、データ伝送路１０３の電圧Ｖｉｎの降下が抑制されるので、電圧Ｖｉｎの変化は一定の微細な振幅以下に維持され、電圧Ｖｉｎが安定化する。
【００４４】
すなわち、本具体例においては、参照電圧を必要とせずに振幅抑制ができる極めて簡易なデータ信号伝送回路を実現することができる。
【００４５】
−第３の具体例−
図５は、第１の実施形態における第３の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本具体例においては、図１に示す構成における振幅制御部１０９が、カレントミラー１４０の負荷トランジスタ１１１と電圧生成用負荷１１２とに共通に接続されるノードＮ２の電圧をゲートに受けるｎチャネル型トランジスタ１０９Ｃにより構成されている。図５に示す他の要素は、図１に示す構成と同じであり、図１と同じ符号を付して説明を省略する。
【００４６】
本具体例においても、オープンドレイン型トランジスタからなる出力用トランジスタ１０５がオフのとき、上述のように、出力用トランジスタ１０５には電流が流れない。そして、データ入力部１３０のノードＮ１には、定電流源１０７で決まるバイアス電流が流れている。次に、出力用トランジスタ１０５がオンになると、データ伝送路１０３の電圧Ｖｉｎはいったん低下する。しかし、カレントミラー１４０中で電流増幅されたトランジスタ１１１と負荷１１２とによって生成される電圧（ノードＮ２の電圧）をゲートに受けるｎチャネル型トランジスタ１０９Ｃ（振幅制御用トランジスタ）において、データ伝送路１０３につながるノードＮ１の電圧降下に応じてゲート−ソース間電位差Ｖｇｓが上昇するため、ｎチャネル型トランジスタ１０９Ｃのドレイン電流量が増加する。その結果、データ伝送路１０３の電圧Ｖｉｎの降下が抑制されるので、電圧Ｖｉｎの変化は一定の微細な振幅以下に維持され、電圧Ｖｉｎが安定化する。
【００４７】
すなわち、本具体例においては、振幅制御用トランジスタであるｎチャネル型トランジスタ１０９Ｃの動作範囲がカレントミラーを介して電流増幅されたノードＮ２の電位によって制御できるため、設計値の自由度が広くなり、動作範囲の調整範囲が容易となる。
【００４８】
（第２の実施形態）
図６は、第２の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。ここに示す信号伝送回路は、ＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動するドライバ制御回路（制御用ＬＳＩ）とに内蔵され、デジタルのカラー画像信号のデータ転送を行うものである。この液晶ドライバ１０２は、集積回路化される場合、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個が並設される。本実施形態においては、データ出力部１０１に対して１つの液晶ドライバ１０２が接続されている場合を例に採っている。
【００４９】
本実施形態においては、後述するように、データ入力部１３０に、２つのｐチャネル型トランジスタによって構成されるカレントミラー１４０に加えて、２つのｎチャネル型トランジスタによって構成される相補用カレントミラー１４１が設けられている。図６に示す要素のうち，図２に示す要素と同じ符号が付された要素は図２における要素と同じ機能を有しており、それらについては説明を省略する。ただし、第１の実施形態の第２，第３の具体例の液晶ドライバ、あるいはその他の振幅制御手段を備えた液晶ドライバに相補用カレントミラー１４１を付加してもよい。
【００５０】
同図に示すように、本実施形態においては、データ入力部１３０における負荷１１２が、カレントミラー１４０の負荷側トランジスタ１１１のドレインに接続される定電流源１１２Ａによって構成されている。また、ゲートがカレントミラー１４０のノードＮ３に接続され、負荷側トランジスタ１１１との間でカレントミラーを構成するｐチャネルトランジスタ１５２と、ｐチャネル型トランジスタ１５２のドレインに接続される相補用カレントミラー１４１とが設けられている。相補用カレントミラー１４１のソース側トランジスタ１５１のドレインはｐチャネル型トランジスタ１５２のドレインに接続され、ソースは接地に接続されている。また、相補用カレントミラー１４１の出力側トランジスタ１５０のドレインは定電流源１５７を介して電源電圧Ｖｄｄ２を受け、ソースは接地に接続されている。定電流源１１２Ａ及び定電流源１５７は、例えば一定バイアス電圧をゲートに受けるｎチャネル型又はｐチャネル型ＭＩＳトランジスタによって構成することができる。
【００５１】
本実施形態において、データ出力部１０１の出力用トランジスタ１０５，定電流源１０７，振幅調整用のｎチャネル型トランジスタ１９９Ａ及びカレントミラー１４０にける基本的な動作は、第１の実施形態の第２の具体例と同じであるが、本実施形態においては、以下の作用が付加される。
【００５２】
本実施形態においては、カレントミラー１４０の負荷側１１１のドレインには定電流源１１２Ａが接続されており、データ出力部１０１のオープンドレイン型トランジスタからなる出力用トランジスタ１０５がオンすると、カレントミラー１４０の各トランジスタ１１０，１１１のドレイン電流が増大する。そのとき、各トランジスタ１１０，１１１のドレイン電流が定電流源１１２Ａの電流値を超えると、ノードＮ２から内部回路１１４には、当該ドレイン電流のうち定電流源１１２Ａの電流値を超える分が出力される。
【００５３】
一方、ｐチャネル型トランジスタ１５２のゲート−ソース間電圧Ｖｇｓは、カレントミラー１４０の各トランジスタ１１０，１１１のゲート−ソース間電圧Ｖｇｓと同じである、したがって、ｐチャネル型トランジスタ１５２が各トランジスタ１１０，１１１と同じトランジスタサイズを有していれば、ｐチャネル型トランジスタ１５２には各トランジスタ１１０，１１１と同じドレイン電流が流れる。つまり、相補用カレントミラー１４１のソース側トランジスタ１５１（ｎチャネル型トランジスタ）にも、カレントミラー１４０の負荷側トランジスタ１１１と同じドレイン電流が流れるので、出力用トランジスタ１０５がオンして負荷側トランジスタ１１１のドレイン電流が増大すると、相補用カレントミラー１４１のソース側トランジスタ１５１のドレイン電流も増大することになる。
【００５４】
また、相補用カレントミラー１４１の負荷側トランジスタ１５０には定電流源１５７が接続されているので、負荷側トランジスタ１５０のドレイン電流のうち定電流源１５７の電流値を超える分に等しい電流が、引き込み電流／Ｉｏとして内部回路１１４から流入される。例えば、ｐチャネル型トランジスタの能力の変動量が小さくても、ｎチャネル型トランジスタの能力変動による内部回路１１４からの引き込み電流が利用できるので、ｐチャネル型トランジスタとｎチャネル型トランジスタとの特性のばらつきが補償される。
【００５５】
このように、本実施形態においては、データ入力部１３０と内部回路１１４との間で相補型の電流入出力回路が構成されるので、ｐチャネル型トランジスタとｎチャネル型トランジスタとの動作電流特性を任意に設定することができ、平衡のとれた内部回路１１４へのインターフェースを構築することができる。言い換えると、相補関係のプッシュプル電流を生成することができ、内部回路１１４に対する波形の整形が可能となる。この回路構成は、特に信号のデューティ比を均等にするための補償用回路として用いることができる。
【００５６】
（第３の実施形態）
図７は、本発明の第３の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。ここに示す信号伝送回路は、ＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動するドライバ制御回路（制御用ＬＳＩ）とに内蔵され、デジタルのカラー画像信号のデータ転送を行うものである。図７に示す要素のうち，図１に示す要素と同じ符号が付された要素は図１における要素と同じ機能を有しており、それらについては説明を省略する。
【００５７】
同図に示すように、本実施形態の液晶パネル制御システムは、データ出力部１０１と、Ｎ個の液晶ドライバ１０２と、データ出力部１０１と液晶ドライバ１０２との間にデータの伝送を行なうためのデータ伝送路１０３とを備えている。一般に、液晶ドライバが集積回路化される場合には、このように、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個の液晶ドライバが並設される。
【００５８】
各液晶ドライバ１０２は、第１の実施形態における液晶ドライバ１０２（図１参照）と同じ基本構成を有しており、その具体的な構造としては、図３〜図５に示す構造がある。また、図６に示す相補型カレントミラーを備えたものであってもよい。
【００５９】
本実施形態においては、図１に示すデータ伝送路１０３の配線容量ＣＬが、各液晶ドライバ１０２ごとに異なっている。したがって、図２に示す動作点も変動するが、この動作点を各液晶ドライバ１０２のデータ入力部１３０によって制御することになる。したがって、本実施形態によれば、１つのデータ出力部１０１から複数の液晶ドライバ１０２に同一データを伝送することができる。
【００６０】
ただし、図７に示す工程では、液晶ドライバ１０２の数が増えると、動作点の変動を十分制御しきれなくなることもある。そこで、以下の変形例においては、液晶ドライバの数の増大に対応するための構成について説明する。
【００６１】
−第１の変形例−
図８は、第３の実施形態における第１の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本変形例においては、Ｎ個の液晶ドライバ１０２が配置されているのに対応して、制御用ＬＳＩ１６０内にＭ個（Ｍ＜Ｎ）のデータ出力部１０１が設けられている。データ出力部１０１は、出力用トランジスタ１０５と制御回路１０５とによって構成されている。また、制御用ＬＳＩ１６０内には、データ出力部１０１のうち動作させるものの数を選択するための駆動数選択手段１６１が設けられている。
【００６２】
本変形例では、例えば１００個の液晶ドライバ１０２がある場合には、駆動数選択手段１６１によって、１０個のデータ出力部１０１を動作させるように決定される。図７に示す構成においては、複数のデータ出力部１０１を備えているため、データ伝送路１０３の電圧Ｖｉｎが図６に示す構成の場合よりも低下する。しかし、複数のデータ出力部１０１により、駆動する電流量が多くなるため、カレントミラー１４０の電流変動が大きくなり、動作速度の高い信号伝送回路を得ることができる。
【００６３】
−第２の変形例−
図９は、第３の実施形態における第２の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本変形例においては、Ｎ個の液晶ドライバ１０２が配置されているのに対応して、制御用ＬＳＩ１６０内にＭ個（Ｍ＜Ｎ）のデータ出力部１０１と、データ出力部１０１と液晶ドライバ１０２内のデータ入力部との間の入出力対応選択手段１６５とが設けられている。入出力対応選択手段１６５は、データ転送状況に応じて、例えば１つの液晶ドライバ１０２のみにデータを転送する場合、２つの液晶ドライバ１０２にデータを転送する場合、さらに、１つのデータ出力部１０１のみで電流駆動する場合、３つのデータ出力部１０１を用いてデータを転送する場合など、任意の入出力関係の選択を行なうことが可能に構成されている。
【００６４】
本変形例によれば、データ転送条件に応じて、消費電力，動作速度に応じたデータ信号伝送回路を構成することができる。つまり、高速動作を行う場合は、データ出力部の個数を増やし、低消費電力化が必要な場合は、接続するデータ入力部の個数を削減するなどのデータ転送条件を選択することができる。
【００６５】
−第３の変形例−
図１０は、第３の実施形態における第３の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【００６６】
本変形例のデータ伝送回路は、第２の変形例における図９に示す構成と同じ構成に加えて、各液晶ドライバ１０２内に、振幅制御部１０９の通過電流Ｉｂを遮断制御するための電流制御部１６６を備えている。
【００６７】
図１１は、本変形例における３つの液晶ドライバを制御する場合のタイミングチャート図である。同図に示すように、各液晶ドライバ１０２のクロックＣＬＫ（１）−（３）に応じて、各データ出力部１０１からデータＤＡＴＡ（１）−（３）を取り出す。その際、電流制御部１６６からのオン信号ＳＴＡＲＴ（１）−（３）に応じて、各液晶ドライバ１０１の振幅制御部１０９の電流が流れる。そして、第１液晶ドライバ，第２液晶ドライバ，第３液晶ドライバの定電流源１０７に一定電流Ｉｂ（１）−（３）が流れ、各液晶ドライバの内部回路にデータが送られる。
【００６８】
本変形例の構成によれば、電流制御部１６６により、データ転送が必要なデータ入力部のみに電流出力状態を設定して、データ転送が不要なデータ入力部のアイドリング電流を停止することができるため、システムの消費電力を低減することができる。
【００６９】
（その他の実施形態）
上記各実施形態においては、本発明を、送信側回路が制御ＬＳＩで、受信側回路が液晶ドライバである液晶パネル制御システム中のデータ伝送回路に適用した例を説明したが、本発明は斯かる実施形態に限定されるものではなく、他のシステムにも応用することができる。
【００７０】
上記各実施形態においては、出力用トランジスタ１０５をＭＩＳトランジスタ（ＭＩＳＦＥＴ）によって構成したが、出力用トランジスタ１０５や、カレントミラー中の各トランジスタ１１０，１１１等のトランジスタをバイポーラトランジスタによって構成してもよい。その場合、例えば出力用トランジスタをオープンコレクタ型のバイポーラトランジスタとすることができる。
【００７１】
また、上記各実施形態のごとく、出力用トランジスタ，カレントミラー中のトランジスタなどの各トランジスタをＭＩＳトランジスタによって構成した場合にも、各ＭＩＳトランジスタの導電型は上記各実施形態に限定されるものではなく、ｐチャネル型，ｎチャネル型を各実施形態とは逆にしてもよい。また、電源電圧Ｖｄｄと接地電圧ＶＳｓとを逆にすることもできる。
【００７２】
【発明の効果】
本発明の信号伝送回路によると、伝送路における電圧をほぼ一定の範囲内に収める手段を講じたので、伝送路における電磁波の不要輻射を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図２】（ａ）〜（ｄ）は、それぞれ順に、データ伝送路の電圧の動作点を説明するための電圧−電流特性図，並びにデータ伝送路の電圧，出力用トランジスタの貫通電流，及び電流源に流れる電流のタイミングチャート図である。
【図３】第１の実施形態における第１の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図４】第１の実施形態における第２の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図５】第１の実施形態における第３の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図６】本発明の第２の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図７】本発明の第３の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図８】第３の実施形態における第１の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図９】第３の実施形態における第２の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図１０】第３の実施形態における第３の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図１１】第３の実施形態の第３の変形例における３つの液晶ドライバを制御する場合のタイミングチャート図である。
【図１２】従来の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図１３】（ａ）〜（ｃ）は、それぞれ順に、従来の信号伝送回路のデータ伝送路におけるデータ信号の時間変化，データ出力部に流れる貫通電流の時間変化，及びデータ伝送路に流れる配線容量への漏れ電流の時間変化を示す図である。
【符号の説明】
１０１データ出力部
１０２液晶ドライバ（受信側回路）
１０３データ伝送路
１０５出力用トランジスタ
１０６制御回路
１０７定電流源
１０９振幅制御手段
１１０ソース側トランジスタ
１１１負荷側トランジスタ
１１２負荷
１１４内部回路
１３０データ入力部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a signal transmission circuit for transmitting and receiving signals between a plurality of circuits, and more particularly to a measure for reducing unnecessary radiation of electromagnetic waves in the signal transmission circuit.
[0002]
[Prior art]
Conventionally, when inputting and outputting data between a plurality of circuits, an inverter circuit is arranged at each of an output section of a transmission circuit and an input section of a reception circuit, and a power supply voltage and a ground of the transmission circuit are arranged. A digital signal having a logical amplitude corresponding to the potential difference from the voltage is sent from the receiving circuit to the transmitting circuit, and the receiving circuit generates a digital signal having a logical amplitude according to the potential difference between the power supply voltage and the ground voltage. In general, a structure in which this is taken into an internal circuit is adopted. That is, a general conventional signal transmission circuit includes an output inverter, a transmission line, and a reception inverter.
[0003]
FIG. 12 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a conventional liquid crystal panel control system. The signal transmission circuit shown here is built in a liquid crystal driver for driving a TFT matrix color liquid crystal panel and a driver control circuit (control LSI) for driving the liquid crystal driver, and performs data transfer of digital color image signals. .
[0004]
As shown in the figure, the conventional liquid crystal panel control system includes a control LSI 1101, a liquid crystal driver 1102, and a data transmission path 1103 for transmitting data between the control LSI 1101 and the liquid crystal driver 1102. ing. It should be noted that when the liquid crystal driver 1102 is integrated, a large number of liquid crystal drivers 1102 are arranged in parallel corresponding to the columns of one TFT matrix color liquid crystal panel, but FIG. The drawing is such that only one liquid crystal driver 1102 is arranged.
[0005]
The control LSI 1101 is provided with an internal circuit 1107 for generating a control signal and a data output unit 1120 for outputting a data signal (digital signal) Vin which is a control signal generated by the internal circuit. ing. The data output unit 1120 includes an inverter circuit in which a p-channel transistor 1105 and an n-channel transistor 1106 are arranged in series between a power supply voltage supply unit that supplies the power supply voltage Vdd1 and a ground that supplies the ground voltage Vss. It is constituted by.
[0006]
The liquid crystal driver 1102 receives an internal circuit 1110 for generating a signal for controlling the liquid crystal element and a signal for receiving the data signal Vin transferred from the data output unit 1120 of the control LSI 1101 and controlling the internal circuit 1110. And a data input unit 1130 for generating the data. The data input unit 1130 is an inverter circuit in which a p-channel transistor 1108 and an n-channel transistor 1109 are arranged in series between a power supply unit for supplying the power supply voltage Vdd2 and the ground for supplying the ground voltage Vss. It is constituted by.
[0007]
Here, as shown in FIG. 12, in the data transmission line 1103, a stray capacitance CL exists due to the stray capacitance of the wiring constituting the transmission line. That is, the p-channel transistor 1105 charges the wiring capacitance CL of the data transmission line with electric charge and raises the potential of the data transmission line 1103, and the n-channel transistor 1106 increases the wiring capacitance CL of the data transmission line 1103. Is discharged to the ground side to lower the potential of the data transmission line 1103.
[0008]
[Problems to be solved by the invention]
However, the conventional signal transmission circuit described above has a disadvantage that unnecessary electromagnetic radiation is generated in the data transmission line 1103, which adversely affects peripheral devices.
[0009]
FIGS. 13A to 13C respectively show a time change of the data signal Vin in the data transmission line 1103 of the conventional signal transmission circuit, a time change of the through current Is flowing through the data output unit 1120, and a data transmission line 1103. FIG. 7 is a diagram showing a change over time of a leakage current Io flowing into a wiring capacitance flowing through a line.
[0010]
As shown in FIG. 12A, in the control LSI 1101, when a high-level data signal is output from the data output unit 1101 in response to a signal from the internal circuit 1107 (timing t100), the data transmission path 1103 The potential of the flowing data signal Vin rises to the power supply voltage Vdd1 (timing t101).
[0011]
At this time, as shown in FIG. 12B, when the data signal Vin rises, a through current Is flows between the p-channel transistor 1105 and the n-channel transistor 1106 of the data output unit 1120. The through current Is also flows between the p-channel transistor 1108 and the n-channel transistor 1109 included in the data input unit 1130 of the liquid crystal driver 1102.
[0012]
Also, when the voltage of the data signal Vin in the data transmission line 1103 falls (timing t102), a through current Is flows through the data output unit 1120 and the data input unit 1130 similarly.
[0013]
Further, as shown in FIG. 12C, a leakage current Io according to the potential fluctuation flows through the wiring capacitance CL of the data transmission line 1103.
[0014]
By performing the above operation, data output from the internal circuit 1107 of the control LSI 1101 is converted from the data output unit 1120 to the data input unit 1130 as a data signal Vin having a voltage value of either a high level or a low level. Will be transmitted.
[0015]
In the case of a liquid crystal panel control system, since the control LSI and a large number of liquid crystal driver LSIs are connected by wiring having a length of several tens of cm, the data output section is driven by a driving transistor for driving a relatively large bus capacitance. It is configured.
[0016]
However, as described above, the larger the transition width of the voltage on the data transmission line 1103, the larger the amount of charge that is charged and discharged from the data transmission line, and the data transmission line 1103 for improving the operation speed of the liquid crystal element. As the change speed of the data signal Vin increases, the amount of change in the current value also increases. A large electromagnetic wave is generated in the data transmission line 1103 according to the amount of change in the current value, and as a result, unnecessary radiation of a large electromagnetic wave is generated.
[0017]
SUMMARY OF THE INVENTION An object of the present invention is to provide a signal transmission circuit in which unnecessary radiation of an electromagnetic wave in a data transmission line is small by taking measures for suppressing a change in a current value in the data transmission line.
[0018]
[Means for Solving the Problems]
The signal transmission circuit according to the present invention is a signal transmission circuit for connecting one transmission side circuit and one or a plurality of reception side circuits by a transmission line with one transmission line per signal. A data output unit that is provided between the transmission line and the voltage supply unit in the circuit and has an output transistor that operates according to a digital signal from an internal circuit on the transmission side; and the reception side circuit in the reception side circuit. A data input unit interposed between the internal circuit and the transmission line, and an output node connected to the internal circuit of the receiving circuit and outputting a digital signal to the internal circuit of the receiving circuit. The data input unit includes a constant current source connected to the transmission line, and a current supplied to the transmission line connected to the current source and the transmission line such that a voltage in the transmission line falls within a substantially constant range. Control A current mirror including amplitude control means, a first transistor connected to the transmission line via the amplitude control means, and a second transistor connected to the output node; and a current mirror via the output node And a load for converting the current output of the second transistor into a voltage.
[0019]
As a result, the load transistor is not connected to the output transistor in the transmission-side circuit, but the output transistor is open. Then, by varying the current in the data transmission path so that the voltage in the data transmission path falls within a substantially constant range, data can be transmitted to the data input unit as a current variation signal. That is, since it is not necessary to change the voltage of the transmission line between the power supply voltage and the ground voltage as in the conventional example, the amount of current fluctuation in the transmission line is reduced. Therefore, the radiation of unnecessary electromagnetic waves in the transmission path can be reduced.
[0020]
Since the amplitude control means is constituted by the MIS transistor receiving the bias voltage at the gate, it is possible to control the voltage amplitude in the transmission line with a simple configuration.
[0021]
The constant current source can be constituted by a MIS transistor that receives a constant bias voltage at its gate.
[0022]
The load is a constant current source, and includes a first transistor of the current mirror, a third transistor forming a current mirror, and two transistors of opposite conductivity types to the first and second transistors of the current mirror. A complementary current mirror connected to an internal circuit for mirroring the current output of the third transistor; and a current source connected to the output of the complementary current mirror, thereby providing a complementary push. A pull current can be generated, and the waveform of the internal circuit can be shaped.
[0023]
The transmission-side circuit includes a plurality of the data output units. The transmission-side circuit includes a plurality of the data output units. The plurality of data output units and each data input of the plurality of reception-side circuits. Switching means for switching the connection state between the section and the section between conducting and non-passing, so that the number of data output sections is increased when high-speed operation is performed, and the data to be connected is reduced when low power consumption is required. Data transfer conditions such as reducing the number of input units can be selected.
[0024]
By further providing a current control means for controlling the current flowing to the amplitude control means of the receiving side circuit to be stopped, power consumption of a data input unit which does not require data transfer can be reduced.
[0025]
The transmitting side circuit is a liquid crystal driver control circuit of a liquid crystal panel, and the receiving side circuit is a control system of a liquid crystal panel particularly when the transmission line is long and unnecessary electromagnetic radiation is liable to be generated when the liquid crystal driver is a liquid crystal panel. In the above, a remarkable effect can be exhibited.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
FIG. 1 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in the liquid crystal panel control system according to the first embodiment of the present invention. The signal transmission circuit shown here is built in a liquid crystal driver for driving a TFT matrix color liquid crystal panel and a liquid crystal driver control circuit (control LSI) for driving the liquid crystal driver, and performs data transfer of digital color image signals. is there. That is, the transmitting side circuit is a liquid crystal driver control circuit, and the receiving side circuit is a liquid crystal driver.
[0027]
As shown in FIG. 1, the liquid crystal panel control system according to the present embodiment includes, for example, a data output unit 101 built in a control LSI, a liquid crystal driver 102, and a data output unit 101 between the data output unit 101 and the liquid crystal driver 102. And a data transmission path 103 for performing transmission. When the liquid crystal driver 102 is integrated, a large number of the liquid crystal drivers 102 are arranged in parallel corresponding to the columns of one TFT matrix color liquid crystal panel. In the present embodiment, a case where one liquid crystal driver 102 is connected to the data output unit 101 is taken as an example.
[0028]
The data output unit 101 includes a control circuit 106 for generating a control signal and an output transistor 105 for outputting a data signal (digital signal) Vin, which is a control signal generated by the control circuit 106. Is provided. That is, in the present embodiment, no load element is connected to the drain of the output transistor 105, and the output transistor 105 is configured by an open-drain n-channel transistor. Further, the control circuit 106 functions as an output control unit for controlling the gate voltage of the output transistor 105 formed of an open-drain transistor and controlling the source-drain current of the output transistor 105.
[0029]
The liquid crystal driver 102 receives the data signal Vin transferred from the output transistor 105 of the data output unit 101 and controls the internal circuit 114 by receiving an internal circuit 114 that generates a signal for controlling the liquid crystal element. And a data input unit 130 for generating a data signal. The data input unit 130 has one terminal connected to the data transmission line 103 and the other terminal grounded, and suppresses the potential fluctuation of the node N1 connected to the data transmission line 103 and the constant current source 107. The amplitude control unit 109 for controlling the amount of current at the node N1, the current mirror circuit 140 for controlling the amount of current at the node N1, and the load 112 of the current flowing out of the current mirror 140 are arranged as described above. The current mirror 140 has a source-side transistor 110 connected to the amplitude control unit 109 and a load-side transistor 111 connected to the load 113. A node N3 connecting the gates of the transistors 110 and 111 is connected to a node N3. , The source-side transistor 110 and the amplitude controller 109.
[0030]
Here, the load 112 is a load for the current flowing out of the load-side transistor 111 of the current mirror 140, and converts a current fluctuation into a potential fluctuation. The node N2 is a part where a data signal which is a voltage signal supplied to the internal circuit 114 is generated. Further, the constant current source 107 can be configured by, for example, an n-channel transistor or a p-channel transistor (MISFET) in which a constant bias voltage is applied to the gate.
[0031]
Next, the operation of the signal transmission circuit according to the present embodiment will be described.
[0032]
FIGS. 2A to 2D are voltage-current characteristic diagrams for explaining operating points of the voltage Vin of the data transmission line 103 and the voltage V1 of the node N3, respectively. FIG. 3 is a timing chart, a timing chart of a through current Is of the output transistor 105, and a timing chart of a current Io flowing through the current source 107.
[0033]
First, with reference to the voltage-current characteristic diagram shown in FIG. 2A, a description will be given of the control of the variation of the operating point by the current mirror 140, the current source 109, and the load 112. When the output transistor 105, which is an open-drain transistor in the data output unit 101, is off, no current flows through the data transmission path 103. Therefore, the current value at the node N1 is only the current Ib from the constant current source 107. In this case, the voltage of the node N3 connected to the amplitude control unit 109 of the data input unit 130 is determined by the current value Ib of the constant current source 107 and the operating current characteristic of the source-side transistor 110 of the current mirror 140, as shown in FIG. ) Is the potential at point A.
[0034]
Next, when the output transistor 105 in the data output unit 101 is turned on, a current value Is determined by the characteristics of the output transistor 105 flows through the data transmission line 103 from the data input unit 130. Therefore, a current (Ib + Is) obtained by adding the current Ib from the constant current source 107 and the current 1S to the output transistor 105 flows through the source-side transistor 110 of the current mirror 140 of the data input unit 130. On the other hand, the amplitude control unit 109 reduces the electric resistance of the amplitude control unit 109 to increase the current value flowing through the amplitude control unit 109 so that the voltage Vin of the data transmission unit 103 does not decrease. Control for keeping Vin constant is performed. At this time, as shown in FIG. 2A, the operating point moves to the point B because the discharge current value increases by Is, and the potential V1 of the node N3 becomes the potential at the point B.
[0035]
Further, the current flowing through the source-side transistor 110 in the current mirror 140 also increases by Is. Then, since the load-side transistor 111 in the current mirror 140 receives the same voltage value at the gate as the source-side transistor 110, the current flowing through the load-side transistor 111 increases similarly to the source-side transistor 110. Due to this increased current, an output voltage determined by the load value of the load 112 is generated at the node N2. Then, this output voltage is transferred to the internal circuit 114 as a voltage fluctuation value.
[0036]
By performing the above-described control, as shown in FIG. 2B, the voltage Vin of the data transmission line 103 maintains a constant value regardless of the on / off state of the output transistor. As shown in FIG. 2C, when the output transistor 105 is turned on / off (timing t0, t2), the value of the current ls flowing through the output transistor 105 via the data transmission line 103 varies. As shown in FIG. 2D, the value of the current Ib flowing through the constant current source 107 is constant.
[0037]
As a result, the fluctuation of the current value that causes unnecessary radiation of electromagnetic waves in the signal transmission circuit is determined by the on-current value of the output transistor 105 composed of an open-drain transistor (see FIG. 2C). However, if the current-voltage conversion gain of the data input unit 130 is high, the current flowing through the output transistor 105, which is an open-drain transistor, can be reduced, so that a signal transmission circuit with less unnecessary radiation of electromagnetic waves can be realized.
[0038]
Next, a specific example of a specific configuration of the amplitude control unit 109 in the present embodiment will be described.
[0039]
-First specific example-
FIG. 3 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in the liquid crystal panel control system of the first specific example in the first embodiment. In this specific example, the amplitude control unit 109 in the configuration shown in FIG. 1 includes an n-channel transistor 109A receiving the reference voltage Vref. This reference voltage Vref is for biasing the gate of the n-channel transistor with a constant voltage. The other elements shown in FIG. 3 are the same as those in the configuration shown in FIG. 1 and are denoted by the same reference numerals as those in FIG.
[0040]
In this specific example, when the output transistor 105 formed of an open-drain transistor is off, no current flows through the output transistor 105 as described above. The bias current determined by the constant current source 107 flows through the node N1 of the data input unit 130. Next, when the output transistor 105 is turned on, charges move from the data transmission line 103 and the data input unit 130 to the output transistor 105 of the data output unit 101. At this time, the voltage Vin of the data transmission path 103 temporarily drops. However, in the n-channel transistor 109A (amplitude control transistor) having a gate receiving a constant reference voltage Vref, the gate-source potential difference Vgs increases in accordance with the voltage drop of the node N1 connected to the data transmission path 103. , The amount of drain current of n-channel transistor 109A increases. As a result, the drop of the voltage Vin on the data transmission line 103 is suppressed, so that the change in the voltage Vin is maintained at a constant fine amplitude or less, and the voltage Vin is stabilized.
[0041]
In this specific example, as shown in FIG. 3, since the voltage Vin can be stabilized with a very simple circuit configuration, an LSI having a small integration area and a relatively large number of data signal lines, such as a liquid crystal driver, is used. , A data signal transmission circuit with less unnecessary radiation can be realized.
[0042]
-Second specific example-
FIG. 4 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in the liquid crystal panel control system of the second specific example in the first embodiment. In this specific example, the amplitude control unit 109 in the configuration shown in FIG. 1 includes an n-channel transistor 109B whose gate receives the voltage V1 of the node N3. That is, the n-channel transistor 109B is diode-connected, and functions as a variable resistance resistor. The other elements shown in FIG. 4 are the same as those in the configuration shown in FIG. 1, and the same reference numerals as those in FIG.
[0043]
Also in this specific example, when the output transistor 105 formed of an open drain transistor is off, no current flows through the output transistor 105 as described above. The bias current determined by the constant current source 107 flows through the node N1 of the data input unit 130. Next, when the output transistor 105 is turned on, the voltage Vin of the data transmission path 103 once decreases. However, in the diode-connected n-channel transistor 109B (amplitude control transistor), the potential difference Vgs between the gate and the source, that is, the forward voltage increases in accordance with the voltage drop of the node N1 connected to the data transmission line 103, so that the n-channel transistor The amount of drain current of the type transistor 109B increases. As a result, the drop of the voltage Vin on the data transmission line 103 is suppressed, so that the change in the voltage Vin is maintained at a certain fine amplitude or less and the voltage Vin is stabilized.
[0044]
That is, in this specific example, it is possible to realize an extremely simple data signal transmission circuit capable of suppressing amplitude without requiring a reference voltage.
[0045]
-Third specific example-
FIG. 5 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in the liquid crystal panel control system of the third specific example in the first embodiment. In this specific example, the amplitude control unit 109 in the configuration shown in FIG. 1 is an n-channel type transistor whose gate receives the voltage of a node N2 commonly connected to the load transistor 111 of the current mirror 140 and the voltage generating load 112. 109C. The other elements shown in FIG. 5 are the same as those in the configuration shown in FIG. 1 and are denoted by the same reference numerals as those in FIG.
[0046]
Also in this specific example, when the output transistor 105 formed of an open drain transistor is off, no current flows through the output transistor 105 as described above. The bias current determined by the constant current source 107 flows through the node N1 of the data input unit 130. Next, when the output transistor 105 is turned on, the voltage Vin of the data transmission path 103 once decreases. However, in the n-channel transistor 109C (amplitude control transistor) which receives at its gate the voltage (the voltage at the node N2) generated by the transistor 111 and the load 112 that have been current-amplified in the current mirror 140, the data transmission path 103 Since the potential difference Vgs between the gate and the source increases according to the voltage drop of the connected node N1, the amount of drain current of the n-channel transistor 109C increases. As a result, the drop of the voltage Vin on the data transmission line 103 is suppressed, so that the change in the voltage Vin is maintained at a certain fine amplitude or less and the voltage Vin is stabilized.
[0047]
That is, in this specific example, the operating range of the n-channel transistor 109C, which is an amplitude control transistor, can be controlled by the potential of the node N2 that has been current-amplified via the current mirror. The operating range can be easily adjusted.
[0048]
(Second embodiment)
FIG. 6 is an electric circuit diagram illustrating a configuration of a signal transmission circuit arranged in the liquid crystal panel control system according to the second embodiment. The signal transmission circuit shown here is built in a liquid crystal driver for driving a TFT matrix color liquid crystal panel and a driver control circuit (control LSI) for driving the liquid crystal driver, and performs data transfer of digital color image signals. . When the liquid crystal driver 102 is integrated, a large number of the liquid crystal drivers 102 are arranged in parallel corresponding to the columns of one TFT matrix color liquid crystal panel. In the present embodiment, a case where one liquid crystal driver 102 is connected to the data output unit 101 is taken as an example.
[0049]
In the present embodiment, as will be described later, the data input unit 130 includes a complementary current mirror 141 formed by two n-channel transistors in addition to the current mirror 140 formed by two p-channel transistors. Is provided. 6, elements having the same reference numerals as the elements shown in FIG. 2 have the same functions as the elements in FIG. 2, and a description thereof will be omitted. However, the complementary current mirror 141 may be added to the liquid crystal driver of the second or third specific example of the first embodiment or the liquid crystal driver having other amplitude control means.
[0050]
As shown in the figure, in the present embodiment, the load 112 in the data input unit 130 is constituted by a constant current source 112A connected to the drain of the load-side transistor 111 of the current mirror 140. Further, a p-channel transistor 152 whose gate is connected to the node N3 of the current mirror 140 and forms a current mirror with the load-side transistor 111, and a complementary current mirror 141 connected to the drain of the p-channel transistor 152 Is provided. The drain of the source-side transistor 151 of the complementary current mirror 141 is connected to the drain of the p-channel transistor 152, and the source is connected to ground. The drain of the output side transistor 150 of the complementary current mirror 141 receives the power supply voltage Vdd2 via the constant current source 157, and the source is connected to the ground. The constant current source 112A and the constant current source 157 can be configured by, for example, an n-channel or p-channel MIS transistor whose gate receives a constant bias voltage.
[0051]
In the present embodiment, the basic operations of the output transistor 105, the constant current source 107, the n-channel transistor 199A for amplitude adjustment, and the current mirror 140 of the data output unit 101 are the same as those of the second embodiment of the first embodiment. Although the same as the specific example, the following operation is added in the present embodiment.
[0052]
In the present embodiment, the constant current source 112A is connected to the drain of the load side 111 of the current mirror 140, and when the output transistor 105, which is an open drain type transistor of the data output unit 101, turns on, the current mirror 140 The drain current of each of the transistors 110 and 111 increases. At this time, when the drain current of each of the transistors 110 and 111 exceeds the current value of the constant current source 112A, a portion of the drain current exceeding the current value of the constant current source 112A is output from the node N2 to the internal circuit 114. You.
[0053]
On the other hand, the gate-source voltage Vgs of the p-channel transistor 152 is the same as the gate-source voltage Vgs of each of the transistors 110 and 111 of the current mirror 140. Therefore, the p-channel transistor 152 is connected to each of the transistors 110 and 111. If the transistor size is the same, the same drain current flows as the transistors 110 and 111 through the p-channel transistor 152. That is, the same drain current as the load-side transistor 111 of the current mirror 140 flows through the source-side transistor 151 (the n-channel transistor) of the complementary current mirror 141, so that the output transistor 105 turns on and the load-side transistor 111 When the drain current increases, the drain current of the source-side transistor 151 of the complementary current mirror 141 also increases.
[0054]
Further, since the constant current source 157 is connected to the load-side transistor 150 of the complementary current mirror 141, a current equal to the drain current of the load-side transistor 150 exceeding the current value of the constant current source 157 is drawn. The current flows from the internal circuit 114 as a current / Io. For example, even if the fluctuation amount of the performance of the p-channel transistor is small, the current drawn from the internal circuit 114 due to the fluctuation of the performance of the n-channel transistor can be used. Is compensated.
[0055]
As described above, in the present embodiment, a complementary current input / output circuit is formed between the data input unit 130 and the internal circuit 114, so that the operating current characteristics of the p-channel transistor and the n-channel transistor are improved. It can be set arbitrarily, and an interface to the balanced internal circuit 114 can be constructed. In other words, a complementary push-pull current can be generated, and the waveform of the internal circuit 114 can be shaped. This circuit configuration can be used especially as a compensation circuit for equalizing the duty ratio of a signal.
[0056]
(Third embodiment)
FIG. 7 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in the liquid crystal panel control system according to the third embodiment of the present invention. The signal transmission circuit shown here is built in a liquid crystal driver for driving a TFT matrix color liquid crystal panel and a driver control circuit (control LSI) for driving the liquid crystal driver, and performs data transfer of digital color image signals. . Elements having the same reference numerals as those shown in FIG. 1 among the elements shown in FIG. 7 have the same functions as the elements shown in FIG. 1, and descriptions thereof will be omitted.
[0057]
As shown in FIG. 1, the liquid crystal panel control system according to the present embodiment includes a data output unit 101, N liquid crystal drivers 102, and a data transmission unit for transmitting data between the data output unit 101 and the liquid crystal driver 102. And a data transmission path 103. In general, when a liquid crystal driver is formed as an integrated circuit, a large number of liquid crystal drivers are arranged side by side in correspondence with one TFT matrix color liquid crystal panel column.
[0058]
Each liquid crystal driver 102 has the same basic configuration as the liquid crystal driver 102 (see FIG. 1) in the first embodiment, and specific structures include those shown in FIGS. Further, a complementary current mirror shown in FIG. 6 may be provided.
[0059]
In the present embodiment, the wiring capacitance CL of the data transmission line 103 shown in FIG. Therefore, the operating point shown in FIG. 2 also varies, but this operating point is controlled by the data input unit 130 of each liquid crystal driver 102. Therefore, according to the present embodiment, the same data can be transmitted from one data output unit 101 to a plurality of liquid crystal drivers 102.
[0060]
However, in the process shown in FIG. 7, when the number of the liquid crystal drivers 102 increases, the fluctuation of the operating point may not be sufficiently controlled. Therefore, in the following modified example, a configuration for coping with an increase in the number of liquid crystal drivers will be described.
[0061]
-First modification example-
FIG. 8 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a liquid crystal panel control system according to a first modification of the third embodiment. In this modification, M (M <N) data output units 101 are provided in the control LSI 160 in correspondence with the N liquid crystal drivers 102 being arranged. The data output unit 101 includes an output transistor 105 and a control circuit 105. Further, the control LSI 160 is provided with a drive number selecting unit 161 for selecting the number of the data output units 101 to be operated.
[0062]
In the present modification, for example, when there are 100 liquid crystal drivers 102, the number of driving units 161 is determined to operate the ten data output units 101. In the configuration shown in FIG. 7, since a plurality of data output units 101 are provided, the voltage Vin of the data transmission line 103 is lower than that in the configuration shown in FIG. However, since the amount of current driven by the plurality of data output units 101 increases, the current fluctuation of the current mirror 140 increases, and a signal transmission circuit with a high operation speed can be obtained.
[0063]
-2nd modification-
FIG. 9 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a liquid crystal panel control system according to a second modification of the third embodiment. In this modification, M (M <N) data output units 101, the data output unit 101, and the liquid crystal driver 102 are provided in the control LSI 160 in correspondence with the N liquid crystal drivers 102 being arranged. And input / output correspondence selecting means 165 between the input unit and the data input unit. The input / output correspondence selection unit 165 may be used, for example, to transfer data to only one liquid crystal driver 102, to transfer data to two liquid crystal drivers 102, and to further control only one data output unit 101 according to the data transfer situation. In the case where the current driving is used, the input / output relationship can be arbitrarily selected, for example, when data is transferred using the three data output units 101.
[0064]
According to this modification, a data signal transmission circuit can be configured according to power consumption and operation speed according to data transfer conditions. That is, when high-speed operation is performed, the number of data output sections can be increased, and when low power consumption is required, data transfer conditions such as reducing the number of connected data input sections can be selected.
[0065]
-Third modification-
FIG. 10 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a liquid crystal panel control system according to a third modification of the third embodiment.
[0066]
The data transmission circuit according to the present modification includes, in addition to the same configuration as that shown in FIG. 9 in the second modification, a current control for interrupting the passing current Ib of the amplitude control unit 109 in each liquid crystal driver 102. A portion 166 is provided.
[0067]
FIG. 11 is a timing chart for controlling three liquid crystal drivers according to the present modification. As shown in the drawing, data DATA (1)-(3) is extracted from each data output unit 101 in accordance with clocks CLK (1)-(3) of each liquid crystal driver 102. At this time, the current of the amplitude control unit 109 of each liquid crystal driver 101 flows according to the ON signals START (1)-(3) from the current control unit 166. Then, the constant currents Ib (1)-(3) flow through the constant current sources 107 of the first liquid crystal driver, the second liquid crystal driver, and the third liquid crystal driver, and data is sent to the internal circuits of each liquid crystal driver.
[0068]
According to the configuration of this modification, the current control unit 166 can set the current output state only for the data input unit that requires data transfer, and stop the idling current of the data input unit that does not need data transfer. Therefore, power consumption of the system can be reduced.
[0069]
(Other embodiments)
In each of the above embodiments, an example has been described in which the present invention is applied to a data transmission circuit in a liquid crystal panel control system in which a transmission side circuit is a control LSI and a reception side circuit is a liquid crystal driver. The present invention is not limited to the embodiment, and can be applied to other systems.
[0070]
In each of the above embodiments, the output transistor 105 is configured by a MIS transistor (MISFET). However, the output transistor 105 and transistors such as the transistors 110 and 111 in the current mirror may be configured by bipolar transistors. In that case, for example, the output transistor can be an open collector bipolar transistor.
[0071]
Also, as in each of the above embodiments, when each of the transistors such as the output transistor and the transistor in the current mirror is configured by an MIS transistor, the conductivity type of each of the MIS transistors is not limited to each of the above embodiments. , P-channel type and n-channel type may be reversed from each embodiment. Further, the power supply voltage Vdd and the ground voltage VSs can be reversed.
[0072]
【The invention's effect】
According to the signal transmission circuit of the present invention, measures are taken to keep the voltage in the transmission path within a substantially constant range, so that unnecessary radiation of electromagnetic waves in the transmission path can be reduced.
[Brief description of the drawings]
FIG. 1 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a liquid crystal panel control system according to a first embodiment of the present invention.
2 (a) to 2 (d) are a voltage-current characteristic diagram for explaining an operating point of a voltage of a data transmission line, a voltage of the data transmission line, a through current of an output transistor, and FIG. 4 is a timing chart of a current flowing through a current source.
FIG. 3 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in the liquid crystal panel control system of the first specific example in the first embodiment.
FIG. 4 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a liquid crystal panel control system of a second specific example in the first embodiment.
FIG. 5 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a liquid crystal panel control system of a third specific example in the first embodiment.
FIG. 6 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a liquid crystal panel control system according to a second embodiment of the present invention.
FIG. 7 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a liquid crystal panel control system according to a third embodiment of the present invention.
FIG. 8 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a liquid crystal panel control system according to a first modification of the third embodiment.
FIG. 9 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a liquid crystal panel control system according to a second modification of the third embodiment.
FIG. 10 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a liquid crystal panel control system according to a third modification of the third embodiment.
FIG. 11 is a timing chart for controlling three liquid crystal drivers according to a third modification of the third embodiment.
FIG. 12 is an electric circuit diagram showing a configuration of a signal transmission circuit arranged in a conventional liquid crystal panel control system.
13 (a) to 13 (c) respectively show, in order, a time change of a data signal in a data transmission line of a conventional signal transmission circuit, a time change of a through current flowing in a data output portion, and a wiring flowing in the data transmission line. FIG. 5 is a diagram illustrating a temporal change of a leakage current to a capacitor.
[Explanation of symbols]
101 Data output unit
102 LCD driver (receiver circuit)
103 Data transmission path
105 Output transistor
106 control circuit
107 constant current source
109 Amplitude control means
110 Source-side transistor
111 Load side transistor
112 load
114 Internal Circuit
130 Data input section

Claims

A signal transmission circuit for connecting one transmission-side circuit and one or more reception-side circuits by a transmission line with one transmission line per signal,
A data output unit that is provided between the transmission line and the voltage supply unit in the transmission-side circuit and has an output transistor that operates in response to a digital signal from an internal circuit on the transmission side;
A data input unit interposed between the internal circuit of the receiving circuit and the transmission line in the receiving circuit;
An output node for outputting a digital signal to the internal circuit of the receiving circuit, which is connected to the internal circuit of the receiving circuit,
The data input section is
A constant current source connected to the transmission line;
Amplitude control means connected to the current source and the transmission path, for controlling a current to the transmission path so that a voltage in the transmission path falls within a substantially constant range,
A current mirror including a first transistor connected to the transmission line via the amplitude control means, and a second transistor connected to the output node;
A signal transmission circuit connected to the second transistor and the internal circuit of the current mirror via the output node, and having a load for converting a current output of the second transistor into a voltage.

The signal transmission circuit according to claim 1,
A signal transmission circuit according to claim 1, wherein said amplitude control means comprises a MIS transistor receiving a bias voltage at a gate.

The signal transmission circuit according to claim 1 or 2,
A signal transmission circuit, wherein the constant current source is constituted by an MIS transistor receiving a constant bias voltage at a gate.

The signal transmission circuit according to any one of claims 1 to 3,
The above load is a constant current source,
A third transistor forming a current mirror with the first transistor of the current mirror;
A complementary current mirror including two transistors of opposite conductivity types to the first and second transistors of the current mirror, connected to the internal circuit, and mirroring a current output of the third transistor;
And a current source connected to the output of the complementary current mirror.

The signal transmission circuit according to any one of claims 1 to 4,
In the transmitting circuit, a plurality of the data output units are arranged,
A plurality of the transmitting side circuits are arranged,
A signal transmission circuit, further comprising switching means for switching a connection state between the plurality of data output units and each data input unit of the plurality of reception-side circuits between a conductive state and a non-conductive state.

The signal transmission circuit according to any one of claims 1 to 5,
A signal transmission circuit further comprising current control means for controlling a current flowing through the amplitude control means of the reception side circuit to stop.

The transmission circuit according to any one of claims 1 to 6,
The transmitting side circuit is a liquid crystal driver control circuit of a liquid crystal panel,
The transmission circuit, wherein the reception side circuit is a liquid crystal driver of a liquid crystal panel.