[go: up one dir, main page]

JP3548521B2 - 半透明画像処理装置及び方法 - Google Patents

半透明画像処理装置及び方法 Download PDF

Info

Publication number
JP3548521B2
JP3548521B2 JP2000370604A JP2000370604A JP3548521B2 JP 3548521 B2 JP3548521 B2 JP 3548521B2 JP 2000370604 A JP2000370604 A JP 2000370604A JP 2000370604 A JP2000370604 A JP 2000370604A JP 3548521 B2 JP3548521 B2 JP 3548521B2
Authority
JP
Japan
Prior art keywords
image
circuit
image data
translucent
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000370604A
Other languages
English (en)
Other versions
JP2002175069A (ja
Inventor
博明 井
Original Assignee
Necマイクロシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Necマイクロシステム株式会社 filed Critical Necマイクロシステム株式会社
Priority to JP2000370604A priority Critical patent/JP3548521B2/ja
Priority to DE10159357A priority patent/DE10159357B4/de
Priority to US10/010,836 priority patent/US6784897B2/en
Publication of JP2002175069A publication Critical patent/JP2002175069A/ja
Application granted granted Critical
Publication of JP3548521B2 publication Critical patent/JP3548521B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265Mixing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/10Special adaptations of display systems for operation with variable images
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/10Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、静止画像と動画像の半透明処理を行う半透明画像処理装置及び方法に関する。
【0002】
【従来の技術】
グラフィックスにおけるαブレンド(半透明処理)は、2つの画像のピクセル(pixel)データの色値を、α:(1−α)の割合でブレンドする為に用いられている。このαブレンド処理は、αブレンド処理を行わない場合と比べ、α値データをフレームバッファから読み込む分、転送面数の削減、および転送面サイズの縮小が発生してしまう。
【0003】
しかし、近年、表示画像のデータ量は、増大し続ける傾向にあり、αブレンド処理による表示画像データの減少が、大きく影響するようになってきた。
【0004】
そこで、αブレンド処理による表示画像データの減少を押さえることが要求されている。このαブレンドを実現する為には、例えば、特開2000−020049号公報:「2Dグラフィックス処理装置および2Dグラフィックス処理方法」に開示されているように、2つの画像データ(この文献では、背景描画データと図形描画データと記述されている)をαブレンド処理(この文献では、半透明処理と記述されている)することが提案されている。図5はその回路構成を示し、CPU部11、2Dグラフィックス処理部12、キャラクタROM部13、表示デバイス部14とから構成され、2Dグラフィックス処理部12は、CPU I/F部15、ROM I/F部16、背景描画部17、図形描画部18、色合成部19、制御部20とを有する。
【0005】
図6は、この従来の半透明グラフィックス処理装置を一般化した概略構成を示す。画像データおよびα値データを入力する為のCPUインターフェース1、VIDEOインターフェース2、画像データおよびα値データを格納するフレームバッファメモリ8、そのインターフェースであるメモリーインターフェース7、グラフィックスマクロ回路、表示画像出力制御を行うDisplayマクロ回路6という基本構成を備え、Displayマクロ回路6に、αブレンド処理回路6aを内蔵する。またグラフィックスマクロ回路は、DDA(digital differential analysis)回路3,テクスチャマッピング(Texture mapping)回路4,Bitblt(ビットブロック転送)回路5から構成される。
【0006】
【発明が解決しようとする課題】
しかしながら、この先行技術文献に開示された手法は、表示画像データのαブレンドは、動画像及び静止画像共に、毎表示画面で、αブレンドを行う2つの画像データとそのα値データをフレームバッファ上から読み込む必要がある。
【0007】
その結果、フレームバッファアクセス時間制約により、α値データをフレームバッファ上から読み込む分、表示データである画像データのサイズを縮小しなければならないという欠点がある。
【0008】
そこで本発明は、表示画像データが、動画像の場合と、静止画像の場合とで、αブレンド処理のフローを切り替えることにより、α値データをフレームバッファから読み込む時間を削減し、表示画像データ量の削減を抑制する半透明画像処理装置及び方法を提供することを課題としている。
【0009】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、グラフィックスの半透明処理装置において、表示画像が静止画か動画かを判別し、判別信号を出力する判別手段と、半透明処理すべき2つの画像データと、それらの各ピクセルのブレンド比率データとを格納したビデオメモリと、前記判別信号が静止画像を示す場合、静止画像が更新されるときのみ、前記ビデオメモリに格納されている2つの画像データの表示が重なる部分の各ピクセルデータの色値を前記ブレンド比率でブレンドし、1つの半透明画像データを作成して、再び前記ビデオメモリに格納する静止画半透明処理回路と、前記判別信号が動画像を示す場合、前記ビデオメモリに格納されている2つの画像データの表示が重なる部分の各ピクセルデータの色値を前記ブレンド比率でブレンドし、1つの半透明画像データを作成し、前記判別信号が静止画像を示す場合、前記ビデオメモリに格納された画像データを毎フレーム読み出して出力する動画半透明処理回路とを備える。
【0010】
すなわち本発明は、αブレンドを行う際に、動画像用と静止画像用で、αブレンド処理のフローを切り替えるという構成を有し、ビットブロック転送回路と、表示画像出力制御回路に、αブレンド処理回路をそれぞれ設け、表示画像データが動画像の場合には、表示画像出力制御回路によるαブレンド処理を行い、表示画像データが静止画像の場合には、ビットブロック転送回路によるαブレンド処理を行うように、2つのαブレンド処理のフローを切り替えることを特徴としている。
【0011】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【0012】
図1は、本発明の一実施の形態としての半透明画像処理装置のブロック図である。本装置は、画像データおよびα値データを入力する為のCPUインターフェース1、VIDEOインターフェース2、画像データおよびα値データを格納するフレームバッファメモリ(ビデオメモリ)8、そのインターフェースであるメモリーインターフェース7、グラフィックスマクロ回路、表示画像出力制御を行うDisplayマクロ回路6という基本構成を備える。そのグラフィックスマクロ回路は、DDA(digital differential analysis)回路3,テクスチャマッピング(Texture mapping)回路4,Bitblt(ビットブロック転送)回路5から構成される。さらにBitbltマクロ回路5とDisplayマクロ回路6に、それぞれαブレンド処理回路5a,6aを内蔵する。
【0013】
Bitbltマクロ回路5とDisplayマクロ回路6に内蔵された2つのαブレンド処理回路5a,6aは、表示画像データが動画像か静止画像かによって、切り替えて使用される。表示画像データが動画像の場合は、Displayマクロ回路6のαブレンド処理回路6aを使用し、表示画像データが静止画像の場合は、Bitbltマクロ回路5のαブレンド処理回路5aを使用する。このαブレンド処理回路5a,6aの切り替え制御は、CPU(図示省略)からの命令によって行う。
【0014】
ここでαブレンド処理とは、図2に示すように、表示画面のWindow1とWindow2の各画像データ及びα値データが、それぞれフレームバッファメモリ8に格納され、その2つの画像データの表示が重なる部分の各ピクセルデータの色値をα:(1−α)の割合でブレンドし、1つの半透明画像データを作る処理のことを言う。
【0015】
Bitbltマクロ回路5によるαブレンド処理は、静止画像が更新されたときにのみ実行され、Bitbltマクロ回路5によりαブレンド処理された画像データをフレームバッファメモリに格納しておく。そして、このフレームバッファメモリに格納されたαブレンド処理後の画像データを、Displayマクロ回路6が毎フレーム読み出し、表示画像データとして出力する。
【0016】
Displayマクロ回路6によるαブレンド処理は、動画像を処理する場合、毎フレーム実行される。Displayマクロ回路6によりαブレンド処理された画像データは、そのまま表示画像データとして出力する。この動画像のαブレンド処理を毎フレーム行わなければならない理由は、αブレンド処理する2つの画像データが動画の場合、毎フレーム、画像が更新される為、1フレームでもαブレンド処理を怠れば、そのフレームの2つの動画像のうち、どちらかが全く表示されなくなるか、動画像が停止してしまう現象が起きる為である。
【0017】
Bitbltマクロ回路5へのαブレンド回路5aの組み込みに際し、αブレンドの処理時間をROPファンクションの処理時間と同等にすることで、αブレンドの処理以外の回路構成を変更することなく、Bitbltマクロ回路5にαブレンド回路5aを内蔵できる。
【0018】
ここで、ROP(RasterOPeration)ファンクションについて説明する。Bitblt(ビットブロック転送)回路5は、ソース(Source)画像データと、パターン(Pattern)画像データ、埋め込み先(Destination)画面データを論理演算して、矩形領域の画像データを転送処理する。この論理演算命令のことを、一般的にROPファンクションと呼ぶ。図のCPUインターフェース1、VIDEOインターフェース2、メモリーインターフェース7、Displayマクロ回路6、グラフィックスマクロ回路は、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な説明は省略する。
【0019】
以下、表示画像が、動画像であった場合と、静止画像であった場合のαブレンド処理の動作フローを説明する。
【0020】
[表示画像が、動画像であった場合のαブレンド処理]:表示画像が、動画像であった場合のαブレンド処理は、従来同様に、Displayマクロ回路6のαブレンド処理回路6aにより行う。
【0021】
図3に、動画のαブレンド処理のフローチャートを示す。このフローは、毎表示画面(毎フレーム)で実行する。CPUインターフェース1、VIDEOインターフェース2から、αブレンド処理の対象となる、2つの画像データを入力し(ST1,2)、フレームバッファメモリ8へ書き込む(ST4)。
【0022】
次に、α値データをCPUインターフェース1から(ST3)、フレームバッファメモリ8へ書き込む(ST4)。フレームバッファメモリ8に書き込まれた2つの画像データと、α値データは、Displayマクロ回路6によって、読み出され(ST5,6,7)、αブレンド処理される(ST8)。その結果出力されたαブレンド処理後の画像を、表示画像出力(RGB出力)する(ST9)。
【0023】
[表示画像が、静止画像であった場合のαブレンド処理]:上記の表示画像が動画像であった場合のαブレンド処理に対して、表示画面が静止画像であった場合のαブレンド処理は、本発明により、新たに追加したBitbltマクロ回路5のαブレンド処理回路5aにより行う。
【0024】
図4に、静止画のαブレンド処理のフローチャートを示す。このフローは、静止画像が更新された時にのみ実行する。CPUインターフェース1から、αブレンド処理の対象となる、2つの静止画像データを入力し(ST11,12)、フレームバッファメモリ8へ書き込む(ST14)。
【0025】
次に、α値データをCPUインターフェース1から(ST13)、フレームバッファメモリ8へ書き込む(ST14)。フレームバッファメモリ8へ書き込まれた2つの画像データと、α値データは、Bitbltマクロ回路5によって、読み出され(ST15,16,17)、本発明によって設けられたαブレンド処理回路5aにより、αブレンド処理される(ST18)。その結果出力されたαブレンド処理後の画像を、再び、フレームバッファメモリ8へ書き込む(ST19)。
【0026】
このαブレンド処理後の画像を、最後にDisplayマクロ回路6が読み出して(ST20)、表示画像出力(RGB出力)する(ST21)。静止画像が更新されない場合は、フレームバッファメモリ8上のαブレンド処理後の画像を、Displayマクロ回路6がリードして表示画像出力(RGB出力)する。静止画像が更新されるまで、このフローを繰り返す。
【0027】
以上の表示画像が、動画像の場合と静止画像の場合とのαブレンド処理のフローの切り替えは、CPUで判別し制御する。ここで、静止画像のαブレンド処理のフローが、動画像のαブレンド処理のフローより、フレームバッファメモリ・アクセス量が増えているが、静止画像のαブレンド処理は、次の静止画像が更新されるまでの間に、行われれば問題ない。実際には、このαブレンド処理が行われるのは、画像表示の為のフレームバッファメモリ・アクセスが破綻しないように表示のブランク期間、もしくは、バックグランドデータを表示している時のように、画像データ量が少ない時に処理されるので問題ない。
【0028】
以上のように、表示画像データが動画像の場合は、従来のαブレンド処理と同様に、αブレンド処理を行う2つの画像と、α値データを、Displayマクロ回路6がフレームバッファメモリ8から読み出し、Displayマクロ回路6でαブレンド処理を行い、表示画像データ(RGBデータ)を出力する。
【0029】
表示画像データが静止画像の場合は、静止画像が更新された時にだけ、αブレンド処理を行う。2つの画像と、α値データを、Bitbltマクロ回路5がフレームバッファメモリ8から読み出し、Bitbltマクロ回路5でαブレンド処理を行い、その結果のαブレンド処理後の画像データを、フレームバッファメモリ8へ書き込み、Displayマクロ回路6がフレームバッファメモリ8から、αブレンド後の画像データを読み出し、表示画像データ(RGBデータ)を出力する。
【0030】
以上のことにより、画像が更新された時のみ、αブレンド処理が行われる為、従来の常に毎フレームでαブレンド処理を行っていた場合に比べ、α値データをフレームバッファメモリから読み込む時間を削減し、フレームバッファメモリ・アクセス時間の制約による表示画像データの縮小を、回避できるという効果が得られる。
【0031】
さらに本発明によるαブレンド処理では、以下の条件の場合、従来のαブレンド処理に比べ、3倍の画像データを表示できる。
1)静止画像のαブレンド処理による表示である。
2)α値データは、ピクセルデータ毎にフレームバッファメモリに格納されている。
3)α値データは、8ビットである(これ以上のビット数の場合、更に効率化できる)。
4)αブレンド処理を行う画像データは、8bpp(bits per pixel)である。
5)αブレンド処理を行う2つの画像データが表示画面上で完全に重なる。
【0032】
本発明で3倍の画像データを表示できる理由は、従来のαブレンド処理では、2つの画像データとα値データ(上記条件の場合、α値データのデータ量は、1つの画像データと同じになる。)をフレームバッファメモリから読み出す必要があったが、上記条件の場合、本発明では、1つの画像データ分の画像データをフレームバッファメモリから読み出すだけでよい為、フレームバッファメモリのアクセス時間を3分の1に削減できるからである。
【0033】
3倍の画像データ量を表示できることの効果としては、
1)同じ表示を行うのに3分の1のスピードでのメモリアクセスで済む。このことにより、低速の安価なメモリが使用可能である。
2)従来と同等の高速メモリを使用すれば、約3倍の画像データ表示が可能となり、合成画面数の増加、および画面サイズの拡大ができる。
【0034】
また、動画像と静止画像で、αブレンド処理のフローを切り替えることによって、動画像については、従来の処理速度を保証できる。静止画像のαブレンド処理のフローが、動画像のαブレンド処理のフローより、フレームバッファメモリ・アクセス量が増えている点について、例えば、静止画像が1秒間しかなかった場合、1秒間に30フレームの表示を行う内、始めの1フレームだけ、静止画像のαブレンド処理フローを行えばよいので、毎フレームαブレンド処理を行わなければならない従来のαブレンド処理、すなわち動画像のαブレンド処理フローを行うより、約3分の1になるので、問題ない。
【0035】
具体的には、上記の本発明で3倍の画像データを表示できる条件の場合、本発明の静止画像のαブレンド処理フローだと、画像データ1つ分のデータを1とすると、1フレーム目は、αブレンド処理対象の2つの画像データ+α値データ+αブレンド処理後のデータのフレームバッファメモリへの書き込み+αブレンド処理後のデータのフレームバッファメモリからの読み出しで5になり、2フレーム以降は、αブレンド処理後のデータのフレームバッファメモリからの読み出しだけで1になる。
【0036】
よって、
5×1+1×(30−1)=34
となる。
【0037】
これに対し、従来のαブレンド処理である、動画像のαブレンド処理フローだと、
30×3=90
となる。
【0038】
よって、本発明の静止画像のαブレンド処理フローは、従来のαブレンド処理に対して、
(34/90)×100
で、約37.8%のフレームバッファアクセス量になる。
【0039】
次に、本発明の他の実施の形態として、その基本構成は上記実施の形態と同様であるが、Bitbltマクロ回路5のαブレンド処理回路を、テクスチャマッピング回路4に内蔵することで、同様の効果を得られる。テクスチャマッピング回路4は、モデリングされた物体の表面に柄や模様を張り付ける回路である。この構成の場合、静止画像を表示する場合は、テクスチャマッピング回路4に内蔵したαブレンド処理回路で、αブレンド処理を行う。テクスチャマッピング回路4でαブレンド処理を行う場合は、ソース画像を2つ読み込む必要があるが、矩形以外の図形でもαブレンド処理が可能となる。
【0040】
以上のことから、Bitbltマクロ回路5、テクスチャマッピング回路4、Displayマクロ回路6のαブレンド処理回路を使用して、表示画像の内容により、以下の組み合わせとすることができる。
【0041】
1)矩形以外の静止画像と、矩形の静止画像および動画像のαブレンド処理を行う表示システムの場合。
【0042】
Bitbltマクロ回路とテクスチャマッピング回路とDisplayマクロ回路のαブレンド処理回路を、全て使用する。矩形の静止画像のαブレンド処理は、Bitbltマクロ回路に内蔵したαブレンド処理回路を使用し、矩形以外の静止画像のαブレンド処理は、テクスチャマッピング回路に内蔵したαブレンド処理回路を使用する。動画像のαブレンド処理は、Displayマクロ回路に内蔵したαブレンド処理回路を使用することで、テクスチャマッピング画像に対してαブレンド処理を行う場合以外は、Bitbltマクロ回路とDisplayマクロ回路にαブレンド処理回路を入れた構成と同様であるが、さらにフレームバッファメモリへのアクセス量を減少することが可能となる。
【0043】
2)矩形の動画像と静止画像のαブレンド処理が多い表示システムの場合。
【0044】
Bitbltマクロ回路とDisplayマクロ回路のαブレンド処理回路を使用する。矩形の静止画像のαブレンド処理は、Bitbltマクロ回路に内蔵したαブレンド処理回路を使用し、矩形以外の静止画像のαブレンド処理は、Displayマクロ回路に内蔵したαブレンド処理回路を使用、動画像のαブレンド処理は、Displayマクロ回路に内蔵したαブレンド処理回路を使用する。
【0045】
3)動画像と静止画像のαブレンド処理が多い表示システムの場合。
【0046】
Displayマクロ回路とテクスチャマッピング回路のαブレンド処理回路を使用する。静止画像のαブレンド処理は、テクスチャマッピング回路に内蔵したαブレンド処理回路を使用し、動画像のαブレンド処理は、Displayマクロ回路に内蔵したαブレンド処理回路を使用する。
【0047】
4)矩形の静止画像のαブレンド処理が多く、動画像のαブレンド処理が少ない表示システムの場合。
【0048】
Bitbltマクロ回路のαブレンド処理回路のみ使用する。全てのαブレンド処理は、Bitbltマクロ回路に内蔵したαブレンド処理回路を使用する。
【0049】
5)静止画像のαブレンド処理が多い表示システムの場合。
【0050】
Bitbltマクロ回路とテクスチャマッピング回路のαブレンド処理回路を使用する。矩形の静止画像のαブレンド処理は、Bitbltマクロ回路に内蔵したαブレンド処理回路を使用し、矩形以外の静止画像のαブレンド処理は、テクスチャマッピング回路に内蔵したαブレンド処理回路を使用する。
【0051】
【発明の効果】
以上説明したように、本発明は、表示画像データが更新された場合だけ、αブレンド処理が行われるようにしているので、従来の毎フレームαブレンド処理をしていた半透明グラフィックス処理装置に比べて、フレームバッファメモリ・アクセス量が減少する。
【0052】
またビットブロック転送回路のαブレンド処理回路は、αブレンド処理の処理時間を、矩形領域画像データ転送処理時間と同等にすることで、αブレンド処理以外の回路構成を変更することなく、ビットブロック転送回路にαブレンド処理回路を内蔵できる。
【図面の簡単な説明】
【図1】本発明の一実施形態の半透明画像処理装置のブロック図
【図2】αブレンド処理の概念説明図
【図3】動画のαブレンド処理のフローチャート
【図4】静止画のαブレンド処理のフローチャート
【図5】従来の半透明グラフィックス処理装置の回路構成図
【図6】従来の半透明グラフィックス処理装置を一般化した概略構成図
【符号の説明】
1 CPUインターフェース
2 VIDEOインターフェース
3 DDA(digital differential analysis)回路
4 テクスチャマッピング(Texture mapping)回路
5 Bitblt(ビットブロック転送)回路
5a αブレンド処理回路
6 Displayマクロ回路
6a αブレンド処理回路
7 メモリーインターフェース
8 フレームバッファメモリ

Claims (6)

  1. グラフィックスの半透明処理装置において、
    表示画像が静止画か動画かを判別し、判別信号を出力する判別手段と、
    半透明処理すべき2つの画像データと、それらの各ピクセルのブレンド比率データとを格納したビデオメモリと、
    前記判別信号が静止画像を示す場合、静止画像が更新されるときのみ、前記ビデオメモリに格納されている2つの画像データの表示が重なる部分の各ピクセルデータの色値を前記ブレンド比率でブレンドし、1つの半透明画像データを作成して、再び前記ビデオメモリに格納する静止画半透明処理回路と、
    前記判別信号が動画像を示す場合、前記ビデオメモリに格納されている2つの画像データの表示が重なる部分の各ピクセルデータの色値を前記ブレンド比率でブレンドし、1つの半透明画像データを作成し、前記判別信号が静止画像を示す場合、前記ビデオメモリに格納された画像データを毎フレーム読み出して出力する動画半透明処理回路とを備えることを特徴とする半透明画像処理装置。
  2. 前記静止画半透明処理回路は、画像データのビットブロック転送回路に設けられ、
    前記動画半透明処理回路は、表示画像出力制御回路に設けられることを特徴とする請求項1記載の半透明画像処理装置。
  3. 前記ビットブロック転送回路の静止画半透明処理回路は、半透明処理の処理時間が、矩形領域画像データ転送処理時間と同等であることを特徴とする請求項2記載の半透明画像処理装置。
  4. 前記静止画半透明処理回路は、画像データのテクスチャマッピング回路に設けられ、
    前記動画半透明処理回路は、表示画像出力制御回路に設けられることを特徴とする請求項1記載の半透明画像処理装置。
  5. グラフィックスの半透明処理方法において、
    表示画像が静止画か動画かを判別するステップと、
    半透明処理すべき2つの画像データと、それらの各ピクセルのブレンド比率データとをビデオメモリに格納するステップと、
    静止画像の場合、静止画像が更新されるときのみ、前記ビデオメモリに格納されている2つの画像データの表示が重なる部分の各ピクセルデータの色値を前記ブレンド比率でブレンドし、1つの半透明画像データを作成して、再び前記ビデオメモリに格納するステップと、
    動画像の場合、前記ビデオメモリに格納されている2つの画像データの表示が重なる部分の各ピクセルデータの色値を前記ブレンド比率でブレンドし、1つの半透明画像データを作成し、静止画像の場合、前記ビデオメモリに格納された画像データを毎フレーム読み出して出力するステップとを含むことを特徴とする半透明画像処理方法。
  6. 前記静止画半透明処理は、画像データのビットブロック転送回路にて、矩形領域画像データ転送処理時間と同等の処理時間で処理され、
    前記動画半透明処理は、表示画像出力制御回路にて処理されることを特徴とする請求項5記載の半透明画像処理方法。
JP2000370604A 2000-12-05 2000-12-05 半透明画像処理装置及び方法 Expired - Lifetime JP3548521B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000370604A JP3548521B2 (ja) 2000-12-05 2000-12-05 半透明画像処理装置及び方法
DE10159357A DE10159357B4 (de) 2000-12-05 2001-12-04 Vorrichtung zum Ausführen einer transparenten Verarbeitung von Stand- und Bewegtbildern und Verfahren zur Durchführung
US10/010,836 US6784897B2 (en) 2000-12-05 2001-12-05 Apparatus for carrying out translucent-processing to still and moving pictures and method of doing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000370604A JP3548521B2 (ja) 2000-12-05 2000-12-05 半透明画像処理装置及び方法

Publications (2)

Publication Number Publication Date
JP2002175069A JP2002175069A (ja) 2002-06-21
JP3548521B2 true JP3548521B2 (ja) 2004-07-28

Family

ID=18840468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000370604A Expired - Lifetime JP3548521B2 (ja) 2000-12-05 2000-12-05 半透明画像処理装置及び方法

Country Status (3)

Country Link
US (1) US6784897B2 (ja)
JP (1) JP3548521B2 (ja)
DE (1) DE10159357B4 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176870B2 (en) * 2001-12-27 2007-02-13 Renesas Technology Corp. Display drive control circuit
US20050280623A1 (en) 2000-12-18 2005-12-22 Renesas Technology Corp. Display control device and mobile electronic apparatus
JP3838900B2 (ja) * 2001-11-02 2006-10-25 Necエレクトロニクス株式会社 多画面表示装置とその表示方法
JP2004004796A (ja) * 2002-04-25 2004-01-08 Matsushita Electric Ind Co Ltd 画像処理装置
US6828542B2 (en) 2002-06-07 2004-12-07 Brion Technologies, Inc. System and method for lithography process monitoring and control
US7681112B1 (en) 2003-05-30 2010-03-16 Adobe Systems Incorporated Embedded reuse meta information
KR101130413B1 (ko) * 2003-06-19 2012-03-27 소니 에릭슨 모빌 커뮤니케이션즈 에이비 미디어 스트림 믹싱
JP2005107780A (ja) * 2003-09-30 2005-04-21 Sony Corp 画像混合方法および混合画像データ生成装置
US8134561B2 (en) 2004-04-16 2012-03-13 Apple Inc. System for optimizing graphics operations
US8704837B2 (en) * 2004-04-16 2014-04-22 Apple Inc. High-level program interface for graphics operations
US7847800B2 (en) * 2004-04-16 2010-12-07 Apple Inc. System for emulating graphics operations
US7248265B2 (en) 2004-04-16 2007-07-24 Apple Inc. System and method for processing graphics operations with graphics processing unit
US7231632B2 (en) * 2004-04-16 2007-06-12 Apple Computer, Inc. System for reducing the number of programs necessary to render an image
US8130237B2 (en) * 2004-06-24 2012-03-06 Apple Inc. Resolution independent user interface design
US8068103B2 (en) * 2004-06-24 2011-11-29 Apple Inc. User-interface design
US8566732B2 (en) 2004-06-25 2013-10-22 Apple Inc. Synchronization of widgets and dashboards
US8302020B2 (en) 2004-06-25 2012-10-30 Apple Inc. Widget authoring and editing environment
US8453065B2 (en) 2004-06-25 2013-05-28 Apple Inc. Preview and installation of user interface elements in a display environment
US20050285866A1 (en) * 2004-06-25 2005-12-29 Apple Computer, Inc. Display-wide visual effects for a windowing system using a programmable graphics processing unit
US7490295B2 (en) * 2004-06-25 2009-02-10 Apple Inc. Layer for accessing user interface elements
US8239749B2 (en) 2004-06-25 2012-08-07 Apple Inc. Procedurally expressing graphic objects for web pages
US7761800B2 (en) * 2004-06-25 2010-07-20 Apple Inc. Unified interest layer for user interface
US7652678B2 (en) * 2004-06-25 2010-01-26 Apple Inc. Partial display updates in a windowing system using a programmable graphics processing unit
US7546543B2 (en) * 2004-06-25 2009-06-09 Apple Inc. Widget authoring and editing environment
KR100652705B1 (ko) * 2004-12-30 2006-12-01 엘지전자 주식회사 이동 통신 단말기의 영상 화질 개선 장치 및 그 방법
US8140975B2 (en) 2005-01-07 2012-03-20 Apple Inc. Slide show navigation
US8543931B2 (en) 2005-06-07 2013-09-24 Apple Inc. Preview including theme based installation of user interface elements in a display environment
US8543824B2 (en) 2005-10-27 2013-09-24 Apple Inc. Safe distribution and use of content
US7743336B2 (en) 2005-10-27 2010-06-22 Apple Inc. Widget security
US9104294B2 (en) 2005-10-27 2015-08-11 Apple Inc. Linked widgets
US7752556B2 (en) 2005-10-27 2010-07-06 Apple Inc. Workflow widgets
US7954064B2 (en) 2005-10-27 2011-05-31 Apple Inc. Multiple dashboards
US7707514B2 (en) * 2005-11-18 2010-04-27 Apple Inc. Management of user interface elements in a display environment
JP2007156525A (ja) * 2005-11-30 2007-06-21 Matsushita Electric Ind Co Ltd 描画処理装置及び画像処理方法
JP2007258873A (ja) * 2006-03-22 2007-10-04 Toshiba Corp 再生装置および再生方法
JP4625781B2 (ja) * 2006-03-22 2011-02-02 株式会社東芝 再生装置
US8155682B2 (en) * 2006-05-05 2012-04-10 Research In Motion Limited Handheld electronic device including automatic mobile phone number management, and associated method
US8869027B2 (en) 2006-08-04 2014-10-21 Apple Inc. Management and generation of dashboards
US20080168367A1 (en) * 2007-01-07 2008-07-10 Chaudhri Imran A Dashboards, Widgets and Devices
WO2008139730A1 (ja) * 2007-05-08 2008-11-20 Panasonic Corporation 表示装置
US8954871B2 (en) 2007-07-18 2015-02-10 Apple Inc. User-centric widgets and dashboards
US8667415B2 (en) 2007-08-06 2014-03-04 Apple Inc. Web widgets
JP4964057B2 (ja) * 2007-08-08 2012-06-27 株式会社コナミデジタルエンタテインメント ゲーム装置、ゲーム装置の制御方法及びプログラム
US8156467B2 (en) * 2007-08-27 2012-04-10 Adobe Systems Incorporated Reusing components in a running application
US8176466B2 (en) 2007-10-01 2012-05-08 Adobe Systems Incorporated System and method for generating an application fragment
US9619304B2 (en) 2008-02-05 2017-04-11 Adobe Systems Incorporated Automatic connections between application components
US8656293B1 (en) 2008-07-29 2014-02-18 Adobe Systems Incorporated Configuring mobile devices
JP5523035B2 (ja) * 2009-09-18 2014-06-18 パナソニック株式会社 画像処理装置、及び画像処理方法
US8711170B2 (en) 2011-02-14 2014-04-29 Apple Inc. Edge alphas for image translation
US11350042B2 (en) 2020-04-08 2022-05-31 Gopro, Inc. Field variable tone mapping for 360 content

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0349012A (ja) 1989-07-17 1991-03-01 Nec Kansai Ltd 磁気ヘッドの製造方法
JPH05228246A (ja) 1992-02-24 1993-09-07 Sophia Co Ltd パチンコ機
US5649173A (en) 1995-03-06 1997-07-15 Seiko Epson Corporation Hardware architecture for image generation and manipulation
US6016150A (en) * 1995-08-04 2000-01-18 Microsoft Corporation Sprite compositor and method for performing lighting and shading operations using a compositor to combine factored image layers
DE69717409T2 (de) * 1996-08-21 2003-08-14 Konami Co Verfahren, anordnung und aufzeichnungsmedium zur befehlseingabe
US6016151A (en) * 1997-09-12 2000-01-18 Neomagic Corp. 3D triangle rendering by texture hardware and color software using simultaneous triangle-walking and interpolation for parallel operation
US6144365A (en) * 1998-04-15 2000-11-07 S3 Incorporated System and method for performing blending using an over sampling buffer
JP3049012B2 (ja) 1998-06-29 2000-06-05 日本電気アイシーマイコンシステム株式会社 2dグラフィックス処理装置および2dグラフィックス処理方法

Also Published As

Publication number Publication date
DE10159357B4 (de) 2006-11-02
JP2002175069A (ja) 2002-06-21
DE10159357A1 (de) 2002-06-27
US6784897B2 (en) 2004-08-31
US20020067418A1 (en) 2002-06-06

Similar Documents

Publication Publication Date Title
JP3548521B2 (ja) 半透明画像処理装置及び方法
JP3240821B2 (ja) 高機能画像メモリlsi及びそれを用いた表示装置
JP2637920B2 (ja) コンピュータ・グラフィック・システム及びフレーム・バッファ使用方法
JP4234217B2 (ja) サイズ変更ビットブロック転送処理の一部として透過イネーブルビットの埋込みを行うシステム、装置および方法
US6924808B2 (en) Area pattern processing of pixels
US6987518B2 (en) Graphics and video integration with alpha and video blending
US20030218614A1 (en) Dynamically adjusting sample density in a graphics system
WO2003046836A1 (en) Image processing apparatus and constituent parts thereof, rendering method
US7516259B2 (en) Combined engine for video and graphics processing
US7629982B1 (en) Optimized alpha blend for anti-aliased render
JP2004280125A (ja) ビデオ/グラフィックメモリシステム
US6532018B1 (en) Combined floating-point logic core and frame buffer
JPH10207446A (ja) プログラマブル表示装置
US7554554B2 (en) Rendering apparatus
JP3770121B2 (ja) 画像処理装置
US20110025917A1 (en) Video processing device
JPH04174497A (ja) 表示制御装置
JPH1069548A (ja) コンピュータ・グラフィックス・システム
WO2014087541A1 (ja) 図形描画装置
JP3838900B2 (ja) 多画面表示装置とその表示方法
US6061047A (en) Method and apparatus for clipping text
JP3603792B2 (ja) 画像メモリlsi及びそれを用いた画像表示装置
JP3652586B2 (ja) 画像描画システム
JPS61296385A (ja) 記憶装置
US20030169268A1 (en) System and method for performing font operations when background color is transparent

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040416

R150 Certificate of patent or registration of utility model

Ref document number: 3548521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term