JP3537738B2 - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP3537738B2 JP3537738B2 JP2000184138A JP2000184138A JP3537738B2 JP 3537738 B2 JP3537738 B2 JP 3537738B2 JP 2000184138 A JP2000184138 A JP 2000184138A JP 2000184138 A JP2000184138 A JP 2000184138A JP 3537738 B2 JP3537738 B2 JP 3537738B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- complex
- frequency
- clock
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000011084 recovery Methods 0.000 title claims description 52
- 239000000284 extract Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 7
- 238000009499 grossing Methods 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronizing For Television (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、特にＶＳＢ復調方
式を用いたディジタルテレビジョン放送において、受信
装置に設けられるクロック再生回路に関する。
式を用いたディジタルテレビジョン放送において、受信
装置に設けられるクロック再生回路に関する。
【０００２】
【従来の技術】従来のクロック再生回路としては、例え
ば“VSB modulation used for terrestrial and cable
broadcasts, IEEE Trans. Consumer Electronics,Vol.
41,No.3,pp.367-381,Aug.1995.”に記載されたものが知
られている。
ば“VSB modulation used for terrestrial and cable
broadcasts, IEEE Trans. Consumer Electronics,Vol.
41,No.3,pp.367-381,Aug.1995.”に記載されたものが知
られている。
【０００３】図１１に、上記従来のクロック再生回路の
構成を示す。このクロック再生回路において、Ａ／Ｄ変
換器２５はベースバンドに変換されたＶＳＢ信号を入力
し、同期クロックを用いてデジタルデータに変換する。
コーリレションフィルタ（Correlation Filter）２６は
入力されたデータ系列に対して、一定長のデータ区切り
を検出する。セグメント積分器（Segment Integrator）
２７はコーリレションフィルタ２８の出力データを入力
し、８３２シンボルごとに積分を行う。同期検出器（Se
gment detector）２８は、８３２シンボルごとに存在す
るセグメント同期データを検出する。位相誤差検出器
（Phase Detector）２９は、セグメント同期データを用
いて位相誤差を検出し、位相誤差信号を出力する。ルー
プフィルタ３０は位相誤差信号を平滑化し、基準クロッ
ク発生器（VCXO) ３１を制御する。基準クロック発生器
３１は水晶を発振源に用いた電圧制御発振器で構成さ
れ、位相誤差データに基づいて制御されて同期クロック
（基準クロック）を生成し、Ａ／Ｄ変換器２５に与え
る。
構成を示す。このクロック再生回路において、Ａ／Ｄ変
換器２５はベースバンドに変換されたＶＳＢ信号を入力
し、同期クロックを用いてデジタルデータに変換する。
コーリレションフィルタ（Correlation Filter）２６は
入力されたデータ系列に対して、一定長のデータ区切り
を検出する。セグメント積分器（Segment Integrator）
２７はコーリレションフィルタ２８の出力データを入力
し、８３２シンボルごとに積分を行う。同期検出器（Se
gment detector）２８は、８３２シンボルごとに存在す
るセグメント同期データを検出する。位相誤差検出器
（Phase Detector）２９は、セグメント同期データを用
いて位相誤差を検出し、位相誤差信号を出力する。ルー
プフィルタ３０は位相誤差信号を平滑化し、基準クロッ
ク発生器（VCXO) ３１を制御する。基準クロック発生器
３１は水晶を発振源に用いた電圧制御発振器で構成さ
れ、位相誤差データに基づいて制御されて同期クロック
（基準クロック）を生成し、Ａ／Ｄ変換器２５に与え
る。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のクロック再生回路においては、８３２シンボ
ルごとに存在するセグメント同期データを用い、受信さ
れたＶＳＢ信号のシンボルクロックと受信装置の基準ク
ロックとの位相誤差を検出していた。このため、受信信
号が時間的に変動しているときには、高速追従ができな
くなるという課題があった。
うな従来のクロック再生回路においては、８３２シンボ
ルごとに存在するセグメント同期データを用い、受信さ
れたＶＳＢ信号のシンボルクロックと受信装置の基準ク
ロックとの位相誤差を検出していた。このため、受信信
号が時間的に変動しているときには、高速追従ができな
くなるという課題があった。
【０００５】また低Ｃ／Ｎ受信時や、マルチパス歪みの
影響を受けた場合、セグメント同期データが歪んでしま
い、正しい位相誤差の検出ができなくってしまう。この
場合正確なクロック信号が再生できなくなるという課題
があった。
影響を受けた場合、セグメント同期データが歪んでしま
い、正しい位相誤差の検出ができなくってしまう。この
場合正確なクロック信号が再生できなくなるという課題
があった。
【０００６】本発明は、このような従来の問題点に鑑み
てなされたものであって、従来のクロック再生回路で問
題となる上記課題を考慮し、毎シンボルごとに位相誤差
の検出を行うことにより、受信信号が時間的に変動して
いるときでも高速に追従できるクロック再生回路を実現
することを目的とする。また、位相誤差検出に周波数領
域での処理を行うことにより、低Ｃ／Ｎ受信時やマルチ
パス歪みを受けた受信時にも、正確なクロック再生を行
うことのできるクロック再生回路を実現することを更な
る目的とする。
てなされたものであって、従来のクロック再生回路で問
題となる上記課題を考慮し、毎シンボルごとに位相誤差
の検出を行うことにより、受信信号が時間的に変動して
いるときでも高速に追従できるクロック再生回路を実現
することを目的とする。また、位相誤差検出に周波数領
域での処理を行うことにより、低Ｃ／Ｎ受信時やマルチ
パス歪みを受けた受信時にも、正確なクロック再生を行
うことのできるクロック再生回路を実現することを更な
る目的とする。
【０００７】
【０００８】
【課題を解決するための手段】本願の請求項１の発明
は、ＶＳＢ復調方式を用いたディジタル放送において、
受信装置に設けられるクロック再生回路であって、受信
シンボルのシンボルレートをｆｓとするとき、ベースバ
ンドに変換されたＶＳＢ信号の同相成分からｆｓ／２の
周波数成分の信号を抽出する第１のバンドパスフィルタ
と、前記ＶＳＢ信号の直交成分からｆｓ／２の周波数成
分の信号を抽出する第２のバンドパスフィルタと、ベー
スバンドに変換されたＶＳＢ信号の同相成分からパイロ
ット信号を抽出する第１のローパスフィルタと、ベース
バンドに変換されたＶＳＢ信号の直交成分からパイロッ
ト信号を抽出する第２のローパスフィルタと、前記第１
及び第２のバンドパスフィルタの出力信号を第１の複素
信号とし、前記第１及び第２のローパスフィルタの出力
信号を第２の複素信号とするとき、前記第１の複素信号
を前記第２の複素信号で複素除算する第１の複素演算器
と、前記第１の複素演算器の出力信号の同相成分からｆ
ｓ／２の周波数成分の信号を抽出する第３のバンドパス
フィルタと、前記第１の複素演算器の出力信号の直交成
分からｆｓ／２の周波数成分の信号を抽出する第４のバ
ンドパスフィルタと、前記第３及び第４のバンドパスフ
ィルタの出力信号を第３の複素信号とするとき、前記第
３の複素信号を二乗する第２の複素演算器と、前記第２
の複素演算器の出力信号からｆｓの周波数を有する同相
成分の信号を取り出す第１のフィルタと、前記第２の複
素演算器の出力信号からｆｓの周波数を有する直交成分
の信号を取り出す第２のフィルタと、前記第１及び第２
のフィルタの出力信号を第４の複素信号とするとき、前
記第４の複素信号に含まれる受信シンボルクロックと基
準クロックとの位相誤差を検出する位相誤差検出器と、
前記位相誤差検出器の出力する位相誤差信号を平滑化す
るループフィルタと、を具備することを特徴とするもの
である。
は、ＶＳＢ復調方式を用いたディジタル放送において、
受信装置に設けられるクロック再生回路であって、受信
シンボルのシンボルレートをｆｓとするとき、ベースバ
ンドに変換されたＶＳＢ信号の同相成分からｆｓ／２の
周波数成分の信号を抽出する第１のバンドパスフィルタ
と、前記ＶＳＢ信号の直交成分からｆｓ／２の周波数成
分の信号を抽出する第２のバンドパスフィルタと、ベー
スバンドに変換されたＶＳＢ信号の同相成分からパイロ
ット信号を抽出する第１のローパスフィルタと、ベース
バンドに変換されたＶＳＢ信号の直交成分からパイロッ
ト信号を抽出する第２のローパスフィルタと、前記第１
及び第２のバンドパスフィルタの出力信号を第１の複素
信号とし、前記第１及び第２のローパスフィルタの出力
信号を第２の複素信号とするとき、前記第１の複素信号
を前記第２の複素信号で複素除算する第１の複素演算器
と、前記第１の複素演算器の出力信号の同相成分からｆ
ｓ／２の周波数成分の信号を抽出する第３のバンドパス
フィルタと、前記第１の複素演算器の出力信号の直交成
分からｆｓ／２の周波数成分の信号を抽出する第４のバ
ンドパスフィルタと、前記第３及び第４のバンドパスフ
ィルタの出力信号を第３の複素信号とするとき、前記第
３の複素信号を二乗する第２の複素演算器と、前記第２
の複素演算器の出力信号からｆｓの周波数を有する同相
成分の信号を取り出す第１のフィルタと、前記第２の複
素演算器の出力信号からｆｓの周波数を有する直交成分
の信号を取り出す第２のフィルタと、前記第１及び第２
のフィルタの出力信号を第４の複素信号とするとき、前
記第４の複素信号に含まれる受信シンボルクロックと基
準クロックとの位相誤差を検出する位相誤差検出器と、
前記位相誤差検出器の出力する位相誤差信号を平滑化す
るループフィルタと、を具備することを特徴とするもの
である。
【０００９】
【００１０】本願の請求項２の発明は、ＶＳＢ復調方式
を用いたディジタル放送において、受信装置に設けられ
るクロック再生回路であって、受信シンボルのシンボル
レートをｆｓとするとき、ベースバンドに変換されたＶ
ＳＢ信号の同相成分からｆｓ／２の周波数成分の信号を
抽出する第１のバンドパスフィルタと、前記ＶＳＢ信号
の直交成分からｆｓ／２の周波数成分の信号を抽出する
第２のバンドパスフィルタと、ベースバンドに変換され
たＶＳＢ信号の同相成分からパイロット信号を抽出する
第１のローパスフィルタと、ベースバンドに変換された
ＶＳＢ信号の直交成分からパイロット信号を抽出する第
２のローパスフィルタと、前記第１及び第２のバンドパ
スフィルタの出力信号を第１の複素信号とし、前記第１
及び第２のローパスフィルタの出力信号を第２の複素信
号とするとき、前記第１の複素信号を前記第２の複素信
号で複素除算する第１の複素演算器と、前記第１の複素
演算器の出力信号の同相成分からｆｓ／２の周波数成分
の信号を抽出する第３のバンドパスフィルタと、前記第
１の複素演算器の出力信号の直交成分からｆｓ／２の周
波数成分の信号を抽出する第４のバンドパスフィルタ
と、複素平面における基準クロックの周波数をｆｓ’と
するとき、第４の複素信号としてｆｓ’／２の周波数を
有する基準クロックを出力する基準クロック発生器と、
前記第３及び第４のバンドパスフィルタの出力信号を第
３の複素信号とするとき、前記第３の複素信号を前記第
４の複素信号で複素除算する第２の複素演算器と、前記
第２の複素演算器の出力信号から（ｆｓ−ｆｓ’）／２
の周波数を有する同相成分のみを取り出す第３のローパ
スフィルタと、前記第２の複素演算器の出力信号から
（ｆｓ−ｆｓ’）／２の周波数を有する直交成分のみを
取り出す第４のローパスフィルタと、前記第３及び第４
のローパスフィルタの出力信号を第５の複素信号とする
とき、前記第５の複素信号の周波数をシンボルクロック
の周波数誤差として出力し、前記第５の複素信号の位相
をシンボルクロックの位相誤差として出力する位相誤差
検出器と、前記位相誤差検出器の出力する位相誤差信号
を平滑化するループフィルタと、を具備することを特徴
とするものである。
を用いたディジタル放送において、受信装置に設けられ
るクロック再生回路であって、受信シンボルのシンボル
レートをｆｓとするとき、ベースバンドに変換されたＶ
ＳＢ信号の同相成分からｆｓ／２の周波数成分の信号を
抽出する第１のバンドパスフィルタと、前記ＶＳＢ信号
の直交成分からｆｓ／２の周波数成分の信号を抽出する
第２のバンドパスフィルタと、ベースバンドに変換され
たＶＳＢ信号の同相成分からパイロット信号を抽出する
第１のローパスフィルタと、ベースバンドに変換された
ＶＳＢ信号の直交成分からパイロット信号を抽出する第
２のローパスフィルタと、前記第１及び第２のバンドパ
スフィルタの出力信号を第１の複素信号とし、前記第１
及び第２のローパスフィルタの出力信号を第２の複素信
号とするとき、前記第１の複素信号を前記第２の複素信
号で複素除算する第１の複素演算器と、前記第１の複素
演算器の出力信号の同相成分からｆｓ／２の周波数成分
の信号を抽出する第３のバンドパスフィルタと、前記第
１の複素演算器の出力信号の直交成分からｆｓ／２の周
波数成分の信号を抽出する第４のバンドパスフィルタ
と、複素平面における基準クロックの周波数をｆｓ’と
するとき、第４の複素信号としてｆｓ’／２の周波数を
有する基準クロックを出力する基準クロック発生器と、
前記第３及び第４のバンドパスフィルタの出力信号を第
３の複素信号とするとき、前記第３の複素信号を前記第
４の複素信号で複素除算する第２の複素演算器と、前記
第２の複素演算器の出力信号から（ｆｓ−ｆｓ’）／２
の周波数を有する同相成分のみを取り出す第３のローパ
スフィルタと、前記第２の複素演算器の出力信号から
（ｆｓ−ｆｓ’）／２の周波数を有する直交成分のみを
取り出す第４のローパスフィルタと、前記第３及び第４
のローパスフィルタの出力信号を第５の複素信号とする
とき、前記第５の複素信号の周波数をシンボルクロック
の周波数誤差として出力し、前記第５の複素信号の位相
をシンボルクロックの位相誤差として出力する位相誤差
検出器と、前記位相誤差検出器の出力する位相誤差信号
を平滑化するループフィルタと、を具備することを特徴
とするものである。
【００１１】本願の請求項３の発明は、請求項２のクロ
ック再生回路において、前記基準クロック発生器は、Ｉ
軸、Ｑ軸からなる複素平面において、２ｆｓ’のクロッ
ク周波数で位相差がπ／４異なる（Ｉ，Ｑ）信号を順次
に出力することを特徴とするものである。
ック再生回路において、前記基準クロック発生器は、Ｉ
軸、Ｑ軸からなる複素平面において、２ｆｓ’のクロッ
ク周波数で位相差がπ／４異なる（Ｉ，Ｑ）信号を順次
に出力することを特徴とするものである。
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【発明の実施の形態】本発明の各実施の形態におけるク
ロック再生回路について、図面に基づいて説明する。 （実施の形態１）図１は本発明の実施の形態１における
クロック再生回路の要部構成図である。このクロック再
生回路は、第１のバンドパスフィルタ（以下、ＢＰＦと
いう）１ａ、第２のＢＰＦ１ｂ、π／４遅延器２、第１
の乗算器３ａ、第２の乗算器３ｂ、加算器４、第３のＢ
ＰＦ５、位相誤差検出器６、ループフィルタ７を含んで
構成される。
ロック再生回路について、図面に基づいて説明する。 （実施の形態１）図１は本発明の実施の形態１における
クロック再生回路の要部構成図である。このクロック再
生回路は、第１のバンドパスフィルタ（以下、ＢＰＦと
いう）１ａ、第２のＢＰＦ１ｂ、π／４遅延器２、第１
の乗算器３ａ、第２の乗算器３ｂ、加算器４、第３のＢ
ＰＦ５、位相誤差検出器６、ループフィルタ７を含んで
構成される。
【００１７】シンボルクロック周波数をｆｓとすると、
第１のＢＰＦ１ａは、ベースバンドに変換されたＶＳＢ
信号の同相成分からｆｓ／２の周波数成分の信号を抽出
するバンドパスフィルタである。第２のＢＰＦ１ｂは、
ベースバンドに変換されたＶＳＢ信号の直交成分からｆ
ｓ／２の周波数成分の信号を抽出するバンドパスフィル
タである。π／４遅延器２は第２のＢＰＦ１ｂの出力信
号の位相をπ／４だけ遅延させる回路である。第１の乗
算器３ａは第１のＢＰＦ１ａの出力信号を二乗する回路
である。第２の乗算器３ｂはπ／４遅延器２の出力信号
を二乗する回路である。
第１のＢＰＦ１ａは、ベースバンドに変換されたＶＳＢ
信号の同相成分からｆｓ／２の周波数成分の信号を抽出
するバンドパスフィルタである。第２のＢＰＦ１ｂは、
ベースバンドに変換されたＶＳＢ信号の直交成分からｆ
ｓ／２の周波数成分の信号を抽出するバンドパスフィル
タである。π／４遅延器２は第２のＢＰＦ１ｂの出力信
号の位相をπ／４だけ遅延させる回路である。第１の乗
算器３ａは第１のＢＰＦ１ａの出力信号を二乗する回路
である。第２の乗算器３ｂはπ／４遅延器２の出力信号
を二乗する回路である。
【００１８】加算器４は、第１の乗算器３ａの出力信号
と第２の乗算器３ｂの出力信号とを加算する回路であ
る。第３のＢＰＦ５は加算器４の出力信号から、ｆｓ成
分を取り出し、受信したＶＳＢ信号のシンボルクロック
を得るバンドパスフィルタである。位相誤差検出器６は
受信したＶＳＢ信号のシンボルクロックと、受信装置の
基準クロックとの位相誤差を検出し、位相誤差信号を生
成する回路である。ループフィルタ７は位相誤差信号を
平滑化するフィルタである。
と第２の乗算器３ｂの出力信号とを加算する回路であ
る。第３のＢＰＦ５は加算器４の出力信号から、ｆｓ成
分を取り出し、受信したＶＳＢ信号のシンボルクロック
を得るバンドパスフィルタである。位相誤差検出器６は
受信したＶＳＢ信号のシンボルクロックと、受信装置の
基準クロックとの位相誤差を検出し、位相誤差信号を生
成する回路である。ループフィルタ７は位相誤差信号を
平滑化するフィルタである。
【００１９】このように構成されたクロック再生回路の
動作について説明する。まず、ベースバンドに変換され
たＶＳＢ信号は図５のようなスペクトルを有する。即ち
周波数のＤＣ成分にパイロット信号が存在し、ＶＳＢ信
号に含まれるシンボルクロック周波数ｆｓに対し周波数
が１／２の信号が、パイロット信号からｆｓ／２離れた
ところに存在する。図１に示す第１のＢＰＦ１ａ、第２
のＢＰＦ１ｂはｆｓ／２成分の信号を抽出する。第１の
乗算器３ａは第１のＢＰＦ１ａの出力信号を二乗する。
π／４遅延器２は第１のＢＰＦ１ｂの出力信号、即ちＱ
軸の信号をπ／４だけ遅延する。第２の乗算器３ｂは遅
延器２の出力信号を二乗する。第１の乗算器３ａ、第２
の乗算器３ｂの出力信号は周波数がｆｓの信号となる。
動作について説明する。まず、ベースバンドに変換され
たＶＳＢ信号は図５のようなスペクトルを有する。即ち
周波数のＤＣ成分にパイロット信号が存在し、ＶＳＢ信
号に含まれるシンボルクロック周波数ｆｓに対し周波数
が１／２の信号が、パイロット信号からｆｓ／２離れた
ところに存在する。図１に示す第１のＢＰＦ１ａ、第２
のＢＰＦ１ｂはｆｓ／２成分の信号を抽出する。第１の
乗算器３ａは第１のＢＰＦ１ａの出力信号を二乗する。
π／４遅延器２は第１のＢＰＦ１ｂの出力信号、即ちＱ
軸の信号をπ／４だけ遅延する。第２の乗算器３ｂは遅
延器２の出力信号を二乗する。第１の乗算器３ａ、第２
の乗算器３ｂの出力信号は周波数がｆｓの信号となる。
【００２０】加算器４は二乗された同相成分と直交成分
とを加算する。この加算信号には受信されたＶＳＢ信号
のシンボルクロックが含まれる。第３のＢＰＦ５はその
シンボルクロック成分のみを取り出す。位相誤差検出器
６は、このように得られたＶＳＢ信号のシンボルクロッ
クの位相と、受信装置の基準クロックの位相とを比較す
ることにより、位相誤差を検出する。ループフィルタ７
は位相誤差信号を平滑化する。この位相誤差信号は、例
えばＰＬＬ制御信号として図１１のＶＣＸＯ３１と同様
の基準クロック発生回路に与えられる。また図１１のよ
うなＶＣＸＯ３１が用いられない場合は、この位相誤差
信号はＡ／Ｄ変換器２５のクロック信号の位相修正に用
いられる。
とを加算する。この加算信号には受信されたＶＳＢ信号
のシンボルクロックが含まれる。第３のＢＰＦ５はその
シンボルクロック成分のみを取り出す。位相誤差検出器
６は、このように得られたＶＳＢ信号のシンボルクロッ
クの位相と、受信装置の基準クロックの位相とを比較す
ることにより、位相誤差を検出する。ループフィルタ７
は位相誤差信号を平滑化する。この位相誤差信号は、例
えばＰＬＬ制御信号として図１１のＶＣＸＯ３１と同様
の基準クロック発生回路に与えられる。また図１１のよ
うなＶＣＸＯ３１が用いられない場合は、この位相誤差
信号はＡ／Ｄ変換器２５のクロック信号の位相修正に用
いられる。
【００２１】ここで図６に示すように、位相誤差検出器
６は、第３のＢＰＦ５の出力信号、即ち受信されたＶＳ
Ｂ信号のシンボルクロックを、受信装置の基準クロック
で量子化することにより、夫々時刻における位相差を検
出することができる。
６は、第３のＢＰＦ５の出力信号、即ち受信されたＶＳ
Ｂ信号のシンボルクロックを、受信装置の基準クロック
で量子化することにより、夫々時刻における位相差を検
出することができる。
【００２２】以上のように本実施の形態の構成によれ
ば、周波数領域での処理でクロック再生を行うことがで
きる。このため、マルチパス歪などでシンボルデータが
歪んでも、ＶＳＢ信号のクロック信号の周波数は歪むこ
とがないので、より正確なクロック信号を再生すること
ができる。また、ＶＳＢ信号の同相成分と直交成分の両
方を用いているので、ベースバンドのＶＳＢ信号に搬送
波再生回路での周波数ジッタや、準同期検波のときに含
まれる搬送波の周波数ずれが等発生しても、正確なクロ
ック信号を再生することができる。
ば、周波数領域での処理でクロック再生を行うことがで
きる。このため、マルチパス歪などでシンボルデータが
歪んでも、ＶＳＢ信号のクロック信号の周波数は歪むこ
とがないので、より正確なクロック信号を再生すること
ができる。また、ＶＳＢ信号の同相成分と直交成分の両
方を用いているので、ベースバンドのＶＳＢ信号に搬送
波再生回路での周波数ジッタや、準同期検波のときに含
まれる搬送波の周波数ずれが等発生しても、正確なクロ
ック信号を再生することができる。
【００２３】なお、上記実施の形態１では、ＶＳＢ信号
の同相成分と直交成分の両方を用いていたが、どちらか
の成分のみでもクロック再生回路を実現することができ
る。
の同相成分と直交成分の両方を用いていたが、どちらか
の成分のみでもクロック再生回路を実現することができ
る。
【００２４】（実施の形態２）図２は本発明の実施の形
態２におけるクロック再生回路の要部構成図である。こ
のクロック再生回路は、第１のＢＰＦ８ａ、第２のＢＰ
Ｆ８ｂ、第１のローパスフィルタ（以下、ＬＰＦとい
う）９ａ、第２のＬＰＦ９ｂ、第１の複素演算器１０、
第３のＢＰＦ１１ａ、第４のＢＰＦ１１ｂ、第２の複素
演算器１２、第１のフィルタ１３ａ、第２のフィルタ１
３ｂ、位相誤差検出器１４、ループフィルタ７を含んで
構成される。
態２におけるクロック再生回路の要部構成図である。こ
のクロック再生回路は、第１のＢＰＦ８ａ、第２のＢＰ
Ｆ８ｂ、第１のローパスフィルタ（以下、ＬＰＦとい
う）９ａ、第２のＬＰＦ９ｂ、第１の複素演算器１０、
第３のＢＰＦ１１ａ、第４のＢＰＦ１１ｂ、第２の複素
演算器１２、第１のフィルタ１３ａ、第２のフィルタ１
３ｂ、位相誤差検出器１４、ループフィルタ７を含んで
構成される。
【００２５】シンボルクロック周波数をｆｓとすると、
第１のＢＰＦ８ａ、第２のＢＰＦ８ｂは、ベースバンド
帯のＶＳＢ信号からｆｓ／２の周波数成分を有する信号
を抽出するバンドパスフィルタである。第１のＢＰＦ８
ａの出力をＩ軸成分、第２のＢＰＦ８ｂの出力をＱ軸成
分とする信号を、第１の複素信号と呼ぶ。
第１のＢＰＦ８ａ、第２のＢＰＦ８ｂは、ベースバンド
帯のＶＳＢ信号からｆｓ／２の周波数成分を有する信号
を抽出するバンドパスフィルタである。第１のＢＰＦ８
ａの出力をＩ軸成分、第２のＢＰＦ８ｂの出力をＱ軸成
分とする信号を、第１の複素信号と呼ぶ。
【００２６】第１のＬＰＦ９ａ、第２のＬＰＦ９ｂはベ
ースバンド帯のＶＳＢ信号からパイロット信号を取り出
すローパスフィルタである。第１のＬＰＦ９ａの出力を
Ｉ軸成分、第２のＬＰＦ９ｂの出力をＱ軸成分とする信
号を、第２の複素信号と呼ぶ。第１の複素演算器１０は
第１の複素信号を第２の複素信号で複素除算する回路で
あり、複素除算器で構成される。尚、第１の複素演算器
１０は第１の複素信号に対して第２の複素信号と共役な
複素信号を複素乗算することによっても実現できる。第
３のＢＰＦ１１ａ、第４のＢＰＦ１１ｂは第１の複素演
算器１０の出力信号からｆｓ／２成分の信号を取り出す
バンドパスフィルタである。第３のＢＰＦ１１ａの出力
をＩ軸成分、第４のＢＰＦ１１ｂの出力をＱ軸成分とす
る信号を、第３の複素信号と呼ぶ。
ースバンド帯のＶＳＢ信号からパイロット信号を取り出
すローパスフィルタである。第１のＬＰＦ９ａの出力を
Ｉ軸成分、第２のＬＰＦ９ｂの出力をＱ軸成分とする信
号を、第２の複素信号と呼ぶ。第１の複素演算器１０は
第１の複素信号を第２の複素信号で複素除算する回路で
あり、複素除算器で構成される。尚、第１の複素演算器
１０は第１の複素信号に対して第２の複素信号と共役な
複素信号を複素乗算することによっても実現できる。第
３のＢＰＦ１１ａ、第４のＢＰＦ１１ｂは第１の複素演
算器１０の出力信号からｆｓ／２成分の信号を取り出す
バンドパスフィルタである。第３のＢＰＦ１１ａの出力
をＩ軸成分、第４のＢＰＦ１１ｂの出力をＱ軸成分とす
る信号を、第３の複素信号と呼ぶ。
【００２７】第２の複素演算器１２は第３の複素信号を
二乗し、ｆｓ成分を含む信号に変換する回路である。第
１のフィルタ１３ａ、第２のフィルタ１３ｂは第２の複
素演算器１２の出力信号からｆｓ成分のみの信号を取り
出す回路である。第１のフィルタ１３ａの出力をＩ軸成
分、第２のフィルタ１３ｂの出力をＱ軸成分とする信号
を、第４の複素信号と呼ぶ。
二乗し、ｆｓ成分を含む信号に変換する回路である。第
１のフィルタ１３ａ、第２のフィルタ１３ｂは第２の複
素演算器１２の出力信号からｆｓ成分のみの信号を取り
出す回路である。第１のフィルタ１３ａの出力をＩ軸成
分、第２のフィルタ１３ｂの出力をＱ軸成分とする信号
を、第４の複素信号と呼ぶ。
【００２８】尚、第１のフィルタ１３ａ及び第２のフィ
ルタ１３ｂは、動作スピードが２ｆｓのときはｆｓ成分
を通すハイパスフィルタとし、動作スピードが２ｆｓよ
り大きいときはｆｓ成分を通すバンドパスフィルタとす
る。
ルタ１３ｂは、動作スピードが２ｆｓのときはｆｓ成分
を通すハイパスフィルタとし、動作スピードが２ｆｓよ
り大きいときはｆｓ成分を通すバンドパスフィルタとす
る。
【００２９】位相誤差検出器１４は第４の複素信号、即
ち受信したＶＳＢ信号のシンボルクロックと、受信装置
の基準クロックとの位相誤差を検出し、位相誤差信号を
生成する回路である。ループフィルタ７は位相誤差信号
を平滑化するフィルタである。
ち受信したＶＳＢ信号のシンボルクロックと、受信装置
の基準クロックとの位相誤差を検出し、位相誤差信号を
生成する回路である。ループフィルタ７は位相誤差信号
を平滑化するフィルタである。
【００３０】このように構成されたクロック再生回路の
動作について説明する。まず、ベースバンドに変換され
たＶＳＢ信号は図５のようなスペクトルを有し、周波数
のＤＣ成分にパイロット信号が存在する。第１のＢＰＦ
８ａ、第２のＢＰＦ８ｂはパイロット信号からｆｓ／２
離れた部分の信号を抽出する。また第１のＬＰＦ９ａ、
第２のＬＰＦ９ｂはパイロット信号のみを抽出する。
動作について説明する。まず、ベースバンドに変換され
たＶＳＢ信号は図５のようなスペクトルを有し、周波数
のＤＣ成分にパイロット信号が存在する。第１のＢＰＦ
８ａ、第２のＢＰＦ８ｂはパイロット信号からｆｓ／２
離れた部分の信号を抽出する。また第１のＬＰＦ９ａ、
第２のＬＰＦ９ｂはパイロット信号のみを抽出する。
【００３１】第１の複素演算器１０は、第１のＢＰＦ８
ａ及び第２のＢＰＦ８ｂで抽出された信号を、第１のＬ
ＰＦ９ａ及び第２のＬＰＦ９ｂで抽出されたパイロット
信号で複素除算し、それらの除算結果であるｆｓ／２を
含む信号に変換する。第３のＢＰＦ１１ａ及び第４のＢ
ＰＦ１１ｂは第１の複素演算器１０の出力信号からｆｓ
／２の信号のみを通過させる。第２の複素演算器１２は
第３の複素信号を二乗し、ｆｓを含む信号に変換する。
第１のフィルタ１３ａ及び第２のフィルタ１３ｂは第２
の複素演算器１２の出力信号からｆｓの信号のみを取り
出す。位相誤差検出器１４は第４の複素信号と基準クロ
ックとの位相差を検出することにより、受信されたＶＳ
Ｂ信号のシンボルクロックの位相誤差を検出する。ルー
プフィルタ７は位相誤差信号を平滑化し、クロック再生
回路の制御信号として出力する。
ａ及び第２のＢＰＦ８ｂで抽出された信号を、第１のＬ
ＰＦ９ａ及び第２のＬＰＦ９ｂで抽出されたパイロット
信号で複素除算し、それらの除算結果であるｆｓ／２を
含む信号に変換する。第３のＢＰＦ１１ａ及び第４のＢ
ＰＦ１１ｂは第１の複素演算器１０の出力信号からｆｓ
／２の信号のみを通過させる。第２の複素演算器１２は
第３の複素信号を二乗し、ｆｓを含む信号に変換する。
第１のフィルタ１３ａ及び第２のフィルタ１３ｂは第２
の複素演算器１２の出力信号からｆｓの信号のみを取り
出す。位相誤差検出器１４は第４の複素信号と基準クロ
ックとの位相差を検出することにより、受信されたＶＳ
Ｂ信号のシンボルクロックの位相誤差を検出する。ルー
プフィルタ７は位相誤差信号を平滑化し、クロック再生
回路の制御信号として出力する。
【００３２】ここで、図７は第１のＬＰＦ１３ａの出力
をＩ軸成分とし、第２のＬＰＦ１３ｂの出力をＱ軸成分
とする複素座標を表している。受信装置の基準クロック
の位相がＩ軸成分のみとすると、図７のＩ軸成分（同相
成分）とＱ軸成分（直交成分）で決定される位相角φが
ＶＳＢ信号のシンボルクロックの位相誤差となり、位相
誤差検出器１４によって検出される。
をＩ軸成分とし、第２のＬＰＦ１３ｂの出力をＱ軸成分
とする複素座標を表している。受信装置の基準クロック
の位相がＩ軸成分のみとすると、図７のＩ軸成分（同相
成分）とＱ軸成分（直交成分）で決定される位相角φが
ＶＳＢ信号のシンボルクロックの位相誤差となり、位相
誤差検出器１４によって検出される。
【００３３】以上のように本実施の形態によれば、ベー
スバンドのＶＳＢ信号を得るに際し、搬送波再生回路で
の周波数ジッタや、準同期検波のときに含まれる搬送波
の周波数ずれがある場合でも、位相誤差を正確に検出す
ることができる。ＶＳＢ信号のｆｓ／２成分の信号とパ
イロット信号との周波数差は、ディジタルＴＶ放送にお
ける伝送経路に係わらずｆｓ／２で一定であるので、そ
の差分信号から正確なクロック信号が再生できる。ま
た、周波数領域での処理でクロック再生を行うので、マ
ルチパス歪などでシンボルデータが歪んでも、ＶＳＢ信
号のクロック信号の周波数は歪むことがない。このため
より正確なクロック信号が再生できる。
スバンドのＶＳＢ信号を得るに際し、搬送波再生回路で
の周波数ジッタや、準同期検波のときに含まれる搬送波
の周波数ずれがある場合でも、位相誤差を正確に検出す
ることができる。ＶＳＢ信号のｆｓ／２成分の信号とパ
イロット信号との周波数差は、ディジタルＴＶ放送にお
ける伝送経路に係わらずｆｓ／２で一定であるので、そ
の差分信号から正確なクロック信号が再生できる。ま
た、周波数領域での処理でクロック再生を行うので、マ
ルチパス歪などでシンボルデータが歪んでも、ＶＳＢ信
号のクロック信号の周波数は歪むことがない。このため
より正確なクロック信号が再生できる。
【００３４】なお、本実施の形態では、ベースバンドに
変換されたＶＳＢ信号を用いたが、ベースバンド帯以
外、例えば中間周波数帯などのＶＳＢ信号でもクロック
再生回路を実現することができる。
変換されたＶＳＢ信号を用いたが、ベースバンド帯以
外、例えば中間周波数帯などのＶＳＢ信号でもクロック
再生回路を実現することができる。
【００３５】なお、本実施の形態において、ＬＰＦの出
力信号の共役をとることにより、第１の複素演算器１０
としての複素除算器を、複素乗算器に置き換えることが
できる。
力信号の共役をとることにより、第１の複素演算器１０
としての複素除算器を、複素乗算器に置き換えることが
できる。
【００３６】（実施の形態３）図３は本発明の実施の形
態３におけるクロック再生回路の要部構成図である。
尚、実施の形態２と同一部分は同一の符号を付け、機能
説明を省略する。このクロック再生回路は、実施の形態
２のクロック再生回路と同様に、第１のＢＰＦ８ａ、第
２のＢＰＦ８ｂ、第１のＬＰＦ９ａ、第２のＬＰＦ９
ｂ、第１の複素演算器１０、第３のＢＰＦ１１ａ、第４
のＢＰＦ１１ｂ、位相誤差検出器１４、ループフィルタ
７を有し、基準クロック発生器１５、第２の複素演算器
１６、第３のローパスフィルタ１７ａ、第４のローパス
フィルタ１７ｂが新たに設けられる。
態３におけるクロック再生回路の要部構成図である。
尚、実施の形態２と同一部分は同一の符号を付け、機能
説明を省略する。このクロック再生回路は、実施の形態
２のクロック再生回路と同様に、第１のＢＰＦ８ａ、第
２のＢＰＦ８ｂ、第１のＬＰＦ９ａ、第２のＬＰＦ９
ｂ、第１の複素演算器１０、第３のＢＰＦ１１ａ、第４
のＢＰＦ１１ｂ、位相誤差検出器１４、ループフィルタ
７を有し、基準クロック発生器１５、第２の複素演算器
１６、第３のローパスフィルタ１７ａ、第４のローパス
フィルタ１７ｂが新たに設けられる。
【００３７】受信装置の基準クロックの周波数をｆｓ’
とすると、基準クロック発生器１５は１／２ｆｓ’の周
波数の基準クロックを出力する回路である。第３のＢＰ
Ｆ１１ａ及び第４のＢＰＦ１１ｂの出力を第３の複素信
号と呼び、基準クロック発生器１５の出力を第４の複素
信号と呼ぶと、第２の複素演算器１６は複素除算器で構
成され、第３の複素信号を第４の複素信号で複素除算す
ることにより、送信側のシンボルクロックと受信側の基
準クロックの差分信号を生成する回路である。第３のＬ
ＰＦ１７ａ及び第４のＬＰＦ１７ｂは、第２の複素演算
器１６の信号を複素入力し、（ｆｓ−ｆｓ’）／２の周
波数成分の信号を抽出し、送信側のシンボルクロックと
受信側の基準クロックの周波数誤差と位相誤差とを含む
第５の複素信号に変換するローパスフィルタである。位
相誤差検出器１４はＬＰＦ１７ａの出力信号とＬＰＦ１
７ｂの出力信号を比較し、周波数誤差と位相誤差とを検
出する回路である。
とすると、基準クロック発生器１５は１／２ｆｓ’の周
波数の基準クロックを出力する回路である。第３のＢＰ
Ｆ１１ａ及び第４のＢＰＦ１１ｂの出力を第３の複素信
号と呼び、基準クロック発生器１５の出力を第４の複素
信号と呼ぶと、第２の複素演算器１６は複素除算器で構
成され、第３の複素信号を第４の複素信号で複素除算す
ることにより、送信側のシンボルクロックと受信側の基
準クロックの差分信号を生成する回路である。第３のＬ
ＰＦ１７ａ及び第４のＬＰＦ１７ｂは、第２の複素演算
器１６の信号を複素入力し、（ｆｓ−ｆｓ’）／２の周
波数成分の信号を抽出し、送信側のシンボルクロックと
受信側の基準クロックの周波数誤差と位相誤差とを含む
第５の複素信号に変換するローパスフィルタである。位
相誤差検出器１４はＬＰＦ１７ａの出力信号とＬＰＦ１
７ｂの出力信号を比較し、周波数誤差と位相誤差とを検
出する回路である。
【００３８】このように構成されたクロック再生回路の
動作について説明する。ベースバンドに変換されたＶＳ
Ｂ信号は図５のようなスペクトルを有する。ＶＳＢ信号
におけるシンボルクロックの周波数をｆｓとすると、周
波数のＤＣ成分としてパイロット信号が存在し、パイロ
ット信号の少し低域側（マイナス領域）から（ｆｓ／２
＋Δｆｓ／２）離れたところまでＶＳＢ信号のスペクト
ルが存在する。第１のＢＰＦ８ａ及び第２のＢＰＦ８ｂ
はｆｓ／２の信号を抽出し、第１の複素信号を出力す
る。また第１のＬＰＦ９ａ及び第２のＬＰＦ９ｂはＶＳ
Ｂ信号からパイロット信号を抽出し、第２の複素信号を
出力する。
動作について説明する。ベースバンドに変換されたＶＳ
Ｂ信号は図５のようなスペクトルを有する。ＶＳＢ信号
におけるシンボルクロックの周波数をｆｓとすると、周
波数のＤＣ成分としてパイロット信号が存在し、パイロ
ット信号の少し低域側（マイナス領域）から（ｆｓ／２
＋Δｆｓ／２）離れたところまでＶＳＢ信号のスペクト
ルが存在する。第１のＢＰＦ８ａ及び第２のＢＰＦ８ｂ
はｆｓ／２の信号を抽出し、第１の複素信号を出力す
る。また第１のＬＰＦ９ａ及び第２のＬＰＦ９ｂはＶＳ
Ｂ信号からパイロット信号を抽出し、第２の複素信号を
出力する。
【００３９】第１のＢＰＦ８ａ及び第２のＢＰＦ８ｂで
抽出されたｆｓ／２の信号と、第１のＬＰＦ９ａ及び第
２のＬＰＦ９ｂで抽出されたパイロット信号ｆｐとの周
波数差はｆｓ／２である。従って第１の複素演算器１０
はそれらの周波数差分であるｆｓ／２を含む信号を出力
する。第３のＢＰＦ１１ａ及び第４のＢＰＦ１１ｂは第
１の複素演算器１０の出力信号からｆｓ／２の信号のみ
を通過させ、第３の複素信号を出力する。第２の複素演
算器１６は、第３の複素信号を基準クロック発生器１５
の出力する第４の複素信号で複素除算することにより、
送信側のシンボルクロックと受信側の基準クロックの差
分信号を生成する。第３のＬＰＦ１７ａ及び第４のＬＰ
Ｆ１７ｂは、送信側のシンボルクロックと、受信側の基
準クロックの周波数誤差と位相誤差とを含む第５の複素
信号に変換する。位相誤差検出器１４は第５の複素信号
を入力し、受信されたＶＳＢ信号のシンボルクロックと
受信装置の基準クロックの位相誤差を検出する。ループ
フィルタ７は位相誤差検出器１４の誤差信号を平滑化
し、クロック再生回路の制御信号として出力する。
抽出されたｆｓ／２の信号と、第１のＬＰＦ９ａ及び第
２のＬＰＦ９ｂで抽出されたパイロット信号ｆｐとの周
波数差はｆｓ／２である。従って第１の複素演算器１０
はそれらの周波数差分であるｆｓ／２を含む信号を出力
する。第３のＢＰＦ１１ａ及び第４のＢＰＦ１１ｂは第
１の複素演算器１０の出力信号からｆｓ／２の信号のみ
を通過させ、第３の複素信号を出力する。第２の複素演
算器１６は、第３の複素信号を基準クロック発生器１５
の出力する第４の複素信号で複素除算することにより、
送信側のシンボルクロックと受信側の基準クロックの差
分信号を生成する。第３のＬＰＦ１７ａ及び第４のＬＰ
Ｆ１７ｂは、送信側のシンボルクロックと、受信側の基
準クロックの周波数誤差と位相誤差とを含む第５の複素
信号に変換する。位相誤差検出器１４は第５の複素信号
を入力し、受信されたＶＳＢ信号のシンボルクロックと
受信装置の基準クロックの位相誤差を検出する。ループ
フィルタ７は位相誤差検出器１４の誤差信号を平滑化
し、クロック再生回路の制御信号として出力する。
【００４０】ここで基準クロック発生器１５は、Ｉ軸、
Ｑ軸からなる複素平面において、２ｆｓ’のクロック周
波数で位相差がπ／４異なる（Ｉ，Ｑ）信号を順次に出
力する。この（Ｉ，Ｑ）は、例えば（１，０）、（０，
１）、（−１，０）、（０，−１）の値を順次に取るも
のとする。第２の複素演算器１２を複素乗算器で構成す
る場合、第４の複素信号の共役な信号と第３の複素信号
とを乗算すればよい。この場合、複素乗算器に与える基
準クロックは（Ｉ，Ｑ）＝（１，０）、（０，−１）、
（−１，０）、（０，１）となる。
Ｑ軸からなる複素平面において、２ｆｓ’のクロック周
波数で位相差がπ／４異なる（Ｉ，Ｑ）信号を順次に出
力する。この（Ｉ，Ｑ）は、例えば（１，０）、（０，
１）、（−１，０）、（０，−１）の値を順次に取るも
のとする。第２の複素演算器１２を複素乗算器で構成す
る場合、第４の複素信号の共役な信号と第３の複素信号
とを乗算すればよい。この場合、複素乗算器に与える基
準クロックは（Ｉ，Ｑ）＝（１，０）、（０，−１）、
（−１，０）、（０，１）となる。
【００４１】このように本実施の形態によれば、ベース
バンドのＶＳＢ信号を得るに際し、搬送波再生回路での
周波数ジッタや、準同期検波のときに含まれる搬送波の
周波数ずれがある場合でも、ＶＳＢ信号のｆｓ／２成分
の信号とパイロット信号の周波数差はｆｓ／２で一定で
あるので、その差分信号から正確なクロック信号を再生
することができる。また、受信装置の基準クロック発生
器１５は水晶を用いたＰＬＬ発振器を用いており、雑音
の少ない信号である。このため基準クロック発生器１５
の基準クロックを用いることにより、ＳＮ比の高い誤差
信号を生成することができる。また、周波数領域での処
理でクロック再生を行うので、マルチパス歪などでシン
ボルデータが歪んでも、ＶＳＢ信号のクロック信号の周
波数は歪むことがない。このためより正確なクロック信
号が再生可能となる。
バンドのＶＳＢ信号を得るに際し、搬送波再生回路での
周波数ジッタや、準同期検波のときに含まれる搬送波の
周波数ずれがある場合でも、ＶＳＢ信号のｆｓ／２成分
の信号とパイロット信号の周波数差はｆｓ／２で一定で
あるので、その差分信号から正確なクロック信号を再生
することができる。また、受信装置の基準クロック発生
器１５は水晶を用いたＰＬＬ発振器を用いており、雑音
の少ない信号である。このため基準クロック発生器１５
の基準クロックを用いることにより、ＳＮ比の高い誤差
信号を生成することができる。また、周波数領域での処
理でクロック再生を行うので、マルチパス歪などでシン
ボルデータが歪んでも、ＶＳＢ信号のクロック信号の周
波数は歪むことがない。このためより正確なクロック信
号が再生可能となる。
【００４２】なお、本実施の形態では、ベースバンドに
変換されたＶＳＢ信号を用いていたが、ベースバンド帯
以外、例えば中間周波数帯などのＶＳＢ信号でもクロッ
ク再生回路を実現することができる。
変換されたＶＳＢ信号を用いていたが、ベースバンド帯
以外、例えば中間周波数帯などのＶＳＢ信号でもクロッ
ク再生回路を実現することができる。
【００４３】なお、本実施の形態では、第１のＬＰＦ９
ａ及び第２のＬＰＦ９ｂの出力信号の共役成分を用いる
ことにより、第１の複素演算器１０である複素除算器を
複素乗算器に置き換えることができる。
ａ及び第２のＬＰＦ９ｂの出力信号の共役成分を用いる
ことにより、第１の複素演算器１０である複素除算器を
複素乗算器に置き換えることができる。
【００４４】（実施の形態４）図４は本発明の実施の形
態４におけるクロック再生回路の要部構成図である。こ
のクロック再生回路は、傾き検出部１８、シンボル値誤
差検出部１９、乗算器２０、領域判定部２１、平均回路
２２、ループフィルタ７を含んで構成される。
態４におけるクロック再生回路の要部構成図である。こ
のクロック再生回路は、傾き検出部１８、シンボル値誤
差検出部１９、乗算器２０、領域判定部２１、平均回路
２２、ループフィルタ７を含んで構成される。
【００４５】傾き検出部１８は、ベースバンドに変換さ
れたＶＳＢ信号で時系列的に連続する３つのシンボルデ
ータをＤ１、Ｄ２、Ｄ３とするとき、Ｄ１からＤ３への
傾きをシンボル値の変化量により検出する回路である。
シンボル値誤差検出部１９は、本来のシンボルデータＤ
２（本来のマッピング値）から、実際に検出されたシン
ボル値Ｄ２のずれ量を検出するものである。乗算器２０
は傾き検出部１８の出力信号とシンボル値誤差検出部１
９の出力信号とを乗算する回路である。
れたＶＳＢ信号で時系列的に連続する３つのシンボルデ
ータをＤ１、Ｄ２、Ｄ３とするとき、Ｄ１からＤ３への
傾きをシンボル値の変化量により検出する回路である。
シンボル値誤差検出部１９は、本来のシンボルデータＤ
２（本来のマッピング値）から、実際に検出されたシン
ボル値Ｄ２のずれ量を検出するものである。乗算器２０
は傾き検出部１８の出力信号とシンボル値誤差検出部１
９の出力信号とを乗算する回路である。
【００４６】領域判定部２１は、現在の受信シンボルが
データ更新領域に存在するのかデータ保存領域に存在す
るのかをＤ２のシンボル値に基づいて判定し、データ更
新領域に存在する場合は乗算器２０の乗算結果を出力
し、データ保存領域の場合は乗算器２０の乗算結果を出
力しないように制御するものである。平均回路２２は領
域判定部２１で更新された出力信号を、任意の回数ごと
に平均し、位相誤差信号を生成する回路である。ループ
フィルタ７は位相誤差信号を平滑化するフィルタであ
る。
データ更新領域に存在するのかデータ保存領域に存在す
るのかをＤ２のシンボル値に基づいて判定し、データ更
新領域に存在する場合は乗算器２０の乗算結果を出力
し、データ保存領域の場合は乗算器２０の乗算結果を出
力しないように制御するものである。平均回路２２は領
域判定部２１で更新された出力信号を、任意の回数ごと
に平均し、位相誤差信号を生成する回路である。ループ
フィルタ７は位相誤差信号を平滑化するフィルタであ
る。
【００４７】このように構成されたクロック再生回路の
動作について説明する。まず、図８（ａ）、（ｂ）に示
すように、ベースバンドに変換された連続するシンボル
データＤ１、Ｄ２、Ｄ３が単調減少又は単調増加する場
合を考える。先ず受信装置のサンプリングの位相が進ん
だ場合を考える。（ａ）のようにＤ１からＤ３への傾き
が負のときは、受信装置のシンボル点は本来の正しいシ
ンボル値より大きな値（正）となる。（ｂ）に示すよう
にＤ１からＤ３への傾きが正のときは、受信装置のシン
ボル点は本来の正しいシンボル値より小さな値（負）と
なる。いずれの場合も、Ｄ１からＤ３への傾きと本来の
シンボル値からの誤差とを乗算すると、負の値となる。
動作について説明する。まず、図８（ａ）、（ｂ）に示
すように、ベースバンドに変換された連続するシンボル
データＤ１、Ｄ２、Ｄ３が単調減少又は単調増加する場
合を考える。先ず受信装置のサンプリングの位相が進ん
だ場合を考える。（ａ）のようにＤ１からＤ３への傾き
が負のときは、受信装置のシンボル点は本来の正しいシ
ンボル値より大きな値（正）となる。（ｂ）に示すよう
にＤ１からＤ３への傾きが正のときは、受信装置のシン
ボル点は本来の正しいシンボル値より小さな値（負）と
なる。いずれの場合も、Ｄ１からＤ３への傾きと本来の
シンボル値からの誤差とを乗算すると、負の値となる。
【００４８】次に図８（ｃ）、（ｄ）に示すように、受
信装置のサンプリングの位相が遅れた場合を考える。
（ｃ）のようにＤ１からＤ３への傾きが負のときは、受
信装置のシンボル点は本来の正しいシンボル値より小さ
な値（負）となる。（ｄ）に示すように、Ｄ１からＤ３
への傾きが正のときは、受信装置のシンボル点は本来の
正しいシンボル値より大きな値（正）となる。いずれの
場合も、Ｄ１からＤ３への傾きと本来のシンボル値から
の誤差とを乗算すると、正の値となる。
信装置のサンプリングの位相が遅れた場合を考える。
（ｃ）のようにＤ１からＤ３への傾きが負のときは、受
信装置のシンボル点は本来の正しいシンボル値より小さ
な値（負）となる。（ｄ）に示すように、Ｄ１からＤ３
への傾きが正のときは、受信装置のシンボル点は本来の
正しいシンボル値より大きな値（正）となる。いずれの
場合も、Ｄ１からＤ３への傾きと本来のシンボル値から
の誤差とを乗算すると、正の値となる。
【００４９】このように、傾き検出部１８の出力とシン
ボル値誤差検出部１９の出力とを乗算器２０で乗算する
ことで、受信されたＶＳＢ信号のシンボルクロックと受
信装置の基準クロックとの位相誤差を検出することがで
きる。そして、領域判定部２１では、Ｄ２のシンボルデ
ータによって乗算器２０の出力である位相誤差信号を後
段に出力する。平均回路２２は領域判定部２１の更新さ
れた出力信号をｎ回ずつ（ｎは１以上の整数）平均し、
ループフィルタ７に与える。ループフィルタ７は誤差信
号を平滑化し、クロック再生回路の制御信号を生成す
る。
ボル値誤差検出部１９の出力とを乗算器２０で乗算する
ことで、受信されたＶＳＢ信号のシンボルクロックと受
信装置の基準クロックとの位相誤差を検出することがで
きる。そして、領域判定部２１では、Ｄ２のシンボルデ
ータによって乗算器２０の出力である位相誤差信号を後
段に出力する。平均回路２２は領域判定部２１の更新さ
れた出力信号をｎ回ずつ（ｎは１以上の整数）平均し、
ループフィルタ７に与える。ループフィルタ７は誤差信
号を平滑化し、クロック再生回路の制御信号を生成す
る。
【００５０】ここで傾き検出部１８は、図９に示すよう
にシンボルレートだけ遅延する２つの遅延器２３ａ，２
３ｂと、減算器２４とで構成される。また、図１０は米
国地上波デジタル放送で用いられている８ＶＳＢ変調方
式での８値のシンボルを表した振幅図である。図４の領
域判定部２１は、Ｄ２のシンボルデータが図１０の斜線
部で示すデータ更新領域に存在するときだけ、乗算器２
０の出力である位相誤差信号を後段に出力する。このよ
うなデータ更新領域を設定する方法を、ＳＴＯＰ＆ＧＯ
アルゴリズムという。
にシンボルレートだけ遅延する２つの遅延器２３ａ，２
３ｂと、減算器２４とで構成される。また、図１０は米
国地上波デジタル放送で用いられている８ＶＳＢ変調方
式での８値のシンボルを表した振幅図である。図４の領
域判定部２１は、Ｄ２のシンボルデータが図１０の斜線
部で示すデータ更新領域に存在するときだけ、乗算器２
０の出力である位相誤差信号を後段に出力する。このよ
うなデータ更新領域を設定する方法を、ＳＴＯＰ＆ＧＯ
アルゴリズムという。
【００５１】このように本実施の形態によれば、非常に
簡単な回路構成を用いて、受信されたＶＳＢ信号のシン
ボルクロックと受信装置のシンボルクロックとの位相誤
差を検出することができる。また位相誤差データの更新
に、領域判定と平均処理を用いているので、低Ｃ／Ｎ受
信時でも正確なクロック信号が再生できる。
簡単な回路構成を用いて、受信されたＶＳＢ信号のシン
ボルクロックと受信装置のシンボルクロックとの位相誤
差を検出することができる。また位相誤差データの更新
に、領域判定と平均処理を用いているので、低Ｃ／Ｎ受
信時でも正確なクロック信号が再生できる。
【００５２】なお、本実施の形態では、傾き検出部１８
はＤ１とＤ３のシンボルデータを用いたが、Ｄ１とＤ２
の間のサンプリングデータとＤ３とＤ２の間のサンプリ
ングデータを用いても、傾き検出は可能である。
はＤ１とＤ３のシンボルデータを用いたが、Ｄ１とＤ２
の間のサンプリングデータとＤ３とＤ２の間のサンプリ
ングデータを用いても、傾き検出は可能である。
【００５３】
【発明の効果】以上の説明より明らかなように、本発明
によれば、毎シンボルごとに位相誤差検出を行うので、
受信信号が時間変動しているときでも高速に追従できる
効果が得られる。また、位相誤差検出に周波数領域での
処理を用いているので、低Ｃ／Ｎ受信時やマルチパス歪
み受信時にも影響を受けないという格別な効果が得られ
る。
によれば、毎シンボルごとに位相誤差検出を行うので、
受信信号が時間変動しているときでも高速に追従できる
効果が得られる。また、位相誤差検出に周波数領域での
処理を用いているので、低Ｃ／Ｎ受信時やマルチパス歪
み受信時にも影響を受けないという格別な効果が得られ
る。
【図１】本発明の実施の形態１におけるクロック再生回
路の要部構成図である。
路の要部構成図である。
【図２】本発明の実施の形態２におけるクロック再生回
路の要部構成図である。
路の要部構成図である。
【図３】本発明の実施の形態３におけるクロック再生回
路の要部構成図である。
路の要部構成図である。
【図４】本発明の実施の形態４におけるクロック再生回
路の要部構成図である。
路の要部構成図である。
【図５】本発明の各実施の形態によるクロック再生回路
において、ベースバンドに変換されたＶＳＢ信号の周波
数スペクトル図である。
において、ベースバンドに変換されたＶＳＢ信号の周波
数スペクトル図である。
【図６】実施の形態１のクロック再生回路において、受
信されたＶＳＢ信号のシンボルクロックと、受信装置の
シンボルクロックと位相誤差の関係を示す説明図であ
る。
信されたＶＳＢ信号のシンボルクロックと、受信装置の
シンボルクロックと位相誤差の関係を示す説明図であ
る。
【図７】実施の形態２のクロック再生回路で用いられる
位相誤差検出器の動作説明図である。
位相誤差検出器の動作説明図である。
【図８】実施の形態４のクロック再生回路において、位
相誤差信号についての説明図である。
相誤差信号についての説明図である。
【図９】実施の形態４のクロック再生回路に用いられる
傾き検出部の構成図である。
傾き検出部の構成図である。
【図１０】実施の形態４のクロック再生回路に用いられ
る領域判定部の動作説明図である。
る領域判定部の動作説明図である。
【図１１】従来例のクロック再生回路の構成図である。
１ａ，８ａ 第１のＢＰＦ
１ｂ，８ｂ 第２のＢＰＦ
２ π／４遅延器
３ａ 第１の乗算器
３ｂ 第２の乗算器
４ 加算器
５ 第２のＢＰＦ
１１ａ 第３のＢＰＦ
１１ｂ 第４のＢＰＦ
６，１４ 位相誤差検出器
７ ループフィルタ
９ａ 第１のＬＰＦ
９ｂ 第２のＬＰＦ
１０ 第１の複素演算器
１２，１６ 第２の複素演算器
１３ａ 第１のフィルタ
１３ｂ 第２のフィルタ
１５ 基準クロック発生器
１７ａ 第３のＬＰＦ
１７ｂ 第４のＬＰＦ
１８ 傾き検出部
１９ シンボル値誤差検出部
２１ 領域判定部
２２ 平均回路
２３ａ，２３ｂ 遅延器
２４ 減算器
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｎ 7/24 Ｈ０４Ｎ 7/13 Ｚ
(56)参考文献 特開 平８−70332（ＪＰ，Ａ)
特開 昭63−290049（ＪＰ，Ａ)
特開 昭63−211935（ＪＰ，Ａ)
特開 平10−84396（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00 - 27/38
Claims (3)
- 【請求項１】 ＶＳＢ復調方式を用いたディジタル放送
において、受信装置に設けられるクロック再生回路であ
って、 受信シンボルのシンボルレートをｆｓとするとき、ベー
スバンドに変換されたＶＳＢ信号の同相成分からｆｓ／
２の周波数成分の信号を抽出する第１のバンドパスフィ
ルタと、 前記ＶＳＢ信号の直交成分からｆｓ／２の周波数成分の
信号を抽出する第２のバンドパスフィルタと、 ベースバンドに変換されたＶＳＢ信号の同相成分からパ
イロット信号を抽出する第１のローパスフィルタと、 ベースバンドに変換されたＶＳＢ信号の直交成分からパ
イロット信号を抽出する第２のローパスフィルタと、 前記第１及び第２のバンドパスフィルタの出力信号を第
１の複素信号とし、前記第１及び第２のローパスフィル
タの出力信号を第２の複素信号とするとき、前記第１の
複素信号を前記第２の複素信号で複素除算する第１の複
素演算器と、 前記第１の複素演算器の出力信号の同相成分からｆｓ／
２の周波数成分の信号を抽出する第３のバンドパスフィ
ルタと、 前記第１の複素演算器の出力信号の直交成分からｆｓ／
２の周波数成分の信号を抽出する第４のバンドパスフィ
ルタと、 前記第３及び第４のバンドパスフィルタの出力信号を第
３の複素信号とするとき、前記第３の複素信号を二乗す
る第２の複素演算器と、 前記第２の複素演算器の出力信号からｆｓの周波数を有
する同相成分の信号を取り出す第１のフィルタと、 前記第２の複素演算器の出力信号からｆｓの周波数を有
する直交成分の信号を取り出す第２のフィルタと、 前記第１及び第２のフィルタの出力信号を第４の複素信
号とするとき、前記第４の複素信号に含まれる受信シン
ボルクロックと基準クロックとの位相誤差を検出する位
相誤差検出器と、 前記位相誤差検出器の出力する位相誤差信号を平滑化す
るループフィルタと、を具備することを特徴とするクロ
ック再生回路。 - 【請求項２】 ＶＳＢ復調方式を用いたディジタル放送
において、受信装置に設けられるクロック再生回路であ
って、 受信シンボルのシンボルレートをｆｓとするとき、ベー
スバンドに変換されたＶＳＢ信号の同相成分からｆｓ／
２の周波数成分の信号を抽出する第１のバンドパスフィ
ルタと、 前記ＶＳＢ信号の直交成分からｆｓ／２の周波数成分の
信号を抽出する第２のバンドパスフィルタと、 ベースバンドに変換されたＶＳＢ信号の同相成分からパ
イロット信号を抽出する第１のローパスフィルタと、 ベースバンドに変換されたＶＳＢ信号の直交成分からパ
イロット信号を抽出する第２のローパスフィルタと、 前記第１及び第２のバンドパスフィルタの出力信号を第
１の複素信号とし、前記第１及び第２のローパスフィル
タの出力信号を第２の複素信号とするとき、前記第１の
複素信号を前記第２の複素信号で複素除算する第１の複
素演算器と、 前記第１の複素演算器の出力信号の同相成分からｆｓ／
２の周波数成分の信号を抽出する第３のバンドパスフィ
ルタと、 前記第１の複素演算器の出力信号の直交成分からｆｓ／
２の周波数成分の信号を抽出する第４のバンドパスフィ
ルタと、 複素平面における基準クロックの周波数をｆｓ’とする
とき、第４の複素信号としてｆｓ’／２の周波数を有す
る基準クロックを出力する基準クロック発生器と、 前記第３及び第４のバンドパスフィルタの出力信号を第
３の複素信号とするとき、前記第３の複素信号を前記第
４の複素信号で複素除算する第２の複素演算器と、 前記第２の複素演算器の出力信号から（ｆｓ−ｆｓ’）
／２の周波数を有する同相成分のみを取り出す第３のロ
ーパスフィルタと、 前記第２の複素演算器の出力信号から（ｆｓ−ｆｓ’）
／２の周波数を有する直交成分のみを取り出す第４のロ
ーパスフィルタと、 前記第３及び第４のローパスフィルタの出力信号を第５
の複素信号とするとき、前記第５の複素信号の周波数を
シンボルクロックの周波数誤差として出力し、前記第５
の複素信号の位相をシンボルクロックの位相誤差として
出力する位相誤差検出器と、 前記位相誤差検出器の出力する位相誤差信号を平滑化す
るループフィルタと、を具備することを特徴とするクロ
ック再生回路。 - 【請求項３】 前記基準クロック発生器は、 Ｉ軸、Ｑ軸からなる複素平面において、２ｆｓ’のクロ
ック周波数で位相差がπ／４異なる（Ｉ，Ｑ）信号を順
次に出力するものであることを特徴とする請求項２記載
のクロック再生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000184138A JP3537738B2 (ja) | 2000-06-20 | 2000-06-20 | クロック再生回路 |
| US09/883,174 US6914945B2 (en) | 2000-06-20 | 2001-06-19 | Clock recovery circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000184138A JP3537738B2 (ja) | 2000-06-20 | 2000-06-20 | クロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009852A JP2002009852A (ja) | 2002-01-11 |
| JP3537738B2 true JP3537738B2 (ja) | 2004-06-14 |
Family
ID=18684617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000184138A Expired - Lifetime JP3537738B2 (ja) | 2000-06-20 | 2000-06-20 | クロック再生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6914945B2 (ja) |
| JP (1) | JP3537738B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7349507B2 (en) * | 2003-06-09 | 2008-03-25 | Intel Corporation | Extending PPM tolerance using a tracking data recovery algorithm in a data recovery circuit |
| KR100546609B1 (ko) * | 2003-08-30 | 2006-01-26 | 엘지전자 주식회사 | 심볼 클럭 복조 장치 |
| DE102004035532B4 (de) * | 2004-07-22 | 2010-06-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und Verfahren zum Erzeugen eines Referenztaktübertragungssignals und Ableiten eines Referenztakts aus demselben |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06103882B2 (ja) | 1987-02-27 | 1994-12-14 | 富士通株式会社 | クロツク再生回路 |
| JPS63290049A (ja) | 1987-05-21 | 1988-11-28 | Toshiba Corp | クロック再生回路 |
| JPH0870332A (ja) | 1994-08-30 | 1996-03-12 | Toshiba Corp | クロック再生装置 |
| KR0143115B1 (ko) * | 1995-06-09 | 1998-07-15 | 김광호 | 심볼 타이밍 복구회로 및 방법 |
| JPH09130362A (ja) * | 1995-10-30 | 1997-05-16 | Sony Corp | 受信装置および受信方法 |
| US5872815A (en) * | 1996-02-16 | 1999-02-16 | Sarnoff Corporation | Apparatus for generating timing signals for a digital television signal receiver |
| JP3404228B2 (ja) | 1996-09-10 | 2003-05-06 | 富士通株式会社 | クロック位相検出回路 |
| US5802461A (en) * | 1996-09-16 | 1998-09-01 | Texas Instruments Incorporated | Apparatus and method for timing recovery in vestigial sibeband modulation |
| JP2000049882A (ja) | 1998-07-30 | 2000-02-18 | Nec Corp | クロック同期回路 |
| US6445423B1 (en) * | 1999-07-09 | 2002-09-03 | Thomson Licensing S.A. | Controlled oscillator in a digital symbol timing recovery network |
-
2000
- 2000-06-20 JP JP2000184138A patent/JP3537738B2/ja not_active Expired - Lifetime
-
2001
- 2001-06-19 US US09/883,174 patent/US6914945B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010055349A1 (en) | 2001-12-27 |
| JP2002009852A (ja) | 2002-01-11 |
| US6914945B2 (en) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7688918B2 (en) | Recursive phase estimation for a phase-shift-keying receiver | |
| JP3144457B2 (ja) | 自動周波数調節方法及びその装置 | |
| US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
| US20070172001A1 (en) | Demodulation circuit and demodulation method | |
| US4054838A (en) | QAM phase jitter and frequency offset correction system | |
| JP2971028B2 (ja) | ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路 | |
| JPH0131821B2 (ja) | ||
| US6940923B2 (en) | Demodulating device, broadcasting system, and semiconductor device | |
| JPS644707B2 (ja) | ||
| JP2001086177A (ja) | 復調方法および復調装置 | |
| JPH0787476B2 (ja) | 復調装置 | |
| JP2000059253A (ja) | 周波数復調方法及び周波数復調装置 | |
| JP3537738B2 (ja) | クロック再生回路 | |
| KR100738732B1 (ko) | 동조 복조기용 캐리어 복구 회로 및 방법 | |
| JP3006382B2 (ja) | 周波数オフセット補正装置 | |
| JP3342967B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| JP2627270B2 (ja) | 復調位相誤差を減じるための回路 | |
| JP3694639B2 (ja) | デジタルｐｌｌ回路及び位相同期方法 | |
| JP3578650B2 (ja) | キャリア同期回路及び直交復調回路及び混信波除去装置 | |
| KR100395565B1 (ko) | 반송파 오류 계산 장치, 반송파 복원 장치 및 방법 | |
| JP3404326B2 (ja) | 搬送波再生回路、搬送波再生方法及び直交検波回路、直交検波方法 | |
| JP2890104B2 (ja) | Ｑａｍ復調装置 | |
| JP3410841B2 (ja) | 位相変調波キャリア再生回路 | |
| KR0145473B1 (ko) | 디지탈 잔류 측파대 변조 통신장치의 위상 트래킹 루프회로 | |
| JP4458548B2 (ja) | Ａｍ受信装置及びａｍ受信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040317 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3537738 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |