JP3524428B2 - 記憶装置、記憶システム、メモリ管理方法及び記録媒体 - Google Patents
記憶装置、記憶システム、メモリ管理方法及び記録媒体Info
- Publication number
- JP3524428B2 JP3524428B2 JP11222299A JP11222299A JP3524428B2 JP 3524428 B2 JP3524428 B2 JP 3524428B2 JP 11222299 A JP11222299 A JP 11222299A JP 11222299 A JP11222299 A JP 11222299A JP 3524428 B2 JP3524428 B2 JP 3524428B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- address
- empty
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0643—Management of files
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/068—Hybrid storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1883—Methods for assignment of alternate areas for defective areas
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Signal Processing (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、記録媒体を用いた
データ処理システム及び記録媒体へのアクセスを行うた
めのプログラムを記憶したコンピュータ読み取り可能な
プログラム記録媒体に関する。
データ処理システム及び記録媒体へのアクセスを行うた
めのプログラムを記憶したコンピュータ読み取り可能な
プログラム記録媒体に関する。
【０００２】
【従来の技術】コンピュータ等によりアクセス（データ
の読み書き及び消去）可能な記録媒体として、ＥＥＰＲ
ＯＭ（Electrically Erasable/Programable Read Only
Memory）フラッシュメモリが用いられている。フラッシ
ュメモリは、データの消去が所定の記憶容量の単位（一
般に「ブロック」と呼ばれる）で行われる。
の読み書き及び消去）可能な記録媒体として、ＥＥＰＲ
ＯＭ（Electrically Erasable/Programable Read Only
Memory）フラッシュメモリが用いられている。フラッシ
ュメモリは、データの消去が所定の記憶容量の単位（一
般に「ブロック」と呼ばれる）で行われる。
【０００３】フラッシュメモリのうち、特にＮＡＮＤ型
のものは、データの記憶が正常に行えない不良ブロック
の発生を製造段階で十分に防止することが困難である。
このため、従来より、各ブロックに割り当てられる物理
アドレスとは別個の連続した論理アドレスを正常なブロ
ックに動的に割り当て、論理アドレスとの対応関係を表
すアドレス変換テーブルを作成する等して、アドレスが
不連続となることによる外部からのアクセス手順の複雑
化を回避している。
のものは、データの記憶が正常に行えない不良ブロック
の発生を製造段階で十分に防止することが困難である。
このため、従来より、各ブロックに割り当てられる物理
アドレスとは別個の連続した論理アドレスを正常なブロ
ックに動的に割り当て、論理アドレスとの対応関係を表
すアドレス変換テーブルを作成する等して、アドレスが
不連続となることによる外部からのアクセス手順の複雑
化を回避している。
【０００４】ただ、ブロックに割り当てられた全ての論
理アドレスと物理アドレスとの対応関係を表すアドレス
変換テーブルを作成した場合、フラッシュメモリの記憶
容量が大きくなるほど、アドレス変換テーブルが含むデ
ータの量も大きくなる。このため、アドレス変換テーブ
ルを記憶するための記憶装置もより記憶容量が大きいも
のとしなければならなくなり、装置の構成が複雑とな
る。
理アドレスと物理アドレスとの対応関係を表すアドレス
変換テーブルを作成した場合、フラッシュメモリの記憶
容量が大きくなるほど、アドレス変換テーブルが含むデ
ータの量も大きくなる。このため、アドレス変換テーブ
ルを記憶するための記憶装置もより記憶容量が大きいも
のとしなければならなくなり、装置の構成が複雑とな
る。
【０００５】そこで、従来より、各ブロックを複数のゾ
ーンに分類し、アドレス変換テーブルは、これらのゾー
ンのうちの一つに属するブロックについて、論理アドレ
ス及び物理アドレスの対応関係を表すようにする、とい
う手法が用いられていた。この場合、他のゾーンに属す
るブロックへのアクセスの要求があったときは、そのゾ
ーンに属するブロックの論理アドレス及び物理アドレス
の対応関係を表すようにアドレス変換テーブルを作成し
直す、という手法が用いられていた。
ーンに分類し、アドレス変換テーブルは、これらのゾー
ンのうちの一つに属するブロックについて、論理アドレ
ス及び物理アドレスの対応関係を表すようにする、とい
う手法が用いられていた。この場合、他のゾーンに属す
るブロックへのアクセスの要求があったときは、そのゾ
ーンに属するブロックの論理アドレス及び物理アドレス
の対応関係を表すようにアドレス変換テーブルを作成し
直す、という手法が用いられていた。
【０００６】
【発明が解決しようとする課題】しかし、アドレス変換
テーブルを作成し直す処理には、一つのゾーンに属する
ブロック全体を検索する処理が含まれるので、処理時間
が増大する。また、一般に、ＯＳ（Operating System）
の制御の下にフラッシュメモリの記憶内容を管理する場
合には、ＯＳが管理する各データとこれらデータが記憶
されている論理アドレスとの対応関係を示すＦＡＴ（Fi
le Allocation Table）等がフラッシュメモリに書き込
まれる。このため、ＦＡＴ等にアクセスするためのアド
レス変換テーブルの作成の処理が発生する頻度が更に増
大する。
テーブルを作成し直す処理には、一つのゾーンに属する
ブロック全体を検索する処理が含まれるので、処理時間
が増大する。また、一般に、ＯＳ（Operating System）
の制御の下にフラッシュメモリの記憶内容を管理する場
合には、ＯＳが管理する各データとこれらデータが記憶
されている論理アドレスとの対応関係を示すＦＡＴ（Fi
le Allocation Table）等がフラッシュメモリに書き込
まれる。このため、ＦＡＴ等にアクセスするためのアド
レス変換テーブルの作成の処理が発生する頻度が更に増
大する。
【０００７】この発明は上記実状に鑑みてなされたもの
で、データにアクセスする際にアドレス変換テーブルを
作成する頻度が少ない記憶装置、記憶システム、メモリ
管理方法を提供することを目的とする。
で、データにアクセスする際にアドレス変換テーブルを
作成する頻度が少ない記憶装置、記憶システム、メモリ
管理方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかる記憶装置は、各々が複
数のゾーンのいずれかに属し、物理アドレスを割り当て
られた、データを記憶するための複数のメモリブロック
を含む記憶手段と、前記メモリブロックに記憶されてい
る前記データを読み出して外部に出力する読み出し手段
と、を備え、所定の前記ゾーンに属する前記メモリブロ
ックは、前記記憶手段に記憶されているデータと該デー
タが記憶されているメモリブロックの論理アドレスとの
対応関係を表すデータ配置テーブルを記憶するデータ配
置記憶手段を備え、前記読み出し手段は、前記論理アド
レスと、前記データ配置テーブルを記憶する前記メモリ
ブロックの物理アドレスとの対応関係を表す情報を格納
する第１のアドレス変換テーブルを作成して記憶する第
１のテーブル記憶手段と、外部からの指示に応答し、前
記第１のアドレス変換テーブルに基づいて、前記データ
配置テーブルを記憶するメモリブロックの物理アドレス
を特定し、特定した物理アドレスが示す前記メモリブロ
ックより前記データ配置テーブルを読み出し、外部に供
給するデータ配置テーブル検索手段と、読み出し対象の
前記データを示す論理アドレスを外部より取得し、取得
した前記論理アドレスに基づいて、該論理アドレスが示
すメモリブロックが属するゾーンを特定するゾーン特定
手段と、前記論理アドレスと、前記ゾーン特定手段が特
定したゾーンに属する前記メモリブロックの物理アドレ
スとの対応関係を表す情報を格納する第２のアドレス変
換テーブルを自己が記憶しているか否かを判別し、記憶
していないと判別したとき、前記第２のアドレス変換テ
ーブルを作成して記憶する第２のテーブル記憶手段と、
前記第２のアドレス変換テーブルに基づいて、読み出し
対象の前記データの論理アドレスが示す物理アドレスを
特定し、特定した物理アドレスが示す前記メモリブロッ
クに格納されている前記データを読み出して出力するデ
ータ検索手段と、前記データ検索手段が特定した物理ア
ドレス及び該物理アドレスを示す論理アドレスを互いに
対応づけて記憶するアクセス履歴記憶手段と、を備え、
前記データ検索手段は、前記アクセス履歴記憶手段が記
憶する論理アドレス及び物理アドレスに基づいて、前記
データ配置テーブル検索手段が特定した論理アドレスが
示す物理アドレスを特定する手段を備える、ことを特徴
とする。
め、本発明の第１の観点にかかる記憶装置は、各々が複
数のゾーンのいずれかに属し、物理アドレスを割り当て
られた、データを記憶するための複数のメモリブロック
を含む記憶手段と、前記メモリブロックに記憶されてい
る前記データを読み出して外部に出力する読み出し手段
と、を備え、所定の前記ゾーンに属する前記メモリブロ
ックは、前記記憶手段に記憶されているデータと該デー
タが記憶されているメモリブロックの論理アドレスとの
対応関係を表すデータ配置テーブルを記憶するデータ配
置記憶手段を備え、前記読み出し手段は、前記論理アド
レスと、前記データ配置テーブルを記憶する前記メモリ
ブロックの物理アドレスとの対応関係を表す情報を格納
する第１のアドレス変換テーブルを作成して記憶する第
１のテーブル記憶手段と、外部からの指示に応答し、前
記第１のアドレス変換テーブルに基づいて、前記データ
配置テーブルを記憶するメモリブロックの物理アドレス
を特定し、特定した物理アドレスが示す前記メモリブロ
ックより前記データ配置テーブルを読み出し、外部に供
給するデータ配置テーブル検索手段と、読み出し対象の
前記データを示す論理アドレスを外部より取得し、取得
した前記論理アドレスに基づいて、該論理アドレスが示
すメモリブロックが属するゾーンを特定するゾーン特定
手段と、前記論理アドレスと、前記ゾーン特定手段が特
定したゾーンに属する前記メモリブロックの物理アドレ
スとの対応関係を表す情報を格納する第２のアドレス変
換テーブルを自己が記憶しているか否かを判別し、記憶
していないと判別したとき、前記第２のアドレス変換テ
ーブルを作成して記憶する第２のテーブル記憶手段と、
前記第２のアドレス変換テーブルに基づいて、読み出し
対象の前記データの論理アドレスが示す物理アドレスを
特定し、特定した物理アドレスが示す前記メモリブロッ
クに格納されている前記データを読み出して出力するデ
ータ検索手段と、前記データ検索手段が特定した物理ア
ドレス及び該物理アドレスを示す論理アドレスを互いに
対応づけて記憶するアクセス履歴記憶手段と、を備え、
前記データ検索手段は、前記アクセス履歴記憶手段が記
憶する論理アドレス及び物理アドレスに基づいて、前記
データ配置テーブル検索手段が特定した論理アドレスが
示す物理アドレスを特定する手段を備える、ことを特徴
とする。
【０００９】このような記憶装置によれば、データ配置
テーブルが格納されたブロックの論理アドレスを表す第
１のアドレス変換テーブルは、ゾーン特定手段が特定し
たゾーンの如何に関わらず記憶され続ける。このため、
既に記憶されているアドレス変換テーブルが、データ配
置テーブルへのアクセスのために書き換えられるという
事態は発生しない。このため、データにアクセスする処
理の遅延が防止される。
テーブルが格納されたブロックの論理アドレスを表す第
１のアドレス変換テーブルは、ゾーン特定手段が特定し
たゾーンの如何に関わらず記憶され続ける。このため、
既に記憶されているアドレス変換テーブルが、データ配
置テーブルへのアクセスのために書き換えられるという
事態は発生しない。このため、データにアクセスする処
理の遅延が防止される。
【００１０】また、データ配置テーブル以外のデータに
アクセスする場合であっても、アクセス履歴記憶手段が
記憶する論理アドレス及び物理アドレスが示すブロック
に記憶されたデータへのアクセスであれば、第２のアド
レス変換テーブルの作成が行われる必要はなくなる。従
って、データにアクセスする処理は更に効率的となる。
アクセスする場合であっても、アクセス履歴記憶手段が
記憶する論理アドレス及び物理アドレスが示すブロック
に記憶されたデータへのアクセスであれば、第２のアド
レス変換テーブルの作成が行われる必要はなくなる。従
って、データにアクセスする処理は更に効率的となる。
【００１１】前記記憶装置は、例えば、データを記憶し
ていない前記メモリブロックから構成される空きブロッ
クを示す情報を格納する空きブロックテーブルを記憶す
る空きブロックテーブル記憶手段と、書き込み対象のデ
ータ及び論理アドレスが自己に供給されたとき、前記空
きブロックテーブルに登録されている空きブロックの中
から書き込み対象の空きブロックを選択する空きブロッ
ク選択手段と、書き込み対象の前記データを前記空きブ
ロック選択手段により選択された空きブロックに書き込
む空きブロック書込手段と、書き込み対象の前記データ
を書き込んだ空きブロックの物理アドレスと、前記空き
ブロック選択手段に供給された論理アドレスとの対応付
けを表すように前記第２のアドレス変換テーブルを更新
する手段と、を備える、ことにより、データの書き込み
を行うものであってもよい。
ていない前記メモリブロックから構成される空きブロッ
クを示す情報を格納する空きブロックテーブルを記憶す
る空きブロックテーブル記憶手段と、書き込み対象のデ
ータ及び論理アドレスが自己に供給されたとき、前記空
きブロックテーブルに登録されている空きブロックの中
から書き込み対象の空きブロックを選択する空きブロッ
ク選択手段と、書き込み対象の前記データを前記空きブ
ロック選択手段により選択された空きブロックに書き込
む空きブロック書込手段と、書き込み対象の前記データ
を書き込んだ空きブロックの物理アドレスと、前記空き
ブロック選択手段に供給された論理アドレスとの対応付
けを表すように前記第２のアドレス変換テーブルを更新
する手段と、を備える、ことにより、データの書き込み
を行うものであってもよい。
【００１２】また、本発明の第２の観点にかかる記憶装
置は、各々が複数のゾーンのいずれかに属し、物理アド
レスを割り当てられた、データを記憶するための複数の
メモリブロックを含む記憶手段と、前記メモリブロック
に記憶されている前記データを読み出して外部に出力す
る読み出し手段と、を備え、所定の前記ゾーンに属する
前記メモリブロックは、前記記憶手段に記憶されている
データと該データが記憶されているメモリブロックの論
理アドレスとの対応関係を表すデータ配置テーブルを記
憶するデータ配置記憶手段を備え、前記読み出し手段
は、前記論理アドレスと、前記データ配置テーブルを記
憶する前記メモリブロックの物理アドレスとの対応関係
を表す情報を格納する第１のアドレス変換テーブルを作
成して記憶する第１のテーブル記憶手段と、外部からの
指示に応答し、前記第１のアドレス変換テーブルに基づ
いて、前記データ配置テーブルを記憶するメモリブロッ
クの物理アドレスを特定し、特定した物理アドレスが示
す前記メモリブロックより前記データ配置テーブルを読
み出し、外部に供給するデータ配置テーブル検索手段
と、読み出し対象の前記データを示す論理アドレスを外
部より取得し、取得した前記論理アドレスに基づいて、
該論理アドレスが示すメモリブロックが属するゾーンを
特定するゾーン特定手段と、前記論理アドレスと、前記
ゾーン特定手段が特定したゾーンに属する前記メモリブ
ロックの物理アドレスとの対応関係を表す情報を格納す
る第２のアドレス変換テーブルを自己が記憶しているか
否かを判別し、記憶していないと判別したとき、前記第
２のアドレス変換テーブルを作成して記憶する第２のテ
ーブル記憶手段と、前記第２のアドレス変換テーブルに
基づいて、読み出し対象の前記データの論理アドレスが
示す物理アドレスを特定し、特定した物理アドレスが示
す前記メモリブロックに格納されている前記データを読
み出して出力するデータ検索手段と、を備える、ことを
特徴とする記憶装置であって、データを記憶していない
前記メモリブロックから構成される空きブロックを示す
情報を格納する空きブロックテーブルを記憶する空きブ
ロックテーブル記憶手段と、書き込み対象のデータ及び
論理アドレスが自己に供給されたとき、前記空きブロッ
クテーブルに登録されている空きブロックの中から書き
込み対象の空きブロックを選択する空きブロック選択手
段と、書き込み対象の前記データを前記空きブロック選
択手段により選択された空きブロックに書き込む空きブ
ロック書込手段と、書き込み対象の前記データを書き込
んだ空きブロックの物理アドレスと、前記空きブロック
選択手段に供給された論理アドレスとの対応付けを表す
ように前記第２のアドレス変換テーブルを更新する手段
と、をさらに備え、前記空きブロックテーブルは、前記
データ配置テーブルを記憶する前記メモリブロックを含
むゾーンに属する空きブロックを示す情報を格納する第
１の空きブロックテーブルと、いずれかのゾーンに属す
る空きブロックを示す情報を格納する第２の空きブロッ
クテーブルと、を含み、前記空きブロックテーブル記憶
手段は、前記ゾーン特定手段が特定したゾーンに属する
空きブロック情報を格納する前記第２の空きブロックテ
ーブルを自己が記憶しているか否かを判別し、記憶して
いないと判別したとき、前記第２の空きブロックテーブ
ルを作成して記憶する手段を備え、前記空きブロック選
択手段は、書き込み対象のデータ及び論理アドレスが自
己に供給されたとき、前記第２の空きブロックテーブル
に登録されている空きブロックのうちから書き込み対象
の空きブロックを選択する手段を備え、前記空きブロッ
ク書込手段が書き込んだ前記データと、前記空きブロッ
ク選択手段に供給された論理アドレスとの対応付けを表
すように更新された前記データ配置テーブルを、前記第
１の空きブロックテーブルに登録されている空きブロッ
クに書き込む手段と、更新された前記データ配置テーブ
ルを記憶している前記メモリブロックが空きブロックで
あることを表さないように前記第１の空きブロックテー
ブルを更新する手段と、を備える、ことを特徴とする。
このような記憶装置によっても、データ配置テーブルが
格納されたブロックの論理アドレスを表す第１のアドレ
ス変換テーブルは、ゾーン特定手段が特定したゾーンの
如何に関わらず記憶され続ける。このため、既に記憶さ
れているアドレス変換テーブルが、データ配置テーブル
へのアクセスのために書き換えられるという事態は発生
しない。このため、データにアクセスする処理の遅延が
防止される。また、データ配置テーブルを更新する際、
データ配置テーブルを記憶するメモリブロックに変更が
生じる場合も、ゾーン特定手段が特定したゾーンの如何
に関わらず記憶されている第１の空きブロックテーブル
を用いて新たなメモリブロックの割り当てが行われる。
一方、データをメモリブロックに書き込む場合は、ゾー
ン特定手段が特定したゾーン内の空きブロックを示する
第２の空きブロックテーブルを用いて新たなメモリブロ
ックの割り当てが行われる。従って、空きブロックテー
ブル記憶手段の記憶容量が少ない場合であっても、デー
タの書き込みやデータ配置テーブルの更新の処理が効率
的に行われる。なお、前記データ検索手段が特定した物
理アドレス及び該物理アドレスを示す論理アドレスを互
いに対応づけて記憶するアクセス履歴記憶手段を備えて
もよく、前記データ検索手段は、前記アクセス履歴記憶
手段が記憶する論理アドレス及び物理アドレスに基づい
て、前記データ配置テーブル検索手段が特定した論理ア
ドレスが示す物理アドレスを特定する手段を備えてもよ
い。
置は、各々が複数のゾーンのいずれかに属し、物理アド
レスを割り当てられた、データを記憶するための複数の
メモリブロックを含む記憶手段と、前記メモリブロック
に記憶されている前記データを読み出して外部に出力す
る読み出し手段と、を備え、所定の前記ゾーンに属する
前記メモリブロックは、前記記憶手段に記憶されている
データと該データが記憶されているメモリブロックの論
理アドレスとの対応関係を表すデータ配置テーブルを記
憶するデータ配置記憶手段を備え、前記読み出し手段
は、前記論理アドレスと、前記データ配置テーブルを記
憶する前記メモリブロックの物理アドレスとの対応関係
を表す情報を格納する第１のアドレス変換テーブルを作
成して記憶する第１のテーブル記憶手段と、外部からの
指示に応答し、前記第１のアドレス変換テーブルに基づ
いて、前記データ配置テーブルを記憶するメモリブロッ
クの物理アドレスを特定し、特定した物理アドレスが示
す前記メモリブロックより前記データ配置テーブルを読
み出し、外部に供給するデータ配置テーブル検索手段
と、読み出し対象の前記データを示す論理アドレスを外
部より取得し、取得した前記論理アドレスに基づいて、
該論理アドレスが示すメモリブロックが属するゾーンを
特定するゾーン特定手段と、前記論理アドレスと、前記
ゾーン特定手段が特定したゾーンに属する前記メモリブ
ロックの物理アドレスとの対応関係を表す情報を格納す
る第２のアドレス変換テーブルを自己が記憶しているか
否かを判別し、記憶していないと判別したとき、前記第
２のアドレス変換テーブルを作成して記憶する第２のテ
ーブル記憶手段と、前記第２のアドレス変換テーブルに
基づいて、読み出し対象の前記データの論理アドレスが
示す物理アドレスを特定し、特定した物理アドレスが示
す前記メモリブロックに格納されている前記データを読
み出して出力するデータ検索手段と、を備える、ことを
特徴とする記憶装置であって、データを記憶していない
前記メモリブロックから構成される空きブロックを示す
情報を格納する空きブロックテーブルを記憶する空きブ
ロックテーブル記憶手段と、書き込み対象のデータ及び
論理アドレスが自己に供給されたとき、前記空きブロッ
クテーブルに登録されている空きブロックの中から書き
込み対象の空きブロックを選択する空きブロック選択手
段と、書き込み対象の前記データを前記空きブロック選
択手段により選択された空きブロックに書き込む空きブ
ロック書込手段と、書き込み対象の前記データを書き込
んだ空きブロックの物理アドレスと、前記空きブロック
選択手段に供給された論理アドレスとの対応付けを表す
ように前記第２のアドレス変換テーブルを更新する手段
と、をさらに備え、前記空きブロックテーブルは、前記
データ配置テーブルを記憶する前記メモリブロックを含
むゾーンに属する空きブロックを示す情報を格納する第
１の空きブロックテーブルと、いずれかのゾーンに属す
る空きブロックを示す情報を格納する第２の空きブロッ
クテーブルと、を含み、前記空きブロックテーブル記憶
手段は、前記ゾーン特定手段が特定したゾーンに属する
空きブロック情報を格納する前記第２の空きブロックテ
ーブルを自己が記憶しているか否かを判別し、記憶して
いないと判別したとき、前記第２の空きブロックテーブ
ルを作成して記憶する手段を備え、前記空きブロック選
択手段は、書き込み対象のデータ及び論理アドレスが自
己に供給されたとき、前記第２の空きブロックテーブル
に登録されている空きブロックのうちから書き込み対象
の空きブロックを選択する手段を備え、前記空きブロッ
ク書込手段が書き込んだ前記データと、前記空きブロッ
ク選択手段に供給された論理アドレスとの対応付けを表
すように更新された前記データ配置テーブルを、前記第
１の空きブロックテーブルに登録されている空きブロッ
クに書き込む手段と、更新された前記データ配置テーブ
ルを記憶している前記メモリブロックが空きブロックで
あることを表さないように前記第１の空きブロックテー
ブルを更新する手段と、を備える、ことを特徴とする。
このような記憶装置によっても、データ配置テーブルが
格納されたブロックの論理アドレスを表す第１のアドレ
ス変換テーブルは、ゾーン特定手段が特定したゾーンの
如何に関わらず記憶され続ける。このため、既に記憶さ
れているアドレス変換テーブルが、データ配置テーブル
へのアクセスのために書き換えられるという事態は発生
しない。このため、データにアクセスする処理の遅延が
防止される。また、データ配置テーブルを更新する際、
データ配置テーブルを記憶するメモリブロックに変更が
生じる場合も、ゾーン特定手段が特定したゾーンの如何
に関わらず記憶されている第１の空きブロックテーブル
を用いて新たなメモリブロックの割り当てが行われる。
一方、データをメモリブロックに書き込む場合は、ゾー
ン特定手段が特定したゾーン内の空きブロックを示する
第２の空きブロックテーブルを用いて新たなメモリブロ
ックの割り当てが行われる。従って、空きブロックテー
ブル記憶手段の記憶容量が少ない場合であっても、デー
タの書き込みやデータ配置テーブルの更新の処理が効率
的に行われる。なお、前記データ検索手段が特定した物
理アドレス及び該物理アドレスを示す論理アドレスを互
いに対応づけて記憶するアクセス履歴記憶手段を備えて
もよく、前記データ検索手段は、前記アクセス履歴記憶
手段が記憶する論理アドレス及び物理アドレスに基づい
て、前記データ配置テーブル検索手段が特定した論理ア
ドレスが示す物理アドレスを特定する手段を備えてもよ
い。
【００１３】前記空きブロックテーブルは、例えば、前
記空きブロックに循環的に付された順序を示す情報を含
むものであってもよく、最も新しくデータが格納された
空きブロックの次にデータを格納されるべき空きブロッ
クを指定する起点情報を記憶する手段を備えてもよい。
この場合、前記空きブロック選択手段は、書き込み対象
のデータ及び論理アドレスが自己に供給されたとき、前
記起点情報が示す空きブロック以降の空きブロックを、
前記空きブロックテーブルが示す順序に従って順次選択
する手段を備えるものとすれば、空きブロックへの書き
込みは循環的（サイクリック）になされるので、特定の
メモリブロックへの書き込みの集中が回避される。この
ため、メモリブロックが書き込み回数の増大により劣化
するようなものであるような場合には、特定のメモリブ
ロックが集中的に劣化する事態が防止される。
記空きブロックに循環的に付された順序を示す情報を含
むものであってもよく、最も新しくデータが格納された
空きブロックの次にデータを格納されるべき空きブロッ
クを指定する起点情報を記憶する手段を備えてもよい。
この場合、前記空きブロック選択手段は、書き込み対象
のデータ及び論理アドレスが自己に供給されたとき、前
記起点情報が示す空きブロック以降の空きブロックを、
前記空きブロックテーブルが示す順序に従って順次選択
する手段を備えるものとすれば、空きブロックへの書き
込みは循環的（サイクリック）になされるので、特定の
メモリブロックへの書き込みの集中が回避される。この
ため、メモリブロックが書き込み回数の増大により劣化
するようなものであるような場合には、特定のメモリブ
ロックが集中的に劣化する事態が防止される。
【００１４】前記起点情報は、例えば、最も新しくデー
タが格納された空きブロックの次にデータを格納される
べき前記空きブロックの一部に記憶されていてもよい。
この場合、前記空きブロック書込手段は、書き込み対象
の前記データを書き込んだ前記空きブロックに記憶され
ている前記起点情報を消去する手段と、最も新しくデー
タを書き込んだ空きブロックの次の順序が付されている
空きブロックの前記一部に前記起点情報を書き込む手段
と、を備えることにより、起点情報の移動を行うように
すればよい。
タが格納された空きブロックの次にデータを格納される
べき前記空きブロックの一部に記憶されていてもよい。
この場合、前記空きブロック書込手段は、書き込み対象
の前記データを書き込んだ前記空きブロックに記憶され
ている前記起点情報を消去する手段と、最も新しくデー
タを書き込んだ空きブロックの次の順序が付されている
空きブロックの前記一部に前記起点情報を書き込む手段
と、を備えることにより、起点情報の移動を行うように
すればよい。
【００１５】前記メモリブロックは、例えば、データ領
域と冗長領域から構成されてもよい。この場合、前記起
点情報は、最も新しくデータが格納された空きブロック
の次にデータを格納されるべき前記空きブロックの前記
冗長領域に格納されているものとすればよい。
域と冗長領域から構成されてもよい。この場合、前記起
点情報は、最も新しくデータが格納された空きブロック
の次にデータを格納されるべき前記空きブロックの前記
冗長領域に格納されているものとすればよい。
【００１６】また、この発明の第３の観点に係る記憶シ
ステムは、各々が複数のゾーンのいずれかに属し、物理
アドレスを割り当てられた、データを記憶するための複
数のメモリブロックを含む記憶手段と、前記メモリブロ
ックに記憶されている前記データを読み出して外部に出
力する読み出し手段と、を備え、所定の前記ゾーンに属
する前記メモリブロックは、前記記憶手段に記憶されて
いるデータと該データが記憶されているメモリブロック
の論理アドレスとの対応関係を表すデータ配置テーブル
を記憶するデータ配置記憶手段を備え、前記読み出し手
段は、前記論理アドレスと、前記データ配置テーブルを
記憶する前記メモリブロックの物理アドレスとの対応関
係を表す情報を格納する第１のアドレス変換テーブルを
作成して記憶する第１のテーブル記憶手段と、前記第１
のアドレス変換テーブルに基づいて、前記データ配置テ
ーブルを記憶するメモリブロックの物理アドレスを特定
し、特定した物理アドレスが示す前記メモリブロックよ
り前記データ配置テーブルを読み出すデータ配置テーブ
ル検索手段と、前記データ配置テーブル検索手段が読み
出した前記データ配置テーブルに基づいて、読み出し対
象の前記データを示す論理アドレスを特定する論理アド
レス検索手段と、前記論理アドレス検索手段が特定した
前記論理アドレスに基づいて、該論理アドレスが示すメ
モリブロックが属するゾーンを特定するゾーン特定手段
と、前記論理アドレスと、前記ゾーン特定手段が特定し
たゾーンに属する前記メモリブロックの物理アドレスと
の対応関係を表す情報を格納する第２のアドレス変換テ
ーブルを自己が記憶しているか否かを判別し、記憶して
いないと判別したとき、前記第２のアドレス変換テーブ
ルを作成して記憶する第２のテーブル記憶手段と、前記
第２のアドレス変換テーブルに基づいて、前記論理アド
レス検索手段が特定した論理アドレスが示す物理アドレ
スを特定し、特定した物理アドレスが示す前記メモリブ
ロックに格納されている前記データを読み出して出力す
るデータ検索手段と、前記データ検索手段が特定した物
理アドレス及び該物理アドレスを示す論理アドレスを互
いに対応づけて記憶するアクセス履歴記憶手段と、を備
え、前記データ検索手段は、前記アクセス履歴記憶手段
が記憶する論理アドレス及び物理アドレスに基づいて、
前記データ配置テーブル検索手段が特定した論理アドレ
スが示す物理アドレスを特定する手段を備える、ことを
特徴とする。
ステムは、各々が複数のゾーンのいずれかに属し、物理
アドレスを割り当てられた、データを記憶するための複
数のメモリブロックを含む記憶手段と、前記メモリブロ
ックに記憶されている前記データを読み出して外部に出
力する読み出し手段と、を備え、所定の前記ゾーンに属
する前記メモリブロックは、前記記憶手段に記憶されて
いるデータと該データが記憶されているメモリブロック
の論理アドレスとの対応関係を表すデータ配置テーブル
を記憶するデータ配置記憶手段を備え、前記読み出し手
段は、前記論理アドレスと、前記データ配置テーブルを
記憶する前記メモリブロックの物理アドレスとの対応関
係を表す情報を格納する第１のアドレス変換テーブルを
作成して記憶する第１のテーブル記憶手段と、前記第１
のアドレス変換テーブルに基づいて、前記データ配置テ
ーブルを記憶するメモリブロックの物理アドレスを特定
し、特定した物理アドレスが示す前記メモリブロックよ
り前記データ配置テーブルを読み出すデータ配置テーブ
ル検索手段と、前記データ配置テーブル検索手段が読み
出した前記データ配置テーブルに基づいて、読み出し対
象の前記データを示す論理アドレスを特定する論理アド
レス検索手段と、前記論理アドレス検索手段が特定した
前記論理アドレスに基づいて、該論理アドレスが示すメ
モリブロックが属するゾーンを特定するゾーン特定手段
と、前記論理アドレスと、前記ゾーン特定手段が特定し
たゾーンに属する前記メモリブロックの物理アドレスと
の対応関係を表す情報を格納する第２のアドレス変換テ
ーブルを自己が記憶しているか否かを判別し、記憶して
いないと判別したとき、前記第２のアドレス変換テーブ
ルを作成して記憶する第２のテーブル記憶手段と、前記
第２のアドレス変換テーブルに基づいて、前記論理アド
レス検索手段が特定した論理アドレスが示す物理アドレ
スを特定し、特定した物理アドレスが示す前記メモリブ
ロックに格納されている前記データを読み出して出力す
るデータ検索手段と、前記データ検索手段が特定した物
理アドレス及び該物理アドレスを示す論理アドレスを互
いに対応づけて記憶するアクセス履歴記憶手段と、を備
え、前記データ検索手段は、前記アクセス履歴記憶手段
が記憶する論理アドレス及び物理アドレスに基づいて、
前記データ配置テーブル検索手段が特定した論理アドレ
スが示す物理アドレスを特定する手段を備える、ことを
特徴とする。
【００１７】このような記憶システムによれば、データ
配置テーブルが格納されたブロックの論理アドレスを表
す第１のアドレス変換テーブルは、ゾーン特定手段が特
定したゾーンの如何に関わらず記憶され続ける。このた
め、既に記憶されているアドレス変換テーブルが、デー
タ配置テーブルへのアクセスのために書き換えられると
いう事態は発生しない。このため、データにアクセスす
る処理の遅延が防止される。また、データ配置テーブル
以外のデータにアクセスする場合であっても、アクセス
履歴記憶手段が記憶する論理アドレス及び物理アドレス
が示すブロックに記憶されたデータへのアクセスであれ
ば、第２のアドレス変換テーブルの作成が行われる必要
はなくなる。従って、データにアクセスする処理は更に
効率的となる。また、この発明の第４の観点に係る記憶
システムは、各々が複数のゾーンのいずれかに属し、物
理アドレスを割り当てられた、データを記憶するための
複数のメモリブロックを含む記憶手段と、前記メモリブ
ロックに記憶されている前記データを読み出して外部に
出力する読み出し手段と、を備え、所定の前記ゾーンに
属する前記メモリブロックは、前記記憶手段に記憶され
ているデータと該データが記憶されているメモリブロッ
クの論理アドレスとの対応関係を表すデータ配置テーブ
ルを記憶するデータ配置記憶手段を備え、前記読み出し
手段は、前記論理アドレスと、前記データ配置テーブル
を記憶する前記メモリブロックの物理アドレスとの対応
関係を表す情報を格納する第１のアドレス変換テーブル
を作成して記憶する第１のテーブル記憶手段と、前記第
１のアドレス変換テーブルに基づいて、前記データ配置
テーブルを記憶するメモリブロックの物理アドレスを特
定し、特定した物理アドレスが示す前記メモリブロック
より前記データ配置テーブルを読み出すデータ配置テー
ブル検索手段と、前記データ配置テーブル検索手段が読
み出した前記データ配置テーブルに基づいて、読み出し
対象の前記データを示す論理アドレスを特定する論理ア
ドレス検索手段と、前記論理アドレス検索手段が特定し
た前記論理アドレスに基づいて、該論理アドレスが示す
メモリブロックが属するゾーンを特定するゾーン特定手
段と、前記論理アドレスと、前記ゾーン特定手段が特定
したゾーンに属する前記メモリブロックの物理アドレス
との対応関係を表す情報を格納する第２のアドレス変換
テーブルを自己が記憶しているか否かを判別し、記憶し
ていないと判別したとき、前記第２のアドレス変換テー
ブルを作成して記憶する第２のテーブル記憶手段と、前
記第２のアドレス変換テーブルに基づいて、前記論理ア
ドレス検索手段が特定した論理アドレスが示す物理アド
レスを特定し、特定した物理アドレスが示す前記メモリ
ブロックに格納されている前記データを読み出して出力
するデータ検索手段と、を備える、ことを特徴とする記
憶システムであって、データを記憶していない前記メモ
リブロックから構成される空きブロックを示す情報を格
納する空きブロックテーブルを記憶する空きブロックテ
ーブル記憶手段と、書き込み対象のデータ及び論理アド
レスが自己に供給されたとき、前記空きブロックテーブ
ルに登録されている空きブロックの中から書き込み対象
の空きブロックを選択する空きブロック選択手段と、書
き込み対象の前記データを前記空きブロック選択手段に
より選択された空きブロックに書き込む空きブロック書
込手段と、書き込み対象の前記データを書き込んだ空き
ブロックの物理アドレスと、前記空きブロック選択手段
に供給された論理アドレスとの対応付けを表すように前
記第２のアドレス変換テーブルを更新する手段と、をさ
らに備え、前記空きブロックテーブルは、前記データ配
置テーブルを記憶する前記メモリブロックを含むゾーン
に属する空きブロックを示す情報を格納する第１の空き
ブロックテーブルと、いずれかのゾーンに属する空きブ
ロックを示す情報を格納する第２の空きブロックテー ブ
ルと、を含み、前記空きブロックテーブル記憶手段は、
前記ゾーン特定手段が特定したゾーンに属する空きブロ
ック情報を格納する前記第２の空きブロックテーブルを
自己が記憶しているか否かを判別し、記憶していないと
判別したとき、前記第２の空きブロックテーブルを作成
して記憶する手段を備え、前記空きブロック選択手段
は、書き込み対象のデータ及び論理アドレスが自己に供
給されたとき、前記第２の空きブロックテーブルに登録
されている空きブロックのうちから書き込み対象の空き
ブロックを選択する手段を備え、前記空きブロック書込
手段が書き込んだ前記データと、前記空きブロック選択
手段に供給された論理アドレスとの対応付けを表すよう
に更新された前記データ配置テーブルを、前記第１の空
きブロックテーブルに登録されている空きブロックに書
き込む手段と、更新された前記データ配置テーブルを記
憶している前記メモリブロックが空きブロックであるこ
とを表さないように前記第１の空きブロックテーブルを
更新する手段と、をさらに備える、ことを特徴とする。
配置テーブルが格納されたブロックの論理アドレスを表
す第１のアドレス変換テーブルは、ゾーン特定手段が特
定したゾーンの如何に関わらず記憶され続ける。このた
め、既に記憶されているアドレス変換テーブルが、デー
タ配置テーブルへのアクセスのために書き換えられると
いう事態は発生しない。このため、データにアクセスす
る処理の遅延が防止される。また、データ配置テーブル
以外のデータにアクセスする場合であっても、アクセス
履歴記憶手段が記憶する論理アドレス及び物理アドレス
が示すブロックに記憶されたデータへのアクセスであれ
ば、第２のアドレス変換テーブルの作成が行われる必要
はなくなる。従って、データにアクセスする処理は更に
効率的となる。また、この発明の第４の観点に係る記憶
システムは、各々が複数のゾーンのいずれかに属し、物
理アドレスを割り当てられた、データを記憶するための
複数のメモリブロックを含む記憶手段と、前記メモリブ
ロックに記憶されている前記データを読み出して外部に
出力する読み出し手段と、を備え、所定の前記ゾーンに
属する前記メモリブロックは、前記記憶手段に記憶され
ているデータと該データが記憶されているメモリブロッ
クの論理アドレスとの対応関係を表すデータ配置テーブ
ルを記憶するデータ配置記憶手段を備え、前記読み出し
手段は、前記論理アドレスと、前記データ配置テーブル
を記憶する前記メモリブロックの物理アドレスとの対応
関係を表す情報を格納する第１のアドレス変換テーブル
を作成して記憶する第１のテーブル記憶手段と、前記第
１のアドレス変換テーブルに基づいて、前記データ配置
テーブルを記憶するメモリブロックの物理アドレスを特
定し、特定した物理アドレスが示す前記メモリブロック
より前記データ配置テーブルを読み出すデータ配置テー
ブル検索手段と、前記データ配置テーブル検索手段が読
み出した前記データ配置テーブルに基づいて、読み出し
対象の前記データを示す論理アドレスを特定する論理ア
ドレス検索手段と、前記論理アドレス検索手段が特定し
た前記論理アドレスに基づいて、該論理アドレスが示す
メモリブロックが属するゾーンを特定するゾーン特定手
段と、前記論理アドレスと、前記ゾーン特定手段が特定
したゾーンに属する前記メモリブロックの物理アドレス
との対応関係を表す情報を格納する第２のアドレス変換
テーブルを自己が記憶しているか否かを判別し、記憶し
ていないと判別したとき、前記第２のアドレス変換テー
ブルを作成して記憶する第２のテーブル記憶手段と、前
記第２のアドレス変換テーブルに基づいて、前記論理ア
ドレス検索手段が特定した論理アドレスが示す物理アド
レスを特定し、特定した物理アドレスが示す前記メモリ
ブロックに格納されている前記データを読み出して出力
するデータ検索手段と、を備える、ことを特徴とする記
憶システムであって、データを記憶していない前記メモ
リブロックから構成される空きブロックを示す情報を格
納する空きブロックテーブルを記憶する空きブロックテ
ーブル記憶手段と、書き込み対象のデータ及び論理アド
レスが自己に供給されたとき、前記空きブロックテーブ
ルに登録されている空きブロックの中から書き込み対象
の空きブロックを選択する空きブロック選択手段と、書
き込み対象の前記データを前記空きブロック選択手段に
より選択された空きブロックに書き込む空きブロック書
込手段と、書き込み対象の前記データを書き込んだ空き
ブロックの物理アドレスと、前記空きブロック選択手段
に供給された論理アドレスとの対応付けを表すように前
記第２のアドレス変換テーブルを更新する手段と、をさ
らに備え、前記空きブロックテーブルは、前記データ配
置テーブルを記憶する前記メモリブロックを含むゾーン
に属する空きブロックを示す情報を格納する第１の空き
ブロックテーブルと、いずれかのゾーンに属する空きブ
ロックを示す情報を格納する第２の空きブロックテー ブ
ルと、を含み、前記空きブロックテーブル記憶手段は、
前記ゾーン特定手段が特定したゾーンに属する空きブロ
ック情報を格納する前記第２の空きブロックテーブルを
自己が記憶しているか否かを判別し、記憶していないと
判別したとき、前記第２の空きブロックテーブルを作成
して記憶する手段を備え、前記空きブロック選択手段
は、書き込み対象のデータ及び論理アドレスが自己に供
給されたとき、前記第２の空きブロックテーブルに登録
されている空きブロックのうちから書き込み対象の空き
ブロックを選択する手段を備え、前記空きブロック書込
手段が書き込んだ前記データと、前記空きブロック選択
手段に供給された論理アドレスとの対応付けを表すよう
に更新された前記データ配置テーブルを、前記第１の空
きブロックテーブルに登録されている空きブロックに書
き込む手段と、更新された前記データ配置テーブルを記
憶している前記メモリブロックが空きブロックであるこ
とを表さないように前記第１の空きブロックテーブルを
更新する手段と、をさらに備える、ことを特徴とする。
【００１８】また、この発明の第５の観点に係るメモリ
管理方法は、メモリからのデータの読み出しを管理する
メモリ管理方法であり、前記メモリは、各々が複数のゾ
ーンのいずれかに属し、物理アドレスを割り当てられ
た、前記データを記憶するための複数のメモリブロック
を含み、所定の前記ゾーンに属する前記メモリブロック
が、前記データと前記データが記憶されているメモリブ
ロックの論理アドレスとの対応関係を表すデータ配置テ
ーブルを記憶するものであって、前記論理アドレスと、
前記データ配置テーブルを記憶する前記メモリブロック
の物理アドレスとの対応関係を表す情報を格納する第１
のアドレス変換テーブルを作成して記憶する第１のテー
ブル記憶ステップと、外部からの指示に応答し、前記第
１のアドレス変換テーブルに基づいて、前記データ配置
テーブルを記憶するメモリブロックの物理アドレスを特
定し、特定した物理アドレスが示す前記メモリブロック
より前記データ配置テーブルを読み出し、外部に供給す
るデータ配置テーブル検索ステップと、読み出し対象の
前記データを示す論理アドレスを外部より取得し、取得
した前記論理アドレスに基づいて、該論理アドレスが示
すメモリブロックが属するゾーンを特定するゾーン特定
ステップと、前記論理アドレスと、前記ゾーン特定ステ
ップで特定されたゾーンに属する前記メモリブロックの
物理アドレスとの対応関係を表す情報を格納する第２の
アドレス変換テーブルを自己が記憶しているか否かを判
別し、記憶していないと判別したとき、前記第２のアド
レス変換テーブルを作成して記憶する第２のテーブル記
憶ステップと、前記第２のアドレス変換テーブルに基づ
いて、読み出し対象の前記データの論理アドレスが示す
物理アドレスを特定し、特定した物理アドレスが示す前
記メモリブロックに格納されている前記データを読み出
して出力するデータ検索ステップと、前記データ検索ス
テップで特定された物理アドレス及び該物理アドレスを
示す論理アドレスを互いに対応づけて記憶するアクセス
履歴記憶ステップと、備え、前記データ検索ステップ
は、前記アクセス履歴記憶ステップで記憶された論理ア
ドレス及び物理アドレスに基づいて、前記データ配置テ
ーブル検索ステップで特定された論理アドレスが示す物
理アドレスを特定するステップを含む、ことを特徴とす
る。
管理方法は、メモリからのデータの読み出しを管理する
メモリ管理方法であり、前記メモリは、各々が複数のゾ
ーンのいずれかに属し、物理アドレスを割り当てられ
た、前記データを記憶するための複数のメモリブロック
を含み、所定の前記ゾーンに属する前記メモリブロック
が、前記データと前記データが記憶されているメモリブ
ロックの論理アドレスとの対応関係を表すデータ配置テ
ーブルを記憶するものであって、前記論理アドレスと、
前記データ配置テーブルを記憶する前記メモリブロック
の物理アドレスとの対応関係を表す情報を格納する第１
のアドレス変換テーブルを作成して記憶する第１のテー
ブル記憶ステップと、外部からの指示に応答し、前記第
１のアドレス変換テーブルに基づいて、前記データ配置
テーブルを記憶するメモリブロックの物理アドレスを特
定し、特定した物理アドレスが示す前記メモリブロック
より前記データ配置テーブルを読み出し、外部に供給す
るデータ配置テーブル検索ステップと、読み出し対象の
前記データを示す論理アドレスを外部より取得し、取得
した前記論理アドレスに基づいて、該論理アドレスが示
すメモリブロックが属するゾーンを特定するゾーン特定
ステップと、前記論理アドレスと、前記ゾーン特定ステ
ップで特定されたゾーンに属する前記メモリブロックの
物理アドレスとの対応関係を表す情報を格納する第２の
アドレス変換テーブルを自己が記憶しているか否かを判
別し、記憶していないと判別したとき、前記第２のアド
レス変換テーブルを作成して記憶する第２のテーブル記
憶ステップと、前記第２のアドレス変換テーブルに基づ
いて、読み出し対象の前記データの論理アドレスが示す
物理アドレスを特定し、特定した物理アドレスが示す前
記メモリブロックに格納されている前記データを読み出
して出力するデータ検索ステップと、前記データ検索ス
テップで特定された物理アドレス及び該物理アドレスを
示す論理アドレスを互いに対応づけて記憶するアクセス
履歴記憶ステップと、備え、前記データ検索ステップ
は、前記アクセス履歴記憶ステップで記憶された論理ア
ドレス及び物理アドレスに基づいて、前記データ配置テ
ーブル検索ステップで特定された論理アドレスが示す物
理アドレスを特定するステップを含む、ことを特徴とす
る。
【００１９】このようなメモリ管理方法によれば、デー
タ配置テーブルが格納されたブロックの論理アドレスを
表す第１のアドレス変換テーブルは、ゾーン特定ステッ
プで特定されたゾーンの如何に関わらず記憶され続け
る。このため、既に記憶されているアドレス変換テーブ
ルが、データ配置テーブルへのアクセスのために書き換
えられるという事態は発生しない。このため、データに
アクセスする処理の遅延が防止される。また、データ配
置テーブル以外のデータにアクセスする場合であって
も、アクセス履歴記憶手段が記憶する論理アドレス及び
物理アドレスが示すブロックに記憶されたデータへのア
クセスであれば、第２のアドレス変換テーブルの作成が
行われる必要はなくなる。従って、データにアクセスす
る処理は更に効率的となる。また、この発明の第６の観
点に係るメモリ管理方法は、メモリからのデータの読み
出しを管理するメモリ管理方法であり、前記メモリは、
各々が複数のゾーンのいずれかに属し、物理アドレスを
割り当てられた、前記データを記憶するための複数のメ
モリブロックを含み、所定の前記ゾーンに属する前記メ
モリブロックが、前記データと前記データが記憶されて
いるメモリブロックの論理アドレスとの対応関係を表す
データ配置テーブルを記憶するものであって、前記論理
アドレスと、前記データ配置テーブルを記憶する前記メ
モリブロックの物理アドレスとの対応関係を表す情報を
格納する第１のアドレス変換テーブルを作成して記憶す
る第１のテーブル記憶ステップと、外部からの指示に応
答し、前記第１のアドレス変換テーブルに基づいて、前
記データ配置テーブルを記憶するメモリブロックの物理
アドレスを特定し、特定した物理アドレスが示す前記メ
モリブロックより前記データ配置テーブルを読み出し、
外部に供給するデータ配置テーブル検索ステップと、読
み出し対象の前記データを示す論理アドレスを外部より
取得し、取得した前記論理アドレスに基づいて、該論理
アドレスが示すメモリブロックが属するゾーンを特定す
るゾーン特定ステップと、前記論理アドレスと、前記ゾ
ーン特定ステップで特定されたゾーンに属する前記メモ
リブロックの物理アドレスとの対応関係を表す情報を格
納する第２のアドレス変換テーブルを記憶しているか否
かを判別し、記憶していないと判別したとき、前記第２
のアドレス変換テーブルを作成して記憶する第２のテー
ブル記憶ステップと、前記第２のアドレス変換テーブル
に基づいて、読み出し対象の前記データの論理アドレス
が示す物理アドレスを特定し、特定した物理アドレスが
示す前記メモリブロックに格納されている前記データを
読み出して出力するデータ検索ステップと、を備える、
ことを特徴とするメモリ管理方法であって、データを記
憶していない前記メモリブロックから構成される空きブ
ロックを示す情報を格納する空きブロックテーブルを記
憶する空きブロックテーブル記憶ステップと、書き込み
対象のデータ及び論理アドレスが供給されたとき、前記
空きブロックテーブルに登録されている空きブロックの
中から書き込み対象の空きブロックを選択する空きブロ
ック選択ステップと、書き込み対象の前記データを前記
空きブロック選択ステップで選択された空きブロックに
書き込む空きブロック書込ステップと、書き込み対象の
前記データを書き込んだ空きブロックの物理アドレス
と、前記空きブロック選択手段に供給された論理アドレ
スとの対応付けを表すように前記第２のアドレス変換テ
ーブルを更新するステップと、をさらに備え、前記空き
ブロックテーブルは、前記データ配置テーブルを記憶す
る前記メモリブロックを含むゾーンに属する空きブロッ
クを示す情報を格納する第１の空きブロックテーブル
と、いずれかのゾーンに属する空きブロックを示す情報
を格納する第２の空きブロックテーブルと、を含み、前
記空きブロックテーブル記憶ステップでは、前記ゾーン
特定ステップで特定されたゾーンに属する空きブロック
情報を格納する前記第２の空きブロックテーブルを記憶
してい るか否かを判別し、記憶していないと判別したと
き、前記第２の空きブロックテーブルを作成して記憶
し、前記空きブロック選択ステップは、書き込み対象の
データ及び論理アドレスが供給されたとき、前記第２の
空きブロックテーブルに登録されている空きブロックの
うちから書き込み対象の空きブロックを選択するステッ
プを備え、前記空きブロック書込ステップで書き込んだ
前記データと、書き込み対象のデータの論理アドレスと
して供給された論理アドレスとの対応付けを表すように
更新された前記データ配置テーブルを、前記第１の空き
ブロックテーブルに登録されている空きブロックに書き
込むステップと、更新された前記データ配置テーブルを
記憶している前記メモリブロックが空きブロックである
ことを表さないように前記第１の空きブロックテーブル
を更新するステップと、をさらに備える、ことを特徴と
する。
タ配置テーブルが格納されたブロックの論理アドレスを
表す第１のアドレス変換テーブルは、ゾーン特定ステッ
プで特定されたゾーンの如何に関わらず記憶され続け
る。このため、既に記憶されているアドレス変換テーブ
ルが、データ配置テーブルへのアクセスのために書き換
えられるという事態は発生しない。このため、データに
アクセスする処理の遅延が防止される。また、データ配
置テーブル以外のデータにアクセスする場合であって
も、アクセス履歴記憶手段が記憶する論理アドレス及び
物理アドレスが示すブロックに記憶されたデータへのア
クセスであれば、第２のアドレス変換テーブルの作成が
行われる必要はなくなる。従って、データにアクセスす
る処理は更に効率的となる。また、この発明の第６の観
点に係るメモリ管理方法は、メモリからのデータの読み
出しを管理するメモリ管理方法であり、前記メモリは、
各々が複数のゾーンのいずれかに属し、物理アドレスを
割り当てられた、前記データを記憶するための複数のメ
モリブロックを含み、所定の前記ゾーンに属する前記メ
モリブロックが、前記データと前記データが記憶されて
いるメモリブロックの論理アドレスとの対応関係を表す
データ配置テーブルを記憶するものであって、前記論理
アドレスと、前記データ配置テーブルを記憶する前記メ
モリブロックの物理アドレスとの対応関係を表す情報を
格納する第１のアドレス変換テーブルを作成して記憶す
る第１のテーブル記憶ステップと、外部からの指示に応
答し、前記第１のアドレス変換テーブルに基づいて、前
記データ配置テーブルを記憶するメモリブロックの物理
アドレスを特定し、特定した物理アドレスが示す前記メ
モリブロックより前記データ配置テーブルを読み出し、
外部に供給するデータ配置テーブル検索ステップと、読
み出し対象の前記データを示す論理アドレスを外部より
取得し、取得した前記論理アドレスに基づいて、該論理
アドレスが示すメモリブロックが属するゾーンを特定す
るゾーン特定ステップと、前記論理アドレスと、前記ゾ
ーン特定ステップで特定されたゾーンに属する前記メモ
リブロックの物理アドレスとの対応関係を表す情報を格
納する第２のアドレス変換テーブルを記憶しているか否
かを判別し、記憶していないと判別したとき、前記第２
のアドレス変換テーブルを作成して記憶する第２のテー
ブル記憶ステップと、前記第２のアドレス変換テーブル
に基づいて、読み出し対象の前記データの論理アドレス
が示す物理アドレスを特定し、特定した物理アドレスが
示す前記メモリブロックに格納されている前記データを
読み出して出力するデータ検索ステップと、を備える、
ことを特徴とするメモリ管理方法であって、データを記
憶していない前記メモリブロックから構成される空きブ
ロックを示す情報を格納する空きブロックテーブルを記
憶する空きブロックテーブル記憶ステップと、書き込み
対象のデータ及び論理アドレスが供給されたとき、前記
空きブロックテーブルに登録されている空きブロックの
中から書き込み対象の空きブロックを選択する空きブロ
ック選択ステップと、書き込み対象の前記データを前記
空きブロック選択ステップで選択された空きブロックに
書き込む空きブロック書込ステップと、書き込み対象の
前記データを書き込んだ空きブロックの物理アドレス
と、前記空きブロック選択手段に供給された論理アドレ
スとの対応付けを表すように前記第２のアドレス変換テ
ーブルを更新するステップと、をさらに備え、前記空き
ブロックテーブルは、前記データ配置テーブルを記憶す
る前記メモリブロックを含むゾーンに属する空きブロッ
クを示す情報を格納する第１の空きブロックテーブル
と、いずれかのゾーンに属する空きブロックを示す情報
を格納する第２の空きブロックテーブルと、を含み、前
記空きブロックテーブル記憶ステップでは、前記ゾーン
特定ステップで特定されたゾーンに属する空きブロック
情報を格納する前記第２の空きブロックテーブルを記憶
してい るか否かを判別し、記憶していないと判別したと
き、前記第２の空きブロックテーブルを作成して記憶
し、前記空きブロック選択ステップは、書き込み対象の
データ及び論理アドレスが供給されたとき、前記第２の
空きブロックテーブルに登録されている空きブロックの
うちから書き込み対象の空きブロックを選択するステッ
プを備え、前記空きブロック書込ステップで書き込んだ
前記データと、書き込み対象のデータの論理アドレスと
して供給された論理アドレスとの対応付けを表すように
更新された前記データ配置テーブルを、前記第１の空き
ブロックテーブルに登録されている空きブロックに書き
込むステップと、更新された前記データ配置テーブルを
記憶している前記メモリブロックが空きブロックである
ことを表さないように前記第１の空きブロックテーブル
を更新するステップと、をさらに備える、ことを特徴と
する。
【００２０】また、この発明の第７の観点に係るコンピ
ュータ読み取り可能な記録媒体は、各々が複数のゾーン
のいずれかに属し、物理アドレスを割り当てられた、前
記データを記憶するための複数のメモリブロックを含
み、所定の前記ゾーンに属する前記メモリブロックが、
前記データと前記データが記憶されているメモリブロッ
クの物理アドレスを示す論理アドレスとの対応関係を表
すデータ配置テーブルを記憶することを特徴とするメモ
リに接続されたコンピュータを、前記論理アドレスと、
前記データ配置テーブルを記憶する前記メモリブロック
の物理アドレスとの対応関係を表す情報を格納する第１
のアドレス変換テーブルを作成して記憶する第１のテー
ブル記憶手段と、外部の指示に応答し、前記第１のアド
レス変換テーブルに基づいて、前記データ配置テーブル
を記憶するメモリブロックの物理アドレスを特定し、特
定した物理アドレスが示す前記メモリブロックより前記
データ配置テーブルを読み出し、外部に供給するデータ
配置テーブル検索手段と、読み出し対象の前記データを
示す論理アドレスを外部より取得し、取得した前記論理
アドレスに基づいて、該論理アドレスが示すメモリブロ
ックが属するゾーンを特定するゾーン特定手段と、前記
論理アドレスと、前記ゾーン特定手段が特定したゾーン
に属する前記メモリブロックの物理アドレスとの対応関
係を表す情報を格納する第２のアドレス変換テーブルを
自己が記憶しているか否かを判別し、記憶していないと
判別したとき、前記第２のアドレス変換テーブルを作成
して記憶する第２のテーブル記憶手段と、前記第２のア
ドレス変換テーブルに基づいて、読み出し対象の前記デ
ータの論理アドレスが示す物理アドレスを特定し、特定
した物理アドレスが示す前記メモリブロックに格納され
ている前記データを読み出して出力するデータ検索手段
と、前記データ検索手段が特定した物理アドレス及び該
物理アドレスを示す論理アドレスを互いに対応づけて記
憶するアクセス履歴記憶手段と、して機能させるための
プログラムを記録したコンピュータ読み取り可能な記録
媒体であって、前記データ検索手段は、前記アクセス履
歴記憶手段が記憶する論理アドレス及び物理アドレスに
基づいて、前記データ配置テーブル検索手段が特定した
論理アドレスが示す物理アドレスを特定する手段を備え
る、ことを特徴とする。
ュータ読み取り可能な記録媒体は、各々が複数のゾーン
のいずれかに属し、物理アドレスを割り当てられた、前
記データを記憶するための複数のメモリブロックを含
み、所定の前記ゾーンに属する前記メモリブロックが、
前記データと前記データが記憶されているメモリブロッ
クの物理アドレスを示す論理アドレスとの対応関係を表
すデータ配置テーブルを記憶することを特徴とするメモ
リに接続されたコンピュータを、前記論理アドレスと、
前記データ配置テーブルを記憶する前記メモリブロック
の物理アドレスとの対応関係を表す情報を格納する第１
のアドレス変換テーブルを作成して記憶する第１のテー
ブル記憶手段と、外部の指示に応答し、前記第１のアド
レス変換テーブルに基づいて、前記データ配置テーブル
を記憶するメモリブロックの物理アドレスを特定し、特
定した物理アドレスが示す前記メモリブロックより前記
データ配置テーブルを読み出し、外部に供給するデータ
配置テーブル検索手段と、読み出し対象の前記データを
示す論理アドレスを外部より取得し、取得した前記論理
アドレスに基づいて、該論理アドレスが示すメモリブロ
ックが属するゾーンを特定するゾーン特定手段と、前記
論理アドレスと、前記ゾーン特定手段が特定したゾーン
に属する前記メモリブロックの物理アドレスとの対応関
係を表す情報を格納する第２のアドレス変換テーブルを
自己が記憶しているか否かを判別し、記憶していないと
判別したとき、前記第２のアドレス変換テーブルを作成
して記憶する第２のテーブル記憶手段と、前記第２のア
ドレス変換テーブルに基づいて、読み出し対象の前記デ
ータの論理アドレスが示す物理アドレスを特定し、特定
した物理アドレスが示す前記メモリブロックに格納され
ている前記データを読み出して出力するデータ検索手段
と、前記データ検索手段が特定した物理アドレス及び該
物理アドレスを示す論理アドレスを互いに対応づけて記
憶するアクセス履歴記憶手段と、して機能させるための
プログラムを記録したコンピュータ読み取り可能な記録
媒体であって、前記データ検索手段は、前記アクセス履
歴記憶手段が記憶する論理アドレス及び物理アドレスに
基づいて、前記データ配置テーブル検索手段が特定した
論理アドレスが示す物理アドレスを特定する手段を備え
る、ことを特徴とする。
【００２１】このような記録媒体に格納されたプログラ
ムを実行するコンピュータによれば、データ配置テーブ
ルが格納されたブロックの論理アドレスを表す第１のア
ドレス変換テーブルは、特定されたゾーンの如何に関わ
らず記憶され続ける。このため、既に記憶されているア
ドレス変換テーブルが、データ配置テーブルへのアクセ
スのために書き換えられるという事態は発生しない。こ
のため、データにアクセスする処理の遅延が防止され
る。また、データ配置テーブル以外のデータにアクセス
する場合であっても、アクセス履歴記憶手段が記憶する
論理アドレス及び物理アドレスが示すブロックに記憶さ
れたデータへのアクセスであれば、第２のアドレス変換
テーブルの作成が行われる必要はなくなる。従って、デ
ータにアクセスする処理は更に効率的となる。また、こ
の発明の第８の観点に係るコンピュータ読み取り可能な
記録媒体は、各々が複数のゾーンのいずれかに属し、物
理アドレスを割り当てられた、前記データを記憶するた
めの複数のメモリブロックを含み、所定の前記ゾーンに
属する前記メモリブロックが、前記データと前記データ
が記憶されているメモリブロックの物理アドレスを示す
論理アドレスとの対応関係を表すデータ配置テーブルを
記憶することを特徴とするメモリに接続されたコンピュ
ータを、前記論理アドレスと、前記データ配置テーブル
を記憶する前記メモリブロックの物理アドレスとの対応
関係を表す情報を格納する第１のアドレス変換テーブル
を作成して記憶する第１のテーブル記憶手段と、外部の
指示に応答し、前記第１のアドレス変換テーブルに基づ
いて、前記データ配置テーブルを記憶するメモリブロッ
クの物理アドレスを特定し、特定した物理アドレスが示
す前記メモリブロックより前記データ配置テーブルを読
み出し、外部に供給するデータ配置テーブル検索手段
と、読み出し対象の前記データを示す論理アドレスを外
部より取得し、取得した前記論理アドレスに基づいて、
該論理アドレスが示すメモリブロックが属するゾーンを
特定するゾーン特定手段と、前記論理アドレスと、前記
ゾーン特定手段が特定したゾーンに属する前記メモリブ
ロックの物理アドレスとの対応関係を表す情報を格納す
る第２のアドレス変換テーブルを自己が記憶しているか
否かを判別し、記憶していないと判別したとき、前記第
２のアドレス変換テーブルを作成して記憶する第２のテ
ーブル記憶手段と、前記第２のアドレス変換テーブルに
基づいて、読み出し対象の前記データの論理アドレスが
示す物理アドレスを特定し、特定した物理アドレスが示
す前記メモリブロックに格納されている前記データを読
み出して出力するデータ検索手段と、して機能させるた
めのプログラムを記録したコンピュータ読み取り可能な
記録媒体であって、前記プログラムは、前記コンピュー
タを、データを記憶していない前記メモリブロックから
構成される空きブロックを示す情報を格納する空きブロ
ックテーブルを記憶する空きブロックテーブル記憶手段
と、書き込み対象のデータ及び論理アドレスが自己に供
給されたとき、前記空きブロックテーブルに登録されて
いる空きブロックの中から書き込み対象の空きブロック
を選択する空きブロック選択手段と、書き込み対象の前
記データを前記空きブロック選択手段により選択された
空きブロックに書き込む空きブロック書込手段と、書き
込み対象の前記データを書き込んだ空きブロックの物理
アドレスと、前記空きブロック選択手段に供給された論
理アドレスとの対応付けを表すように前記第２のアドレ
ス変換テーブルを更新する手段としてさらに機能させる
プログラムを含み、前記空きブロックテーブルは、前記
データ配置テーブルを記憶する前記メモリブロックを含
むゾーンに属する空きブロックを示す情報を格納する第
１の空きブロックテーブルと、いずれかのゾーンに属す
る空きブロックを示す情報を格納する第２の空きブロッ
クテーブルと、を含み、前記空きブロックテーブル記憶
手段は、前記ゾーン特定手段が特定したゾーンに属する
空きブロック情報を格納する前記第２の空きブロックテ
ーブルを自己が記憶しているか否 かを判別し、記憶して
いないと判別したとき、前記第２の空きブロックテーブ
ルを作成して記憶する手段を備え、前記空きブロック選
択手段は、書き込み対象のデータ及び論理アドレスが自
己に供給されたとき、前記第２の空きブロックテーブル
に登録されている空きブロックのうちから書き込み対象
の空きブロックを選択する手段を備え、前記プログラム
は、前記コンピュータを、前記空きブロック書込手段が
書き込んだ前記データと、前記空きブロック選択手段に
供給された論理アドレスとの対応付けを表すように更新
された前記データ配置テーブルを、前記第１の空きブロ
ックテーブルに登録されている空きブロックに書き込む
手段と、更新された前記データ配置テーブルを記憶して
いる前記メモリブロックが空きブロックであることを表
さないように前記第１の空きブロックテーブルを更新す
る手段としてさらに機能させるプログラムを含む、こと
を特徴とする。
ムを実行するコンピュータによれば、データ配置テーブ
ルが格納されたブロックの論理アドレスを表す第１のア
ドレス変換テーブルは、特定されたゾーンの如何に関わ
らず記憶され続ける。このため、既に記憶されているア
ドレス変換テーブルが、データ配置テーブルへのアクセ
スのために書き換えられるという事態は発生しない。こ
のため、データにアクセスする処理の遅延が防止され
る。また、データ配置テーブル以外のデータにアクセス
する場合であっても、アクセス履歴記憶手段が記憶する
論理アドレス及び物理アドレスが示すブロックに記憶さ
れたデータへのアクセスであれば、第２のアドレス変換
テーブルの作成が行われる必要はなくなる。従って、デ
ータにアクセスする処理は更に効率的となる。また、こ
の発明の第８の観点に係るコンピュータ読み取り可能な
記録媒体は、各々が複数のゾーンのいずれかに属し、物
理アドレスを割り当てられた、前記データを記憶するた
めの複数のメモリブロックを含み、所定の前記ゾーンに
属する前記メモリブロックが、前記データと前記データ
が記憶されているメモリブロックの物理アドレスを示す
論理アドレスとの対応関係を表すデータ配置テーブルを
記憶することを特徴とするメモリに接続されたコンピュ
ータを、前記論理アドレスと、前記データ配置テーブル
を記憶する前記メモリブロックの物理アドレスとの対応
関係を表す情報を格納する第１のアドレス変換テーブル
を作成して記憶する第１のテーブル記憶手段と、外部の
指示に応答し、前記第１のアドレス変換テーブルに基づ
いて、前記データ配置テーブルを記憶するメモリブロッ
クの物理アドレスを特定し、特定した物理アドレスが示
す前記メモリブロックより前記データ配置テーブルを読
み出し、外部に供給するデータ配置テーブル検索手段
と、読み出し対象の前記データを示す論理アドレスを外
部より取得し、取得した前記論理アドレスに基づいて、
該論理アドレスが示すメモリブロックが属するゾーンを
特定するゾーン特定手段と、前記論理アドレスと、前記
ゾーン特定手段が特定したゾーンに属する前記メモリブ
ロックの物理アドレスとの対応関係を表す情報を格納す
る第２のアドレス変換テーブルを自己が記憶しているか
否かを判別し、記憶していないと判別したとき、前記第
２のアドレス変換テーブルを作成して記憶する第２のテ
ーブル記憶手段と、前記第２のアドレス変換テーブルに
基づいて、読み出し対象の前記データの論理アドレスが
示す物理アドレスを特定し、特定した物理アドレスが示
す前記メモリブロックに格納されている前記データを読
み出して出力するデータ検索手段と、して機能させるた
めのプログラムを記録したコンピュータ読み取り可能な
記録媒体であって、前記プログラムは、前記コンピュー
タを、データを記憶していない前記メモリブロックから
構成される空きブロックを示す情報を格納する空きブロ
ックテーブルを記憶する空きブロックテーブル記憶手段
と、書き込み対象のデータ及び論理アドレスが自己に供
給されたとき、前記空きブロックテーブルに登録されて
いる空きブロックの中から書き込み対象の空きブロック
を選択する空きブロック選択手段と、書き込み対象の前
記データを前記空きブロック選択手段により選択された
空きブロックに書き込む空きブロック書込手段と、書き
込み対象の前記データを書き込んだ空きブロックの物理
アドレスと、前記空きブロック選択手段に供給された論
理アドレスとの対応付けを表すように前記第２のアドレ
ス変換テーブルを更新する手段としてさらに機能させる
プログラムを含み、前記空きブロックテーブルは、前記
データ配置テーブルを記憶する前記メモリブロックを含
むゾーンに属する空きブロックを示す情報を格納する第
１の空きブロックテーブルと、いずれかのゾーンに属す
る空きブロックを示す情報を格納する第２の空きブロッ
クテーブルと、を含み、前記空きブロックテーブル記憶
手段は、前記ゾーン特定手段が特定したゾーンに属する
空きブロック情報を格納する前記第２の空きブロックテ
ーブルを自己が記憶しているか否 かを判別し、記憶して
いないと判別したとき、前記第２の空きブロックテーブ
ルを作成して記憶する手段を備え、前記空きブロック選
択手段は、書き込み対象のデータ及び論理アドレスが自
己に供給されたとき、前記第２の空きブロックテーブル
に登録されている空きブロックのうちから書き込み対象
の空きブロックを選択する手段を備え、前記プログラム
は、前記コンピュータを、前記空きブロック書込手段が
書き込んだ前記データと、前記空きブロック選択手段に
供給された論理アドレスとの対応付けを表すように更新
された前記データ配置テーブルを、前記第１の空きブロ
ックテーブルに登録されている空きブロックに書き込む
手段と、更新された前記データ配置テーブルを記憶して
いる前記メモリブロックが空きブロックであることを表
さないように前記第１の空きブロックテーブルを更新す
る手段としてさらに機能させるプログラムを含む、こと
を特徴とする。
【００２２】
【発明の実施の形態】以下、この発明の実施の形態を、
フラッシュメモリを備えた記憶システムを例とし、図面
を参照して説明する。
フラッシュメモリを備えた記憶システムを例とし、図面
を参照して説明する。
【００２３】図１は、この発明の実施の形態にかかる記
憶システムの物理的構成を示すブロック図である。図示
するように、この記憶システムは、メモリユニット１
と、コンピュータ２とから構成されている。メモリユニ
ット１は、コンピュータ２が備えるスロットを介して、
コンピュータ２に着脱可能に装着されている。コンピュ
ータ２が備えるスロットは、例えば、ＰＣＭＣＩＡバス
を中継するためのＰＣＭＣＩＡスロットからなる。
憶システムの物理的構成を示すブロック図である。図示
するように、この記憶システムは、メモリユニット１
と、コンピュータ２とから構成されている。メモリユニ
ット１は、コンピュータ２が備えるスロットを介して、
コンピュータ２に着脱可能に装着されている。コンピュ
ータ２が備えるスロットは、例えば、ＰＣＭＣＩＡバス
を中継するためのＰＣＭＣＩＡスロットからなる。
【００２４】メモリユニット１は、フラッシュメモリ１
１及びコントローラ１２からなる。
１及びコントローラ１２からなる。
【００２５】フラッシュメモリ１１は、例えば、ＥＥＰ
ＲＯＭ（Electrically Erasable/Programable Read Onl
y Memory）等の記憶装置からなる。フラッシュメモリ１
１は、コントローラ１２が行うアクセスに応答し、コン
ピュータ２から供給されたデータの記憶と、記憶してい
るデータのコンピュータ２への供給と、記憶しているデ
ータの消去とを行う。
ＲＯＭ（Electrically Erasable/Programable Read Onl
y Memory）等の記憶装置からなる。フラッシュメモリ１
１は、コントローラ１２が行うアクセスに応答し、コン
ピュータ２から供給されたデータの記憶と、記憶してい
るデータのコンピュータ２への供給と、記憶しているデ
ータの消去とを行う。
【００２６】フラッシュメモリ１１が有する記憶領域
は、例えば図２に示すように６５５３６個のページから
なり、各々のページは５２８バイトの記憶容量を有す
る。各ページに含まれるメモリセルには、連続的に０か
ら５２７までの番地が与えられている。
は、例えば図２に示すように６５５３６個のページから
なり、各々のページは５２８バイトの記憶容量を有す
る。各ページに含まれるメモリセルには、連続的に０か
ら５２７までの番地が与えられている。
【００２７】各ページは、図示するように、先頭から５
１２バイトの領域を占めるデータ領域と、末尾１６バイ
トを占める冗長部とから構成される。データ領域には、
本来のデータ（コンピュータ２から供給され書き込まれ
るデータや、コンピュータ２に供給される対象となるデ
ータ）が格納され、冗長部には、本来のデータの内容が
破壊されていないことを確認するためのエラーチェック
コード等が格納される。
１２バイトの領域を占めるデータ領域と、末尾１６バイ
トを占める冗長部とから構成される。データ領域には、
本来のデータ（コンピュータ２から供給され書き込まれ
るデータや、コンピュータ２に供給される対象となるデ
ータ）が格納され、冗長部には、本来のデータの内容が
破壊されていないことを確認するためのエラーチェック
コード等が格納される。
【００２８】そして、各ページは、先頭から１６ページ
単位で１つのブロックを構成する。各ブロックは８キロ
バイトの記憶容量を有し、記憶領域全体は、４０９６個
のブロックから構成され、先頭から連続的に０から４０
９５までの物理ブロックアドレスを与えられている。各
々のブロックに属する各ページには、連続的に０から１
５までのページアドレスが付与されている。
単位で１つのブロックを構成する。各ブロックは８キロ
バイトの記憶容量を有し、記憶領域全体は、４０９６個
のブロックから構成され、先頭から連続的に０から４０
９５までの物理ブロックアドレスを与えられている。各
々のブロックに属する各ページには、連続的に０から１
５までのページアドレスが付与されている。
【００２９】また、各々のブロックに属する各ページの
冗長部には、そのブロックに割り当てられている論理ブ
ロックアドレスの値が格納される。論理ブロックアドレ
スは、フラッシュメモリ１１が後述する動作により読み
書きされるときに、コントローラ１２により、データ読
み書きの単位として認識される単位である。論理ブロッ
クアドレスが割り当てられているブロックの総量は、フ
ラッシュメモリ１１が物理的に備えるブロックの総量よ
り小さい所定量、例えば４０００個である。
冗長部には、そのブロックに割り当てられている論理ブ
ロックアドレスの値が格納される。論理ブロックアドレ
スは、フラッシュメモリ１１が後述する動作により読み
書きされるときに、コントローラ１２により、データ読
み書きの単位として認識される単位である。論理ブロッ
クアドレスが割り当てられているブロックの総量は、フ
ラッシュメモリ１１が物理的に備えるブロックの総量よ
り小さい所定量、例えば４０００個である。
【００３０】そして、フラッシュメモリ１１の各ブロッ
クは、複数のゾーンへと更に分類されている。具体的に
は、ブロックアドレスが０〜１０２３までの１０２４個
のブロックが第１のゾーン（ゾーン０）を構成し、ブロ
ックアドレスが１０２４〜２０４７までの１０２４個の
ブロックが第２のゾーン（ゾーン１）を構成し、ブロッ
クアドレスが２０４８〜３０７１までの１０２４個のブ
ロックが第３のゾーン（ゾーン２）を構成し、残る１０
２４個のブロックが第４のゾーン（ゾーン３）を構成す
る。そして、ゾーン０、ゾーン１、ゾーン２、及びゾー
ン３には、順に、０、１、２及び３のゾーンアドレスが
付与されている。（なお、本明細書及び図面において、
末尾に文字”ｈ”を付した数字は、１６進数を表す。）
クは、複数のゾーンへと更に分類されている。具体的に
は、ブロックアドレスが０〜１０２３までの１０２４個
のブロックが第１のゾーン（ゾーン０）を構成し、ブロ
ックアドレスが１０２４〜２０４７までの１０２４個の
ブロックが第２のゾーン（ゾーン１）を構成し、ブロッ
クアドレスが２０４８〜３０７１までの１０２４個のブ
ロックが第３のゾーン（ゾーン２）を構成し、残る１０
２４個のブロックが第４のゾーン（ゾーン３）を構成す
る。そして、ゾーン０、ゾーン１、ゾーン２、及びゾー
ン３には、順に、０、１、２及び３のゾーンアドレスが
付与されている。（なお、本明細書及び図面において、
末尾に文字”ｈ”を付した数字は、１６進数を表す。）
【００３１】各ゾーンに属するブロックに割り当てられ
る論理ブロックアドレスがとり得る値の範囲は、ＣＰＵ
１２１が実行するプログラムにより予め定められてい
る。具体的には、例えば、ゾーン０、１、２及び３に属
するブロックに割り当てられる論理ブロックアドレス
は、順に、００００ｈ以上０３Ｅ７ｈ以下、０３Ｅ８ｈ
以上０７ＣＦｈ以下、０７Ｄ１ｈ以上０ＢＢ７ｈ以下、
０ＢＢ８ｈ以上０Ｆ９Ｆｈ以下、の範囲の値をとるよう
に定められている。
る論理ブロックアドレスがとり得る値の範囲は、ＣＰＵ
１２１が実行するプログラムにより予め定められてい
る。具体的には、例えば、ゾーン０、１、２及び３に属
するブロックに割り当てられる論理ブロックアドレス
は、順に、００００ｈ以上０３Ｅ７ｈ以下、０３Ｅ８ｈ
以上０７ＣＦｈ以下、０７Ｄ１ｈ以上０ＢＢ７ｈ以下、
０ＢＢ８ｈ以上０Ｆ９Ｆｈ以下、の範囲の値をとるよう
に定められている。
【００３２】フラッシュメモリ１１は、メモリユニット
１のコントローラ１２より、特定のブロックのデータを
消去するよう指示されると、当該ブロックに含まれるす
べてのメモリセルの記憶内容をリセットする（例えば、
フラッシュメモリ１１がＮＡＮＤ型のフラッシュメモリ
からなる場合は、各メモリセルの記憶値を「１」とす
る）。
１のコントローラ１２より、特定のブロックのデータを
消去するよう指示されると、当該ブロックに含まれるす
べてのメモリセルの記憶内容をリセットする（例えば、
フラッシュメモリ１１がＮＡＮＤ型のフラッシュメモリ
からなる場合は、各メモリセルの記憶値を「１」とす
る）。
【００３３】また、フラッシュメモリ１１の記憶領域に
は、後述する処理により、ディレクトリと、ＦＡＴ（Fi
le Allocation Table）とが作成される。ディレクトリ
及びＦＡＴは、フラッシュメモリ１１の記憶領域のゾー
ン０に属する２５６個のブロック内に作成される。そし
て、ディレクトリ及びＦＡＴが格納されるブロックに
は、論理ブロックアドレスとして先頭の２５６個のアド
レス（すなわち、００００ｈ以上００ＦＦｈ以下のアド
レス）が付される。
は、後述する処理により、ディレクトリと、ＦＡＴ（Fi
le Allocation Table）とが作成される。ディレクトリ
及びＦＡＴは、フラッシュメモリ１１の記憶領域のゾー
ン０に属する２５６個のブロック内に作成される。そし
て、ディレクトリ及びＦＡＴが格納されるブロックに
は、論理ブロックアドレスとして先頭の２５６個のアド
レス（すなわち、００００ｈ以上００ＦＦｈ以下のアド
レス）が付される。
【００３４】図３は、ディレクトリ、ＦＡＴ及び論理ブ
ロックアドレスの相互の対応関係を示す図である。図示
するように、ディレクトリ及びＦＡＴが記憶された論理
ブロックアドレスは、例えば、ＣＰＵ１２１が記憶する
ディレクトリポインタによって示されている。
ロックアドレスの相互の対応関係を示す図である。図示
するように、ディレクトリ及びＦＡＴが記憶された論理
ブロックアドレスは、例えば、ＣＰＵ１２１が記憶する
ディレクトリポインタによって示されている。
【００３５】ディレクトリは、フラッシュメモリ１１内
に記憶されているファイル（すなわち、一括して扱うべ
きものとしてコンピュータ２が指定するデータの集合）
のファイル名と、そのファイルの先頭部分が記憶されて
いる論理ブロックアドレス及びページアドレスとを示す
テーブルである。
に記憶されているファイル（すなわち、一括して扱うべ
きものとしてコンピュータ２が指定するデータの集合）
のファイル名と、そのファイルの先頭部分が記憶されて
いる論理ブロックアドレス及びページアドレスとを示す
テーブルである。
【００３６】ＦＡＴは、フラッシュメモリ１１の記憶領
域内でのファイルの配置を示すテーブルであり、ファイ
ルが１つのページ内に収まらないとき、図３に示すよう
に、後続の部分を記憶するページが属するブロックの論
理ブロックアドレス及び当該ページのページアドレスを
それぞれ示すものである。ファイルの最終部分が記憶さ
れているページのページアドレスは、図３に示すよう
に、終了コード（ＥＣ）を付されることによって、その
ページアドレスが最終部分を表すものであることが示さ
れる。
域内でのファイルの配置を示すテーブルであり、ファイ
ルが１つのページ内に収まらないとき、図３に示すよう
に、後続の部分を記憶するページが属するブロックの論
理ブロックアドレス及び当該ページのページアドレスを
それぞれ示すものである。ファイルの最終部分が記憶さ
れているページのページアドレスは、図３に示すよう
に、終了コード（ＥＣ）を付されることによって、その
ページアドレスが最終部分を表すものであることが示さ
れる。
【００３７】コントローラ１２は、図１に示すように、
ＣＰＵ（Central Processing Unit）１２１と、ＲＯＭ
（Read Only Memory）１２２と、ＳＲＡＭ（Static Ran
domAccess Memory）１２３とを備えている。ＣＰＵ１２
１は、ＲＯＭ１２２、ＳＲＡＭ１２３及びフラッシュメ
モリ１１に接続されており、また、コンピュータ２が備
えるＰＣＭＣＩＡスロットを介してコンピュータ２に着
脱可能に接続されている。
ＣＰＵ（Central Processing Unit）１２１と、ＲＯＭ
（Read Only Memory）１２２と、ＳＲＡＭ（Static Ran
domAccess Memory）１２３とを備えている。ＣＰＵ１２
１は、ＲＯＭ１２２、ＳＲＡＭ１２３及びフラッシュメ
モリ１１に接続されており、また、コンピュータ２が備
えるＰＣＭＣＩＡスロットを介してコンピュータ２に着
脱可能に接続されている。
【００３８】ＣＰＵ１２１は、コントローラ１２の製造
者等によって予めＲＯＭ１２２に格納されているプログ
ラムの処理に従って、後述する処理を行う。そして、Ｃ
ＰＵ１２１は、アクセス装置を構成するコンピュータ２
から供給される命令を取得すると、その命令を実行す
る。ＣＰＵ１２１が実行する命令には、フラッシュメモ
リ１１にアクセスする命令が含まれる。
者等によって予めＲＯＭ１２２に格納されているプログ
ラムの処理に従って、後述する処理を行う。そして、Ｃ
ＰＵ１２１は、アクセス装置を構成するコンピュータ２
から供給される命令を取得すると、その命令を実行す
る。ＣＰＵ１２１が実行する命令には、フラッシュメモ
リ１１にアクセスする命令が含まれる。
【００３９】ＳＲＡＭ１２３は、ＣＰＵ１２１の作業領
域として用いられ、また、退避用メモリ領域と、ＣＰＵ
１２１が後述する処理により作成するＢＳＩ（Block Se
archIndex）及びＢＰＴ（Block Pointer Table）とを格
納する。
域として用いられ、また、退避用メモリ領域と、ＣＰＵ
１２１が後述する処理により作成するＢＳＩ（Block Se
archIndex）及びＢＰＴ（Block Pointer Table）とを格
納する。
【００４０】退避用メモリ領域は、後述するデータ書き
込みの処理において、書き込みを行う対象のページを含
むブロックに格納されているデータを一時的に格納する
ための記憶領域である。
込みの処理において、書き込みを行う対象のページを含
むブロックに格納されているデータを一時的に格納する
ための記憶領域である。
【００４１】ＢＳＩは、ファイル管理用ＢＳＩと、一般
用ＢＳＩとより構成されている。ファイル管理用ＢＳＩ
は、フラッシュメモリ１１の記憶領域のうちのゾーン０
に属する各ブロックについて、そのうちいずれが空きブ
ロック（すなわち、リセットされた状態にあるブロッ
ク）であるかを特定する情報を格納する。一般用ＢＳＩ
は、フラッシュメモリ１１の記憶領域のうちの１個のゾ
ーンに属する各ブロックについて、そのうちいずれが空
きブロックであるかを特定する情報を格納する。ファイ
ル管理用ＢＳＩ及び一般用ＢＳＩは、いずれも、コント
ローラ１２の後述する処理に従って作成及び更新され、
ＳＲＡＭ１２３に格納される。
用ＢＳＩとより構成されている。ファイル管理用ＢＳＩ
は、フラッシュメモリ１１の記憶領域のうちのゾーン０
に属する各ブロックについて、そのうちいずれが空きブ
ロック（すなわち、リセットされた状態にあるブロッ
ク）であるかを特定する情報を格納する。一般用ＢＳＩ
は、フラッシュメモリ１１の記憶領域のうちの１個のゾ
ーンに属する各ブロックについて、そのうちいずれが空
きブロックであるかを特定する情報を格納する。ファイ
ル管理用ＢＳＩ及び一般用ＢＳＩは、いずれも、コント
ローラ１２の後述する処理に従って作成及び更新され、
ＳＲＡＭ１２３に格納される。
【００４２】また、ＣＰＵ１２１は、後述する処理によ
り、一般用ＢＳＩがいずれのゾーンに属する空きブロッ
クを特定しているかを示す情報を記憶するかを示すゾー
ン情報を作成し、ＳＲＡＭ１２３に格納する。
り、一般用ＢＳＩがいずれのゾーンに属する空きブロッ
クを特定しているかを示す情報を記憶するかを示すゾー
ン情報を作成し、ＳＲＡＭ１２３に格納する。
【００４３】フラッシュメモリ１１の各ブロックの総数
が１０２４個ずつであるときの一般用ＢＳＩの構造の一
例を図４に示す（ファイル管理用ＢＳＩのデータ構造も
一般用ＢＳＩと実質的に同一である）。図示するよう
に、一般用ＢＳＩはいずれも１２８バイトのデータから
なり、先頭のビットから順に、ゾーン情報が示すゾーン
の先頭のブロックから１０２４個目のブロックに順に１
対１に対応づけられており、対応づけられたブロックが
空きブロックであるとき”１”、空きブロックでないと
き”０”を格納する。
が１０２４個ずつであるときの一般用ＢＳＩの構造の一
例を図４に示す（ファイル管理用ＢＳＩのデータ構造も
一般用ＢＳＩと実質的に同一である）。図示するよう
に、一般用ＢＳＩはいずれも１２８バイトのデータから
なり、先頭のビットから順に、ゾーン情報が示すゾーン
の先頭のブロックから１０２４個目のブロックに順に１
対１に対応づけられており、対応づけられたブロックが
空きブロックであるとき”１”、空きブロックでないと
き”０”を格納する。
【００４４】ＢＰＴは、ファイル管理用ＢＰＴと、一般
用ＢＰＴとより構成されている。ファイル管理用ＢＰＴ
は、ディレクトリ及びＦＡＴを格納している各ブロック
について、その論理ブロックアドレス及び物理ブロック
アドレスの対応関係を示す情報を格納するものである。
一般用ＢＰＴは、ＢＳＩが空きブロックを特定している
ゾーンと同一のゾーン（すなわち、ＳＲＡＭ１２３に格
納されているゾーン情報が示すゾーン）に属する各ブロ
ックについて、その論理ブロックアドレス及び物理ブロ
ックアドレスの対応関係を示す情報を格納するものであ
る。一般用ＢＰＴがゾーン０に属するブロックの論理ブ
ロックアドレス及び物理ブロックアドレスの対応関係を
示している場合、ディレクトリ及びＦＡＴを格納してい
る各ブロックについて、その論理ブロックアドレス及び
物理ブロックアドレスの対応関係は、ファイル管理用Ｂ
ＰＴ及び一般用ＢＰＴの両方により表される。ファイル
管理用ＢＰＴ及び一般用ＢＰＴは、いずれも、ＣＰＵ１
２１による後述の処理に従って作成あるいは更新され、
ＳＲＡＭ１２３に格納される。
用ＢＰＴとより構成されている。ファイル管理用ＢＰＴ
は、ディレクトリ及びＦＡＴを格納している各ブロック
について、その論理ブロックアドレス及び物理ブロック
アドレスの対応関係を示す情報を格納するものである。
一般用ＢＰＴは、ＢＳＩが空きブロックを特定している
ゾーンと同一のゾーン（すなわち、ＳＲＡＭ１２３に格
納されているゾーン情報が示すゾーン）に属する各ブロ
ックについて、その論理ブロックアドレス及び物理ブロ
ックアドレスの対応関係を示す情報を格納するものであ
る。一般用ＢＰＴがゾーン０に属するブロックの論理ブ
ロックアドレス及び物理ブロックアドレスの対応関係を
示している場合、ディレクトリ及びＦＡＴを格納してい
る各ブロックについて、その論理ブロックアドレス及び
物理ブロックアドレスの対応関係は、ファイル管理用Ｂ
ＰＴ及び一般用ＢＰＴの両方により表される。ファイル
管理用ＢＰＴ及び一般用ＢＰＴは、いずれも、ＣＰＵ１
２１による後述の処理に従って作成あるいは更新され、
ＳＲＡＭ１２３に格納される。
【００４５】ファイル管理用ＢＰＴ及び一般用ＢＰＴ
は、各々、ＳＲＡＭ１２３の記憶領域中の所定の論理的
位置を占め、各々の論理ブロックアドレスに対応付けら
れた物理ブロックアドレスを記憶するための記憶領域を
備える。
は、各々、ＳＲＡＭ１２３の記憶領域中の所定の論理的
位置を占め、各々の論理ブロックアドレスに対応付けら
れた物理ブロックアドレスを記憶するための記憶領域を
備える。
【００４６】ファイル管理用ＢＰＴ及び一般用ＢＰＴ
は、具体的には、例えば図５に示すデータ構造を有す
る。すなわち、例えば、ファイル管理用ＢＰＴは、図示
するように、先頭から１ワード毎に付されたアドレスが
００００ｈ〜００ＦＦｈである、合計２５６ワードの記
憶領域を備える。また、一般用ＢＰＴは、例えば、各々
のゾーンに属するブロックを示す論理ブロックアドレス
の総数が１０００個である場合、例えば図示するよう
に、先頭から１ワード毎に付されたアドレスが１０００
ｈ〜１３Ｅ７ｈである、合計１０００ワードの記憶領域
を備える。
は、具体的には、例えば図５に示すデータ構造を有す
る。すなわち、例えば、ファイル管理用ＢＰＴは、図示
するように、先頭から１ワード毎に付されたアドレスが
００００ｈ〜００ＦＦｈである、合計２５６ワードの記
憶領域を備える。また、一般用ＢＰＴは、例えば、各々
のゾーンに属するブロックを示す論理ブロックアドレス
の総数が１０００個である場合、例えば図示するよう
に、先頭から１ワード毎に付されたアドレスが１０００
ｈ〜１３Ｅ７ｈである、合計１０００ワードの記憶領域
を備える。
【００４７】そして、ファイル管理用ＢＰＴを形成する
記憶領域に付された各々のアドレスは論理ブロックアド
レスに等しい。そして、各々のアドレスを付された１ワ
ードの記憶領域に格納されている内容は、当該アドレス
が示す論理ブロックアドレスに対応付けられているブロ
ックの物理ブロックアドレスを表す。
記憶領域に付された各々のアドレスは論理ブロックアド
レスに等しい。そして、各々のアドレスを付された１ワ
ードの記憶領域に格納されている内容は、当該アドレス
が示す論理ブロックアドレスに対応付けられているブロ
ックの物理ブロックアドレスを表す。
【００４８】一方、一般用ＢＰＴを形成する記憶領域に
付された各々のアドレスは、論理ブロックアドレスと、
一般用ＢＰＴを形成する記憶領域に付されたアドレスの
最小値（オフセット値）との和から、上述のゾーン情報
が示すゾーンの番号に０３Ｅ８ｈ（すなわち、１０進数
１０００）を乗じた数を差し引いた値に等しい。そし
て、各々のアドレスを付された１ワードの記憶領域に格
納されている内容は、当該アドレスが示す論理ブロック
アドレスに対応付けられているブロックの物理ブロック
アドレスを表す。
付された各々のアドレスは、論理ブロックアドレスと、
一般用ＢＰＴを形成する記憶領域に付されたアドレスの
最小値（オフセット値）との和から、上述のゾーン情報
が示すゾーンの番号に０３Ｅ８ｈ（すなわち、１０進数
１０００）を乗じた数を差し引いた値に等しい。そし
て、各々のアドレスを付された１ワードの記憶領域に格
納されている内容は、当該アドレスが示す論理ブロック
アドレスに対応付けられているブロックの物理ブロック
アドレスを表す。
【００４９】具体的には、例えば図５に示すように、ア
ドレス１００１ｈを付された記憶領域に値”０Ａ１０
ｈ”が格納されており、オフセット値が１０００ｈであ
り、ゾーン情報がゾーン２を表しているとする。この場
合は、物理ブロックアドレスが０Ａ１０ｈであるブロッ
クには、論理ブロックアドレスとして０７Ｄ１ｈが対応
付けられている。
ドレス１００１ｈを付された記憶領域に値”０Ａ１０
ｈ”が格納されており、オフセット値が１０００ｈであ
り、ゾーン情報がゾーン２を表しているとする。この場
合は、物理ブロックアドレスが０Ａ１０ｈであるブロッ
クには、論理ブロックアドレスとして０７Ｄ１ｈが対応
付けられている。
【００５０】ただし、各々のアドレスを付された記憶領
域に格納されている内容が所定の値を表す場合（例え
ば、図示するように、値”０ＦＦＦｈ”を表す場合）
は、その値を格納している記憶領域のアドレスが示す論
理ブロックアドレスには、物理ブロックアドレスが対応
付けられていないことを表す。
域に格納されている内容が所定の値を表す場合（例え
ば、図示するように、値”０ＦＦＦｈ”を表す場合）
は、その値を格納している記憶領域のアドレスが示す論
理ブロックアドレスには、物理ブロックアドレスが対応
付けられていないことを表す。
【００５１】コンピュータ２はパーソナルコンピュータ
等からなり、ＰＣＭＣＩＡスロットを備え、ＯＳ及びド
ライバを表すプログラムデータを記憶し、電源投入後、
ＯＳを実行する。そして、ＰＣＭＣＩＡスロットにメモ
リユニット１が装着されたことを検知すると、ＯＳの処
理に従ってドライバを起動する。
等からなり、ＰＣＭＣＩＡスロットを備え、ＯＳ及びド
ライバを表すプログラムデータを記憶し、電源投入後、
ＯＳを実行する。そして、ＰＣＭＣＩＡスロットにメモ
リユニット１が装着されたことを検知すると、ＯＳの処
理に従ってドライバを起動する。
【００５２】ドライバの処理を行うコンピュータ２は、
コントローラ１２に上述の命令を供給したり、フラッシ
ュメモリ１１に書き込む対象のデータを供給して、ＣＰ
Ｕ１２１に、フラッシュメモリ１１へのアクセスを行わ
せる。そして、自らが供給した命令に従ってＣＰＵ１２
１がフラッシュメモリ１１から読み出して自らに供給し
たデータを、ＣＰＵ１２１より取得する。
コントローラ１２に上述の命令を供給したり、フラッシ
ュメモリ１１に書き込む対象のデータを供給して、ＣＰ
Ｕ１２１に、フラッシュメモリ１１へのアクセスを行わ
せる。そして、自らが供給した命令に従ってＣＰＵ１２
１がフラッシュメモリ１１から読み出して自らに供給し
たデータを、ＣＰＵ１２１より取得する。
【００５３】（動作）次に、この記憶システムの動作
を、図６〜図１１を参照して説明する。図６は、初期処
理を示すフローチャートである。図７は、データ読み出
しの処理を示すフローチャートである。図８は、一般用
ＢＳＩ・一般用ＢＰＴの作成の処理を示すフローチャー
トである。図９は、データ書き込みの処理を示すフロー
チャートである。図１０は、ＦＡＴ更新の処理を示すフ
ローチャートである。図１１は、データ転記の処理を示
すフローチャートである。
を、図６〜図１１を参照して説明する。図６は、初期処
理を示すフローチャートである。図７は、データ読み出
しの処理を示すフローチャートである。図８は、一般用
ＢＳＩ・一般用ＢＰＴの作成の処理を示すフローチャー
トである。図９は、データ書き込みの処理を示すフロー
チャートである。図１０は、ＦＡＴ更新の処理を示すフ
ローチャートである。図１１は、データ転記の処理を示
すフローチャートである。
【００５４】（初期処理）この記憶システムが起動する
と、メモリユニット１のコントローラ１２のＣＰＵ１２
１は、図６に示す初期処理を実行する。初期処理を開始
すると、ＣＰＵ１２１は、ＳＲＡＭ１２３の記憶領域の
うち、ＢＰＴ及びＢＳＩを格納する部分の初期化を行う
（ステップＳ１０１）。
と、メモリユニット１のコントローラ１２のＣＰＵ１２
１は、図６に示す初期処理を実行する。初期処理を開始
すると、ＣＰＵ１２１は、ＳＲＡＭ１２３の記憶領域の
うち、ＢＰＴ及びＢＳＩを格納する部分の初期化を行う
（ステップＳ１０１）。
【００５５】ステップＳ１０１においてＣＰＵ１２１
は、具体的には、ＳＲＡＭ１２３の記憶領域のうちファ
イル管理用ＢＰＴ及び一般用ＢＰＴを格納する部分につ
いて、１ワード毎に付された上述のアドレスにより示さ
れる各区画に、物理ブロックアドレスが対応付けられて
いないことを示す所定の値（例えば、上述の値”０ＦＦ
Ｆｈ”）を書き込む。また、ファイル管理用ＢＳＩ及び
一般用ＢＳＩを格納する部分のビットの論理値を、すべ
て”０”とする。また、ゾーン情報を格納する部分に
は、ゾーン０を示すゾーン情報を格納する。
は、具体的には、ＳＲＡＭ１２３の記憶領域のうちファ
イル管理用ＢＰＴ及び一般用ＢＰＴを格納する部分につ
いて、１ワード毎に付された上述のアドレスにより示さ
れる各区画に、物理ブロックアドレスが対応付けられて
いないことを示す所定の値（例えば、上述の値”０ＦＦ
Ｆｈ”）を書き込む。また、ファイル管理用ＢＳＩ及び
一般用ＢＳＩを格納する部分のビットの論理値を、すべ
て”０”とする。また、ゾーン情報を格納する部分に
は、ゾーン０を示すゾーン情報を格納する。
【００５６】次に、ＣＰＵ１２１は、フラッシュメモリ
１１のゾーン０に属する各ブロックのうち、未だ冗長部
に格納されているデータを読み出されていないブロック
であって最も物理ブロックアドレスが若いものを特定
し、特定されたブロックに属するページの冗長部に格納
されているデータを読み出す（ステップＳ１０２）。
１１のゾーン０に属する各ブロックのうち、未だ冗長部
に格納されているデータを読み出されていないブロック
であって最も物理ブロックアドレスが若いものを特定
し、特定されたブロックに属するページの冗長部に格納
されているデータを読み出す（ステップＳ１０２）。
【００５７】次に、ＣＰＵ１２１は、ステップＳ１０２
で読み出したデータに基づき、ステップＳ１０２でデー
タを読み出したブロックが空きブロックであるか否かを
判別する（ステップＳ１０３）。具体的には、例えば、
ステップＳ１０２で読み出したデータに、所定の形式の
空きブロックコードが格納されているか否かを判別す
る。そして、空きブロックでないと判別すると、ＣＰＵ
１２１は、処理をステップＳ１０６に移す。
で読み出したデータに基づき、ステップＳ１０２でデー
タを読み出したブロックが空きブロックであるか否かを
判別する（ステップＳ１０３）。具体的には、例えば、
ステップＳ１０２で読み出したデータに、所定の形式の
空きブロックコードが格納されているか否かを判別す
る。そして、空きブロックでないと判別すると、ＣＰＵ
１２１は、処理をステップＳ１０６に移す。
【００５８】一方、空きブロックであると判別すると、
ＣＰＵ１２１は、その空きブロックを示す物理ブロック
アドレスから、ファイル管理用ＢＳＩを格納するための
ＳＲＡＭ１２３の記憶領域中、その物理ブロックアドレ
スを示すビットの位置を算出し、そのビットの論理値
を”１”に書き換える（ステップＳ１０４）。また、一
般用ＢＳＩを格納するためのＳＲＡＭ１２３の記憶領域
中、その物理ブロックアドレスを示すビットの位置も算
出し、そのビットの論理値も”１”に書き換える（ステ
ップＳ１０５）。ステップＳ１０４及びＳ１０５の処理
を終えると、ＣＰＵ１２１は処理をステップＳ１０９に
移す。
ＣＰＵ１２１は、その空きブロックを示す物理ブロック
アドレスから、ファイル管理用ＢＳＩを格納するための
ＳＲＡＭ１２３の記憶領域中、その物理ブロックアドレ
スを示すビットの位置を算出し、そのビットの論理値
を”１”に書き換える（ステップＳ１０４）。また、一
般用ＢＳＩを格納するためのＳＲＡＭ１２３の記憶領域
中、その物理ブロックアドレスを示すビットの位置も算
出し、そのビットの論理値も”１”に書き換える（ステ
ップＳ１０５）。ステップＳ１０４及びＳ１０５の処理
を終えると、ＣＰＵ１２１は処理をステップＳ１０９に
移す。
【００５９】一方、ステップＳ１０６で、ＣＰＵ１２１
は、ステップＳ１０２で読み出したデータのうちに、先
頭の２５６個に属する論理ブロックアドレス、すなわ
ち、”００００ｈ”以上”００ＦＦｈ”以下の論理ブロ
ックアドレスが含まれているか否かを判別する。
は、ステップＳ１０２で読み出したデータのうちに、先
頭の２５６個に属する論理ブロックアドレス、すなわ
ち、”００００ｈ”以上”００ＦＦｈ”以下の論理ブロ
ックアドレスが含まれているか否かを判別する。
【００６０】そして、含まれていないと判別すると、一
般用ＢＰＴを格納するためのＳＲＡＭ１２３の記憶領域
中、フラッシュメモリ１１から読み出した論理ブロック
アドレスに相当するアドレスを付された部分に、その論
理ブロックアドレスを読み出したブロックの物理ブロッ
クアドレスを書き込み（ステップＳ１０７）、処理をス
テップＳ１０９に移す。これにより、一般用ＢＰＴに、
物理ブロックアドレスと論理ブロックアドレスとの対応
付けを示す新たな情報が追加される。
般用ＢＰＴを格納するためのＳＲＡＭ１２３の記憶領域
中、フラッシュメモリ１１から読み出した論理ブロック
アドレスに相当するアドレスを付された部分に、その論
理ブロックアドレスを読み出したブロックの物理ブロッ
クアドレスを書き込み（ステップＳ１０７）、処理をス
テップＳ１０９に移す。これにより、一般用ＢＰＴに、
物理ブロックアドレスと論理ブロックアドレスとの対応
付けを示す新たな情報が追加される。
【００６１】一方、含まれていると判別すると、ファイ
ル管理用ＢＰＴを格納するためのＳＲＡＭ１２３の記憶
領域中、フラッシュメモリ１１から読み出した論理ブロ
ックアドレスに相当するアドレスを付された部分に、そ
の論理ブロックアドレスを読み出したブロックの物理ブ
ロックアドレスを書き込み（ステップＳ１０８）、処理
をステップＳ１０９に移す。これにより、ファイル管理
用ＢＰＴに、物理ブロックアドレスと論理ブロックアド
レスとの対応付けを示す新たな情報が追加される。
ル管理用ＢＰＴを格納するためのＳＲＡＭ１２３の記憶
領域中、フラッシュメモリ１１から読み出した論理ブロ
ックアドレスに相当するアドレスを付された部分に、そ
の論理ブロックアドレスを読み出したブロックの物理ブ
ロックアドレスを書き込み（ステップＳ１０８）、処理
をステップＳ１０９に移す。これにより、ファイル管理
用ＢＰＴに、物理ブロックアドレスと論理ブロックアド
レスとの対応付けを示す新たな情報が追加される。
【００６２】ステップＳ１０９で、ＣＰＵ１２１は、ス
テップＳ１０２で冗長部に格納されているデータを読み
とられたブロックの次のブロックがフラッシュメモリ１
１のゾーン０に存在するか否かを判別する。そして、存
在すると判別すると処理をステップＳ１０２に戻し、存
在しないと判別すると、初期処理を終了する。
テップＳ１０２で冗長部に格納されているデータを読み
とられたブロックの次のブロックがフラッシュメモリ１
１のゾーン０に存在するか否かを判別する。そして、存
在すると判別すると処理をステップＳ１０２に戻し、存
在しないと判別すると、初期処理を終了する。
【００６３】以上説明した初期処理により、ゾーン０の
一般用ＢＳＩ及びゾーン０の一般用ＢＰＴと、ファイル
管理用ＢＳＩと、ファイル管理用ＢＰＴとが作成され
る。
一般用ＢＳＩ及びゾーン０の一般用ＢＰＴと、ファイル
管理用ＢＳＩと、ファイル管理用ＢＰＴとが作成され
る。
【００６４】（データ読み出しの処理）初期処理が終了
すると、メモリユニット１のＣＰＵ１２１は、コンピュ
ータ２より、フラッシュメモリ１１へのアクセスの指示
を受け付ける。コンピュータ２は、ＣＰＵ１２１にフラ
ッシュメモリ１１からのデータの読み出しを指示すると
きは、まず、ディレクトリ及びＦＡＴを読み出すため、
読み出しを指示する命令と、ディレクトリ及びＦＡＴが
記憶されているブロックの論理ブロックアドレスを、Ｃ
ＰＵ１２１に供給する（図７、ステップＳ２０１）。
すると、メモリユニット１のＣＰＵ１２１は、コンピュ
ータ２より、フラッシュメモリ１１へのアクセスの指示
を受け付ける。コンピュータ２は、ＣＰＵ１２１にフラ
ッシュメモリ１１からのデータの読み出しを指示すると
きは、まず、ディレクトリ及びＦＡＴを読み出すため、
読み出しを指示する命令と、ディレクトリ及びＦＡＴが
記憶されているブロックの論理ブロックアドレスを、Ｃ
ＰＵ１２１に供給する（図７、ステップＳ２０１）。
【００６５】データの読み出しを指示する命令と、論理
ブロックアドレスとを供給されたＣＰＵ１２１は、論理
ブロックアドレスをキーとしてファイル管理用ＢＰＴを
検索し、ディレクトリ及びＦＡＴが記憶されているブロ
ックの物理ブロックアドレスを索出し、当該物理ブロッ
クアドレスが示すブロックよりディレクトリ及びＦＡＴ
を読み出して、コンピュータ２に供給する（ステップＳ
２０２）。コンピュータ２は、自己に供給されたディレ
クトリ及びＦＡＴを一時記憶する。
ブロックアドレスとを供給されたＣＰＵ１２１は、論理
ブロックアドレスをキーとしてファイル管理用ＢＰＴを
検索し、ディレクトリ及びＦＡＴが記憶されているブロ
ックの物理ブロックアドレスを索出し、当該物理ブロッ
クアドレスが示すブロックよりディレクトリ及びＦＡＴ
を読み出して、コンピュータ２に供給する（ステップＳ
２０２）。コンピュータ２は、自己に供給されたディレ
クトリ及びＦＡＴを一時記憶する。
【００６６】コンピュータ２は、ＣＰＵ１２１よりディ
レクトリ及びＦＡＴを供給されると、データを読み出す
対象のファイルのファイル名をキーとして、ＣＰＵ１２
１より供給されたディレクトリを検索し、そのファイル
名を有するファイルの内容が格納されている先頭のペー
ジの論理ブロックアドレス及びページアドレスを索出す
る（ステップＳ２０３）。
レクトリ及びＦＡＴを供給されると、データを読み出す
対象のファイルのファイル名をキーとして、ＣＰＵ１２
１より供給されたディレクトリを検索し、そのファイル
名を有するファイルの内容が格納されている先頭のペー
ジの論理ブロックアドレス及びページアドレスを索出す
る（ステップＳ２０３）。
【００６７】また、コンピュータ２は、ステップＳ２０
３で索出した論理ブロックアドレス及びページアドレス
をキーとして、ＣＰＵ１２１から供給されたＦＡＴを検
索し、ディレクトリから論理ブロックアドレス及びペー
ジアドレスを索出されたページに後続するページの論理
ブロックアドレス及びページアドレスがあれば、すべて
索出し、該当するページが連続する順序を特定する（ス
テップＳ２０４）。
３で索出した論理ブロックアドレス及びページアドレス
をキーとして、ＣＰＵ１２１から供給されたＦＡＴを検
索し、ディレクトリから論理ブロックアドレス及びペー
ジアドレスを索出されたページに後続するページの論理
ブロックアドレス及びページアドレスがあれば、すべて
索出し、該当するページが連続する順序を特定する（ス
テップＳ２０４）。
【００６８】そして、コンピュータ２は、ステップＳ２
０３及びＳ２０４で索出されたページの記憶内容を読み
出すため、読み出しを指示する命令と、ステップＳ２０
３及びＳ２０４で索出されたページであって未だデータ
を読み出されていないページのうち先頭のページの論理
ブロックアドレス及びページアドレスとを、ＣＰＵ１２
１に供給する（ステップＳ２０５）。
０３及びＳ２０４で索出されたページの記憶内容を読み
出すため、読み出しを指示する命令と、ステップＳ２０
３及びＳ２０４で索出されたページであって未だデータ
を読み出されていないページのうち先頭のページの論理
ブロックアドレス及びページアドレスとを、ＣＰＵ１２
１に供給する（ステップＳ２０５）。
【００６９】ＣＰＵ１２１は、ステップＳ２０５で、読
み出しを指示する命令と、論理ブロックアドレス及びペ
ージアドレスを供給されると、供給された論理ブロック
アドレスを割り当てられるゾーンを特定する（ステップ
Ｓ２０６）。
み出しを指示する命令と、論理ブロックアドレス及びペ
ージアドレスを供給されると、供給された論理ブロック
アドレスを割り当てられるゾーンを特定する（ステップ
Ｓ２０６）。
【００７０】そして、ＣＰＵ１２１は、ＳＲＡＭ１２３
に格納されているゾーン情報を読み出し、読み出したゾ
ーン情報が示すゾーンと、ステップＳ２０５で特定した
ゾーンとが一致するか否かを判別する（ステップＳ２０
７）。
に格納されているゾーン情報を読み出し、読み出したゾ
ーン情報が示すゾーンと、ステップＳ２０５で特定した
ゾーンとが一致するか否かを判別する（ステップＳ２０
７）。
【００７１】そして、両者が一致するとステップＳ２０
７で判別したとき、ＣＰＵ１２１は、処理をステップＳ
２０９に移す。一方、一致しないと判別したとき、ＣＰ
Ｕ１２１は、ステップＳ２０６で特定したゾーン（すな
わち、読み出す対象のブロックが属するゾーン）につい
て、図８に示す一般用ＢＳＩ・一般用ＢＰＴ作成の処理
を行って、新たなＢＳＩ及び一般用ＢＰＴを作成する
（ステップＳ２０８）。
７で判別したとき、ＣＰＵ１２１は、処理をステップＳ
２０９に移す。一方、一致しないと判別したとき、ＣＰ
Ｕ１２１は、ステップＳ２０６で特定したゾーン（すな
わち、読み出す対象のブロックが属するゾーン）につい
て、図８に示す一般用ＢＳＩ・一般用ＢＰＴ作成の処理
を行って、新たなＢＳＩ及び一般用ＢＰＴを作成する
（ステップＳ２０８）。
【００７２】図８の処理を開始するとＣＰＵ１２１は、
ステップＳ２０６で特定されたゾーンに属する各ブロッ
クのうち、未だ冗長部に格納されているデータを読み出
されていないブロックであって最も物理ブロックアドレ
スが若いものを特定し、特定されたブロックに属するペ
ージの冗長部に格納されているデータを読み出す（図
８、ステップＳ３０１）。
ステップＳ２０６で特定されたゾーンに属する各ブロッ
クのうち、未だ冗長部に格納されているデータを読み出
されていないブロックであって最も物理ブロックアドレ
スが若いものを特定し、特定されたブロックに属するペ
ージの冗長部に格納されているデータを読み出す（図
８、ステップＳ３０１）。
【００７３】次に、ＣＰＵ１２１は、ステップＳ３０１
で読み出したデータに基づき、ステップＳ１０３と実質
的に同一の手法により、ステップＳ３０１でデータを読
み出したブロックが空きブロックであるか否かを判別す
る（ステップＳ３０２）。
で読み出したデータに基づき、ステップＳ１０３と実質
的に同一の手法により、ステップＳ３０１でデータを読
み出したブロックが空きブロックであるか否かを判別す
る（ステップＳ３０２）。
【００７４】そして、空きブロックでないと判別する
と、ＣＰＵ１２１は、処理をステップＳ３０４に移す。
一方、空きブロックであると判別すると、ＣＰＵ１２１
は、その空きブロックを示す物理ブロックアドレスか
ら、一般用ＢＳＩを格納するためのＳＲＡＭ１２３の記
憶領域中、その物理ブロックアドレスを示すビットの位
置を算出し、そのビットの論理値を”１”に書き換え
（ステップＳ３０３）、処理をステップＳ３０５に移
す。
と、ＣＰＵ１２１は、処理をステップＳ３０４に移す。
一方、空きブロックであると判別すると、ＣＰＵ１２１
は、その空きブロックを示す物理ブロックアドレスか
ら、一般用ＢＳＩを格納するためのＳＲＡＭ１２３の記
憶領域中、その物理ブロックアドレスを示すビットの位
置を算出し、そのビットの論理値を”１”に書き換え
（ステップＳ３０３）、処理をステップＳ３０５に移
す。
【００７５】ステップＳ３０４で、ＣＰＵ１２１は、一
般用ＢＰＴを格納するためのＳＲＡＭ１２３の記憶領域
中、ステップＳ３０１でフラッシュメモリ１１から読み
出したデータに含まれる論理ブロックアドレスに相当す
るアドレスを付された部分に、その論理ブロックアドレ
スを読み出したブロックの物理ブロックアドレスを書き
込み、処理をステップＳ３０５に移す。これにより、一
般用ＢＰＴに、物理ブロックアドレスと論理ブロックア
ドレスとの対応付けを示す新たな情報が追加される。
般用ＢＰＴを格納するためのＳＲＡＭ１２３の記憶領域
中、ステップＳ３０１でフラッシュメモリ１１から読み
出したデータに含まれる論理ブロックアドレスに相当す
るアドレスを付された部分に、その論理ブロックアドレ
スを読み出したブロックの物理ブロックアドレスを書き
込み、処理をステップＳ３０５に移す。これにより、一
般用ＢＰＴに、物理ブロックアドレスと論理ブロックア
ドレスとの対応付けを示す新たな情報が追加される。
【００７６】ステップＳ３０５で、ＣＰＵ１２１は、冗
長部に格納されているデータをステップＳ３０１で読み
とられたブロックの次のブロックが、ステップＳ２０６
で特定されたゾーンに存在するか否かを判別する。そし
て、存在すると判別すると処理をステップＳ３０１に戻
し、存在しないと判別すると、ＳＲＡＭ１２３に、ステ
ップＳ２０６で特定されたゾーンを示すゾーン情報を書
き込んで（ステップＳ３０６）、一般用ＢＳＩ・一般用
ＢＰＴ作成の処理を終了する。
長部に格納されているデータをステップＳ３０１で読み
とられたブロックの次のブロックが、ステップＳ２０６
で特定されたゾーンに存在するか否かを判別する。そし
て、存在すると判別すると処理をステップＳ３０１に戻
し、存在しないと判別すると、ＳＲＡＭ１２３に、ステ
ップＳ２０６で特定されたゾーンを示すゾーン情報を書
き込んで（ステップＳ３０６）、一般用ＢＳＩ・一般用
ＢＰＴ作成の処理を終了する。
【００７７】ステップＳ２０８で一般用ＢＳＩ・一般用
ＢＰＴ作成の処理を完了したＣＰＵ１２１は、図７に示
すステップＳ２０９へと処理を進める。ステップＳ２０
９で、ＣＰＵ１２１は、ステップＳ２０５でコンピュー
タ２より供給された論理ブロックアドレスをキーとして
一般用ＢＰＴを検索し、その論理ブロックアドレスに対
応付けられた物理ブロックアドレスを索出する。そし
て、ＣＰＵ１２１は、ステップＳ２０９で索出した物理
ブロックアドレス及びページアドレスが示すページより
データを読み出して、コンピュータ２に供給する（ステ
ップＳ２１０）。
ＢＰＴ作成の処理を完了したＣＰＵ１２１は、図７に示
すステップＳ２０９へと処理を進める。ステップＳ２０
９で、ＣＰＵ１２１は、ステップＳ２０５でコンピュー
タ２より供給された論理ブロックアドレスをキーとして
一般用ＢＰＴを検索し、その論理ブロックアドレスに対
応付けられた物理ブロックアドレスを索出する。そし
て、ＣＰＵ１２１は、ステップＳ２０９で索出した物理
ブロックアドレス及びページアドレスが示すページより
データを読み出して、コンピュータ２に供給する（ステ
ップＳ２１０）。
【００７８】コンピュータ２は、ＣＰＵ１２１より読み
出し対象のデータを供給されると、ステップＳ２０３及
びＳ２０４で索出されたページのうちに未だデータを読
み出されていないページがあるか否かを判別する（ステ
ップＳ２１１）。そして、該当するページがあると判別
したときは処理をステップＳ２０５に戻し、ないと判別
したときは処理を終了する。
出し対象のデータを供給されると、ステップＳ２０３及
びＳ２０４で索出されたページのうちに未だデータを読
み出されていないページがあるか否かを判別する（ステ
ップＳ２１１）。そして、該当するページがあると判別
したときは処理をステップＳ２０５に戻し、ないと判別
したときは処理を終了する。
【００７９】以上説明したステップＳ２０１〜Ｓ２１１
の処理により、フラッシュメモリ１１よりデータが読み
出され、コンピュータ２へと供給される。この記憶シス
テムにおいては、ディレクトリやＦＡＴを読み出す処理
のためにファイル管理用ＢＰＴが作成し直される、とい
ったことがない。このため、データの読み出しの処理の
間にＢＰＴの作成をやり直す回数の増加や、ＢＰＴの作
成をやり直す処理の時間の増加が防止される。
の処理により、フラッシュメモリ１１よりデータが読み
出され、コンピュータ２へと供給される。この記憶シス
テムにおいては、ディレクトリやＦＡＴを読み出す処理
のためにファイル管理用ＢＰＴが作成し直される、とい
ったことがない。このため、データの読み出しの処理の
間にＢＰＴの作成をやり直す回数の増加や、ＢＰＴの作
成をやり直す処理の時間の増加が防止される。
【００８０】（データ書き込みの処理）また、フラッシ
ュメモリ１１へのデータの書き込みを行う場合、まず、
コンピュータ２は、ディレクトリ及びＦＡＴを読み出す
ため、上述のステップＳ２０１と同様に、読み出しを指
示する命令と、ディレクトリ及びＦＡＴが記憶されてい
るブロックの論理ブロックアドレスを、ＣＰＵ１２１に
供給する（図９、ステップＳ４０１）。
ュメモリ１１へのデータの書き込みを行う場合、まず、
コンピュータ２は、ディレクトリ及びＦＡＴを読み出す
ため、上述のステップＳ２０１と同様に、読み出しを指
示する命令と、ディレクトリ及びＦＡＴが記憶されてい
るブロックの論理ブロックアドレスを、ＣＰＵ１２１に
供給する（図９、ステップＳ４０１）。
【００８１】データの読み出しを指示する命令と、論理
ブロックアドレスとを供給されたＣＰＵ１２１は、上述
のステップＳ２０２と実質的に同一の処理を行うことに
よりディレクトリ及びＦＡＴを読み出して、コンピュー
タ２に供給する（ステップＳ４０２）。コンピュータ２
は、自己に供給されたディレクトリ及びＦＡＴを一時記
憶する。
ブロックアドレスとを供給されたＣＰＵ１２１は、上述
のステップＳ２０２と実質的に同一の処理を行うことに
よりディレクトリ及びＦＡＴを読み出して、コンピュー
タ２に供給する（ステップＳ４０２）。コンピュータ２
は、自己に供給されたディレクトリ及びＦＡＴを一時記
憶する。
【００８２】次に、コンピュータ２は、フラッシュメモ
リ１１に書き込む対象のファイルのファイル名をキーと
して、ＣＰＵ１２１より供給されたディレクトリを検索
し、そのファイル名を有するファイルの内容が格納され
ている先頭のページの論理ブロックアドレス及びページ
アドレスを索出する（ステップＳ４０３）。
リ１１に書き込む対象のファイルのファイル名をキーと
して、ＣＰＵ１２１より供給されたディレクトリを検索
し、そのファイル名を有するファイルの内容が格納され
ている先頭のページの論理ブロックアドレス及びページ
アドレスを索出する（ステップＳ４０３）。
【００８３】そして、当該論理ブロックアドレス及びペ
ージアドレスが索出されたか否かを判別する（ステップ
Ｓ４０４）。そして、あると判別したときは、ステップ
Ｓ４０３で索出した論理ブロックアドレス及びページア
ドレスをキーとして、ＣＰＵ１２１から供給されたＦＡ
Ｔを検索し、ディレクトリから論理ブロックアドレス及
びページアドレスを索出されたページに後続するページ
の論理ブロックアドレス及びページアドレスがあれば、
すべて索出し、該当するページが連続する順序を特定し
（ステップＳ４０５）、処理をステップＳ４０７に移
す。
ージアドレスが索出されたか否かを判別する（ステップ
Ｓ４０４）。そして、あると判別したときは、ステップ
Ｓ４０３で索出した論理ブロックアドレス及びページア
ドレスをキーとして、ＣＰＵ１２１から供給されたＦＡ
Ｔを検索し、ディレクトリから論理ブロックアドレス及
びページアドレスを索出されたページに後続するページ
の論理ブロックアドレス及びページアドレスがあれば、
すべて索出し、該当するページが連続する順序を特定し
（ステップＳ４０５）、処理をステップＳ４０７に移
す。
【００８４】一方、ないと判別したとき、この記憶シス
テムは、図１０に示すＦＡＴ更新の処理を行う（ステッ
プＳ４０６）。図１０の処理を開始すると、まず、コン
ピュータ２は、ＣＰＵ１２１に、フラッシュメモリ１１
へのデータの書き込みを指示する命令と、ディレクトリ
及びＦＡＴが格納されるブロックの論理ブロックアドレ
スとを供給する（ステップＳ５０１）。
テムは、図１０に示すＦＡＴ更新の処理を行う（ステッ
プＳ４０６）。図１０の処理を開始すると、まず、コン
ピュータ２は、ＣＰＵ１２１に、フラッシュメモリ１１
へのデータの書き込みを指示する命令と、ディレクトリ
及びＦＡＴが格納されるブロックの論理ブロックアドレ
スとを供給する（ステップＳ５０１）。
【００８５】なお、コンピュータ２は、例えば、ステッ
プＳ４０１でコンピュータ２に供給されたディレクトリ
及びＦＡＴを解析して、データが書き込まれていないペ
ージの論理ブロックアドレス及びページアドレスを特定
する。そして、特定した論理ブロックアドレス及びペー
ジアドレスが示すページに書き込み対象のデータを書き
込むことを決定する。そして更に、自己が一時記憶して
いるディレクトリ及びＦＡＴを、当該決定の結果を表す
ように更新する。これにより、フラッシュメモリ１１に
新たに書き込むべきディレクトリ及びＦＡＴが作成され
る。
プＳ４０１でコンピュータ２に供給されたディレクトリ
及びＦＡＴを解析して、データが書き込まれていないペ
ージの論理ブロックアドレス及びページアドレスを特定
する。そして、特定した論理ブロックアドレス及びペー
ジアドレスが示すページに書き込み対象のデータを書き
込むことを決定する。そして更に、自己が一時記憶して
いるディレクトリ及びＦＡＴを、当該決定の結果を表す
ように更新する。これにより、フラッシュメモリ１１に
新たに書き込むべきディレクトリ及びＦＡＴが作成され
る。
【００８６】一方、データの書き込みを指示する命令
と、ディレクトリ及びＦＡＴが格納されるブロックの論
理ブロックアドレスとを供給されたＣＰＵ１２１は、新
たなディレクトリ及びＦＡＴを格納するための２５６個
の空きブロックの物理ブロックアドレスを、ファイル管
理用ＢＳＩより索出する（ステップＳ５０２）。
と、ディレクトリ及びＦＡＴが格納されるブロックの論
理ブロックアドレスとを供給されたＣＰＵ１２１は、新
たなディレクトリ及びＦＡＴを格納するための２５６個
の空きブロックの物理ブロックアドレスを、ファイル管
理用ＢＳＩより索出する（ステップＳ５０２）。
【００８７】そして、ＣＰＵ１２１はファイル管理用Ｂ
ＳＩにもアクセスし、ファイル管理用ＢＳＩの内容が、
ステップＳ５０２で物理ブロックアドレスを索出された
ブロックが空きブロックであることを表さないように、
ファイル管理用ＢＳＩの内容を書き換える（ステップＳ
５０３）。
ＳＩにもアクセスし、ファイル管理用ＢＳＩの内容が、
ステップＳ５０２で物理ブロックアドレスを索出された
ブロックが空きブロックであることを表さないように、
ファイル管理用ＢＳＩの内容を書き換える（ステップＳ
５０３）。
【００８８】次に、ＣＰＵ１２１は、コンピュータ２
に、書き込む対象のデータを供給するよう指示し、コン
ピュータ２は、この指示に従って、自己が一時記憶する
ディレクトリ及びＦＡＴをＣＰＵ１２１に供給する。そ
して、ＣＰＵ１２１は、コンピュータ２より供給された
ディレクトリ及びＦＡＴを、ステップＳ５０２で物理ブ
ロックアドレスを索出されたブロックの先頭以降に順次
書き込む（ステップＳ５０４）。また、ステップＳ５０
４において、ＣＰＵ１２１は、ステップＳ５０２で物理
ブロックアドレスを索出されたブロックの各ページの冗
長部に、ステップＳ５０１でコンピュータ２から供給さ
れた論理ブロックアドレスを書き込む。
に、書き込む対象のデータを供給するよう指示し、コン
ピュータ２は、この指示に従って、自己が一時記憶する
ディレクトリ及びＦＡＴをＣＰＵ１２１に供給する。そ
して、ＣＰＵ１２１は、コンピュータ２より供給された
ディレクトリ及びＦＡＴを、ステップＳ５０２で物理ブ
ロックアドレスを索出されたブロックの先頭以降に順次
書き込む（ステップＳ５０４）。また、ステップＳ５０
４において、ＣＰＵ１２１は、ステップＳ５０２で物理
ブロックアドレスを索出されたブロックの各ページの冗
長部に、ステップＳ５０１でコンピュータ２から供給さ
れた論理ブロックアドレスを書き込む。
【００８９】また、ＣＰＵ１２１はファイル管理用ＢＰ
Ｔにもアクセスし、ファイル管理用ＢＰＴのうち、ステ
ップＳ４０２でＦＡＴ及びディレクトリの読み出しの対
象としたブロックの物理ブロックアドレスが格納されて
いる記憶領域に、Ｓ５０４での書き込みが完了したブロ
ックの物理ブロックアドレスを上書きする（ステップＳ
５０５）。これにより、ステップＳ４０２で読み出され
たＦＡＴ及びディレクトリ（以下、「古いＦＡＴ等」と
呼ぶ）が格納されているブロックに従前対応付けられて
いた論理ブロックアドレスは、新たに書き込みが完了し
たブロックに対応付けられる。
Ｔにもアクセスし、ファイル管理用ＢＰＴのうち、ステ
ップＳ４０２でＦＡＴ及びディレクトリの読み出しの対
象としたブロックの物理ブロックアドレスが格納されて
いる記憶領域に、Ｓ５０４での書き込みが完了したブロ
ックの物理ブロックアドレスを上書きする（ステップＳ
５０５）。これにより、ステップＳ４０２で読み出され
たＦＡＴ及びディレクトリ（以下、「古いＦＡＴ等」と
呼ぶ）が格納されているブロックに従前対応付けられて
いた論理ブロックアドレスは、新たに書き込みが完了し
たブロックに対応付けられる。
【００９０】ステップＳ５０５の処理が完了すると、Ｃ
ＰＵ１２１はＦＡＴ更新の処理を終了する。ＦＡＴ更新
の処理が終わると、ＣＰＵ１２１は、コンピュータ２に
ＦＡＴ更新の処理が完了したことを通知する。
ＰＵ１２１はＦＡＴ更新の処理を終了する。ＦＡＴ更新
の処理が終わると、ＣＰＵ１２１は、コンピュータ２に
ＦＡＴ更新の処理が完了したことを通知する。
【００９１】コンピュータ２は、ステップＳ４０４の処
理の後、ステップＳ４０５の処理を終え又はＣＰＵ１２
１よりＦＡＴ更新の処理の完了を通知されると、ＣＰＵ
１２１に、フラッシュメモリ１１へのデータの書き込み
を指示する命令と、書き込む対象のファイルに含まれる
データを書き込むページの論理ブロックアドレス及びペ
ージアドレスとを供給する（図９、ステップＳ４０
７）。
理の後、ステップＳ４０５の処理を終え又はＣＰＵ１２
１よりＦＡＴ更新の処理の完了を通知されると、ＣＰＵ
１２１に、フラッシュメモリ１１へのデータの書き込み
を指示する命令と、書き込む対象のファイルに含まれる
データを書き込むページの論理ブロックアドレス及びペ
ージアドレスとを供給する（図９、ステップＳ４０
７）。
【００９２】なお、ステップＳ４０７でコンピュータ２
からＣＰＵ１２１に供給される論理ブロックアドレス及
びページアドレスは、（ａ）ステップＳ４０３で索出さ
れた論理ブロックアドレス及びページアドレスが示すペ
ージのうち、未だデータが書き換えられていない先頭の
ページ、又は、（ｂ）ステップＳ４０６のＦＡＴ更新の
処理において新たなディレクトリ及びＦＡＴを作成する
際に、新たにデータを書き込むことと決定したページの
うち、未だデータを格納されていない先頭のページ、を
示すものであればよい。
からＣＰＵ１２１に供給される論理ブロックアドレス及
びページアドレスは、（ａ）ステップＳ４０３で索出さ
れた論理ブロックアドレス及びページアドレスが示すペ
ージのうち、未だデータが書き換えられていない先頭の
ページ、又は、（ｂ）ステップＳ４０６のＦＡＴ更新の
処理において新たなディレクトリ及びＦＡＴを作成する
際に、新たにデータを書き込むことと決定したページの
うち、未だデータを格納されていない先頭のページ、を
示すものであればよい。
【００９３】ステップＳ４０７でデータの書き込みを指
示する命令と、論理ブロックアドレス及びページアドレ
スとを供給されたＣＰＵ１２１は、供給された論理ブロ
ックアドレスを割り当てられているゾーンを特定する
（ステップＳ４０８）。そして、ＣＰＵ１２１は、ＳＲ
ＡＭ１２３に格納されているゾーン情報を読み出し、読
み出したゾーン情報が示すゾーンと、ステップＳ４０８
で特定したゾーンとが一致するか否かを判別する（ステ
ップＳ４０９）。
示する命令と、論理ブロックアドレス及びページアドレ
スとを供給されたＣＰＵ１２１は、供給された論理ブロ
ックアドレスを割り当てられているゾーンを特定する
（ステップＳ４０８）。そして、ＣＰＵ１２１は、ＳＲ
ＡＭ１２３に格納されているゾーン情報を読み出し、読
み出したゾーン情報が示すゾーンと、ステップＳ４０８
で特定したゾーンとが一致するか否かを判別する（ステ
ップＳ４０９）。
【００９４】そして、両者が一致するとステップＳ４０
９で判別したとき、ＣＰＵ１２１は、処理をステップＳ
４１１に移す。一方、一致しないと判別したとき、ＣＰ
Ｕ１２１は、ステップＳ４０８で特定したゾーンを、上
述のステップＳ２０６で特定されたものと同一に扱っ
て、図８の一般用ＢＳＩ・一般用ＢＰＴ作成の処理と実
質的に同一の処理を行い、新たなＢＳＩ及び一般用ＢＰ
Ｔを作成し（ステップＳ４１０）、処理をステップＳ４
１１に移す。
９で判別したとき、ＣＰＵ１２１は、処理をステップＳ
４１１に移す。一方、一致しないと判別したとき、ＣＰ
Ｕ１２１は、ステップＳ４０８で特定したゾーンを、上
述のステップＳ２０６で特定されたものと同一に扱っ
て、図８の一般用ＢＳＩ・一般用ＢＰＴ作成の処理と実
質的に同一の処理を行い、新たなＢＳＩ及び一般用ＢＰ
Ｔを作成し（ステップＳ４１０）、処理をステップＳ４
１１に移す。
【００９５】ステップＳ４１１で、ＣＰＵ１２１は、ス
テップＳ４０７で自己に供給された論理ブロックアドレ
スをキーとして一般用ＢＰＴを検索し、その論理ブロッ
クアドレスに対応づけられた物理ブロックアドレスを索
出する。そして、ＣＰＵ１２１は、ステップＳ４１１で
物理ブロックアドレスが索出されたか否かを判別する
（ステップＳ４１２）。
テップＳ４０７で自己に供給された論理ブロックアドレ
スをキーとして一般用ＢＰＴを検索し、その論理ブロッ
クアドレスに対応づけられた物理ブロックアドレスを索
出する。そして、ＣＰＵ１２１は、ステップＳ４１１で
物理ブロックアドレスが索出されたか否かを判別する
（ステップＳ４１２）。
【００９６】そして、索出されなかったと判別すると、
ＣＰＵ１２１は、ＳＲＡＭ１２３の退避用メモリ領域に
格納されているデータを消去する（具体的には、例え
ば、退避用メモリ領域に格納されているデータの各ビッ
トをすべて値”１”に更新する）ことにより、退避用メ
モリ領域の初期化を行い（ステップＳ４１３）、処理を
ステップＳ４１５に移す。一方、索出されたと判別する
と、ＣＰＵ１２１は、索出された物理ブロックアドレス
が示すブロックに格納されているデータを読み出して、
ＳＲＡＭ１２３の退避用メモリ領域に格納し（ステップ
Ｓ４１４）、処理をステップＳ４１５に移す。
ＣＰＵ１２１は、ＳＲＡＭ１２３の退避用メモリ領域に
格納されているデータを消去する（具体的には、例え
ば、退避用メモリ領域に格納されているデータの各ビッ
トをすべて値”１”に更新する）ことにより、退避用メ
モリ領域の初期化を行い（ステップＳ４１３）、処理を
ステップＳ４１５に移す。一方、索出されたと判別する
と、ＣＰＵ１２１は、索出された物理ブロックアドレス
が示すブロックに格納されているデータを読み出して、
ＳＲＡＭ１２３の退避用メモリ領域に格納し（ステップ
Ｓ４１４）、処理をステップＳ４１５に移す。
【００９７】ステップＳ４１５で、ＣＰＵ１２１は、新
たにデータを書き込むための１個の空きブロックの物理
ブロックアドレスを、一般用ＢＳＩより索出する。そし
て、ＣＰＵ１２１は、図１１に示すデータ転記の処理を
行う（ステップＳ４１６）。
たにデータを書き込むための１個の空きブロックの物理
ブロックアドレスを、一般用ＢＳＩより索出する。そし
て、ＣＰＵ１２１は、図１１に示すデータ転記の処理を
行う（ステップＳ４１６）。
【００９８】データ転記の処理を開始すると、ＣＰＵ１
２１は、後述のステップＳ６０３及びＳ６０４の処理で
データを書き込む対象のページを示す変数を格納するレ
ジスタ（書き込み用レジスタ）の使用を宣言し、書き込
み用レジスタに、ステップＳ４１５で索出されたブロッ
クの先頭ページのページアドレスを格納する（図１１、
ステップＳ６０１）。
２１は、後述のステップＳ６０３及びＳ６０４の処理で
データを書き込む対象のページを示す変数を格納するレ
ジスタ（書き込み用レジスタ）の使用を宣言し、書き込
み用レジスタに、ステップＳ４１５で索出されたブロッ
クの先頭ページのページアドレスを格納する（図１１、
ステップＳ６０１）。
【００９９】次に、ＣＰＵ１２１は、書き込み用レジス
タに現に格納されているページアドレスが、ステップＳ
４０７でコンピュータ２から供給されたページアドレス
と一致するか否かを判別する（ステップＳ６０２）。
タに現に格納されているページアドレスが、ステップＳ
４０７でコンピュータ２から供給されたページアドレス
と一致するか否かを判別する（ステップＳ６０２）。
【０１００】そして、一致すると判別すると、ＣＰＵ１
２１は、コンピュータ２に、書き込む対象のファイルに
含まれるデータのうち、書き込み用レジスタに格納され
ているページアドレスが示すページに格納すべき部分を
供給するよう指示し、コンピュータ２は、この指示に従
って、該当するデータをＣＰＵ１２１に供給する。ＣＰ
Ｕ１２１は、コンピュータ２より供給されたこのデータ
を、ステップＳ４１５で索出された物理ブロックアドレ
ス及び書き込み用レジスタに格納されているページアド
レスとより特定されるページに書き込み（ステップＳ６
０３）、処理をステップＳ６０５に移す。
２１は、コンピュータ２に、書き込む対象のファイルに
含まれるデータのうち、書き込み用レジスタに格納され
ているページアドレスが示すページに格納すべき部分を
供給するよう指示し、コンピュータ２は、この指示に従
って、該当するデータをＣＰＵ１２１に供給する。ＣＰ
Ｕ１２１は、コンピュータ２より供給されたこのデータ
を、ステップＳ４１５で索出された物理ブロックアドレ
ス及び書き込み用レジスタに格納されているページアド
レスとより特定されるページに書き込み（ステップＳ６
０３）、処理をステップＳ６０５に移す。
【０１０１】一方、ステップＳ６０２において、２個の
ページアドレスが一致しないと判別すると、ＣＰＵ１２
１は、ステップＳ４１４で退避用メモリ領域に転記した
データのうち、転記元のブロック（すなわち、ステップ
Ｓ４１４でデータを読み出したブロック）中、書き込み
用レジスタに格納されているページアドレスと同一のペ
ージアドレスが示すページに格納されていた部分を、退
避用メモリ領域から読み出す。そして、ＣＰＵ１２１
は、読み出したデータを、ステップＳ４１５で索出され
た物理ブロックアドレス及び書き込み用レジスタに格納
されているページアドレスとより特定されるページに書
き込み（ステップＳ６０４）、処理をステップＳ６０５
に移す。
ページアドレスが一致しないと判別すると、ＣＰＵ１２
１は、ステップＳ４１４で退避用メモリ領域に転記した
データのうち、転記元のブロック（すなわち、ステップ
Ｓ４１４でデータを読み出したブロック）中、書き込み
用レジスタに格納されているページアドレスと同一のペ
ージアドレスが示すページに格納されていた部分を、退
避用メモリ領域から読み出す。そして、ＣＰＵ１２１
は、読み出したデータを、ステップＳ４１５で索出され
た物理ブロックアドレス及び書き込み用レジスタに格納
されているページアドレスとより特定されるページに書
き込み（ステップＳ６０４）、処理をステップＳ６０５
に移す。
【０１０２】ステップＳ６０５で、ＣＰＵ１２１は、書
き込み用レジスタに格納されているページアドレスが、
書き込み対象のブロックの最終ページを示しているか否
かを判別する。そして、示していないと判別すると、書
き込み用レジスタに格納されているページアドレスをイ
ンクリメントする（ステップＳ６０６）。すなわち、書
き込み用レジスタに格納されているページアドレスを、
現に格納されているページアドレスが示すページの次の
ページを示すように更新する。ステップＳ６０６の処理
を終えると、ＣＰＵ１２１は、処理をステップＳ６０２
に戻す。
き込み用レジスタに格納されているページアドレスが、
書き込み対象のブロックの最終ページを示しているか否
かを判別する。そして、示していないと判別すると、書
き込み用レジスタに格納されているページアドレスをイ
ンクリメントする（ステップＳ６０６）。すなわち、書
き込み用レジスタに格納されているページアドレスを、
現に格納されているページアドレスが示すページの次の
ページを示すように更新する。ステップＳ６０６の処理
を終えると、ＣＰＵ１２１は、処理をステップＳ６０２
に戻す。
【０１０３】一方、ステップＳ６０５で、書き込み用レ
ジスタに格納されているページアドレスが、書き込み対
象のブロックの最終ページを示していると判別すると、
ＣＰＵ１２１はデータ転記の処理を終了し、図９に示す
ステップＳ４１８に処理を進める。
ジスタに格納されているページアドレスが、書き込み対
象のブロックの最終ページを示していると判別すると、
ＣＰＵ１２１はデータ転記の処理を終了し、図９に示す
ステップＳ４１８に処理を進める。
【０１０４】ステップＳ４１８で、ＣＰＵ１２１は一般
用ＢＰＴにアクセスし、一般用ＢＰＴのうち、ステップ
Ｓ４１１で索出された物理ブロックアドレスが格納され
ている記憶領域に、ステップＳ４１７のデータ転記の処
理で新たにデータが書き込まれたブロックの物理ブロッ
クアドレスを上書きする。ただし、ステップＳ４１１で
物理ブロックアドレスが索出されなかった場合は、一般
用ＢＰＴのうち、物理ブロックアドレスが対応付けられ
ていないことを示す所定の値（例えば、上述の値”０Ｆ
ＦＦｈ”）が格納されている記憶領域に上書きする。
用ＢＰＴにアクセスし、一般用ＢＰＴのうち、ステップ
Ｓ４１１で索出された物理ブロックアドレスが格納され
ている記憶領域に、ステップＳ４１７のデータ転記の処
理で新たにデータが書き込まれたブロックの物理ブロッ
クアドレスを上書きする。ただし、ステップＳ４１１で
物理ブロックアドレスが索出されなかった場合は、一般
用ＢＰＴのうち、物理ブロックアドレスが対応付けられ
ていないことを示す所定の値（例えば、上述の値”０Ｆ
ＦＦｈ”）が格納されている記憶領域に上書きする。
【０１０５】これにより、新たにデータを書き込まれた
ブロックを示す物理ブロックアドレスには、ステップＳ
４１１で検索された物理ブロックアドレスに従前対応付
けられていた論理ブロックアドレス、又は従前いずれの
物理ブロックアドレスにも対応付けられていなかった論
理ブロックアドレスが、新たに対応付けられる。
ブロックを示す物理ブロックアドレスには、ステップＳ
４１１で検索された物理ブロックアドレスに従前対応付
けられていた論理ブロックアドレス、又は従前いずれの
物理ブロックアドレスにも対応付けられていなかった論
理ブロックアドレスが、新たに対応付けられる。
【０１０６】次に、ＣＰＵ１２１は、ステップＳ４１１
において物理ブロックアドレスが索出されたかを再び判
別し（ステップＳ４１９）、索出されなかったと判別す
ると、処理を後述のステップＳ４２２に移す。
において物理ブロックアドレスが索出されたかを再び判
別し（ステップＳ４１９）、索出されなかったと判別す
ると、処理を後述のステップＳ４２２に移す。
【０１０７】一方、索出されたと判別すると、ＣＰＵ１
２１は、ステップＳ４１１で索出された物理ブロックア
ドレスが示すブロック（すなわち、データ転記の処理に
おける転記元のブロック）をリセットし、リセットした
ブロックに属するページの冗長部に、空きブロックコー
ドを書き込む（ステップＳ４２０）。次いで、ＣＰＵ１
２１は一般用ＢＳＩにもアクセスし、ステップＳ４２０
でリセットされたブロックが空きブロックであることを
表すように、一般用ＢＳＩの内容を書き換え（ステップ
Ｓ４２１）、コンピュータ２に書き込みの完了を通知す
る。
２１は、ステップＳ４１１で索出された物理ブロックア
ドレスが示すブロック（すなわち、データ転記の処理に
おける転記元のブロック）をリセットし、リセットした
ブロックに属するページの冗長部に、空きブロックコー
ドを書き込む（ステップＳ４２０）。次いで、ＣＰＵ１
２１は一般用ＢＳＩにもアクセスし、ステップＳ４２０
でリセットされたブロックが空きブロックであることを
表すように、一般用ＢＳＩの内容を書き換え（ステップ
Ｓ４２１）、コンピュータ２に書き込みの完了を通知す
る。
【０１０８】ステップＳ４２１でＣＰＵ１２１より通知
を受けたコンピュータ２は、フラッシュメモリ１１に書
き込む対象のページがまだ残っているか否かを判別する
（ステップＳ４２２）。そして、残っていると判別する
と処理をステップＳ４０７に戻す。一方、残っていない
と判別したとき、この記憶システムは、図１１に示すＦ
ＡＴ更新の処理と実質的に同一の処理を再度行って（ス
テップＳ４２３）、データ書き込みの処理を終了する。
を受けたコンピュータ２は、フラッシュメモリ１１に書
き込む対象のページがまだ残っているか否かを判別する
（ステップＳ４２２）。そして、残っていると判別する
と処理をステップＳ４０７に戻す。一方、残っていない
と判別したとき、この記憶システムは、図１１に示すＦ
ＡＴ更新の処理と実質的に同一の処理を再度行って（ス
テップＳ４２３）、データ書き込みの処理を終了する。
【０１０９】ただし、ステップＳ４２３のＦＡＴ更新の
処理において、コンピュータ２は、ステップＳ４０７で
ＣＰＵ１２１に供給した論理ブロックアドレス及びペー
ジアドレスが書き込み対象のデータのファイル名に対応
付けられるように、自己が一時記憶しているディレクト
リ及びＦＡＴを更新することにより、新たに書き込むべ
きディレクトリ及びＦＡＴを作成する。
処理において、コンピュータ２は、ステップＳ４０７で
ＣＰＵ１２１に供給した論理ブロックアドレス及びペー
ジアドレスが書き込み対象のデータのファイル名に対応
付けられるように、自己が一時記憶しているディレクト
リ及びＦＡＴを更新することにより、新たに書き込むべ
きディレクトリ及びＦＡＴを作成する。
【０１１０】以上説明した処理により、コンピュータ２
から供給されたデータがフラッシュメモリ１１に格納さ
れる。また、一般用ＢＳＩの内容が、データの書き込み
の結果新たに生じた空きブロック及び消滅した空きブロ
ックを示すよう変更される。また、ファイル管理用ＢＳ
Ｉの内容は、ＦＡＴ等の更新の結果ゾーン０に新たに生
じた空きブロック及び消滅した空きブロックを示すよう
変更される。一方、一般用ＢＰＴの内容も変更され、新
たに空きブロックとなったブロックに割り当てられてい
た論理ブロックアドレスが、そのブロックに従前から記
録されていたデータの転記を受けたブロックに新たに割
り当てられる。また、ファイル管理用ＢＰＴの内容は、
古いＦＡＴ等が格納されているブロックに従前割り当て
られていた論理ブロックアドレスが、更新後のＦＡＴ及
びディレクトリを新たに格納したブロックに新たに割り
当てられるよう変更される。
から供給されたデータがフラッシュメモリ１１に格納さ
れる。また、一般用ＢＳＩの内容が、データの書き込み
の結果新たに生じた空きブロック及び消滅した空きブロ
ックを示すよう変更される。また、ファイル管理用ＢＳ
Ｉの内容は、ＦＡＴ等の更新の結果ゾーン０に新たに生
じた空きブロック及び消滅した空きブロックを示すよう
変更される。一方、一般用ＢＰＴの内容も変更され、新
たに空きブロックとなったブロックに割り当てられてい
た論理ブロックアドレスが、そのブロックに従前から記
録されていたデータの転記を受けたブロックに新たに割
り当てられる。また、ファイル管理用ＢＰＴの内容は、
古いＦＡＴ等が格納されているブロックに従前割り当て
られていた論理ブロックアドレスが、更新後のＦＡＴ及
びディレクトリを新たに格納したブロックに新たに割り
当てられるよう変更される。
【０１１１】なお、この記憶システムの構成は、上述の
ものに限られない。例えば、フラッシュメモリ１１の記
憶領域のゾーンの数、ブロックの数、１ブロック当たり
のページの数、各ページの記憶容量、データ領域及び冗
長部の記憶容量は、いずれも任意である。また、フラッ
シュメモリ１１は、ＥＥＰＲＯＭから構成されるもので
ある必要はなく、コンピュータにより読み書き可能な任
意の記憶装置であってよい。
ものに限られない。例えば、フラッシュメモリ１１の記
憶領域のゾーンの数、ブロックの数、１ブロック当たり
のページの数、各ページの記憶容量、データ領域及び冗
長部の記憶容量は、いずれも任意である。また、フラッ
シュメモリ１１は、ＥＥＰＲＯＭから構成されるもので
ある必要はなく、コンピュータにより読み書き可能な任
意の記憶装置であってよい。
【０１１２】また、ディレクトリ及びＦＡＴが格納され
るゾーンはゾーン０である必要はなく、いずれか所定の
ゾーンであればよい。そして、この記憶システムは、図
６に示す初期処理においては、ディレクトリ及びＦＡＴ
が格納されているゾーンの一般用ＢＰＴを作成するよう
にすればよい。また、ディレクトリ及びＦＡＴが格納さ
れるブロックの論理アドレスは上述の値である必要はな
く、また、ディレクトリ及びＦＡＴが格納されるブロッ
クは２５６個である必要はなく、任意の個数であってよ
い。また、ディレクトリ及びＦＡＴが記憶されているブ
ロックに割り当てられる論理ブロックアドレスの値も上
述の値に限られず、予め任意に定められた値が割り当て
られてよい。
るゾーンはゾーン０である必要はなく、いずれか所定の
ゾーンであればよい。そして、この記憶システムは、図
６に示す初期処理においては、ディレクトリ及びＦＡＴ
が格納されているゾーンの一般用ＢＰＴを作成するよう
にすればよい。また、ディレクトリ及びＦＡＴが格納さ
れるブロックの論理アドレスは上述の値である必要はな
く、また、ディレクトリ及びＦＡＴが格納されるブロッ
クは２５６個である必要はなく、任意の個数であってよ
い。また、ディレクトリ及びＦＡＴが記憶されているブ
ロックに割り当てられる論理ブロックアドレスの値も上
述の値に限られず、予め任意に定められた値が割り当て
られてよい。
【０１１３】また、フラッシュメモリ１１の記憶領域内
においてデータが格納されている記憶領域を示す情報の
形式は任意である。従って、例えば、フラッシュメモリ
１１の記憶領域の大きさに相当する大きさの仮想の記憶
領域を、シリンダ、ヘッド及びセクタの３段階の階層に
従って区分した場合の各区画を表すＣＨＳ（Cylinder-H
ead-Sector）形式の情報を、物理ブロックアドレス及び
ページアドレスに代えて用いてもよい。また、論理ブロ
ックアドレスがＣＨＳ形式に従っていてもよい。
においてデータが格納されている記憶領域を示す情報の
形式は任意である。従って、例えば、フラッシュメモリ
１１の記憶領域の大きさに相当する大きさの仮想の記憶
領域を、シリンダ、ヘッド及びセクタの３段階の階層に
従って区分した場合の各区画を表すＣＨＳ（Cylinder-H
ead-Sector）形式の情報を、物理ブロックアドレス及び
ページアドレスに代えて用いてもよい。また、論理ブロ
ックアドレスがＣＨＳ形式に従っていてもよい。
【０１１４】また、ＣＰＵ１２１は、ＣＰＵ１２１が過
去にアクセスしたデータについて、そのデータが格納さ
れているページの論理ブロックアドレス及び物理ブロッ
クアドレスを互いに対応づけてＳＲＡＭ１２３に格納し
たり、あるいは自己が記憶するようにしてもよい。
去にアクセスしたデータについて、そのデータが格納さ
れているページの論理ブロックアドレス及び物理ブロッ
クアドレスを互いに対応づけてＳＲＡＭ１２３に格納し
たり、あるいは自己が記憶するようにしてもよい。
【０１１５】これにより、例えば、フラッシュメモリ１
１に格納されているファイルのファイル名が階層構造を
有するように構成されている場合において、同一階層に
属する異なるファイルのデータを連続して読み出す処理
の高速化が図られる。すなわち、（ａ）ファイル名が、
１個以上の階層の名称を含んでいて、（ｂ）各々の階層
の名称をファイル名とするファイル（フォルダ）が、そ
の階層の直近の下位の階層を表すフォルダの論理的位置
（すなわち、論理ブロックアドレス及びページアドレ
ス）及び名称（フォルダ名）を格納している、ような場
合において、同一階層に属する異なるファイルのデータ
を連続して読み出す処理が高速化される。
１に格納されているファイルのファイル名が階層構造を
有するように構成されている場合において、同一階層に
属する異なるファイルのデータを連続して読み出す処理
の高速化が図られる。すなわち、（ａ）ファイル名が、
１個以上の階層の名称を含んでいて、（ｂ）各々の階層
の名称をファイル名とするファイル（フォルダ）が、そ
の階層の直近の下位の階層を表すフォルダの論理的位置
（すなわち、論理ブロックアドレス及びページアドレ
ス）及び名称（フォルダ名）を格納している、ような場
合において、同一階層に属する異なるファイルのデータ
を連続して読み出す処理が高速化される。
【０１１６】以下、具体的に説明すると、例えば、マイ
クロソフト社のＭＳ−ＤＯＳ（商標）により管理される
ファイルの場合、ファイルは、記号「￥」で区切られた
文字列から構成されるフォルダ名により特定され、２個
の記号「￥」に挟まれた文字列が階層の名称を構成し、
ファイル名の先頭に近い文字列ほど上位の階層を示すも
のである。
クロソフト社のＭＳ−ＤＯＳ（商標）により管理される
ファイルの場合、ファイルは、記号「￥」で区切られた
文字列から構成されるフォルダ名により特定され、２個
の記号「￥」に挟まれた文字列が階層の名称を構成し、
ファイル名の先頭に近い文字列ほど上位の階層を示すも
のである。
【０１１７】そして、ファイルの内容が格納されている
先頭ページの論理ブロックアドレス及ページアドレスを
特定するためには、ファイル名に含まれる最上位の階層
を示すフォルダ名を有するフォルダについて、その論理
的位置をＦＡＴを用いて特定して読み出す。次に、読み
出したフォルダに含まれるフォルダ名及びそのフォルダ
名を有する下位のフォルダの論理的位置を特定して読み
出す。以下、ファイルの内容の論理的位置が特定される
まで、順次下位のフォルダのフォルダ名及び論理的位置
を特定して読み出す動作を繰り返す。
先頭ページの論理ブロックアドレス及ページアドレスを
特定するためには、ファイル名に含まれる最上位の階層
を示すフォルダ名を有するフォルダについて、その論理
的位置をＦＡＴを用いて特定して読み出す。次に、読み
出したフォルダに含まれるフォルダ名及びそのフォルダ
名を有する下位のフォルダの論理的位置を特定して読み
出す。以下、ファイルの内容の論理的位置が特定される
まで、順次下位のフォルダのフォルダ名及び論理的位置
を特定して読み出す動作を繰り返す。
【０１１８】このように、ファイル名が階層構造を有す
る場合、フォルダを読み出す処理として上述のステップ
Ｓ２０１〜Ｓ２１１の処理を行う記憶システムは、ファ
イルを読み出すために連続して読み出される複数のフォ
ルダが、フラッシュメモリ１１の互いに異なるゾーンに
格納されていると、各々のフォルダを読み出す度に、ス
テップＳ２０８における一般用ＢＳＩ・一般用ＢＰＴの
作成を行う。このため、このようなファイルが同一階層
内に複数あるときは、これらの各ファイルの内容を連続
して読み出す場合は、読み出しの処理の時間に占める一
般用ＢＳＩ・一般用ＢＰＴ作成の処理の比率が大きくな
り、読み出しの処理の所要時間が増大する。
る場合、フォルダを読み出す処理として上述のステップ
Ｓ２０１〜Ｓ２１１の処理を行う記憶システムは、ファ
イルを読み出すために連続して読み出される複数のフォ
ルダが、フラッシュメモリ１１の互いに異なるゾーンに
格納されていると、各々のフォルダを読み出す度に、ス
テップＳ２０８における一般用ＢＳＩ・一般用ＢＰＴの
作成を行う。このため、このようなファイルが同一階層
内に複数あるときは、これらの各ファイルの内容を連続
して読み出す場合は、読み出しの処理の時間に占める一
般用ＢＳＩ・一般用ＢＰＴ作成の処理の比率が大きくな
り、読み出しの処理の所要時間が増大する。
【０１１９】しかし、ＣＰＵ１２１が、自己が過去にア
クセスしたデータが格納されているページの論理ブロッ
クアドレス及び物理ブロックアドレスを互いに対応づけ
てＳＲＡＭ１２３に格納したり、あるいは自己が記憶す
るようにしたとする。そして、ステップＳ２０７での判
別の後、ステップＳ２０８に処理を移す前に、ＣＰＵ１
２１が、ＳＲＡＭ１２３又はＣＰＵ１２１自身が記憶し
ているこの論理ブロックアドレス及び物理ブロックアド
レスを検索し、コンピュータ２より供給された論理ブロ
ックアドレスに対応づけられた物理ブロックアドレスが
索出された場合は、索出された物理ブロックアドレスを
ステップＳ２０９で索出されたものとして扱うことを決
定し、処理をステップＳ２１０に移すようにする。
クセスしたデータが格納されているページの論理ブロッ
クアドレス及び物理ブロックアドレスを互いに対応づけ
てＳＲＡＭ１２３に格納したり、あるいは自己が記憶す
るようにしたとする。そして、ステップＳ２０７での判
別の後、ステップＳ２０８に処理を移す前に、ＣＰＵ１
２１が、ＳＲＡＭ１２３又はＣＰＵ１２１自身が記憶し
ているこの論理ブロックアドレス及び物理ブロックアド
レスを検索し、コンピュータ２より供給された論理ブロ
ックアドレスに対応づけられた物理ブロックアドレスが
索出された場合は、索出された物理ブロックアドレスを
ステップＳ２０９で索出されたものとして扱うことを決
定し、処理をステップＳ２１０に移すようにする。
【０１２０】すると、ＳＲＡＭ１２３に格納されている
一般用ＢＰＴが論理ブロックアドレスと物理ブロックア
ドレスとの対応関係を示すゾーンと、読み出す対象のフ
ォルダないしファイルが格納されているゾーンとが異な
っていても、読み出す対象のフォルダないしファイルの
論理ブロックアドレス及び物理ブロックアドレスがＳＲ
ＡＭ１２３あるいはＣＰＵ１２１に記憶されていれば、
ステップＳ２０８の処理が回避される。従って、読み出
しの処理の所要時間が短縮される。
一般用ＢＰＴが論理ブロックアドレスと物理ブロックア
ドレスとの対応関係を示すゾーンと、読み出す対象のフ
ォルダないしファイルが格納されているゾーンとが異な
っていても、読み出す対象のフォルダないしファイルの
論理ブロックアドレス及び物理ブロックアドレスがＳＲ
ＡＭ１２３あるいはＣＰＵ１２１に記憶されていれば、
ステップＳ２０８の処理が回避される。従って、読み出
しの処理の所要時間が短縮される。
【０１２１】例えば、２個のファイル（ファイル名が"\
work0\teldevice\ddc\data0\file000.dat"であるファイ
ル、及びファイル名が"\work0\teldevice\ddc\data0\fi
le001.dat"であるファイル）を連続して読み出す場合を
例として説明する。
work0\teldevice\ddc\data0\file000.dat"であるファイ
ル、及びファイル名が"\work0\teldevice\ddc\data0\fi
le001.dat"であるファイル）を連続して読み出す場合を
例として説明する。
【０１２２】この場合において、フォルダ名が"work
0"、"teldevice"、"ddc"及び"data0"であるフォルダ
が、順に、ゾーン１、ゾーン２、ゾーン３及びゾーン０
に格納されていて、ファイル名が"file000.dat"及び"fi
le001.dat"であるファイルがいずれもゾーン１に格納さ
れているとする。
0"、"teldevice"、"ddc"及び"data0"であるフォルダ
が、順に、ゾーン１、ゾーン２、ゾーン３及びゾーン０
に格納されていて、ファイル名が"file000.dat"及び"fi
le001.dat"であるファイルがいずれもゾーン１に格納さ
れているとする。
【０１２３】このときＣＰＵ１２１は、（１）ディレク
トリ及びＦＡＴを読み、（２）次いで、フォルダ名が"w
ork0"、"teldevice"、"ddc"及び"data0"であるフォル
ダ、ファイル名が"file000.dat"であるファイルを順に
読み、（３）次いで再びディレクトリ及びＦＡＴを読
み、（４）次いで、フォルダ名が"work0"、"teldevic
e"、"ddc"及び"data0"であるフォルダ及びファイル名
が"file001.dat"であるファイルを順に読む、という動
作を行う。
トリ及びＦＡＴを読み、（２）次いで、フォルダ名が"w
ork0"、"teldevice"、"ddc"及び"data0"であるフォル
ダ、ファイル名が"file000.dat"であるファイルを順に
読み、（３）次いで再びディレクトリ及びＦＡＴを読
み、（４）次いで、フォルダ名が"work0"、"teldevic
e"、"ddc"及び"data0"であるフォルダ及びファイル名
が"file001.dat"であるファイルを順に読む、という動
作を行う。
【０１２４】このため、ＣＰＵ１２１は、順に、ゾーン
０、１、２、３、０、１、０、１、２、３、０及び１に
アクセスする必要がある。従って、フォルダを読み出す
処理として上述のステップＳ２０１〜Ｓ２１１の処理を
行う記憶システムのＣＰＵ１２１は、一般用ＢＰＴの作
成を上述の（２）及び（４）の動作で各５回、計１０回
行う必要がある。
０、１、２、３、０、１、０、１、２、３、０及び１に
アクセスする必要がある。従って、フォルダを読み出す
処理として上述のステップＳ２０１〜Ｓ２１１の処理を
行う記憶システムのＣＰＵ１２１は、一般用ＢＰＴの作
成を上述の（２）及び（４）の動作で各５回、計１０回
行う必要がある。
【０１２５】しかし、ＳＲＡＭ１２３あるいはＣＰＵ１
２１が、フォルダ名"work0"、"teldevice"、"ddc"及び"
data0"のフォルダが格納されているページの論理ブロッ
クアドレス及び物理ブロックアドレスを互いに対応づけ
て記憶し、ステップＳ２０７での判別の後、ステップＳ
２０８に処理を移す前に、ＣＰＵ１２１が、ＳＲＡＭ１
２３又はＣＰＵ１２１自身が記憶しているこれらの論理
ブロックアドレス及び物理ブロックアドレスを索出し
て、ステップＳ２０９で索出されたものとして扱うよう
にすれば、上述の（４）での５回の一般用ＢＰＴの作成
が省略される。
２１が、フォルダ名"work0"、"teldevice"、"ddc"及び"
data0"のフォルダが格納されているページの論理ブロッ
クアドレス及び物理ブロックアドレスを互いに対応づけ
て記憶し、ステップＳ２０７での判別の後、ステップＳ
２０８に処理を移す前に、ＣＰＵ１２１が、ＳＲＡＭ１
２３又はＣＰＵ１２１自身が記憶しているこれらの論理
ブロックアドレス及び物理ブロックアドレスを索出し
て、ステップＳ２０９で索出されたものとして扱うよう
にすれば、上述の（４）での５回の一般用ＢＰＴの作成
が省略される。
【０１２６】なお、ＳＲＡＭ１２３やＣＰＵ１２１は、
ＣＰＵ１２１が過去にアクセスしたデータ全ての論理ブ
ロックアドレス及び物理ブロックアドレスを記憶する必
要はない。従って、例えば、ＳＲＡＭ１２３が、ＣＰＵ
１２１が過去にアクセスしたデータ全ての論理ブロック
アドレス及び物理ブロックアドレスを記憶するための所
定の記憶領域を備え、ＣＰＵ１２１は、この記憶領域に
格納し得る限度において、自己が過去にアクセスしたデ
ータの論理ブロックアドレス及び物理ブロックアドレス
をこの記憶領域に格納するようにしてもよい。
ＣＰＵ１２１が過去にアクセスしたデータ全ての論理ブ
ロックアドレス及び物理ブロックアドレスを記憶する必
要はない。従って、例えば、ＳＲＡＭ１２３が、ＣＰＵ
１２１が過去にアクセスしたデータ全ての論理ブロック
アドレス及び物理ブロックアドレスを記憶するための所
定の記憶領域を備え、ＣＰＵ１２１は、この記憶領域に
格納し得る限度において、自己が過去にアクセスしたデ
ータの論理ブロックアドレス及び物理ブロックアドレス
をこの記憶領域に格納するようにしてもよい。
【０１２７】また、上述のステップＳ４０６やＳ４２３
の処理においてファイル管理用ＢＳＩを検索して空きブ
ロックの物理ブロックアドレスを索出するとき、また、
上述のステップＳ４１５の処理において一般用ＢＳＩを
検索して空きブロックの物理ブロックアドレスを索出す
るとき、ＣＰＵ１２１は、ステップＳ４０６、Ｓ４１７
及びＳ４２３の処理において最後にデータが書き込まれ
た空きブロックの次のブロック以降の空きブロックを、
ゾーン毎に、物理ブロックアドレスが若いものから順次
索出する（ただし、後続の空きブロックがないときは、
先頭の空きブロックを索出する）ようにしてもよい。
の処理においてファイル管理用ＢＳＩを検索して空きブ
ロックの物理ブロックアドレスを索出するとき、また、
上述のステップＳ４１５の処理において一般用ＢＳＩを
検索して空きブロックの物理ブロックアドレスを索出す
るとき、ＣＰＵ１２１は、ステップＳ４０６、Ｓ４１７
及びＳ４２３の処理において最後にデータが書き込まれ
た空きブロックの次のブロック以降の空きブロックを、
ゾーン毎に、物理ブロックアドレスが若いものから順次
索出する（ただし、後続の空きブロックがないときは、
先頭の空きブロックを索出する）ようにしてもよい。
【０１２８】この場合、ＣＰＵ１２１は、具体的には、
例えば、フラッシュメモリ１１の記憶領域の各々のゾー
ンについて、ゾーンステップＳ４０６、Ｓ４１７及びＳ
４２３において最後にデータが書き込まれた空きブロッ
クの物理ブロックアドレスをフラッシュメモリ１１の当
該ゾーンの所定の記憶領域に書き込むようにする。そし
て、ステップＳ４０６、Ｓ４１５及びＳ４２３におい
て、書き込みをする対象のゾーンの当該記憶領域に格納
されている物理ブロックアドレスを読み出し、読み出し
た物理ブロックアドレスが示す空きブロックの次のブロ
ック以降の先頭の空きブロックを索出するようにする。
ただし、書き込みをする対象のゾーン内に該当する空き
ブロックがない場合は、当該ゾーンに属するブロックの
うち最も物理ブロックアドレスが若いものを索出するも
のとする。
例えば、フラッシュメモリ１１の記憶領域の各々のゾー
ンについて、ゾーンステップＳ４０６、Ｓ４１７及びＳ
４２３において最後にデータが書き込まれた空きブロッ
クの物理ブロックアドレスをフラッシュメモリ１１の当
該ゾーンの所定の記憶領域に書き込むようにする。そし
て、ステップＳ４０６、Ｓ４１５及びＳ４２３におい
て、書き込みをする対象のゾーンの当該記憶領域に格納
されている物理ブロックアドレスを読み出し、読み出し
た物理ブロックアドレスが示す空きブロックの次のブロ
ック以降の先頭の空きブロックを索出するようにする。
ただし、書き込みをする対象のゾーン内に該当する空き
ブロックがない場合は、当該ゾーンに属するブロックの
うち最も物理ブロックアドレスが若いものを索出するも
のとする。
【０１２９】これにより、空きブロックへの書き込み
は、ゾーン毎にサイクリックになされる。このため、特
定のブロックのみデータ更新の頻度が高くなることがな
くなるので、特定のブロックの性能が劣化する事態が防
止される。
は、ゾーン毎にサイクリックになされる。このため、特
定のブロックのみデータ更新の頻度が高くなることがな
くなるので、特定のブロックの性能が劣化する事態が防
止される。
【０１３０】また、ＣＰＵ１２１は、例えば、ステップ
Ｓ４０６、Ｓ４１７及びＳ４２３において最後にデータ
が書き込まれた空きブロックの次のブロック以降で同一
ゾーン内の先頭の空きブロック（ただし、ない場合は同
一ゾーン内の先頭の空きブロック）をファイル管理用Ｂ
ＳＩあるいは一般用ＢＳＩを検索することにより特定
し、特定された空きブロックの冗長部に、当該空きブロ
ックが次に書き込みの対象となる空きブロックであるこ
とを示すマークデータを書き込むようにしてもよい。
Ｓ４０６、Ｓ４１７及びＳ４２３において最後にデータ
が書き込まれた空きブロックの次のブロック以降で同一
ゾーン内の先頭の空きブロック（ただし、ない場合は同
一ゾーン内の先頭の空きブロック）をファイル管理用Ｂ
ＳＩあるいは一般用ＢＳＩを検索することにより特定
し、特定された空きブロックの冗長部に、当該空きブロ
ックが次に書き込みの対象となる空きブロックであるこ
とを示すマークデータを書き込むようにしてもよい。
【０１３１】この場合は、ステップＳ４０６、Ｓ４１５
及びＳ４２３において、ＣＰＵ１２１がフラッシュメモ
リ１１の記憶領域の各ブロックの冗長部を検索してマー
クデータを索出し、マークデータが索出された空きブロ
ック以降の空きブロックを、物理ブロックアドレスが若
いものから順次索出するようにすれば、空きブロックへ
の書き込みは、ゾーン毎にサイクリックになされる。
及びＳ４２３において、ＣＰＵ１２１がフラッシュメモ
リ１１の記憶領域の各ブロックの冗長部を検索してマー
クデータを索出し、マークデータが索出された空きブロ
ック以降の空きブロックを、物理ブロックアドレスが若
いものから順次索出するようにすれば、空きブロックへ
の書き込みは、ゾーン毎にサイクリックになされる。
【０１３２】なお、マークデータとしては、具体的に
は、フラッシュメモリ１１がＮＡＮＤ型のＥＥＰＲＯＭ
である場合、例えば値”００ｈ”以外の、１６進表記で
２桁となる所定の値を用いるようにして、当該マークデ
ータが書き込まれた空きブロックのデータ領域にデータ
を書き込むようにすれば、当該マークデータが書き込ま
れている部分を値”００ｈ”で上書きすることにより、
マークデータは除去される。このため、マークデータを
除去するために空きブロックの記憶内容の消去を実行す
るといった操作は不要となる。
は、フラッシュメモリ１１がＮＡＮＤ型のＥＥＰＲＯＭ
である場合、例えば値”００ｈ”以外の、１６進表記で
２桁となる所定の値を用いるようにして、当該マークデ
ータが書き込まれた空きブロックのデータ領域にデータ
を書き込むようにすれば、当該マークデータが書き込ま
れている部分を値”００ｈ”で上書きすることにより、
マークデータは除去される。このため、マークデータを
除去するために空きブロックの記憶内容の消去を実行す
るといった操作は不要となる。
【０１３３】以上、この発明の実施の形態を説明した
が、この発明の記憶システムは、専用のシステムによら
ず、通常のコンピュータシステムを用いて実現可能であ
る。例えば、フラッシュメモリ１１を装着するスロット
を備えるパーソナルコンピュータに上述の動作を実行す
るためのプログラムを格納した媒体（フロッピーディス
ク、ＣＤ−ＲＯＭ等）から該プログラムをインストール
することにより、上述の処理を実行する記憶システムを
構成することができる。
が、この発明の記憶システムは、専用のシステムによら
ず、通常のコンピュータシステムを用いて実現可能であ
る。例えば、フラッシュメモリ１１を装着するスロット
を備えるパーソナルコンピュータに上述の動作を実行す
るためのプログラムを格納した媒体（フロッピーディス
ク、ＣＤ−ＲＯＭ等）から該プログラムをインストール
することにより、上述の処理を実行する記憶システムを
構成することができる。
【０１３４】また、コンピュータにプログラムを供給す
るための媒体は、通信媒体（通信回線、通信ネットワー
ク、通信システムのように、一時的且つ流動的にプログ
ラムを保持する媒体）でも良い。例えば、通信ネットワ
ークの掲示板（ＢＢＳ）に該プログラムを掲示し、これ
をネットワークを介して配信してもよい。そして、この
プログラムを起動し、ＯＳの制御下に、他のアプリケー
ションプログラムと同様に実行することにより、上述の
処理を実行することができる。
るための媒体は、通信媒体（通信回線、通信ネットワー
ク、通信システムのように、一時的且つ流動的にプログ
ラムを保持する媒体）でも良い。例えば、通信ネットワ
ークの掲示板（ＢＢＳ）に該プログラムを掲示し、これ
をネットワークを介して配信してもよい。そして、この
プログラムを起動し、ＯＳの制御下に、他のアプリケー
ションプログラムと同様に実行することにより、上述の
処理を実行することができる。
【０１３５】なお、ＯＳが処理の一部を分担する場合、
あるいは、ＯＳが本願発明の１つの構成要素の一部を構
成するような場合には、記録媒体には、その部分をのぞ
いたプログラムを格納してもよい。この場合も、この発
明では、その記録媒体には、コンピュータが実行する各
機能又はステップを実行するためのプログラムが格納さ
れているものとする。
あるいは、ＯＳが本願発明の１つの構成要素の一部を構
成するような場合には、記録媒体には、その部分をのぞ
いたプログラムを格納してもよい。この場合も、この発
明では、その記録媒体には、コンピュータが実行する各
機能又はステップを実行するためのプログラムが格納さ
れているものとする。
【０１３６】
【発明の効果】以上説明したように、この発明によれ
ば、データにアクセスする際にアドレス変換テーブルを
作成する頻度が少ない記憶装置、記憶システム、メモリ
管理方法が実現される。
ば、データにアクセスする際にアドレス変換テーブルを
作成する頻度が少ない記憶装置、記憶システム、メモリ
管理方法が実現される。
【図１】本発明の実施の形態にかかる記憶システムの構
成を示すブロック図である。
成を示すブロック図である。
【図２】フラッシュメモリの記憶領域の論理的構造を模
式的に示す図である。
式的に示す図である。
【図３】ディレクトリ及びＦＡＴのデータ構造を模式的
に示す図である。
に示す図である。
【図４】一般用ＢＳＩ及びファイル管理用ＢＳＩのデー
タ構造を模式的に示す図である。
タ構造を模式的に示す図である。
【図５】ＢＰＴのデータ構造を模式的に示す図である。
【図６】初期処理を示すフローチャートである。
【図７】データ読み出しの処理を示すフローチャートで
ある。
ある。
【図８】一般用ＢＳＩ・一般用ＢＰＴの作成の処理を示
すフローチャートである。
すフローチャートである。
【図９】データ書き込みの処理を示すフローチャートで
ある。
ある。
【図１０】ＦＡＴ更新の処理を示すフローチャートであ
る。
る。
【図１１】データ転記の処理を示すフローチャートであ
る。
る。
１ メモリユニット
１１ フラッシュメモリ
１２ コントローラ
１２１ ＣＰＵ
１２２ ＲＯＭ
１２３ ＳＲＡＭ
２ コンピュータ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−212411（ＪＰ，Ａ)
特開 平９−81332（ＪＰ，Ａ)
特開 平８−147202（ＪＰ，Ａ)
特開 平11−96068（ＪＰ，Ａ)
欧州特許出願公開896280（ＥＰ，Ａ
１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 12/00 - 12/02
Claims (13)
- 【請求項１】各々が複数のゾーンのいずれかに属し、物
理アドレスを割り当てられた、データを記憶するための
複数のメモリブロックを含む記憶手段と、 前記メモリブロックに記憶されている前記データを読み
出して外部に出力する読み出し手段と、を備え、 所定の前記ゾーンに属する前記メモリブロックは、前記
記憶手段に記憶されているデータと該データが記憶され
ているメモリブロックの論理アドレスとの対応関係を表
すデータ配置テーブルを記憶するデータ配置記憶手段を
備え、 前記読み出し手段は、 前記論理アドレスと、前記データ配置テーブルを記憶す
る前記メモリブロックの物理アドレスとの対応関係を表
す情報を格納する第１のアドレス変換テーブルを作成し
て記憶する第１のテーブル記憶手段と、 外部からの指示に応答し、前記第１のアドレス変換テー
ブルに基づいて、前記データ配置テーブルを記憶するメ
モリブロックの物理アドレスを特定し、特定した物理ア
ドレスが示す前記メモリブロックより前記データ配置テ
ーブルを読み出し、外部に供給するデータ配置テーブル
検索手段と、 読み出し対象の前記データを示す論理アドレスを外部よ
り取得し、取得した前記論理アドレスに基づいて、該論
理アドレスが示すメモリブロックが属するゾーンを特定
するゾーン特定手段と、 前記論理アドレスと、前記ゾーン特定手段が特定したゾ
ーンに属する前記メモリブロックの物理アドレスとの対
応関係を表す情報を格納する第２のアドレス変換テーブ
ルを自己が記憶しているか否かを判別し、記憶していな
いと判別したとき、前記第２のアドレス変換テーブルを
作成して記憶する第２のテーブル記憶手段と、 前記第２のアドレス変換テーブルに基づいて、読み出し
対象の前記データの論理アドレスが示す物理アドレスを
特定し、特定した物理アドレスが示す前記メモリブロッ
クに格納されている前記データを読み出して出力するデ
ータ検索手段と、前記データ検索手段が特定した物理アドレス及び該物理
アドレスを示す論理アドレスを互いに対応づけて記憶す
るアクセス履歴記憶手段と、を備え、 前記データ検索手段は、前記アクセス履歴記憶手段が記
憶する論理アドレス及び物理アドレスに基づいて、前記
データ配置テーブル検索手段が特定した論理アドレスが
示す物理アドレスを特定する手段を備える、 ことを特徴とする記憶装置。 - 【請求項２】データを記憶していない前記メモリブロッ
クから構成される空きブロックを示す情報を格納する空
きブロックテーブルを記憶する空きブロックテーブル記
憶手段と、 書き込み対象のデータ及び論理アドレスが自己に供給さ
れたとき、前記空きブロックテーブルに登録されている
空きブロックの中から書き込み対象の空きブロックを選
択する空きブロック選択手段と、 書き込み対象の前記データを前記空きブロック選択手段
により選択された空きブロックに書き込む空きブロック
書込手段と、 書き込み対象の前記データを書き込んだ空きブロックの
物理アドレスと、前記空きブロック選択手段に供給され
た論理アドレスとの対応付けを表すように前記第２のア
ドレス変換テーブルを更新する手段と、をさらに備え
る、 ことを特徴とする請求項１に記載の記憶装置。 - 【請求項３】各々が複数のゾーンのいずれかに属し、物
理アドレスを割り当てられた、データを記憶するための
複数のメモリブロックを含む記憶手段と、 前記メモリブロックに記憶されている前記データを読み
出して外部に出力する読み出し手段と、を備え、 所定の前記ゾーンに属する前記メモリブロックは、前記
記憶手段に記憶されているデータと該データが記憶され
ているメモリブロックの論理アドレスとの対応関係を表
すデータ配置テーブルを記憶するデータ配置記憶手段を
備え、 前記読み出し手段は、 前記論理アドレスと、前記データ配置テーブルを記憶す
る前記メモリブロックの物理アドレスとの対応関係を表
す情報を格納する第１のアドレス変換テーブルを作成し
て記憶する第１のテーブル記憶手段と、 外部からの指示に応答し、前記第１のアドレス変換テー
ブルに基づいて、前記データ配置テーブルを記憶するメ
モリブロックの物理アドレスを特定し、特定した物理ア
ドレスが示す前記メモリブロックより前記データ配置テ
ーブルを読み出し、外部に供給するデータ配置テーブル
検索手段と、 読み出し対象の前記データを示す論理アドレスを外部よ
り取得し、取得した前記論理アドレスに基づいて、該論
理アドレスが示すメモリブロックが属するゾーンを特定
するゾーン特定手段と、 前記論理アドレスと、前記ゾーン特定手段が特定したゾ
ーンに属する前記メモリブロックの物理アドレスとの対
応関係を表す情報を格納する第２のアドレス変換テーブ
ルを自己が記憶しているか否かを判別し、記憶していな
いと判別したとき、前記第２のアドレス変換テーブルを
作成して記憶する第２のテーブル記憶手段と、 前記第２のアドレス変換テーブルに基づいて、読み出し
対象の前記データの論理アドレスが示す物理アドレスを
特定し、特定した物理アドレスが示す前記メモリブロッ
クに格納されている前記データを読み出して出力するデ
ータ検索手段と、を備える、 ことを特徴とする記憶装置であって、 データを記憶していない前記メモリブロックから構成さ
れる空きブロックを示す情報を格納する空きブロックテ
ーブルを記憶する空きブロックテーブル記憶手段と、 書き込み対象のデータ及び論理アドレスが自己に供給さ
れたとき、前記空きブロックテーブルに登録されている
空きブロックの中から書き込み対象の空きブロックを選
択する空きブロック選択手段と、 書き込み対象の前記データを前記空きブロック選択手段
により選択された空きブロックに書き込む空きブロック
書込手段と、 書き込み対象の前記データを書き込んだ空きブロックの
物理アドレスと、前記空きブロック選択手段に供給され
た論理アドレスとの対応付けを表すように前記第２のア
ドレス変換テーブルを更新する手段と、をさらに備え、 前記空きブロックテーブルは、前記データ配置テーブル
を記憶する前記メモリブロックを含むゾーンに属する空
きブロックを示す情報を格納する第１の空きブロックテ
ーブルと、いずれかのゾーンに属する空きブロックを示
す情報を格納する第２の空きブロックテーブルと、を含
み、 前記空きブロックテーブル記憶手段は、前記ゾーン特定
手段が特定したゾーンに属する空きブロック情報を格納
する前記第２の空きブロックテーブルを自己が記憶して
いるか否かを判別し、記憶していないと判別したとき、
前記第２の空きブロックテーブルを作成して記憶する手
段を備え、 前記空きブロック選択手段は、書き込み対象のデータ及
び論理アドレスが自己に供給されたとき、前記第２の空
きブロックテーブルに登録されている空きブロックのう
ちから書き込み対象の空きブロックを選択する手段を備
え、 前記空きブロック書込手段が書き込んだ前記データと、
前記空きブロック選択手段に供給された論理アドレスと
の対応付けを表すように更新された前記データ配置テー
ブルを、前記第１の空きブロックテーブルに登録されて
いる空きブロックに書き込む手段と、 更新された前記データ配置テーブルを記憶している前記
メモリブロックが空きブロックであることを表さないよ
うに前記第１の空きブロックテーブルを更新する手段
と、を備える、 ことを特徴とする記憶装置。 - 【請求項４】前記データ検索手段が特定した物理アドレ
ス及び該物理アドレスを示す論理アドレスを互いに対応
づけて記憶するアクセス履歴記憶手段を備え、 前記データ検索手段は、前記アクセス履歴記憶手段が記
憶する論理アドレス及び物理アドレスに基づいて、前記
データ配置テーブル検索手段が特定した論理アドレスが
示す物理アドレスを特定する手段を備える、 ことを特徴とする請求項３に記載の記憶装置。 - 【請求項５】前記空きブロックテーブルは、前記空きブ
ロックに循環的に付された順序を示す情報を含むもので
あり、 最も新しくデータが格納された空きブロックの次にデー
タを格納されるべき空きブロックを指定する起点情報を
記憶する手段を備え、 前記空きブロック選択手段は、書き込み対象のデータ及
び論理アドレスが自己に供給されたとき、前記起点情報
が示す空きブロック以降の空きブロックを、前記空きブ
ロックテーブルが示す順序に従って順次選択する手段を
備える、 ことを特徴とする請求項２、３又は４に記載の記憶装
置。 - 【請求項６】前記起点情報は、最も新しくデータが格納
された空きブロックの次にデータを格納されるべき前記
空きブロックの一部に記憶されており、 前記空きブロック書込手段は、 書き込み対象の前記データを書き込んだ前記空きブロッ
クに記憶されている前記起点情報を消去する手段と、 最も新しくデータを書き込んだ空きブロックの次の順序
が付されている空きブロックの前記一部に前記起点情報
を書き込む手段と、を備える、 ことを特徴とする請求項５に記載の記憶装置。 - 【請求項７】前記メモリブロックは、データ領域と冗長
領域から構成され、前記起点情報は、最も新しくデータ
が格納された空きブロックの次にデータを格納されるべ
き前記空きブロックの前記冗長領域に格納されている、 ことを特徴とする請求項６に記載の記憶装置。 - 【請求項８】各々が複数のゾーンのいずれかに属し、物
理アドレスを割り当てられた、データを記憶するための
複数のメモリブロックを含む記憶手段と、 前記メモリブロックに記憶されている前記データを読み
出して外部に出力する読み出し手段と、を備え、 所定の前記ゾーンに属する前記メモリブロックは、前記
記憶手段に記憶されているデータと該データが記憶され
ているメモリブロックの論理アドレスとの対応関係を表
すデータ配置テーブルを記憶するデータ配置記憶手段を
備え、 前記読み出し手段は、 前記論理アドレスと、前記データ配置テーブルを記憶す
る前記メモリブロックの物理アドレスとの対応関係を表
す情報を格納する第１のアドレス変換テーブルを作成し
て記憶する第１のテーブル記憶手段と、 前記第１のアドレス変換テーブルに基づいて、前記デー
タ配置テーブルを記憶するメモリブロックの物理アドレ
スを特定し、特定した物理アドレスが示す前記メモリブ
ロックより前記データ配置テーブルを読み出すデータ配
置テーブル検索手段と、 前記データ配置テーブル検索手段が読み出した前記デー
タ配置テーブルに基づいて、読み出し対象の前記データ
を示す論理アドレスを特定する論理アドレス検索手段
と、 前記論理アドレス検索手段が特定した前記論理アドレス
に基づいて、該論理アドレスが示すメモリブロックが属
するゾーンを特定するゾーン特定手段と、 前記論理アドレスと、前記ゾーン特定手段が特定したゾ
ーンに属する前記メモリブロックの物理アドレスとの対
応関係を表す情報を格納する第２のアドレス変換テーブ
ルを自己が記憶しているか否かを判別し、記憶していな
いと判別したとき、前記第２のアドレス変換テーブルを
作成して記憶する第２のテーブル記憶手段と、 前記第２のアドレス変換テーブルに基づいて、前記論理
アドレス検索手段が特定した論理アドレスが示す物理ア
ドレスを特定し、特定した物理アドレスが示す前記メモ
リブロックに格納されている前記データを読み出して出
力するデータ検索手段と、前記データ検索手段が特定した物理アドレス及び該物理
アドレスを示す論理アドレスを互いに対応づけて記憶す
るアクセス履歴記憶手段と、を備え、 前記データ検索手段は、前記アクセス履歴記憶手段が記
憶する論理アドレス及び物理アドレスに基づいて、前記
データ配置テーブル検索手段が特定した論理アドレスが
示す物理アドレスを特定する手段を備える、 ことを特徴とする記憶システム。 - 【請求項９】メモリからのデータの読み出しを管理する
メモリ管理方法であり、前記メモリは、各々が複数のゾ
ーンのいずれかに属し、物理アドレスを割り当てられ
た、前記データを記憶するための複数のメモリブロック
を含み、所定の前記ゾーンに属する前記メモリブロック
が、前記データと前記データが記憶されているメモリブ
ロックの論理アドレスとの対応関係を表すデータ配置テ
ーブルを記憶するものであって、 前記論理アドレスと、前記データ配置テーブルを記憶す
る前記メモリブロックの物理アドレスとの対応関係を表
す情報を格納する第１のアドレス変換テーブルを作成し
て記憶する第１のテーブル記憶ステップと、 外部からの指示に応答し、前記第１のアドレス変換テー
ブルに基づいて、前記データ配置テーブルを記憶するメ
モリブロックの物理アドレスを特定し、特定した物理ア
ドレスが示す前記メモリブロックより前記データ配置テ
ーブルを読み出し、外部に供給するデータ配置テーブル
検索ステップと、 読み出し対象の前記データを示す論理アドレスを外部よ
り取得し、取得した前記論理アドレスに基づいて、該論
理アドレスが示すメモリブロックが属するゾーンを特定
するゾーン特定ステップと、 前記論理アドレスと、前記ゾーン特定ステップで特定さ
れたゾーンに属する前記メモリブロックの物理アドレス
との対応関係を表す情報を格納する第２のアドレス変換
テーブルを自己が記憶しているか否かを判別し、記憶し
ていないと判別したとき、前記第２のアドレス変換テー
ブルを作成して記憶する第２のテーブル記憶ステップ
と、 前記第２のアドレス変換テーブルに基づいて、読み出し
対象の前記データの論理アドレスが示す物理アドレスを
特定し、特定した物理アドレスが示す前記メモリブロッ
クに格納されている前記データを読み出して出力するデ
ータ検索ステップと、前記データ検索ステップで特定された物理アドレス及び
該物理アドレスを示す論理アドレスを互いに対応づけて
記憶するアクセス履歴記憶ステップと、備え、 前記データ検索ステップは、前記アクセス履歴記憶ステ
ップで記憶された論理アドレス及び物理アドレスに基づ
いて、前記データ配置テーブル検索ステップで特定され
た論理アドレスが示す物理アドレスを特定するステップ
を含む、 ことを特徴とするメモリ管理方法。 - 【請求項１０】各々が複数のゾーンのいずれかに属し、
物理アドレスを割り当てられた、前記データを記憶する
ための複数のメモリブロックを含み、所定の前記ゾーン
に属する前記メモリブロックが、前記データと前記デー
タが記憶されているメモリブロックの物理アドレスを示
す論理アドレスとの対応関係を表すデータ配置テーブル
を記憶することを特徴とするメモリに接続されたコンピ
ュータを、 前記論理アドレスと、前記データ配置テーブルを記憶す
る前記メモリブロックの物理アドレスとの対応関係を表
す情報を格納する第１のアドレス変換テーブルを作成し
て記憶する第１のテーブル記憶手段と、 外部の指示に応答し、前記第１のアドレス変換テーブル
に基づいて、前記データ配置テーブルを記憶するメモリ
ブロックの物理アドレスを特定し、特定した物理アドレ
スが示す前記メモリブロックより前記データ配置テーブ
ルを読み出し、外部に供給するデータ配置テーブル検索
手段と、 読み出し対象の前記データを示す論理アドレスを外部よ
り取得し、取得した前記論理アドレスに基づいて、該論
理アドレスが示すメモリブロックが属するゾーンを特定
するゾーン特定手段と、 前記論理アドレスと、前記ゾーン特定手段が特定したゾ
ーンに属する前記メモリブロックの物理アドレスとの対
応関係を表す情報を格納する第２のアドレス変換テーブ
ルを自己が記憶しているか否かを判別し、記憶していな
いと判別したとき、前記第２のアドレス変換テーブルを
作成して記憶する第２のテーブル記憶手段と、 前記第２のアドレス変換テーブルに基づいて、読み出し
対象の前記データの論理アドレスが示す物理アドレスを
特定し、特定した物理アドレスが示す前記メモリブロッ
クに格納されている前記データを読み出して出力するデ
ータ検索手段と、前記データ検索手段が特定した物理アドレス及び該物理
アドレスを示す論理アドレスを互いに対応づけて記憶す
るアクセス履歴記憶手段と、 して機能させるためのプログラムを記録したコンピュー
タ読み取り可能な記録媒体であって、 前記データ検索手段は、前記アクセス履歴記憶手段が記
憶する論理アドレス及び物理アドレスに基づいて、前記
データ配置テーブル検索手段が特定した論理アドレスが
示す物理アドレスを特定する手段を備える、 ことを特徴とする記録媒体。 - 【請求項１１】各々が複数のゾーンのいずれかに属し、
物理アドレスを割り当てられた、データを記憶するため
の複数のメモリブロックを含む記憶手段と、 前記メモリブロックに記憶されている前記データを読み
出して外部に出力する読み出し手段と、を備え、 所定の前記ゾーンに属する前記メモリブロックは、前記
記憶手段に記憶されているデータと該データが記憶され
ているメモリブロックの論理アドレスとの対応関係を表
すデータ配置テーブルを記憶するデータ配置記憶手段を
備え、 前記読み出し手段は、 前記論理アドレスと、前記データ配置テーブルを記憶す
る前記メモリブロックの物理アドレスとの対応関係を表
す情報を格納する第１のアドレス変換テーブルを作成し
て記憶する第１のテーブル記憶手段と、 前記第１のアドレス変換テーブルに基づいて、前記デー
タ配置テーブルを記憶するメモリブロックの物理アドレ
スを特定し、特定した物理アドレスが示す前記メモリブ
ロックより前記データ配置テーブルを読み出すデータ配
置テーブル検索手段と、 前記データ配置テーブル検索手段が読み出した前記デー
タ配置テーブルに基づいて、読み出し対象の前記データ
を示す論理アドレスを特定する論理アドレス検索手段
と、 前記論理アドレス検索手段が特定した前記論理アドレス
に基づいて、該論理アドレスが示すメモリブロックが属
するゾーンを特定するゾーン特定手段と、 前記論理アドレスと、前記ゾーン特定手段が特定したゾ
ーンに属する前記メモリブロックの物理アドレスとの対
応関係を表す情報を格納する第２のアドレス変換テーブ
ルを自己が記憶しているか否かを判別し、記憶していな
いと判別したとき、前記第２のアドレス変換テーブルを
作成して記憶する第２のテーブル記憶手段と、 前記第２のアドレス変換テーブルに基づいて、前記論理
アドレス検索手段が特定した論理アドレスが示す物理ア
ドレスを特定し、特定した物理アドレスが示す前記メモ
リブロックに格納されている前記データを読み出して出
力するデータ検索手段と、を備える、 ことを特徴とする記憶システムであって、 データを記憶していない前記メモリブロックから構成さ
れる空きブロックを示す情報を 格納する空きブロックテ
ーブルを記憶する空きブロックテーブル記憶手段と、 書き込み対象のデータ及び論理アドレスが自己に供給さ
れたとき、前記空きブロックテーブルに登録されている
空きブロックの中から書き込み対象の空きブロックを選
択する空きブロック選択手段と、 書き込み対象の前記データを前記空きブロック選択手段
により選択された空きブロックに書き込む空きブロック
書込手段と、 書き込み対象の前記データを書き込んだ空きブロックの
物理アドレスと、前記空きブロック選択手段に供給され
た論理アドレスとの対応付けを表すように前記第２のア
ドレス変換テーブルを更新する手段と、をさらに備え、 前記空きブロックテーブルは、前記データ配置テーブル
を記憶する前記メモリブロックを含むゾーンに属する空
きブロックを示す情報を格納する第１の空きブロックテ
ーブルと、いずれかのゾーンに属する空きブロックを示
す情報を格納する第２の空きブロックテーブルと、を含
み、 前記空きブロックテーブル記憶手段は、前記ゾーン特定
手段が特定したゾーンに属する空きブロック情報を格納
する前記第２の空きブロックテーブルを自己が記憶して
いるか否かを判別し、記憶していないと判別したとき、
前記第２の空きブロックテーブルを作成して記憶する手
段を備え、 前記空きブロック選択手段は、書き込み対象のデータ及
び論理アドレスが自己に供給されたとき、前記第２の空
きブロックテーブルに登録されている空きブロックのう
ちから書き込み対象の空きブロックを選択する手段を備
え、 前記空きブロック書込手段が書き込んだ前記データと、
前記空きブロック選択手段に供給された論理アドレスと
の対応付けを表すように更新された前記データ配置テー
ブルを、前記第１の空きブロックテーブルに登録されて
いる空きブロックに書き込む手段と、 更新された前記データ配置テーブルを記憶している前記
メモリブロックが空きブロックであることを表さないよ
うに前記第１の空きブロックテーブルを更新する手段
と、をさらに備える、 ことを特徴とする記憶システム。 - 【請求項１２】メモリからのデータの読み出しを管理す
るメモリ管理方法であり、前記メモリは、各々が複数の
ゾーンのいずれかに属し、物理アドレスを割り当てられ
た、前記データを記憶するための複数のメモリブロック
を含み、所定の前記ゾーンに属する前記メモリブロック
が、前記データと前記データが記憶されているメモリブ
ロックの論理アドレスとの対応関係を表すデータ配置テ
ーブルを記憶するものであって、 前記論理アドレスと、前記データ配置テーブルを記憶す
る前記メモリブロックの物理アドレスとの対応関係を表
す情報を格納する第１のアドレス変換テーブルを作成し
て記憶する第１のテーブル記憶ステップと、 外部からの指示に応答し、前記第１のアドレス変換テー
ブルに基づいて、前記データ配置テーブルを記憶するメ
モリブロックの物理アドレスを特定し、特定した物理ア
ドレスが示す前記メモリブロックより前記データ配置テ
ーブルを読み出し、外部に供給するデータ配置テーブル
検索ステップと、 読み出し対象の前記データを示す論理アドレスを外部よ
り取得し、取得した前記論理アドレスに基づいて、該論
理アドレスが示すメモリブロックが属するゾーンを特定
するゾーン特定ステップと、 前記論理アドレスと、前記ゾーン特定ステップで特定さ
れたゾーンに属する前記メモリブロックの物理アドレス
との対応関係を表す情報を格納する第２のアドレス変換
テーブルを記憶しているか否かを判別し、記憶していな
いと判別したとき、前記第２のアドレス変換テーブルを
作成して記憶する第２のテーブル記憶ステップと、 前記第２のアドレス変換テーブルに基づいて、読み出し
対象の前記データの論理アドレスが示す物理アドレスを
特定し、特定した物理アドレスが示す前記メモリブロッ
クに格納されている前記データを読み出して出力するデ
ータ検索ステップと、を備える、 ことを特徴とするメモリ管理方法であって、 データを記憶していない前記メモリブロックから構成さ
れる空きブロックを示す情報を格納する空きブロックテ
ーブルを記憶する空きブロックテーブル記憶ステップ
と、 書き込み対象のデータ及び論理アドレスが供給されたと
き、前記空きブロックテーブルに登録されている空きブ
ロックの中から書き込み対象の空きブロックを選択する
空きブロック選択ステップと、 書き込み対象の前記データを前記空きブロック選択ステ
ップで選択された空きブロックに書き込む空きブロック
書込ステップと、 書き込み対象の前記データを書き込んだ空きブロックの
物理アドレスと、前記空きブロック選択手段に供給され
た論理アドレスとの対応付けを表すように前記第２のア
ドレス変換テーブルを更新するステップと、をさらに備
え、 前記空きブロックテーブルは、前記データ配置テーブル
を記憶する前記メモリブロックを含むゾーンに属する空
きブロックを示す情報を格納する第１の空きブロックテ
ーブルと、いずれかのゾーンに属する空きブロックを示
す情報を格納する第２の空きブロックテーブルと、を含
み、 前記空きブロックテーブル記憶ステップでは、前記ゾー
ン特定ステップで特定されたゾーンに属する空きブロッ
ク情報を格納する前記第２の空きブロックテーブルを記
憶しているか否かを判別し、記憶していないと判別した
とき、前記第２の空きブロックテーブルを作成して記憶
し、 前記空きブロック選択ステップは、書き込み対象のデー
タ及び論理アドレスが供給されたとき、前記第２の空き
ブロックテーブルに登録されている空きブロックのうち
から書き込み対象の空きブロックを選択するステップを
備え、 前記空きブロック書込ステップで書き込んだ前記データ
と、書き込み対象のデータの論理アドレスとして供給さ
れた論理アドレスとの対応付けを表すように更新された
前記データ配置テーブルを、前記第１の空きブロックテ
ーブルに登録されている空きブロックに書き込むステッ
プと、 更新された前記データ配置テーブルを記憶している前記
メモリブロックが空きブロックであることを表さないよ
うに前記第１の空きブロックテーブルを更新するステッ
プと、をさらに備える、 ことを特徴とするメモリ管理方法。 - 【請求項１３】各々が複数のゾーンのいずれかに属し、
物理アドレスを割り当てられた、前記データを記憶する
ための複数のメモリブロックを含み、所定の前記ゾーン
に属する前記メモリブロックが、前記データと前記デー
タが記憶されているメモリブロックの物理アドレスを示
す論理アドレスとの対応関係を表すデータ配置テーブル
を記憶することを特徴とするメモリに接続されたコンピ
ュータを、 前記論理アドレスと、前記データ配置テーブルを記憶す
る前記メモリブロックの物理アドレスとの対応関係を表
す情報を格納する第１のアドレス変換テーブルを作成し
て記憶する第１のテーブル記憶手段と、 外部の指示に応答し、前記第１のアドレス変換テーブル
に基づいて、前記データ配置テーブルを記憶するメモリ
ブロックの物理アドレスを特定し、特定した物理アドレ
スが示す前記メモリブロックより前記データ配置テーブ
ルを読み出し、外部に供給するデータ配置テーブル検索
手段と、 読み出し対象の前記データを示す論理アドレスを外部よ
り取得し、取得した前記論理アドレスに基づいて、該論
理アドレスが示すメモリブロックが属するゾーンを特定
するゾーン特定手段と、 前記論理アドレスと、前記ゾーン特定手段が特定したゾ
ーンに属する前記メモリブロックの物理アドレスとの対
応関係を表す情報を格納する第２のアドレス変換テーブ
ルを自己が記憶しているか否かを判別し、記憶していな
いと判別したとき、前記第２のアドレス変換テーブルを
作成して記憶する第２のテーブル記憶手段と、 前記第２のアドレス変換テーブルに基づいて、読み出し
対象の前記データの論理アドレスが示す物理アドレスを
特定し、特定した物理アドレスが示す前記メモリブロッ
クに格納されている前記データを読み出して出力するデ
ータ検索手段と、 して機能させるためのプログラムを記録したコンピュー
タ読み取り可能な記録媒体であって、 前記プログラムは、前記コンピュータを、データを記憶
していない前記メモリブロックから構成される空きブロ
ックを示す情報を格納する空きブロックテーブルを記憶
する空きブロックテーブル記憶手段と、書き込み対象の
データ及び論理アドレスが自己に供給されたとき、前記
空きブロックテーブルに登録されている空きブロックの
中から書き込み対象の空きブロックを選択する空きブロ
ック選択手段と、書き込み対象の前記データを前記空き
ブロック選択手段により選択された空きブロックに書き
込む空きブロック書込手段と、書き込み対象の前記デー
タを書き込んだ空きブロックの物理アドレスと、前記空
きブロック選択手段に供給された論理アドレスとの対応
付けを表すように前記第２のアドレス変換テーブルを更
新する手段としてさらに機能させるプログラムを含み、 前記空きブロックテーブルは、前記データ配置テーブル
を記憶する前記メモリブロックを含むゾーンに属する空
きブロックを示す情報を格納する第１の空きブロックテ
ーブルと、いずれかのゾーンに属する空きブロックを示
す情報を格納する第２の空きブロックテーブルと、を含
み、 前記空きブロックテーブル記憶手段は、前記ゾーン特定
手段が特定したゾーンに属する空きブロック情報を格納
する前記第２の空きブロックテーブルを自己が記憶して
いるか否かを判別し、記憶していないと判別したとき、
前記第２の空きブロックテーブルを作成して記憶する手
段を備え、 前記空きブロック選択手段は、書き込み対象のデータ及
び論理アドレスが自己に供給されたとき、前記第２の空
きブロックテーブルに登録されている空きブロックのう
ちから書き込み対象の空きブロックを選択する手段を備
え、 前記プログラムは、前記コンピュータを、前記空きブロ
ック書込手段が書き込んだ前記データと、前記空きブロ
ック選択手段に供給された論理アドレスとの対応付けを
表すように更新された前記データ配置テーブルを、前記
第１の空きブロックテーブルに登録されている空きブロ
ックに書き込む手段と、更新された前記データ配置テー
ブルを記憶している前記メモリブロックが空きブロック
であることを表さないように前記第１の空きブロックテ
ーブルを更新する手段としてさらに機能させるプログラ
ムを含む、 ことを特徴とする記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11222299A JP3524428B2 (ja) | 1999-04-20 | 1999-04-20 | 記憶装置、記憶システム、メモリ管理方法及び記録媒体 |
| US09/551,722 US6477616B1 (en) | 1999-04-20 | 2000-04-18 | Storage device, storage system, memory management method, recording medium, and computer data signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11222299A JP3524428B2 (ja) | 1999-04-20 | 1999-04-20 | 記憶装置、記憶システム、メモリ管理方法及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000305839A JP2000305839A (ja) | 2000-11-02 |
| JP3524428B2 true JP3524428B2 (ja) | 2004-05-10 |
Family
ID=14581320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11222299A Expired - Fee Related JP3524428B2 (ja) | 1999-04-20 | 1999-04-20 | 記憶装置、記憶システム、メモリ管理方法及び記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6477616B1 (ja) |
| JP (1) | JP3524428B2 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4079506B2 (ja) * | 1997-08-08 | 2008-04-23 | 株式会社東芝 | 不揮発性半導体メモリシステムの制御方法 |
| US6742078B1 (en) * | 1999-10-05 | 2004-05-25 | Feiya Technology Corp. | Management, data link structure and calculating method for flash memory |
| US6424975B1 (en) * | 2000-01-07 | 2002-07-23 | Trg Products, Inc. | FAT file system in palm OS computer |
| EP1130516A1 (en) * | 2000-03-01 | 2001-09-05 | Hewlett-Packard Company, A Delaware Corporation | Address mapping in solid state storage device |
| JP3574078B2 (ja) | 2001-03-16 | 2004-10-06 | 東京エレクトロンデバイス株式会社 | 記憶装置と記憶装置制御方法 |
| US7155560B2 (en) * | 2001-06-27 | 2006-12-26 | Intel Corporation | Method and apparatus for storing data in flash memory |
| JP2003016763A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | ディスクアクセス装置及びディスクアクセス方法 |
| US7108975B2 (en) * | 2001-09-21 | 2006-09-19 | Regents Of The University Of Michigan | Atlastin |
| US6675276B2 (en) * | 2001-11-13 | 2004-01-06 | Eastman Kodak Company | Method for providing extensible dos-fat system structures on one-time programmable media |
| TWI240861B (en) * | 2002-01-11 | 2005-10-01 | Integrated Circuit Solution In | Data access method and architecture of flash memory |
| JP4238514B2 (ja) * | 2002-04-15 | 2009-03-18 | ソニー株式会社 | データ記憶装置 |
| US20060143365A1 (en) * | 2002-06-19 | 2006-06-29 | Tokyo Electron Device Limited | Memory device, memory managing method and program |
| JP2004280752A (ja) * | 2003-03-19 | 2004-10-07 | Sony Corp | データ記憶装置、およびデータ記憶装置における管理情報更新方法、並びにコンピュータ・プログラム |
| JP3919779B2 (ja) | 2003-08-29 | 2007-05-30 | キヤノン株式会社 | 電子写真画像形成装置 |
| JP4521245B2 (ja) * | 2004-10-29 | 2010-08-11 | 富士フイルム株式会社 | 記憶デバイス制御装置及びプログラム |
| JP2006133882A (ja) * | 2004-11-02 | 2006-05-25 | Canon Inc | 情報処理装置及び方法 |
| US20090172269A1 (en) * | 2005-02-04 | 2009-07-02 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and associated data merge method |
| US7877539B2 (en) * | 2005-02-16 | 2011-01-25 | Sandisk Corporation | Direct data file storage in flash memories |
| US20060184718A1 (en) | 2005-02-16 | 2006-08-17 | Sinclair Alan W | Direct file data programming and deletion in flash memories |
| US20060184719A1 (en) | 2005-02-16 | 2006-08-17 | Sinclair Alan W | Direct data file storage implementation techniques in flash memories |
| US9104315B2 (en) | 2005-02-04 | 2015-08-11 | Sandisk Technologies Inc. | Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage |
| KR100684942B1 (ko) * | 2005-02-07 | 2007-02-20 | 삼성전자주식회사 | 복수의 사상 기법들을 채용한 적응형 플래시 메모리 제어장치 및 그것을 포함한 플래시 메모리 시스템 |
| US8140795B2 (en) * | 2005-02-28 | 2012-03-20 | Lenovo (Singapore) Pte. Ltd. | Hard disk drive with write-only region |
| US7669003B2 (en) | 2005-08-03 | 2010-02-23 | Sandisk Corporation | Reprogrammable non-volatile memory systems with indexing of directly stored data files |
| US7558906B2 (en) * | 2005-08-03 | 2009-07-07 | Sandisk Corporation | Methods of managing blocks in nonvolatile memory |
| US7552271B2 (en) * | 2005-08-03 | 2009-06-23 | Sandisk Corporation | Nonvolatile memory with block management |
| US7984084B2 (en) | 2005-08-03 | 2011-07-19 | SanDisk Technologies, Inc. | Non-volatile memory with scheduled reclaim operations |
| US7949845B2 (en) | 2005-08-03 | 2011-05-24 | Sandisk Corporation | Indexing of file data in reprogrammable non-volatile memories that directly store data files |
| US7627733B2 (en) | 2005-08-03 | 2009-12-01 | Sandisk Corporation | Method and system for dual mode access for storage devices |
| US7480766B2 (en) * | 2005-08-03 | 2009-01-20 | Sandisk Corporation | Interfacing systems operating through a logical address space and on a direct data file basis |
| CN101263462B (zh) | 2005-08-03 | 2012-05-16 | 桑迪士克股份有限公司 | 具有区块管理的非易失性存储器 |
| JP2007101605A (ja) * | 2005-09-30 | 2007-04-19 | Eastman Kodak Co | フォント管理装置 |
| US7814262B2 (en) | 2005-10-13 | 2010-10-12 | Sandisk Corporation | Memory system storing transformed units of data in fixed sized storage blocks |
| US7529905B2 (en) * | 2005-10-13 | 2009-05-05 | Sandisk Corporation | Method of storing transformed units of data in a memory system having fixed sized storage blocks |
| US7747837B2 (en) | 2005-12-21 | 2010-06-29 | Sandisk Corporation | Method and system for accessing non-volatile storage devices |
| US7769978B2 (en) | 2005-12-21 | 2010-08-03 | Sandisk Corporation | Method and system for accessing non-volatile storage devices |
| US7793068B2 (en) | 2005-12-21 | 2010-09-07 | Sandisk Corporation | Dual mode access for non-volatile storage devices |
| JP5135696B2 (ja) * | 2006-03-23 | 2013-02-06 | パナソニック株式会社 | 電子機器、及びオブジェクト管理方法 |
| KR100809318B1 (ko) | 2006-04-04 | 2008-03-05 | 삼성전자주식회사 | 파일 관리 장치 및 방법 |
| US8745315B2 (en) * | 2006-11-06 | 2014-06-03 | Rambus Inc. | Memory Systems and methods supporting volatile and wear-leveled nonvolatile physical memory |
| KR100885783B1 (ko) * | 2007-01-23 | 2009-02-26 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 동작 방법 |
| US20090254729A1 (en) * | 2008-04-07 | 2009-10-08 | Skymedi Corporation | Method of wear leveling for a non-volatile memory |
| CN101751391A (zh) * | 2008-12-01 | 2010-06-23 | 扬智科技股份有限公司 | 建立文件信息表的方法 |
| JP4816740B2 (ja) * | 2009-02-09 | 2011-11-16 | ソニー株式会社 | 情報処理装置、および情報処理方法、並びにプログラム |
| US9396104B1 (en) * | 2010-03-22 | 2016-07-19 | Seagate Technology, Llc | Accessing compressed data of varying-sized quanta in non-volatile memory |
| US10055267B2 (en) * | 2015-03-04 | 2018-08-21 | Sandisk Technologies Llc | Block management scheme to handle cluster failures in non-volatile memory |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62194555A (ja) * | 1986-02-21 | 1987-08-27 | Nec Corp | コンパイラの作業フアイル仮想化方式 |
| US5812814A (en) * | 1993-02-26 | 1998-09-22 | Kabushiki Kaisha Toshiba | Alternative flash EEPROM semiconductor memory system |
| KR970008188B1 (ko) * | 1993-04-08 | 1997-05-21 | 가부시끼가이샤 히다찌세이사꾸쇼 | 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치 |
| US5715455A (en) * | 1995-05-18 | 1998-02-03 | International Business Machines Corporation | Apparatus and method for storing file allocation table efficiently in memory |
| JPH1049986A (ja) * | 1996-08-05 | 1998-02-20 | Sony Corp | 記録媒体、記録又は再生装置、記録又は再生方法 |
| GB9903490D0 (en) * | 1999-02-17 | 1999-04-07 | Memory Corp Plc | Memory system |
| US6377500B1 (en) * | 1999-11-11 | 2002-04-23 | Kabushiki Kaisha Toshiba | Memory system with a non-volatile memory, having address translating function |
-
1999
- 1999-04-20 JP JP11222299A patent/JP3524428B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-18 US US09/551,722 patent/US6477616B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6477616B1 (en) | 2002-11-05 |
| JP2000305839A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3524428B2 (ja) | 記憶装置、記憶システム、メモリ管理方法及び記録媒体 | |
| US7831783B2 (en) | Effective wear-leveling and concurrent reclamation method for embedded linear flash file systems | |
| USRE46404E1 (en) | Flash memory management method | |
| JP5336060B2 (ja) | 不揮発性メモリ装置およびそれを動作させる方法 | |
| US7734862B2 (en) | Block management for mass storage | |
| US8489854B1 (en) | Non-volatile semiconductor memory storing an inverse map for rebuilding a translation table | |
| US7861028B2 (en) | System and method for configuration and management of flash memory | |
| US6587915B1 (en) | Flash memory having data blocks, spare blocks, a map block and a header block and a method for controlling the same | |
| US7594062B2 (en) | Method for changing data of a data block in a flash memory having a mapping area, a data area and an alternative area | |
| US5717886A (en) | Semiconductor disk device and memory management method | |
| US9563375B2 (en) | Method for storing metadata of log-structured file system for flash memory | |
| JP2734391B2 (ja) | 不揮発性メモリのファイル管理装置 | |
| JP2005242897A (ja) | フラッシュディスク装置 | |
| US6938140B2 (en) | System and method for linear object reallocation in place | |
| US20150052292A1 (en) | Method for erasing data entity in memory module | |
| CN107239526A (zh) | 文件系统实现方法、碎片整理方法、操作位置定位方法 | |
| KR20070024504A (ko) | 기억 장치, 메모리 관리 방법 및 프로그램 | |
| JP2009205689A (ja) | フラッシュディスク装置 | |
| EP1139210B1 (en) | Method of logic partitioning of a nonvolatile memory array | |
| JP4242245B2 (ja) | フラッシュｒｏｍ制御装置 | |
| JP5057887B2 (ja) | データ更新装置及びデータ更新方法及びデータ更新プログラム | |
| US20050149493A1 (en) | Data recording apparatus and data recording method | |
| US7234039B1 (en) | Method, system, and apparatus for determining the physical memory address of an allocated and locked memory buffer | |
| JPH10289144A (ja) | メモリの制御方法 | |
| CN119690333A (zh) | 文件系统空间的优化方法、装置、设备及可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |