JP3513328B2 - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JP3513328B2 JP3513328B2 JP18954396A JP18954396A JP3513328B2 JP 3513328 B2 JP3513328 B2 JP 3513328B2 JP 18954396 A JP18954396 A JP 18954396A JP 18954396 A JP18954396 A JP 18954396A JP 3513328 B2 JP3513328 B2 JP 3513328B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- inverter
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010348 incorporation Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 16
- 230000001360 synchronised effect Effects 0.000 description 9
- 230000010354 integration Effects 0.000 description 7
- 230000004907 flux Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 230000005284 excitation Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Inverter Devices (AREA)
- Regulation Of General Use Transformers (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、変圧器を交流系
統へ併入する場合の励磁突入電流を抑制する装置に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for suppressing exciting inrush current when a transformer is inserted in an AC system.
【０００２】[0002]
【従来の技術】図９は、例えば特開昭５９−１１７３０
号公報に開示された従来の励磁突入電流抑制装置を示す
回路構成図である。図において、１は交流系統である主
回路母線、２および３は主回路母線１に接続された回路
遮断器および断路器、４は電圧を降圧して交流負荷であ
る電気炉電極５に電力を供給する主変圧器である。６は
励磁突入電流抑制のための投入補助回路、７は主回路母
線１と連系された低圧電源回路、８はインピーダンスＺ
Ｔをもった補助変圧器、９はコンタクタである。2. Description of the Related Art FIG. 9 shows, for example, Japanese Patent Laid-Open No. 59-11730.
It is a circuit block diagram which shows the conventional excitation inrush current suppression apparatus disclosed by the publication. In the figure, 1 is a main circuit bus which is an AC system, 2 and 3 are circuit breakers and disconnectors connected to the main circuit bus 1, and 4 is a voltage down converter for supplying electric power to an electric furnace electrode 5 which is an AC load. It is the main transformer supplied. Reference numeral 6 is a closing auxiliary circuit for suppressing the excitation inrush current, 7 is a low-voltage power supply circuit connected to the main circuit bus 1, and 8 is an impedance Z.
Auxiliary transformer with T , 9 is a contactor.
【０００３】次に動作について説明する。先ず、断路器
３を閉路した後、投入補助回路６のコンタクタ９を投入
する。これにより、低圧電源回路７を通じて主変圧器４
にその低圧側から電圧を印加して励磁突入電流が流入す
ることになるが、この電流は補助変圧器８の高インピー
ダンスＺＴを通じて流れるため、所定の値以下に抑制さ
れる。そして、この電流が更に減衰し一定の値以下にな
ったとき回路遮断器２を投入する。この時点では回路遮
断器２の投入による突入電流は生じない。回路遮断器２
の投入完了後、コンタクタ９を開路する。Next, the operation will be described. First, after closing the disconnecting switch 3, the contactor 9 of the closing auxiliary circuit 6 is closed. This allows the main transformer 4 to pass through the low voltage power supply circuit 7.
A voltage is applied from the low voltage side to the magnetizing inrush current to flow in, but this current flows through the high impedance Z T of the auxiliary transformer 8 and is suppressed to a predetermined value or less. Then, when this current is further attenuated and becomes a certain value or less, the circuit breaker 2 is closed. At this point, no rush current is generated due to the closing of the circuit breaker 2. Circuit breaker 2
After completion of the charging, the contactor 9 is opened.
【０００４】[0004]
【発明が解決しようとする課題】従来の励磁突入電流抑
制装置は以上のように、高インピーダンスを挿入して電
流値を抑制する構成であるので、主変圧器４の残留磁束
との関係でコンタクタ９の投入タイミングによってはか
なり大きな突入電流が流入する場合があり、突入電流抑
制装置として十分な機能を発揮し得ない場合がある。ま
た、主変圧器および交流負荷毎に投入補助回路を設ける
必要があり、構成が複雑になるという問題点であった。As described above, the conventional magnetizing inrush current suppressing device has a structure in which a high impedance is inserted to suppress the current value. Therefore, the contactor is related to the residual magnetic flux of the main transformer 4. Depending on the closing timing of 9, the inrush current may flow in considerably, and the inrush current suppressing device may not be able to exhibit a sufficient function. Further, it is necessary to provide a closing auxiliary circuit for each of the main transformer and the AC load, which is a problem that the configuration becomes complicated.
【０００５】この発明は上記のような課題を解決するた
めになされたもので、簡単な構成で、しかも突入電流を
常に確実に抑制することができる装置を得ることを目的
とする。The present invention has been made to solve the above problems, and an object of the present invention is to obtain a device having a simple structure and capable of always reliably suppressing an inrush current.
【０００６】[0006]
【課題を解決するための手段】請求項１に係るインバー
タ装置は、１次側が回路遮断器を介して交流系統に接続
された変圧器の２次側に接続され、無効電力の出力制御
を行うインバータ装置において、上記交流系統の電圧お
よび上記変圧器の２次側の電圧を検出し、上記回路遮断
器を開路した状態で、上記インバータ装置の運転を開始
してその出力電圧を所定の速度で上昇させ上記変圧器を
その２次側から励磁し、上記変圧器の２次側の電圧（以
下、インバータ出力電圧と称す）と上記変圧器の２次側
に換算した上記交流系統の電圧（以下、系統電圧と称
す）とが同一の振幅、位相となった条件で上記回路遮断
器を投入し上記交流系統へ併入するものである。そし
て、そのインバータ出力電圧と系統電圧とのいずれかを
切替えて出力する切替器、インバータ装置の出力電流と
無効電力の出力制御に係る出力電流指令との偏差を演算
する電流引算器、および上記切替器からの出力に対し上
記電流引算器の出力が零となるよう上記インバータ装置
が出力すべき電圧を演算して上記インバータ装置のスイ
ッチング素子へゲートパルスを送出するパルス発生器か
らなるインバータ制御回路を備え、上記切替器の出力を
系統電圧に切替え上記出力電流指令を零として交流系統
への併入動作を行い、併入後、上記切替器の出力をイン
バータ出力電圧に切替えるようにしたものである。 According to a first aspect of the present invention, an inverter device has a primary side connected to a secondary side of a transformer connected to an AC system via a circuit breaker, and performs reactive power output control. In the inverter device, the voltage of the AC system and the voltage of the secondary side of the transformer are detected, and with the circuit breaker opened, the operation of the inverter device is started to output the output voltage at a predetermined speed. The secondary side voltage of the transformer (hereinafter referred to as the inverter output voltage) and the voltage of the AC system converted to the secondary side of the transformer (below , The system voltage) has the same amplitude and phase, and the circuit breaker is turned on so that the circuit breaker is connected to the AC system . That
The inverter output voltage or system voltage
Switching current output by switching, output current of inverter device
Calculate the deviation from the output current command related to the reactive power output control
The current subtractor and the output from the above switch
The inverter device described above so that the output of the current subtractor becomes zero.
Calculates the voltage to be output by the
Is it a pulse generator that sends a gate pulse to the switching element?
Equipped with an inverter control circuit consisting of
Switch to the system voltage and set the output current command to zero, then the AC system
To the output of the switching device
The output voltage is switched to the burner output voltage.
【０００７】請求項２に係るインバータ装置は、請求項
１において、その系統電圧とインバータ出力電圧との偏
差を演算する電圧引算器、系統併入動作時、上記電圧引
算器の出力が零になるよう切替器からパルス発生器への
出力に補正信号を付加する補正回路を備えたものであ
る。[0007] inverter apparatus according to claim 2, claim
1 , the voltage subtracter that calculates the deviation between the system voltage and the inverter output voltage, and the output from the switch to the pulse generator is corrected so that the output of the voltage subtractor becomes zero during the system interlocking operation. A correction circuit for adding a signal is provided.
【０００８】請求項３に係るインバータ装置は、請求項
１において、その系統併入動作時、系統電圧を基に演算
により求めたインバータ装置の出力電流を、電流引算器
へ入力する出力電流指令の回路に加算する加算器を備え
たものである。[0008] inverter apparatus according to claim 3, claim
In 1 , the system is provided with an adder for adding the output current of the inverter device obtained by calculation based on the system voltage to the circuit of the output current command to be input to the current subtractor during the system merging operation.
【０００９】請求項４に係るインバータ装置は、請求項
１において、その電流引算器へ入力するインバータ装置
の出力電流の回路に、系統併入動作時、零を乗算する乗
算器を備えたものである。[0009] inverter apparatus according to claim 4, claim
1 , the circuit for the output current of the inverter device which is input to the current subtractor is provided with a multiplier that multiplies by zero during the system-joining operation.
【００１０】請求項５に係るインバータ装置は、請求項
１において、その電流引算器の出力側に、系統併入動作
時、零を乗算する乗算器を備えたものである。According to a fifth aspect of the present invention, there is provided an inverter device comprising :
1 , the output side of the current subtractor is provided with a multiplier that multiplies by zero during the system merging operation.
【００１１】請求項６に係るインバータ装置は、請求項
１ないし５のいずれかにおいて、その電圧引算器の出力
から同期判定を行う同期判定回路を備えたものである。[0011] inverter apparatus according to claim 6, claim
In any one of 1 to 5 , a synchronization determination circuit for performing synchronization determination from the output of the voltage subtractor is provided.
【００１２】請求項７に係るインバータ装置は、請求項
６において、その系統併入動作の開始でカウントを開始
するタイマーのカウントアップ出力と同期判定回路の同
期判定出力との併存を条件に回路遮断器を投入するよう
にしたものである。According to a seventh aspect of the present invention, there is provided an inverter device comprising :
In 6 , the circuit breaker is turned on under the condition that the count-up output of the timer that starts counting at the start of the system merging operation and the synchronization determination output of the synchronization determination circuit coexist.
【００１３】請求項８に係るインバータ装置は、請求項
１ないし７のいずれかにおいて、その切替器の出力を系
統電圧からインバータ出力電圧に切替える場合、インバ
ータ装置のスイッチング素子を一旦ゲートオフした状態
で行うようにしたものである。[0013] inverter apparatus according to claim 8, claim
In any one of 1 to 7 , when the output of the switch is switched from the system voltage to the inverter output voltage, the switching element of the inverter device is once gated off.
【００１４】請求項９に係るインバータ装置は、請求項
８において、その回路遮断器を投入してから所定の時間
経過後、切替器の出力の切替えを行うようにしたもので
ある。[0014] inverter apparatus according to claim 9, claim
In Fig. 8 , the output of the switch is switched after a predetermined time has passed since the circuit breaker was turned on.
【００１５】[0015]
【発明の実施の形態】実施の形態１．
図１はこの発明の実施の形態１におけるインバータ装置
を含む回路構成図である。即ち、この発明は、無効電力
の出力制御を行うインバータ装置を利用して変圧器の励
磁突入電流の抑制を行うものである。図において、１０
は交流系統である系統電源、１１は系統インピーダン
ス、１２は高圧母線、１３は高圧母線１２に接続された
回路遮断器で、ここでは、この回路遮断器１３投入持の
励磁突入電流の抑制を対象とする。１４は高圧母線１２
に接続された負荷である。１５は回路遮断器１３に接続
された電圧降圧用の変圧器、１６は降圧母線である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1. 1 is a circuit configuration diagram including an inverter device according to a first embodiment of the present invention. That is, the present invention suppresses the magnetizing inrush current of the transformer by using the inverter device that controls the output of the reactive power. In the figure, 10
Is a system power supply that is an AC system, 11 is a system impedance, 12 is a high-voltage bus bar, and 13 is a circuit breaker connected to the high-voltage bus bar 12. Here, this circuit breaker 13 is intended to suppress the excitation inrush current. And 14 is a high voltage bus bar 12
Is the load connected to. Reference numeral 15 is a voltage step-down transformer connected to the circuit breaker 13, and 16 is a step-down bus bar.
【００１６】１７はインバータ遮断器１８およびインバ
ータ変圧器１９を介して降圧母線１６に接続されたイン
バータ装置で、本来、降圧母線の電圧変動抑制のため、
無効電力の出力制御を行うために設けられている。２０
はインバータ装置１７の電圧源となる直流コンデンサ、
２１は直流コンデンサ２０を充電する充電装置、２２は
充電装置２１の電源である。２３は、無効電力の出力制
御のため、インバータ装置のスイッチング素子にゲート
パルス２４を送出するインバータ制御回路で、このイン
バータ制御回路２３には、電圧検出器２５で検出した高
圧母線１２の電圧（系統電圧２６）、電圧検出器２７で
検出した降圧母線１６の電圧（インバータ出力電圧２
８）、および電流検出器２９で検出したインバータ装置
の出力電流（インバータ出力電流３０）が入力されてい
るが、詳細は後述する。３１はフィルター遮断器３２を
介して降圧母線１６に接続された高調波フィルターで、
負荷３３の力率調整およびインバータ装置の発生する高
調波成分を吸収する。Reference numeral 17 denotes an inverter device connected to the step-down bus bar 16 via an inverter circuit breaker 18 and an inverter transformer 19, which is originally for suppressing the voltage fluctuation of the step-down bus line.
It is provided to control the output of the reactive power. 20
Is a DC capacitor serving as a voltage source of the inverter device 17,
Reference numeral 21 is a charging device for charging the DC capacitor 20, and 22 is a power source of the charging device 21. An inverter control circuit 23 sends a gate pulse 24 to a switching element of an inverter device for output control of reactive power. The inverter control circuit 23 includes a voltage of the high voltage bus 12 detected by a voltage detector 25 (system Voltage 26), the voltage of the step-down bus 16 detected by the voltage detector 27 (inverter output voltage 2
8) and the output current (inverter output current 30) of the inverter device detected by the current detector 29 are input, which will be described later in detail. 31 is a harmonic filter connected to the step-down bus bar 16 through the filter breaker 32,
It adjusts the power factor of the load 33 and absorbs harmonic components generated by the inverter device.
【００１７】図２はインバータ制御回路２３の内部構成
の詳細を示すブロック図である。図において、３４はイ
ンバータ出力電流Ｉと無効電力の出力制御に係る出力電
流指令Ｉｒｅｆ＊との偏差を演算する電流引算器、３６
は電流制御ゲイン、３７は系統電圧ＶＳとインバータ出
力電圧ＶＩとの偏差を演算する電圧引算器、３８はイン
バータ出力電圧ＶＩと系統電圧ＶＳとのいずれかを切り
替えて出力する切替器で、後段でも触れるが、通常の無
効電力の出力制御時は２−３の接点を短絡し、系統併入
時は１−３の接点を短絡する切替動作を行う。３９は切
替器３８からの出力に対し電流制御ゲイン３６の出力が
零になるようインバータ装置が出力すべき電圧ＶＩ ＊を
演算してスイッチング素子へＰＷＭ制御のゲートパルス
２４を送出するパルス発生器である。FIG. 2 is a block diagram showing details of the internal configuration of the inverter control circuit 23. In the figure, 34 is a current subtractor for calculating a deviation between an inverter output current I and an output current command Iref * relating to output control of reactive power, and 36.
Is a current control gain, 37 is a voltage subtractor that calculates the deviation between the system voltage V S and the inverter output voltage V I, and 38 is a switch that outputs by switching either the inverter output voltage V I or the system voltage V S Although it will be touched at a later stage, the switching operation is performed by short-circuiting the 2-3 contacts during normal reactive power output control and shorting the 1-3 contacts during grid connection. A pulse generator 39 calculates the voltage V I * to be output by the inverter device so that the output of the current control gain 36 becomes zero with respect to the output from the switch 38, and sends the PWM control gate pulse 24 to the switching element. Is.
【００１８】４０は、系統併入動作時、電圧引算器３７
の出力が零になるよう、切替器３８によりパルス発生器
３９に入力される系統電圧ＶＳに加算器４１を介して補
正信号を加算する補正回路である。４２は電圧引算器３
７の出力から系統電圧ＶＳとインバータ出力電圧ＶＩと
が同期、即ち、同一の振幅、位相となったことを判定す
る同期判定回路である。なお、図中、破線で示す４３
は、インバータ装置本来の無効電力の出力制御に係る無
効電力制御部である。Numeral 40 is a voltage subtractor 37 at the time of system-joining operation.
Is a correction circuit that adds a correction signal to the system voltage V S input to the pulse generator 39 by the switching device 38 via the adder 41 so that the output of the output signal becomes zero. 42 is a voltage subtractor 3
7 is a synchronization determination circuit that determines from the output of 7 that the system voltage V S and the inverter output voltage V I are in synchronization, that is, have the same amplitude and phase. In the figure, 43 indicated by a broken line
Is a reactive power control unit related to output control of the reactive power that is inherent in the inverter device.
【００１９】次に動作、特に、励磁突入電流を抑制しつ
つ、高圧母線１２に変圧器１５を投入して系統併入する
ときの動作について説明する。先ず、インバータ遮断器
１８、フィルター遮断器３２を投入する。充電装置２１
によって別系統の電源２２から直流コンデンサ２０を充
電する。充電完了後、インバータ装置１７の運転を開始
し、インバータ出力電圧を０からソフトスタートで立ち
上がらせる。この時、切替器３８は１−３の接点を短絡
する位置にある。そして、出力電流指令Ｉｒｅｆ＊は零
に設定されている。インバータ出力電圧ＶＩが次第に上
昇していくにつれ、変圧器１５が、その２次側（低圧
側）から徐々に励磁されていく。Next, the operation, especially the operation when the transformer 15 is inserted into the high voltage bus bar 12 and the system is connected while suppressing the exciting inrush current, will be described. First, the inverter breaker 18 and the filter breaker 32 are turned on. Charging device 21
The DC capacitor 20 is charged from the power supply 22 of another system by. After completion of charging, the operation of the inverter device 17 is started, and the inverter output voltage is made to rise from 0 by soft start. At this time, the switch 38 is in a position where the contacts 1-3 are short-circuited. The output current command Iref * is set to zero. As the inverter output voltage V I gradually rises, the transformer 15 is gradually excited from its secondary side (low voltage side).
【００２０】ここで、インバータ出力電圧は矩形波状で
あるため変圧器１５には必要以上の電圧・時間積（ボル
ト・セカンド）がかかるため、特別の磁気設計がなされ
ていない場合には変圧器１５が飽和してしまう可能性が
ある。しかし、図１の例では、降圧母線１６には高調波
フィルター３１が接続されており、高調波成分が除去さ
れ、変圧器１５にはほぼ正弦波の電圧が印加されるの
で、上述した不具合は生じない。なお、系統併入の動作
が完了するまでは、負荷３３は降圧母線１６から切り離
されている。Here, since the inverter output voltage has a rectangular wave shape, a voltage / time product (volt / second) more than necessary is applied to the transformer 15, so that the transformer 15 is designed unless a special magnetic design is made. May be saturated. However, in the example of FIG. 1, the harmonic filter 31 is connected to the step-down bus 16, the harmonic component is removed, and a substantially sinusoidal voltage is applied to the transformer 15. Does not happen. Note that the load 33 is disconnected from the step-down bus bar 16 until the operation of system integration is completed.
【００２１】ところで、インバータ出力電圧ＶＩの立上
りでインバータ装置１７からは変圧器１５および高調波
フィルター３１へ電流が流れる（インバータ出力電流
Ｉ）ことになり、電流引算器３４の偏差出力が現れる。
このため、補正回路４０が無いと、図３（１）に示すよ
うに、電流制御ゲイン３６の出力がパルス発生器３９に
入力される分、その出力であるインバータ電圧ＶＩ ＊は
切替器３８を経て入力される系統電圧ＶＳからずれ、系
統電圧ＶＳとインバータ出力電圧ＶＩとの同期がとれな
いことになる。By the way, at the rise of the inverter output voltage V I , a current flows from the inverter device 17 to the transformer 15 and the harmonic filter 31 (inverter output current I), and a deviation output of the current subtractor 34 appears. .
Therefore, without the correction circuit 40, as shown in FIG. 3A, the output of the current control gain 36 is input to the pulse generator 39, so that the output of the inverter voltage V I * is changed by the switch 38. deviation from the system voltage V S inputted through the, will not be synchronized with the system voltage V S and the inverter output voltage V I.
【００２２】しかし、この形態例では、補正回路４０を
設けているので、図３（２）に示すように、電圧引算器
３７の偏差出力が零となるように、補正回路４０が補正
信号を出力し、これが切替器３８からの系統電圧ＶＳに
加算されて（４１）、電流制御ゲイン３６からの偏差出
力を実質的に相殺し、系統電圧ＶＳとインバータ出力電
圧ＶＩとの同期が実現する。同期がとれると、同期判定
回路４２が同期判定出力を発生し、回路遮断器１３を投
入して系統併入を行う。系統併入後、切替器３８は２−
３の接点短絡に切り替わり、出力電流指令Ｉｒｅｆ＊に
従ってインバータ装置としての本来の無効電力の出力制
御に移行する。なお、ここでは、充電装置２１は切り離
される。However, in this embodiment, since the correction circuit 40 is provided, the correction circuit 40 outputs the correction signal so that the deviation output of the voltage subtractor 37 becomes zero, as shown in FIG. 3B. Which is added to the system voltage V S from the switch 38 (41) to substantially cancel the deviation output from the current control gain 36 and to synchronize the system voltage V S with the inverter output voltage V I. Will be realized. When the synchronization is achieved, the synchronization determination circuit 42 generates a synchronization determination output, turns on the circuit breaker 13 and performs system integration. After the system is connected, the switching device 38
3 is switched to the contact short circuit, and the original reactive power output control of the inverter device is performed according to the output current command Iref * . Here, the charging device 21 is disconnected.
【００２３】以上のようにこの実施の形態１では、降圧
母線１６に接続され無効電力の出力制御を行うインバー
タ装置１７を利用し、その制御回路に、電圧基準を切り
替える切替器３８と補正回路４０とを備えることによ
り、励磁突入電流をほとんど流すことなく変圧器１５を
投入する系統併入が可能となり、しかも、変圧器１５を
その電圧時間積の大きな、磁気設計を特別に考慮した高
価なものとする必要がない。As described above, in the first embodiment, the inverter device 17 which is connected to the step-down bus bar 16 and controls the output of the reactive power is used, and the switching circuit 38 and the correction circuit 40 for switching the voltage reference are used in the control circuit thereof. With the provision of and, it becomes possible to connect the transformer 15 into the system with almost no exciting inrush current flowing, and the transformer 15 has a large voltage-time product and is expensive considering the magnetic design specially. You don't have to.
【００２４】実施の形態２．
図４はこの発明の実施の形態２におけるインバータ装置
１７のインバータ制御回路２３を示すブロック図であ
る。ここでは、補正回路４０を設ける（図２）のではな
く、出力電流指令Ｉｒｅｆ＊の回路に加算器４４および
選択スイッチ４５を設けている。即ち、系統併入動作
時、インバータ装置１７から高調波フィルター３１に流
れる電流（厳密には変圧器１５の励磁電流もインバータ
装置１７から供給されることになるがその値は十分小さ
いのでここでは省略している）Ｉｃ＊を求めておき、こ
れを選択スイッチ４５、加算器４４を経て出力電流指令
Ｉｒｅｆ＊に加算する。この出力電流指令Ｉｒｅｆ＊は
前述した通り、系統併入動作時には零に設定されている
ので、結局、この加算器４４からの加算出力とインバー
タ出力電流Ｉとの偏差である電流引算器３４の出力は零
となる。Embodiment 2. FIG. 4 is a block diagram showing an inverter control circuit 23 of inverter device 17 according to the second embodiment of the present invention. Here, the correction circuit 40 is not provided (FIG. 2), but the adder 44 and the selection switch 45 are provided in the circuit of the output current command Iref * . That is, during the system interlocking operation, the current flowing from the inverter device 17 to the harmonic filter 31 (strictly speaking, the exciting current of the transformer 15 is also supplied from the inverter device 17, but its value is sufficiently small, so it is omitted here. Ic * ), which is added to the output current command Iref * via the selection switch 45 and the adder 44. As described above, the output current command Iref * is set to zero during the system interlocking operation. Therefore, the output current command Iref * of the current subtractor 34, which is the deviation between the addition output from the adder 44 and the inverter output current I, is eventually obtained. The output is zero.
【００２５】この結果、パルス発生器３９は切替器３８
を経て入力される系統電圧ＶＳに一致する電圧ＶＩ ＊を
出力するゲートパルス２４を発生し、系統電圧ＶＳとイ
ンバータ出力電圧ＶＩとの同期がとれて同期判定回路４
２が同期判定出力を出す。これにより回路遮断器１３が
投入され系統併入が実現する。選択スイッチ４５は系統
併入後、零入力の側に接点が選択される。なお、電流Ｉ
ｃ＊は、電圧検出器２５で検出した系統電圧ＶＳを基
に、ＰＬＬ回路を使用して作成する。As a result, the pulse generator 39 is switched to the switch 38.
A gate pulse 24 that outputs a voltage V I * that matches the system voltage V S that is input through is generated, and the system voltage V S and the inverter output voltage V I are synchronized and the synchronization determination circuit 4
2 outputs a synchronization judgment output. As a result, the circuit breaker 13 is turned on, and system integration is realized. The contacts of the selection switch 45 are selected on the side of zero input after the system is connected. The current I
c * is created using a PLL circuit based on the system voltage V S detected by the voltage detector 25.
【００２６】実施の形態３．
図５はこの発明の実施の形態３におけるインバータ装置
１７のインバータ制御回路２３を示すブロック図であ
る。ここでは、インバータ出力電流Ｉの回路に、乗算器
４６および基準回路４７を設けて、円滑な系統併入動作
を実現している。 即ち、系統併入時は零で、系統併入
後、速やかに１にまでソフトスタートで立ち上がる基準
回路４７の出力を乗算器４６によりインバータ出力電流
Ｉに乗算する。前述した通り、系統併入時、出力電流指
令Ｉｒｅｆ＊は零に設定されるので、たとえ、高調波フ
ィルター３１に電流が流入してインバータ出力電流Ｉが
出力されても、電流引算器３４の偏差出力は零を維持す
ることになる。Embodiment 3. FIG. 5 is a block diagram showing an inverter control circuit 23 of inverter device 17 according to the third embodiment of the present invention. Here, a multiplier 46 and a reference circuit 47 are provided in the circuit of the inverter output current I to realize a smooth system insertion operation. In other words, the output of the reference circuit 47, which is zero when the system is combined and is rapidly raised to 1 after the system is combined, is multiplied by the inverter output current I by the multiplier 46. As described above, since the output current command Iref * is set to zero when the system is connected, even if a current flows into the harmonic filter 31 and the inverter output current I is output, the current subtractor 34 outputs a current. The deviation output will maintain zero.
【００２７】この結果、パルス発生器３９は切替器３８
を経て入力される系統電圧ＶＳに一致する電圧ＶＩ ＊を
出力するゲートパルス２４を発生し、系統電圧ＶＳとイ
ンバータ出力電圧ＶＩとの同期がとれて同期判定回路４
２が同期判定出力を出す。これにより回路遮断器１３が
投入され系統併入が実現する。系統併入後、基準回路４
７の出力は速やかに１に立ち上がるので、電流引算器３
４には、本来のインバータ出力電流Ｉと出力電流指令Ｉ
ｒｅｆ＊とが入力され、勿論、切替器３８も２−３の接
点に切り替えられて無効電力の出力制御動作に入る。As a result, the pulse generator 39 is switched to the switch 38.
A gate pulse 24 that outputs a voltage V I * that matches the system voltage V S that is input through is generated, and the system voltage V S and the inverter output voltage V I are synchronized and the synchronization determination circuit 4
2 outputs a synchronization judgment output. As a result, the circuit breaker 13 is turned on, and system integration is realized. After connecting the system, the reference circuit 4
Since the output of 7 rises rapidly to 1, the current subtractor 3
4 is the original inverter output current I and output current command I
ref * is input and, of course, the switching device 38 is also switched to the contact of 2-3 to start the output control operation of the reactive power.
【００２８】実施の形態４．
図６はこの発明の実施の形態４におけるインバータ装置
１７のインバータ制御回路２３を示すブロック図であ
る。ここでは、パルス発生器３９の入力側に乗算器４８
および基準回路４９を設けて円滑な系統併入動作を実現
している。即ち、系統併入時は零で、系統併入後、速や
かに１にまでソフトスタートで立ち上がる基準回路４９
の出力を乗算器４８により電流制御ゲイン３６の出力に
乗算する。Fourth Embodiment FIG. 6 is a block diagram showing an inverter control circuit 23 of inverter device 17 in the fourth embodiment of the present invention. Here, the multiplier 48 is connected to the input side of the pulse generator 39.
And the reference circuit 49 is provided to realize a smooth system insertion operation. That is, the reference circuit 49 is zero when the system is connected, and is quickly started to 1 by soft start after the system is connected.
Is multiplied by the output of the current control gain 36 by the multiplier 48.
【００２９】この結果、パルス発生器３９は切替器３８
を経て入力される系統電圧ＶＳに一致する電圧ＶＩ ＊を
出力するゲートパルス２４を発生し、系統電圧ＶＳとイ
ンバータ出力電圧ＶＩとの同期がとれて同期判定回路４
２が同期判定出力を出す。これにより回路遮断器１３が
投入され系統併入が実現する。系統併入後、基準回路４
９の出力は速やかに１に立ち上がるので、パルス発生器
３９には本来の電流制御ゲイン３６の出力が入力され、
勿論、切替器３８も２−３の接点に切り替えられて無効
電力の出力制御動作に入る。As a result, the pulse generator 39 is switched to the switch 38.
A gate pulse 24 that outputs a voltage V I * that matches the system voltage V S that is input through is generated, and the system voltage V S and the inverter output voltage V I are synchronized and the synchronization determination circuit 4
2 outputs a synchronization judgment output. As a result, the circuit breaker 13 is turned on, and system integration is realized. After connecting the system, the reference circuit 4
Since the output of 9 rises rapidly to 1, the output of the original current control gain 36 is input to the pulse generator 39,
Of course, the switch 38 is also switched to the contact of 2-3 to start the output control operation of the reactive power.
【００３０】実施の形態５．
図７はこの発明の実施の形態５におけるインバータ装置
１７のインバータ制御回路２３を示すブロック図であ
る。補正回路４０を設けることで同期を実現する点は実
施の形態１と同様であるが、ここでは、系統併入直後に
行う切替器３８の切替え動作に伴う運転特性をより円滑
なものにするための方策を扱っている。即ち、切替器３
８は、系統併入後、その出力を系統電圧ＶＳからインバ
ータ出力電圧ＶＩへ切り替えるが、この切替時の接点動
作でインバータ電圧が一瞬零になり、インバータ装置１
７の動作が乱れて故障発生となる可能性がある。このた
め、電圧切替回路５０を設け、切替器３８の切替時は、
一瞬、ゲートパルス２４を止め、即ち、ゲートブロック
し、この状態で切替器３８を１−３短絡から２−３短絡
に切替え、しかる後、ゲートオンさせる。これにより、
インバータ装置１７の動作特性が安定したものとなる。Embodiment 5. FIG. 7 is a block diagram showing an inverter control circuit 23 of inverter device 17 in the fifth embodiment of the present invention. The point that synchronization is realized by providing the correction circuit 40 is the same as that of the first embodiment, but here, in order to make the operating characteristics associated with the switching operation of the switching device 38 performed immediately after the system joins, smoother. Is dealing with the policy. That is, the switching device 3
After switching the system in, the output of the switch 8 is switched from the system voltage V S to the inverter output voltage V I , but the inverter operation momentarily reduces the inverter voltage to zero due to the contact operation during this switching.
The operation of 7 may be disturbed and a failure may occur. Therefore, a voltage switching circuit 50 is provided, and when switching the switching device 38,
The gate pulse 24 is stopped for a moment, that is, the gate is blocked, and in this state, the switch 38 is switched from the 1-3 short circuit to the 2-3 short circuit, and then the gate is turned on. This allows
The operating characteristics of the inverter device 17 become stable.
【００３１】ところで、系統併入して直ぐにゲートブロ
ックしてインバータ電圧を切り替えると、変圧器１５の
残留磁束がその飽和状態から十分解除されていない場合
があり、このような場合に、再ゲートオンすると、変圧
器１５の残留偏磁のため、インバータ出力電流Ｉが過大
になることがある。このため、図７に示すように、電圧
切替回路５０の前段にタイマー５１を設け、系統併入信
号を受けた後、変圧器１５の残留磁束の影響がなくなる
よう予め設定された時間Ｔ１をタイマー５１でカウント
し、このカウントアップの出力を受けて電圧切替回路５
０が動作し、ゲートオフ→切替器３８の切替え→再ゲー
トオンの一連の操作を行うようにしている。By the way, if the inverter voltage is switched by immediately blocking the gate by inserting the system, the residual magnetic flux of the transformer 15 may not be sufficiently released from its saturated state. In such a case, the gate is turned on again. The inverter output current I may become excessive due to the residual bias of the transformer 15. For this reason, as shown in FIG. 7, a timer 51 is provided in the preceding stage of the voltage switching circuit 50, and after receiving the system-inverted signal, a timer T1 is set in advance so as to eliminate the influence of the residual magnetic flux of the transformer 15. The count is made at 51, and the voltage switching circuit 5 receives this count-up output.
0 operates, and a series of operations of gate off → switch 38 switching → regate on is performed.
【００３２】以上により、インバータの不安定動作を併
うことなく、また、変圧器１５の残留磁束をなくした状
態で切替器３８の電圧切替えが行われるので、より安定
した系統併入動作が実現する。As described above, since the voltage of the switching unit 38 is switched without the unstable operation of the inverter and the residual magnetic flux of the transformer 15 is eliminated, a more stable system interlocking operation is realized. To do.
【００３３】実施の形態６．
図８はこの発明の実施の形態６におけるインバータ装置
１７のインバータ制御回路２３を示すブロック図であ
る。ここでは、ゲート発振信号を受けてスイッチング素
子にゲートパルス２４を送り、インバータ出力電圧をソ
フトスタートさせてから実際に回路遮断器１３を投入す
るタイミングを更に調整して変圧器１５の励磁突入電流
の抑制を一層徹底したものである。Sixth Embodiment FIG. 8 is a block diagram showing an inverter control circuit 23 of inverter device 17 in the sixth embodiment of the present invention. Here, the gate pulse 24 is sent to the switching element in response to the gate oscillation signal, the inverter output voltage is soft-started, and then the timing of actually turning on the circuit breaker 13 is further adjusted to adjust the exciting inrush current of the transformer 15. It is a more thorough suppression.
【００３４】即ち、図８に示すように、電圧切替回路５
０の前段にタイマー５２を設けるとともに、同期判定回
路４２の後段にアンド回路５３を設けている。そして、
ゲート発振信号の入力により、インバータ出力電圧ＶＩ
が低い値から上昇を開始し、変圧器１５をその２次側か
ら励磁を開始した後、電圧印加前の残留磁束の影響がな
くなるよう予め設定された時間Ｔ２をタイマー５２でカ
ウントし、このカウントアップの出力と同期判定回路４
２の出力との併存を条件にアンド回路５３が回路遮断器
１３の閉路指令信号を発生する訳である。That is, as shown in FIG. 8, the voltage switching circuit 5
A timer 52 is provided before 0, and an AND circuit 53 is provided after the synchronization determination circuit 42. And
By inputting the gate oscillation signal, the inverter output voltage V I
Starts to rise from a low value and starts to excite the transformer 15 from its secondary side, and then the timer 52 counts a preset time T2 to eliminate the influence of the residual magnetic flux before the voltage application. Up output and synchronization judgment circuit 4
That is, the AND circuit 53 generates a circuit closing command signal for the circuit breaker 13 on the condition that the output of the circuit 2 and the output of FIG.
【００３５】これによって、回路遮断器１３を投入する
タイミングでの変圧器１５の励磁突入電流をより一層確
実に抑制することが可能となる。勿論、回路遮断器１３
投入後切替器３８の切替えのタイミング迄の時間の調整
を図る実施の形態５（図７）の対策も合わせ具備させる
ようにしてもよい。This makes it possible to more reliably suppress the magnetizing inrush current of the transformer 15 at the timing when the circuit breaker 13 is turned on. Of course, the circuit breaker 13
The measure of the fifth embodiment (FIG. 7) for adjusting the time until the switching timing of the switching device 38 after being turned on may be additionally provided.
【００３６】実施の形態７．
なお、以上の各実施の形態では、いずれも同期判定回路
４２を設けて電圧引算器３７の偏差出力が零となったこ
とを確認して回路遮断器１３を投入するようにしている
が、特に同期判定回路４２を設けず、切替器３８を１−
３接点の切替位置とした制御動作を一定時間継続した
後、回路遮断器１３を投入するシーケンスとしても、実
用上支障はない。また、以上の各実施の形態では、充電
装置２１および電源２２を設け、充電装置２１は、系統
併入後切り離す構成としているが、直流コンデンサ２０
の容量を大きくし、前回の無効電力の出力制御時に直流
コンデンサ２０に蓄積されていた残留電荷を直流電源と
して、以下、系統併入のための一連の動作を行うように
してもよい。この場合、充電装置２１および電源２２を
省略することができ、コストの低減を図ることができ
る。Embodiment 7. In each of the above embodiments, the synchronization determination circuit 42 is provided and the circuit breaker 13 is turned on after confirming that the deviation output of the voltage subtractor 37 has become zero. In particular, the synchronization determination circuit 42 is not provided, and the switch 38 is set to 1-
There is no practical problem even if the sequence is such that the circuit breaker 13 is closed after the control operation at the switching position of the three contacts is continued for a certain period of time. Further, in each of the above embodiments, the charging device 21 and the power source 22 are provided, and the charging device 21 is configured to be disconnected after the system is connected.
The capacity may be increased and the residual charge accumulated in the DC capacitor 20 during the previous reactive power output control may be used as the DC power source to perform a series of operations for system integration. In this case, the charging device 21 and the power source 22 can be omitted, and the cost can be reduced.
【００３７】[0037]
【発明の効果】以上のように、請求項１に係るインバー
タ装置においては、交流系統の電圧および変圧器の２次
側の電圧を検出し、回路遮断器を開路した状態で、イン
バータ装置の運転を開始してその出力電圧を所定の速度
で上昇させ上記変圧器をその２次側から励磁し、上記変
圧器の２次側の電圧（以下、インバータ出力電圧と称
す）と上記変圧器の２次側に換算した上記交流系統の電
圧（以下、系統電圧と称す）とが同一の振幅、位相とな
った条件で上記回路遮断器を投入し上記交流系統へ併入
するようにしたので、同期投入の確実な実現により、系
統併入時の変圧器の励磁突入電流を常に抑制することが
できる。また、インバータ出力電圧と系統電圧とのいず
れかを切替えて出力する切替器、インバータ装置の出力
電流と無効電力の出力制御に係る出力電流指令との偏差
を演算する電流引算器、および上記切替器からの出力に
対し上記電流引算器の出力が零となるよう上記インバー
タ装置が出力すべき電圧を演算して上記インバータ装置
のスイッチング素子へゲートパルスを送出するパルス発
生器からなるインバータ制御回路を備え、上記切替器の
出力を系統電圧に切替え上記出力電流指令を零として交
流系統への併入動作を行い、併入後、上記切替器の出力
をインバータ出力電圧に切替えるようにしたので、無効
電力の出力制御のための制御回路をベースに、簡単な部
品の追加で円滑で効果的な系統併入動作が可能となる。 As described above, in the inverter device according to the first aspect of the present invention, the inverter device is operated with the voltage of the AC system and the voltage of the secondary side of the transformer being detected and the circuit breaker being opened. And the output voltage is increased at a predetermined speed to excite the transformer from its secondary side, and the secondary side voltage of the transformer (hereinafter referred to as the inverter output voltage) and the transformer's 2 Synchronized because the circuit breaker is turned on under the condition that the voltage of the AC system converted to the secondary side (hereinafter referred to as the system voltage) has the same amplitude and phase, so that it is inserted into the AC system in parallel. The reliable realization of the energization makes it possible to always suppress the magnetizing inrush current of the transformer when the system is connected. In addition, the inverter output voltage and system voltage
The output of the switching device and the inverter device that switch and output it
Deviation between current and output current command related to output control of reactive power
To the output from the current subtractor that calculates
On the other hand, the inverter should be set so that the output of the current subtractor becomes zero.
The inverter device calculates the voltage to be output by the inverter device.
Pulse output to send gate pulse to the switching element of
It is equipped with an inverter control circuit consisting of
Switch the output to the system voltage and switch the output current command to zero.
Performs an operation to merge into the flow system, and after the merge, outputs from the above switching device
Since it is switched to the inverter output voltage,
Simple part based on the control circuit for power output control
Addition of products enables smooth and effective system insertion operation.
【００３８】また、請求項２に係るインバータ装置にお
いては、系統電圧とインバータ出力電圧との偏差を演算
する電圧引算器、系統併入動作時、上記電圧引算器の出
力が零になるよう切替器からパルス発生器への出力に補
正信号を付加する補正回路を備えたので、補正回路が系
統併入に必要な同期動作を保証する。Further, in the inverter device according to the second aspect of the present invention, the voltage subtractor for calculating the deviation between the system voltage and the inverter output voltage, and the output of the voltage subtractor becomes zero during the system cooperating operation. Since the correction circuit for adding the correction signal to the output from the switching unit to the pulse generator is provided, the correction circuit guarantees the synchronous operation necessary for system integration.
【００３９】また、請求項３に係るインバータ装置にお
いては、系統併入動作時、系統電圧を基に演算により求
めたインバータ装置の出力電流を、電流引算器へ入力す
る出力電流指令の回路に加算する加算器を備えたので、
系統併入動作時、電流引算器の偏差出力が零となり、パ
ルス発生器は系統電圧と同期するインバータ出力電圧を
発生するためのゲートパルスを確実に生成する。Further, in the inverter device according to the third aspect , the output current command circuit for inputting the output current of the inverter device, which is obtained by the calculation based on the system voltage, to the current subtractor during the system merging operation. Since it has an adder to add,
At the time of the grid insertion operation, the deviation output of the current subtractor becomes zero, and the pulse generator surely generates the gate pulse for generating the inverter output voltage synchronized with the grid voltage.
【００４０】また、請求項４に係るインバータ装置にお
いては、電流引算器へ入力するインバータ装置の出力電
流の回路に、系統併入動作時、零を乗算する乗算器を備
えたので、系統併入動作時、電流引算器の偏差出力が零
となり、パルス発生器は系統電圧と同期するインバータ
出力電圧を発生するためのゲートパルスを確実に生成す
る。Further, in the inverter device according to the fourth aspect , since the circuit for the output current of the inverter device which is input to the current subtractor is provided with the multiplier that multiplies by zero during the system insertion operation, the system combination is performed. During the turning-on operation, the deviation output of the current subtractor becomes zero, and the pulse generator surely generates the gate pulse for generating the inverter output voltage synchronized with the system voltage.
【００４１】また、請求項５に係るインバータ装置にお
いては、電流引算器の出力側に、系統併入動作時、零を
乗算する乗算器を備えたので、パルス発生器は系統電圧
と同期するインバータ出力電圧を発生するためのゲート
パルスを確実に生成する。Further, in the inverter device according to the fifth aspect of the present invention, since the output side of the current subtractor is provided with the multiplier for multiplying by zero at the time of system merging operation, the pulse generator is synchronized with the system voltage. The gate pulse for generating the inverter output voltage is surely generated.
【００４２】また、請求項６に係るインバータ装置にお
いては、電圧引算器の出力から同期判定を行う同期判定
回路を備えたので、回路遮断器を閉路するタイミングを
確実に判断することができる。Further, in the inverter device according to the sixth aspect of the present invention, since the synchronization determination circuit for performing the synchronization determination from the output of the voltage subtractor is provided, it is possible to reliably determine the timing of closing the circuit breaker.
【００４３】また、請求項７に係るインバータ装置にお
いては、系統併入動作の開始でカウントを開始するタイ
マーのカウントアップ出力と同期判定回路の同期判定出
力との併存を条件に回路遮断器を投入するようにしたの
で、系統併入動作開始前の変圧器の残留磁束の影響を確
実になくし、回路遮断器投入時の変圧器の励磁突入電流
を十分抑制することができる。Further, in the inverter device according to the seventh aspect of the present invention, the circuit breaker is turned on under the condition that the count-up output of the timer that starts counting at the start of the system merging operation and the synchronization determination output of the synchronization determination circuit coexist. Therefore, it is possible to reliably eliminate the influence of the residual magnetic flux of the transformer before the start of the system merging operation, and it is possible to sufficiently suppress the exciting inrush current of the transformer when the circuit breaker is turned on.
【００４４】また、請求項８に係るインバータ装置にお
いては、切替器の出力を系統電圧からインバータ出力電
圧に切替える場合、インバータ装置のスイッチング素子
を一旦ゲートオフした状態で行うようにしたので、電圧
切替えに伴うインバータ装置の動作の乱れを解消するこ
とができる。Further, in the inverter device according to the eighth aspect, when the output of the switching device is switched from the system voltage to the inverter output voltage, the switching element of the inverter device is once gated off. It is possible to eliminate the disturbance of the operation of the inverter device accompanying it.
【００４５】また、請求項９に係るインバータ装置にお
いては、回路遮断器を投入してから所定の時間経過後、
切替器の出力の切替えを行うようにしたので、電圧切替
え後のゲートオン時の不安定動作を解消することができ
る。Further, in the inverter device according to the ninth aspect , after a predetermined time has passed since the circuit breaker was turned on,
Since the output of the switch is switched, it is possible to eliminate the unstable operation when the gate is turned on after the voltage is switched.
【図１】 この発明の実施の形態１におけるインバータ
装置を含む回路構成図である。FIG. 1 is a circuit configuration diagram including an inverter device according to a first embodiment of the present invention.
【図２】 図１のインバータ制御回路２３の内部構成の
詳細を示すブロック図である。FIG. 2 is a block diagram showing details of an internal configuration of an inverter control circuit 23 in FIG.
【図３】 図１のインバータ装置の動作を説明するため
のタイミングチャートである。FIG. 3 is a timing chart for explaining the operation of the inverter device of FIG.
【図４】 この発明の実施の形態２におけるインバータ
装置のインバータ制御回路２３を示すブロック図であ
る。FIG. 4 is a block diagram showing an inverter control circuit 23 of an inverter device according to a second embodiment of the present invention.
【図５】 この発明の実施の形態３におけるインバータ
装置のインバータ制御回路２３を示すブロック図であ
る。FIG. 5 is a block diagram showing an inverter control circuit 23 of an inverter device according to a third embodiment of the present invention.
【図６】 この発明の実施の形態４におけるインバータ
装置のインバータ制御回路２３を示すブロック図であ
る。FIG. 6 is a block diagram showing an inverter control circuit 23 of an inverter device according to a fourth embodiment of the present invention.
【図７】 この発明の実施の形態５におけるインバータ
装置のインバータ制御回路２３を示すブロック図であ
る。FIG. 7 is a block diagram showing an inverter control circuit 23 of an inverter device according to a fifth embodiment of the present invention.
【図８】 この発明の実施の形態６におけるインバータ
装置のインバータ制御回路２３を示すブロック図であ
る。FIG. 8 is a block diagram showing an inverter control circuit 23 of an inverter device according to a sixth embodiment of the present invention.
【図９】 従来の励磁突入電流抑制装置を示す回路構成
図である。FIG. 9 is a circuit configuration diagram showing a conventional excitation inrush current suppressing device.
１０ 系統電源、１３ 回路遮断器、１５ 変圧器、１
６ 降圧母線、１７ インバータ装置、２０ 直流コン
デンサ、２３ インバータ制御回路、２４ ゲートパル
ス、２６（ＶＳ） 系統電圧、２８（ＶＩ） インバー
タ出力電圧、３０（Ｉ） インバータ出力電流、３１
高調波フィルター、３４ 電流引算器、３５（Ｉｒｅｆ
＊） 出力電流指令、３７ 電圧引算器、３８ 切替
器、３９ パルス発生器、４０ 補正回路、４２ 同期
判定回路、４３ 無効電力制御部、４４ 加算器、４６
乗算器、４７ 基準回路、４８ 乗算器、４９ 基準
回路、５０ 電圧切替回路、５１，５２ タイマー、５
３ アンド回路。10 system power supply, 13 circuit breaker, 15 transformer, 1
6 step-down busbar, 17 inverter device, 20 DC capacitor, 23 inverter control circuit, 24 gate pulse, 26 (V S ) system voltage, 28 (V I ) inverter output voltage, 30 (I) inverter output current, 31
Harmonic filter, 34 Current subtractor, 35 (Iref
* ) Output current command, 37 voltage subtractor, 38 switcher, 39 pulse generator, 40 correction circuit, 42 synchronization determination circuit, 43 reactive power control unit, 44 adder, 46
Multiplier, 47 reference circuit, 48 multiplier, 49 reference circuit, 50 voltage switching circuit, 51, 52 timer, 5
3 AND circuit.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０２Ｍ 7/48 Ｈ０２Ｍ 7/48 Ｒ ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI H02M 7/48 H02M 7/48 R
Claims (9)
接続された変圧器の２次側に接続され、無効電力の出力
制御を行うインバータ装置において、 上記交流系統の電圧および上記変圧器の２次側の電圧を
検出し、上記回路遮断器を開路した状態で、上記インバ
ータ装置の運転を開始してその出力電圧を所定の速度で
上昇させ上記変圧器をその２次側から励磁し、上記変圧
器の２次側の電圧（以下、インバータ出力電圧と称す）
と上記変圧器の２次側に換算した上記交流系統の電圧
（以下、系統電圧と称す）とが同一の振幅、位相となっ
た条件で上記回路遮断器を投入して上記交流系統へ併入
するものであり、上記インバータ出力電圧と系統電圧と
のいずれかを切替えて出力する切替器、上記インバータ
装置の出力電流と無効電力の出力制御に係る出力電流指
令との偏差を演算する電流引算器、および上記切替器か
らの出力に対し上記電流引算器の出力が零となるよう上
記インバータ装置が出力すべき電圧を演算して上記イン
バータ装置のスイッチング素子へゲートパルスを送出す
るパルス発生器からなるインバータ制御回路を備え、上
記切替器の出力を系統電圧に切替え上記出力電流指令を
零として交流系統への併入動作を行い、併入後、上記切
替器の出力をインバータ出力電圧に切替えるようにした
ことを特徴とするインバータ装置。 1. The primary side is connected to an AC system via a circuit breaker.
It is connected to the secondary side of the connected transformer and outputs reactive power.
In the controlling inverter device, the voltage of the AC system and the voltage of the secondary side of the transformer are
It is detected and the circuit breaker is opened.
Start operation of the data unit and output its output voltage at a specified speed.
Raise it and excite the transformer from its secondary side,
Voltage on the secondary side of the converter (hereinafter referred to as the inverter output voltage)
And the voltage of the AC system converted to the secondary side of the transformer
(Hereinafter referred to as system voltage) has the same amplitude and phase
Under the above conditions, turn on the circuit breaker and put it in the AC system.
The above-mentioned inverter output voltage and system voltage
Switching device that switches and outputs any of the above, the above inverter
Output current finger related to output control of device output current and reactive power
Current subtractor that calculates the deviation from the law, and the above switch
So that the output of the current subtractor becomes zero.
The inverter should calculate the voltage to be output and
Sends a gate pulse to the switching element of the burner device
Equipped with an inverter control circuit consisting of a pulse generator
Switch the output of the switching device to the system voltage and change the output current command above.
Performs a merge operation to the AC system as zero, and after the merge, turns off the above.
The output of the changer was switched to the inverter output voltage.
An inverter device characterized in that
を演算する電圧引算器、系統併入動作時、上記電圧引算
器の出力が零になるよう切替器からパルス発生器への出
力に補正信号を付加する補正回路を備えたことを特徴と
する請求項１記載のインバータ装置。2. A voltage subtractor for calculating a deviation between a system voltage and an inverter output voltage, and an output from a switching device to a pulse generator so that the output of the voltage subtractor becomes zero during system cooperating operation. The inverter device according to claim 1, further comprising a correction circuit that adds a correction signal.
より求めたインバータ装置の出力電流を、電流引算器へ
入力する出力電流指令の回路に加算する加算器を備えた
ことを特徴とする請求項１記載のインバータ装置。3. An adder for adding the output current of the inverter device, which is obtained by calculation based on the system voltage, to the circuit for the output current command input to the current subtractor during the system merging operation. The inverter device according to claim 1 .
出力電流の回路に、系統併入動作時、零を乗算する乗算
器を備えたことを特徴とする請求項１記載のインバータ
装置。4. The circuit of the output current of the inverter to be input to the current subtracter, during system the incorporation operation, the inverter apparatus according to claim 1, further comprising a multiplier for multiplying the zero.
時、零を乗算する乗算器を備えたことを特徴とする請求
項１記載のインバータ装置。5. A output side of the current subtracter, claims, characterized in that during the line the incorporation operation, with a multiplier for multiplying the zero
The inverter device according to Item 1 .
期判定回路を備えたことを特徴とする請求項１ないし５
のいずれかに記載のインバータ装置。6. claims 1, characterized in that it comprises a synchronization determination circuit for determining synchronization from the output of the voltage subtracter 5
The inverter device according to any one of 1.
るタイマーのカウントアップ出力と同期判定回路の同期
判定出力との併存を条件に回路遮断器を投入するように
したことを特徴とする請求項６記載のインバータ装置。7. claims, characterized in that so as to put the circuit breaker on the condition comorbid with synchronization determination output of the count-up output and the synchronization determination circuit timer starts counting at the start of the system the incorporation operation Item 7. The inverter device according to item 6 .
出力電圧に切替える場合、インバータ装置のスイッチン
グ素子を一旦ゲートオフした状態で行うようにしたこと
を特徴とする請求項１ないし７のいずれかに記載のイン
バータ装置。8. When switching the output of the switch from the system voltage to the inverter output voltage, according to with claim 1, characterized in that to perform the switching elements of the inverter device once in gate-off state 7 Inverter device.
過後、切替器の出力の切替えを行うようにしたことを特
徴とする請求項８記載のインバータ装置。9. The inverter device according to claim 8 , wherein the output of the switching device is switched after a lapse of a predetermined time from turning on the circuit breaker.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18954396A JP3513328B2 (en) | 1996-07-18 | 1996-07-18 | Inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18954396A JP3513328B2 (en) | 1996-07-18 | 1996-07-18 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1042475A JPH1042475A (en) | 1998-02-13 |
| JP3513328B2 true JP3513328B2 (en) | 2004-03-31 |
Family
ID=16243077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18954396A Expired - Lifetime JP3513328B2 (en) | 1996-07-18 | 1996-07-18 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3513328B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103503269A (en) * | 2011-05-30 | 2014-01-08 | Abb研究有限公司 | System for distributing electric power to an electrical grid |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000134802A (en) * | 1998-10-28 | 2000-05-12 | Mitsubishi Electric Corp | Power system interlock controller |
| JP2003259655A (en) * | 2002-03-01 | 2003-09-12 | Toshiba Corp | Method for exciting transformer in power supply system and controller for power converter |
| JP2005102452A (en) * | 2003-09-26 | 2005-04-14 | Toshiba Corp | Operating device of transformer |
| JP3818302B2 (en) * | 2004-07-23 | 2006-09-06 | 日新電機株式会社 | Uninterruptible power system |
| JP4552628B2 (en) * | 2004-12-01 | 2010-09-29 | 富士電機システムズ株式会社 | Initial inrush current suppressor in ship electric propulsion system |
| JP2008125169A (en) * | 2006-11-09 | 2008-05-29 | Fuji Electric Systems Co Ltd | Power converter for grid connection |
| JP4973139B2 (en) * | 2006-11-13 | 2012-07-11 | 株式会社明電舎 | Feeder voltage compensation device |
| JP5753035B2 (en) * | 2011-09-07 | 2015-07-22 | 東芝三菱電機産業システム株式会社 | Inverter device and method of reducing inrush current of input transformer for the device |
| CN103166249B (en) * | 2011-12-14 | 2016-03-16 | 深圳市康必达中创科技有限公司 | A kind of rapid combination system safety stable control method |
| JP5817641B2 (en) * | 2012-05-22 | 2015-11-18 | 株式会社豊田自動織機 | Inverter warm-up control device |
-
1996
- 1996-07-18 JP JP18954396A patent/JP3513328B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103503269A (en) * | 2011-05-30 | 2014-01-08 | Abb研究有限公司 | System for distributing electric power to an electrical grid |
| CN103503269B (en) * | 2011-05-30 | 2016-12-07 | Abb研究有限公司 | For the system to electrical network distribution electrical power |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1042475A (en) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5771161A (en) | Uninterruptable capability for an active power line conditioner | |
| US4356525A (en) | Method and circuit for controlling a hybrid contactor | |
| JP3513328B2 (en) | Inverter device | |
| CN100382409C (en) | Non-power cutting power supply system | |
| JP3428242B2 (en) | Uninterruptible power system | |
| JP3523017B2 (en) | Power supply | |
| JP2783771B2 (en) | Starting operation method of grid-connected inverter device | |
| JPH1014251A (en) | Uninterruptible power supply control circuit | |
| JP2002017091A (en) | Ac power supply apparatus | |
| JP2004208345A (en) | Three-phase unbalanced voltage restraining apparatus | |
| JP3535001B2 (en) | Power supply device and method of starting the power supply device | |
| JPH0753390Y2 (en) | Uninterruptible power system | |
| JPH0865917A (en) | Uninterruptible power supply | |
| JP4084909B2 (en) | Power converter | |
| JPH07219660A (en) | Uninterruptible power supply control method | |
| JP3055267B2 (en) | Electric motor commercial operation-inverter operation switching method | |
| JP2003070165A (en) | Power supply | |
| JPH06205547A (en) | Service interruption control circuit of emergency power supply device of power storage type | |
| Ohshima et al. | Development of uninterruptible secondary battery system | |
| JP3217435B2 (en) | Commercial Synchronous Parallel System | |
| JP2518441B2 (en) | Series compensation type voltage fluctuation compensator | |
| JP2001258179A (en) | Power supply switch | |
| JPS63206165A (en) | Uninterruptible power supply | |
| JPH0690522A (en) | Inrush current suppressing device | |
| KR0160058B1 (en) | Main controller of air plasma |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |