[go: up one dir, main page]

JP3509022B2 - チョッパ型コンパレータ - Google Patents

チョッパ型コンパレータ

Info

Publication number
JP3509022B2
JP3509022B2 JP2002158855A JP2002158855A JP3509022B2 JP 3509022 B2 JP3509022 B2 JP 3509022B2 JP 2002158855 A JP2002158855 A JP 2002158855A JP 2002158855 A JP2002158855 A JP 2002158855A JP 3509022 B2 JP3509022 B2 JP 3509022B2
Authority
JP
Japan
Prior art keywords
input
voltage
switch means
capacitor
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002158855A
Other languages
English (en)
Other versions
JP2004007131A (ja
Inventor
守 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002158855A priority Critical patent/JP3509022B2/ja
Priority to US10/319,687 priority patent/US6911849B2/en
Publication of JP2004007131A publication Critical patent/JP2004007131A/ja
Application granted granted Critical
Publication of JP3509022B2 publication Critical patent/JP3509022B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体回路にかか
り,特に相補型金属酸化膜半導体回路(CMOS回路)
におけるアナログ電圧レベル比較器である,チョッパ型
コンパレータ回路に関する。
【0002】
【従来の技術】一般に,CMOS高速A/Dコンバータ
として,アナログからデジタルへのデータ変換を並列に
配置したチョッパ型コンパレータと呼ばれる回路が使用
されている。
【0003】図4は,従来のチョッパ型コンパレータ回
路の構成図である。図4で示されたチョッパ型コンパレ
ータ500は,入力側から順に直列接続された第1のキ
ャパシタ502,第1のインバータ504,第2のキャ
パシタ506,第2のインバータ508と,第1のキャ
パシタ502に,アナログ入力電圧Vinと参照電圧Vre
fを交互に入力するための第1及び第2のスイッチ手段
510,512と,第1及び第2のスイッチ手段51
0,512と連動して,第1及び第2のインバータ50
4,508の入力と出力を短絡して同電位に固定させる
ための第3及び第4のスイッチ手段514,516を具
備している。
【0004】次に,動作について説明する。チョッパ型
コンパレータ500は,参照電圧Vrefと入力電圧Vin
との大小関係を判定するために,まず初期化を行なう。
初期化期間では,第2,第3,及び第4スイッチ手段5
12,514,516をオンにし,第1スイッチ手段5
10をオフにする。このとき第1及び第2のインバータ5
04,508の入出力電圧が第3及び第4のスイッチ手
段を介して同電位に固定されるため,第1のインバータ
504の入力側及び出力側の電圧は,第1のインバータ
504の閾値電圧Vth1となり,第2のインバータ50
8の入力側及び出力側の電圧は,第2のインバータ50
8の閾値電圧Vth2となる。そのため第1のキャパシタ
502は,参照電圧Vrefと第1のインバータ504の
閾値電圧Vth1との差で,第2のキャパシタ506は,
第1のインバータ504の閾値電圧Vth1と第2のイン
バータ508の閾値電圧Vth2の差で充電が行なわれ
る。充電後は,第1のキャパシタ502の入力側の電極
の電位は,参照電圧Vrefとなり,第1のインバータ5
04の入力側の電位は第1のインバータ504の閾値電
圧Vth1となり,安定する。
【0005】初期化した後に,比較期間では第2,第
3,及び第4のスイッチ手段510,514,516を
オフにし,第1のスイッチ手段510をオンにして参照
電圧Vrefが供給され,第1のコンデンサ502が初期
化期間にVin−Vth1の電位差で蓄えられた電荷を保持
するように充放電を行なうため,第1のインバータ50
4の入力電圧は,Vth1+Vref−Vinとなる。
【0006】このとき,アナログ入力信号Vinのレベル
が参照電圧Vref より高い場合には,第1のインバータ
504の入力電圧が第1のインバータ504の閾値電圧
Vth1より低くなるため,第1のインバータ504から
の出力信号は,反転されて第1のインバータ504の閾
値電圧Vth1より高くなり,第2のインバータ508を
介して増幅され,論理値Vout として出力される。
【0007】一方,入力電圧Vinのレベルが参照電圧V
ref より低い場合には,第1のインバータ504の入力
電圧が第1のインバータ504の閾値電圧Vth1より高
くなるため,第1のインバータ504からの出力信号
は,反転されて第1のインバータ504の閾値電圧Vth1
より低くなり,第2のインバータ508を介して増幅さ
れ,論理値Vout として出力される。
【0008】上記のように,第1のインバータ504で
比較動作が実行され,かかる出力結果が,第2のインバ
ータ508で増幅され,出力される。
【0009】
【発明が解決しようとする課題】しかしながら,従来の
チョッパ型コンパレータでは,増幅器として使用される
インバータの金属酸化膜半導体トランジスタ(以下MO
STrと称する)耐圧以下の範囲のみ,入力電圧の受け
入れが可能であり,インバータのMOSTr耐圧よりも
高い電圧においては,増幅器として使用できない。
【0010】また,インバータのMOSTr耐圧より高
電圧の電圧レベルの比較を前提とした場合,かかる要求
を満たす高耐圧のMOSTrで新たに回路を構成する必
要がある。
【0011】更に,上記の場合,LSI内部電源電圧よ
り外部入力電圧の方が高い場合に,外部高電圧を内部へ
別に供給する必要がある。
【0012】本発明は,従来のチョッパ型コンパレータ
が有する上記問題点に鑑みてなされたものであり,本発
明の目的は,インバータのMOSTr耐圧より高い入力
電圧の受け入れの可能な,新規かつ改良されたチョッパ
型コンパレータを提供することである。
【0013】さらに,本発明の別の目的は,インバータ
のMOSTr耐圧より高い電圧レベルの比較の可能な,
新規かつ改良されたチョッパ型コンパレータを提供する
ことである。
【0014】
【課題を解決するための手段】上記課題を解決するた
め,本発明の第1の観点によれば,入力電圧変換入力部
へ入力される入力電圧と参照電圧入力部へ入力される参
照電圧との大きさを比較増幅部で比較,増幅して出力す
るチョッパ型コンパレータにおいて,入力電圧変換入力
部は,この入力電圧変換入力部に設けられた複数のキャ
パシタによる容量分圧を用いることにより,入力電圧を
比較増幅部内に具備されたインバータのMOSトランジ
スタの耐圧以下にレベル変換することを特徴とする。
【0015】このとき,比較増幅部は,第1のキャパシ
タと第1のインバータが直列接続され,第1のインバー
タの入力及び出力ノードを第3のスイッチ手段で接続可
能とすることが好ましい。
【0016】また,入力電圧変換入力部において,入力
電圧入力端子から入力される入力電圧を接続させる第1
のスイッチ手段と第1のキャパシタの入力側の第1の接
続ノードとの間に第3のキャパシタ及び第5のスイッチ
手段を設け,第1のスイッチ手段と第3のキャパシタの
間の第2の接続ノードに第6のスイッチ手段を介して外
部フルスケール電圧入力端子が接続され,第3のキャパ
シタと第5のスイッチ手段の間の第3の接続ノードに第
7のスイッチ手段を介して内部フルスケール電圧入力端
子が接続され,第3の接続ノードは第4のキャパシタを
介して接地されていることが好ましい。
【0017】かかる構成とすることにより,入力電圧を
入力させる前に,第3及び第4のスイッチ手段を導通状
態とすることにより第1及び第2のインバータをリセッ
トし,第5,第6,及び第7スイッチ手段を導通状態と
することにより外部フルスケール電圧と内部フルスケー
ル電圧を入力させて,第1,第3及び第4のキャパシタ
に電荷分配した後に,第6及び第7スイッチ手段を非導
通状態にして,第1のスイッチ手段を導通状態とするこ
とにより,アナログ信号として入力される入力電圧が,
外部フルスケール電圧と内部フルスケール電圧の比率で
入力電圧をインバータのMOSTrの耐圧より低くなる
ようにレベル変換されるので,入力電圧が比較増幅部に
具備されたインバータのMOSTrの耐圧を超える場
合,内部フルスケール電圧のレベルの範囲で比較動作を
行なうことが実現される。
【0018】また,このとき入力電圧変換入力部におい
て,入力電圧入力端子から入力される入力電圧を接続さ
せる第1のスイッチ手段と第1のキャパシタの入力側の
第1の接続ノードとの間に第5のスイッチ手段を設け,
第1のスイッチ手段と第5のスイッチ手段の間の第2の
ノードは,第3のキャパシタを介して接地され,第1の
接続ノードと参照電圧入力部の間の第3のノードは,第
6のスイッチ手段及び第4のキャパシタを介して接地さ
れていること特徴とするチョッパ型コンパレータを提供
することも可能である。
【0019】かかる構成とすることにより,第3,第
4,及び第5スイッチ手段を導通状態とした後に,第1
のスイッチ手段を導通状態とすることにより入力電圧を
入力させると,第1,第3及び第4のキャパシタの容量
比により電荷分配されることにより,入力電圧が比較増
幅部に具備されたインバータのMOSTrの耐圧を超え
る場合でも,入力電圧をインバータのMOSTrの耐圧
より低くなるようにレベル変換してインバータに入力さ
せることにより,比較動作を行なうことが可能となる。
【0020】
【発明の実施の形態】以下に添付図面を参照しながら,
本発明の好適な実施の形態について詳細に説明する。な
お,本明細書及び図面において,実質的に略同一の機能
構成を有する構成要素については,同一の符号を付する
ことにより重複説明を省略する。
【0021】(第1の実施の形態)図1は,本発明の第
1の実施の形態の回路構成図である。本実施形態のチョ
ッパ型コンパレータ100の比較増幅部U14は,上記
の従来のチョッパ型コンパレータと同様に,入力側から
順に第1のキャパシタ102,第1のインバータ10
4,第2のキャパシタ106,及び第2のインバータ1
08が直列接続されることにより構成されている。
【0022】第1のキャパシタ102の入力側にアナロ
グ信号となる入力電圧Vinと参照電圧Vrefが交互に入
力されるように,入力電圧変換入力部U10には,入力
端子110から入力電圧Vinを入力させるための第1の
スイッチ手段112が設けられ,参照電圧入力部U12
には,入力端子114から参照電圧Vrefを入力するた
めの第2のスイッチ手段116が設けられている。
【0023】また,比較増幅部U14には,第1及び第
2のスイッチ手段112,116と連動して,第1のイ
ンバータ104の入力と出力を短絡してリセットするた
めの第3のスイッチ手段118,及び第2のインバータ
108の入力と出力を短絡してリセットするための第4
のスイッチ手段120が設けられている。
【0024】本実施形態のチョッパ型コンパレータ10
0は,入力電圧Vinの入力端子110から第1のキャパ
シタ102の入力側にある第1のノードND10に至る
までの回路構成が,以下に記載するように上記の従来の
チョッパ型コンパレータと異なる形で,入力電圧変換入
力部U10として構成されている。
【0025】本実施形態の入力電圧変換入力部U10に
おいて,第1のスイッチ手段112と第1のキャパシタ
102の入力側の第1の接続ノードND10との間に第
3のキャパシタ122及び第5のスイッチ手段124が
設けられ,第1のスイッチ手段112と第3のキャパシ
タ122の間の第2の接続ノードND12に,第6のス
イッチ手段126を介して外部フルスケール電圧入力端
子128が接続され,第3のキャパシタ122と第5の
スイッチ手段124の間の第3の接続ノードND14に
第7のスイッチ手段130を介して内部フルスケール電
圧入力端子132が接続され,第3の接続ノードND1
4は第4のキャパシタ134を介して接地されている。
【0026】次に,本実施形態の動作について説明す
る。図1で示された本実施形態の入力電圧Vinが外部フ
ルスケール電圧HVfs,内部フルスケール電圧Vfs,及
び第1,第3及び第4のキャパシタ102,122,1
34によりレベル変換される動作を,図2に示す補足説
明図で,まず説明する。
【0027】図2は,図1で示された実施形態の入力電
圧Vinが,外部フルスケール電圧HVfs及び内部フルス
ケール電圧Vfsの比でレベル変換される動作を説明する
ための補足説明図である。
【0028】図2において,電圧V1は本実施形態での
外部フルスケール電圧HVfs,電圧V2は入力電圧Vi
n,電圧V3は内部フルスケール電圧Vfs,及び電圧V
4は第1のインバータ104への入力側の電圧に該当す
る。また,キャパシタ156は本実施形態の第3のキャ
パシタ122,キャパシタ162は第4のキャパシタ1
34,及びキャパシタ164は第1のキャパシタ102
に該当し,キャパシタ156,162,164の電気容
量を各々C1,C2,C3とする。更に一のノードND
15は,本実施形態の第3のノードND14及び第1の
ノードND10に該当する。
【0029】まず,スイッチ150を電圧V1を入力さ
せるために電圧V1側に,スイッチ160を電圧V3を
入力させるために接続させる。
【0030】このとき,キャパシタ156は電圧V1と
電圧V3の電位差で充電されC1(V1−V3)の電荷
Q1が蓄積され,キャパシタ162は電圧V3で充電さ
れC2V3の電荷Q2が蓄積され,キャパシタ164は
電圧V3と電圧V4の電位差で充電されC3(V3−V
4)の電荷Q3が蓄積される。
【0031】次に,スイッチ160をオフにして、スイ
ッチ150を電圧V2側に接続させる。
【0032】このとき,一のノードND15の電位をV
xとすると,キャパシタ156にはC1(V2−Vx)の
電荷Q1’,キャパシタ162にはC2Vxの電荷Q
2’,及びキャパシタ164にはC3(Vx−V4)の
電荷Q3’が蓄積される。
【0033】一のノードND15における各キャパシタ
の電荷保存則より−Q1+Q2+Q3=−Q1’+Q
2’+Q3’(式(1)とする)となる。よって式
(1)に各電荷を代入して展開し整理すると,−C1V
1+(C1+C2+C3)V3=−C1V2+(C1+
C2+C3)Vx(式(2)とする)となる。
【0034】ここで,一のノードND15の電位Vxを
電圧V3から0まで変化させることを考えたとき,各キ
ャパシタの容量比の関係式条件として電圧V1から電圧
V2の変位に対する電位Vxの変位を設定する必要があ
る。本願発明者が上記式(2)をシミュレーションした
結果,電圧V2が0の場合での電圧V1から電圧V2へ
の変位に対して,VxはV3から近似的に0へと変位す
ることが確認された。そこで,式(2)において,V2
=Vx=0として整理すると,V1/V3=(C1+C
2+C3)/C1(式(3)とする)となる。
【0035】従って,式(2)及び式(3)を整理する
とVx=V2・(V3/V1)(式(4)とする)が成
立する。つまり式(3)に従って初期電圧V3/V1の
比からキャパシタの容量を任意に設定することで,電圧
V1から任意の電圧V2に変化した場合,Vx電位の変
化を一のノードND15の電圧の初期値V3からV3/
V1の比率をもって電圧V4に関係なく,初期値V3か
ら0の範囲で変化させることが可能となる。例えば,V
1=5V,V3=3Vであった場合に,各キャパシタの
容量比を式(3)に従い,C1:C2:C3=9:4:
2の比率に設定すると,V1が初期値5Vから2Vに変
化すると,Vxの電位は式(3)及び式(4)よりVx
=2V×(3V/5V)=1.2Vとなり,V2=0V
に変化するとVx=0Vとなる。
【0036】次に,上記の図2による補足説明を前提と
して,本実施形態の動作について図1に沿って説明す
る。
【0037】まず,初期状態として第1〜第7スイッチ
手段112,116,118,120,124,12
6,130の全てをオフ状態にする。このとき外部フル
スケール電圧入力端子128には,入力電圧Vinより大
きい外部フルスケール電圧HVfsが印加され,内部フル
スケール電圧入力端子132には,内部電源電圧と同様
の大きさの内部フルスケール電圧Vfsが印加されている
ものとする。
【0038】次に,第3,第4,第5,第6及び第7ス
イッチ手段118,120,124,126及び130
を導通状態として,第3及び第4のキャパシタ122,
134間の第3のノードND14及び第1のノードND
10の電位を内部フルスケール電圧Vfsの大きさとし,
第3のキャパシタ122の第2のノードND12側の電
極の電位を外部フルスケール電圧HVfsの大きさとす
る。なお,このとき外部フルスケール電圧HVfsは,外
部フルスケール電圧HVfsと内部フルスケール電圧Vfs
の比率と入力電圧Vinの積(Vfs/HVfs)・Vinが,
インバータのMOSTrの耐圧より低くすることが実現
される大きさとする。
【0039】このとき第4のキャパシタ134には,内
部フルスケール電圧Vfsの電位まで電荷が蓄積され,第
3のキャパシタ122には外部フルスケール電圧HVfs
と内部フルスケール電圧Vfsの電位差で電荷が保存さ
れ,第1のキャパシタ102には,内部フルスケール電
圧Vfsと第1のインバータ104の閾値電圧Vth1の電
位差で電荷が蓄積される。
【0040】次に,第6及び第7スイッチ手段126,
130を非導通状態とした後に,第1のスイッチ手段1
12を導通状態とすることによりアナログ信号となる入
力電圧Vinの入力期間が開始される。
【0041】このとき,第1及び第3のノードND1
0,ND14の電位Vx1は,前述の図2の補足説明図で
の式(4)に従って,入力電圧Vinが外部フルスケール
電圧HVfsと内部フルスケール電圧Vfsの比率と乗算さ
れて,Vx1=Vin・(Vfs/HVfs)と,第1のインバ
ータ104のMOSTrの耐圧より低くなるようにレベ
ル変換される。
【0042】従って,かかる入力期間で,第3のキャパ
シタ122には入力電圧Vinと第3のノードND14の
電位Vx1の電位差で電荷が蓄積され,第4のキャパシタ
134には,第3のノードND14の電位Vx1まで電荷
が蓄積され,第1のキャパシタ102には第1のノード
ND10の電位Vx1と第1のインバータ104の閾値電
圧Vth1の電位差で電荷が蓄積される。
【0043】入力電圧Vinを比較動作部U14への入力
前に,第1のインバータ104のMOSTrの耐圧より
低くなるようにレベル変換した後,第1,第3,第4,
及び第5のスイッチ手段112,118,120,12
4を非導通状態にし,第2のスイッチ手段116を導通
状態とすることにより参照電圧Vrefが入力され,第1
のコンデンサ102がレベル変換後の入力電圧(第1の
ノードND10の電位)Vx1と第1のインバータ104
の閾値電圧Vth1の電位差で蓄えられた電荷を保持する
ように充放電を行なうため,第1のインバータ104の
入力電圧は,Vth1+Vref−Vx1となる。
【0044】このとき,レベル変換後の入力電圧Vx1の
大きさが参照電圧Vref より高い場合には,第1のイン
バータ104の入力電圧が第1のインバータ104の閾
値電圧Vth1より低くなるため,第1のインバータ10
4からの出力信号は,反転されて第1のインバータ10
4の閾値電圧Vth1より高くなり,第2のインバータ1
08を介して増幅され,論理値Vout として出力され
る。
【0045】一方,レベル変換後の入力電圧Vx1の大き
さが参照電圧Vref より低い場合には,第1のインバー
タ104の入力電圧が第1のインバータ104の閾値電
圧Vth1より高くなるため,第1のインバータ104か
らの出力信号は,反転されて第1のインバータ104の
閾値電圧Vth1より低くなり,第2のインバータ108
を介して増幅され,論理値Vout として出力される。
【0046】上記のように,第1のインバータ104で
比較動作が実行され,かかる出力結果が,第2のインバ
ータ108で増幅され,出力される。
【0047】以上のように第1のインバータ104及び
第2のインバータ108が増幅器として働き,外部フル
スケール電圧HVfsと内部フルスケール電圧Vfsの比率
(Vfs/HVfs)により変換された入力電圧Vx1と参照
電圧Vrefの電位差が増幅され,比較動作が実行され
る。
【0048】つまり,第1のインバータ104のMOS
Trの耐圧以上のアナログ入力電圧Vinは,MOSTr
の耐圧電圧以下のアナログ電圧Vin・(Vfs/HVfs)
にレベル変換され,内部フルスケール電圧のレベルの範
囲で比較動作を行なうことが可能となる。
【0049】(第2の実施の形態)図3は,本発明の第
2の実施の形態の回路構成図である。本実施形態のチョ
ッパ型コンパレータ200は,上記の従来のチョッパ型
コンパレータと同様に,比較増幅部U24は,入力側か
ら順に第1のキャパシタ202,第1のインバータ20
4,第2のキャパシタ206,及び第2のインバータ2
08が直列接続されて構成されている。
【0050】第1のキャパシタ202の入力側にアナロ
グ信号となる入力電圧Vinと参照電圧Vrefが交互に入
力されるように,入力電圧変換入力部U20には,入力
端子210から入力電圧Vinを入力させるための第1の
スイッチ手段212が設けられ,参照電圧入力部U22
には,入力端子214から参照電圧Vrefを入力するた
めの第2のスイッチ手段216が設けられている。
【0051】また,比較増幅部U24には,第1及び第
2のスイッチ手段212,216と連動して,第1のイ
ンバータ204の入力と出力を短絡してリセットするた
めの第3のスイッチ手段218,及び第2のインバータ
208の入力と出力を短絡してリセットするための第4
のスイッチ手段220が設けられている。
【0052】本実施形態のチョッパ型コンパレータ20
0は,入力電圧Vinの入力端子210から第1のキャパ
シタ202の入力側にある第1のノードND20に至る
までの回路構成が,以下に記載するように上記の従来の
チョッパ型コンパレータと異なる形で,入力電圧変換入
力部U20として構成されている。
【0053】本実施形態の入力電圧変換入力部U20に
おいて,第1のキャパシタ202の入力側にある第1の
ノードND20と第1のスイッチ手段212の間に第5
のスイッチ手段222が設けられ,第1のスイッチ手段
212と第5のスイッチ手段222の間の第2のノード
ND22は,第3のキャパシタ224を介して接地さ
れ,第1のノードND20と参照電圧入力部U22の間
の第3のノードND24は,第6のスイッチ手段226
及び第4のキャパシタ228を介して接地されている。
【0054】次に,本実施形態の動作について図3に沿
って説明する。
【0055】まず,初期状態として第1〜第6スイッチ
手段212,216,218,220,222,226
の全てをオフ状態にする。
【0056】次に,第3,第4,及び第5スイッチ手段
218,220,222を導通状態とした後に,第1の
スイッチ手段212を導通状態とすることによりアナロ
グ信号となる入力電圧Vinの入力期間が開始される。
【0057】かかる入力期間で,第3のキャパシタ22
4に入力電圧Vinの電位まで電荷が蓄積され,第1のキ
ャパシタ202に入力電圧Vinと第1のインバータ20
4の閾値電圧Vth1の差の電位差で電荷が蓄積される。
【0058】入力電圧Vinの入力期間終了後,第1のス
イッチ手段212を非導通状態にし,第6のスイッチ手
段226を導通状態とすることによりホールド期間が開
始される。
【0059】かかるホールド期間で,入力期間で第1及
び第3のキャパシタ202、224に蓄積された電荷
は,第1,第3及び第4のキャパシタ202,224,
228の容量比に応じて分配される。入力電圧レベルが
Vinであるときに,第1,第3及び第4のキャパシタ2
02,224,228の容量比がC1:C3:C4であ
るとすると,ホールド期間において上記各キャパシタに
電荷分配されることにより,第1のノードND20の電
圧Vx2は,(C1+C3)/(C1+C3+C4)・V
inとなる。つまり,第3及び第4のキャパシタ224,
228により,入力電圧Vinを各キャパシタの容量比に
より任意の電圧レベルに下げることができる。
【0060】ホールド期間で,第1のノードND20の電
圧Vx2を入力電圧Vinの大きさVinからVx2=(C1+
C3)/(C1+C3+C4)・Vinに低下させ,第1
のキャパシタ102には第1のノードND20の電圧Vx2
と第1のインバータ104の閾値電圧Vth1との電位差
で電荷が保存される。
【0061】第3,第4,第5,及び第6のスイッチ手
段218,220,222,226を非導通状態とした
後に,第2のスイッチ手段216が導通状態とすること
により参照電圧Vrefが入力され,第1のコンデンサ2
02がレベル変換後の入力電圧(第1のノードND20
の電位)Vx2と第1のインバータ204の閾値電圧Vth
1の電位差で蓄えられた電荷を保持するように充放電を
行なうため,第1のインバータ204の入力電圧は,V
th1+Vref−Vx2となる。
【0062】このとき,レベル変換後の入力電圧Vx2の
大きさが参照電圧Vref より高い場合には,第1のイン
バータ204の入力電圧が第1のインバータ204の閾
値電圧Vth1より低くなるため,第1のインバータ20
4からの出力信号は,反転されて第1のインバータ20
4の閾値電圧Vth1より高くなり,第2のインバータ2
08を介して増幅され,論理値Vout として出力され
る。
【0063】一方,レベル変換後の入力電圧Vx2の大き
さが参照電圧Vref より低い場合には,第1のインバー
タ204の入力電圧が第1のインバータ204の閾値電
圧Vth1より高くなるため,第1のインバータ204か
らの出力信号は,反転されて第1のインバータ204の
閾値電圧Vth1より低くなり,第2のインバータ208
を介して増幅され,論理値Vout として出力される。
【0064】上記のように,第1のインバータ204で
比較動作が実行され,かかる出力結果が,第2のインバ
ータ208で増幅され,出力される。
【0065】以上のように第1のインバータ204及び
第2のインバータ208が増幅器として働き,キャパシ
タにより変換された入力電圧Vinと参照電圧Vrefの電
位差が増幅され,比較動作が実行される。
【0066】つまり,第1のインバータ204のMOS
Trの耐圧以上のアナログ入力電圧Vinは,各キャパシ
タの容量比で電荷分配されることにより,MOSTrの
耐圧電圧以下のアナログ電圧(C1+C3)/(C1+
C3+C4)・Vinにレベル変換され,比較動作を行な
うことが可能となる。
【0067】以上,添付図面を参照しながら本発明の好
適な実施形態について説明したが,本発明はかかる例に
限定されない。当業者であれば,特許請求の範囲に記載
された技術的思想の範疇内において各種の変更例または
修正例に想到し得ることは明らかであり,それらについ
ても当然に本発明の技術的範囲に属するものと了解され
る。
【0068】例えば,第1の実施の形態においては,チ
ョッパ型コンパレータに関して説明したが,ハイインピ
ーダンスのCMOSの論理入力にも適用可能である。
【0069】また,第2の実施の形態においては,チョ
ッパ型コンパレータの比較動作を1つの入力電圧に対し
て行なうことの説明をしているが,第5のスイッチ手段
に至るまでに並列で複数の入力電圧入力端子,入力スイ
ッチ手段,及び入力スイッチ手段から第5のスイッチ手
段の間の一のノードNDから接地させる間に介在させる
容量を変えたキャパシタを設けることにより,一つの参
照電圧Vrefで複数の入力電圧Vinを随時比較動作を行
なえるアナログ・デジタル変換として適用することも可
能である。
【0070】更に,第1及び第2の実施の形態におい
て,サンプルホールド容量として使用されるキャパシタ
の容量を大きくすることにより容量アレイ型アナログ・
デジタル変換として適用することも可能である。
【0071】
【発明の効果】以上説明したように,本発明によれば,
インバータのMOSTr耐圧より高い入力電圧が入力さ
れた場合に,入力電圧をインバータのMOSTr耐圧よ
り低くレベル変換することにより,参照電圧との比較動
作が可能となるチョッパ型コンパレータが実現される。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態の回路構成図であ
る。
【図2】 本発明の第1の実施の形態の補足説明図であ
る。
【図3】 本発明の第2の実施の形態の回路構成図であ
る。
【図4】 従来のチョッパ型コンパレータの回路構成図
である。
【符号の説明】
U10,U20 入力電圧変換入力部 U12,U22 参照電圧入力部 U14,U24 比較増幅部
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03K 5/08

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 入力電圧変換入力部へ入力される入力電
    圧と参照電圧入力部へ入力される参照電圧との大きさを
    比較増幅部で比較,増幅して出力するチョッパ型コンパ
    レータにおいて; 前記入力電圧変換入力部は,該入力電圧変換入力部に設
    けられた複数のキャパシタによる容量分圧を用いること
    により,前記入力電圧を前記比較増幅部内に具備された
    インバータのMOSトランジスタの耐圧以下にレベル変
    換することを特徴とする,チョッパ型コンパレータ。
  2. 【請求項2】 入力電圧変換入力部へ入力される入力電
    圧と参照電圧入力部へ入力される参照電圧との大きさを
    比較増幅部で比較,増幅して出力するチョッパ型コンパ
    レータにおいて; 前記入力電圧変換入力部は,入力電圧入力端子から入力
    される前記入力電圧を接続させる第1のスイッチ手段と
    前記第1のキャパシタの入力側の第1の接続ノードとの
    間に第3のキャパシタ及び第5のスイッチ手段を設け, 前記第1のスイッチ手段と前記第3のキャパシタの間の
    第2の接続ノードに第6のスイッチ手段を介して外部フ
    ルスケール電圧入力端子が接続され, 前記第3のキャパシタと前記第5のスイッチ手段の間の
    第3の接続ノードに第7のスイッチ手段を介して内部フ
    ルスケール電圧入力端子が接続され, 前記第3の接続ノードは,第4のキャパシタを介して接
    地され, 前記入力電圧を前記比較増幅部内に具備されたインバー
    タのMOSトランジスタの耐圧以下にレベル変換するこ
    とを特徴とする,チョッパ型コンパレータ。
  3. 【請求項3】 入力電圧変換入力部へ入力される入力電
    圧と参照電圧入力部へ入力される参照電圧との大きさを
    比較増幅部で比較,増幅して出力するチョッパ型コンパ
    レータにおいて; 前記入力電圧変換入力部は,入力電圧入力端子から入力
    される前記入力電圧を接続させる第1のスイッチ手段と
    前記第1のキャパシタの入力側の第1の接続ノードとの
    間に第5のスイッチ手段を設け, 前記第1のスイッチ手段と前記第5のスイッチ手段の間
    の第2のノードは,第3のキャパシタを介して接地さ
    れ, 前記第1の接続ノードと前記参照電圧入力部の間の第3
    のノードは,第6のスイッチ手段及び第4のキャパシタ
    を介して接地され, 前記入力電圧を前記比較増幅部内に具備されたインバー
    タのMOSトランジスタの耐圧以下にレベル変換するこ
    とを特徴とする,チョッパ型コンパレータ。
  4. 【請求項4】 前記比較増幅部は,第1のキャパシタと
    第1のインバータが直列接続され,前記第1のインバー
    タの入力及び出力ノードを第3のスイッチ手段で接続可
    能とすることを特徴とする,請求項1〜3のいずれか1
    に記載のチョッパ型コンパレータ。
JP2002158855A 2002-05-31 2002-05-31 チョッパ型コンパレータ Expired - Fee Related JP3509022B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002158855A JP3509022B2 (ja) 2002-05-31 2002-05-31 チョッパ型コンパレータ
US10/319,687 US6911849B2 (en) 2002-05-31 2002-12-16 Chopper type comparator having input voltage conversion circuit outputting converted input voltage lower than withstand voltage of inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002158855A JP3509022B2 (ja) 2002-05-31 2002-05-31 チョッパ型コンパレータ

Publications (2)

Publication Number Publication Date
JP2004007131A JP2004007131A (ja) 2004-01-08
JP3509022B2 true JP3509022B2 (ja) 2004-03-22

Family

ID=29561556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002158855A Expired - Fee Related JP3509022B2 (ja) 2002-05-31 2002-05-31 チョッパ型コンパレータ

Country Status (2)

Country Link
US (1) US6911849B2 (ja)
JP (1) JP3509022B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005295315A (ja) * 2004-04-01 2005-10-20 Oki Electric Ind Co Ltd 逐次比較型a/d変換器およびコンパレータ
JP4969771B2 (ja) * 2004-07-12 2012-07-04 ソニー株式会社 固体撮像装置及びそのキャパシタ調整方法
US7315272B2 (en) * 2005-10-27 2008-01-01 Industrial Technology Research Institute Inverter-based flash analog-to-digital converter using floating resistor ladder
KR100713995B1 (ko) * 2005-11-07 2007-05-04 삼성에스디아이 주식회사 Dc­dc 변환기 및 그를 이용한 유기발광표시장치
KR100762691B1 (ko) * 2005-11-07 2007-10-01 삼성에스디아이 주식회사 Dc­dc 변환기 및 그를 이용한 유기발광표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2672438B2 (ja) 1991-09-20 1997-11-05 松下電器産業株式会社 チョッパ型比較器
JPH05235289A (ja) 1992-02-19 1993-09-10 Hitachi Ltd 半導体集積回路装置
US5424657A (en) * 1993-03-19 1995-06-13 Apple Computer, Inc. Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode
JPH07161926A (ja) 1993-12-02 1995-06-23 Mitsubishi Electric Corp アナログ信号切替え回路
JP2760325B2 (ja) * 1995-09-22 1998-05-28 日本電気株式会社 加入者回路
JP2001053558A (ja) 1999-08-09 2001-02-23 Nippon Telegr & Teleph Corp <Ntt> 演算増幅器

Also Published As

Publication number Publication date
JP2004007131A (ja) 2004-01-08
US20030222687A1 (en) 2003-12-04
US6911849B2 (en) 2005-06-28

Similar Documents

Publication Publication Date Title
US20130009796A1 (en) Clock generator circuit for successive approximatiom analog to-digital converter
CN101512904B (zh) Ad转换电路和光检测装置
TWI679514B (zh) 功率轉換器
CN111181563B (zh) 一种低功耗逐次逼近型模数转换器和模数转换方法
CN1839547B (zh) 半导体集成电路器件及采用其的电源电压监视系统
CN102204107A (zh) 逐次逼近型ad转换电路
US10090851B2 (en) Successive approximation type analog-to-digital (A/D) converter
CN102111156A (zh) 用于实现最小动态范围的逐次渐近型模数转换电路
CN110034762B (zh) 一种采样频率可调的模数转换器
CN106612119B (zh) 一种比较器及模数转化器
KR20000028902A (ko) 아날로그 디지털 변환기
JP3509022B2 (ja) チョッパ型コンパレータ
CN103023463A (zh) 一种斜坡信号生成电路及斜坡信号发生器
JP2017192099A (ja) 逐次比較型a/dコンバータ
TWI492547B (zh) 連續近似式類比至數位轉換器
US11342931B2 (en) Reference voltage controlling circuit and analog-to-digital converter
TWI707529B (zh) 切換式電源轉換電路與切換電路
JPS62258521A (ja) A−d変換器
CN103152048A (zh) 一种差分输入逐次逼近型模数转换器
JP4785848B2 (ja) オートズーム式傾斜型ad変換器
CN105811985A (zh) 二次量化的混合adc
JPH03179920A (ja) サンプルホールド回路装置
CN100442667C (zh) Ad转换器
TWI829190B (zh) 用於將單端輸入轉換為差動輸入的轉換電路與其電路系統
TWI791248B (zh) 動態比較器與使用其的電路系統

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees