[go: up one dir, main page]

JP3507207B2 - Distance measuring device - Google Patents

Distance measuring device

Info

Publication number
JP3507207B2
JP3507207B2 JP19359595A JP19359595A JP3507207B2 JP 3507207 B2 JP3507207 B2 JP 3507207B2 JP 19359595 A JP19359595 A JP 19359595A JP 19359595 A JP19359595 A JP 19359595A JP 3507207 B2 JP3507207 B2 JP 3507207B2
Authority
JP
Japan
Prior art keywords
potential
charge
skim
ring
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19359595A
Other languages
Japanese (ja)
Other versions
JPH0942955A (en
Inventor
良一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19359595A priority Critical patent/JP3507207B2/en
Priority to US08/606,844 priority patent/US5808726A/en
Priority to EP96301325A priority patent/EP0730167B1/en
Priority to DE69629407T priority patent/DE69629407T2/en
Publication of JPH0942955A publication Critical patent/JPH0942955A/en
Application granted granted Critical
Publication of JP3507207B2 publication Critical patent/JP3507207B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Optical Distance (AREA)
  • Focusing (AREA)
  • Automatic Focus Adjustment (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、測定対象との距離
を測定する測距装置に関し、例えば、カメラのAF機構
に適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a distance measuring device for measuring a distance to a measuring object, and is suitable for application to, for example, an AF mechanism of a camera.

【0002】[0002]

【従来の技術】従来、距離を測定したい測定対象にスポ
ット投光し、その反射光を受光して三角測距を行う測距
装置として、図5に示すものがよく知られている。即
ち、発光ダイオード(IRED)41から投光レンズ4
3を介して測定対象45にスポット投光し、その反射光
を受光レンズ44を介して位置検出素子(PSD)42
により受光する。PSD42は、その受光位置に応じた
信号A、Bを両端子から出力するので、その信号A、B
を夫々測定することによって、PSD42の受光位置を
検出することができ、測定対象45までの距離をその受
光位置から知ることができる。
2. Description of the Related Art Conventionally, a distance measuring device shown in FIG. 5 is well known as a distance measuring device for projecting a spot on a measuring object whose distance is desired to be measured and receiving reflected light thereof for triangulation. That is, from the light emitting diode (IRED) 41 to the projection lens 4
The light is projected onto the measuring object 45 via the spot light 3, and the reflected light is transmitted through the light receiving lens 44 to the position detecting element (PSD) 42.
To receive light. Since the PSD 42 outputs signals A and B corresponding to the light receiving position from both terminals, the signals A and B
The light receiving position of the PSD 42 can be detected and the distance to the measurement target 45 can be known from the light receiving position.

【0003】図6に、この測距装置の信号処理回路を示
す。
FIG. 6 shows a signal processing circuit of this range finder.

【0004】PSD42の出力A、Bは、夫々、AMP
A 、1B により電流−電圧変換され、更に、キャパシ
タCA 、CB により直流成分が除去される。これによ
り、IRED41のオン/オフに対応した点滅信号がA
MP2A 、2B に入力され、そこで反転増幅される。A
MP2A 、2B で増幅された点滅信号は、S/H信号に
よって制御されるアナログスイッチを介することによ
り、その点滅動作に同期して選択的にAMP3A 、3B
に入力される。そして、INT信号によるアナログスイ
ッチの制御によりキャパシタでの積分が開始される。こ
のようにS/H信号によって同期積分することにより、
測定対象からの反射光によって生じるPSD42からの
微弱な信号を検出し、ΣA、ΣBを得て測距可能として
いる。
The outputs A and B of the PSD 42 are AMP, respectively.
The current-voltage conversion is performed by 1 A and 1 B , and the direct current component is removed by the capacitors C A and C B. As a result, the blinking signal corresponding to the on / off of the IRED41 becomes A.
It is input to MP2 A and 2 B , where it is inverted and amplified. A
The flashing signal amplified by MP2 A , 2 B is selectively switched to AMP3 A , 3 B in synchronization with the flashing operation through an analog switch controlled by the S / H signal.
Entered in. Then, the integration in the capacitor is started by the control of the analog switch by the INT signal. By synchronously integrating with the S / H signal in this way,
A weak signal from the PSD 42 generated by the reflected light from the measurement target is detected, ΣA and ΣB are obtained, and distance measurement is possible.

【0005】しかし、この図5及び図6に示した従来の
測距装置には、次のような問題点があった。即ち、S/
N比を考えると、微弱な信号に対してAMP1A 、1B
及びPSD42の抵抗から発生するノイズが毎回の同期
積分にのるため、信号成分を大きくするには、投光レン
ズ43、受光レンズ44等からなる測距ブロックを大き
くしたり、IRED41のパワーを大きくする必要があ
り、測距装置の小型化が困難であった。
However, the conventional distance measuring devices shown in FIGS. 5 and 6 have the following problems. That is, S /
Considering the N ratio, AMP1 A , 1 B for weak signals
Since the noise generated from the resistance of the PSD 42 and the resistance of the PSD 42 each time the synchronous integration, in order to increase the signal component, the distance measuring block including the light projecting lens 43, the light receiving lens 44, etc. is increased, and the power of the IRED 41 is increased. Therefore, it is difficult to reduce the size of the distance measuring device.

【0006】また、測定距離範囲を広くするためにはP
SD42を長くする必要があるが、PSD42が長くな
ると、得られるA、B信号の距離に対する変化率が小さ
くなり、位置を検出する精度が低下するという問題もあ
った。
In order to widen the measurement distance range, P
Although it is necessary to lengthen the SD42, if the PSD42 is lengthened, the rate of change of the obtained A and B signals with respect to the distance is reduced, and there is also a problem that the accuracy of position detection is reduced.

【0007】次に、USP4,521,106に提案さ
れているPSDの代わりにセンサーアレイを用いた装置
を図7に示す。
FIG. 7 shows a device using a sensor array instead of the PSD proposed in USP 4,521,106.

【0008】積分機能を備えたセンサーブロックS1
2 、S3 、…で構成されたセンサーアレイ61に並行
して電荷転送手段であるCCD62が設けられている。
CCD62は、センサーブロック毎に投光手段のオンと
オフの夫々に対応した電荷を転送するようにセンサーブ
ロックの数の2倍の段数に構成されており、CK1 、C
2 の2相クロックで駆動される。CCD62により転
送された電荷は、出力段(FDG:Floating Diffusion
Gate)64で電圧信号に変換されて取り出される。ま
た、CCD62は、RS信号により制御されるMOSゲ
ート63を介してリセットされる。SHは、シフトゲー
トである。
A sensor block S 1 having an integration function,
A CCD 62, which is a charge transfer means, is provided in parallel with the sensor array 61 composed of S 2 , S 3 , ....
The CCD 62 is configured with the number of stages twice as many as the number of sensor blocks so as to transfer charges corresponding to ON and OFF of the light projecting means for each sensor block, and CK 1 , C
It is driven by a two-phase clock of K 2 . The charges transferred by the CCD 62 are transferred to the output stage (FDG: Floating Diffusion).
It is converted into a voltage signal by the Gate) 64 and taken out. Further, the CCD 62 is reset via the MOS gate 63 controlled by the RS signal. SH is a shift gate.

【0009】図8に、この図7の装置の動作タイミング
を示す。
FIG. 8 shows the operation timing of the device shown in FIG.

【0010】信号IREDは、投光手段(IRED)の
オン/オフのタイミングを示し、ハイレベルで投光手段
がオンになる。信号SHは、各センサーブロックS1
2、S3 、…からの電荷をCCD62に転送するため
のシフトゲートSHを駆動するゲート信号で、Aのタイ
ミングでSHを1パルス出して各センサーブロック
1 、S2 、S3 、…内を空にすると同時に、各センサ
ーブロックS1 、S2 、S 3 、…において、投光オフ時
の外光の蓄積が始まる。一方、図示はしていないが、R
S信号によりMOSゲート63を介してCCD62の初
期化が行われる。
The signal IRED is generated by the light projecting means (IRED).
Shows the on / off timing and emits light at a high level
Turns on. The signal SH corresponds to each sensor block S1,
S2, S3, To transfer charge from CCD to CCD 62
The gate signal that drives the shift gate SH of
Each sensor block outputs 1 pulse of SH by minging
S 1, S2, S3,… Each sensor is emptied at the same time
-Block S1, S2, S 3, ..., when light emission is off
The accumulation of external light begins. On the other hand, although not shown, R
First of CCD 62 via MOS gate 63 by S signal
Periodization is performed.

【0011】そして、BのタイミングでCCD62の初
期化が終り、クロックCK1 、CK 2 を止め、更に、S
Hを1パルス出して、各センサーブロックS1 、S2
3、…から蓄積電荷をCCD62のクロックCK1
駆動される部分に1つおきに転送する。そして、所定時
間経過後、CK1 、CK2 を1パルスずつ出して、CC
D62内の電荷を1段進める。
At the timing of B, the first CCD 62
Clocking CK1, CK 2Stop, and then S
One pulse of H is output and each sensor block S1, S2,
S3, ... from the accumulated charge from the clock CK of the CCD 621so
Transfer every other portion to the driven part. And at a predetermined time
After a lapse of time, CK1, CK2Pulse by pulse, CC
The charge in D62 is advanced by one step.

【0012】一方、BからCの間、投光がオンになり、
外光と信号光(反射光)が各センサーブロックS1 、S
2 、S3 、…に蓄積される。そして、Cのタイミングで
SHを1パルス出して、各センサーブロックS1
2 、S3 、…から蓄積電荷をCCD62のクロックC
1 で駆動される部分に1つおきに転送する。
On the other hand, from B to C, the light is turned on,
External light and signal light (reflected light) are applied to each sensor block S 1 , S
2 , S 3 , ... Are accumulated. Then, one pulse of SH is output at the timing of C, and each sensor block S 1 ,
The accumulated charge is transferred from S 2 , S 3 , ... To the clock C of the CCD 62.
Every other part is transferred to the part driven by K 1 .

【0013】このようにして、CCD62により転送さ
れる電荷を出力段(FDG)64で順次読み出して、各
センサーブロックS1 、S2 、S3 、…に蓄積された電
荷量を検出することができる。このような多分割センサ
ーを用いると、PSDを用いた場合よりも、受光位置を
検出する分解能が向上する。
In this manner, the charges transferred by the CCD 62 are sequentially read by the output stage (FDG) 64, and the amount of charges accumulated in each sensor block S 1 , S 2 , S 3 , ... Can be detected. it can. When such a multi-division sensor is used, the resolution for detecting the light receiving position is improved as compared with the case where PSD is used.

【0014】しかしながら、この図7及び図8で説明し
た装置では、CCD62から出力される電荷量は、投光
の1周期分の電荷量であって、同期積分という機能がな
いために、その電荷量が少なく、また、S/N比も良く
なかった。即ち、この装置では、分解能以外の測距能力
の向上という点では殆ど効果がなかった。
However, in the device described with reference to FIGS. 7 and 8, the amount of charge output from the CCD 62 is the amount of charge for one cycle of light projection, and since there is no function of synchronous integration, that charge is not present. The amount was small and the S / N ratio was not good. That is, this device had almost no effect in improving the distance measuring ability other than the resolution.

【0015】一方、同期積分機能を持たせるためには、
図5に示したような電気回路を複数設ける必要がある。
また、この電気回路を用いなくても、外光がない場合
は、信号光の積分による増幅が可能であるが、外光が大
きい場合は外光によってCCD62に蓄積される信号量
が決まってしまう。つまり、CCD62の飽和を防止す
るために、Aに対してBおよびCのタイミングが早くな
り、信号分が非常に微弱になってしまう。
On the other hand, in order to have a synchronous integration function,
It is necessary to provide a plurality of electric circuits as shown in FIG.
Further, even if this electric circuit is not used, if there is no outside light, amplification by signal light integration is possible, but if outside light is large, the amount of signal accumulated in the CCD 62 is determined by the outside light. . That is, in order to prevent the saturation of the CCD 62, the timings of B and C are advanced with respect to A, and the signal component becomes very weak.

【0016】次に、特公平5−22843号公報に提案
されている測距装置を図9に示す。この装置は、図7及
び図8で説明した装置に同期積分機能をデバイス上で構
成したもので、CCDで構成した周回リングによって順
次センサー出力を積分する。また、投光がオンとオフの
ペアで等価な直流信号成分をそのCCDから排除するい
わゆるスキム(SKIM) 機能を有している。
Next, FIG. 9 shows a distance measuring device proposed in Japanese Patent Publication No. 5-22843. This device has a synchronous integration function on the device in addition to the devices described with reference to FIGS. 7 and 8, and sequentially integrates the sensor output by a circular ring composed of a CCD. Further, it has a so-called skim (SKIM) function for excluding, from the CCD, a direct current signal component equivalent to a pair of on and off light projections.

【0017】図中、センサーアレイ81は、N個のセン
サーブロックからなっており、このセンサーアレイ81
に蓄積された電荷は、N個のシフトゲート82を介し
て、電荷転送手段である2N段のリニアCCD83に送
られる。これらのセンサーアレイ81、シフトゲート8
2及びリニアCCD83は、図7で説明したセンサーア
レイ61、シフトゲートSH及びCCD62と実質的に
同じものである。
In the figure, the sensor array 81 is composed of N sensor blocks.
The electric charge stored in the CCD is sent to the 2N-stage linear CCD 83, which is a charge transfer unit, through the N shift gates 82. These sensor array 81 and shift gate 8
2 and the linear CCD 83 are substantially the same as the sensor array 61, the shift gate SH, and the CCD 62 described in FIG.

【0018】図7の装置では、リニアCCDであるCC
D62から直接出力段(FDG)64に電荷が送られた
が、図9の装置では、リニアCCD83は、2N段のC
CDで構成されるリングCCD84に接続されている。
このリングCCD84は、1周の周期が投光のオン/オ
フの1周期に同期しており、また、SH信号のタイミン
グが制御されていて、前回のSH信号で各段に転送され
た信号電荷に次のSH信号で各段に転送される信号電荷
が丁度加算されるようになっている。この動作により、
リングCCD84は、電荷を転送しながら加算してい
く。
In the apparatus of FIG. 7, CC which is a linear CCD is used.
Electric charges were directly sent from the D62 to the output stage (FDG) 64, but in the apparatus of FIG. 9, the linear CCD 83 has a 2N-stage C
It is connected to a ring CCD 84 composed of a CD.
The ring CCD 84 has one cycle in synchronization with one cycle of on / off of light projection, the timing of the SH signal is controlled, and the signal charge transferred to each stage by the previous SH signal. Further, the signal charges transferred to each stage by the next SH signal are just added. By this operation,
The ring CCD 84 adds charges while transferring the charges.

【0019】CLR部85は、リングCCD84及びリ
ニアCCD83から電荷を抜き取ってクリアする手段で
あり、デバイスの初期化を行うものである。なお、リン
グCCD84による電荷加算時には、このクリア動作は
禁止される。また、87は、非破壊で電荷量を電圧に変
換して読み出す出力手段である。
The CLR unit 85 is a means for extracting and clearing charges from the ring CCD 84 and the linear CCD 83, and is for initializing the device. Note that this clearing operation is prohibited during charge addition by the ring CCD 84. Reference numeral 87 is an output unit that nondestructively converts the charge amount into a voltage and reads the voltage.

【0020】SKIM部86は、リングCCD84の各
段が電荷の加算で飽和しないように、投光オフの段の電
荷量即ち外光信号の量が所定値を越えた場合に、投光オ
ンと投光オフのペアのCCD段から一定量の電荷を排除
し、連続加算動作で信号光による電荷のみが積分されて
いくようにする手段である。
The SKIM unit 86 turns on the light emission when the charge amount of the light emission off stage, that is, the amount of the external light signal exceeds a predetermined value so that each stage of the ring CCD 84 is not saturated by the addition of charges. This is a means for eliminating a fixed amount of charges from the pair of CCD stages in which the light is turned off so that only the charges due to the signal light are integrated in the continuous addition operation.

【0021】以上の動作によって、外光成分に対する信
号成分の増大を達成することができる。しかしながら、
この図9に示す装置は、図8に示すタイミングと実質的
に同じタイミングで動作するものであり、リニアCCD
83及びリングCCD84の転送クロックが図8のBか
らCの間殆ど停止していて、その時間が無駄になってい
る。また、同じタイミングでリニアCCD83とリング
CCD84が停止しているため、CCD間での暗電流む
らの発生によるS/N比の低下が顕著になるという問題
もあった。更に、この装置では、リニアCCD83及び
リングCCD84の転送クロックが比較的複雑であると
いう問題もあった。
By the above operation, the increase of the signal component with respect to the external light component can be achieved. However,
The device shown in FIG. 9 operates at substantially the same timing as the timing shown in FIG.
The transfer clocks of 83 and the ring CCD 84 are almost stopped from B to C in FIG. 8, and the time is wasted. Further, since the linear CCD 83 and the ring CCD 84 are stopped at the same timing, there is also a problem that the S / N ratio is significantly reduced due to the occurrence of dark current unevenness between the CCDs. Further, this device has a problem that the transfer clocks of the linear CCD 83 and the ring CCD 84 are relatively complicated.

【0022】[0022]

【発明が解決しようとする課題】以上に説明した従来公
知の測距装置の欠点を克服するために、図10に示すよ
うな装置が考えられた。
In order to overcome the drawbacks of the conventionally known distance measuring devices described above, a device as shown in FIG. 10 has been considered.

【0023】この装置は、図9で説明した装置における 1.転送クロックが複雑 2.暗電流むらの発生 3.転送クロックが停止している期間が有効に使われて
いない 等の欠点を解消したものであり、更に、各センサーブロ
ックからの信号電荷量を制御する電子シャッター機能
(ICG)を備えている。
This device is the same as the device described in FIG. Transfer clock is complicated 2. Occurrence of dark current unevenness 3. The present invention solves the drawback that the period during which the transfer clock is stopped is not effectively used, and further has an electronic shutter function (ICG) for controlling the amount of signal charge from each sensor block.

【0024】センサーアレイ91は、複数のセンサーブ
ロックS1 、S2 、S3 、…で構成されており、各セン
サーブロックS1 、S2 、S3 、…で発生した信号電荷
が積分部92で積分される。なお、本例では、センサー
アレイ91と積分部92とを別に示しているが、これら
は、図7及び図9で説明したセンサーアレイ61及びセ
ンサーアレイ81と実質的に同じものである。
The sensor array 91 is composed of a plurality of sensor blocks S 1 , S 2 , S 3 , ..., And the signal charges generated in each sensor block S 1 , S 2 , S 3 ,. Is integrated with. In this example, the sensor array 91 and the integrating unit 92 are shown separately, but these are substantially the same as the sensor array 61 and the sensor array 81 described with reference to FIGS. 7 and 9.

【0025】ICG信号によって駆動されるクリア部9
3は、いわゆる電子シャッターであり、積分部92から
一定量の電荷を抜き取って積分部92のオーバーフロー
を防止する機能と、積分部92の電荷を全て抜き取って
積分部92を初期化する機能を有する。
Clear unit 9 driven by ICG signal
Reference numeral 3 denotes a so-called electronic shutter, which has a function of preventing a certain amount of electric charge from the integrating unit 92 to overflow and preventing the overflow of the integrating unit 92, and a function of extracting all electric charges of the integrating unit 92 and initializing the integrating unit 92. .

【0026】各積分部92で積分された信号電荷は、S
T信号のタイミングで蓄積部94に転送され、蓄積部9
4で一時的に蓄積保持される。そして、蓄積部94に保
持された電荷は、シフトゲート95により、SH信号の
タイミングで、リニアCCD96に転送される。リニア
CCD96は、図9で説明したリニアCCD83と同じ
もので、図外のリングCCDに接続している。
The signal charge integrated by each integrator 92 is S
The signal is transferred to the storage unit 94 at the timing of the T signal, and the storage unit 9
It is temporarily accumulated and held at 4. Then, the charges held in the storage section 94 are transferred to the linear CCD 96 by the shift gate 95 at the timing of the SH signal. The linear CCD 96 is the same as the linear CCD 83 described in FIG. 9, and is connected to a ring CCD (not shown).

【0027】図11に、この図10の装置の動作タイミ
ングを示す。
FIG. 11 shows the operation timing of the device of FIG.

【0028】信号IREDは、投光手段(IRED)の
オンとオフを示しており、ハイレベルがオン状態であ
る。この投光手段のオンとオフのタイミングに対応して
ICGパルスが供給され、各積分部92がクリア(初期
化)される。そして、そのICGパルスから次のSTパ
ルスまでの期間に各センサーブロックS1 、S2
3、…で発生した信号電荷のみが各積分部92で積分
されて、各蓄積部94に転送される。
The signal IRED indicates whether the light projecting means (IRED) is on or off, and the high level is in the on state. An ICG pulse is supplied in correspondence with the on / off timing of the light projecting means, and each integrating unit 92 is cleared (initialized). Then, in the period from the ICG pulse to the next ST pulse, each sensor block S 1 , S 2 ,
Only the signal charges generated in S 3 , ... Are integrated in each integrator 92 and transferred to each accumulator 94.

【0029】図9の装置で説明したように、本装置で
も、投光手段(IRED)のオンとオフの1周期は、不
図示のリングCCDの1周期に同期している。そして、
IREDがオフの期間に積分された信号電荷は、STパ
ルスaによって各蓄積部94に転送される。これは外光
による信号電荷であり、SHパルスbによって、クロッ
クCK1 で駆動される部分のリニアCCD96に転送さ
れる。同時に各蓄積部94は空になる。
As described with reference to the apparatus of FIG. 9, in this apparatus as well, one cycle of turning on and off the light projecting means (IRED) is synchronized with one cycle of the ring CCD (not shown). And
The signal charge integrated while the IRED is off is transferred to each storage unit 94 by the ST pulse a. This is a signal charge due to external light, and is transferred to the linear CCD 96 in the portion driven by the clock CK 1 by the SH pulse b. At the same time, each storage unit 94 becomes empty.

【0030】次に、IREDがオンの期間に積分された
信号電荷は、STパルスcによって、空になった各蓄積
部94に転送される。これは外光+信号光による信号電
荷である。そして、その電荷は、SHパルスbからクロ
ックCK1 で1クロック遅れたタイミングで発生するS
Hパルスdにより、IREDがオフの時と交互位置のリ
ニアCCD96に転送される。
Next, the signal charge integrated while the IRED is on is transferred to each emptied storage section 94 by the ST pulse c. This is a signal charge due to outside light + signal light. Then, the charge is generated at the timing delayed by one clock from the SH pulse b by the clock CK 1.
By the H pulse d, it is transferred to the linear CCD 96 at an alternate position when the IRED is off.

【0031】このようにしてリニアCCD96により交
互に転送されるIREDがオフとオンの信号電荷は、図
9の装置の場合と同様に、不図示のリングCCDに転送
され、そのリングを周回することによって加算されてい
く。
In this way, the signal charges of IRED off and on which are alternately transferred by the linear CCD 96 are transferred to a ring CCD (not shown) and circulate the ring, as in the case of the device of FIG. Will be added by.

【0032】この装置によれば、電荷転送手段であるリ
ニアCCD96及び不図示のリングCCDを駆動するク
ロックに停止期間が必要なくなるので、転送クロックが
簡単になるとともに、クロックの停止期間の無駄もなく
なる。また、クロックの停止期間がないので、リングC
CD及びリニアCCDでの暗電流が平均化されて暗電流
むらがなくなる。
According to this apparatus, since the clock for driving the linear CCD 96 which is the charge transfer means and the ring CCD (not shown) does not need a stop period, the transfer clock is simplified and the clock stop period is not wasted. . Since there is no clock stop period, ring C
The dark currents in the CD and the linear CCD are averaged to eliminate the dark current unevenness.

【0033】しかしながら、この図10の装置は、以下
のような問題点があった。
However, the apparatus of FIG. 10 has the following problems.

【0034】図10の装置においては、高輝度時にセン
サーブロックS1 、S2 、S3 、…からの発生電荷量が
多すぎて積分部92がオーバーフローするのを防止する
ために、ICG信号によって駆動されるクリア部93を
設け、積分部92での積分時間を高輝度では短く、低輝
度では長くなるように制御している。このときの積分時
間は、リングCCDでのスキム動作を行うスキム判定部
(図示せず)での判定結果を利用して制御されるように
なっており、これによってICG信号専用の判定手段を
設けなくてもよい構成となっている。具体的には、リン
グCCDがリセットされてから最初に行われる1回の蓄
積動作で出力手段87の出力電位がスキム判定電位以下
となった場合には積分時間を短くし、スキム判定電位以
下とならなかった場合には積分時間を変更しない。
In the device of FIG. 10, in order to prevent the amount of electric charges generated from the sensor blocks S 1 , S 2 , S 3 , ... A driven clear unit 93 is provided, and the integration time in the integration unit 92 is controlled so as to be short at high brightness and long at low brightness. The integration time at this time is controlled by utilizing the determination result of a skim determination unit (not shown) that performs a skim operation in the ring CCD, whereby a determination unit dedicated to the ICG signal is provided. It does not have to be configured. Specifically, when the output potential of the output means 87 becomes equal to or lower than the skim determination potential in one accumulation operation performed first after the ring CCD is reset, the integration time is shortened to be equal to or lower than the skim determination potential. If not, the integration time is not changed.

【0035】図12に、図10の装置のスキム判定電位
とスキム量との関係を示す。図12において、基準電位
はリングCCDのリセット時(即ち、リングCCDに電
荷が蓄積されていない時)の電位レベルを示す。CCD
は電荷が蓄積されると電位が低下するので、スキム判定
電位は基準電位よりも低いレベルに設定されている。図
9のスキム部86でスキムされるスキム量は、スキム部
86自体がそのポテンシャルのばらつきのために一定の
誤差を有しており、また、スキム判定電位も誤差を有し
ていることから、スキム動作時にリングCCD84の信
号が消滅するのを避けるべく、スキム判定電位よりも若
干小さいレベルに設定されている。
FIG. 12 shows the relationship between the skim determination potential and the amount of skim in the apparatus of FIG. In FIG. 12, the reference potential indicates the potential level when the ring CCD is reset (that is, when the charges are not accumulated in the ring CCD). CCD
Since the potential decreases when electric charges are accumulated, the skim determination potential is set to a level lower than the reference potential. The skim amount skipped by the skim portion 86 in FIG. 9 has a certain error due to the variation of the potential of the skim portion 86 itself, and the skim determination potential also has an error. It is set to a level slightly smaller than the skim determination potential in order to prevent the signal of the ring CCD 84 from disappearing during the skim operation.

【0036】図12(a)に、比較的輝度が低い場合を
示す。この場合、リングCCDでの1回の蓄積動作によ
る電圧降下量VQ11 が1回のスキム量よりも小さい。ま
た、リングCCDがリセットされてから最初に行われる
1回の蓄積動作による電圧降下によって出力手段87の
出力電位がスキム判定電位以下にならないので、ICG
信号のタイミングは最大時間の積分動作を行うように設
定されたままで変更されない。そして、リングCCDで
の次回の蓄積動作により出力手段87の出力電位がスキ
ム判定電位以下となることにより、スキム部86で一定
量の電荷が抜き取られ、出力手段87の出力電位が図1
2(a)に示すV11のレベルになる。
FIG. 12A shows the case where the brightness is relatively low. In this case, the voltage drop amount V Q11 due to one accumulation operation in the ring CCD is smaller than the one skim amount. Further, the output potential of the output means 87 does not become lower than the skim determination potential due to the voltage drop due to the first accumulation operation performed after the ring CCD is reset.
The timing of the signals remains set to perform the maximum time integration operation and is unchanged. Then, when the output potential of the output means 87 becomes equal to or lower than the skim determination potential due to the next accumulation operation in the ring CCD, a certain amount of electric charges are extracted by the skim portion 86, and the output potential of the output means 87 is as shown in FIG.
The level becomes V 11 shown in 2 (a).

【0037】図12(b)に、比較的輝度が高い場合を
示す。この場合、リングCCDでの1回の蓄積動作によ
る電圧降下量VQ12 が1回のスキム量よりも大きい。ま
た、リングCCDがリセットされてから最初に行われる
1回の蓄積動作による電圧降下によって出力手段87の
出力電位がスキム判定電位以下にならないので、ICG
信号のタイミングは最大時間の積分動作を行うように設
定されたままで変更されない。そして、リングCCDで
の次回の蓄積動作により出力手段87の出力電位がスキ
ム判定電圧以下となることになり、スキム部86で一定
量の電荷が抜き取られる。
FIG. 12B shows the case where the brightness is relatively high. In this case, the voltage drop amount V Q12 by one accumulation operation in the ring CCD is larger than the one skim amount. Further, the output potential of the output means 87 does not become lower than the skim determination potential due to the voltage drop due to the first accumulation operation performed after the ring CCD is reset.
The timing of the signals remains set to perform the maximum time integration operation and is unchanged. Then, the output potential of the output means 87 becomes equal to or lower than the skim determination voltage by the next accumulation operation in the ring CCD, and the skim portion 86 extracts a certain amount of electric charge.

【0038】しかしながら、この場合、電圧降下量V
Q12 が1回のスキム量よりも大きいために、出力手段8
7の出力電位は図12(b)に示すようにスキム判定電
位以下のV12のレベルになってしまうことがある。ま
た、たとえスキム後の出力手段87の出力電位がスキム
判定電位以下のレベルにならなかったとしても、さらに
蓄積動作を続けるとこの出力電位がスキム判定電位以下
のレベルとなるだけでなく、出力電位がいずれは飽和レ
ベルに達してしまうことになる。
However, in this case, the voltage drop amount V
Since Q12 is larger than the amount of skim at one time, the output means 8
As shown in FIG. 12B, the output potential of No. 7 may reach the level of V 12 which is lower than the skim determination potential. Further, even if the output potential of the output means 87 after skimming does not fall to the level below the skim determination potential, if the storage operation is further continued, this output potential not only falls to the level below the skim determination potential, but also the output potential Will eventually reach the saturation level.

【0039】つまり、上述した図10の装置は、リング
CCDのリセット後の最初の1回の蓄積動作を行った際
のスキム部86のスキム判定結果に基づいてICG信号
のタイミングを設定するように構成されているために、
ICG信号のタイミングを制御する手段を別に設けなく
てもよい反面、比較的輝度が高い場合には出力手段87
の出力電位が飽和してしまい、正確な測距を行うことが
できなくなってしまうという問題があった。
That is, in the above-described apparatus of FIG. 10, the timing of the ICG signal is set based on the skim determination result of the skim portion 86 when the first storage operation after resetting the ring CCD is performed. Because it is configured
Although it is not necessary to separately provide a means for controlling the timing of the ICG signal, when the brightness is relatively high, the output means 87 is provided.
However, there is a problem in that the output potential of is saturated and accurate distance measurement cannot be performed.

【0040】そこで、本発明の目的は、積分部から電荷
を抜き取るICG信号などのリセットパルスのタイミン
グをリングCCDの出力電位に基づいて制御した測距装
置において、比較的輝度が高い場合にもリングCCDの
出力電位が飽和することなく、正確な測距を行うことが
できる測距装置を提供することである。
Therefore, an object of the present invention is to provide a ring-ranging device in which the timing of a reset pulse such as an ICG signal for extracting an electric charge from the integrator is controlled based on the output potential of the ring CCD even when the brightness is relatively high. An object of the present invention is to provide a distance measuring device capable of performing accurate distance measurement without saturating the output potential of the CCD.

【0041】[0041]

【課題を解決するための手段】上述した課題を解決する
ために、請求項1の発明では、距離を測定したい測定対
象にスポット投光し、その反射光を受光して三角測距を
行う測距装置であって、前記測定対象に投光するための
投光手段と、前記測定対象からの反射光を受光して光電
変換する複数のセンサーが配列されたセンサーアレイ
と、前記センサーアレイの各センサーからの出力電荷を
積分する積分手段と、前記積分手段から電荷を抜き取る
ためのゲート手段と、前記ゲート手段にリセットパルス
を供給するリセットパルス発生手段と、少なくとも一部
がリング状に結合され、電荷を順次転送するリング部を
有し前記積分手段で積分された電荷を転送する電荷転送
手段と、前記リング部で転送されている電荷から一定量
の電荷を除去するスキム手段と、を備える測距装置にお
いて、1回の蓄積動作を行った際の前記リング部の電位
では判定せず、予め定められた複数回目以降の電荷蓄積
の際に前記リング部の電位が所定の判定電位以下となっ
た場合に、前記複数回目以降の電荷蓄積の際に毎回前記
スキム手段を動作させるとともに、前記センサーアレイ
において第1の期間に電荷蓄積を行うことにより得られ
る前記センサーアレイの各センサーからの第1の出力電
荷を前記リング部で順次転送させ、前記センサーアレイ
において前記第1の期間終了後の第2の期間に電荷蓄積
を行うことにより得られる前記センサーアレイの各セン
サーからの第2の出力電荷を、前記リング部で前記第1
の出力電荷と加算するようにして、1回の蓄積動作を行
った際の前記リング部の電位では判定せず、予め定めら
れた複数回目の電荷蓄積の際に前記リング部の電位が所
定の判定電位以下となった場合に、前記予め定められた
複数回目の電荷蓄積の際にのみ前記積分部での積分時間
が短くなるように前記リセットパルス発生手段で発生す
るリセットパルスのタイミングを制御する制御手段を更
に備える。
In order to solve the above-mentioned problems, according to the invention of claim 1, spot projection is performed on a measuring object whose distance is desired to be measured, and the reflected light is received to perform triangulation. A distance device, a light projecting unit for projecting light onto the measurement target, a sensor array in which a plurality of sensors for receiving and photoelectrically converting reflected light from the measurement target are arranged, and each of the sensor arrays Integrating means for integrating the output charge from the sensor, gate means for extracting charge from the integrating means, reset pulse generating means for supplying a reset pulse to the gate means, and at least a part of which are coupled in a ring shape, A charge transfer unit that has a ring unit that sequentially transfers charges and transfers the charges integrated by the integration unit, and a switch that removes a certain amount of charges from the charges transferred by the ring unit. In the range finder including the moving means, the potential of the ring portion is not determined by the potential of the ring portion when one accumulation operation is performed, and the potential of the ring portion is determined when the charge is accumulated for a predetermined number of times or more. The sensor array obtained by operating the skim means every time the charge is accumulated a plurality of times or more and storing the charge in the first period in the sensor array when the potential becomes equal to or lower than a predetermined determination potential. Each sensor of the sensor array obtained by sequentially transferring the first output charge from each of the sensors in the ring portion and accumulating charges in the second period after the end of the first period in the sensor array. The second output charge from the first ring at the ring portion.
Therefore, the potential of the ring portion is not determined based on the potential of the ring portion when one accumulation operation is performed, and the potential of the ring portion is determined to be a predetermined value during a plurality of predetermined charge accumulations. The timing of the reset pulse generated by the reset pulse generating means is controlled so that the integration time in the integration section is shortened only when the charge is accumulated for a predetermined number of times when the potential becomes equal to or lower than the determination potential. Control means is further provided.

【0042】また、請求項2の発明では、前記制御手段
が、前記リング部の電位を検出する検出手段と、前記検
出手段で検出された前記リング部の電位と前記判定電位
とを比較する比較手段と、前記比較手段での比較結果に
基づき前記スキム手段へ動作指令を出力するスキム指令
手段と、前記比較手段での比較結果に基づき前記リセッ
トパルス発生手段で発生するリセットパルスのタイミン
グの変更を指令するリセット変更指令手段とを備える。
Further, in the invention of claim 2, the control means compares the detection means for detecting the electric potential of the ring portion with the electric potential of the ring portion detected by the detection means and the judgment electric potential. Means, a skim command means for outputting an operation command to the skim means based on the comparison result by the comparison means, and a timing change of the reset pulse generated by the reset pulse generation means based on the comparison result by the comparison means. And reset change command means for commanding.

【0043】また、請求項3の発明では、前記判定電位
と前記リング部に電荷が蓄積されていないときの基準電
位との電位差が、前記スキム手段で除去される前記一定
量の電荷に対応した電圧よりも大きい。
Further, in the invention of claim 3, the potential difference between the judgment potential and the reference potential when no charge is accumulated in the ring portion corresponds to the constant amount of charge removed by the skim means. Greater than voltage.

【0044】また、請求項4の発明では、前記制御手段
は、複数回の電荷蓄積を行った際の前記リング部の電位
が前記判定電位以下であった場合の前記積分部での積分
時間を、前記リング部の1回の電荷蓄積による電位変化
が前記スキム手段で除去される前記一定量の電荷に対応
した電圧以下となるように制御する。
Further, in the invention of claim 4, the control means sets the integration time in the integrating part when the potential of the ring part is equal to or less than the judgment potential when the charges are accumulated a plurality of times. , The potential change due to one-time charge accumulation in the ring portion is controlled to be equal to or lower than the voltage corresponding to the constant amount of charges removed by the skim means.

【0045】[0045]

【作用】請求項1〜2の発明によると、複数回の電荷蓄
積を行った際のリング部の電位に基づいて積分部での積
分時間が短くなるようにリセットパルスのタイミングを
制御するようにしたことにより、例えば比較的輝度が高
く1回の電荷蓄積によるリング部の電位変化量(電圧降
下量)がスキム量よりも大きい場合であっても複数回の
電荷蓄積によってリング部の電位が確実にスキム判定電
位以下となるので、このような場合でも次回からの電荷
蓄積によるリング部の電位変化量が減少することによっ
て、電荷蓄積を継続しても出力電位が飽和レベルに達す
ることがほとんどなくなる。また、スキム手段の動作制
御とリセットパルス発生手段の制御とを1つの制御手段
で行うことにより、それぞれ別の制御手段を設ける必要
がなくなるので、装置構成を簡易にすることができる。
According to the first and second aspects of the present invention, the reset pulse timing is controlled so that the integration time in the integration section is shortened based on the potential of the ring section when the charges are accumulated a plurality of times. As a result, even if the potential change amount (voltage drop amount) of the ring portion due to one charge accumulation is relatively high and the amount of change in the ring portion is larger than the skim amount, the charge of the ring portion can be surely secured by the plurality of charge accumulations. In this case, the potential change amount of the ring portion due to charge accumulation from the next time decreases, and the output potential almost never reaches the saturation level even if the charge accumulation continues. . Further, since the operation control of the skim means and the control of the reset pulse generation means are performed by one control means, it is not necessary to provide separate control means for each, so that the device configuration can be simplified.

【0046】請求項3の発明によると、判定電位と基準
電位との電位差がスキム手段で除去される一定量の電荷
に対応した電圧よりも大きいために、スキム動作時にリ
ング部の信号が消滅するのを防止することができる。
According to the third aspect of the invention, since the potential difference between the determination potential and the reference potential is larger than the voltage corresponding to a certain amount of charges removed by the skim means, the signal of the ring portion disappears during the skimming operation. Can be prevented.

【0047】請求項4の発明によると、リング部の1回
の電荷蓄積による電位変化がスキム手段で除去される一
定量の電荷に対応した電圧以下となるように制御するこ
とにより、電荷蓄積を継続したときに出力電位が飽和レ
ベルに達することを確実に防止できる。
According to the invention of claim 4, the charge accumulation is controlled by controlling the potential change due to the charge accumulation of the ring portion once to be equal to or lower than the voltage corresponding to the constant amount of charges removed by the skim means. It is possible to reliably prevent the output potential from reaching the saturation level when continued.

【0048】[0048]

【発明の実施の形態】以下、本発明を実施形態につき図
1〜図4を参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below with reference to FIGS.

【0049】図1に、本発明の一実施形態による測距装
置の構成を示す。
FIG. 1 shows the structure of a distance measuring device according to an embodiment of the present invention.

【0050】センサーアレイ11は、図7や図10に示
すようなN個のセンサーブロックからなり、各センサー
ブロックで光電変換された信号電荷は積分部12で積分
される。各積分部12には、ICGパルスで駆動される
ICGゲート部13が設けられている。
The sensor array 11 is composed of N sensor blocks as shown in FIG. 7 and FIG. 10, and the signal charges photoelectrically converted by each sensor block are integrated by the integrator 12. Each integration unit 12 is provided with an ICG gate unit 13 driven by an ICG pulse.

【0051】信号STおよびSHで駆動される蓄積部1
4はセンサーアレイ11に並行して配列されており、蓄
積部14の出力端は、電荷転送手段の第1の電荷転送部
である2N段のリニアCCD15に接続している。ま
た、リニアCCD15は、電荷転送手段の第2の電荷転
送部である2N段のリングCCD16に結合している。
これらのリニアCCD15及びリングCCD16は、各
段が、2相クロックで駆動される2相CCDで構成され
ている。なお、各段は、3相CCD、4相CCD等で構
成されてもよい。センサーアレイ11、積分部12、I
CGゲート部13、蓄積部14、リニアCCD15およ
びリングCCD16は、図9および図10で説明したの
と同様である。
Storage unit 1 driven by signals ST and SH
4 are arranged in parallel with the sensor array 11, and the output end of the storage section 14 is connected to the 2N-stage linear CCD 15 which is the first charge transfer section of the charge transfer means. Further, the linear CCD 15 is coupled to a 2N-stage ring CCD 16 which is a second charge transfer section of the charge transfer means.
Each of the linear CCD 15 and the ring CCD 16 is composed of a two-phase CCD driven by a two-phase clock. Each stage may be composed of a three-phase CCD, a four-phase CCD, or the like. Sensor array 11, integrator 12, I
The CG gate unit 13, the storage unit 14, the linear CCD 15, and the ring CCD 16 are the same as those described with reference to FIGS. 9 and 10.

【0052】リングCCD16に設けられたスキム手段
であるクリアゲート部17は、リングCCD16の対応
するCCDから一定の電荷量を抜き取る動作を行う。検
出手段である電圧バッファ回路18は、リングCCD1
6上の対応するCCDに蓄積された電荷量に応じた電圧
を発生する。比較手段であるスキム判定部19は、電圧
バッファ回路18の出力電圧をスキム判定電圧と比較
し、判定信号を出力する。
The clear gate section 17, which is a skim means provided in the ring CCD 16, carries out an operation of extracting a certain amount of charge from the corresponding CCD of the ring CCD 16. The voltage buffer circuit 18, which is the detection means, is the ring CCD 1
A voltage corresponding to the amount of charge accumulated in the corresponding CCD on 6 is generated. The skim determination unit 19 which is a comparison unit compares the output voltage of the voltage buffer circuit 18 with the skim determination voltage and outputs a determination signal.

【0053】スキム指令手段およびリセット変更指令手
段であるコントロール回路20は、シフトタイミング信
号(ST、SH)やリニアCCD15およびリングCC
D16の転送クロック信号を発生して出力するととも
に、スキム判定部19からスキム判定信号が入力され、
それに応じてクリアゲート部17の制御信号を出力した
り、ICGパルスを発生するリセットパルス発生手段で
あるリセットパルス発生回路21の制御信号を出力す
る。なお、図1において、検出手段である電圧バッファ
回路18、比較手段であるスキム判定部19、スキム指
令手段およびリセット変更指令手段であるコントロール
回路20が制御手段を構成している。
The control circuit 20, which is the skim command means and the reset change command means, uses the shift timing signals (ST, SH), the linear CCD 15 and the ring CC.
The transfer clock signal of D16 is generated and output, and the skim determination signal is input from the skim determination unit 19,
In response to this, the control signal of the clear gate unit 17 is output, or the control signal of the reset pulse generating circuit 21 which is the reset pulse generating means for generating the ICG pulse is output. In FIG. 1, the voltage buffer circuit 18 serving as a detection unit, the skim determination unit 19 serving as a comparison unit, the skim command unit, and the control circuit 20 serving as a reset change command unit constitute a control unit.

【0054】以上の構成により、本実施形態の測距装置
は、リングCCD16での本格的な信号蓄積動作に先立
って、リングCCD16の蓄積電荷量に対応する電圧バ
ッファ回路18からの電圧出力でスキム判定を行い、そ
の電位レベルが以下に述べるようなスキム動作が必要な
レベルのときに、コントロール回路20がICGゲート
13のリセットタイミングを変更して、積分部12の積
分時間をオーバーフローしないような時間に制御するよ
うに構成されている。
With the above-described structure, the range finder according to the present embodiment skips the voltage output from the voltage buffer circuit 18 corresponding to the accumulated charge amount of the ring CCD 16 before the full-scale signal accumulation operation in the ring CCD 16. When the determination is made and the potential level is a level that requires a skimming operation as described below, the control circuit 20 changes the reset timing of the ICG gate 13 so as not to overflow the integration time of the integration unit 12. Is configured to control.

【0055】図2に、本実施形態の原理図を図12に対
応して示す。
FIG. 2 shows a principle diagram of this embodiment corresponding to FIG.

【0056】本実施形態では、リングCCD16のリセ
ット後の2回の蓄積動作後のリングCCD16の出力電
圧のスキム判定結果から、積分部12のICG制御を行
うようにしている。なお、本実施形態では、リングCC
D16のリセット後の2回の蓄積動作後の出力電圧を用
いたが、スキム量やスキム判定電位の大小関係により、
3回以上の蓄積動作後の出力電圧を用いてもよい。
In this embodiment, the ICG control of the integrator 12 is performed based on the result of the skim determination of the output voltage of the ring CCD 16 after the storage operation is performed twice after the reset of the ring CCD 16. In the present embodiment, the ring CC
The output voltage after two accumulation operations after the reset of D16 was used, but due to the magnitude relationship between the skim amount and the skim determination potential,
You may use the output voltage after the accumulation operation of three times or more.

【0057】図2(a)に、比較的輝度が高い場合を示
す。この場合、リングCCD16での1回の蓄積動作に
よる電圧降下量VQ1が1回のスキム量よりも大きい。本
実施形態ではリングCCD16のリセット後の最初の1
回の蓄積動作を行った際にはスキム判断を行わず、引き
続いて2回目の蓄積動作を行わせる。すると、電圧バッ
ファ回路18の出力電位は、スキム判定電位よりも低く
なっている。そこで、クリアゲート部17によりスキム
を行ってリングCCD16の電位レベルをV1にすると
ともに、このスキム判定結果からICGパルスのリセッ
トタイミングの変更が行われる。本実施形態では、リセ
ットタイミングの変更で積分部12の積分時間が1/2
になるようにしたので、次回からのリングCCD16で
の蓄積電荷量はVQ1/2になる。
FIG. 2A shows the case where the brightness is relatively high. In this case, the voltage drop amount V Q1 due to one accumulation operation in the ring CCD 16 is larger than the one skim amount. In the present embodiment, the first 1 after the ring CCD 16 is reset.
When the second accumulation operation is performed, the skim determination is not performed, and the second accumulation operation is subsequently performed. Then, the output potential of the voltage buffer circuit 18 is lower than the skim determination potential. Therefore, the clear gate unit 17 performs skimming to set the potential level of the ring CCD 16 to V 1, and the reset timing of the ICG pulse is changed based on the skim determination result. In this embodiment, the integration time of the integration unit 12 is reduced to 1/2 by changing the reset timing.
Therefore, the accumulated charge amount in the ring CCD 16 from the next time onward becomes V Q1 / 2.

【0058】このように、本実施形態は、リングCCD
16のリセット後の2回の電荷蓄積を行った際のリング
CCD16の電位がスキム判定電位以下であった場合
に、積分部12での積分時間が1/2となるようにリセ
ットパルスのタイミングを制御したものであり、これに
よって、その後の1回での電荷蓄積量がVQ1/2に減少
し、またその後もスキム動作が行われるために、電圧バ
ッファ回路18の出力電圧は決して飽和しないレベルを
保持することができることになる。
As described above, in this embodiment, the ring CCD is used.
When the potential of the ring CCD 16 when the charge is stored twice after the reset of 16 is less than the skim determination potential, the reset pulse timing is set so that the integration time in the integration unit 12 becomes 1/2. The output voltage of the voltage buffer circuit 18 is never saturated because the charge storage amount in the subsequent one time is reduced to V Q1 / 2 and the skimming operation is performed thereafter. Will be able to hold.

【0059】図2(b)に、輝度が中程度の場合を示
す。この場合、リングCCD16での1回の蓄積動作に
よる電圧降下量VQ2が1回のスキム量よりも若干小さ
い。そして、2回目の蓄積動作により、電圧バッファ回
路18の出力電位がスキム判定電位よりも低くなる。そ
こで、クリアゲート部17によりスキムを行ってリング
CCD16の電位レベルをV2 にするとともに、このス
キム判定結果から積分部12の積分時間が1/2になる
ようにICGパルスのリセットタイミングの変更が行わ
れる。従って、次回からのリングCCD16での蓄積電
荷量はVQ2/2になる。
FIG. 2B shows a case where the brightness is medium. In this case, the voltage drop amount V Q2 by one accumulation operation in the ring CCD 16 is slightly smaller than the one skim amount. Then, by the second accumulation operation, the output potential of the voltage buffer circuit 18 becomes lower than the skim determination potential. Therefore, the clear gate unit 17 performs skimming to set the potential level of the ring CCD 16 to V 2, and the reset timing of the ICG pulse should be changed so that the integration time of the integrating unit 12 becomes 1/2 based on the skim determination result. Done. Therefore, the accumulated charge amount in the ring CCD 16 from the next time onward becomes V Q2 / 2.

【0060】この場合にも、リングCCD16のリセッ
ト後の2回の電荷蓄積を行った際のリングCCD16の
電位とスキム判定電位とを比較し、積分部12での積分
時間が1/2となるようにリセットパルスのタイミング
を制御したので、その後の1回での電荷蓄積量がVQ2
2に減少し、またその後もスキム動作が行われるため
に、電圧バッファ回路18の出力電圧は決して飽和しな
いレベルを保持することができることになる。
Also in this case, the potential of the ring CCD 16 when the charge is stored twice after the reset of the ring CCD 16 is compared with the skim determination potential, and the integration time in the integration unit 12 becomes 1/2. Since the timing of the reset pulse is controlled as described above, the charge accumulation amount in one subsequent time is V Q2 /
The output voltage of the voltage buffer circuit 18 can be maintained at a level at which the output voltage of the voltage buffer circuit 18 is never saturated because the output voltage of the voltage buffer circuit 18 is reduced to 2 and the skimming operation is performed thereafter.

【0061】図2(c)に、比較的輝度が低い場合を示
す。この場合、リングCCD16での1回の蓄積動作に
よる電圧降下量VQ3が1回のスキム量よりもかなり小さ
い。そして、2回目の蓄積動作によっても、電圧バッフ
ァ回路18の出力電位がスキム判定電位よりも高いまま
であり、3回目の蓄積動作によって電圧バッファ回路1
8の出力電位がスキム判定電位よりも低くなる。そこ
で、3回目の蓄積動作後にクリアゲート部17でスキム
を行ってリングCCD16の電位レベルをV3 にする。
このとき、ICGパルスのリセットタイミングは変更さ
れない。従って、次回からのリングCCD16での蓄積
電荷量はVQ3のままである。
FIG. 2C shows a case where the brightness is relatively low. In this case, the voltage drop amount V Q3 by the one-time accumulation operation in the ring CCD 16 is considerably smaller than the one-time skim amount. The output potential of the voltage buffer circuit 18 remains higher than the skim determination potential even by the second accumulation operation, and the voltage buffer circuit 1 is generated by the third accumulation operation.
The output potential of 8 becomes lower than the skim determination potential. Therefore, after the third accumulation operation, the clear gate unit 17 performs skimming to set the potential level of the ring CCD 16 to V 3 .
At this time, the reset timing of the ICG pulse is not changed. Therefore, the accumulated charge amount in the ring CCD 16 from the next time remains V Q3 .

【0062】この場合、リングCCD16のリセット後
の2回の電荷蓄積を行った際のリングCCD16の電位
とスキム判定電位とを比較し、積分部12での積分時間
が変わらないようにリセットパルスのタイミングを制御
したので、その後の1回での電荷蓄積量はVQ3のままで
変わらない。しかし、比較的輝度が低く1回の蓄積動作
による電圧降下量VQ3が1回のスキム量よりもかなり小
さく、また、その後もスキム動作が行われるために、電
圧バッファ回路18の出力電圧は決して飽和しないレベ
ルを保持することができることになる。
In this case, the potential of the ring CCD 16 when the charge is stored twice after the reset of the ring CCD 16 and the skim determination potential are compared, and the reset pulse of the reset pulse is changed so that the integration time in the integration unit 12 does not change. Since the timing is controlled, the charge storage amount in the subsequent one time remains V Q3 and remains unchanged. However, the output voltage of the voltage buffer circuit 18 is never because the brightness is relatively low and the voltage drop amount V Q3 by one accumulation operation is considerably smaller than the one skimming operation and the skimming operation is performed thereafter. It will be possible to maintain a level that does not saturate.

【0063】次に、図3を参照して、本実施形態の測距
装置の動作タイミングを説明する。
Next, the operation timing of the distance measuring apparatus of this embodiment will be described with reference to FIG.

【0064】図3(a)は、積分部12での積分時間が
最大の場合のタイミングチャートである。信号IRED
は、投光手段である赤外発光ダイオード(IRED)の
オンとオフを示しており、ハイレベルがオン状態であ
る。ICGパルスは、ICGゲート13のリセットタイ
ミングを制御する信号であり、ハイレベルとなることで
積分部12から電荷を抜き取る。STパルスは、蓄積部
14へのシフトパルスであり、ハイレベルとなることで
電荷を積分部12から蓄積部14へシフトする。SHパ
ルスは、リニアCCD15へのシフトパルスであり、ハ
イレベルとなることで電荷を蓄積部14からリニアCC
D15にシフトする。
FIG. 3A is a timing chart when the integration time in the integration unit 12 is maximum. Signal IRED
Shows ON and OFF of an infrared light emitting diode (IRED) which is a light projecting means, and a high level is an ON state. The ICG pulse is a signal for controlling the reset timing of the ICG gate 13, and when it is at a high level, the charge is extracted from the integrating unit 12. The ST pulse is a shift pulse to the storage unit 14, and when the ST pulse becomes high level, the electric charge is shifted from the integration unit 12 to the storage unit 14. The SH pulse is a shift pulse to the linear CCD 15, and when the SH pulse is at a high level, the charge is transferred from the accumulator 14 to the linear CC.
Shift to D15.

【0065】まず、信号IREDがオフになってから間
もなくICGパルスaによってICGゲート13がリセ
ットされる。この後、期間T1 後に信号IREDがオン
になる直前のSTパルスbによって、IREDがオフの
期間に対応した信号電荷(外光成分)が積分部12から
蓄積部14へシフトされ、さらに信号IREDがオフに
なる直前のSHパルスcによって蓄積部14からリニア
CCD15にシフトされる。
First, shortly after the signal IRED is turned off, the ICG gate 13 is reset by the ICG pulse a. Thereafter, the ST pulse b immediately before the signal IRED turns on after the period T 1 shifts the signal charge (external light component) corresponding to the period when the IRED is off from the integrating unit 12 to the accumulating unit 14, and further the signal IRED. Is shifted from the storage unit 14 to the linear CCD 15 by the SH pulse c immediately before turning off.

【0066】次に、信号IREDがオンになってから間
もなくICGパルスdによってICGゲート13がリセ
ットされる。この後、期間T1 後に信号IREDがオフ
になる直前のSTパルスeによって、IREDがオンの
期間に対応した信号電荷(外光+信号成分)が積分部1
2から蓄積部14へシフトされ、さらに信号IREDが
オフになった直後のSHパルスfによって蓄積部14か
らリニアCCD15にシフトされる。
Then, shortly after the signal IRED is turned on, the ICG pulse d resets the ICG gate 13. After that, the signal charge (external light + signal component) corresponding to the period in which the IRED is on is generated by the ST pulse e immediately before the signal IRED is turned off after the period T 1 and the integrating unit 1
2 is shifted to the storage unit 14, and further, the SH pulse f immediately after the signal IRED is turned off is shifted from the storage unit 14 to the linear CCD 15.

【0067】図3(b)は、積分部12での積分時間を
図3(a)の半分とした場合のタイミングチャートであ
る。この場合、ICGリセットパルス以外のSTパルス
およびSHパルスのタイミングは図3(a)と同じであ
り、ICGリセットパルスは、信号IREDのオンおよ
びオフの期間のそれぞれのほぼ中間時刻にハイレベルと
なることによって、積分部12での積分時間が図3
(a)の1/2になるようにしている。
FIG. 3B is a timing chart when the integration time in the integration unit 12 is half that of FIG. 3A. In this case, the timings of the ST pulse and the SH pulse other than the ICG reset pulse are the same as those in FIG. 3A, and the ICG reset pulse becomes the high level at almost intermediate times between the ON and OFF periods of the signal IRED. As a result, the integration time in the integration unit 12 is as shown in FIG.
It is set to be 1/2 of (a).

【0068】まず、信号IREDのオフ期間の1/2が
経過してから間もなくICGパルスaによってICGゲ
ート13がリセットされる。この後、期間T1 /2後に
信号IREDがオンになる直前のSTパルスbによっ
て、IREDがオフの期間に対応した信号電荷(外光成
分)が積分部12から蓄積部14へシフトされ、さらに
信号IREDがオフになる直前のSHパルスcによって
蓄積部14からリニアCCD15にシフトされる。
First, the ICG gate 13 is reset by the ICG pulse a shortly after 1/2 of the off period of the signal IRED has elapsed. After that, the signal charge (external light component) corresponding to the period when the IRED is off is shifted from the integrating unit 12 to the accumulating unit 14 by the ST pulse b immediately before the signal IRED turns on after the period T 1/2. The SH pulse c immediately before the signal IRED is turned off causes the storage section 14 to shift to the linear CCD 15.

【0069】次に、信号IREDのオン期間の1/2が
経過してから間もなくICGパルスdによってICGゲ
ート13がリセットされる。この後、期間T1 /2後に
信号IREDがオフになる直前のSTパルスeによっ
て、IREDがオンの期間に対応した信号電荷(外光+
信号成分)が積分部12から蓄積部14へシフトされ、
さらに信号IREDがオフになった直後のSHパルスf
によって蓄積部14からリニアCCD15にシフトされ
る。
Next, the ICG gate 13 is reset by the ICG pulse d shortly after 1/2 of the ON period of the signal IRED has elapsed. After this, by the ST pulse e immediately before the signal IRED is turned off after the period T 1/2, the signal charge (external light +
Signal component) is shifted from the integration unit 12 to the storage unit 14,
Further, the SH pulse f immediately after the signal IRED is turned off
Is shifted from the storage unit 14 to the linear CCD 15.

【0070】このように、本実施形態では、ICGパル
スのタイミングを制御することで、積分部12での積分
時間を制御し、1回の電荷蓄積によるリングCCD16
の電位変化量を調節している。
As described above, in this embodiment, the integration time in the integration unit 12 is controlled by controlling the timing of the ICG pulse, and the ring CCD 16 by charge accumulation once is performed.
It adjusts the amount of potential change.

【0071】次に、本実施形態の測距装置の動作を図4
のフローチャートに基づいて説明する。
Next, the operation of the distance measuring apparatus of this embodiment will be described with reference to FIG.
A description will be given based on the flowchart.

【0072】まず、コントロール回路20にスタート信
号STARTが印加されると(ステップS1)、コント
ロール回路20はICGゲート部13へのリセットパル
ス発生回路21を制御し、図3(a)のタイミングでI
CGパルス、STパルスおよびSHパルスを発生させて
積分部12の積分時間をT1 に設定する(ステップS
2)。
First, when the start signal START is applied to the control circuit 20 (step S1), the control circuit 20 controls the reset pulse generation circuit 21 to the ICG gate unit 13, and the I pulse is generated at the timing of FIG.
A CG pulse, an ST pulse and an SH pulse are generated to set the integration time of the integrator 12 to T 1 (step S
2).

【0073】次に、リングCCD16でリセット後の1
回目のリング転送を行わせ(ステップS3)、引き続い
て2回目のリング転送を行わせる(ステップS4)。そ
して、2回目のリング転送が終了した時点での電圧バッ
ファ回路18の出力電圧がスキム判定電圧よりも大きい
か否か(出力電位がスキム判定電位よりも低いか否か)
を判断し(ステップS5)、出力電圧がスキム判定電圧
よりも大きいときにはコントロール回路20はリセット
パルス発生回路21を制御し、図3(b)のタイミング
でICGパルス、STパルスおよびSHパルスを発生さ
せて積分部12の積分時間をT1 /2に設定して(ステ
ップS6)、リングCCD16での蓄積動作を継続する
(ステップS7)。
Next, the ring CCD 16 is reset to 1
The second ring transfer is performed (step S3), and then the second ring transfer is performed (step S4). Whether the output voltage of the voltage buffer circuit 18 at the time when the second ring transfer is completed is higher than the skim determination voltage (whether the output potential is lower than the skim determination potential).
(Step S5), and when the output voltage is larger than the skim determination voltage, the control circuit 20 controls the reset pulse generation circuit 21 to generate the ICG pulse, ST pulse and SH pulse at the timing of FIG. 3 (b). Then, the integration time of the integration unit 12 is set to T 1/2 (step S6), and the accumulation operation in the ring CCD 16 is continued (step S7).

【0074】また、出力電圧がスキム判定電圧よりも小
さいときにはICGパルス、STパルスおよびSHパル
スのタイミング変更を行わず、リングCCD16での蓄
積動作を継続する(ステップS7)。
When the output voltage is smaller than the skim determination voltage, the timing of the ICG pulse, ST pulse and SH pulse is not changed and the accumulation operation in the ring CCD 16 is continued (step S7).

【0075】以上説明したように、本実施形態では、2
回の電荷蓄積を行った際のリングCCD16の電位に基
づいて積分部12での積分時間が1/2になるようにI
CGリセットパルスのタイミングを制御するようにした
ことにより、比較的輝度が高く1回の電荷蓄積によるリ
ングCCD16の電位変化量がスキム量よりも大きい場
合であっても2回の電荷蓄積によってリングCCD16
の電位が確実にスキム判定電位以下となるので、このよ
うな場合でも次回からの電荷蓄積によるリングCCD1
6の電位変化量が1/2に減少することによって、電荷
蓄積を継続しても出力電位が飽和レベルに達することが
ほとんどなくなる。特に、本実施形態では、リングCC
D16の1回の電荷蓄積による電位変化(VQ1/2、V
Q2/2)がクリアゲート部17で除去されるスキム量の
電荷に対応した電圧以下となるように制御することによ
り、電荷蓄積を継続したときに出力電位が飽和レベルに
達することを確実に防止することができる。
As described above, in this embodiment, 2
Based on the potential of the ring CCD 16 when the charge is accumulated twice, the integration time in the integration unit 12 is halved I
By controlling the timing of the CG reset pulse, even if the amount of change in the potential of the ring CCD 16 due to one charge accumulation is relatively high and the amount of change in the potential of the ring CCD 16 is larger than the skim amount, the ring CCD 16 is charged twice.
Since the potential of the ring CCD 1 is certainly lower than the skim determination potential, even in such a case, the ring CCD 1 by the charge accumulation from the next time
Since the potential change amount of 6 is reduced to 1/2, the output potential hardly reaches the saturation level even if the charge accumulation is continued. Particularly, in this embodiment, the ring CC
Electric potential change (V Q1 / 2, V
By controlling Q2 / 2) so that it is below the voltage corresponding to the amount of skim removed by the clear gate section 17, it is possible to prevent the output potential from reaching the saturation level when the charge accumulation is continued. can do.

【0076】また、本実施形態では、スキム手段である
クリアゲート部17の動作制御とリセットパルス発生回
路21の制御とを1つの制御手段で行うことにより、ス
キム手段とリセットパルス発生手段とにそれぞれ別の制
御手段を設ける必要がなくなるので、装置構成を簡易に
することができる。
Further, in the present embodiment, the operation control of the clear gate section 17 which is the skim means and the control of the reset pulse generation circuit 21 are performed by one control means, so that the skim means and the reset pulse generation means respectively. Since it is not necessary to provide another control means, the device configuration can be simplified.

【0077】また、本実施形態では、スキム判定電位と
基準電位との電位差がクリアゲート部17で除去される
スキム量の電荷に対応した電圧よりも大きいために、ス
キム動作時にリングCCD16の信号が消滅するのを防
止することができる。
Further, in the present embodiment, since the potential difference between the skim determination potential and the reference potential is larger than the voltage corresponding to the amount of skim removed by the clear gate section 17, the signal of the ring CCD 16 is generated during the skim operation. It can be prevented from disappearing.

【0078】[0078]

【発明の効果】本発明によれば、比較的輝度が高い場合
でも電荷蓄積によるリング部の電位変化量を確実にスキ
ム量よりも小さくすることができ、電荷蓄積を継続して
も出力電位が飽和レベルに達することがほとんどなくな
る。従って、正確な測距を行うことが可能になる。
According to the present invention, even when the brightness is relatively high, the potential change amount of the ring portion due to the charge accumulation can be surely made smaller than the skim amount, and the output potential is maintained even if the charge accumulation is continued. Almost no saturation level is reached. Therefore, it becomes possible to perform accurate distance measurement.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態による測距装置の概略図で
ある。
FIG. 1 is a schematic diagram of a distance measuring device according to an embodiment of the present invention.

【図2】本発明の一実施形態の動作原理を説明するため
の図である。
FIG. 2 is a diagram for explaining the operation principle of the embodiment of the present invention.

【図3】図1の装置において、センサーアレイからリニ
アCCDへ電荷を転送する時の各部の動作タイミングを
示すタイミングチャートである。
FIG. 3 is a timing chart showing operation timings of respective parts when charges are transferred from the sensor array to the linear CCD in the device of FIG.

【図4】本発明の一実施形態の動作を説明するためのフ
ローチャートである。
FIG. 4 is a flowchart for explaining the operation of the embodiment of the present invention.

【図5】従来の測距装置の測定の原理を示す概略図であ
る。
FIG. 5 is a schematic diagram showing a measurement principle of a conventional distance measuring device.

【図6】図5の装置の信号処理回路を示す回路図であ
る。
6 is a circuit diagram showing a signal processing circuit of the device of FIG.

【図7】従来の別の測距装置の要部を示す概略図であ
る。
FIG. 7 is a schematic view showing a main part of another conventional distance measuring device.

【図8】図7の装置の動作タイミングを示すタイミング
チャートである。
8 is a timing chart showing the operation timing of the device of FIG.

【図9】従来の更に別の測距装置の要部を示す概略図で
ある。
FIG. 9 is a schematic view showing a main part of still another conventional distance measuring device.

【図10】図9の装置を改良した装置の要部を示す概略
図である。
FIG. 10 is a schematic view showing a main part of an apparatus obtained by improving the apparatus of FIG.

【図11】図10の装置の動作タイミングを示すタイミ
ングチャートである。
11 is a timing chart showing the operation timing of the device of FIG.

【図12】従来のスキム判定電位とスキム量との関係を
説明するための図である。
FIG. 12 is a diagram for explaining a relationship between a conventional skim determination potential and a skim amount.

【符号の説明】[Explanation of symbols]

11 センサーアレイ 12 積分部 13 ICGゲート部 14 蓄積部 15 リニアCCD 16 リングCCD 17 クリアゲート部 18 電圧バッファ回路 19 スキム判定部 20 コントロール回路 21 リセットパルス発生回路 11 sensor array 12 Integrator 13 ICG gate section 14 Storage 15 linear CCD 16 ring CCD 17 Clear gate 18 Voltage buffer circuit 19 skim judgment section 20 Control circuit 21 Reset pulse generation circuit

フロントページの続き (56)参考文献 特開 昭61−48199(JP,A) 特開 昭54−121689(JP,A) 特開 昭60−105270(JP,A) 特開 平4−330852(JP,A) 特開 平7−146138(JP,A) 特開 平7−146139(JP,A) 特開 平8−233571(JP,A) 特開 平8−320223(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01C 3/00 - 3/32 G01B 11/00 - 11/30 102 G02B 7/28 - 7/40 G03B 13/32 - 13/36 Continuation of the front page (56) Reference JP-A-61-48199 (JP, A) JP-A-54-121689 (JP, A) JP-A-60-105270 (JP, A) JP-A-4-330852 (JP , A) JP-A-7-146138 (JP, A) JP-A-7-146139 (JP, A) JP-A-8-233571 (JP, A) JP-A-8-320223 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) G01C 3/00-3/32 G01B 11/00-11/30 102 G02B 7 /28-7/40 G03B 13/32-13/36

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 距離を測定したい測定対象にスポット投
光し、その反射光を受光して三角測距を行う測距装置で
あって、 前記測定対象に投光するための投光手段と、前記測定対
象からの反射光を受光して光電変換する複数のセンサー
が配列されたセンサーアレイと、前記センサーアレイの
各センサーからの出力電荷を積分する積分手段と、前記
積分手段から電荷を抜き取るためのゲート手段と、前記
ゲート手段にリセットパルスを供給するリセットパルス
発生手段と、少なくとも一部がリング状に結合され、電
荷を順次転送するリング部を有し前記積分手段で積分さ
れた電荷を転送する電荷転送手段と、前記リング部で転
送されている電荷から一定量の電荷を除去するスキム手
段と、を備える測距装置において、 1回の蓄積動作を行った際の前記リング部の電位では判
定せず、予め定められた複数回目以降の電荷蓄積の際に
前記リング部の電位が所定の判定電位以下となった場合
に、前記複数回目以降の電荷蓄積の際に毎回前記スキム
手段を動作させるとともに、前記センサーアレイにおい
て第1の期間に電荷蓄積を行うことにより得られる前記
センサーアレイの各センサーからの第1の出力電荷を前
記リング部で順次転送させ、前記センサーアレイにおい
て前記第1の期間終了後の第2の期間に電荷蓄積を行う
ことにより得られる前記センサーアレイの各センサーか
らの第2の出力電荷を、前記リング部で前記第1の出力
電荷と加算するようにして、1回の蓄積動作を行った際
の前記リング部の電位では判定せず、予め定められた複
数回目の電荷蓄積の際に前記リング部の電位が所定の判
定電位以下となった場合に、前記予め定められた複数回
目の電荷蓄積の際にのみ前記積分部での積分時間が短く
なるように前記リセットパルス発生手段で発生するリセ
ットパルスのタイミングを制御する制御手段を更に備え
ることを特徴とする測距装置。
1. A distance measuring device for projecting a spot onto a measuring object whose distance is to be measured, and receiving reflected light thereof to perform a trigonometric distance measurement, and a light projecting means for projecting light onto the measuring object. A sensor array in which a plurality of sensors that receive reflected light from the measurement object and photoelectrically convert the array is arranged, an integration unit that integrates the output charge from each sensor of the sensor array, and to extract the charge from the integration unit. Gate means, reset pulse generating means for supplying a reset pulse to the gate means, and a ring portion at least a part of which is coupled in a ring shape and sequentially transfers charges, and transfers the charges integrated by the integrating means. In a distance measuring device including a charge transfer unit that performs a charge transfer and a skim unit that removes a fixed amount of charge from the charge transferred by the ring unit. Not determined by the potential of the ring portion, when the potential of the ring portion is equal to or less than a predetermined determination potential during the charge accumulation for a predetermined number of times or more, when the charge accumulation for the plurality of times or more While operating the skim means every time, the first output charge from each sensor of the sensor array obtained by accumulating charges in the first period in the sensor array is sequentially transferred in the ring portion, The second output charge from each sensor of the sensor array obtained by accumulating charges in the second period after the end of the first period in the array is added to the first output charge in the ring portion. Thus, the potential of the ring portion is not judged by the potential of the ring portion when one accumulation operation is performed, and the potential of the ring portion is determined by the predetermined multiple times of charge accumulation. The timing of the reset pulse generated by the reset pulse generating means is set so that the integration time in the integration unit is shortened only when the charge is accumulated for a predetermined number of times when the potential is equal to or lower than a predetermined determination potential. A distance measuring device further comprising control means for controlling.
【請求項2】 前記制御手段が、前記リング部の電位を
検出する検出手段と、前記検出手段で検出された前記リ
ング部の電位と前記判定電位とを比較する比較手段と、
前記比較手段での比較結果に基づき前記スキム手段へ動
作指令を出力するスキム指令手段と、前記比較手段での
比較結果に基づき前記リセットパルス発生手段で発生す
るリセットパルスのタイミングの変更を指令するリセッ
ト変更指令手段とを備えることを特徴とする請求項1に
記載の測距装置。
2. The control means includes a detection means for detecting the potential of the ring portion, and a comparison means for comparing the potential of the ring portion detected by the detection means with the determination potential.
A skim command means for outputting an operation command to the skim means on the basis of the comparison result by the comparison means, and a reset for instructing a change in the timing of the reset pulse generated by the reset pulse generation means on the basis of the comparison result by the comparison means. The distance measuring device according to claim 1, further comprising a change commanding unit.
【請求項3】 前記判定電位と前記リング部に電荷が蓄
積されていないときの基準電位との電位差が、前記スキ
ム手段で除去される前記一定量の電荷に対応した電圧よ
りも大きいことを特徴とする請求項1または2に記載の
測距装置。
3. A potential difference between the determination potential and a reference potential when no charge is accumulated in the ring portion is larger than a voltage corresponding to the certain amount of charge removed by the skim means. The distance measuring device according to claim 1 or 2.
【請求項4】 前記制御手段は、複数回の電荷蓄積を行
った際の前記リング部の電位が前記判定電位以下であっ
た場合の前記積分部での積分時間を、前記リング部の1
回の電荷蓄積による電位変化が前記スキム手段で除去さ
れる前記一定量の電荷に対応した電圧以下となるように
制御することを特徴とする請求項1〜3のいずれか1項
に記載の測距装置。
4. The control unit sets an integration time in the integration unit when the potential of the ring unit is equal to or less than the determination potential when the charge is accumulated a plurality of times to 1 of the ring unit.
The control according to any one of claims 1 to 3, wherein the change in potential due to charge accumulation is controlled to be equal to or lower than a voltage corresponding to the constant amount of charges removed by the skim means. Distance device.
JP19359595A 1995-02-28 1995-07-28 Distance measuring device Expired - Fee Related JP3507207B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP19359595A JP3507207B2 (en) 1995-07-28 1995-07-28 Distance measuring device
US08/606,844 US5808726A (en) 1995-02-28 1996-02-26 Distance measurement apparatus
EP96301325A EP0730167B1 (en) 1995-02-28 1996-02-27 Distance measurement apparatus
DE69629407T DE69629407T2 (en) 1995-02-28 1996-02-27 Distance measuring Equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19359595A JP3507207B2 (en) 1995-07-28 1995-07-28 Distance measuring device

Publications (2)

Publication Number Publication Date
JPH0942955A JPH0942955A (en) 1997-02-14
JP3507207B2 true JP3507207B2 (en) 2004-03-15

Family

ID=16310577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19359595A Expired - Fee Related JP3507207B2 (en) 1995-02-28 1995-07-28 Distance measuring device

Country Status (1)

Country Link
JP (1) JP3507207B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4026911B2 (en) * 1998-01-29 2007-12-26 キヤノン株式会社 Signal generating device, distance measuring device, and optical instrument
US6044368A (en) 1998-04-30 2000-03-28 Genesys Telecommunications Laboratories, Inc. Method and apparatus for multiple agent commitment tracking and notification

Also Published As

Publication number Publication date
JPH0942955A (en) 1997-02-14

Similar Documents

Publication Publication Date Title
JP4235729B2 (en) Distance image sensor
Elkhalili et al. A 4/spl times/64 pixel CMOS image sensor for 3-D measurement applications
US20020012058A1 (en) Photosensitive device
US5808726A (en) Distance measurement apparatus
JP3471957B2 (en) Distance measuring device
JPH0154908B2 (en)
JP3507207B2 (en) Distance measuring device
US5323222A (en) Distance-measuring device for use with camera
JPH06313840A (en) Photometric device and photometric method
JP2563370B2 (en) Photoelectric conversion device for focus detection
JPH08320223A (en) Distance measuring device
JPH09229620A (en) Range finding device
JP4428831B2 (en) 3D image detection device
JPS6117387B2 (en)
JPH08304540A (en) Sensor for system for detecting image and distance
JPH06273230A (en) Photo detector
JPH0954240A (en) Ranging device
JP3023213B2 (en) Distance measuring device
JPH0522843B2 (en)
JPH09222553A (en) Range-finding device
JP2753704B2 (en) Image sensor output device
JP2668535B2 (en) Image sensor charge storage time controller
JPH0671318B2 (en) Focus control device
JPH0193966A (en) Image sensor
JPS6267973A (en) Automatic focusing device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20031216

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20031218

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20091226

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20091226

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees