JP3487124B2 - 高周波回路 - Google Patents
高周波回路Info
- Publication number
- JP3487124B2 JP3487124B2 JP07346697A JP7346697A JP3487124B2 JP 3487124 B2 JP3487124 B2 JP 3487124B2 JP 07346697 A JP07346697 A JP 07346697A JP 7346697 A JP7346697 A JP 7346697A JP 3487124 B2 JP3487124 B2 JP 3487124B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- amplifier
- mixer
- frequency circuit
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
- H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ＵＨＦ、マイク
ロ波、ミリ波等の高周波帯の信号を増幅あるいは周波数
変換する機能を備えた高周波回路に関する。
ロ波、ミリ波等の高周波帯の信号を増幅あるいは周波数
変換する機能を備えた高周波回路に関する。
【０００２】
【従来の技術】図１５は、例えば電子情報通信学会マイ
クロ波研究会資料ＭＷ９６−７２，ＰＰ.２７−３３，
１９９６年に示された多段の増幅器およびミクサからな
る従来の高周波回路を示すブロック図である。図におい
て、１は入力端子（ＩＮ）、２は出力端子（ＯＵＴ）、
３は高周波信号の入力端子（ＲＦ ＩＮ）、４は局発信
号の入力端子（ＬＯ ＩＮ）、５は中間周波数信号の出
力端子（ＩＦ ＯＵＴ）、１４ａ，１４ｂはシリコン接
合形バイポーラトランジスタ（以下、「ＢＪＴ」とい
う。）からなるＢＪＴ増幅器、１５はシリコンＢＪＴを
用いたミクサ、２０は２段のＢＪＴ増幅器１４ａ，１４
ｂおよびミクサ１５が集積されているシリコン半導体チ
ップである。
クロ波研究会資料ＭＷ９６−７２，ＰＰ.２７−３３，
１９９６年に示された多段の増幅器およびミクサからな
る従来の高周波回路を示すブロック図である。図におい
て、１は入力端子（ＩＮ）、２は出力端子（ＯＵＴ）、
３は高周波信号の入力端子（ＲＦ ＩＮ）、４は局発信
号の入力端子（ＬＯ ＩＮ）、５は中間周波数信号の出
力端子（ＩＦ ＯＵＴ）、１４ａ，１４ｂはシリコン接
合形バイポーラトランジスタ（以下、「ＢＪＴ」とい
う。）からなるＢＪＴ増幅器、１５はシリコンＢＪＴを
用いたミクサ、２０は２段のＢＪＴ増幅器１４ａ，１４
ｂおよびミクサ１５が集積されているシリコン半導体チ
ップである。
【０００３】次に動作について説明する。アンテナ等で
受信された高周波信号は入力端子１に入力され、ＢＪＴ
増幅器１４ａで増幅され、さらに、ＢＪＴ増幅器１４ｂ
で増幅された後に、出力端子２から出力される。出力端
子２から増幅されて出力された高周波信号は、高周波信
号の入力端子（ＲＦ ＩＮ）３を経て、ミクサ１５に入
力する。ミクサ１５には局発信号が局発信号の入力端子
（ＬＯ ＩＮ）４を経由して供給されており、ミクサ１
５において両者の信号の差周波数成分を持つ中間周波数
信号が発生し、中間周波数信号の出力端子（ＩＦ ＯＵ
Ｔ）５から出力される。
受信された高周波信号は入力端子１に入力され、ＢＪＴ
増幅器１４ａで増幅され、さらに、ＢＪＴ増幅器１４ｂ
で増幅された後に、出力端子２から出力される。出力端
子２から増幅されて出力された高周波信号は、高周波信
号の入力端子（ＲＦ ＩＮ）３を経て、ミクサ１５に入
力する。ミクサ１５には局発信号が局発信号の入力端子
（ＬＯ ＩＮ）４を経由して供給されており、ミクサ１
５において両者の信号の差周波数成分を持つ中間周波数
信号が発生し、中間周波数信号の出力端子（ＩＦ ＯＵ
Ｔ）５から出力される。
【０００４】このように、複数段の低雑音増幅器をすべ
て同一種類のシリコンＢＪＴ増幅器１４ａ，１４ｂによ
り構成すると、雑音指数（ＮＦ）および利得は良好なも
のの、相互変調ひずみ等のひずみが大きく、低ひずみ特
性が要求される例えば移動体通信受信系等には適さない
という課題がある。一方、同じシリコンプロセスを用い
て作成したＭＯＳ形等の電界効果トランジスタ（以下、
「ＦＥＴ」という。）はひずみ特性がよいものの、雑音
指数（ＮＦ）が高く、利得が低いため、低雑音増幅器の
用途にＢＪＴほどは適さない。また、高出力増幅器とし
てとらえた場合には、ＢＪＴは利得は高いものの、ひず
みが大きいため、低ひずみな特性が要求される線形増幅
器には適さないという問題がある。ＭＯＳＦＥＴは１段
あたりの利得が低いため同じ利得が必要な場合、段数が
増加して、消費電力が増加したり、回路寸法が大きくな
るという問題がある。なお、増幅器の詳細回路構成は、
引用文献に開示されている。
て同一種類のシリコンＢＪＴ増幅器１４ａ，１４ｂによ
り構成すると、雑音指数（ＮＦ）および利得は良好なも
のの、相互変調ひずみ等のひずみが大きく、低ひずみ特
性が要求される例えば移動体通信受信系等には適さない
という課題がある。一方、同じシリコンプロセスを用い
て作成したＭＯＳ形等の電界効果トランジスタ（以下、
「ＦＥＴ」という。）はひずみ特性がよいものの、雑音
指数（ＮＦ）が高く、利得が低いため、低雑音増幅器の
用途にＢＪＴほどは適さない。また、高出力増幅器とし
てとらえた場合には、ＢＪＴは利得は高いものの、ひず
みが大きいため、低ひずみな特性が要求される線形増幅
器には適さないという問題がある。ＭＯＳＦＥＴは１段
あたりの利得が低いため同じ利得が必要な場合、段数が
増加して、消費電力が増加したり、回路寸法が大きくな
るという問題がある。なお、増幅器の詳細回路構成は、
引用文献に開示されている。
【０００５】図１６は、電子情報通信学会マイクロ波研
究会資料ＭＷ９６−７２，ＰＰ.２７−３３，１９９６
年に示された図１５におけるミクサ１５の詳細回路を示
したものである。図において、６ａ〜６ｃは電源端子、
３１ａ，３１ｂはシリコンＢＪＴ、３４ａ〜３４ｃは抵
抗である。２台のシリコンＢＪＴ３１ａ，３１ｂは直列
に接続されており、すなわち、一方のシリコンＢＪＴ３
１ａのコレクタに他方のシリコンＢＪＴ３１ｂのエミッ
タが接続されており、高周波信号は入力端子（ＲＦ Ｉ
Ｎ）３からシリコンＢＪＴ３１ａのベースに、局発信号
は入力端子（ＬＯ ＩＮ）４からシリコンＢＪＴ３１ｂ
のベースにそれぞれ入力される。高周波信号と局発信号
の差周波数成分を持つ中間周波数信号はシリコンＢＪＴ
３１ｂのコレクタから取り出され、出力端子（ＩＦ Ｏ
ＵＴ）５から出力される。抵抗３４ａ〜３４ｃは、電源
端子６ａ〜６ｃから２台のシリコンＢＪＴ３１ａ，３１
ｂに直流電源を供給するバイアス抵抗である。ＢＪＴは
同じプロセスにより作成したＭＯＳＦＥＴに比べて、雑
音指数（ＮＦ）が低く、利得が高いという特長をもつも
のの、飽和しやすく、ひずみも高いという問題がある。
なお、高周波信号の代わりに、中間周波数信号あるいは
ベースバンド信号を入力すれば、送信ミクサとしても動
作する。
究会資料ＭＷ９６−７２，ＰＰ.２７−３３，１９９６
年に示された図１５におけるミクサ１５の詳細回路を示
したものである。図において、６ａ〜６ｃは電源端子、
３１ａ，３１ｂはシリコンＢＪＴ、３４ａ〜３４ｃは抵
抗である。２台のシリコンＢＪＴ３１ａ，３１ｂは直列
に接続されており、すなわち、一方のシリコンＢＪＴ３
１ａのコレクタに他方のシリコンＢＪＴ３１ｂのエミッ
タが接続されており、高周波信号は入力端子（ＲＦ Ｉ
Ｎ）３からシリコンＢＪＴ３１ａのベースに、局発信号
は入力端子（ＬＯ ＩＮ）４からシリコンＢＪＴ３１ｂ
のベースにそれぞれ入力される。高周波信号と局発信号
の差周波数成分を持つ中間周波数信号はシリコンＢＪＴ
３１ｂのコレクタから取り出され、出力端子（ＩＦ Ｏ
ＵＴ）５から出力される。抵抗３４ａ〜３４ｃは、電源
端子６ａ〜６ｃから２台のシリコンＢＪＴ３１ａ，３１
ｂに直流電源を供給するバイアス抵抗である。ＢＪＴは
同じプロセスにより作成したＭＯＳＦＥＴに比べて、雑
音指数（ＮＦ）が低く、利得が高いという特長をもつも
のの、飽和しやすく、ひずみも高いという問題がある。
なお、高周波信号の代わりに、中間周波数信号あるいは
ベースバンド信号を入力すれば、送信ミクサとしても動
作する。
【０００６】ＢＪＴ増幅器１４ａ，１４ｂおよび２台の
シリコンＢＪＴ３１ａ，３１ｂを用いて構成されたミク
サ１５はどちらも同じシリコン半導体プロセスを用いて
作成することができるため、図１５に示すように、１つ
のシリコン半導体チップ２０に集積することが可能であ
る。より高いミクサ局発電力が必要な場合、局発増幅器
は通常ＢＪＴ増幅器を用いて、ミクサ等と同じシリコン
半導体チップ２０に集積される。
シリコンＢＪＴ３１ａ，３１ｂを用いて構成されたミク
サ１５はどちらも同じシリコン半導体プロセスを用いて
作成することができるため、図１５に示すように、１つ
のシリコン半導体チップ２０に集積することが可能であ
る。より高いミクサ局発電力が必要な場合、局発増幅器
は通常ＢＪＴ増幅器を用いて、ミクサ等と同じシリコン
半導体チップ２０に集積される。
【０００７】
【発明が解決しようとする課題】しかし、以上のように
構成された従来の高周波回路では、複数段の増幅器をす
べて同一種類のトランジスタにより構成しているため、
例えば上述のように同一種類のＢＪＴを用いて構成され
た高周波回路を低雑音増幅器として使用する場合には、
雑音指数（ＮＦ）は良好なものの、ひずみは高く、低雑
音特性と低ひずみ特性の両者が要求される受信系には適
さないという課題がある。また、ＢＪＴを用いた高出力
増幅器の場合には、利得は高いものの、ひずみが高く、
低ひずみ特性が要求される線形増幅器には適さないとい
う課題があった。
構成された従来の高周波回路では、複数段の増幅器をす
べて同一種類のトランジスタにより構成しているため、
例えば上述のように同一種類のＢＪＴを用いて構成され
た高周波回路を低雑音増幅器として使用する場合には、
雑音指数（ＮＦ）は良好なものの、ひずみは高く、低雑
音特性と低ひずみ特性の両者が要求される受信系には適
さないという課題がある。また、ＢＪＴを用いた高出力
増幅器の場合には、利得は高いものの、ひずみが高く、
低ひずみ特性が要求される線形増幅器には適さないとい
う課題があった。
【０００８】また、ＢＪＴのみにより構成されたミクサ
からなる高周波回路は、高い変換利得が得られるもの
の、ひずみが高く、特に低ひずみ特性が要求される受信
ミクサに適さないという課題があった。また、広いダイ
ナミックレンジの必要な送信ミクサにも適さないという
課題があった。
からなる高周波回路は、高い変換利得が得られるもの
の、ひずみが高く、特に低ひずみ特性が要求される受信
ミクサに適さないという課題があった。また、広いダイ
ナミックレンジの必要な送信ミクサにも適さないという
課題があった。
【０００９】また、増幅器とミクサの両者を１チップに
集積した高周波回路は、全ての高周波半導体素子をＢＪ
Ｔとしているため、低い雑音特性と低いひずみ特性の両
立が要求される高周波回路に適さないという課題があっ
た。
集積した高周波回路は、全ての高周波半導体素子をＢＪ
Ｔとしているため、低い雑音特性と低いひずみ特性の両
立が要求される高周波回路に適さないという課題があっ
た。
【００１０】また、ＢＪＴを局発増幅器として用いる構
成のミクサは、低い局発電力で動作するものの、局発増
幅器が飽和しやすく、局発信号に雑音が付加されるた
め、ミクサの雑音が高くなるという課題があった。
成のミクサは、低い局発電力で動作するものの、局発増
幅器が飽和しやすく、局発信号に雑音が付加されるた
め、ミクサの雑音が高くなるという課題があった。
【００１１】そこで、本発明は上記のような課題を解消
するためになされたもので、低ひずみな高周波回路を得
ることのできる高周波回路を提供することを目的とす
る。
するためになされたもので、低ひずみな高周波回路を得
ることのできる高周波回路を提供することを目的とす
る。
【００１２】
【００１３】
【００１４】
【００１５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、低雑音増幅器とミクサとをシリコンＢ
ｉＣＭＯＳプロセスを用いて同一半導体チップに集積し
た高周波回路であって、上記低雑音増幅器はシリコン接
合形バイポーラトランジスタを有し、上記ミクサはシリ
コンＭＯＳ形電界トランジスタを有するものである。
めに、本発明は、低雑音増幅器とミクサとをシリコンＢ
ｉＣＭＯＳプロセスを用いて同一半導体チップに集積し
た高周波回路であって、上記低雑音増幅器はシリコン接
合形バイポーラトランジスタを有し、上記ミクサはシリ
コンＭＯＳ形電界トランジスタを有するものである。
【００１６】特に、この発明において、ミクサを一方の
ドレインに他方のソースを接続した２台のシリコンＭＯ
Ｓ形電界効果トランジスタにより構成し、一方のシリコ
ンＭＯＳ形電界効果トランジスタのゲートに局発信号
を、他方のシリコンＭＯＳ形電界効果トランジスタのゲ
ートに低雑音増幅器で増幅した高周波信号をそれぞれ印
加したものである。
ドレインに他方のソースを接続した２台のシリコンＭＯ
Ｓ形電界効果トランジスタにより構成し、一方のシリコ
ンＭＯＳ形電界効果トランジスタのゲートに局発信号
を、他方のシリコンＭＯＳ形電界効果トランジスタのゲ
ートに低雑音増幅器で増幅した高周波信号をそれぞれ印
加したものである。
【００１７】また、この発明において、ミクサをシリコ
ンデュアルゲートＭＯＳ形電界効果トランジスタにより
構成し、一方のゲートに局発信号を、他方のゲートに低
雑音増幅器で増幅した高周波信号をそれぞれ印加したも
のである。
ンデュアルゲートＭＯＳ形電界効果トランジスタにより
構成し、一方のゲートに局発信号を、他方のゲートに低
雑音増幅器で増幅した高周波信号をそれぞれ印加したも
のである。
【００１８】また、これらの発明において、低雑音増幅
器は、少なくとも初段の増幅器をシリコン接合形バイポ
ーラトランジスタを有するＢＪＴ増幅器とし、かつ、少
なくとも最終段の増幅器をシリコンＭＯＳ形電界効果ト
ランジスタを有するＦＥＴ増幅器とし、これらをシリコ
ンＢｉＣＭＯＳプロセスを用いて同一のシリコン半導体
チップ上に搭載したものである。
器は、少なくとも初段の増幅器をシリコン接合形バイポ
ーラトランジスタを有するＢＪＴ増幅器とし、かつ、少
なくとも最終段の増幅器をシリコンＭＯＳ形電界効果ト
ランジスタを有するＦＥＴ増幅器とし、これらをシリコ
ンＢｉＣＭＯＳプロセスを用いて同一のシリコン半導体
チップ上に搭載したものである。
【００１９】また、次の発明では、ミクサを直列に接続
した２台の電界効果トランジスタにより構成し、一方の
電界効果トランジスタのゲートに局発信号を、他方の電
界効果トランジスタのゲートに周波数変換される信号を
それぞれ印加する高周波回路であって、上記局発信号が
印加される電界効果トランジスタのゲート幅を、上記周
波数変換される信号が印加される電界効果トランジスタ
のゲート幅に比べて狭くしたものである。
した２台の電界効果トランジスタにより構成し、一方の
電界効果トランジスタのゲートに局発信号を、他方の電
界効果トランジスタのゲートに周波数変換される信号を
それぞれ印加する高周波回路であって、上記局発信号が
印加される電界効果トランジスタのゲート幅を、上記周
波数変換される信号が印加される電界効果トランジスタ
のゲート幅に比べて狭くしたものである。
【００２０】 また、次の発明では、ミクサを、１つの
接合形バイポーラトランジスタと電界効果トランジスタ
を直列に接続して構成し、上記接合形バイポーラトラン
ジスタのベースに局発信号を、上記電界効果トランジス
タのゲートに周波数変換される信号をそれぞれ印加した
ものである。
接合形バイポーラトランジスタと電界効果トランジスタ
を直列に接続して構成し、上記接合形バイポーラトラン
ジスタのベースに局発信号を、上記電界効果トランジス
タのゲートに周波数変換される信号をそれぞれ印加した
ものである。
【００２１】また、これらの発明において、接合形バイ
ポーラトランジスタをシリコン接合形バイポーラトラン
ジスタとし、電界効果トランジスタをシリコンＭＯＳ形
電界効果トランジスタとし、これらをシリコンＢｉＣＭ
ＯＳプロセスを用いて同一のシリコン半導体チップ上に
搭載したものである。
ポーラトランジスタをシリコン接合形バイポーラトラン
ジスタとし、電界効果トランジスタをシリコンＭＯＳ形
電界効果トランジスタとし、これらをシリコンＢｉＣＭ
ＯＳプロセスを用いて同一のシリコン半導体チップ上に
搭載したものである。
【００２２】また、この発明において、さらに、少なく
とも初段の増幅器をシリコン接合形バイポーラトランジ
スタを有するＢＪＴ増幅器とし、かつ、少なくとも最終
段の増幅器をシリコンＭＯＳ形電界効果トランジスタを
有するＦＥＴ増幅器とした低雑音増幅器を備え、その低
雑音増幅器とミクサとをシリコンＢｉＣＭＯＳプロセス
を用いて同一半導体チップ上に構成したものである。
とも初段の増幅器をシリコン接合形バイポーラトランジ
スタを有するＢＪＴ増幅器とし、かつ、少なくとも最終
段の増幅器をシリコンＭＯＳ形電界効果トランジスタを
有するＦＥＴ増幅器とした低雑音増幅器を備え、その低
雑音増幅器とミクサとをシリコンＢｉＣＭＯＳプロセス
を用いて同一半導体チップ上に構成したものである。
【００２３】 また、次の発明では、シリコンＭＯＳＦ
ＥＴを有する局発増幅器と、接合形バイポーラトランジ
スタを有するミクサとを備え、両者をシリコンＢｉＣＭ
ＯＳプロセスを用いて同一半導体チップ上に構成したも
のである。
ＥＴを有する局発増幅器と、接合形バイポーラトランジ
スタを有するミクサとを備え、両者をシリコンＢｉＣＭ
ＯＳプロセスを用いて同一半導体チップ上に構成したも
のである。
【００２４】
【発明の実施の形態】
実施の形態１．図１は、この発明の高周波回路の実施の
形態１を示すブロック図である。図において、１は入力
端子（ＩＮ）、２は出力端子（ＯＵＴ）、１１ａはＢＪ
ＴからなるＢＪＴ増幅器、１２ａはＭＯＳＦＥＴからな
るＭＯＳＦＥＴ増幅器であり、ＭＯＳＦＥＴ増幅器１２
ａとＢＪＴ増幅器１１ａとで２段増幅器を構成してい
る。なお、ＢＪＴ増幅器１１ａおよびＭＯＳＦＥＴ増幅
器１２ａはいずれもシリコン半導体デバイスである。
形態１を示すブロック図である。図において、１は入力
端子（ＩＮ）、２は出力端子（ＯＵＴ）、１１ａはＢＪ
ＴからなるＢＪＴ増幅器、１２ａはＭＯＳＦＥＴからな
るＭＯＳＦＥＴ増幅器であり、ＭＯＳＦＥＴ増幅器１２
ａとＢＪＴ増幅器１１ａとで２段増幅器を構成してい
る。なお、ＢＪＴ増幅器１１ａおよびＭＯＳＦＥＴ増幅
器１２ａはいずれもシリコン半導体デバイスである。
【００２５】次に動作について説明する。高周波信号は
入力端子１に入力され、ＢＪＴ増幅器１１ａで増幅さ
れ、さらに、ＭＯＳＦＥＴ増幅器１２ａで増幅された後
に、出力端子２に出力される。ここで、ＢＪＴ増幅器１
１ａは雑音が低く、利得が高いが、ひずみは高い。その
一方、ＭＯＳＦＥＴ増幅器１２ａはひずみが低いが、利
得は低く、雑音は高い。
入力端子１に入力され、ＢＪＴ増幅器１１ａで増幅さ
れ、さらに、ＭＯＳＦＥＴ増幅器１２ａで増幅された後
に、出力端子２に出力される。ここで、ＢＪＴ増幅器１
１ａは雑音が低く、利得が高いが、ひずみは高い。その
一方、ＭＯＳＦＥＴ増幅器１２ａはひずみが低いが、利
得は低く、雑音は高い。
【００２６】従って、この実施の形態１による高周波回
路によれば、この高周波回路を低雑音増幅器として用い
る場合、初段の増幅器として雑音特性に支配的なＢＪＴ
増幅器を使用しているため、低い雑音特性が得られると
同時に、最終段の増幅器としてひずみ特性に支配的なＭ
ＯＳＦＥＴ増幅器を使用しているため、低いひずみ特性
が得られる。その結果、低雑音特性および低ひずみ特性
を有する高周波回路を得ることができる。
路によれば、この高周波回路を低雑音増幅器として用い
る場合、初段の増幅器として雑音特性に支配的なＢＪＴ
増幅器を使用しているため、低い雑音特性が得られると
同時に、最終段の増幅器としてひずみ特性に支配的なＭ
ＯＳＦＥＴ増幅器を使用しているため、低いひずみ特性
が得られる。その結果、低雑音特性および低ひずみ特性
を有する高周波回路を得ることができる。
【００２７】なお、上記実施の形態１の説明では、ＢＪ
Ｔ増幅器１１ａを構成するＢＪＴおよびＦＥＴ増幅器１
２ａを構成するＦＥＴを限定しなかったが、本発明で
は、これらのＢＪＴおよびＦＥＴは、シリコンでも、Ｓ
ｉＧｅ、ＧａＡｓあるいはＩｎＰ等の化合物半導体でも
よい。また、ＢＪＴは、ｐｎ接合のＢＪＴであっても、
ヘテロ接合のＢＪＴ（ＨＢＴ）であってもよい。また、
ここでは、ＦＥＴとしてＭＯＳＦＥＴを用いた場合につ
いて説明したが、ＭＥＳＦＥＴやＭＯＤＦＥＴ(Modulat
ion doped ＦＥＴ)、ＨＥＭＴ(high eleｃtron moｂili
ty trａnsistor)、ＨＦＥＴ(Hetero junction ＦＥＴ)
等のＦＥＴであっても同様の効果を奏する。また、ＢＪ
ＴとＦＥＴは別々の半導体チップ上に形成されていても
よい。
Ｔ増幅器１１ａを構成するＢＪＴおよびＦＥＴ増幅器１
２ａを構成するＦＥＴを限定しなかったが、本発明で
は、これらのＢＪＴおよびＦＥＴは、シリコンでも、Ｓ
ｉＧｅ、ＧａＡｓあるいはＩｎＰ等の化合物半導体でも
よい。また、ＢＪＴは、ｐｎ接合のＢＪＴであっても、
ヘテロ接合のＢＪＴ（ＨＢＴ）であってもよい。また、
ここでは、ＦＥＴとしてＭＯＳＦＥＴを用いた場合につ
いて説明したが、ＭＥＳＦＥＴやＭＯＤＦＥＴ(Modulat
ion doped ＦＥＴ)、ＨＥＭＴ(high eleｃtron moｂili
ty trａnsistor)、ＨＦＥＴ(Hetero junction ＦＥＴ)
等のＦＥＴであっても同様の効果を奏する。また、ＢＪ
ＴとＦＥＴは別々の半導体チップ上に形成されていても
よい。
【００２８】また、上記実施の形態１の説明では、２段
増幅器について説明したが、増幅器を３段以上にして同
様の構成、すなわち１段目をＢＪＴ増幅器にし、最終段
をＭＯＳＦＥＴ増幅器にした構造であっても良く、上記
と同様の効果を奏する。
増幅器について説明したが、増幅器を３段以上にして同
様の構成、すなわち１段目をＢＪＴ増幅器にし、最終段
をＭＯＳＦＥＴ増幅器にした構造であっても良く、上記
と同様の効果を奏する。
【００２９】つまり、３段増幅器の場合、２段目の増幅
器をＢＪＴ増幅器とすれば、より低雑音、高利得な特性
が得られる一方、２段目の増幅器をＭＯＳＦＥＴ増幅器
とすれば、より低ひずみな特性が得られる。
器をＢＪＴ増幅器とすれば、より低雑音、高利得な特性
が得られる一方、２段目の増幅器をＭＯＳＦＥＴ増幅器
とすれば、より低ひずみな特性が得られる。
【００３０】図２に、３段増幅器の構成の一例をブロッ
ク図により示す。図において、１４ａ，１４ｂはシリコ
ンＢＪＴ増幅器、１７ａはＧａＡｓＭＥＳＦＥＴ増幅器
である。初段および２段目をひずみは高いが価格の安い
シリコンＢＪＴ増幅器とし、最終段をひずみは低いが価
格の高いＧａＡｓＭＥＳＦＥＴ（Metal semiｃonduｃto
r ＦＥＴ）増幅器とすることにより、ひずみが低く、価
格の安い増幅器を得ることができる。また、本構成は、
高出力増幅器としても有効である。つまり、図２におい
て、最終段の増幅器がひずみの低いＦＥＴ増幅器１７ａ
であるため、出力ひずみが低い一方、初段および２段目
の増幅器がＢＪＴ増幅器であるため、利得が高くかつ低
価格な増幅器を得ることができる。
ク図により示す。図において、１４ａ，１４ｂはシリコ
ンＢＪＴ増幅器、１７ａはＧａＡｓＭＥＳＦＥＴ増幅器
である。初段および２段目をひずみは高いが価格の安い
シリコンＢＪＴ増幅器とし、最終段をひずみは低いが価
格の高いＧａＡｓＭＥＳＦＥＴ（Metal semiｃonduｃto
r ＦＥＴ）増幅器とすることにより、ひずみが低く、価
格の安い増幅器を得ることができる。また、本構成は、
高出力増幅器としても有効である。つまり、図２におい
て、最終段の増幅器がひずみの低いＦＥＴ増幅器１７ａ
であるため、出力ひずみが低い一方、初段および２段目
の増幅器がＢＪＴ増幅器であるため、利得が高くかつ低
価格な増幅器を得ることができる。
【００３１】実施の形態２．図３は、この発明の高周波
回路の実施の形態２を示すブロック図である。図におい
て、１は入力端子（ＩＮ）、２は出力端子（ＯＵＴ）、
１４ａはシリコンＢＪＴからなるシリコンＢＪＴ増幅
器、１６ａはシリコンＭＯＳＦＥＴからなるシリコンＭ
ＯＳＦＥＴ増幅器、２０はシリコン半導体チップであ
る。
回路の実施の形態２を示すブロック図である。図におい
て、１は入力端子（ＩＮ）、２は出力端子（ＯＵＴ）、
１４ａはシリコンＢＪＴからなるシリコンＢＪＴ増幅
器、１６ａはシリコンＭＯＳＦＥＴからなるシリコンＭ
ＯＳＦＥＴ増幅器、２０はシリコン半導体チップであ
る。
【００３２】構成および動作は、基本的に実施の形態１
と同様であり、さらに、この実施の形態２では、シリコ
ンＢＪＴ増幅器１４ａとシリコンＭＯＳＦＥＴ増幅器１
６ａは、いずれもシリコンＢｉＣＭＯＳプロセスにより
作成することができるため、シリコンＢＪＴ増幅器１４
ａとシリコンＭＯＳＦＥＴ増幅器１６ａとを同一半導体
チップ２０上に集積している。
と同様であり、さらに、この実施の形態２では、シリコ
ンＢＪＴ増幅器１４ａとシリコンＭＯＳＦＥＴ増幅器１
６ａは、いずれもシリコンＢｉＣＭＯＳプロセスにより
作成することができるため、シリコンＢＪＴ増幅器１４
ａとシリコンＭＯＳＦＥＴ増幅器１６ａとを同一半導体
チップ２０上に集積している。
【００３３】従って、この実施の形態２の構成によれ
ば、実施の形態１と同様に初段の増幅器としてＢＪＴ増
幅器を使用し、最終段の増幅器としてＦＥＴ増幅器を使
用しているため、低雑音特性および低ひずみ特性を有す
る高周波回路を得ることができると共に、同一半導体チ
ップ２０上にＢＪＴ増幅器１４ａとＦＥＴ増幅器１６ａ
とからなる多段増幅器を集積できるので、回路の小形化
が可能となる。また、この時、シリコンＭＯＳＦＥＴ増
幅器１６ａをエンハンスメントモードｎ形ＭＯＳＦＥＴ
とすれば、正電圧のみで動作し、かつ高周波での利得が
高くなる。その結果、本増幅器の構成は、低雑音増幅器
として、高出力増幅器としても有効である。
ば、実施の形態１と同様に初段の増幅器としてＢＪＴ増
幅器を使用し、最終段の増幅器としてＦＥＴ増幅器を使
用しているため、低雑音特性および低ひずみ特性を有す
る高周波回路を得ることができると共に、同一半導体チ
ップ２０上にＢＪＴ増幅器１４ａとＦＥＴ増幅器１６ａ
とからなる多段増幅器を集積できるので、回路の小形化
が可能となる。また、この時、シリコンＭＯＳＦＥＴ増
幅器１６ａをエンハンスメントモードｎ形ＭＯＳＦＥＴ
とすれば、正電圧のみで動作し、かつ高周波での利得が
高くなる。その結果、本増幅器の構成は、低雑音増幅器
として、高出力増幅器としても有効である。
【００３４】実施の形態３．図４は、この発明の高周波
回路の実施の形態３を示すブロック図である。図におい
て、１は入力端子（ＩＮ）、２は出力端子（ＯＵＴ）、
１７ａはＧａＡｓＭＥＳＦＥＴからなるＧａＡｓＭＥＳ
ＦＥＴ増幅器、１８ａはＧａＡｓＨＢＴからなるＧａＡ
ｓＨＢＴ増幅器、２１はＧａＡｓ半導体チップである。
回路の実施の形態３を示すブロック図である。図におい
て、１は入力端子（ＩＮ）、２は出力端子（ＯＵＴ）、
１７ａはＧａＡｓＭＥＳＦＥＴからなるＧａＡｓＭＥＳ
ＦＥＴ増幅器、１８ａはＧａＡｓＨＢＴからなるＧａＡ
ｓＨＢＴ増幅器、２１はＧａＡｓ半導体チップである。
【００３５】構成および動作は、基本的に実施の形態２
と同様であり、シリコンＢＪＴ増幅器１４ａをＧａＡｓ
ＨＢＴ増幅器１８ａに、シリコンＭＯＳＦＥＴ増幅器１
６ａをＧａＡｓＭＥＳＦＥＴ増幅器１７ａに置き換えた
ものである。さらに、この実施の形態３では、ＧａＡｓ
ＭＥＳＦＥＴ増幅器１７ａおよびＧａＡｓＨＢＴ増幅器
１８ａのいずれの増幅器ともＧａＡｓプロセスにより同
時に作成することができるため、同一のＧａＡｓ半導体
チップ２１上に集積している。
と同様であり、シリコンＢＪＴ増幅器１４ａをＧａＡｓ
ＨＢＴ増幅器１８ａに、シリコンＭＯＳＦＥＴ増幅器１
６ａをＧａＡｓＭＥＳＦＥＴ増幅器１７ａに置き換えた
ものである。さらに、この実施の形態３では、ＧａＡｓ
ＭＥＳＦＥＴ増幅器１７ａおよびＧａＡｓＨＢＴ増幅器
１８ａのいずれの増幅器ともＧａＡｓプロセスにより同
時に作成することができるため、同一のＧａＡｓ半導体
チップ２１上に集積している。
【００３６】従って、この実施の形態３によれば、実施
の形態１と同様に初段の増幅器としてＢＪＴ増幅器を使
用し、最終段の増幅器としてＦＥＴ増幅器を使用してい
るため、低雑音特性および低ひずみ特性を有する高周波
回路を得ることができると共に、同一のＧａＡｓ半導体
チップ２１上にＧａＡｓＭＥＳＦＥＴ増幅器１７ａとＧ
ａＡｓＨＢＴ増幅器１８ａとからなる多段増幅器を集積
できるので、回路の小形化が可能となる。なお、ＧａＡ
ｓＭＥＳＦＥＴ１７ａの変わりに、ＨＦＥＴ、ＭＯＤＦ
ＥＴ、ＨＥＭＴを用いても同様の効果を奏する。
の形態１と同様に初段の増幅器としてＢＪＴ増幅器を使
用し、最終段の増幅器としてＦＥＴ増幅器を使用してい
るため、低雑音特性および低ひずみ特性を有する高周波
回路を得ることができると共に、同一のＧａＡｓ半導体
チップ２１上にＧａＡｓＭＥＳＦＥＴ増幅器１７ａとＧ
ａＡｓＨＢＴ増幅器１８ａとからなる多段増幅器を集積
できるので、回路の小形化が可能となる。なお、ＧａＡ
ｓＭＥＳＦＥＴ１７ａの変わりに、ＨＦＥＴ、ＭＯＤＦ
ＥＴ、ＨＥＭＴを用いても同様の効果を奏する。
【００３７】実施の形態４．図５は、この発明の高周波
回路の実施の形態４を示すブロック図である。図におい
て、１は入力端子（ＩＮ）、２は出力端子（ＯＵＴ）、
３は高周波信号の入力端子（ＲＦ ＩＮ）、４は局発信
号の入力端子（ＬＯ ＩＮ）、５は中間周波数信号の出
力端子（ＩＦ ＯＵＴ）、１４ａ，１４ｂはシリコンＢ
ＪＴ増幅器、１９はシリコンＮＭＯＳＦＥＴを用いたミ
クサ、２０は２段のＢＪＴ増幅器１４ａ，１４ｂおよび
ミクサ１９が集積されているシリコン半導体チップであ
る。
回路の実施の形態４を示すブロック図である。図におい
て、１は入力端子（ＩＮ）、２は出力端子（ＯＵＴ）、
３は高周波信号の入力端子（ＲＦ ＩＮ）、４は局発信
号の入力端子（ＬＯ ＩＮ）、５は中間周波数信号の出
力端子（ＩＦ ＯＵＴ）、１４ａ，１４ｂはシリコンＢ
ＪＴ増幅器、１９はシリコンＮＭＯＳＦＥＴを用いたミ
クサ、２０は２段のＢＪＴ増幅器１４ａ，１４ｂおよび
ミクサ１９が集積されているシリコン半導体チップであ
る。
【００３８】図６は、図５に示すミクサ１９の詳細回路
を示したものである。図において、３は高周波信号の入
力端子（ＲＦ ＩＮ）、４は局発信号の入力端子（ＬＯ
ＩＮ）、５は中間周波数信号の出力端子（ＩＦ ＯＵ
Ｔ）、６ａ〜６ｃは電源端子、３２ａ，３２ｂはシリコ
ンＭＯＳＦＥＴ、３４ａ〜３４ｃは電源端子６ａ〜６ｃ
から２台のＭＯＳＦＥＴ３２ａ，３２ｂに直流電源を供
給するバイアス抵抗である。
を示したものである。図において、３は高周波信号の入
力端子（ＲＦ ＩＮ）、４は局発信号の入力端子（ＬＯ
ＩＮ）、５は中間周波数信号の出力端子（ＩＦ ＯＵ
Ｔ）、６ａ〜６ｃは電源端子、３２ａ，３２ｂはシリコ
ンＭＯＳＦＥＴ、３４ａ〜３４ｃは電源端子６ａ〜６ｃ
から２台のＭＯＳＦＥＴ３２ａ，３２ｂに直流電源を供
給するバイアス抵抗である。
【００３９】次に動作について説明する。図５に示すよ
うに、アンテナ等で受信された高周波信号は入力端子１
に入力され、ＢＪＴ増幅器１４ａで増幅され、さらに、
ＢＪＴ増幅器１４ｂで増幅された後に、出力端子２に出
力される。出力端子２から増幅されて出力された高周波
信号は、高周波信号の入力端子（ＲＦ ＩＮ）３を経
て、ミクサ１９に入力される。ミクサ１９には局発信号
が局発信号の入力端子（ＬＯ ＩＮ）４を経由して供給
されており、ミクサ１９において両者の信号の差周波数
成分を持つ中間周波数信号が発生し、発生した中間周波
数信号は中間周波数信号の出力端子（ＩＦ ＯＵＴ）５
から出力される。
うに、アンテナ等で受信された高周波信号は入力端子１
に入力され、ＢＪＴ増幅器１４ａで増幅され、さらに、
ＢＪＴ増幅器１４ｂで増幅された後に、出力端子２に出
力される。出力端子２から増幅されて出力された高周波
信号は、高周波信号の入力端子（ＲＦ ＩＮ）３を経
て、ミクサ１９に入力される。ミクサ１９には局発信号
が局発信号の入力端子（ＬＯ ＩＮ）４を経由して供給
されており、ミクサ１９において両者の信号の差周波数
成分を持つ中間周波数信号が発生し、発生した中間周波
数信号は中間周波数信号の出力端子（ＩＦ ＯＵＴ）５
から出力される。
【００４０】ここで、ミクサ１９における動作について
説明すると、図６に示すようにミクサ１９を構成する２
台のＭＯＳＦＥＴ３２ａ，３２ｂは、直列に接続されて
おり、高周波信号は入力端子（ＲＦ ＩＮ）３からＭＯ
ＳＦＥＴ３２ａのゲートに、局発信号は入力端子（ＬＯ
ＩＮ）４からＭＯＳＦＥＴ３２ｂのゲートにそれぞれ
入力される。このため、高周波信号と局発信号の差周波
数成分を持つ中間周波数信号はＭＯＳＦＥＴ３２ｂのド
レインから取り出され、出力端子（ＩＦ ＯＵＴ）５か
ら出力される。
説明すると、図６に示すようにミクサ１９を構成する２
台のＭＯＳＦＥＴ３２ａ，３２ｂは、直列に接続されて
おり、高周波信号は入力端子（ＲＦ ＩＮ）３からＭＯ
ＳＦＥＴ３２ａのゲートに、局発信号は入力端子（ＬＯ
ＩＮ）４からＭＯＳＦＥＴ３２ｂのゲートにそれぞれ
入力される。このため、高周波信号と局発信号の差周波
数成分を持つ中間周波数信号はＭＯＳＦＥＴ３２ｂのド
レインから取り出され、出力端子（ＩＦ ＯＵＴ）５か
ら出力される。
【００４１】従って、この実施の形態４によれば、ミク
サ１９の非線形素子にＭＯＳＦＥＴ３２ａ，３２ｂが用
いられているので、ＢＪＴを用いたミクサの場合に比べ
て、低ひずみ特性が得られる。
サ１９の非線形素子にＭＯＳＦＥＴ３２ａ，３２ｂが用
いられているので、ＢＪＴを用いたミクサの場合に比べ
て、低ひずみ特性が得られる。
【００４２】また、この実施の形態４の高周波回路を受
信用高周波回路として使用した場合には、取り扱う高周
波信号の電力レベルが高くなるミクサのひずみを低減す
ることができ、低ひずみな受信系を実現することができ
る。
信用高周波回路として使用した場合には、取り扱う高周
波信号の電力レベルが高くなるミクサのひずみを低減す
ることができ、低ひずみな受信系を実現することができ
る。
【００４３】なお、この実施の形態４のミクサ１９によ
れば、ＭＯＳＦＥＴ３２ａ，３２ｂを使用しているの
で、雑音は高いものの、受信系においては、低雑音増幅
器の利得を十分にとることにより、ミクサの雑音が受信
系雑音に及ぼす影響を無視できるほど小さくできるの
で、問題ない。
れば、ＭＯＳＦＥＴ３２ａ，３２ｂを使用しているの
で、雑音は高いものの、受信系においては、低雑音増幅
器の利得を十分にとることにより、ミクサの雑音が受信
系雑音に及ぼす影響を無視できるほど小さくできるの
で、問題ない。
【００４４】また、この実施の形態４では、図５に示す
ように２台のシリコンＢＪＴ増幅器１４ａ，１４ｂを直
列接続して多段増幅器を構成するように説明したが、本
発明では、これに限らず、例えば、図７に示すように、
多段増幅器を実施の形態２に相当する構成、すなわち１
段目をシリコンＢＪＴ増幅器１４ａとし、最終段である
２段目をシリコンＭＯＳＦＥＴ増幅器１６ａとすること
も可能である。このような構成によれば、受信系のひず
みにおいて、多段増幅器によるひずみが支配的な場合
に、受信系のひずみ低減に効果がある。
ように２台のシリコンＢＪＴ増幅器１４ａ，１４ｂを直
列接続して多段増幅器を構成するように説明したが、本
発明では、これに限らず、例えば、図７に示すように、
多段増幅器を実施の形態２に相当する構成、すなわち１
段目をシリコンＢＪＴ増幅器１４ａとし、最終段である
２段目をシリコンＭＯＳＦＥＴ増幅器１６ａとすること
も可能である。このような構成によれば、受信系のひず
みにおいて、多段増幅器によるひずみが支配的な場合
に、受信系のひずみ低減に効果がある。
【００４５】実施の形態５．実施の形態５は、上記実施
の形態４の高周波回路に対し、ミクサの構成を変えたも
ので、ミクサ以外の構成および作用効果は同じものであ
る。このため、この実施の形態５のミクサ１９ａについ
てのみ説明する。
の形態４の高周波回路に対し、ミクサの構成を変えたも
ので、ミクサ以外の構成および作用効果は同じものであ
る。このため、この実施の形態５のミクサ１９ａについ
てのみ説明する。
【００４６】図８は、この発明の高周波回路の実施の形
態５におけるミクサ１９ａの詳細回路を示したものであ
る。図において、３は高周波信号の入力端子（ＲＦ Ｉ
Ｎ）、４は局発信号の入力端子（ＬＯ ＩＮ）、５は中
間周波数信号の出力端子（ＩＦ ＯＵＴ）、６ａ〜６ｃ
は電源端子、３３はシリコンデュアルゲートＭＯＳＦＥ
Ｔ、３４ａ〜３４ｃは電源端子６ａ〜６ｃからシリコン
デュアルゲートＭＯＳＦＥＴ３３に直流電源を供給する
バイアス抵抗である。
態５におけるミクサ１９ａの詳細回路を示したものであ
る。図において、３は高周波信号の入力端子（ＲＦ Ｉ
Ｎ）、４は局発信号の入力端子（ＬＯ ＩＮ）、５は中
間周波数信号の出力端子（ＩＦ ＯＵＴ）、６ａ〜６ｃ
は電源端子、３３はシリコンデュアルゲートＭＯＳＦＥ
Ｔ、３４ａ〜３４ｃは電源端子６ａ〜６ｃからシリコン
デュアルゲートＭＯＳＦＥＴ３３に直流電源を供給する
バイアス抵抗である。
【００４７】次に動作について説明する。高周波信号は
入力端子（ＲＦ ＩＮ）３からシリコンデュアルゲート
ＭＯＳＦＥＴ３３の一方のゲートに、局発信号は入力端
子（ＬＯ ＩＮ）４からシリコンデュアルゲートＭＯＳ
ＦＥＴ３３の他方のゲートにそれぞれ入力される。
入力端子（ＲＦ ＩＮ）３からシリコンデュアルゲート
ＭＯＳＦＥＴ３３の一方のゲートに、局発信号は入力端
子（ＬＯ ＩＮ）４からシリコンデュアルゲートＭＯＳ
ＦＥＴ３３の他方のゲートにそれぞれ入力される。
【００４８】このため、高周波信号と局発信号の差周波
数成分を持つ中間周波数信号は、シリコンデュアルゲー
トＭＯＳＦＥＴ３３のドレインから取り出されて、出力
端子（ＩＦ ＯＵＴ）５から出力されることになる。
数成分を持つ中間周波数信号は、シリコンデュアルゲー
トＭＯＳＦＥＴ３３のドレインから取り出されて、出力
端子（ＩＦ ＯＵＴ）５から出力されることになる。
【００４９】従って、この実施の形態５によれば、ミク
サ１９ａにシリコンデュアルゲートＭＯＳＦＥＴ３３を
用いているので、ＢＪＴにより構成したミクサに比べ
て、雑音は高いものの、低ひずみな特性が得られる。
サ１９ａにシリコンデュアルゲートＭＯＳＦＥＴ３３を
用いているので、ＢＪＴにより構成したミクサに比べ
て、雑音は高いものの、低ひずみな特性が得られる。
【００５０】また、この実施の形態５では、シリコンデ
ュアルゲートＭＯＳＦＥＴ３３を１台しか用いていない
ため、図６に示すように２台のＭＯＳＦＥＴ３２ａ，３
２ｂを直列接続した上記実施の形態４のミクサ１９と比
べて、ドレイン、ソース電極の数が減り、これらの電極
部のオーミック抵抗分が減少する。これにより、この実
施の形態５によれば、実施の形態４の場合より、雑音が
減少し、利得が増加することになる。
ュアルゲートＭＯＳＦＥＴ３３を１台しか用いていない
ため、図６に示すように２台のＭＯＳＦＥＴ３２ａ，３
２ｂを直列接続した上記実施の形態４のミクサ１９と比
べて、ドレイン、ソース電極の数が減り、これらの電極
部のオーミック抵抗分が減少する。これにより、この実
施の形態５によれば、実施の形態４の場合より、雑音が
減少し、利得が増加することになる。
【００５１】実施の形態６．図９は、この発明の高周波
回路の実施の形態６であるミクサ１９ｂの詳細回路を示
したものである。図において、３２ａはシリコンＭＯＳ
ＦＥＴ、３５はシリコンＭＯＳＦＥＴ３２ａのゲート幅
よりもゲート幅の狭いシリコンＭＯＳＦＥＴであり、シ
リコンＭＯＳＦＥＴ３２ａ，３５を異なる半導体チップ
上に構成したものである。なお、それ以外の構成は、図
６に示す上記実施の形態４のミクサ１９とほぼ同じであ
るので、その説明は省略する。
回路の実施の形態６であるミクサ１９ｂの詳細回路を示
したものである。図において、３２ａはシリコンＭＯＳ
ＦＥＴ、３５はシリコンＭＯＳＦＥＴ３２ａのゲート幅
よりもゲート幅の狭いシリコンＭＯＳＦＥＴであり、シ
リコンＭＯＳＦＥＴ３２ａ，３５を異なる半導体チップ
上に構成したものである。なお、それ以外の構成は、図
６に示す上記実施の形態４のミクサ１９とほぼ同じであ
るので、その説明は省略する。
【００５２】このため、この実施の形態６では、ミクサ
１９ｂの構成および動作は、基本的に図６に示す実施の
形態４のミクサ１９と同様であるが、局発信号が入力す
るＭＯＳＦＥＴ３２ａ，３５のゲート幅のみが異なるの
で、ＭＯＳＦＥＴ３２ａ，３５のゲート幅を同じにした
場合に比べて、ひずみ特性はほぼ等しいものの、同じ電
流、電圧の直流バイアス条件の場合、利得が高くなり、
低い局発信号電力レベルで動作することができる。
１９ｂの構成および動作は、基本的に図６に示す実施の
形態４のミクサ１９と同様であるが、局発信号が入力す
るＭＯＳＦＥＴ３２ａ，３５のゲート幅のみが異なるの
で、ＭＯＳＦＥＴ３２ａ，３５のゲート幅を同じにした
場合に比べて、ひずみ特性はほぼ等しいものの、同じ電
流、電圧の直流バイアス条件の場合、利得が高くなり、
低い局発信号電力レベルで動作することができる。
【００５３】なお、この実施の形態６の説明では、シリ
コンＭＯＳＦＥＴ３２ａ，３５について説明したが、他
の構造のＦＥＴ、例えば、ＧａＡｓＭＥＳＦＥＴ、ＨＦ
ＥＴ、ＨＥＭＴ、ＭＯＤＦＥＴであってもよく、同様の
効果を奏する。
コンＭＯＳＦＥＴ３２ａ，３５について説明したが、他
の構造のＦＥＴ、例えば、ＧａＡｓＭＥＳＦＥＴ、ＨＦ
ＥＴ、ＨＥＭＴ、ＭＯＤＦＥＴであってもよく、同様の
効果を奏する。
【００５４】また、上記実施の形態６の説明では、ミク
サ１９を構成する２台のＦＥＴ３２ａ，３５を異なる半
導体チップ上に構成しているが、図１０に示すミクサ１
９ｃのようにゲート幅の異なる２台のシリコンＭＯＳＦ
ＥＴ３２ａ、３５をシリコンＢｉＣＭＯＳプロセスを用
いて１つのシリコン半導体チップ２０上に構成するよう
にしても良い。このように構成によれば、低ひずみなミ
クサ１９ｃを１つの半導体チップ２０上に集積すること
ができる。
サ１９を構成する２台のＦＥＴ３２ａ，３５を異なる半
導体チップ上に構成しているが、図１０に示すミクサ１
９ｃのようにゲート幅の異なる２台のシリコンＭＯＳＦ
ＥＴ３２ａ、３５をシリコンＢｉＣＭＯＳプロセスを用
いて１つのシリコン半導体チップ２０上に構成するよう
にしても良い。このように構成によれば、低ひずみなミ
クサ１９ｃを１つの半導体チップ２０上に集積すること
ができる。
【００５５】また、図７に示すような１段目をシリコン
ＢＪＴ増幅器１４ａとし、最終段である２段目をシリコ
ンＭＯＳＦＥＴ増幅器１６ａとした多段増幅器のミクサ
として、図１０に示すようなゲート幅の異なる２台のシ
リコンＭＯＳＦＥＴ３２ａ、３５をシリコンＢｉＣＭＯ
Ｓプロセスを用いて１つのシリコン半導体チップ２０上
に構成したミクサ１９ｃを使用するようにしても勿論良
い。このように構成によれば、受信系のひずみにおい
て、多段増幅器によるひずみが支配的な場合に、受信系
のひずみ低減に効果がある。
ＢＪＴ増幅器１４ａとし、最終段である２段目をシリコ
ンＭＯＳＦＥＴ増幅器１６ａとした多段増幅器のミクサ
として、図１０に示すようなゲート幅の異なる２台のシ
リコンＭＯＳＦＥＴ３２ａ、３５をシリコンＢｉＣＭＯ
Ｓプロセスを用いて１つのシリコン半導体チップ２０上
に構成したミクサ１９ｃを使用するようにしても勿論良
い。このように構成によれば、受信系のひずみにおい
て、多段増幅器によるひずみが支配的な場合に、受信系
のひずみ低減に効果がある。
【００５６】さらに、高周波信号の代わりに中間周波数
信号あるいはベースバンド信号を入力することにより、
送信ミクサとして動作するように構成しても、同様の効
果を奏する。
信号あるいはベースバンド信号を入力することにより、
送信ミクサとして動作するように構成しても、同様の効
果を奏する。
【００５７】実施の形態７．図１１は、この発明の高周
波回路の実施の形態７であるミクサ１９ｄの詳細回路を
示したものである。図において、３１ａはシリコンＢＪ
Ｔ、３２ａはシリコンＭＯＳＦＥＴであり、シリコンＢ
ＪＴ３１ａおよびシリコンＭＯＳＦＥＴ３２ａを異なる
半導体チップ上に構成したものである。なお、抵抗３４
ａ〜３４ｃは、電源端子６ａ〜６ｃからシリコンＢＪＴ
３１ａおよびＭＯＳＦＥＴ３２ａに直流電源を供給する
バイアス抵抗であり、それ以外の構成は、図６に示す上
記実施の形態４のものと同じであるので、その説明は省
略する。
波回路の実施の形態７であるミクサ１９ｄの詳細回路を
示したものである。図において、３１ａはシリコンＢＪ
Ｔ、３２ａはシリコンＭＯＳＦＥＴであり、シリコンＢ
ＪＴ３１ａおよびシリコンＭＯＳＦＥＴ３２ａを異なる
半導体チップ上に構成したものである。なお、抵抗３４
ａ〜３４ｃは、電源端子６ａ〜６ｃからシリコンＢＪＴ
３１ａおよびＭＯＳＦＥＴ３２ａに直流電源を供給する
バイアス抵抗であり、それ以外の構成は、図６に示す上
記実施の形態４のものと同じであるので、その説明は省
略する。
【００５８】次に動作について説明すると、この実施の
形態７では、シリコンＢＪＴ３１ａとＭＯＳＦＥＴ３２
ａとが直列に接続されており、高周波信号は入力端子
（ＲＦＩＮ）３からＭＯＳＦＥＴ３２ａのゲートに、局
発信号は入力端子（ＬＯ ＩＮ）４からシリコンＢＪＴ
３１ａのベースにそれぞれ入力される。このため、高周
波信号と局発信号の差周波数成分を持つ中間周波数信号
はシリコンＢＪＴ３１ａのコレクタから取り出され、出
力端子（ＩＦ ＯＵＴ）５から出力されることになる。
形態７では、シリコンＢＪＴ３１ａとＭＯＳＦＥＴ３２
ａとが直列に接続されており、高周波信号は入力端子
（ＲＦＩＮ）３からＭＯＳＦＥＴ３２ａのゲートに、局
発信号は入力端子（ＬＯ ＩＮ）４からシリコンＢＪＴ
３１ａのベースにそれぞれ入力される。このため、高周
波信号と局発信号の差周波数成分を持つ中間周波数信号
はシリコンＢＪＴ３１ａのコレクタから取り出され、出
力端子（ＩＦ ＯＵＴ）５から出力されることになる。
【００５９】従って、この実施の形態７によれば、ミク
サ１９ｄにシリコンＢＪＴ３１ａとＭＯＳＦＥＴ３２ａ
とをそれぞれ１台ずつ用いているので、ＢＪＴのみによ
り構成したミクサに比べて、雑音は高いものの、低ひず
みな特性が得られると共に、２台のＭＯＳＦＥＴを直列
接続したものと比べて、局発信号が入力するシリコンＢ
ＪＴ３１ａの利得が高いため、より低い局発信号電力レ
ベルで動作することができる。
サ１９ｄにシリコンＢＪＴ３１ａとＭＯＳＦＥＴ３２ａ
とをそれぞれ１台ずつ用いているので、ＢＪＴのみによ
り構成したミクサに比べて、雑音は高いものの、低ひず
みな特性が得られると共に、２台のＭＯＳＦＥＴを直列
接続したものと比べて、局発信号が入力するシリコンＢ
ＪＴ３１ａの利得が高いため、より低い局発信号電力レ
ベルで動作することができる。
【００６０】なお、ここでは、ミクサ１９ｄを構成する
ＦＥＴをシリコンＭＯＳＦＥＴ３２ａとして説明した
が、他の構造のＦＥＴ、例えば、ＧａＡｓＭＥＳＦＥ
Ｔ、ＨＦＥＴ、ＨＥＭＴ、ＭＯＤＦＥＴであってもよ
く、同様の効果を奏する。
ＦＥＴをシリコンＭＯＳＦＥＴ３２ａとして説明した
が、他の構造のＦＥＴ、例えば、ＧａＡｓＭＥＳＦＥ
Ｔ、ＨＦＥＴ、ＨＥＭＴ、ＭＯＤＦＥＴであってもよ
く、同様の効果を奏する。
【００６１】また、上記実施の形態７の説明では、ミク
サ１９ｄを構成するシリコンＢＪＴ３１ａとシリコンＭ
ＯＳＦＥＴ３２ａとを異なる半導体チップ上に構成して
説明したが、図１２に示すミクサ１９ｅのようにシリコ
ンＢＪＴ３１ａとシリコンＭＯＳＦＥＴ３２ａとをシリ
コンＢｉＣＭＯＳプロセスを用いて１つのシリコン半導
体チップ２０上に構成するようにしても良い。このよう
に構成によれば、低ひずみなミクサ１９ｄを１つの半導
体チップ２０上に集積することができ、回路の小型化を
図ることができる。
サ１９ｄを構成するシリコンＢＪＴ３１ａとシリコンＭ
ＯＳＦＥＴ３２ａとを異なる半導体チップ上に構成して
説明したが、図１２に示すミクサ１９ｅのようにシリコ
ンＢＪＴ３１ａとシリコンＭＯＳＦＥＴ３２ａとをシリ
コンＢｉＣＭＯＳプロセスを用いて１つのシリコン半導
体チップ２０上に構成するようにしても良い。このよう
に構成によれば、低ひずみなミクサ１９ｄを１つの半導
体チップ２０上に集積することができ、回路の小型化を
図ることができる。
【００６２】また、高周波信号の代わりに中間周波数信
号あるいはベースバンド信号を入力することにより、送
信ミクサとして動作するように構成しても同様の効果を
奏する。
号あるいはベースバンド信号を入力することにより、送
信ミクサとして動作するように構成しても同様の効果を
奏する。
【００６３】実施の形態８．図１３は、この発明の高周
波回路の実施の形態８の構成を示すブロック図である。
図において、３は高周波信号の入力端子（ＲＦ Ｉ
Ｎ）、４は局発信号の入力端子（ＬＯ ＩＮ）、５は中
間周波数信号の出力端子（ＩＦ ＯＵＴ）、１６ａはＭ
ＯＳＦＥＴを有するＭＯＳＦＥＴ増幅器、１９ｆはＢＪ
Ｔを有するミクサで、高周波信号の入力端子（ＲＦ Ｉ
Ｎ）３から高周波信号を入力すると共に、局発信号の入
力端子（ＬＯ ＩＮ）４およびＭＯＳＦＥＴ増幅器１６
ａを経由して局発信号を入力し、入力した高周波信号と
その局発信号との信号の差周波数成分を持つ中間周波数
信号を発生して、中間周波数信号の出力端子（ＩＦ Ｏ
ＵＴ）５から出力するように接続されて構成されてい
る。
波回路の実施の形態８の構成を示すブロック図である。
図において、３は高周波信号の入力端子（ＲＦ Ｉ
Ｎ）、４は局発信号の入力端子（ＬＯ ＩＮ）、５は中
間周波数信号の出力端子（ＩＦ ＯＵＴ）、１６ａはＭ
ＯＳＦＥＴを有するＭＯＳＦＥＴ増幅器、１９ｆはＢＪ
Ｔを有するミクサで、高周波信号の入力端子（ＲＦ Ｉ
Ｎ）３から高周波信号を入力すると共に、局発信号の入
力端子（ＬＯ ＩＮ）４およびＭＯＳＦＥＴ増幅器１６
ａを経由して局発信号を入力し、入力した高周波信号と
その局発信号との信号の差周波数成分を持つ中間周波数
信号を発生して、中間周波数信号の出力端子（ＩＦ Ｏ
ＵＴ）５から出力するように接続されて構成されてい
る。
【００６４】図１４は、図１３に示す実施の形態８の高
周波回路の詳細回路例を示すブロック図である。この図
１４に示す高周波回路は、いわゆるギルバートミクサを
構成しており、そのため、高周波信号の入力端子（ＲＦ
ＩＮ）３、局発信号の入力端子（ＬＯ ＩＮ）４、およ
び中間周波数信号の出力端子（ＩＦ ＯＵＴ）５がいず
れも差動信号に対応するために一対ずつ設けられてい
る。
周波回路の詳細回路例を示すブロック図である。この図
１４に示す高周波回路は、いわゆるギルバートミクサを
構成しており、そのため、高周波信号の入力端子（ＲＦ
ＩＮ）３、局発信号の入力端子（ＬＯ ＩＮ）４、およ
び中間周波数信号の出力端子（ＩＦ ＯＵＴ）５がいず
れも差動信号に対応するために一対ずつ設けられてい
る。
【００６５】また、図１４に示すように、ＭＯＳＦＥＴ
増幅器１６ａは、定電流源２６および差動増幅器を構成
する２台のＭＯＳＦＥＴ３２ａ，３２ｂから構成されて
いる一方、ミクサ１９ｆは、シリコンＢＪＴ３１ｃ〜３
１ｄおよび抵抗３４ａ〜３４dとの４組をそれぞれ並列
に接続して構成されている。
増幅器１６ａは、定電流源２６および差動増幅器を構成
する２台のＭＯＳＦＥＴ３２ａ，３２ｂから構成されて
いる一方、ミクサ１９ｆは、シリコンＢＪＴ３１ｃ〜３
１ｄおよび抵抗３４ａ〜３４dとの４組をそれぞれ並列
に接続して構成されている。
【００６６】従って、この実施の形態８では、シリコン
ＢＪＴ３１ｃ〜３１ｄからなるミクサ１９ｆの局発増幅
器として、ＭＯＳＦＥＴ３２ａ，３２ｂを有するＦＥＴ
増幅器１６ａを用いたので、シリコンＢＪＴ３１ｃ〜３
１ｄからなるミクサ１９ｆの局発増幅器としてＢＪＴ増
幅器を用いた高周波回路の場合に比べて、増幅器の飽和
レベルが高く、大電力増幅時にも雑音が少ない受信系を
実現することができる。
ＢＪＴ３１ｃ〜３１ｄからなるミクサ１９ｆの局発増幅
器として、ＭＯＳＦＥＴ３２ａ，３２ｂを有するＦＥＴ
増幅器１６ａを用いたので、シリコンＢＪＴ３１ｃ〜３
１ｄからなるミクサ１９ｆの局発増幅器としてＢＪＴ増
幅器を用いた高周波回路の場合に比べて、増幅器の飽和
レベルが高く、大電力増幅時にも雑音が少ない受信系を
実現することができる。
【００６７】また、ミクサ１９の局発増幅器としてＭＯ
ＳＦＥＴ３２ａ，３２ｂを有するＦＥＴ増幅器１６ａを
用いたので、飽和電力レベルが高くなり、より高い局発
電力を注入でき、低雑音、高利得な特性とともに低ひず
みな特性を得ることもできる。
ＳＦＥＴ３２ａ，３２ｂを有するＦＥＴ増幅器１６ａを
用いたので、飽和電力レベルが高くなり、より高い局発
電力を注入でき、低雑音、高利得な特性とともに低ひず
みな特性を得ることもできる。
【００６８】
【００６９】
【００７０】
【発明の効果】以上説明したように、本発明では、低雑
音増幅器とミクサとをシリコンＢｉＣＭＯＳプロセスを
用いて同一半導体チップに集積した高周波回路であっ
て、上記低雑音増幅器はシリコン接合形バイポーラトラ
ンジスタを有し、上記ミクサはシリコンＭＯＳ形電界ト
ランジスタを有するようにしたため、例えばこの高周波
回路を受信ミクサとして使用した場合には、低雑音特性
および低ひずみ特性の受信系を実現することができる。
音増幅器とミクサとをシリコンＢｉＣＭＯＳプロセスを
用いて同一半導体チップに集積した高周波回路であっ
て、上記低雑音増幅器はシリコン接合形バイポーラトラ
ンジスタを有し、上記ミクサはシリコンＭＯＳ形電界ト
ランジスタを有するようにしたため、例えばこの高周波
回路を受信ミクサとして使用した場合には、低雑音特性
および低ひずみ特性の受信系を実現することができる。
【００７１】また、次の発明では、ミクサを直列に接続
した２台のＦＥＴにより構成し、一方のＦＥＴのゲート
に局発信号を、他方のＦＥＴのゲートに周波数変換され
る信号をそれぞれ印加する高周波回路であって、上記局
発信号が印加されるＦＥＴのゲート幅を、上記周波数変
換される信号が印加されるＦＥＴのゲート幅に比べて狭
くしたため、ＦＥＴのゲート幅を同じにした場合に比べ
て、ひずみ特性はほぼ等しいものの、同じ電流、電圧の
直流バイアス条件の場合、利得が高くなり、低い局発信
号電力レベルで動作することができる。
した２台のＦＥＴにより構成し、一方のＦＥＴのゲート
に局発信号を、他方のＦＥＴのゲートに周波数変換され
る信号をそれぞれ印加する高周波回路であって、上記局
発信号が印加されるＦＥＴのゲート幅を、上記周波数変
換される信号が印加されるＦＥＴのゲート幅に比べて狭
くしたため、ＦＥＴのゲート幅を同じにした場合に比べ
て、ひずみ特性はほぼ等しいものの、同じ電流、電圧の
直流バイアス条件の場合、利得が高くなり、低い局発信
号電力レベルで動作することができる。
【００７２】また、次の発明では、ミクサを直列に接続
したＢＪＴとＦＥＴとにより構成し、ＢＪＴのベースに
局発信号を、ＦＥＴのゲートに周波数変換される信号を
それぞれ印加するようにしたため、低雑音特性および低
ひずみ特性のミクサを構成することができる。
したＢＪＴとＦＥＴとにより構成し、ＢＪＴのベースに
局発信号を、ＦＥＴのゲートに周波数変換される信号を
それぞれ印加するようにしたため、低雑音特性および低
ひずみ特性のミクサを構成することができる。
【００７３】また、次の発明では、局発増幅器とＢＪＴ
を有するミクサとを備え、両者をシリコンＢｉＣＭＯＳ
プロセスを用いて同一半導体チップ上に構成した高周波
回路であって、局発増幅器はシリコンＭＯＳＦＥＴを有
するようにしたため、局発増幅器のひずみを抑えること
ができると共に、局発増幅器が接続されているミクサで
発生する雑音を低減することができる。
を有するミクサとを備え、両者をシリコンＢｉＣＭＯＳ
プロセスを用いて同一半導体チップ上に構成した高周波
回路であって、局発増幅器はシリコンＭＯＳＦＥＴを有
するようにしたため、局発増幅器のひずみを抑えること
ができると共に、局発増幅器が接続されているミクサで
発生する雑音を低減することができる。
【図１】 この発明の高周波回路の実施の形態１の構成
を示すブロック図である。
を示すブロック図である。
【図２】 この発明の高周波回路の実施の形態１におい
て３段増幅器を用いた場合の構成をブロック図である。
て３段増幅器を用いた場合の構成をブロック図である。
【図３】 この発明の高周波回路の実施の形態２の構成
を示すブロック図である。
を示すブロック図である。
【図４】 この発明の高周波回路の実施の形態３の構成
を示すブロック図である。
を示すブロック図である。
【図５】 この発明の高周波回路の実施の形態４の構成
を示すブロック図である。
を示すブロック図である。
【図６】 図５に示すミクサ１９の詳細な構成を示した
回路図である。
回路図である。
【図７】 実施の形態４の他の構成例を示す示すブロッ
ク図である
ク図である
【図８】 この発明の高周波回路の実施の形態５におけ
るミクサ１９ａの詳細な構成を示す回路図である。
るミクサ１９ａの詳細な構成を示す回路図である。
【図９】 この発明の高周波回路の実施の形態６である
ミクサ１９ｂの詳細な構成を示す回路図である。
ミクサ１９ｂの詳細な構成を示す回路図である。
【図１０】 この発明の高周波回路の実施の形態６であ
るミクサの他の例を示す回路図である。
るミクサの他の例を示す回路図である。
【図１１】 この発明の高周波回路の実施の形態７であ
るミクサ１９ｄの詳細な構成を示す回路図である。
るミクサ１９ｄの詳細な構成を示す回路図である。
【図１２】 この発明の高周波回路の実施の形態７であ
るミクサの他の例を示す回路図である。
るミクサの他の例を示す回路図である。
【図１３】 この発明の高周波回路の実施の形態８の構
成を示すブロック図である。
成を示すブロック図である。
【図１４】 図１３に示す実施の形態８の高周波回路の
詳細回路例を示すブロック図である。
詳細回路例を示すブロック図である。
【図１５】 多段増幅器およびミクサを有する従来の高
周波回路の構成を示すブロック図である。
周波回路の構成を示すブロック図である。
【図１６】 図１５におけるミクサの詳細な構成を示す
回路図である。
回路図である。
１ 入力端子、２ 出力端子、３ 高周波信号の入力端
子（ＲＦ ＩＮ）、４局発信号の入力端子（ＬＯ Ｉ
Ｎ）、５ 中間周波数信号の出力端子（ＩＦ ＯＵ
Ｔ）、６ａ〜６ｃ 電源端子、１１ａ〜１１ｂ ＢＪＴ
増幅器、１２ａ ＭＯＳＦＥＴ増幅器、１４ａ，１４ｂ
シリコンＢＪＴ増幅器、１５ ＢＪＴミクサ、１６ａ
シリコンＭＯＳＦＥＴ増幅器、１７ａ ＧａＡｓＭＥ
ＳＦＥＴ増幅器、１８ａ ＧａＡｓ増幅器、１９ ＭＯ
ＳＦＥＴミクサ、２０ シリコン半導体チップ、２１
ＧａＡｓ半導体チップ、２６ 定電流源、３１ａ〜３１
d シリコンＢＪＴ、３２ａ，３２ｂ，３５ シリコン
ＭＯＳＦＥＴ、３３ シリコンデュアルゲートＭＯＳＦ
ＥＴ、３４ａ〜３４d 抵抗。
子（ＲＦ ＩＮ）、４局発信号の入力端子（ＬＯ Ｉ
Ｎ）、５ 中間周波数信号の出力端子（ＩＦ ＯＵ
Ｔ）、６ａ〜６ｃ 電源端子、１１ａ〜１１ｂ ＢＪＴ
増幅器、１２ａ ＭＯＳＦＥＴ増幅器、１４ａ，１４ｂ
シリコンＢＪＴ増幅器、１５ ＢＪＴミクサ、１６ａ
シリコンＭＯＳＦＥＴ増幅器、１７ａ ＧａＡｓＭＥ
ＳＦＥＴ増幅器、１８ａ ＧａＡｓ増幅器、１９ ＭＯ
ＳＦＥＴミクサ、２０ シリコン半導体チップ、２１
ＧａＡｓ半導体チップ、２６ 定電流源、３１ａ〜３１
d シリコンＢＪＴ、３２ａ，３２ｂ，３５ シリコン
ＭＯＳＦＥＴ、３３ シリコンデュアルゲートＭＯＳＦ
ＥＴ、３４ａ〜３４d 抵抗。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 上杉 美喜夫
東京都千代田区丸の内二丁目２番３号
三菱電機株式会社内
(72)発明者 弘重 健司
東京都千代田区丸の内二丁目２番３号
三菱電機株式会社内
(72)発明者 伊山 義忠
東京都千代田区丸の内二丁目２番３号
三菱電機株式会社内
(56)参考文献 特開 昭59−138110（ＪＰ，Ａ)
特開 昭50−132881（ＪＰ，Ａ)
特開 昭62−110332（ＪＰ，Ａ)
特開 平８−222977（ＪＰ，Ａ)
特開 平４−78202（ＪＰ，Ａ)
電子情報通信ハンドブック，日本，株
式会社オーム社，1990年 ４月30日，第
１版第２刷／第１分冊，829頁
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
Claims (9)
- 【請求項１】 低雑音増幅器とミクサとをシリコンＢｉ
ＣＭＯＳプロセスを用いて同一半導体チップに集積した
高周波回路であって、上記低雑音増幅器はシリコン接合
形バイポーラトランジスタを有し、上記ミクサはシリコ
ンＭＯＳ形電界トランジスタを有することを特徴とする
高周波回路。 - 【請求項２】 ミクサを一方のドレインに他方のソース
電極を接続した２台のシリコンＭＯＳ形電界効果トラン
ジスタのゲートに局発信号を、他方のシリコンＭＯＳ形
電解効果トランジスタのゲートに低雑音増幅器で増幅し
た高周波信号をそれぞれ印加したことを特徴とする請求
項１記載の高周波回路。 - 【請求項３】 ミクサをシリコンデュアルゲートＭＯＳ
形電界効果トランジスタにより構成し、一方のゲートに
局発信号を、他方のゲートに低雑音増幅器で増幅した高
周波信号をそれぞれ印加したことを特徴とする請求項１
記載の高周波回路。 - 【請求項４】 低雑音増幅器は、少なくとも初段の増幅
器をシリコン接合形バイポーラトランジスタを有するＢ
ＪＴ増幅器とし、かつ、少なくとも最終段の増幅器をシ
リコンＭＯＳ形電界効果トランジスタを有するＦＥＴ増
幅器とし、これらをシリコンＢｉＣＭＯＳプロセスを用
いて同一のシリコン半導体チップ上に搭載したことを特
徴とする請求項１〜３のいずれかに記載の高周波回路。 - 【請求項５】 ミクサを、直列に接続した２台の電界効
果トランジスタにより構成し、一方の電界効果トランジ
スタのゲートに局発信号を、他方の電界効果トランジス
タのゲートに周波数変換される信号をそれぞれ印加する
高周波回路であって、上記局発信号が印加される電界効
果トランジスタのゲート幅を、上記周波数変換される信
号が印加される電界効果トランジスタのゲート幅に比べ
て狭くしたことを特徴とする高周波回路。 - 【請求項６】 ミクサを、１つの接合形バイポーラトラ
ンジスタと電界効果トランジスタを直列に接続して構成
し、上記接合形バイポーラトランジスタのベースに局発
信号を、上記電界効果トランジスタのゲートに周波数変
換される信号をそれぞれ印加したことを特徴とする高周
波回路。 - 【請求項７】 接合形バイポーラトランジスタをシリコ
ン接合形バイポーラトランジスタとし、電界効果トラン
ジスタをシリコンＭＯＳ形電界効果トランジスタとし、
これらをシリコンＢｉＣＭＯＳプロセスを用いて同一の
シリコン半導体チップ上に搭載したことを特徴とする請
求項５若しくは請求項６記載の高周波回路。 - 【請求項８】 さらに、少なくとも初段の増幅器をシリ
コン接合形バイポーラトランジスタを有するＢＪＴ増幅
器とし、かつ、少なくとも最終段の増幅器をシリコンＭ
ＯＳ形電界効果トランジスタを有するＦＥＴ増幅器とし
た低雑音増幅器を備え、その低雑音増幅器とミクサとを
シリコンＢｉＣＭＯＳプロセスを用いて同一半導体チッ
プ上に構成したことを特徴とする請求項７記載の高周波
回路。 - 【請求項９】 シリコンＭＯＳＦＥＴを有する局発増幅
器と、接合形バイポーラトランジスタを有するミクサと
を備え、両者をシリコンＢｉＣＭＯＳプロセスを用いて
同一半導体チップ上に構成したことを特徴とする高周波
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07346697A JP3487124B2 (ja) | 1997-03-26 | 1997-03-26 | 高周波回路 |
| US08/939,968 US6044255A (en) | 1997-03-26 | 1997-09-29 | Radio frequency circuit with integrated elements and method of manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07346697A JP3487124B2 (ja) | 1997-03-26 | 1997-03-26 | 高周波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270953A JPH10270953A (ja) | 1998-10-09 |
| JP3487124B2 true JP3487124B2 (ja) | 2004-01-13 |
Family
ID=13519081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07346697A Expired - Lifetime JP3487124B2 (ja) | 1997-03-26 | 1997-03-26 | 高周波回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6044255A (ja) |
| JP (1) | JP3487124B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113744B1 (en) * | 1999-10-21 | 2006-09-26 | Broadcom Corporation | Adaptive radio transceiver with a power amplifier |
| US6510314B1 (en) * | 2000-09-08 | 2003-01-21 | Visteon Global Technologies, Inc. | Mixer circuit with output stage for implementation on integrated circuit |
| WO2002103760A2 (en) * | 2001-06-14 | 2002-12-27 | Amberware Systems Corporation | Method of selective removal of sige alloys |
| JP2003078355A (ja) * | 2001-09-05 | 2003-03-14 | Mitsubishi Electric Corp | ミキサ回路 |
| US6917336B2 (en) * | 2002-01-23 | 2005-07-12 | Dotcast, Inc. | Miniature ultra-wideband active receiving antenna |
| KR100974574B1 (ko) * | 2008-01-16 | 2010-08-06 | 한국과학기술원 | 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법 |
| WO2015114698A1 (ja) * | 2014-01-31 | 2015-08-06 | 日本電気株式会社 | トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法 |
| JP6595217B2 (ja) * | 2015-06-04 | 2019-10-23 | 株式会社東芝 | 信号増幅装置 |
| US9881881B2 (en) * | 2015-07-24 | 2018-01-30 | Qualcomm Incorporated | Conductive seal ring for power bus distribution |
| US10374552B1 (en) * | 2018-04-13 | 2019-08-06 | Bae Systems Information And Electronic Systems Integration Inc. | Mixer driver circuit with improved slew rate |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50150346A (ja) * | 1974-05-21 | 1975-12-02 | ||
| JPS5567248A (en) * | 1978-11-15 | 1980-05-21 | Sanyo Electric Co Ltd | Frequency synthesizerrtype channel selection device |
| CA1199378A (en) * | 1984-04-02 | 1986-01-14 | Paul Bura | High frequency amplifier with phase compensation |
| US5181087A (en) * | 1986-02-28 | 1993-01-19 | Hitachi, Ltd. | Semiconductor device and method of producing the same |
| US4774478A (en) * | 1986-09-19 | 1988-09-27 | Tektronix, Inc. | Feedback amplifier compensation circuitry |
| US4754233A (en) * | 1987-06-22 | 1988-06-28 | Motorola, Inc. | Low noise ultra high frequency amplifier having automatic gain control |
| JPH03278542A (ja) * | 1990-03-28 | 1991-12-10 | Hitachi Ltd | 半導体装置 |
| JP3323544B2 (ja) * | 1992-08-21 | 2002-09-09 | 株式会社日立製作所 | 半導体装置 |
| US5572040A (en) * | 1993-07-12 | 1996-11-05 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| US5841300A (en) * | 1994-04-18 | 1998-11-24 | Hitachi, Ltd. | Semiconductor integrated circuit apparatus |
| US5859559A (en) * | 1997-07-31 | 1999-01-12 | Raytheon Company | Mixer structures with enhanced conversion gain and reduced spurious signals |
-
1997
- 1997-03-26 JP JP07346697A patent/JP3487124B2/ja not_active Expired - Lifetime
- 1997-09-29 US US08/939,968 patent/US6044255A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信ハンドブック，日本，株式会社オーム社，１９９０年 ４月３０日，第１版第２刷／第１分冊，８２９頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6044255A (en) | 2000-03-28 |
| JPH10270953A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1468487B1 (en) | A high performance bifet low noise amplifier | |
| US6892062B2 (en) | Current-reuse bleeding mixer | |
| US7928804B2 (en) | Power amplifier | |
| US7853235B2 (en) | Field effect transistor amplifier with linearization | |
| US6230001B1 (en) | Active commutated double balanced mixer | |
| US5838031A (en) | Low noise-high linearity HEMT-HBT composite | |
| US7215201B2 (en) | Integrated circuit having a low power, gain-enhanced, low noise amplifying circuit | |
| US8660514B1 (en) | Multiple mode RF circuit | |
| EP0977352A2 (en) | Noise figure and linearity improvement technique using shunt feedback | |
| JP3487124B2 (ja) | 高周波回路 | |
| Fritsche et al. | A Low-Power Broadband 200 GHz Down-Conversion Mixer with Integrated LO-Driver in 0.13$\mu $ m SiGe BiCMOS | |
| US6351632B1 (en) | Mixer with high order intermodulation suppression and robust conversion gain | |
| Kobayashi et al. | GaAs HBT 0.75-5 GHz multifunctional microwave-analog variable gain amplifier | |
| US9520833B1 (en) | Active ring mixer | |
| US20040113679A1 (en) | Amplifier-mixer device | |
| US7345548B2 (en) | Radiofrequency amplifier device, in particular for cellular mobile telephone | |
| Kobayashi et al. | A novel monolithic LNA integrating a common-source HEMT with an HBT Darlington amplifier | |
| US6538501B2 (en) | Radio frequency amplifier and tuner | |
| Tateno et al. | A 150 W E-mode GaAs power FET with 35% PAE for W-CDMA base station | |
| Kobayaski et al. | A monolithic HEMT-HBT direct-coupled amplifier with active input matching | |
| US9641130B2 (en) | Low noise amplifier with noise and linearity improvement | |
| US7423485B2 (en) | Differential circuit with improved linearity | |
| Lu et al. | A V-Band High Linearity Down-Conversion Mixer Using Distributed Derivative Superposition Technique in 90-nm CMOS Process | |
| Nakayama et al. | A 1. 9 GHz Single-Chip RF Front-End GaAs MMIC with Low-Distortion Cascode FET Mixer | |
| Roh et al. | A GaAs low-high doped MESFET MMIC power amplifier for CDMA/AMPS dual-mode cellular telephone |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |