JP3486867B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3486867B2 JP3486867B2 JP15522098A JP15522098A JP3486867B2 JP 3486867 B2 JP3486867 B2 JP 3486867B2 JP 15522098 A JP15522098 A JP 15522098A JP 15522098 A JP15522098 A JP 15522098A JP 3486867 B2 JP3486867 B2 JP 3486867B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- phosphorus
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 239000011229 interlayer Substances 0.000 claims description 88
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 61
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 50
- 229910052698 phosphorus Inorganic materials 0.000 claims description 50
- 239000011574 phosphorus Substances 0.000 claims description 50
- 238000009792 diffusion process Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 23
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 17
- 239000012777 electrically insulating material Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 description 53
- 238000000034 method Methods 0.000 description 28
- 239000012535 impurity Substances 0.000 description 19
- 239000010410 layer Substances 0.000 description 17
- 230000006870 function Effects 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば半導体集積
回路のような半導体装置に関する。
回路のような半導体装置に関する。
【０００２】
【従来の技術】半導体基板に集積回路を組み込むとき、
集積回路の構成要素である半導体素子間の電気的遮断の
ために、半導体基板にフィールド酸化膜が形成され、こ
のフィールド酸化膜により区画された各活性領域に半導
体素子が組み込まれる。
集積回路の構成要素である半導体素子間の電気的遮断の
ために、半導体基板にフィールド酸化膜が形成され、こ
のフィールド酸化膜により区画された各活性領域に半導
体素子が組み込まれる。
【０００３】このような集積回路の製造技術の一つに、
多層配線技術ある。多層配線技術では、半導体基板上に
形成された半導体素子および回路部分を覆う層間絶縁膜
を形成した後、この層間絶縁膜上に他の回路部分を形成
することができることから、多層配線技術は、集積化の
向上に有効である。
多層配線技術ある。多層配線技術では、半導体基板上に
形成された半導体素子および回路部分を覆う層間絶縁膜
を形成した後、この層間絶縁膜上に他の回路部分を形成
することができることから、多層配線技術は、集積化の
向上に有効である。
【０００４】この層間絶縁膜には、なだらか表面が要求
され、特に、層間絶縁膜上に形成される回路部分の製造
工程に例えばホトリソグラフィが適用されるとき、加工
精度の低下を防止する上で、層間絶縁膜の表面の平坦化
が強く要求される。このような要求を満足する層間絶縁
膜の材料として、硼素および燐を添加したシリケートグ
ラス（以下、ＢＰＳＧと称する）がある。
され、特に、層間絶縁膜上に形成される回路部分の製造
工程に例えばホトリソグラフィが適用されるとき、加工
精度の低下を防止する上で、層間絶縁膜の表面の平坦化
が強く要求される。このような要求を満足する層間絶縁
膜の材料として、硼素および燐を添加したシリケートグ
ラス（以下、ＢＰＳＧと称する）がある。
【０００５】このＢＰＳＧ材料は、半導体基板の活性領
域上に形成された例えばＭＯＳトランジスタのような半
導体素子を覆うように堆積された後、このＢＰＳＧ材料
に流動性を与えるためのリフローと呼ばれる熱処理を受
けることにより、なだらかな表面を有する層間絶縁膜が
形成される。
域上に形成された例えばＭＯＳトランジスタのような半
導体素子を覆うように堆積された後、このＢＰＳＧ材料
に流動性を与えるためのリフローと呼ばれる熱処理を受
けることにより、なだらかな表面を有する層間絶縁膜が
形成される。
【０００６】
【発明が解決しようとする課題】しかしながら、前記半
導体基板の活性領域を覆うＢＰＳＧ材料がリフローを受
けるとき、このリフローでの熱により、ＢＰＳＧ材料中
の燐が活性領域に拡散することがある。
導体基板の活性領域を覆うＢＰＳＧ材料がリフローを受
けるとき、このリフローでの熱により、ＢＰＳＧ材料中
の燐が活性領域に拡散することがある。
【０００７】活性領域にＭＯＳトランジスタが形成され
るとき、ＭＯＳトランジスタのゲートの両側にソースお
よびドレインとなる不純物拡散領域が形成される。この
不純物拡散領域は、一般的にはイオン注入法により形成
され、このイオン注入法では、活性領域をイオン注入に
よるダメージから保護するための保護酸化膜が用いられ
る。
るとき、ＭＯＳトランジスタのゲートの両側にソースお
よびドレインとなる不純物拡散領域が形成される。この
不純物拡散領域は、一般的にはイオン注入法により形成
され、このイオン注入法では、活性領域をイオン注入に
よるダメージから保護するための保護酸化膜が用いられ
る。
【０００８】そのため、前記ＢＰＳＧが堆積される活性
領域は、一般的には、前記保護酸化膜により保護されて
いるが、ＢＰＳＧのリフローでは、この保護酸化膜を透
過して燐が活性領域に拡散することがある。前記した活
性領域には、例えばソースドレインのための両不純物拡
散領域あるいは両不純物領域間のチャンネル領域のよう
な機能領域が形成されており、この機能領域への燐の拡
散は、各機能領域の不純物濃度の変更をもたらすことか
ら、この活性領域に組み込まれた半導体素子の電気特性
に悪影響を及ぼす。
領域は、一般的には、前記保護酸化膜により保護されて
いるが、ＢＰＳＧのリフローでは、この保護酸化膜を透
過して燐が活性領域に拡散することがある。前記した活
性領域には、例えばソースドレインのための両不純物拡
散領域あるいは両不純物領域間のチャンネル領域のよう
な機能領域が形成されており、この機能領域への燐の拡
散は、各機能領域の不純物濃度の変更をもたらすことか
ら、この活性領域に組み込まれた半導体素子の電気特性
に悪影響を及ぼす。
【０００９】 そこで、ＢＰＳＧのような層間絶縁膜に
よって活性領域が燐の汚染を受けることのない半導体装
置が望まれていた。
よって活性領域が燐の汚染を受けることのない半導体装
置が望まれていた。
【００１０】
【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成１〉 本発明に係る半導体装置は、半導体基板の活性領域を覆
う酸化膜を直接に覆う第１の層間絶縁膜と、該層間絶縁
膜を直接に覆う第２の層間絶縁膜とを含み、該第２の層
間絶縁膜は燐および硼素を含み、第１の層間絶縁膜は第
２の層間絶縁膜に含まれる燐が前記酸化膜を通して前記
活性領域に熱拡散することを防止するための燐拡散抑制
機能を有する電気絶縁材料からなる半導体装置におい
て、第１および第２の層間絶縁膜はそれぞれ燐および硼
素を含むＢＰＳＧ膜からなり、前記第１の層間絶縁膜を
構成する前記ＢＰＳＧ膜中のＢ２Ｏ３濃度は１０〜１２
重量％であり、第２の層間絶縁膜を構成する前記ＢＰＳ
Ｇ膜中のＢ２Ｏ３濃度は１２〜１８重量％であることを
特徴とする。
決するために、次の構成を採用する。 〈構成１〉 本発明に係る半導体装置は、半導体基板の活性領域を覆
う酸化膜を直接に覆う第１の層間絶縁膜と、該層間絶縁
膜を直接に覆う第２の層間絶縁膜とを含み、該第２の層
間絶縁膜は燐および硼素を含み、第１の層間絶縁膜は第
２の層間絶縁膜に含まれる燐が前記酸化膜を通して前記
活性領域に熱拡散することを防止するための燐拡散抑制
機能を有する電気絶縁材料からなる半導体装置におい
て、第１および第２の層間絶縁膜はそれぞれ燐および硼
素を含むＢＰＳＧ膜からなり、前記第１の層間絶縁膜を
構成する前記ＢＰＳＧ膜中のＢ２Ｏ３濃度は１０〜１２
重量％であり、第２の層間絶縁膜を構成する前記ＢＰＳ
Ｇ膜中のＢ２Ｏ３濃度は１２〜１８重量％であることを
特徴とする。
【００１１】 本発明に係る層間絶縁膜は、半導体基板
の活性領域を覆う酸化膜を直接に覆う第１の層間絶縁膜
と、該層間絶縁膜を直接に覆う第２の層間絶縁膜との積
層構造を有し、半導体基板の活性領域を覆う酸化膜を直
接に覆う第１の層間絶縁膜が燐拡散抑制機能を有する電
気絶縁材料からなる。従って、燐を含む第２の層間絶縁
膜と半導体基板上の酸化膜との間に介在する第１の層間
絶縁膜が、第２の層間絶縁膜から前記半導体基板への燐
の熱拡散を抑制することから、この半導体基板の活性領
域への燐の拡散に起因する悪影響を防止することができ
る。
の活性領域を覆う酸化膜を直接に覆う第１の層間絶縁膜
と、該層間絶縁膜を直接に覆う第２の層間絶縁膜との積
層構造を有し、半導体基板の活性領域を覆う酸化膜を直
接に覆う第１の層間絶縁膜が燐拡散抑制機能を有する電
気絶縁材料からなる。従って、燐を含む第２の層間絶縁
膜と半導体基板上の酸化膜との間に介在する第１の層間
絶縁膜が、第２の層間絶縁膜から前記半導体基板への燐
の熱拡散を抑制することから、この半導体基板の活性領
域への燐の拡散に起因する悪影響を防止することができ
る。
【００１２】 第１および第２の層間絶縁膜を燐および
硼素を含むＢＰＳＧ膜でそれぞれ構成する。
硼素を含むＢＰＳＧ膜でそれぞれ構成する。
【００１３】すなわち、燐および硼素を含むＢＰＳＧ膜
では、燐の拡散係数が硼素の濃度に比例することが従来
よく知られている。このことから、第１の層間絶縁膜に
おける硼素の濃度を第２の層間絶縁膜におけるそれより
も小さくすることにより、第１の層間絶縁膜に第２の層
間絶縁膜よりも燐拡散係数を付与することができ、これ
により第１の層間絶縁膜に燐拡散抑制機能を与えること
ができる。
では、燐の拡散係数が硼素の濃度に比例することが従来
よく知られている。このことから、第１の層間絶縁膜に
おける硼素の濃度を第２の層間絶縁膜におけるそれより
も小さくすることにより、第１の層間絶縁膜に第２の層
間絶縁膜よりも燐拡散係数を付与することができ、これ
により第１の層間絶縁膜に燐拡散抑制機能を与えること
ができる。
【００１４】具体的には、第１の層間絶縁膜を構成する
ＢＰＳＧ膜中のＢ２Ｏ３濃度を１０〜１２重量％とし、
第２の層間絶縁膜を構成するＢＰＳＧ膜中のＢ２Ｏ３濃
度を１２〜１８重量％とする。
ＢＰＳＧ膜中のＢ２Ｏ３濃度を１０〜１２重量％とし、
第２の層間絶縁膜を構成するＢＰＳＧ膜中のＢ２Ｏ３濃
度を１２〜１８重量％とする。
【００１５】 他の発明では、燐拡散抑制機能を有する
第１の層間絶縁膜として、燐を含まないＳＯＧ膜を採用
する。
第１の層間絶縁膜として、燐を含まないＳＯＧ膜を採用
する。
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例１〉図１および図２は、本発明に係る製造方法
をキャパシタがビット線上に伸びる、いわゆるＣＯＢ構
造を有するダイナミックランダムアクセスメモリ（ＤＲ
ＡＭ）の製造に適用した例を示す製造工程図である。
について詳細に説明する。 〈具体例１〉図１および図２は、本発明に係る製造方法
をキャパシタがビット線上に伸びる、いわゆるＣＯＢ構
造を有するダイナミックランダムアクセスメモリ（ＤＲ
ＡＭ）の製造に適用した例を示す製造工程図である。
【００２１】図１（ａ）に示されているように、シリコ
ンのような半導体単結晶基板１０上に、例えばＬＯＣＯ
Ｓ法を用いて、２０００〜４０００Åの厚さ寸法を有す
るフィールド酸化膜１１が形成され、このフィールド酸
化膜１１により、基板１０上に活性領域１２が区画され
る。活性領域１２上には５０〜１５０Åの厚さ寸法を有
するゲート酸化膜１３が形成され、必要に応じて、ゲー
ト酸化膜１３およびフィールド酸化膜１１上にゲート１
４が形成される。
ンのような半導体単結晶基板１０上に、例えばＬＯＣＯ
Ｓ法を用いて、２０００〜４０００Åの厚さ寸法を有す
るフィールド酸化膜１１が形成され、このフィールド酸
化膜１１により、基板１０上に活性領域１２が区画され
る。活性領域１２上には５０〜１５０Åの厚さ寸法を有
するゲート酸化膜１３が形成され、必要に応じて、ゲー
ト酸化膜１３およびフィールド酸化膜１１上にゲート１
４が形成される。
【００２２】図示の例では、ゲート１４は、ポリシリコ
ン層１５およびタングステンシリサイド層１６からなる
従来よく知られた多層構造を有し、２０００〜４０００
Åの高さ寸法を与えられている。ゲート１４上には、オ
ゾンＴＥＯＳ法のようなＣＶＤ法を用いて堆積されるＮ
ＳＧ（ノンドープシリケートグラス）膜またはＰＳＧ
（燐ドープシリケートグラス）膜からなる２０００〜３
０００Åの厚さ寸法を有する絶縁層１７が形成されてい
る。
ン層１５およびタングステンシリサイド層１６からなる
従来よく知られた多層構造を有し、２０００〜４０００
Åの高さ寸法を与えられている。ゲート１４上には、オ
ゾンＴＥＯＳ法のようなＣＶＤ法を用いて堆積されるＮ
ＳＧ（ノンドープシリケートグラス）膜またはＰＳＧ
（燐ドープシリケートグラス）膜からなる２０００〜３
０００Åの厚さ寸法を有する絶縁層１７が形成されてい
る。
【００２３】このようなゲート１４は、前記各材料の基
板１０上への堆積後、ホトリソグラフィおよびエッチン
グ技術を用いたパターニングにより、形成することがで
きる。ゲート１４の両側には、サイドウォール部１８が
形成される。このサイドウォール部１８は、前記したと
同様なＣＶＤ法を用いてゲート１４を覆うように、ＮＳ
Ｇ膜またはＰＳＧ膜を１５００〜３０００Åの厚さ寸法
に堆積した後、不要部分にエッチング処理を施すことに
より、形成することができる。
板１０上への堆積後、ホトリソグラフィおよびエッチン
グ技術を用いたパターニングにより、形成することがで
きる。ゲート１４の両側には、サイドウォール部１８が
形成される。このサイドウォール部１８は、前記したと
同様なＣＶＤ法を用いてゲート１４を覆うように、ＮＳ
Ｇ膜またはＰＳＧ膜を１５００〜３０００Åの厚さ寸法
に堆積した後、不要部分にエッチング処理を施すことに
より、形成することができる。
【００２４】活性領域１２のゲート１４の両側には、不
純物のイオン注入により、不純物領域１９が形成され
る。このイオン注入による活性領域１２の損傷を防止す
るために、イオン注入に先立って、活性領域１２の露出
面には、保護膜として２００〜５００Åの厚さ寸法を有
する酸化膜２０が形成され、この酸化膜２０の保護下で
イオン注入が行われる。
純物のイオン注入により、不純物領域１９が形成され
る。このイオン注入による活性領域１２の損傷を防止す
るために、イオン注入に先立って、活性領域１２の露出
面には、保護膜として２００〜５００Åの厚さ寸法を有
する酸化膜２０が形成され、この酸化膜２０の保護下で
イオン注入が行われる。
【００２５】ゲート１４は、その両側に設けられた一対
の不純物領域１９をソースおよびドレインとして、これ
らと共に、ＭＯＳトランジスタを構成する。
の不純物領域１９をソースおよびドレインとして、これ
らと共に、ＭＯＳトランジスタを構成する。
【００２６】ＤＲＡＭでは、前記ＭＯＳトランジスタを
セレクトトランジスタとして、該セレクトトランジスタ
と共にメモリセルを構成するためのメモリキャパシタ
が、後述するように、活性領域１２上の所定のゲート１
４間に形成される。このメモリキャパシタの形成に使用
される例えばシリコン窒化膜（Si3N4 ）からなる犠牲膜
２１が、図１（ｂ）に示されているように、所定領域に
形成される。
セレクトトランジスタとして、該セレクトトランジスタ
と共にメモリセルを構成するためのメモリキャパシタ
が、後述するように、活性領域１２上の所定のゲート１
４間に形成される。このメモリキャパシタの形成に使用
される例えばシリコン窒化膜（Si3N4 ）からなる犠牲膜
２１が、図１（ｂ）に示されているように、所定領域に
形成される。
【００２７】犠牲膜２１は、ゲート１４およびそのサイ
ドウォール部１８を覆いかつ活性領域１２上の酸化膜２
０を覆うように、例えば低圧ＣＶＤ法を用いて、シリコ
ン窒化膜を５００〜１０００Åの厚さ寸法に堆積した
後、このシリコン窒化膜をホトリソグラフィおよびエッ
チング技術を用いてパターニングすることにより、形成
することができる。前記したシリコン窒化膜のパターニ
ングにより、犠牲膜２１は、後述するビットコンタクト
の形成部分を除く領域に形成される。
ドウォール部１８を覆いかつ活性領域１２上の酸化膜２
０を覆うように、例えば低圧ＣＶＤ法を用いて、シリコ
ン窒化膜を５００〜１０００Åの厚さ寸法に堆積した
後、このシリコン窒化膜をホトリソグラフィおよびエッ
チング技術を用いてパターニングすることにより、形成
することができる。前記したシリコン窒化膜のパターニ
ングにより、犠牲膜２１は、後述するビットコンタクト
の形成部分を除く領域に形成される。
【００２８】犠牲膜２１の形成後、この犠牲膜２１およ
び該犠牲膜から露出部分を覆う第１の層間絶縁膜とし
て、例えばＣＶＤ法を用いて、１０００〜２０００Åの
厚さ寸法を有する第１のＢＰＳＧ膜２２が形成される。
この第１のＢＰＳＧ膜２２中のＢ2Ｏ3濃度は１０〜１２
重量％の範囲で適宜設定され、またＰ2Ｏ5濃度は１０〜
１５重量％の範囲で適宜設定される。
び該犠牲膜から露出部分を覆う第１の層間絶縁膜とし
て、例えばＣＶＤ法を用いて、１０００〜２０００Åの
厚さ寸法を有する第１のＢＰＳＧ膜２２が形成される。
この第１のＢＰＳＧ膜２２中のＢ2Ｏ3濃度は１０〜１２
重量％の範囲で適宜設定され、またＰ2Ｏ5濃度は１０〜
１５重量％の範囲で適宜設定される。
【００２９】第１のＢＰＳＧ膜２２上には、第２の層間
絶縁膜として、第１のＢＰＳＧ膜２２の形成におけると
同様なＣＶＤ法を用いて、例えば３０００〜５０００Å
の厚さ寸法を有する第２のＢＰＳＧ膜２３が形成され
る。この第２のＢＰＳＧ膜２３中のＢ2Ｏ3濃度は１２〜
１８重量％の範囲で、第１のＢＰＳＧ膜２２中のＢ2Ｏ3
濃度よりも高い値に設定される。換言すれば、第１のＢ
ＰＳＧ膜２２中のＢ2Ｏ3濃度が第２のＢＰＳＧ膜２３中
のそれよりも低い値に設定される。他方、第２のＢＰＳ
Ｇ膜２３のＰ2Ｏ5濃度は１０〜１５重量％の範囲で、例
えば第１のＢＰＳＧ膜２２と同様な値に適宜設定され
る。
絶縁膜として、第１のＢＰＳＧ膜２２の形成におけると
同様なＣＶＤ法を用いて、例えば３０００〜５０００Å
の厚さ寸法を有する第２のＢＰＳＧ膜２３が形成され
る。この第２のＢＰＳＧ膜２３中のＢ2Ｏ3濃度は１２〜
１８重量％の範囲で、第１のＢＰＳＧ膜２２中のＢ2Ｏ3
濃度よりも高い値に設定される。換言すれば、第１のＢ
ＰＳＧ膜２２中のＢ2Ｏ3濃度が第２のＢＰＳＧ膜２３中
のそれよりも低い値に設定される。他方、第２のＢＰＳ
Ｇ膜２３のＰ2Ｏ5濃度は１０〜１５重量％の範囲で、例
えば第１のＢＰＳＧ膜２２と同様な値に適宜設定され
る。
【００３０】両ＢＰＳＧ膜２２および２３の堆積後、窒
素雰囲気下で、８００〜９５０℃の温度範囲でリフロー
のための熱処理が施される。この熱処理により、第２の
ＢＰＳＧ膜２３の表面は、リフロー効果により、図１
（ｂ）に示されているように、平坦化する。しかし、こ
のときに、熱処理に伴い、第１のＢＰＳＧ膜２２および
第２のＢＰＳＧ膜２３中の燐が酸化膜２０を通してその
下にある不純物領域１９に拡散しようとする。
素雰囲気下で、８００〜９５０℃の温度範囲でリフロー
のための熱処理が施される。この熱処理により、第２の
ＢＰＳＧ膜２３の表面は、リフロー効果により、図１
（ｂ）に示されているように、平坦化する。しかし、こ
のときに、熱処理に伴い、第１のＢＰＳＧ膜２２および
第２のＢＰＳＧ膜２３中の燐が酸化膜２０を通してその
下にある不純物領域１９に拡散しようとする。
【００３１】しかしながら、本発明に係る前記層間絶縁
膜（２２および２３）は２層構造を有し、しかも活性領
域１２上の酸化膜２０を直接に覆う第１のＢＰＳＧ膜２
２は、上層たる第２のＢＰＳＧ膜２３のＢ2Ｏ3濃度に比
較して低いＢ2Ｏ3濃度を有する。
膜（２２および２３）は２層構造を有し、しかも活性領
域１２上の酸化膜２０を直接に覆う第１のＢＰＳＧ膜２
２は、上層たる第２のＢＰＳＧ膜２３のＢ2Ｏ3濃度に比
較して低いＢ2Ｏ3濃度を有する。
【００３２】燐および硼素を含むＢＰＳＧ膜では、燐の
拡散係数が硼素の濃度に比例することが従来よく知られ
ている。従って、第２の層間絶縁膜（２３）を構成する
第２のＢＰＳＧ膜２３における硼素の濃度よりも低い硼
素濃度を有する第１の層間絶縁膜（２２）を構成する第
１のＢＰＳＧ膜２２は、第２の層間絶縁膜（２３）にお
ける燐拡散係数よりも小さな値の燐拡散係数を示す。こ
のため、第２の層間絶縁膜（２３）と酸化膜２０との間
に位置する第１の層間絶縁膜（２２）は、第２の層間絶
縁膜（２３）に対して、相対的に燐拡散抑制膜として機
能する。
拡散係数が硼素の濃度に比例することが従来よく知られ
ている。従って、第２の層間絶縁膜（２３）を構成する
第２のＢＰＳＧ膜２３における硼素の濃度よりも低い硼
素濃度を有する第１の層間絶縁膜（２２）を構成する第
１のＢＰＳＧ膜２２は、第２の層間絶縁膜（２３）にお
ける燐拡散係数よりも小さな値の燐拡散係数を示す。こ
のため、第２の層間絶縁膜（２３）と酸化膜２０との間
に位置する第１の層間絶縁膜（２２）は、第２の層間絶
縁膜（２３）に対して、相対的に燐拡散抑制膜として機
能する。
【００３３】この第１の層間絶縁膜（２２）の燐拡散抑
制膜の存在により、従来のＢ2Ｏ3濃度が１２〜１８重量
％を有する従来の単層構造の層間絶縁膜を用いた場合に
比較して、第２のＢＰＳＧ膜２３からの酸化膜２０を通
した活性領域１２への燐の拡散が抑制され、これによ
り、燐による活性領域１２の汚染を防止することができ
る。
制膜の存在により、従来のＢ2Ｏ3濃度が１２〜１８重量
％を有する従来の単層構造の層間絶縁膜を用いた場合に
比較して、第２のＢＰＳＧ膜２３からの酸化膜２０を通
した活性領域１２への燐の拡散が抑制され、これによ
り、燐による活性領域１２の汚染を防止することができ
る。
【００３４】従って、層間絶縁膜からの燐の汚染による
ＭＯＳトランジスタのような機能素子の特性の変化を防
止することができ、電気特性にばらつきのない安定した
特性を示す半導体装置を形成することができる。
ＭＯＳトランジスタのような機能素子の特性の変化を防
止することができ、電気特性にばらつきのない安定した
特性を示す半導体装置を形成することができる。
【００３５】層間絶縁膜の前記したリフロー処理の後、
図１（ｃ）に示されているように、犠牲膜２１で覆われ
ていない不純物領域１９上に、従来よく知られたホトリ
ソグラフィおよびエッチング技術を用いて、コンタクト
ホール２４が形成される。
図１（ｃ）に示されているように、犠牲膜２１で覆われ
ていない不純物領域１９上に、従来よく知られたホトリ
ソグラフィおよびエッチング技術を用いて、コンタクト
ホール２４が形成される。
【００３６】エッチングによるコンタクトホールの形成
については、一般的には、微細化の促進によりコンタク
トホールの開口径が小さくなると、エッチングの進行が
停止するエッチングストップ現象が見られる。
については、一般的には、微細化の促進によりコンタク
トホールの開口径が小さくなると、エッチングの進行が
停止するエッチングストップ現象が見られる。
【００３７】しかしながら、このコンタクトホール２４
の形成のためのエッチング処理に、例えばＣ4Ｆ8ガスが
用いられると、このようなエッチングガスのＢＰＳＧ膜
に対するエッチング速度は、該ＢＰＳＧ膜に含まれる硼
素の濃度が低い程、大きな値を示す。
の形成のためのエッチング処理に、例えばＣ4Ｆ8ガスが
用いられると、このようなエッチングガスのＢＰＳＧ膜
に対するエッチング速度は、該ＢＰＳＧ膜に含まれる硼
素の濃度が低い程、大きな値を示す。
【００３８】このことから、このようなエッチングガス
を用いて前記２層構造の層間絶縁膜（２２および２３）
にコンタクトホール２４を形成するについて、その深さ
寸法が比較的大きな場合であっても、エッチングガス
は、上層たる第２のＢＰＳＧ膜２３に比較して下層たる
第１のＢＰＳＧ膜２２に対して大きなエッチング速度を
示す。そのため、前記した層間絶縁膜（２２および２
３）からなる２層構造によれば、エッチングストップ現
象が現れ易い下層が、上層よりもエッチングを受け易い
特性を示すことから、比較的開口径が小さくしかも深さ
寸法の大きなコンタクトホール２４を好適に形成するこ
とが可能となる。
を用いて前記２層構造の層間絶縁膜（２２および２３）
にコンタクトホール２４を形成するについて、その深さ
寸法が比較的大きな場合であっても、エッチングガス
は、上層たる第２のＢＰＳＧ膜２３に比較して下層たる
第１のＢＰＳＧ膜２２に対して大きなエッチング速度を
示す。そのため、前記した層間絶縁膜（２２および２
３）からなる２層構造によれば、エッチングストップ現
象が現れ易い下層が、上層よりもエッチングを受け易い
特性を示すことから、比較的開口径が小さくしかも深さ
寸法の大きなコンタクトホール２４を好適に形成するこ
とが可能となる。
【００３９】コンタクトホール２４の形成後、該コンタ
クトホールを経て不純物領域１９に接続されるビット線
２５が形成される。その後、図２（ｄ）に示されている
ように、ビット線２５を覆う層間絶縁膜２６が第２のＢ
ＰＳＧ膜２３におけると同様に、形成される。この層間
絶縁膜２６の形成についても、前記したリフロー処理が
用いられる。層間絶縁膜２６の形成後、前記したメモリ
キャパシタの形成のために、層間絶縁膜２６、第２のＢ
ＰＳＧ膜２３、第１のＢＰＳＧ膜２２、さらには、その
下に位置する犠牲膜２１を貫通して不純物領域１９上に
開放するセルコンタクト２７が形成される。
クトホールを経て不純物領域１９に接続されるビット線
２５が形成される。その後、図２（ｄ）に示されている
ように、ビット線２５を覆う層間絶縁膜２６が第２のＢ
ＰＳＧ膜２３におけると同様に、形成される。この層間
絶縁膜２６の形成についても、前記したリフロー処理が
用いられる。層間絶縁膜２６の形成後、前記したメモリ
キャパシタの形成のために、層間絶縁膜２６、第２のＢ
ＰＳＧ膜２３、第１のＢＰＳＧ膜２２、さらには、その
下に位置する犠牲膜２１を貫通して不純物領域１９上に
開放するセルコンタクト２７が形成される。
【００４０】このセルコンタクト２７には、従来よく知
られているように、メモリキャパシタのためのストレー
ジ電極２８が不純物を添加したポリシリコンにより形成
され、シリコン窒化膜のような誘電体膜２９を介して、
この誘電体膜２９上に不純物を添加したポリシリコンか
らなるセルプレート３０が形成され、これによりメモリ
キャパシタが完成する。
られているように、メモリキャパシタのためのストレー
ジ電極２８が不純物を添加したポリシリコンにより形成
され、シリコン窒化膜のような誘電体膜２９を介して、
この誘電体膜２９上に不純物を添加したポリシリコンか
らなるセルプレート３０が形成され、これによりメモリ
キャパシタが完成する。
【００４１】前記したセルコンタクト２７の形成には、
第１および第２のドライエッチング処理が用いられる。
第１のエッチング処理では、３５ｍＴｏｒｒのガス圧下
およびプラズマ発生のための１３００ｍＷの出力電力下
で、Ｃ4Ｆ8、一酸化酸素およびアルゴンガスがそれぞれ
１６sccm、３００sccmおよび４００sccmの割合で供給さ
れるエッチングガスが用いられた。また、第２のエッチ
ング処理では、４０ｍＴｏｒｒのガス圧下およびプラズ
マ発生のための３００ｍＷの出力電力下で、ＣＨＦ3、
酸素およびアルゴンガスがそれぞれ２０sccm、２０sccm
および１００sccmの割合で供給されるエッチングガスが
用いられた。
第１および第２のドライエッチング処理が用いられる。
第１のエッチング処理では、３５ｍＴｏｒｒのガス圧下
およびプラズマ発生のための１３００ｍＷの出力電力下
で、Ｃ4Ｆ8、一酸化酸素およびアルゴンガスがそれぞれ
１６sccm、３００sccmおよび４００sccmの割合で供給さ
れるエッチングガスが用いられた。また、第２のエッチ
ング処理では、４０ｍＴｏｒｒのガス圧下およびプラズ
マ発生のための３００ｍＷの出力電力下で、ＣＨＦ3、
酸素およびアルゴンガスがそれぞれ２０sccm、２０sccm
および１００sccmの割合で供給されるエッチングガスが
用いられた。
【００４２】前記第１のエッチング処理では、エッチン
グマスクが用いられ、第１のエッチング条件では、犠牲
膜２１がエッチングストッパとして機能する。
グマスクが用いられ、第１のエッチング条件では、犠牲
膜２１がエッチングストッパとして機能する。
【００４３】しかしながら、前記したように、ホール径
の縮小およびホールを形成すべき層間絶縁膜の厚さ寸法
が増大すると、従来の第１のエッチング処理では、エッ
チング孔が犠牲膜２１の底部すなわち酸化膜２０に接す
る部分２１ａ（図１（ｃ）参照）に達する前に、エッチ
ングの深さ方向の進行が停止し、犠牲膜２１の前記底部
２１ａよりも浅い位置にある犠牲膜２１の肩部２１ｂ
（図１（ｃ）参照）が第１のエッチング処理により浸食
を受け、そのために犠牲膜２１の肩部２１ｂが薄くなる
ことがあった。
の縮小およびホールを形成すべき層間絶縁膜の厚さ寸法
が増大すると、従来の第１のエッチング処理では、エッ
チング孔が犠牲膜２１の底部すなわち酸化膜２０に接す
る部分２１ａ（図１（ｃ）参照）に達する前に、エッチ
ングの深さ方向の進行が停止し、犠牲膜２１の前記底部
２１ａよりも浅い位置にある犠牲膜２１の肩部２１ｂ
（図１（ｃ）参照）が第１のエッチング処理により浸食
を受け、そのために犠牲膜２１の肩部２１ｂが薄くなる
ことがあった。
【００４４】このような犠牲膜２１の肩部２１ｂの浸食
は、第１のエッチング処理に引き続くサイドウォール部
１８を利用したセルフアラインによる第２のエッチング
処理により、残存した犠牲膜２１の底部２１ａおよび酸
化膜２０を除去するときに、サイドウォール部１８の部
分的な除去をも許すこととなり、このサイドウォール部
１８の部分的な除去により、ゲート１４がストレージ電
極２８に短絡することがあった。
は、第１のエッチング処理に引き続くサイドウォール部
１８を利用したセルフアラインによる第２のエッチング
処理により、残存した犠牲膜２１の底部２１ａおよび酸
化膜２０を除去するときに、サイドウォール部１８の部
分的な除去をも許すこととなり、このサイドウォール部
１８の部分的な除去により、ゲート１４がストレージ電
極２８に短絡することがあった。
【００４５】これに対し、前記した第１のエッチング処
理に関して、２層構造を有する層間絶縁膜（２２および
２３）のうち、下層たる第１のＢＰＳＧ膜２２は、上層
たる第２のＢＰＳＧ膜２３に比較して、低いＢ2Ｏ3濃度
を示すことにより、高いエッチングレートを示す。この
ことから、第１のＢＰＳＧ膜２２は、第２のＢＰＳＧ膜
２３に比較して、エッチングを受け易い。そのため、前
記した２層構造の層間絶縁膜（２２および２３）によれ
ば、第１のエッチング処理によって、犠牲膜２１の肩部
２１ｂが浸食を受ける前に、犠牲膜２１の底部２１ａを
露出させることができる。このことから、前記２層構造
によれば、犠牲膜２１の肩部２１ｂの浸食を招くことな
く、第１のエッチング処理を終えることができる。
理に関して、２層構造を有する層間絶縁膜（２２および
２３）のうち、下層たる第１のＢＰＳＧ膜２２は、上層
たる第２のＢＰＳＧ膜２３に比較して、低いＢ2Ｏ3濃度
を示すことにより、高いエッチングレートを示す。この
ことから、第１のＢＰＳＧ膜２２は、第２のＢＰＳＧ膜
２３に比較して、エッチングを受け易い。そのため、前
記した２層構造の層間絶縁膜（２２および２３）によれ
ば、第１のエッチング処理によって、犠牲膜２１の肩部
２１ｂが浸食を受ける前に、犠牲膜２１の底部２１ａを
露出させることができる。このことから、前記２層構造
によれば、犠牲膜２１の肩部２１ｂの浸食を招くことな
く、第１のエッチング処理を終えることができる。
【００４６】従って、犠牲膜２１の肩部２１ｂの浸食に
よる第２のエッチング処理でのサイドウォール部１８の
損傷を招くことなく、第２のエッチング処理により不純
物領域１９に開放するセルコンタクト２７を形成するこ
とができ、その結果、ゲート１４に短絡することのない
ストレージ電極２８を確実に形成することが可能とな
る。
よる第２のエッチング処理でのサイドウォール部１８の
損傷を招くことなく、第２のエッチング処理により不純
物領域１９に開放するセルコンタクト２７を形成するこ
とができ、その結果、ゲート１４に短絡することのない
ストレージ電極２８を確実に形成することが可能とな
る。
【００４７】〈具体例２〉また、前記した２層構造の層
間絶縁膜によれば、該層間絶縁膜中の異なる深さ位置を
有するコンタクトホールを１つのエッチングマスクを用
いた単一のエッチング処理で以て、形成することができ
る。
間絶縁膜によれば、該層間絶縁膜中の異なる深さ位置を
有するコンタクトホールを１つのエッチングマスクを用
いた単一のエッチング処理で以て、形成することができ
る。
【００４８】図３は、本発明の他の具体例を示す半導体
装置の断面図である。半導体基板１０上にフィールド酸
化膜１１により規定される不純物領域１９上には、酸化
膜２０が形成され、また酸化膜２０を覆うように基板１
０の表面上には具体例１で説明したと同様な第１のＢＰ
ＳＧ膜２２が形成されている。第１のＢＰＳＧ膜２２上
には、具体例１について説明したと同様な第２のＢＰＳ
Ｇ膜２３が形成されている。第２のＢＰＳＧ膜２３上に
は、セルプレート３０が形成されており、さらに該セル
プレートを覆う例えば４０００〜８０００Åの厚さ寸法
を有する層間絶縁膜２６が形成されている。そのため、
層間絶縁膜２６の表面からそれぞれセルプレート３０に
至るコンタクト３１および不純物領域１９に至るコンタ
クト３２を形成するについて、両コンタクトのためのコ
ンタクトホール３３および３４の深さ寸法に大きな差が
ある。
装置の断面図である。半導体基板１０上にフィールド酸
化膜１１により規定される不純物領域１９上には、酸化
膜２０が形成され、また酸化膜２０を覆うように基板１
０の表面上には具体例１で説明したと同様な第１のＢＰ
ＳＧ膜２２が形成されている。第１のＢＰＳＧ膜２２上
には、具体例１について説明したと同様な第２のＢＰＳ
Ｇ膜２３が形成されている。第２のＢＰＳＧ膜２３上に
は、セルプレート３０が形成されており、さらに該セル
プレートを覆う例えば４０００〜８０００Åの厚さ寸法
を有する層間絶縁膜２６が形成されている。そのため、
層間絶縁膜２６の表面からそれぞれセルプレート３０に
至るコンタクト３１および不純物領域１９に至るコンタ
クト３２を形成するについて、両コンタクトのためのコ
ンタクトホール３３および３４の深さ寸法に大きな差が
ある。
【００４９】このような深さ寸法に大きな差のあるコン
タクトホール３３および３４を形成する場合、従来で
は、両コンタクトホール３３および３４の一括的なエッ
チング処理は、前記したエッチングストップ現象によ
り、コンタクトホール３４の完成の前に浅い位置にある
セルプレート３０にエッチングによる損傷を生じさせる
虞があることから、容易ではなかった。
タクトホール３３および３４を形成する場合、従来で
は、両コンタクトホール３３および３４の一括的なエッ
チング処理は、前記したエッチングストップ現象によ
り、コンタクトホール３４の完成の前に浅い位置にある
セルプレート３０にエッチングによる損傷を生じさせる
虞があることから、容易ではなかった。
【００５０】これに対し、本願発明に係る２層構造の層
間絶縁膜（２２および２３）によれば、前記したと同様
に、不純物領域１９上の酸化膜２０を覆う第１のＢＰＳ
Ｇ膜２２が前記したエッチングに対し、上層たる第２の
ＢＰＳＧ膜２３よりもエッチングを受け易いことから、
セルプレート３０が前記したエッチング処理により損傷
を受ける前に、コンタクトホール３４を形成することが
できる。
間絶縁膜（２２および２３）によれば、前記したと同様
に、不純物領域１９上の酸化膜２０を覆う第１のＢＰＳ
Ｇ膜２２が前記したエッチングに対し、上層たる第２の
ＢＰＳＧ膜２３よりもエッチングを受け易いことから、
セルプレート３０が前記したエッチング処理により損傷
を受ける前に、コンタクトホール３４を形成することが
できる。
【００５１】従って、単一のマスクを用いた一括的なエ
ッチング処理により、深さ寸法のことなるコンタクトホ
ール３３および３４を、セルプレート３０のような回路
構成部分に損傷を与えることなく、形成することが可能
となる。
ッチング処理により、深さ寸法のことなるコンタクトホ
ール３３および３４を、セルプレート３０のような回路
構成部分に損傷を与えることなく、形成することが可能
となる。
【００５２】前記した例では、層間絶縁膜の２層構造と
して、第１のＢＰＳＧ膜２２および第２のＢＰＳＧ膜２
３からなるの２層構造を示したが、第１のＢＰＳＧ膜２
２に代えて、ＰＳＧ膜あるいはＳＯＧ膜を用いることが
できる。
して、第１のＢＰＳＧ膜２２および第２のＢＰＳＧ膜２
３からなるの２層構造を示したが、第１のＢＰＳＧ膜２
２に代えて、ＰＳＧ膜あるいはＳＯＧ膜を用いることが
できる。
【００５３】第１のＢＰＳＧ膜２２に代わるＰＳＧ膜
は、例えばＣＶＤ法を用いて、Ｐ2Ｏ5濃度が１０〜１５
重量％の範囲となり、厚さ寸法が１０００〜２０００Å
となるように、適宜形成することができる。このＰＳＧ
膜は、硼素が含まれていないことから、硼素が含まれた
第１のＢＰＳＧ膜２２よりも優れた燐拡散抑制機能を発
揮する。また、このＰＳＧ膜は、前記したエッチングに
対しても第２のＢＰＳＧ膜２３に比較して高いエッチン
グレートを示すことから、具体例１および２に関連して
説明したエッチング問題をも解決することができる。
は、例えばＣＶＤ法を用いて、Ｐ2Ｏ5濃度が１０〜１５
重量％の範囲となり、厚さ寸法が１０００〜２０００Å
となるように、適宜形成することができる。このＰＳＧ
膜は、硼素が含まれていないことから、硼素が含まれた
第１のＢＰＳＧ膜２２よりも優れた燐拡散抑制機能を発
揮する。また、このＰＳＧ膜は、前記したエッチングに
対しても第２のＢＰＳＧ膜２３に比較して高いエッチン
グレートを示すことから、具体例１および２に関連して
説明したエッチング問題をも解決することができる。
【００５４】第１のＢＰＳＧ膜２２に代わるＳＯＧ膜
は、スピンコータを用いて、厚さ寸法が１０００〜３０
００Åとなるように、適宜形成することができる。この
ＳＯＧ膜は、前記したＰＳＧ膜と同様な優れた燐拡散抑
制機能を発揮する。また、このＰＳＧ膜は、前記したエ
ッチングに対しても第２のＢＰＳＧ膜２３に比較して高
いエッチングレートを示すことから、具体例１および２
に関連して説明したエッチング問題をも解決することが
できる。
は、スピンコータを用いて、厚さ寸法が１０００〜３０
００Åとなるように、適宜形成することができる。この
ＳＯＧ膜は、前記したＰＳＧ膜と同様な優れた燐拡散抑
制機能を発揮する。また、このＰＳＧ膜は、前記したエ
ッチングに対しても第２のＢＰＳＧ膜２３に比較して高
いエッチングレートを示すことから、具体例１および２
に関連して説明したエッチング問題をも解決することが
できる。
【００５５】前記したＰＳＧ膜あるいはＳＯＧ膜からな
る下層すなわち燐拡散機能を有する第１の層間絶縁膜
は、図３に示した具体例２におけるようなエッチング処
理について、セルプレート３０を構成するポリシリコン
に対して高いエッチング選択比を示す。すなわち、ＰＳ
Ｇ膜あるいはＳＯＧ膜からなる第１の層間絶縁膜（２
２）は、ポリシリコンに比較してエッチングを受け易
い。そのため、前記したＰＳＧ膜あるいはＳＯＧ膜から
なる第１の層間絶縁膜（２２）を用いる例は、多層配線
に関連して深さ寸法の大きく異なる複数のコンタクトホ
ールを一括的に形成するときの前記したエッチング問題
の解決に特に有効である。
る下層すなわち燐拡散機能を有する第１の層間絶縁膜
は、図３に示した具体例２におけるようなエッチング処
理について、セルプレート３０を構成するポリシリコン
に対して高いエッチング選択比を示す。すなわち、ＰＳ
Ｇ膜あるいはＳＯＧ膜からなる第１の層間絶縁膜（２
２）は、ポリシリコンに比較してエッチングを受け易
い。そのため、前記したＰＳＧ膜あるいはＳＯＧ膜から
なる第１の層間絶縁膜（２２）を用いる例は、多層配線
に関連して深さ寸法の大きく異なる複数のコンタクトホ
ールを一括的に形成するときの前記したエッチング問題
の解決に特に有効である。
【００５６】前記したところでは、本発明をＤＲＡＭの
メモリセルの形成について説明したが、これに限らず本
発明をメモリセルアレイの周辺回路のＭＯＳトランジス
タあるいはその他の半導体装置に適用することができ
る。また、燐拡散抑制機能を有する第１の層間絶縁膜の
材料として、前記したＢＰＳＧ膜、ＰＳＧ膜およびＳＯ
Ｇ膜以外に、上層のＢＰＳＧ膜よりも小さな燐拡散係数
を示す種々の電気絶縁材料を適宜選択することができ
る。
メモリセルの形成について説明したが、これに限らず本
発明をメモリセルアレイの周辺回路のＭＯＳトランジス
タあるいはその他の半導体装置に適用することができ
る。また、燐拡散抑制機能を有する第１の層間絶縁膜の
材料として、前記したＢＰＳＧ膜、ＰＳＧ膜およびＳＯ
Ｇ膜以外に、上層のＢＰＳＧ膜よりも小さな燐拡散係数
を示す種々の電気絶縁材料を適宜選択することができ
る。
【００５７】
【発明の効果】本発明に係る前記半導体装置によれば、
前記したように、燐を含む第２の層間絶縁膜と半導体基
板上の酸化膜との間に介在する第１の層間絶縁膜が、第
２の層間絶縁膜から半導体基板への燐の熱拡散を抑制す
ることから、この半導体基板の活性領域への燐の拡散に
起因する悪影響を防止することができる。
前記したように、燐を含む第２の層間絶縁膜と半導体基
板上の酸化膜との間に介在する第１の層間絶縁膜が、第
２の層間絶縁膜から半導体基板への燐の熱拡散を抑制す
ることから、この半導体基板の活性領域への燐の拡散に
起因する悪影響を防止することができる。
【００５８】 また、前記したように、第２の絶縁材料
に流動性を与えるための熱処理を施すとき、この第２の
絶縁材料と半導体基板の活性領域を覆う酸化膜との間に
は、燐拡散抑制機能を有する第１の絶縁材料が介在する
ことから、この熱処理による第２の絶縁材料から活性領
域への燐の拡散が効果的に防止され、これにより、平坦
性に優れた層間絶縁膜の形成に関連する燐の拡散問題を
招くことなく、この燐の拡散による特性のばらつきを示
すことのない均一な特性の半導体装置を効果的に製造す
ることができる。
に流動性を与えるための熱処理を施すとき、この第２の
絶縁材料と半導体基板の活性領域を覆う酸化膜との間に
は、燐拡散抑制機能を有する第１の絶縁材料が介在する
ことから、この熱処理による第２の絶縁材料から活性領
域への燐の拡散が効果的に防止され、これにより、平坦
性に優れた層間絶縁膜の形成に関連する燐の拡散問題を
招くことなく、この燐の拡散による特性のばらつきを示
すことのない均一な特性の半導体装置を効果的に製造す
ることができる。
【図１】本発明に係る半導体装置およびその製造工程を
示す工程断面図（その１）である。
示す工程断面図（その１）である。
【図２】本発明に係る半導体装置およびその製造工程を
示す工程断面図（その２）である。
示す工程断面図（その２）である。
【図３】本発明に係る半導体装置の他の具体例を示す断
面図である。
面図である。
１０ 半導体基板
１１ フィールド酸化膜
１２ 活性領域
１９ 不純物領域
２０ 酸化膜
２１ 犠牲膜（シリコン窒化膜）
２２ 第１の層間絶縁膜（第１のＢＰＳＧ膜）
２３ 第２の層間絶縁膜（第２のＢＰＳＧ膜）
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/312
H01L 21/314
H01L 21/316
H01L 21/318
H01L 21/8242
H01L 27/108
Claims (2)
- 【請求項１】 半導体基板の活性領域を覆う酸化膜を直
接に覆う第１の層間絶縁膜と、該層間絶縁膜を直接に覆
う第２の層間絶縁膜とを含み、該第２の層間絶縁膜は燐
および硼素を含み、前記第１の層間絶縁膜は前記第２の
層間絶縁膜に含まれる燐が前記酸化膜を通して前記活性
領域に熱拡散することを防止するための燐拡散抑制機能
を有する電気絶縁材料からなる半導体装置において、 第１および第２の層間絶縁膜はそれぞれ燐および硼素を
含むＢＰＳＧ膜からなり、 前記第１の層間絶縁膜を構成する前記ＢＰＳＧ膜中のＢ
２Ｏ３濃度は１０〜１２重量％であり、第２の層間絶縁
膜を構成する前記ＢＰＳＧ膜中のＢ２Ｏ３濃度は１２〜
１８重量％であることを特徴とする半導体装置。 - 【請求項２】 半導体基板の活性領域を覆う酸化膜を直
接に覆う第１の層間絶縁膜と、該層間絶縁膜を直接に覆
う第２の層間絶縁膜とを含み、該第２の層間絶縁膜は燐
および硼素を含み、前記第１の層間絶縁膜は前記第２の
層間絶縁膜に含まれる燐が前記酸化膜を通して前記活性
領域に熱拡散することを防止するための燐拡散抑制機能
を有する電気絶縁材料からなる半導体装置において、 前記第１の層間絶縁膜は燐を含まないＳＯＧ膜からなる
ことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15522098A JP3486867B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置 |
| US09/313,196 US6300681B1 (en) | 1998-05-20 | 1999-05-18 | Semiconductor device and method for forming the same |
| US09/938,538 US6468922B2 (en) | 1998-05-20 | 2001-08-27 | Method for manufacturing a semiconductor device with a dual interlayer insulator film of borophosphosilicate glass to prevent diffusion of phosphorus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15522098A JP3486867B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330067A JPH11330067A (ja) | 1999-11-30 |
| JP3486867B2 true JP3486867B2 (ja) | 2004-01-13 |
Family
ID=15601158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15522098A Expired - Fee Related JP3486867B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6300681B1 (ja) |
| JP (1) | JP3486867B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277728B1 (en) * | 1997-06-13 | 2001-08-21 | Micron Technology, Inc. | Multilevel interconnect structure with low-k dielectric and method of fabricating the structure |
| KR100375221B1 (ko) * | 2000-07-10 | 2003-03-08 | 삼성전자주식회사 | 스토리지 노드 형성방법 |
| TW544849B (en) * | 2000-08-29 | 2003-08-01 | Samsung Electronics Co Ltd | Method for manufacturing semiconductor device |
| JP2004022403A (ja) * | 2002-06-18 | 2004-01-22 | Hitachi Metals Ltd | 画像表示装置用金属隔壁及びその製造方法 |
| KR20100079293A (ko) * | 2008-12-31 | 2010-07-08 | 주식회사 동부하이텍 | 커패시터 및 그 제조 방법 |
| CN111785693B (zh) * | 2019-04-04 | 2024-09-13 | 三垦电气株式会社 | 半导体装置和电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166101A (en) * | 1989-09-28 | 1992-11-24 | Applied Materials, Inc. | Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer |
| US5268333A (en) * | 1990-12-19 | 1993-12-07 | Samsung Electronics Co., Ltd. | Method of reflowing a semiconductor device |
| JPH07249683A (ja) * | 1993-10-12 | 1995-09-26 | Texas Instr Inc <Ti> | 低温リフロー用非均一複合ドープ膜およびその形成方法 |
| EP0677869B1 (en) * | 1994-04-12 | 1999-03-17 | STMicroelectronics S.r.l. | Planarization process for the manufacturing of integrated circuits, particularly for non-volatile semiconductor memory devices |
| US5656556A (en) * | 1996-07-22 | 1997-08-12 | Vanguard International Semiconductor | Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures |
-
1998
- 1998-05-20 JP JP15522098A patent/JP3486867B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-18 US US09/313,196 patent/US6300681B1/en not_active Expired - Fee Related
-
2001
- 2001-08-27 US US09/938,538 patent/US6468922B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6468922B2 (en) | 2002-10-22 |
| US6300681B1 (en) | 2001-10-09 |
| JPH11330067A (ja) | 1999-11-30 |
| US20020037638A1 (en) | 2002-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707088B2 (en) | Method of forming integrated circuitry, method of forming a capacitor, method of forming DRAM integrated circuitry and DRAM integrated category | |
| US6759704B2 (en) | Method for fabricating semiconductor device, and semiconductor device, having storage node contact plugs | |
| US7342275B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7279419B2 (en) | Formation of self-aligned contact plugs | |
| US7153727B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2827728B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US5364813A (en) | Stacked DRAM poly plate capacitor | |
| US6037211A (en) | Method of fabricating contact holes in high density integrated circuits using polysilicon landing plug and self-aligned etching processes | |
| JPH09270461A (ja) | 半導体装置 | |
| US6333233B1 (en) | Semiconductor device with self-aligned contact and its manufacture | |
| US5518947A (en) | Method of forming a semiconductor memory device having silicon nitride overlying only in peripheral circuit area | |
| US6232225B1 (en) | Method of fabricating contact window of semiconductor device | |
| JP3999403B2 (ja) | Ｄｒａｍセルキャパシタの製造方法 | |
| JP2002141482A (ja) | 半導体装置およびその製造方法 | |
| JP3486867B2 (ja) | 半導体装置 | |
| KR100295382B1 (ko) | 반도체기억장치및그제조방법 | |
| KR100493794B1 (ko) | 반도체 장치의 제조 방법 | |
| US7084450B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
| JP3250617B2 (ja) | 半導体装置の製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| KR20010046663A (ko) | 반도체 메모리 장치의 캐패시터 하부전극용 배리드 콘택홀형성방법 | |
| KR100310823B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR0165359B1 (ko) | 반도체 소자의 전극 보호 스페이서 및 그 형성방법 | |
| JPH11251553A (ja) | 半導体メモリ装置のコンタクト形成方法及びその構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |