JP3479184B2 - 画像生成方法および画像生成装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば、３次元
コンピュータグラフィックスに適用される画像生成装置
に関し、特に、曲面の描画に関する。

【０００２】

【従来の技術】３次元コンピュータグラフィックスで
は、多数のポリゴン（例えば三角形や四角形などの多角
形）の集合として物体を表示している。このため、３次
元コンピュータグラフィックスに適用される画像生成装
置において、曲面を含む画像の当該曲面部分を、より自
然に表現しようとする場合には、細かい多くのポリゴン
を生成して画像を描画画像を生成するようにする必要が
ある。

【０００３】しかし、この多数のポリゴンの頂点座標の
データを格納するためには、大容量のメモリが必要であ
り、ゲーム機などのようにメモリ容量に制限がある場合
には、ポリゴンの大きさが大きくなり、きめの細かい曲
面を表現することが困難である。

【０００４】そこで、従来から曲面などの形状をスプラ
イン関数等を合成して表現し、ポリゴンの頂点座標の代
わりに曲面を決定するコントロールポイントのデータの
みをメモリに格納して、メモリを節約する手法が用いら
れている。

【０００５】しかしながら、この方法は、例えば３次元
等の多次元関数であるスプライン関数を高速に生成しな
ければならず、多数個の積和演算器が必要になる。この
ため、ハードウエア構成が複雑になり、ＬＳＩ化したと
きに、チップ面積が大きくなり、また、高価格になって
しまう。

【０００６】このような問題を回避するためには、曲面
を表現するスプライン関数として、曲面を容易に分割す
ることができるベゼー曲面等の関数を用いる方法が、一
般的に使用されている。

【０００７】

【発明が解決しようとする課題】しかし、ベゼー曲面を
使用して描画を行う場合には、使用できるスプライン関
数が限定されてしまうため、表現できる曲面形状に制約
があり、少ないデータ量で表現できる曲面形状には限界
があった。

【０００８】この発明は、以上の点にかんがみ、簡単な
ハードウエアを用いると共に、曲面を表現するために使
用するスプライン関数に制限がなく、しかも、少ないデ
ータ量で滑らかな曲面を高速に描画することができる画
像生成方法および画像生成装置を提供することを目的と
する。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、この発明による画像生成方法は、ｎ次のスプライン
関数が用いられて表現される曲面の形状を決定するため
のコントロールポイントのデータを用いて前記曲面の画
像を生成する方法において、前記コントロールポイント
のデータを加工して得られる初期値データと、前記曲面
を分割したときの分割ステップの情報とを微分解析器に
与えて、この微分解析器を初期化する第１の工程と、前
記微分解析器から前記分割ステップごとのスプライン関
数の値を得る第２の工程と、前記第２の工程で得られた
スプライン関数の値を元にして、前記分割ステップで前
記曲面が分割されたときの各分割平面の情報を発生する
第３の工程と、を実行して、前記曲面の画像を生成する
ものである。

【００１０】また、この発明による画像生成装置は、微
分解析器からなる関数発生器と、ポリゴン分割手段と、
このポリゴン分割手段からのポリゴンデータを表示する
ためのデータに変換する変換手段と、を備え、前記ポリ
ゴン分割手段は、ｎ次のスプライン関数が用いられて表
現されている曲面の形状を決定するためのコントロール
ポイントのデータを加工して得られる初期値データと、
前記曲面を分割したときの分割ステップの大きさの情報
とを前記関数発生器に与え、前記関数発生器から得られ
る前記分割ステップごとのスプライン関数の値を取得
し、この取得した値を元にして、前記分割ステップで前
記曲面が分割されたときの各分割平面のポリゴンデータ
を発生するようにすることを特徴とするものである。

【００１１】上記の構成のこの発明においては、複数個
の加算器を用いて構成することが可能な微分解析器から
なる関数発生器に、曲面の形状を決定するためのコント
ロールポイントのデータを加工して得られる初期値デー
タと、前記曲面を分割したときの分割ステップの大きさ
の情報とを与えると、この関数発生器から描画しようと
する曲面を分割した、分割ステップごとのスプライン関
数の値が得られる。

【００１２】そして、この各分割ステップごとのスプラ
イン関数の値から、そのスプライン関数で表現される曲
面を分割したときの各分割平面のポリゴンデータが生成
される。このポリゴンデータを、表示のための、例えば
ポリゴン頂点座標データに変換すれば、曲面が描画され
る。

【００１３】

【発明の実施の形態】以下、この発明による画像生成方
法および画像生成装置の一実施の形態を、ゲーム機に適
用した場合について、図を参照しながら説明する。

【００１４】図３は、この発明の一実施の形態の画像生
成装置の構成例を示すもので、この例は３Ｄグラフィッ
クス機能と、動画再生機能とを備えるゲーム機の場合の
例である。

【００１５】図４は、この例のゲーム機の外観を示すも
ので、この例のゲーム機は、ゲーム機本体１と、ユーザ
の操作入力部を構成するコントロールパッド２とからな
る。コントロールパッド２は、このコントロールパッド
２に接続されているケーブル３の先端に取り付けられて
いるコネクタプラグ４を、ゲーム機本体１のコネクタジ
ャック５Ａに結合させることにより、ゲーム機本体１に
接続される。この例では、いわゆる対戦ゲーム等のため
に、２個のコントロールパッド２がゲーム機本体１に対
して接続することができるように、２個のコネクタジャ
ック５Ａ，５Ｂがゲーム機本体１に設けられている。

【００１６】この例のゲーム機は、ゲームプログラムや
画像データが書き込まれたＣＤ−ＲＯＭディスク６をゲ
ーム機本体１に装填することにより、ゲームを楽しむこ
とができる。

【００１７】次に、図３を参照しながら、この例の画像
生成装置の構成について説明する。この例の画像生成装
置としてのゲーム機は、メインバス１０と、サブバス２
０とからなる２つのシステムバスを備える構成を有して
いる。これらメインバス１と、サブバス２との間のデー
タのやり取りは、バスコントローラ３０により制御され
る。

【００１８】そして、メインバス１０には、メインＣＰ
Ｕ１１と、メインメモリ１２と、画像伸長部１３と、前
処理部１４と、描画処理部１５と、メインのＤＭＡコン
トローラ１６（以下、メインＤＭＡＣという）が接続さ
れている。描画処理部１５には、処理用メモリ１７が接
続されていると共に、この描画処理部１５は表示データ
用のいわゆるフレームメモリと、Ｄ／Ａ変換回路を含
み、この描画処理部１５からのアナログビデオ信号がビ
デオ出力端子１８に出力される。図示しないが、このビ
デオ出力端子１８は、表示装置としての例えばＣＲＴデ
ィスプレイに接続される。

【００１９】サブバス２０には、サブＣＰＵ２１と、サ
ブメモリ２２と、ブートＲＯＭ２３と、サブのＤＭＡコ
ントローラ２４と、音声処理用プロセッサ２５と、入力
部２６と、ＣＤ−ＲＯＭデコーダ２７と、拡張用の通信
インターフェース部２８とが接続される。ブートＲＯＭ
２３には、ゲーム機としての立ち上げを行うためのプロ
グラムが格納されている。また、音声処理用プロセッサ
２５に対しては、音声処理用メモリ２５Ｍが接続されて
いる。そして、この音声処理用プロセッサ２５はＤ／Ａ
変換回路を備え、これよりはアナログ音声信号を音声出
力端子２９に出力する。

【００２０】そして、ＣＤ−ＲＯＭデコーダ２７は、Ｃ
Ｄ−ＲＯＭドライバ４０に接続されており、ＣＤ−ＲＯ
Ｍドライバ４０に装填されたＣＤ−ＲＯＭディスク６に
記録されているアプリケーションプログラム（例えばゲ
ームのプログラム）やデータをデコードする。ＣＤ−Ｒ
ＯＭディスク６には、例えば離散コサイン変換（ＤＣ
Ｔ）により画像圧縮された動画や静止画の画像データ
や、ポリゴンを修飾するためのテクスチャー画像の画像
データも記録されている。

【００２１】ＣＤ−ＲＯＭディスク６のアプリケーショ
ンプログラムには、ポリゴン描画命令が含まれており、
曲面の場合には、使用するスプライン関数を特定するデ
ータと、曲面を決定するコントロールポイントのデータ
が、このＣＤ−ＲＯＭ３１に記憶されている。後述する
ように、コントロールポイントのデータの代わりに、微
分解析器からなるスプライン関数発生器に与える初期化
データに適するデータを記憶しておくようにしてもよ
い。

【００２２】入力部２６は、前述した操作入力手段とし
てのコントロールパッド２と、ビデオ信号の入力端子
と、音声信号の入力端子を備えるものである。

【００２３】メインＣＰＵ１１は、メインバス１０側の
各部の管理および制御を行なう。また、このメインＣＰ
Ｕ１１は、物体を多数のポリゴンの集まりとして描画す
る場合の処理の一部を行う。メインＣＰＵ１１は、後述
もするように、１画面分の描画画像を生成するための描
画命令例をメインメモリ１２上に作成する。

【００２４】また、このメインＣＰＵ１１は、キャッシ
ュメモリ１１Ｍを有し、ＣＰＵインストラクションの一
部は、メインバス１０からフェッチすることなく実行で
きる。さらに、メインＣＰＵ１１には、描画命令を作成
する際にポリゴンについての座標変換演算を行なうため
の座標演算部１１Ｇが、ＣＰＵ内部コプロセッサとして
設けられている。座標演算部１１Ｇは、３次元座標変換
及び３次元から表示画面上の２次元への変換の演算を行
なう。

【００２５】このように、メインＣＰＵ１１は、内部に
命令キャッシュ１１Ｍと座標演算部１１Ｇを有している
ため、その処理をメインバス１０を使用しなくても、あ
る程度行うことができるため、メインバス１０を開放し
やすい。

【００２６】メインメモリ１２は、動画や静止画の画像
データに対しては、圧縮された画像データのメモリ領域
と、伸長デコード処理された伸長画像データのメモリ領
域とを備えている。また、メインメモリ１２は、描画命
令列などのグラフィックスデータのメモリ領域（これを
パケットバッファという）を備える。このパケットバッ
ファは、メインＣＰＵ１１による描画命令列の設定と、
描画命令列の描画処理部への転送とに使用される。

【００２７】画像伸長部１３は、ＣＤ−ＲＯＭディスク
６から再生された圧縮画像データの伸長処理を行なうも
ので、ハフマン符号のデコーダと、逆量子化回路と、逆
離散コサイン変換回路のハードウエアを備える。ハフマ
ン符号のデコーダの部分は、メインＣＰＵ１１がソフト
ウエアとしてその処理を行うようにしてもよい。

【００２８】描画処理部１５は、メインメモリ１２から
転送されてくる描画命令を実行して、その結果をフレー
ムメモリに書き込む。フレームメモリから読み出された
画像データは、Ｄ／Ａ変換器を介してビデオ出力端子１
８に出力され、画像モニター装置の画面に表示される。

【００２９】前処理部１４は、ＣＰＵを備えるプロセッ
サの構成とされるもので、メインＣＰＵ１１の処理の一
部を分担することができるようにするものである。この
例の場合には、後述するように、この前処理部１４にお
いて、曲面についての画像生成処理を行うようにする。
その場合には、曲面分割処理と、分割処理により得られ
た多数個のポリゴンデータを、表示のための２次元座標
データに変換する処理も、この前処理部１４が行う。

【００３０】このゲーム機の基本的な処理について以下
に説明する。

【００３１】［ＣＤ−ＲＯＭディスク６からのデータの
取り込み］図３の例のゲーム機に電源が投入され、ゲー
ム機本体１にＣＤ−ＲＯＭディスク６が装填されると、
ブートＲＯＭ２３の、ゲームを実行するためのいわゆる
初期化処理をするためのプログラムが、サブＣＰＵ２１
により実行される。すると、ＣＤ−ＲＯＭディスク６の
記録データが次のようにして取り込まれる。

【００３２】すなわち、ＣＤ−ＲＯＭディスク６から、
圧縮画像データ、描画命令及びメインＣＰＵ１１が実行
するプログラムが、ＣＤ−ＲＯＭドライバ４０、ＣＤ−
ＲＯＭデコーダ２７を介して読み出され、サブＤＭＡＣ
２４によってサブメモリ２２に一旦ロードされる。

【００３３】そして、このサブメモリ２２に取り込まれ
たデータは、サブＤＭＡＣおよびバスコントローラ３
０、さらにはメインＤＭＡＣ１６によってメインメモリ
１２に転送される。なお、サブＣＰＵ２１は、描画処理
部１５のフレームに対して直接的にアクセスできるよう
に構成されており、このサブＣＰＵ２１によっても表示
画像内容の変更が、描画処理部１５の制御とは離れて可
能とされている。

【００３４】［圧縮画像データの伸長及び転送］メイン
メモリ１２の入力データのうち、圧縮画像データは、こ
の例では、メインＣＰＵ１１がハフマン符号のデコード
処理を行った後、再びメインＣＰＵ１１によりメインメ
モリ１２に書き込まれる。そして、メインＤＭＡＣ１６
は、このハフマン符号のデコード処理後の画像データを
メインメモリ１２から画像伸長部１３に転送する。画像
伸長部１３は、逆量子化の処理と、逆ＤＣＴの処理を行
って画像データの伸長デコード処理を行う。伸長された
画像データは、メインＤＭＡＣ１６が、メインメモリ１
２に転送する。

【００３５】メインＣＰＵ１１は、伸長された画像デー
タのマクロブロックと呼ばれる単位データが一定量、メ
インメモリ１２に蓄積された時点で、当該伸長データを
描画処理部１５のフレームメモリに転送する。この際
に、伸長画像データがフレームメモリの画像メモリ領域
に転送されれば、そのまま背景動画像として画像モニタ
ー装置で表示されることになる。また、フレームメモリ
のテクスチャー領域に転送される場合もある。このテク
スチャー領域の画像データは、テクスチャー画像とし
て、ポリゴンの修飾に使用される。

【００３６】［描画命令列についての処理と転送］物体
の面を構成するポリゴンは、３次元的な奥行きの情報で
あるＺデータに従って奥行き方向の深い位置にあるポリ
ゴンから順に描画することにより、２次元画像表示面に
立体的に画像を表示することができる。メインＣＰＵ１
１は、このように奥行き方向の深い位置にあるポリゴン
から順に、描画処理部１５で描画が行われるようにする
ための描画命令列をメインメモリ１２上に作成する。

【００３７】メインＣＰＵ１１は、入力部２６のコント
ロールパッドからのユーザーの操作入力に基づいて、物
体や視点の動きを計算し、メインメモリ１２上にポリゴ
ン描画命令列を作成する。

【００３８】この描画命令列が完成すると、メインＤＭ
ＡＣ１６は、前処理部１４を通じて、描画命令毎に、メ
インメモリ１２から描画処理部１５に転送する。この際
に、前処理部１４において、曲面のデータについては後
述のような曲面分割演算およびポリゴン生成処理が施さ
れる。

【００３９】描画処理部１５では、送られてきたデータ
を順次実行して、その結果を、フレームメモリの描画領
域に格納する。このポリゴン描画の際、データは、描画
処理部１５の勾配計算ユニットに送られ、勾配計算が行
なわれる。勾配計算は、ポリゴン描画で多角形の内側を
マッピングデータで埋めていく際、マッピングデータの
平面の傾きを求める計算である。テクスチャーの場合は
テクスチャー画像データでポリゴンが埋められ、また、
グーローシェーディングの場合は輝度値でポリゴンが埋
められる。

【００４０】更に、動画のテクスチャーが可能である。
つまり、動画テクスチャーの場合には、前述したよう
に、ＣＤ−ＲＯＭディスクからの圧縮された動画データ
は、一旦、メインメモリ１２に読み込まれる。そして、
この圧縮画像データは、画像伸長部１３に送られる。画
像伸長部１３で、画像データが伸長される。このとき、
前述したように、伸長処理の一部は、メインＣＰＵ１１
が負担する。

【００４１】そして、伸長された動画データは描画処理
部１５のフレームメモリ上のテクスチャー領域に送られ
る。テクスチャー領域は、この描画処理部１５のフレー
ムメモリ内に設けられているので、テクスチャーパター
ン自身も、フレーム毎に書き換えることが可能である。
このように、テクスチャー領域に動画を送ると、テクス
チャーが１フレーム毎に動的に書き換えられて変化す
る。このテクスチャー領域の動画により、ポリゴンへの
テクスチャーマッピングを行えば、動画のテクスチャー
が実現される。

【００４２】［曲面描画処理の説明］図１は、曲面描画
処理についての、前処理部１４と、描画処理部１５の要
部の構成を示す図である。

【００４３】この図１に示すように、前処理部１４は、
ポリゴン分割手段１４１と、スプライン関数発生器１４
２と、座標変換手段１４３とを備える。ポリゴン分割手
段１４１と、座標変換手段１４３とは曲線描画処理の場
合の前処理部出の機能をブロックとして示したものであ
る。スプライン関数発生器１４２は、後述するように複
数の加算器からなる微分解析器で構成される。

【００４４】そして、描画処理部１５は、機能手段とし
ての描画手段１５１と、フレームメモリ１５２とからな
る。

【００４５】曲面描画処理の場合には、前処理部１４に
は、この例の場合には、曲面のコントローラポイントの
データがメインメモリ１２から転送される。ポリゴン分
割手段１４１は、このコントローラポイントのデータを
加工して、スプライン関数発生器１４２に供給する初期
化データを生成する。また、ポリゴン分割手段１４１
は、予め、描画しようとする曲面を分割したときの分割
ステップの大きさを定めておく。そして、生成した初期
化データと、分割ステップの大きさの情報とを、スプラ
イン関数発生器１４２に与え、このスプライン関数発生
器１４２を初期化する。

【００４６】スプライン関数発生器１４２は、初期化デ
ータを起算点として関数演算処理を行う。そして、各分
割ステップごとのスプライン関数値を生成する。生成さ
れたスプライン関数値は、ポリゴン分割手段１４１によ
り、読み出される。

【００４７】ポリゴン分割手段１４１は、スプライン関
数発生器１４２から読み出したスプライン関数値を元
に、描画しようとする曲面を前記の分割ステップで分割
したときに生じる分割平面の、例えば４角形ポリゴンの
ポリゴンデータを生成する。この各分割平面のポリゴン
データは、座標変換手段１４３に送られる。座標変換手
段１４３は、このポリゴンデータを、表示装置としての
ＣＲＴディスプレイに適合するスクリーン座標系の２次
元頂点データに変換し、描画手段１５１に送る。

【００４８】描画手段１５１は、受け取った２次元頂点
データに基づいて平面の塗り潰し、必要に応じてテクス
チャーや光源計算から得られた輝度値を元にしたシェー
ディングを施すような処理をした画像データをフレーム
メモリ１５２に書き込む。フレームメモリ１５２のデー
タは、適宜、読み出されて、Ｄ／Ａ変換され、ビデオ出
力端子１８より画像モニター装置としてのＣＲＴディス
プレイに供給されて曲面を含む画像が表示される。

【００４９】次に、以上の曲面描画処理について、さら
に説明する。

【００５０】図２は、描画しようとする一つの曲面の例
を示すものである。この図２において、ｕ，ｖは、曲面
に関するパラメータ座標であり、図２のように、曲面に
沿ってそれぞれ矢印の方向に増加するものとする。Ｑ
（ｕ，ｖ）は、この曲面上の点であり、３次元ベクトル
である。今、３次のスプライン関数を用いた曲面を考
え、この曲面のコントロールポイントを３次元ベクトル
Ｐｉｊとすると、ｕ，ｖ曲面上の点Ｑ（ｕ，ｖ）は、図
５の式（ｅｑ１）で表される。

【００５１】この式（ｅｑ１）で、Ｂｉ（ｕ），Ｂｊ
（ｖ）は３次のスプライン関数であり、Ｂｉ（ｕ）は図
５の式（ｅｑ２）のように表され、Ｂｊ（ｖ）は図５の
式（ｅｑ３）のように表される。

【００５２】そして、図５の式（ｅｑ１）を変形する
と、図５の式（ｅｑ４）のようになる。ただし、この式
（ｅｑ４）のＳｋ（ｖ）は、図５の式（ｅｑ５）のよう
に表されるスプライン関数であり、３次元ベクトルであ
る。また、式（ｅｑ５）におけるｖの各次数の項の係数
Ｒｋｌは、図５の式（ｅｑ６）であり、これも３次元ベ
クトルである。

【００５３】以上のことから、式（ｅｑ６）で表される
３次元ベクトルＲｋｌが求まると、式（ｅｑ５）で表さ
れる３次元ベクトルＳｋ（ｖ）が求まり、これにより点
Ｑ（ｕ，ｖ）が求められることになる。式（ｅｑ６）に
おいて、ａｋｊおよびａｌｊは、スプライン関数が決ま
れば決まる値であり、ＣＤ−ＲＯＭディスク６には、曲
面のデータとしてのコントロールポイントのデータのほ
かに、曲面を決定するスプライン関数を特定するための
情報として記憶されている。

【００５４】したがって、今、曲面をｕ方向にＧ個、ｖ
方向にＨ個に、等分割すれば、各々の分割により得られ
る分割平面の頂点は、以下に説明するアルゴリズムによ
り求めることができる。このアルゴリズムを図６および
図７のフローチャートを参照しながら説明する。

【００５５】まず、ステップＳ１において、式（ｅｑ
６）より、ｋ，ｌ∈｛０，１，２，３｝に対して、コン
トロールポイントの３次元ベクトルＰｉｊから、前記３
次元ベクトルＲｋｌを求める。なお、このようにして、
演算により３次元ベクトルＲｋｌを求めるのではなく、
予め曲面データとして、コントロールポイントのデータ
の代わりに、この３次元ベクトルＲｋｌをＣＤ−ＲＯＭ
ディスク６に記憶しておき、このＣＤ−ＲＯＭディスク
６から直接的に読み出すようにしてもよい。

【００５６】ステップＳ１が終了すると、ステップＳ２
に進み、この例では、曲面をｕ方向にＧ個、ｖ方向にＨ
個に、等分割するときの、ｕ方向およびｖ方向の分割ス
テップ幅ΔｕおよびΔｖを、Δｕ＝１／Ｇ、Δｖ＝１／
Ｈとして設定する。

【００５７】次に、ステップＳ３に進み、ｋ∈｛０，
１，２，３｝に対する各々の３次のスプライン関数Ｓｋ
（ｖ）の関数発生器に、ｖ方向の分割ステップ幅Δｖ
と、前記３次元ベクトルＲｋｌを渡して、前記スプライ
ン関数発生器を初期化する。すなわち、このときには、
スプライン関数発生器１１２は、スプライン関数Ｓｋ
（ｖ）の関数発生器として働くものである。

【００５８】そして、次のステップＳ４において、ｖの
値を０、ｖ方向の繰り返しのステップ回数ｒ_ｖを０とし
て初期設定をした後、ｖ方向の以下の処理をｒ_ｖ＝Ｈ回
だけ、繰り返す。すなわち、ステップＳ５においては、
ｒ_ｖ＝Ｈ回のｖ方向の処理が終了したか否か判断し、未
だ、終了していなければ、ステップＳ６に進む。

【００５９】このステップＳ６では、関数発生器１１２
において、現在の３次元ベクトルＳｋ（ｖ）を求め、こ
の求めたＳｋ（ｖ）と、ｕ方向の分割ステップ幅Δｕと
を、スプライン関数Ｑ（ｕ，ｖ）の関数発生器の初期化
データとして渡して、このスプライン関数発生器を初期
化する。すなわち、このときには、スプライン関数発生
器１１２は、スプライン関数Ｑ（ｕ，ｖ）の関数発生器
として働くことになる。

【００６０】そして、次のステップＳ７において、ｕの
値を０、ｕ方向の繰り返しのステップ回数ｒ_ｕを０とし
て初期設定をした後、ｕ方向の以下の処理をｒ_ｕ＝Ｇ回
だけ、繰り返す。すなわち、ステップ８５においては、
ｒ_ｕ＝Ｇ回のｕ方向の処理が終了したか否か判断し、未
だ、終了していなければ、ステップＳ９に進む。

【００６１】ステップＳ９では、現在のスプライン関数
Ｑ（ｕ，ｖ）の値を求めて、その値をポリゴン分割手段
１４１に出力する。そして、ステップＳ１０に進み、ｕ
の値を分割ステップ幅Δｕだけ大きくすると共に、ｕ方
向の繰り返しステップ回数ｒ_ｕを１だけ、インクリメン
トする。そして、ステップＳ８〜ステップＳ１０の処理
を繰り返し、ｕ方向の次の分割ステップのところでの、
スプライン関数Ｑ（ｕ，ｖ）の値を求めて、その値をポ
リゴン分割手段１４１に出力する。

【００６２】ステップＳ８〜ステップＳ１０の処理を、
ｒ_ｕ＝Ｇ回だけ繰り返して、ｖ方向の１つの分割ステッ
プのところでの、ｕ方向のすべての分割ステップについ
ての、スプライン関数Ｑ（ｕ，ｖ）の値が求まると、ス
テップＳ８からステップＳ１１に進み、ｖの値を分割ス
テップΔｖだけ大きくすると共に、ｖ方向の繰り返しス
テップ回数ｒ_ｖを１だけ、インクリメントする。そし
て、ステップＳ５以降の処理を繰り返す。これにより、
ｖ方向の各分割ステップ点ごとの、ｕ方向のすべての分
割ステップ点についての、スプライン関数Ｑ（ｕ，ｖ）
の値が求まり、その値がポリゴン分割手段１４１に送ら
れる。

【００６３】以上のようにして繰り返し処理が行われ
て、ステップＳ５において、ｖ方向の繰り返しステップ
回数ｒ_ｖ＝Ｈとなったことが判別されると、このステッ
プＳ５からステップＳ１２に進み、ポリゴン分割手段１
４１は、蓄えていた各分割ステップ点ごとのスプライン
関数Ｑ（ｕ，ｖ）の値を元にして、Ｇ×Ｈ個の４角形ポ
リゴンを作成し、これを座標変換手段１４３に送る。

【００６４】座標変換手段１４３は、前述したように、
４角形ポリゴンのデータをＣＲＴディスプレイに表示す
るための２次元頂点データに変換して、描画処理部１５
に送る。描画処理部１５は、これに基づいて、前述した
ような描画処理を実行し、ＣＲＴディスプレイの画面に
は、曲面の画像が表示される。

【００６５】なお、上記のアルゴリズムにおいては３次
元ベクトルを扱ったが、同時座標系の４次元ベクトル系
にも同様な手法で拡張可能である。また、上述のアルゴ
リズムでは、分割ステップ幅Δｕ、Δｖごとのスプライ
ン関数Ｑ（ｕ，ｖ）の値を、すべて得た後に、Ｇ×Ｈ個
の４角形ポリゴンを作成し、これを座標変換手段１４３
に送るようにしたが、ステップＳ９において、スプライ
ン関数Ｑ（ｕ，ｖ）が得られた時点で、ポリゴン分割手
段１４１が対応する４角形ポリゴンを作成して、座標変
換手段１４３に出力するようにしてもよい。

【００６６】また、上述したように、曲面のスプライン
関数を特定する情報と、曲面のコントロールポイントの
データとを、ＣＤ−ＲＯＭディスク６に記憶しておくの
ではなく、コントロールポイントのデータに代えて、ス
プライン関数発生器の初期化データに適した情報、例え
ば上記の例で言えば、３次元ベクトルＲｋｌを、ＣＤ−
ＲＯＭディスク６に保存しておくようにすれば、上述し
た計算アルゴリズムの計算時間の短縮化が図れるもので
ある。

【００６７】スプライン関数発生器１４２は、前述した
ように微分解析器を用いて構成するものであるが、上述
したアルゴリズムの場合のように、３次元ベクトル値を
計算するものである場合には、３種類の微分解析器を用
いて構成することができる。図８は、このように３次元
ベクトル値を計算する場合のスプライン関数発生器１４
２の構成の一例を示すものである。

【００６８】この例においては、スプライン関数発生器
１４２は、微分解析器を構成する３個の加算器Ａ１、Ａ
２、Ａ３と、４本のバスＢ０、Ｂ１、Ｂ２、Ｂ３と、４
個のレジスタバンクBANK０、BANK１、BANK２、BANK３と
を備えている。

【００６９】そして、説明を一般化すると、ｉ（ｉ∈
｛０，１，２，３｝）番目のバスＢｉは、ｉ番目のレジ
スタバンクBANKｉに接続されている。ｉ番目の加算器Ａ
ｉの２個の入力端は、（ｉ−１）番目のバスＢ（ｉ−
１）およびｉ番目のバスＢｉに接続される。また、この
ｉ番目の加算器Ａｉの出力端はｉ番目のバスＢｉに接続
される。

【００７０】今、レジスタバンクBANKｉの中には、レジ
スタＲＡｉがあるとすると、加算器Ａｉは、レジスタＲ
Ａ（ｉ−１）とレジスタＲＡｉからデータを読み出し、
加算した結果をレジスタＲＡｉに書き込むという動作を
行うものである。

【００７１】ここで、分割ステップ幅Δｕごとの、ｕに
関する３次のスプライン関数は、次のようにして、図８
の構成のスプライン関数発生器１４２から得られる。

【００７２】この場合、各レジスタバンクBANKｉのレジ
スタＲＡｉには、図９Ａに示すような初期値が書き込ま
れる。この図９Ａから分かるように、この初期値には、
分割ステップ幅Δｕが含まれる。なお、このΔｕの大き
さは、前述したように、等分割の場合には、その分割数
によって定まるものであり、分割数がユーザの入力や、
ＣＤ−ＲＯＭディスク６に記憶されている情報に基づい
て設定されることにより、定まるものであり、一定では
ない。もっとも、曲面分割が等分割でない場合であって
も勿論良い。

【００７３】このように各レジスタバンクBANKｉのレジ
スタＲＡｉに初期値が設定された後、加算器Ａ１，Ａ
２，Ａ３による加算を同時に実行すると、各レジスタバ
ンクBANKｉのレジスタＲＡｉの内容は、その実行回数に
より、図９Ｂに示すように変わる。この図９Ｂから分か
るように、加算器Ａ１，Ａ２，Ａ３による加算を、この
例では、３回、同時に実行すると、レジスタＲＡ３に
は、３次のスプライン関数の値が得られるものである。

【００７４】このように、所定数ｒ回だけ、加算器Ａ
１，Ａ２，Ａ３による加算を同時に実行すると、レジス
タＲＡ３には、 ａ・（ｒ・Δｕ）³ ＋ｂ・（ｒ・Δｕ）² ＋ｃ・（ｒ・
Δｕ）＋ｄ が格納されるものである。すなわち、分割ステップ幅Δ
ｕごとの、ｕに関する３次のスプライン関数がレジスタ
ＲＡ３に得られる。したがって、各分割ステップ幅Δｕ
ごとのｒ回の加算器Ａ１，Ａ２，Ａ３による加算の同時
実行後のレジスタＲＡ３の値を、スプライン関数発生器
１４２の出力とすることで、上述したアルゴリズム中の
各分割ステップごとのスプライン関数の値がポリゴン分
割手段１４１に与えられるものである。

【００７５】なお、３次以上のｎ次のスプライン関数を
発生する関数発生器は、ｎ個の加算器を用いた微分解析
器により関数発生器を構成して、上述と同様の手法で求
めることができる。

【００７６】図１０は、その場合のスプライン関数発生
器１４２の実施例である。この例のスプライン関数発生
器１４２は、図８の構成に加えて、各加算器Ａ１，Ａ
２，Ａ３の出力側にスイッチ回路ＳＷ１，ＳＷ２，ＳＷ
３を設ける。そして、ｉ番目の加算器Ａｉの出力側に設
けられるスイッチ回路ＳＷｉは、ｉ番目の加算器Ａｉの
出力を、（ｉ−１）番目のバスＢ（ｉ−１）あるいはｉ
番目のバスＢｉのいずれか一方に選択的に切り換えて接
続するように構成する。これらスイッチ回路ＳＷ１〜Ｓ
Ｗ３は、スプライン関数発生器１４２内の制御手段（図
示せず）により、切り換え制御されるものである。

【００７７】例えば６次のスプライン関数発生器の例の
場合、各レジスタバンクBANK０，BANK１，BANK２，BANK
３には、以下のレジスタが設けられている。 BANK０：ＲＡ０，ＲＡ６ BANK１：ＲＡ１，ＲＡ５ BANK２：ＲＡ２，ＲＡ４ BANK３：ＲＡ３。

【００７８】そして、スイッチ回路ＳＷ１，ＳＷ２，Ｓ
Ｗ３をすべて図の状態、すなわち、ｉ番目の加算器Ａｉ
の出力を、ｉ番目のバスＢｉに接続する状態にしたとき
には、それぞれの加算器Ａ１，Ａ２，Ａ３は、以下のよ
うな計算を同時に行い、その計算結果を、矢印で示すよ
うに、対応するレジスタに格納する。 ＲＡ３←ＲＡ２＋ＲＡ３ ＲＡ２←ＲＡ１＋ＲＡ２ ＲＡ１←ＲＡ０＋ＲＡ１。

【００７９】また、スイッチ回路ＳＷ１，ＳＷ２，ＳＷ
３をすべて図とは逆の状態、すなわち、ｉ番目の加算器
Ａｉの出力を、（ｉ−１）番目のバスＢ（ｉ−１）に接
続する状態にしたときには、それぞれの加算器Ａ１，Ａ
２，Ａ３は、以下のような計算を同時に行い、その計算
結果を、矢印で示すように、対応するレジスタに格納す
る。 ＲＡ６←ＲＡ６＋ＲＡ５ ＲＡ５←ＲＡ５＋ＲＡ４ ＲＡ４←ＲＡ４＋ＲＡ３。

【００８０】以上のような構成のスプライン関数発生器
１４２においては、適当な初期値をＲＡ０，ＲＡ１，
…，ＲＡ６に予め設定することにより、スイッチ回路Ｓ
Ｗ１〜ＳＷ３を交互に切り換えて行う計算をｒ回、実行
することにより、レジスタＲＡ６に、 ａ・（ｒ・Δｕ）⁶ ＋ｂ・（ｒ・Δｕ）⁵ ＋ｃ・（ｒ・
Δｕ）⁴＋ｄ・（ｒ・Δｕ）³ ＋ｅ・（ｒ・Δｕ）² ＋
ｆ・（ｒ・Δｕ）＋ｇ で表される６次のスプライン関数の値を得ることができ
る。

【００８１】上記の計算をさらに拡張すれば、加算器の
数を増やさずに、効率よく、２ｍ次以上の高次のスプラ
イン関数の計算を行う関数発生器を実現することができ
る。したがって、少ない加算器でも、効率よく高次のス
プライン関数を得ることができる関数発生器を構成する
ことができる。

【００８２】以上の例では、ポリゴン分割手段１４１
は、曲面のコントロールポイントのデータＰｉｊから３
次元ベクトルＲｋｌを求めて、あるいは予めＣＤ−ＲＯ
Ｍディスク６に格納されていた、この３次元ベクトルＲ
ｋｌと分割ステップΔＶの大きさの情報とをスプライン
関数発生器１４２に供給し、スプライン関数発生器１４
２は、これらのＲｋｌおよび分割ステップΔｖの値を用
いて、スプライン関数Ｓｋ（ｖ）を計算して、スプライ
ン関数発生器のレジスタに与える初期値を得るようにし
ている。

【００８３】しかし、次のようにすれば、３次元ベクト
ルＲｋｌと分割ステップΔｖから、スプライン関数発生
器１４２のレジスタに設定する初期値を計算することな
く、直接的に各レジスタに初期値を設定することができ
る。

【００８４】すなわち、スプライン関数をベクトル表現
すれば、前記の図５の式（ｅｑ２）および式（ｅｑ３）
は、それぞれ図１１の式（ａ−１）および式（ａ−２）
のように表すことができる。これら式（ａ−１）および
式（ａ−２）で、Ａは、図１１の式（ａ−３）で示され
るベクトルである。

【００８５】ここで、曲面のコントロールポイントのデ
ータＰ＝Ｐｉｊを、ベクトル表現すれば、図１１の式
（ａ−４）となり、前記図５の曲面の式（ｅｑ１）は、
図１１の式（ａ−５）のように表すことができる。そし
て、この式（ａ−５）に、図１１の式（ａ−１）、式
（ａ−２）を代入すれば、式（ａ−５）は、図１１の式
（ａ−６）のようになる。

【００８６】ところで、スプライン関数発生器１４２の
例えば図８の回路を、ｕ方向にｒ_ｕ回、ｖ方向にｒ_ｖ回
実行して呼び出すとすると、 ｕ＝ｒ_ｕΔｕ （ａ−７） ｖ＝ｒ_ｖΔｖ （ａ−８） と表されるので、図１１の式（ａ−６）を、ｒ_ｕ、ｒ_ｖ
で表せば、図１２の式（ａ−９）に示すように変形する
ことができる。

【００８７】図８の微分解析器の構成では、ｒ回目の同
時加算の実行で、ａｒ³ ＋ｂｒ² ＋ｃｒ＋ｄを出力する
ためには、レジスタＲＡ０，ＲＡ１，ＲＡ２，ＲＡ３の
初期値は、６ａ，６ａ＋２ｂ，ａ＋ｂ＋ｃ，ｄとする必
要がある。この初期値をベクトルで表すと、図１２の式
（ａ−１０）となる。ただし、式（ａ−１０）で、Ｍ
は、式（ａ−１１）で表されるベクトルである。

【００８８】すなわち、スプライン関数発生器１４２で
計算する多項式を、初期値ベクトルで分解すると、図１
３の式（ａ−１２）を得る。そして、（Ｍ^-1）^T を用い
て分解すべく、式（ａ−９）を書き換えると、図１３の
式（ａ−１３）のように表すことができる。ここで、式
（ａ−１３）のＤは、図１４の式（ａ−１４）で表され
るものである。

【００８９】この式（ａ−１４）のベクトルＤの値Ｄ
_ｋｌを、図５の式（ｅｑ６）の３次元ベクトルＲｋｌの
代わりに使用すれば、曲面分割アルゴリズムにおいて、
各々の初期化データと、図８の回路の各レジスタバンク
BANK０〜BANK３のレジスタＲＡ０〜ＲＡ３に与える初期
値とを等しくすることができ、スプライン関数発生器１
４２は、ポリゴン分割手段１４１から得た初期化データ
をそのままレジスタＲＡ０〜ＲＡ３に設定するだけでよ
くなり、計算速度が速くなる。

【００９０】以上は、図８の微分解析器の構成におい
て、複数個の加算器を同時に動作させる場合に対する初
期値の計算方法についての説明であるが、複数個の加算
器を同時に動作させるのではなく、順次に実行させるよ
うにすることもできる。その場合の初期値は次のような
ものとなる。

【００９１】すなわち、この場合、例えば図８の回路構
成を例にとれば、加算器Ａ１がレジスタＲＡ１に書き込
んだ後に、加算器Ａ２がそれを読み込み、そして、加算
器Ａ２がその結果をレジスタＲＡ２に書き込んだ後に、
加算器Ａ３がそれを読み込む動作を行うものである。こ
の場合、多項式ａｒ³ ＋ｂｒ² ＋ｃｒ＋ｄを計算するた
めに必要な初期値は、図９Ｂと同様の表を示す図１５の
表から、図１４に示す式（ａ−１５）であることが分か
る。

【００９２】したがって、図１２の式（ａ−１１）の代
わりに、図１４の式（ａ−１６）で表されるＭを用い
て、図１４の前記式（ａ−１４）を計算すると、この例
のスプライン関数発生器のレジスタに直接代入できる初
期値を求めることができる。この手法は、複数個の加算
器を用いた同種のスプライン関数発生器に適用すること
ができる。

【００９３】以上のようにして、コントロールポイン
ト、スプライン多項式の係数、分割ステップの大きさの
値Δｕ、Δｖから、各種の微分解析器に適切な初期値を
計算して、直接設定して、曲面を分割することができる
ようになる。

【００９４】そして、この場合には、曲面の形状により
制限されることなく、各種の曲面の分割演算を高速にで
きる。また、複数個の加算器を用いた微分解析器を用い
る構成であるので、従来の積和演算器の場合に比べて、
掛け算器が不要になる分、ハードウエアが簡単になり、
安価に構成できる。

【００９５】また、曲面のコントロールポイントのデー
タを予めスプライン関数発生器の初期データに適したも
のに変形して、記憶媒体に格納しておくことにより、無
駄な計算を省いて高速に曲面分割処理を行うことができ
る。

【００９６】また、曲面分割を行う命令型演算装置のデ
ータバスと加算器との構成を適切なものにして、演算資
源を、それほど増やすことなく、高速のスプライン関数
発生器を実現できる。

【００９７】なお、これら微分解析器用に変換された初
期値を予め計算して、例えばメインメモリに記憶してお
き、前処理部１４がこれを読み出すようにしてもよい。

【００９８】なお、図６および図７で説明した曲面分割
アルゴリズムでは、外側のループでｖ方向を、内側のル
ープでｕ方向を計算して、各々のループで微分解析器を
用いるようにしたが、微分解析器自身や微分解析器のレ
ジスタが限られている場合には、外側のループで微分解
析器を用いずに、図５の式（ｅｑ５）を直接、積和演算
により計算し、得られた値を内側のループにおける微分
解析器の演算の初期値とするようにすることも可能であ
る。その場合には、外側のループのみ、ｖの値を直接扱
うので、式（ａ−１４）のＤを、図１４の式（ａ−１
７）に変形して、同様の曲面分割を行うことができる。

【００９９】

【発明の効果】以上説明したように、この発明によれ
ば、簡単なハードウエアを用いることができると共に、
曲面を表現するために使用するスプライン関数に制限が
なく、しかも、少ないデータ量で滑らかな曲面を高速に
描画することができる。

【図面の簡単な説明】

【図１】この発明による画像生成装置の要部の構成の一
実施の形態を示すブロック図である。

【図２】曲面の分割例を説明するための図である。

【図３】この発明による画像生成装置の一実施の形態と
してのゲーム機の構成例を示すブロック図である。

【図４】図３の例のゲーム機の外観例を示す図である。

【図５】３次のスプライン関数を説明するための図であ
る。

【図６】この発明による画像生成方法の一実施の形態の
要部の動作手順を説明するフローチャートの一部であ
る。

【図７】この発明による画像生成方法の一実施の形態の
要部の動作手順を説明するフローチャートの一部であ
る。

【図８】この発明の画像生成装置の一実施の形態におけ
る関数発生器の一例のブロック図である。

【図９】図８の関数発生器に与える初期値データおよび
関数発生動作を説明するために用いる図である。

【図１０】この発明の画像生成装置の一実施の形態にお
ける関数発生器の一例のブロック図である。

【図１１】この発明の画像生成装置の一実施の形態にお
けるスプライン関数発生器に与える初期化データの計算
例の説明に用いる図である。

【図１２】この発明の画像生成装置の一実施の形態にお
けるスプライン関数発生器に与える初期化データの計算
例の説明に用いる図である。

【図１３】この発明の画像生成装置の一実施の形態にお
けるスプライン関数発生器に与える初期化データの計算
例の説明に用いる図である。

【図１４】この発明の画像生成装置の一実施の形態にお
けるスプライン関数発生器に与える初期化データの計算
例の説明に用いる図である。

【図１５】この発明の画像生成装置の一実施の形態にお
けるスプライン関数発生器に与える初期化データの他の
例を示す図である。

【符号の説明】

１４１…ポリゴン分割手段、１４２…スプライン関数発
生器、１４３…座標変換手段、１５…描画処理部、１５
１…描画手段、１５２…フレームメモリ、Ａ１〜Ａ３…
加算器、Ｂ０〜Ｂ３…バス、BANK０〜BANK３…レジスタ
バンク、ＳＷ１〜ＳＷ３…スイッチ回路

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】ｎ次のスプライン関数が用いられて表現さ
   れる曲面の形状を決定するためのコントロールポイント
   のデータを用いて前記曲面の画像を生成する方法におい
   て、 前記コントロールポイントのデータを加工して得られる
   初期値データと、前記曲面を分割したときの分割ステッ
   プの情報とを微分解析器に与えて、この微分解析器を初
   期化する第１の工程と、 前記微分解析器から前記分割ステップごとのスプライン
   関数の値を得る第２の工程と、 前記第２の工程で得られたスプライン関数の値を元にし
   て、前記分割ステップで前記曲面が分割されたときの各
   分割平面の情報を生成する第３の工程と、 を実行して、前記曲面の画像を生成する画像生成方法。
2. 【請求項２】微分解析器からなる関数発生器と、 ポリゴン分割手段と、 このポリゴン分割手段からのポリゴンデータを表示する
   ためのデータに変換する変換手段と、 を備え、 前記ポリゴン分割手段は、 ｎ次のスプライン関数が用いられて表現されている曲面
   の形状を決定するためのコントロールポイントのデータ
   を加工して得られる初期値データと、前記曲面を分割し
   たときの分割ステップの大きさの情報とを前記関数発生
   器に与え、 前記関数発生器から得られる前記分割ステップごとのス
   プライン関数の値を取得し、この取得した値を元にし
   て、前記分割ステップで前記曲面が分割されたときの各
   分割平面のポリゴンデータを発生するようにすることを
   特徴とする画像生成装置。
3. 【請求項３】請求項２に記載の画像生成装置は、記憶媒
   体に記憶されている画像を描画するためのデータを読み
   出す読み出し手段を備え、この読み出したデータを用い
   て画像を生成する装置であって、 前記記憶媒体には、前記コントロールポイントのデータ
   の代わりに、このコントロールポイントのデータから作
   成された前記関数発生器に与える初期値データに適した
   データが記憶されており、 前記ポリゴン分割手段は、前記初期値データに適したデ
   ータから前記初期値データを作成して、前記関数発生器
   に供給するようにしたことを特徴とする画像生成装置。
4. 【請求項４】請求項３に記載の画像生成装置において、
   前記記憶媒体に記憶されている初期値データには、前記
   分割ステップの大きさの情報が含まれており、前記関数
   発生器は、この初期化データにより直接的に初期化され
   ることを特徴とする画像生成装置。
5. 【請求項５】前記記憶媒体には、ゲームのデータが前記
   画像を描画するデータと共に記憶されて、ゲーム機の構
   成とされてなる請求項３に記載の画像生成装置。
6. 【請求項６】前記関数発生器は、少なくともｍ個（ｍは
   ２以上の整数）の加算器と、少なくとも０番からｍ番ま
   での（ｍ＋１）本のバスを備え、 前記ｍ個の加算器のｉ番目（1≦ｉ≦ｍ）の加算器にお
   ける２本の入力が、前記（ｍ＋１）本のバスのうちの
   （ｉ−１）番目およびｉ番目のバスに接続され、前記ｉ
   番目の加算器の出力が、前記ｉ番目のバスに接続されて
   なる請求項２に記載の画像生成装置。
7. 【請求項７】前記関数発生器は、少なくともｍ個（ｍは
   ２以上の整数）の加算器と、少なくとも０番からｍ番ま
   での（ｍ＋１）本のバスを備え、 前記ｍ個の加算器のｉ番目（１≦ｉ≦ｍ）の加算器にお
   ける２本の入力が、前記（ｍ＋１）本のバスのうちの
   （ｉ−１）番目およびｉ番目のバスに接続され、前記ｉ
   番目の加算器の出力が、前記（ｉ−１）番目とｉ番目の
   バスのいずれか一方のバスに切り換え接続されてなる請
   求項２に記載の画像生成装置。