JP3472679B2 - 液晶駆動回路及び液晶表示装置 - Google Patents
液晶駆動回路及び液晶表示装置Info
- Publication number
- JP3472679B2 JP3472679B2 JP06590497A JP6590497A JP3472679B2 JP 3472679 B2 JP3472679 B2 JP 3472679B2 JP 06590497 A JP06590497 A JP 06590497A JP 6590497 A JP6590497 A JP 6590497A JP 3472679 B2 JP3472679 B2 JP 3472679B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- circuit
- display data
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0464—Positioning
- G09G2340/0485—Centering horizontally or vertically
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶パネルの解像
度とは異なる解像度の画像データをも表示する液晶表示
装置に関し、液晶表示装置及びその液晶駆動回路に関す
る。
度とは異なる解像度の画像データをも表示する液晶表示
装置に関し、液晶表示装置及びその液晶駆動回路に関す
る。
【０００２】
【従来の技術】従来の液晶駆動回路としては、日立ＬＣ
Ｄコントローラ／ドライバＬＳＩデータブック（（株）
日立製作所 ’９４．３発行）ｐｐ．９５２−９５４に
記載の１９２チャネル６４画素×６ビットのＴＦＴ液晶
データドライバＨＤ６６３３０Ｔがある。図１３はＨＤ
６６３３０Ｔの内部構成概要図である。図１３を用いて
従来の液晶駆動回路の動作を説明する。
Ｄコントローラ／ドライバＬＳＩデータブック（（株）
日立製作所 ’９４．３発行）ｐｐ．９５２−９５４に
記載の１９２チャネル６４画素×６ビットのＴＦＴ液晶
データドライバＨＤ６６３３０Ｔがある。図１３はＨＤ
６６３３０Ｔの内部構成概要図である。図１３を用いて
従来の液晶駆動回路の動作を説明する。
【０００３】図１３において、１３０１はラッチアドレ
ス制御回路、１３０２はラッチ回路（１）、１３０３は
ラッチ回路（２）、１３０４は液晶印加電圧生成回路、
１３０５は入力表示データを取り込むクロック、１３０
６は１ライン周期のラインクロック、１３０７は入力表
示データ、１３０８はラッチ信号、１３０９はラッチ回
路（１）出力データ、１３１０はラッチ回路（２）出力
データ、１３１１は液晶印加電圧の基となる基準電圧、
１３１２は液晶印加電圧出力、１３１３はチップイネー
ブル信号である。
ス制御回路、１３０２はラッチ回路（１）、１３０３は
ラッチ回路（２）、１３０４は液晶印加電圧生成回路、
１３０５は入力表示データを取り込むクロック、１３０
６は１ライン周期のラインクロック、１３０７は入力表
示データ、１３０８はラッチ信号、１３０９はラッチ回
路（１）出力データ、１３１０はラッチ回路（２）出力
データ、１３１１は液晶印加電圧の基となる基準電圧、
１３１２は液晶印加電圧出力、１３１３はチップイネー
ブル信号である。
【０００４】まず、ラッチアドレス制御回路１３０１は
クロック１３０５に同期して入力する表示データ１３０
７を順次取り込むラッチ信号１３０８を生成する。ラッ
チ回路（１）１３０２はラッチ信号１３０８に従って３
チャネル１画素×６ビットの入力表示データ１３０７を
順次取り込んでいく。ラッチ回路（１）１３０２で取り
込んだ１９２チャネル６４画素×６ビットのデータはラ
インクロック１３０６に同期してラッチ回路（２）１３
０３に取り込む。ラッチ回路（２）１３０３に取り込ん
だデータは各画素毎にデコードされ、デコード結果に従
い印加電圧を生成し、液晶印加電圧生成回路１３０４か
ら出力する。
クロック１３０５に同期して入力する表示データ１３０
７を順次取り込むラッチ信号１３０８を生成する。ラッ
チ回路（１）１３０２はラッチ信号１３０８に従って３
チャネル１画素×６ビットの入力表示データ１３０７を
順次取り込んでいく。ラッチ回路（１）１３０２で取り
込んだ１９２チャネル６４画素×６ビットのデータはラ
インクロック１３０６に同期してラッチ回路（２）１３
０３に取り込む。ラッチ回路（２）１３０３に取り込ん
だデータは各画素毎にデコードされ、デコード結果に従
い印加電圧を生成し、液晶印加電圧生成回路１３０４か
ら出力する。
【０００５】図１４は従来液晶駆動回路であるＨＤ６６
３３０Ｔを使用した液晶表示装置の概要であり、図１４
を用いて従来技術の概要を説明する。
３３０Ｔを使用した液晶表示装置の概要であり、図１４
を用いて従来技術の概要を説明する。
【０００６】図１４において、１４０１−Ｕは従来の液
晶駆動回路を並べた上側液晶駆動回路、１４０１−Ｌは
従来の液晶駆動回路を並べた下側液晶駆動回路、１４０
２は走査ドライバ、１４０３はコントローラ、１４０４
は液晶パネル、１４０５は液晶表示装置に入力する入力
ＲＧＢ表示データ、１４０６はドットクロック、１４０
７は水平同期信号、１４０８は垂直同期信号、１４０９
は表示タイミング信号、１４１０−Ｕは上側表示デー
タ、１４１０−Ｌは下側表示データ、１４１１−Ｕはド
ットクロックを２分周した上側クロック、１４１１−Ｌ
はドットクロックを２分周した下側クロック、１４１２
は走査開始を示すファーストラインマーカ、１４１３は
水平同期信号と同周波数のシフトクロックである。
晶駆動回路を並べた上側液晶駆動回路、１４０１−Ｌは
従来の液晶駆動回路を並べた下側液晶駆動回路、１４０
２は走査ドライバ、１４０３はコントローラ、１４０４
は液晶パネル、１４０５は液晶表示装置に入力する入力
ＲＧＢ表示データ、１４０６はドットクロック、１４０
７は水平同期信号、１４０８は垂直同期信号、１４０９
は表示タイミング信号、１４１０−Ｕは上側表示デー
タ、１４１０−Ｌは下側表示データ、１４１１−Ｕはド
ットクロックを２分周した上側クロック、１４１１−Ｌ
はドットクロックを２分周した下側クロック、１４１２
は走査開始を示すファーストラインマーカ、１４１３は
水平同期信号と同周波数のシフトクロックである。
【０００７】図１４において、コントローラ１４０３は
ドットクロック１４０６を２分周し、上側クロック１４
１１−Ｕ及び下側クロック１４１１−Ｌとして出力す
る。また、入力表示データ１４０５を、奇数画素と偶数
画素の各ＲＧＢデータの内の奇数画素Ｒデータ、奇数画
素Ｂデータ、偶数画素Ｇデータが上側表示データ１４１
０−Ｕとして、奇数画素Ｇデータ、偶数画素Ｒデータ、
偶数画素Ｂデータまた下側表示データ１４１０−Ｌとし
て出力する。液晶駆動回路１４０１−Ｕ及び１４０１−
Ｌはコントローラ１４０３より出力された表示データ１
４１０−Ｕ及び１４１０−Ｌをクロック１４１１−Ｕ及
び１４１１−Ｌの立ち下がりエッジで取り込み、ライン
クロック１３０６の立ち上がりエッジで各画素の液晶印
加電圧を出力する。走査ドライバ１４０２はファースト
ラインマーカ１４１２及びシフトクロック１４１３に従
って各ラインを選択し、表示が行われる。従って液晶パ
ネルには入力表示データ１４０５のデータ列がそのまま
表示される。通常入力する表示データ１４０５は液晶パ
ネル１４０４の解像度と等しい解像度を持ち、液晶パネ
ル全面に表示を行っていた。
ドットクロック１４０６を２分周し、上側クロック１４
１１−Ｕ及び下側クロック１４１１−Ｌとして出力す
る。また、入力表示データ１４０５を、奇数画素と偶数
画素の各ＲＧＢデータの内の奇数画素Ｒデータ、奇数画
素Ｂデータ、偶数画素Ｇデータが上側表示データ１４１
０−Ｕとして、奇数画素Ｇデータ、偶数画素Ｒデータ、
偶数画素Ｂデータまた下側表示データ１４１０−Ｌとし
て出力する。液晶駆動回路１４０１−Ｕ及び１４０１−
Ｌはコントローラ１４０３より出力された表示データ１
４１０−Ｕ及び１４１０−Ｌをクロック１４１１−Ｕ及
び１４１１−Ｌの立ち下がりエッジで取り込み、ライン
クロック１３０６の立ち上がりエッジで各画素の液晶印
加電圧を出力する。走査ドライバ１４０２はファースト
ラインマーカ１４１２及びシフトクロック１４１３に従
って各ラインを選択し、表示が行われる。従って液晶パ
ネルには入力表示データ１４０５のデータ列がそのまま
表示される。通常入力する表示データ１４０５は液晶パ
ネル１４０４の解像度と等しい解像度を持ち、液晶パネ
ル全面に表示を行っていた。
【０００８】
【発明が解決しようとする課題】しかし、前記従来技術
では、液晶パネルの解像度よりも低い解像度の表示デー
タを入力する場合、正常に表示することが出来なかっ
た。図１５は液晶パネルの解像度よりも低い解像度の表
示データを入力する場合の概念図である。
では、液晶パネルの解像度よりも低い解像度の表示デー
タを入力する場合、正常に表示することが出来なかっ
た。図１５は液晶パネルの解像度よりも低い解像度の表
示データを入力する場合の概念図である。
【０００９】液晶パネルの解像度よりも低い解像度の表
示データ１４０５を入力する場合、横方向の表示データ
数が少ないため、液晶駆動回路１４０１−Ｕ及び１４０
１−Ｌ内の右端の液晶駆動回路にデータがラッチされず
入力表示データ１４０５の有効表示領域は左上に表示さ
れ、液晶パネル１４０４に対する表示位置のバランスが
悪く、また液晶パネル１４０４の表示領域に対してデー
タ表示領域が小さいため、液晶パネルの解像度が上がる
ほど無効表示領域が増え、広大な表示領域を有効活用で
きないという問題があった。通常、表示データは有効表
示期間とラインクロック１３０６との間に無効表示期間
があり、図１５のようにこの期間のデータも併せて表示
しても１ラインの総画素数が液晶パネル１４０４の横方
向画素数よりも小さいとき、上記したように、右端のド
ライバにデータがラッチされずに問題となった。
示データ１４０５を入力する場合、横方向の表示データ
数が少ないため、液晶駆動回路１４０１−Ｕ及び１４０
１−Ｌ内の右端の液晶駆動回路にデータがラッチされず
入力表示データ１４０５の有効表示領域は左上に表示さ
れ、液晶パネル１４０４に対する表示位置のバランスが
悪く、また液晶パネル１４０４の表示領域に対してデー
タ表示領域が小さいため、液晶パネルの解像度が上がる
ほど無効表示領域が増え、広大な表示領域を有効活用で
きないという問題があった。通常、表示データは有効表
示期間とラインクロック１３０６との間に無効表示期間
があり、図１５のようにこの期間のデータも併せて表示
しても１ラインの総画素数が液晶パネル１４０４の横方
向画素数よりも小さいとき、上記したように、右端のド
ライバにデータがラッチされずに問題となった。
【００１０】本発明の目的は、液晶パネルの解像度より
も低い解像度の表示データを入力する場合でも表示デー
タを拡大表示して無効表示領域を低減し、また、表示デ
ータを液晶パネルの中央に表示する液晶駆動回路を提供
するものである。
も低い解像度の表示データを入力する場合でも表示デー
タを拡大表示して無効表示領域を低減し、また、表示デ
ータを液晶パネルの中央に表示する液晶駆動回路を提供
するものである。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】すなわち本発明は、第１の態様として、表
示データ同時取り込み数を指定する同時取り込み数制御
信号に従ったラッチ信号を順次生成するラッチアドレス
制御回路と、前記制御信号に従って同時に取り込む表示
データを制御するデータ制御回路と、前記上記データ制
御回路で制御された表示データを上記ラッチ信号に従っ
て出力データ線分取り込んで保持する第１の保持回路
と、前記第１の保持回路が保持する表示データをさらに
水平同期信号に従って出力データ線分同時に取り込んで
保持する第２の保持回路と、基準電圧を分圧して得られ
る階調電圧を上記第２の保持回路の保持する表示データ
に従って選択し、バッファして出力する階調電圧出力回
路とを有することを特徴とする液晶駆動回路を提供する
ものである。
示データ同時取り込み数を指定する同時取り込み数制御
信号に従ったラッチ信号を順次生成するラッチアドレス
制御回路と、前記制御信号に従って同時に取り込む表示
データを制御するデータ制御回路と、前記上記データ制
御回路で制御された表示データを上記ラッチ信号に従っ
て出力データ線分取り込んで保持する第１の保持回路
と、前記第１の保持回路が保持する表示データをさらに
水平同期信号に従って出力データ線分同時に取り込んで
保持する第２の保持回路と、基準電圧を分圧して得られ
る階調電圧を上記第２の保持回路の保持する表示データ
に従って選択し、バッファして出力する階調電圧出力回
路とを有することを特徴とする液晶駆動回路を提供する
ものである。
【００１３】また、第２の態様として、上記第２の保持
回路が保持する表示データを、入力する表示データの水
平同期信号のＭ／Ｎ倍（Ｍ、Ｎは自然数、かつＭ≧Ｎ）
の周波数である水平同期信号に従って出力データ線分同
時に取り込んで保持し、第２の保持回路に代わって階調
電圧出力回路に対して保持する表示データを出力する第
３の保持回路を有することを特徴とする液晶駆動回路が
提供される。
回路が保持する表示データを、入力する表示データの水
平同期信号のＭ／Ｎ倍（Ｍ、Ｎは自然数、かつＭ≧Ｎ）
の周波数である水平同期信号に従って出力データ線分同
時に取り込んで保持し、第２の保持回路に代わって階調
電圧出力回路に対して保持する表示データを出力する第
３の保持回路を有することを特徴とする液晶駆動回路が
提供される。
【００１４】前記第１あるいは第２の態様の同時取り込
み数制御信号は横方向データ拡大表示用の同時取り込み
数情報と、センタリング表示用の同時取り込み数情報の
うちの少なくとも１つの情報を含み、上記ラッチアドレ
ス制御回路は、該制御信号に対応した数のラッチ信号を
生成するラッチ信号生成手段と、表示データを保持する
保持回路のアドレスを生成するラッチアドレス選択手段
と、該ラッチ信号生成手段と該ラッチアドレス選択手段
の出力をデコードしてラッチ信号に変換するデコード手
段とを備えるものであっても良い。
み数制御信号は横方向データ拡大表示用の同時取り込み
数情報と、センタリング表示用の同時取り込み数情報の
うちの少なくとも１つの情報を含み、上記ラッチアドレ
ス制御回路は、該制御信号に対応した数のラッチ信号を
生成するラッチ信号生成手段と、表示データを保持する
保持回路のアドレスを生成するラッチアドレス選択手段
と、該ラッチ信号生成手段と該ラッチアドレス選択手段
の出力をデコードしてラッチ信号に変換するデコード手
段とを備えるものであっても良い。
【００１５】前記第１あるいは第２の態様の同時取り込
み数制御信号は横方向データ拡大表示用の同時取り込み
数情報を含み、表示データは複数画素を同時入力して、
横方向データ拡大表示用の同時取り込み数と同数のデー
タ選択回路と、それぞれのデータ選択回路に表示データ
を分配して、保持回路のアドレスと同時取り込み数制御
信号に応じたデータを複数の表示データから１つを選択
するようにそれぞれのデータ選択回路を制御するデータ
選択制御手段とを備えるものであっても良い。
み数制御信号は横方向データ拡大表示用の同時取り込み
数情報を含み、表示データは複数画素を同時入力して、
横方向データ拡大表示用の同時取り込み数と同数のデー
タ選択回路と、それぞれのデータ選択回路に表示データ
を分配して、保持回路のアドレスと同時取り込み数制御
信号に応じたデータを複数の表示データから１つを選択
するようにそれぞれのデータ選択回路を制御するデータ
選択制御手段とを備えるものであっても良い。
【００１６】前記第１あるいは第２の態様は未出力の上
記ラッチ信号の数を検出し、検出数に応じた情報をチッ
プイネーブル信号として他の液晶駆動回路に出力するチ
ップイネーブル出力制御手段を有するものであっても良
い。
記ラッチ信号の数を検出し、検出数に応じた情報をチッ
プイネーブル信号として他の液晶駆動回路に出力するチ
ップイネーブル出力制御手段を有するものであっても良
い。
【００１７】前記チップイネーブル出力制御回路は、最
大同時取り込み数かそれ以下の数である未出力の上記ラ
ッチ信号の数を検出することが好ましい。
大同時取り込み数かそれ以下の数である未出力の上記ラ
ッチ信号の数を検出することが好ましい。
【００１８】第１あるいは第２の態様は未出力の上記ラ
ッチ信号の数に応じた情報を含むチップイネーブル信号
を入力して、該チップイネーブル信号と最初の上記同時
取り込み数制御信号に従って最初の同時取り込み表示デ
ータ数を決定するチップイネーブル入力制御手段を有す
るものであっても良い。
ッチ信号の数に応じた情報を含むチップイネーブル信号
を入力して、該チップイネーブル信号と最初の上記同時
取り込み数制御信号に従って最初の同時取り込み表示デ
ータ数を決定するチップイネーブル入力制御手段を有す
るものであっても良い。
【００１９】前記チップイネーブル入力制御手段は、上
記チップイネーブル信号を入力して、最初の上記同時取
り込み数制御信号の示す同時取り込みデータ数から該イ
ネーブル信号の示す未出力ラッチ信号数を引いた数値が
０または０以下ではデータ取り込み動作を休止し、１以
上の数値では該数値を最初の同時取り込み表示データ数
にすることが好ましい。
記チップイネーブル信号を入力して、最初の上記同時取
り込み数制御信号の示す同時取り込みデータ数から該イ
ネーブル信号の示す未出力ラッチ信号数を引いた数値が
０または０以下ではデータ取り込み動作を休止し、１以
上の数値では該数値を最初の同時取り込み表示データ数
にすることが好ましい。
【００２０】また、入力する水平同期信号のＮ倍（Ｎ≧
１）の周波数である液晶用水平同期信号を出力する制御
手段と、前記液晶用水平同期信号に従って順次走査する
走査回路と、上記液晶駆動回路をＭ個（Ｍは１以上の整
数）とを有して入力表示データを液晶パネルに拡大表示
する、及び／あるいは液晶パネルの中央に表示すること
を特徴とする液晶表示装置が提供される。
１）の周波数である液晶用水平同期信号を出力する制御
手段と、前記液晶用水平同期信号に従って順次走査する
走査回路と、上記液晶駆動回路をＭ個（Ｍは１以上の整
数）とを有して入力表示データを液晶パネルに拡大表示
する、及び／あるいは液晶パネルの中央に表示すること
を特徴とする液晶表示装置が提供される。
【００２１】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて詳細に説明する。
いて詳細に説明する。
【００２２】（実施例１）本発明の液晶駆動回路に関し
て、第１の実施例を図１から１１までを用いて説明す
る。
て、第１の実施例を図１から１１までを用いて説明す
る。
【００２３】図１は、本発明の第１の実施例である液晶
ドライバのブロック図を示す。図１において、１０１は
ラッチアドレス制御回路、１０２はデータ制御回路、１
０３はラッチ回路（１）、１０４はラッチ回路（２）、
１０５は液晶印加電圧生成回路、１０６は入力表示デー
タを取り込むクロック、１０７は１ライン周期のライン
クロック、１０８は拡大あるいはセンタリング動作を指
示するマルチスキャン制御信号、１０９は入力表示デー
タ、１１０はデータ制御回路で制御された表示データ、
１１１はラッチ信号、１１２はラッチ回路（１）出力デ
ータ、１１３はラッチ回路（２）出力データ、１１４は
液晶印加電圧の基となる基準電圧、１１５は液晶印加電
圧出力、１１６はチップイネーブル信号である。
ドライバのブロック図を示す。図１において、１０１は
ラッチアドレス制御回路、１０２はデータ制御回路、１
０３はラッチ回路（１）、１０４はラッチ回路（２）、
１０５は液晶印加電圧生成回路、１０６は入力表示デー
タを取り込むクロック、１０７は１ライン周期のライン
クロック、１０８は拡大あるいはセンタリング動作を指
示するマルチスキャン制御信号、１０９は入力表示デー
タ、１１０はデータ制御回路で制御された表示データ、
１１１はラッチ信号、１１２はラッチ回路（１）出力デ
ータ、１１３はラッチ回路（２）出力データ、１１４は
液晶印加電圧の基となる基準電圧、１１５は液晶印加電
圧出力、１１６はチップイネーブル信号である。
【００２４】次に、本発明の液晶駆動回路の動作につい
て、図１のブロック図を用いて説明する。
て、図１のブロック図を用いて説明する。
【００２５】まず始めに、データ取り込み動作について
説明する。図１に示すように、ラッチアドレス制御回路
１０１は入力するイネーブル信号１１６がアクティブに
なるとマルチスキャン制御信号１０８に従って、表示デ
ータ１１０を取り込むラッチ回路（１）１０３にラッチ
信号１１１を出力する。入力表示データ１０９はデータ
制御回路１０２に取り込まれ、マルチスキャン制御信号
１０８に従って入力表示データ１０９を並べ替えて、表
示データ１１０を出力する。ラッチ回路（１）１０３は
並べ替えられた表示データ１１０を液晶印加電圧出力１
１５の各出力に対応した内部のラッチにラッチ信号１１
１に従って取り込む。ラッチアドレス制御回路はライン
クロックにより初期状態に戻る。
説明する。図１に示すように、ラッチアドレス制御回路
１０１は入力するイネーブル信号１１６がアクティブに
なるとマルチスキャン制御信号１０８に従って、表示デ
ータ１１０を取り込むラッチ回路（１）１０３にラッチ
信号１１１を出力する。入力表示データ１０９はデータ
制御回路１０２に取り込まれ、マルチスキャン制御信号
１０８に従って入力表示データ１０９を並べ替えて、表
示データ１１０を出力する。ラッチ回路（１）１０３は
並べ替えられた表示データ１１０を液晶印加電圧出力１
１５の各出力に対応した内部のラッチにラッチ信号１１
１に従って取り込む。ラッチアドレス制御回路はライン
クロックにより初期状態に戻る。
【００２６】このようにすることで、データ取り込み動
作が可能となる。
作が可能となる。
【００２７】次にデータ出力動作について説明する。図
１に示すように、１ライン期間の表示データ１０９が全
てラッチ回路（１）１０３に取り込まれた後にアクティ
ブとなるラインクロック１０７のタイミングで、ラッチ
回路（１）出力データ１１２がラッチ回路（２）１０４
に取り込まれる。ラッチ回路（２）出力データ１１３は
液晶印加電圧生成回路に入力され、基準電圧から生成し
た階調電圧を各画素毎に選択し、選択電圧をバッファリ
ングした後、液晶印加電圧出力１１５に出力する。
１に示すように、１ライン期間の表示データ１０９が全
てラッチ回路（１）１０３に取り込まれた後にアクティ
ブとなるラインクロック１０７のタイミングで、ラッチ
回路（１）出力データ１１２がラッチ回路（２）１０４
に取り込まれる。ラッチ回路（２）出力データ１１３は
液晶印加電圧生成回路に入力され、基準電圧から生成し
た階調電圧を各画素毎に選択し、選択電圧をバッファリ
ングした後、液晶印加電圧出力１１５に出力する。
【００２８】このようにすることで、データ出力動作が
可能となる。
可能となる。
【００２９】次に、データ取り込み動作の横方向拡大デ
ータ取り込み動作について、表示画面の左端から１画素
目及び２画素目をそれぞれ左画素及び右画素として隣合
う２つの画素をパラレルに入力し、横方向拡大データ取
り込み動作を４種類、横方向センタリングデータ取り込
み動作を２種類用意し、３８４チャネル１２８画素デー
タを出力する液晶駆動回路を例にして、図２及び図３及
び図４を用いて詳細に説明する。
ータ取り込み動作について、表示画面の左端から１画素
目及び２画素目をそれぞれ左画素及び右画素として隣合
う２つの画素をパラレルに入力し、横方向拡大データ取
り込み動作を４種類、横方向センタリングデータ取り込
み動作を２種類用意し、３８４チャネル１２８画素デー
タを出力する液晶駆動回路を例にして、図２及び図３及
び図４を用いて詳細に説明する。
【００３０】図２はマルチスキャン信号１０８を３ビッ
トとしたときの定義を示す。図３はラッチアドレス制御
回路１０１及びデータ制御回路１０２及びラッチ回路
（１）１０３の詳細な内部ブロック図である。
トとしたときの定義を示す。図３はラッチアドレス制御
回路１０１及びデータ制御回路１０２及びラッチ回路
（１）１０３の詳細な内部ブロック図である。
【００３１】図３において、３０１はラッチ信号生成手
段、３０２はラッチアドレス選択手段、３０３はデコー
ド手段、３０４−１から３０４−４はそれぞれ４ｍ、４
ｍ＋１、４ｍ＋２、４ｍ＋３、（ｍは０以上の整数）画
素目のラッチに対応したデータセレクタ、３０５はデー
タ選択手段、である。なお、１０９−Ｌは表示データ１
０９の内の左画素データであり、１０９−Ｒは表示デー
タ１０９の内の右画素データである。１１０−１から１
１０−４まではそれぞれデータセレクタ３０４−１から
３０４−４が出力する表示データである。また１１１−
１から１１１−１２８までは１２８画素の各画素に対応
するラッチ信号である。また、１０３−１から１３０−
１２８までは１２８画素の各画素に対応するラッチであ
る。ラッチ信号の内１１１−９から１１１−１２７及び
ラッチの内１０３−９から１０３−１２７は図の簡単化
のため図示していない。
段、３０２はラッチアドレス選択手段、３０３はデコー
ド手段、３０４−１から３０４−４はそれぞれ４ｍ、４
ｍ＋１、４ｍ＋２、４ｍ＋３、（ｍは０以上の整数）画
素目のラッチに対応したデータセレクタ、３０５はデー
タ選択手段、である。なお、１０９−Ｌは表示データ１
０９の内の左画素データであり、１０９−Ｒは表示デー
タ１０９の内の右画素データである。１１０−１から１
１０−４まではそれぞれデータセレクタ３０４−１から
３０４−４が出力する表示データである。また１１１−
１から１１１−１２８までは１２８画素の各画素に対応
するラッチ信号である。また、１０３−１から１３０−
１２８までは１２８画素の各画素に対応するラッチであ
る。ラッチ信号の内１１１−９から１１１−１２７及び
ラッチの内１０３−９から１０３−１２７は図の簡単化
のため図示していない。
【００３２】図２に示すように、マルチスキャン制御信
号１０８が“０００”のときは、表示データを変換せず
にそのまま２画素取り込む。図３のラッチアドレス制御
回路１０１のラッチクロック生成手段３０１は２画素分
のクロックパルスを同時に生成し、ラッチアドレス選択
手段３０２はデータを取り込むラッチを選び出し、デコ
ード手段３０３で対象となるラッチ信号１１１を出力す
る。具体的には、図４に示すタイミングで入力データ１
１０を取り込むラッチ回路（１）１０３の１画素目のラ
ッチ１０３−１及び、ラッチ回路（１）１０３の２画素
目のラッチ１０３−２に入力するそれぞれのラッチ信号
１１１−１及び、１１１−２をアクティブにする。ま
た、データ選択手段３０５によりデータセレクタ３０４
−１は左画素データ１０９−Ｌを選択して、データセレ
クタ３０４−２は右画素データ１０９−Ｒを選択して、
図４に示すタイミングで表示データ１１０−１及び１１
０−２を出力する。ラッチ回路（１）１０３は図４に示
す左画素データ１０９−ＬのＬ１を１画素目、右画素デ
ータ１０９−ＲのＲ１を２画素目に取り込むことで２画
素データ取り込みを実現することが可能である。
号１０８が“０００”のときは、表示データを変換せず
にそのまま２画素取り込む。図３のラッチアドレス制御
回路１０１のラッチクロック生成手段３０１は２画素分
のクロックパルスを同時に生成し、ラッチアドレス選択
手段３０２はデータを取り込むラッチを選び出し、デコ
ード手段３０３で対象となるラッチ信号１１１を出力す
る。具体的には、図４に示すタイミングで入力データ１
１０を取り込むラッチ回路（１）１０３の１画素目のラ
ッチ１０３−１及び、ラッチ回路（１）１０３の２画素
目のラッチ１０３−２に入力するそれぞれのラッチ信号
１１１−１及び、１１１−２をアクティブにする。ま
た、データ選択手段３０５によりデータセレクタ３０４
−１は左画素データ１０９−Ｌを選択して、データセレ
クタ３０４−２は右画素データ１０９−Ｒを選択して、
図４に示すタイミングで表示データ１１０−１及び１１
０−２を出力する。ラッチ回路（１）１０３は図４に示
す左画素データ１０９−ＬのＬ１を１画素目、右画素デ
ータ１０９−ＲのＲ１を２画素目に取り込むことで２画
素データ取り込みを実現することが可能である。
【００３３】次に、マルチスキャン制御信号１０８が
“００１”のときは、左画素を拡大して２画素入力表示
データを３画素に変換して取り込む。具体的には図３の
ラッチアドレス制御回路１０１が、図４に示すタイミン
グで表示データ１１０を取り込むラッチ回路（１）１０
３の３画素目のラッチ１０３−３及び、ラッチ回路
（１）の４画素目のラッチ１０３−４及び、ラッチ回路
（１）の５画素目のラッチ１０３−５のそれぞれのラッ
チ信号１１１−３及び１１１−４及び１１１−５をアク
ティブにする。また、データ選択手段３０５によりデー
タセレクタ３０４−３及びデータセレクタ３０４−４は
左画素データ１０９−Ｌを選択して、データセレクタ３
０４−１は右画素データ１０９−Ｒを選択して、図４に
示すタイミングで表示データ１１０−３及び１１０−４
及び１１０−１を出力する。ラッチ回路（１）１０３は
図４に示す左画素データ１０９−ＬのＬ２を３画素目及
び４画素目、右画素データ１０９−ＲのＲ２を５画素目
に取り込むことで２画素データ３画素変換取り込み（左
画素拡大）を実現することが可能である。
“００１”のときは、左画素を拡大して２画素入力表示
データを３画素に変換して取り込む。具体的には図３の
ラッチアドレス制御回路１０１が、図４に示すタイミン
グで表示データ１１０を取り込むラッチ回路（１）１０
３の３画素目のラッチ１０３−３及び、ラッチ回路
（１）の４画素目のラッチ１０３−４及び、ラッチ回路
（１）の５画素目のラッチ１０３−５のそれぞれのラッ
チ信号１１１−３及び１１１−４及び１１１−５をアク
ティブにする。また、データ選択手段３０５によりデー
タセレクタ３０４−３及びデータセレクタ３０４−４は
左画素データ１０９−Ｌを選択して、データセレクタ３
０４−１は右画素データ１０９−Ｒを選択して、図４に
示すタイミングで表示データ１１０−３及び１１０−４
及び１１０−１を出力する。ラッチ回路（１）１０３は
図４に示す左画素データ１０９−ＬのＬ２を３画素目及
び４画素目、右画素データ１０９−ＲのＲ２を５画素目
に取り込むことで２画素データ３画素変換取り込み（左
画素拡大）を実現することが可能である。
【００３４】また次に、マルチスキャン制御信号１０８
が“０１０”のときは、右画素を拡大して２画素入力画
像データを３画素に変換して取り込む。具体的には図３
のラッチアドレス制御回路１０１が、図４に示すタイミ
ングで表示データ１１０を取り込むラッチ回路（１）１
０３の６画素目のラッチ１０３−６及び、ラッチ回路
（１）１０３の７画素目のラッチ１０３−７及び、ラッ
チ回路（１）１０３の８画素目のラッチ１０３−８のラ
ッチ信号１１１−６及び１１１−７及び１１１−８をア
クティブにする。また、データ選択手段３０５によりデ
ータセレクタ３０４−２は左画素データ１０９−Ｌを選
択して、データセレクタ３０４−３及びデータセレクタ
３０４−４は右画素データ１０９−Ｒを選択して、図４
に示すタイミングで表示データ１１０を出力する。ラッ
チ回路（１）１０３は左画素データ１０９−ＬのＬ３を
６画素目、右画素データ１０９−ＲのＲ３を７画素目及
び８画素目に取り込むことで２画素データ３画素変換取
り込み（右画素拡大）を実現することが可能である。
が“０１０”のときは、右画素を拡大して２画素入力画
像データを３画素に変換して取り込む。具体的には図３
のラッチアドレス制御回路１０１が、図４に示すタイミ
ングで表示データ１１０を取り込むラッチ回路（１）１
０３の６画素目のラッチ１０３−６及び、ラッチ回路
（１）１０３の７画素目のラッチ１０３−７及び、ラッ
チ回路（１）１０３の８画素目のラッチ１０３−８のラ
ッチ信号１１１−６及び１１１−７及び１１１−８をア
クティブにする。また、データ選択手段３０５によりデ
ータセレクタ３０４−２は左画素データ１０９−Ｌを選
択して、データセレクタ３０４−３及びデータセレクタ
３０４−４は右画素データ１０９−Ｒを選択して、図４
に示すタイミングで表示データ１１０を出力する。ラッ
チ回路（１）１０３は左画素データ１０９−ＬのＬ３を
６画素目、右画素データ１０９−ＲのＲ３を７画素目及
び８画素目に取り込むことで２画素データ３画素変換取
り込み（右画素拡大）を実現することが可能である。
【００３５】また次に、マルチスキャン制御信号１０８
が“０１１”のときは、左画素及び右画素を拡大して２
画素入力画像データを４画素に変換して取り込む。具体
的には図３のラッチアドレス制御回路１０１により、図
４に示すタイミングで表示データ１１０を取り込むラッ
チ回路（１）１０３の９画素目のラッチ１０３−９から
１２画素目のラッチ１０３−１２のラッチ信号１１１−
９から１１１−１２をアクティブにする。また、データ
選択手段３０５によりデータセレクタ３０４−１及び、
データセレクタ３０４−２は左画素データ１０９−Ｌを
選択して、データセレクタ３０４−３及びデータセレク
タ３０４−４は右画素データ１０９−Ｒを選択して、図
４に示すタイミングで表示データ１１０を出力する。ラ
ッチ回路（１）１０３は左画素データ１０９−ＬのＬ４
を９画素目及び１０画素目、右画素データ１０９−Ｒを
Ｒ４を１１画素目及び１２画素目に取り込むことで２画
素データ４画素変換取り込みを実現することが可能であ
る。
が“０１１”のときは、左画素及び右画素を拡大して２
画素入力画像データを４画素に変換して取り込む。具体
的には図３のラッチアドレス制御回路１０１により、図
４に示すタイミングで表示データ１１０を取り込むラッ
チ回路（１）１０３の９画素目のラッチ１０３−９から
１２画素目のラッチ１０３−１２のラッチ信号１１１−
９から１１１−１２をアクティブにする。また、データ
選択手段３０５によりデータセレクタ３０４−１及び、
データセレクタ３０４−２は左画素データ１０９−Ｌを
選択して、データセレクタ３０４−３及びデータセレク
タ３０４−４は右画素データ１０９−Ｒを選択して、図
４に示すタイミングで表示データ１１０を出力する。ラ
ッチ回路（１）１０３は左画素データ１０９−ＬのＬ４
を９画素目及び１０画素目、右画素データ１０９−Ｒを
Ｒ４を１１画素目及び１２画素目に取り込むことで２画
素データ４画素変換取り込みを実現することが可能であ
る。
【００３６】以上のようにして、横方向拡大データ取り
込み動作を実現することが可能である。
込み動作を実現することが可能である。
【００３７】次に、データ取り込み動作の横方向センタ
リングデータ取り込み動作について、横方向拡大データ
取り込み動作説明と同様に３８４チャネル１２８画素デ
ータを出力する場合を例にして、図２及び図３及び図５
を用いて詳細に説明する。
リングデータ取り込み動作について、横方向拡大データ
取り込み動作説明と同様に３８４チャネル１２８画素デ
ータを出力する場合を例にして、図２及び図３及び図５
を用いて詳細に説明する。
【００３８】まず始めに、図２に示すように、マルチス
キャン制御信号１０８が“１１０”のときは、１画素分
のデータを６４画素が同時にラッチする。具体的にはラ
ッチアドレスが６４画素目より前である場合はラッチア
ドレス制御回路１０１により、図４に示すタイミングで
表示データ１１０を取り込むラッチ（１）１０３の１画
素目のラッチ１０３−１から６４画素目のラッチ１０３
−６４のラッチ信号１１１−１から１１１−６４をアク
ティブにする。また、ラッチアドレスが６４画素目より
後である場合は、図４に示すタイミングで表示データを
取り込むラッチ（１）１０３の６５画素目のラッチ１０
３−６５から１２８画素目のラッチ１０３−１２８のラ
ッチ信号１１１−６５から１１１−１２８をアクティブ
にする。また、データ選択手段３０５によりデータセレ
クタ３０４−１から３０４−４は左画素データ１０９−
Ｌを選択して、図４に示すタイミングで表示データ１１
０を出力する。図４に示すタイミングではラッチ回路
（１）１０３は左画素データ１０９−ＬのＬ１を１画素
目から６４画素目に、また左画素データ１０９−ＬのＬ
２を６５画素目から１２８画素目に取り込むことで６４
画素同時取り込みを実現することが可能である。
キャン制御信号１０８が“１１０”のときは、１画素分
のデータを６４画素が同時にラッチする。具体的にはラ
ッチアドレスが６４画素目より前である場合はラッチア
ドレス制御回路１０１により、図４に示すタイミングで
表示データ１１０を取り込むラッチ（１）１０３の１画
素目のラッチ１０３−１から６４画素目のラッチ１０３
−６４のラッチ信号１１１−１から１１１−６４をアク
ティブにする。また、ラッチアドレスが６４画素目より
後である場合は、図４に示すタイミングで表示データを
取り込むラッチ（１）１０３の６５画素目のラッチ１０
３−６５から１２８画素目のラッチ１０３−１２８のラ
ッチ信号１１１−６５から１１１−１２８をアクティブ
にする。また、データ選択手段３０５によりデータセレ
クタ３０４−１から３０４−４は左画素データ１０９−
Ｌを選択して、図４に示すタイミングで表示データ１１
０を出力する。図４に示すタイミングではラッチ回路
（１）１０３は左画素データ１０９−ＬのＬ１を１画素
目から６４画素目に、また左画素データ１０９−ＬのＬ
２を６５画素目から１２８画素目に取り込むことで６４
画素同時取り込みを実現することが可能である。
【００３９】次に、マルチスキャン制御信号１０８が
“１１１”のときは、１画素分のデータを全画素（１２
８画素）が同時に取り込む。具体的にはラッチアドレス
制御回路１０１により、図４に示すタイミングで表示デ
ータ１１０を取り込むラッチ（１）１０３の１画素目の
ラッチ１０３−１から１２８画素目のラッチ１０３−１
２８のラッチ信号１１１−１から１１１−１２８をアク
ティブにする。また、データ選択手段３０５によりデー
タセレクタ３０４−１から３０４−４は左画素データ１
０９−Ｌを選択して、図４に示すタイミングで表示デー
タ１１０を出力する。図４に示すタイミングではラッチ
回路（１）１０３は左画素データ１０９−ＬのＬ３を１
画素目から１２８画素目に取り込むことで全画素（１２
８画素）同時取り込みを実現することが可能である。
“１１１”のときは、１画素分のデータを全画素（１２
８画素）が同時に取り込む。具体的にはラッチアドレス
制御回路１０１により、図４に示すタイミングで表示デ
ータ１１０を取り込むラッチ（１）１０３の１画素目の
ラッチ１０３−１から１２８画素目のラッチ１０３−１
２８のラッチ信号１１１−１から１１１−１２８をアク
ティブにする。また、データ選択手段３０５によりデー
タセレクタ３０４−１から３０４−４は左画素データ１
０９−Ｌを選択して、図４に示すタイミングで表示デー
タ１１０を出力する。図４に示すタイミングではラッチ
回路（１）１０３は左画素データ１０９−ＬのＬ３を１
画素目から１２８画素目に取り込むことで全画素（１２
８画素）同時取り込みを実現することが可能である。
【００４０】以上のようにして、横方向センタリングデ
ータ取り込み動作を実現することが可能である。
ータ取り込み動作を実現することが可能である。
【００４１】上述した取り込み動作を全画素終了した液
晶駆動回路はチップイネーブル信号１１６を出力する。
次にチップイネーブル信号１１６の動作について、図６
及び図７を用いて説明する。
晶駆動回路はチップイネーブル信号１１６を出力する。
次にチップイネーブル信号１１６の動作について、図６
及び図７を用いて説明する。
【００４２】本発明による液晶駆動回路を従来例のよう
に複数個用いて液晶パネルを駆動する場合、ある一つの
液晶駆動回路（以下、前段ドライバ）が取り込み動作を
終えるとき、続きの表示データを取り込む次の液晶駆動
回路（以下、後段ドライバ）の取り込み動作を開始しな
ければならないため、前段ドライバはチップイネーブル
信号１１６を後段ドライバに対して出力する。ここで、
横方向拡大取り込みを実現するマルチスキャン制御信号
１０８の組み合わせによっては、最後の取り込み動作に
おいてまだ取り込みを終えていないラッチの数（以下、
残り画素数）と、マルチスキャン制御信号１０８の示す
同時取り込み数が一致せず、前段ドライバの１２８画素
目ラッチ１０３−１２８とともに、後段ドライバの１画
素目ラッチ１０３−１とで表示データ同時取り込みを行
う場合がある。
に複数個用いて液晶パネルを駆動する場合、ある一つの
液晶駆動回路（以下、前段ドライバ）が取り込み動作を
終えるとき、続きの表示データを取り込む次の液晶駆動
回路（以下、後段ドライバ）の取り込み動作を開始しな
ければならないため、前段ドライバはチップイネーブル
信号１１６を後段ドライバに対して出力する。ここで、
横方向拡大取り込みを実現するマルチスキャン制御信号
１０８の組み合わせによっては、最後の取り込み動作に
おいてまだ取り込みを終えていないラッチの数（以下、
残り画素数）と、マルチスキャン制御信号１０８の示す
同時取り込み数が一致せず、前段ドライバの１２８画素
目ラッチ１０３−１２８とともに、後段ドライバの１画
素目ラッチ１０３−１とで表示データ同時取り込みを行
う場合がある。
【００４３】図６はチップイネーブル信号１１６と残り
の画素数とチップイネーブル信号１１６が有効になった
後のマルチスキャン制御信号１０８とドライバ間同時取
り込み動作の関係を示す。チップイネーブル信号１１６
は３ビットであり、０ビット目が後段ドライバのチップ
イネーブルを示し、ビット２及び１が前段ドライバの残
り画素数を示す。後段ドライバはビット０が有効のと
き、ビット２と１の残り画素数情報とマルチスキャン制
御信号１０８とに従って取り込み動作を図６に示すよう
に決定する。
の画素数とチップイネーブル信号１１６が有効になった
後のマルチスキャン制御信号１０８とドライバ間同時取
り込み動作の関係を示す。チップイネーブル信号１１６
は３ビットであり、０ビット目が後段ドライバのチップ
イネーブルを示し、ビット２及び１が前段ドライバの残
り画素数を示す。後段ドライバはビット０が有効のと
き、ビット２と１の残り画素数情報とマルチスキャン制
御信号１０８とに従って取り込み動作を図６に示すよう
に決定する。
【００４４】図７は前段ドライバと後段ドライバ間にお
ける表示データ同時取り込みの一例を示す。
ける表示データ同時取り込みの一例を示す。
【００４５】図７のように、前段ドライバの残り画素が
１２７画素目と１２８画素目の２個であった場合で、か
つマルチスキャン制御信号１０８が“０１０（３画素拡
大右画素拡大）”であった場合は、前段ドライバのデー
タセレクタ３０４−３は左画素データ１０９−Ｌを選択
し、データセレクタ３０４−４は右画素データ１０９−
Ｒを選択して、残り画素の２個のラッチ１０３−１２７
及び１０３−１２８はそれぞれのデータを取り込み、後
段ドライバのデータセレクタ３０４−１は右画素データ
１０９−Ｒを選択して１画素目のラッチ１０３−１に取
り込まなければならない。そのとき、チップイネーブル
信号１１６はｎ−１番目のクロックで有効となる。チッ
プイネーブル信号１１６の残りの画素数の情報はラッチ
信号１１１を生成するラッチアドレス制御回路１０１で
検出する。図７でいうとｎ−１のタイミングで１２５画
素目のラッチ信号１１１−１２５からマルチスキャン制
御信号１０８の指定する同時取り込み数分のラッチ信号
１１１が同時に有効（ハイレベル）となるため、例えば
ｎ−１番目のクロックでマルチスキャン信号１０８が
“０００（２画素同時取り込み）”なら残り画素数は２
となる。すなわち、有効となるラッチ信号１１１の場所
とマルチスキャン信号１０８により残りの画素数がわか
る。残り画素数が２の場合、チップイネーブル信号１１
６は図６に示すように、“１０１”となる。
１２７画素目と１２８画素目の２個であった場合で、か
つマルチスキャン制御信号１０８が“０１０（３画素拡
大右画素拡大）”であった場合は、前段ドライバのデー
タセレクタ３０４−３は左画素データ１０９−Ｌを選択
し、データセレクタ３０４−４は右画素データ１０９−
Ｒを選択して、残り画素の２個のラッチ１０３−１２７
及び１０３−１２８はそれぞれのデータを取り込み、後
段ドライバのデータセレクタ３０４−１は右画素データ
１０９−Ｒを選択して１画素目のラッチ１０３−１に取
り込まなければならない。そのとき、チップイネーブル
信号１１６はｎ−１番目のクロックで有効となる。チッ
プイネーブル信号１１６の残りの画素数の情報はラッチ
信号１１１を生成するラッチアドレス制御回路１０１で
検出する。図７でいうとｎ−１のタイミングで１２５画
素目のラッチ信号１１１−１２５からマルチスキャン制
御信号１０８の指定する同時取り込み数分のラッチ信号
１１１が同時に有効（ハイレベル）となるため、例えば
ｎ−１番目のクロックでマルチスキャン信号１０８が
“０００（２画素同時取り込み）”なら残り画素数は２
となる。すなわち、有効となるラッチ信号１１１の場所
とマルチスキャン信号１０８により残りの画素数がわか
る。残り画素数が２の場合、チップイネーブル信号１１
６は図６に示すように、“１０１”となる。
【００４６】ここで上記した残り画素数が２でかつマル
チスキャン制御信号１０８が“０１０（３画素拡大右画
素拡大）”の場合に代わって、残り画素数が２でかつマ
ルチスキャン制御信号１０８が“０００（２画素取り込
み）”であった場合は、前段ドライバのデータセレクタ
３０４−３は左画素データ１０９−Ｌを選択し、データ
セレクタ３０４−４は右画素データ１０９−Ｒを選択し
て、残り画素の２個のラッチ１０３−１２７及び１０３
−１２８はそれぞれのデータを取り込み、後段ドライバ
は取り込みを行わない。そしてｎ＋１番目のクロックか
らマルチスキャン制御信号１０８に従って、後段ドライ
バの表示データ取り込みが開始する。
チスキャン制御信号１０８が“０１０（３画素拡大右画
素拡大）”の場合に代わって、残り画素数が２でかつマ
ルチスキャン制御信号１０８が“０００（２画素取り込
み）”であった場合は、前段ドライバのデータセレクタ
３０４−３は左画素データ１０９−Ｌを選択し、データ
セレクタ３０４−４は右画素データ１０９−Ｒを選択し
て、残り画素の２個のラッチ１０３−１２７及び１０３
−１２８はそれぞれのデータを取り込み、後段ドライバ
は取り込みを行わない。そしてｎ＋１番目のクロックか
らマルチスキャン制御信号１０８に従って、後段ドライ
バの表示データ取り込みが開始する。
【００４７】このように残りの画素数の情報を持つチッ
プイネーブル信号１０８を出力することで、前段と後段
のドライバ間でマルチスキャン制御信号１０８に従った
同時取り込み動作を実現することが可能である。
プイネーブル信号１０８を出力することで、前段と後段
のドライバ間でマルチスキャン制御信号１０８に従った
同時取り込み動作を実現することが可能である。
【００４８】上述した本発明の横方向拡大データ取り込
み機能及び横方向センタリングデータ取り込み機能を有
する液晶駆動回路を使用した液晶モジュールにおいて
は、液晶パネルの表示画素数よりも少ない有効表示画素
数の入力表示データの横方向拡大表示及び横方向センタ
リング表示を実現することが可能である。これを液晶表
示装置の構成例と入力する各信号のタイミングを示す図
８、及び低解像度表示データのタイミングとそのデータ
を図８の液晶表示装置に表示する方法の概念図である図
９及び図１０を用いて説明する。
み機能及び横方向センタリングデータ取り込み機能を有
する液晶駆動回路を使用した液晶モジュールにおいて
は、液晶パネルの表示画素数よりも少ない有効表示画素
数の入力表示データの横方向拡大表示及び横方向センタ
リング表示を実現することが可能である。これを液晶表
示装置の構成例と入力する各信号のタイミングを示す図
８、及び低解像度表示データのタイミングとそのデータ
を図８の液晶表示装置に表示する方法の概念図である図
９及び図１０を用いて説明する。
【００４９】図８及び図９及び図１０において、８０１
−１から８０１−８は３８４チャネル１２８画素出力の
本発明による液晶駆動回路、８０２は走査ドライバ、８
０３はコントローラ、８０４は１０２４×７６８画素の
液晶パネル、８０５は液晶表示装置に入力する入力ＲＧ
Ｂ表示データ、８０６はドットクロック、８０７は水平
同期信号、８０８は垂直同期信号、８０９は表示タイミ
ング信号、８１０はファーストラインマーカ、８１１は
シフトクロックである。
−１から８０１−８は３８４チャネル１２８画素出力の
本発明による液晶駆動回路、８０２は走査ドライバ、８
０３はコントローラ、８０４は１０２４×７６８画素の
液晶パネル、８０５は液晶表示装置に入力する入力ＲＧ
Ｂ表示データ、８０６はドットクロック、８０７は水平
同期信号、８０８は垂直同期信号、８０９は表示タイミ
ング信号、８１０はファーストラインマーカ、８１１は
シフトクロックである。
【００５０】通常、液晶パネル８０４にはパネル解像度
と同じ１０２４×７６８画素の解像度の表示データを入
力し、液晶駆動回路８０１−１から８０１−８には順に
表示データを入力してマルチスキャン制御信号１０８は
“０００（２画素同時取り込み）”を常に入力する。従
ってクロック１０６は１０２４画素分の５１２クロック
あれば表示が可能である。
と同じ１０２４×７６８画素の解像度の表示データを入
力し、液晶駆動回路８０１−１から８０１−８には順に
表示データを入力してマルチスキャン制御信号１０８は
“０００（２画素同時取り込み）”を常に入力する。従
ってクロック１０６は１０２４画素分の５１２クロック
あれば表示が可能である。
【００５１】次に例えば、図８に示すような１０２４×
７６８画素の液晶パネル８０４に３８４チャネル１２８
画素出力の８個の液晶駆動回路８０１−１から８０１−
８を使用した液晶表示装置に、図９及び図１０に示すよ
うな６４０×４８０画素の解像度を持ち、１ラインの無
効表示期間も含めた横方向総画素数が８００画素である
表示データすなわち１ライン中に４００クロック分の画
素がある表示データを入力する場合の拡大率１．６倍横
方向拡大表示及び拡大率１．０倍横方向センタリング表
示の方法について説明する。
７６８画素の液晶パネル８０４に３８４チャネル１２８
画素出力の８個の液晶駆動回路８０１−１から８０１−
８を使用した液晶表示装置に、図９及び図１０に示すよ
うな６４０×４８０画素の解像度を持ち、１ラインの無
効表示期間も含めた横方向総画素数が８００画素である
表示データすなわち１ライン中に４００クロック分の画
素がある表示データを入力する場合の拡大率１．６倍横
方向拡大表示及び拡大率１．０倍横方向センタリング表
示の方法について説明する。
【００５２】まず始めに、拡大率１．６倍で表示する場
合は１０画素を１６画素に拡大すれば良いので、コント
ローラ８０３はマルチスキャン制御信号１０９を“０１
１（４画素拡大）”、“０１０（３画素拡大右画素拡
大）”、“０１０”、“００１（３画素拡大左画素拡
大）”、“００１”、と繰り返し出力することにより実
現することができ、かつ拡大するデータと拡大しないデ
ータがほぼ均一に繰り返して並んでいるため、均一な表
示が得られる。簡単に説明すると、１から１０番目の表
示データが拡大されて、１、１、２、２、３、４、４、
５、６、６、７、７、８、９、９、１０の並びに変換さ
れる。つまり図９に示すように１つの液晶駆動回路８０
１につき８０画素を入力して１．６倍の１２８画素に変
換する。従って、横方向６４０画素の表示データを１０
２４ドットに拡大して液晶パネルの横方向全画素に表示
することが可能である。
合は１０画素を１６画素に拡大すれば良いので、コント
ローラ８０３はマルチスキャン制御信号１０９を“０１
１（４画素拡大）”、“０１０（３画素拡大右画素拡
大）”、“０１０”、“００１（３画素拡大左画素拡
大）”、“００１”、と繰り返し出力することにより実
現することができ、かつ拡大するデータと拡大しないデ
ータがほぼ均一に繰り返して並んでいるため、均一な表
示が得られる。簡単に説明すると、１から１０番目の表
示データが拡大されて、１、１、２、２、３、４、４、
５、６、６、７、７、８、９、９、１０の並びに変換さ
れる。つまり図９に示すように１つの液晶駆動回路８０
１につき８０画素を入力して１．６倍の１２８画素に変
換する。従って、横方向６４０画素の表示データを１０
２４ドットに拡大して液晶パネルの横方向全画素に表示
することが可能である。
【００５３】次に、拡大率１．０倍で表示する場合は図
１０に示すように液晶パネル横方向１０２４画素の内６
４０画素を有効表示期間データで表示し、残り３８４画
素（左右１９２画素づつ）を無効表示期間データで表示
する。入力表示データの１ライン総画素数は８００画素
であり無効表示期間は１６０画素であるため、そのまま
では無効表示期間のデータで残りの３８４画素を埋めつ
くすことはできない。また有効表示期間データ６４０画
素を液晶パネルの中央に表示するためには、液晶パネル
の両端からそれぞれ１９２画素を無効表示期間データで
表示しなければならない。従って、コントローラ８０３
はマルチスキャン制御信号１０９を“１１１（全画素同
時ラッチ）”、”１１０（６４画素同時ラッチ）”、と
出力することで左端から１９２画素を無効表示期間の２
画素分のデータで埋めつくし、その後マルチスキャン制
御信号１０９を“０００（拡大なし）”として６４０画
素分出力して有効表示期間データを表示し、その後“１
１０”、“１１１”と出力することで残り１９２画素を
無効表示期間の２画素分のデータで埋めつくす。表示に
必要な画素数は合計６４４画素であり、クロックで表す
と３２４クロックで十分に液晶パネルを埋めつくす期間
を得られ、かつセンタリング表示が可能である。
１０に示すように液晶パネル横方向１０２４画素の内６
４０画素を有効表示期間データで表示し、残り３８４画
素（左右１９２画素づつ）を無効表示期間データで表示
する。入力表示データの１ライン総画素数は８００画素
であり無効表示期間は１６０画素であるため、そのまま
では無効表示期間のデータで残りの３８４画素を埋めつ
くすことはできない。また有効表示期間データ６４０画
素を液晶パネルの中央に表示するためには、液晶パネル
の両端からそれぞれ１９２画素を無効表示期間データで
表示しなければならない。従って、コントローラ８０３
はマルチスキャン制御信号１０９を“１１１（全画素同
時ラッチ）”、”１１０（６４画素同時ラッチ）”、と
出力することで左端から１９２画素を無効表示期間の２
画素分のデータで埋めつくし、その後マルチスキャン制
御信号１０９を“０００（拡大なし）”として６４０画
素分出力して有効表示期間データを表示し、その後“１
１０”、“１１１”と出力することで残り１９２画素を
無効表示期間の２画素分のデータで埋めつくす。表示に
必要な画素数は合計６４４画素であり、クロックで表す
と３２４クロックで十分に液晶パネルを埋めつくす期間
を得られ、かつセンタリング表示が可能である。
【００５４】このようにして、高解像度の液晶パネルに
低解像度の表示データを拡大して表示する、あるいは液
晶パネルの中心にセンタリングして表示することができ
る。
低解像度の表示データを拡大して表示する、あるいは液
晶パネルの中心にセンタリングして表示することができ
る。
【００５５】以上述べた、第１の実施例では、２画素デ
ータ取り込み（１．０倍）、２画素データ３画素変換取
り込み１、２（１．５倍）、２画素データ４画素変換取
り込み（２．０倍）と１．０倍から２．０倍の横方向拡
大に対応し、６４画素同時取り込み及び全画素（１２８
画素）同時取り込みとを持って横方向センタリングに対
応したが、他の拡大倍率あるいは他の同時取り込み数セ
ンタリング機能にも、マルチスキャン制御信号定義、ラ
ッチクロック同時出力数、データ制御回路データ選択動
作、イネーブル信号定義をそれに対応するように変更し
て対応可能である。また、６ビット３８４チャネル１２
８画素出力に対応したが、他の出力数にも各回路のビッ
ト長、ビット幅をそれに対応するように変更して対応可
能である。
ータ取り込み（１．０倍）、２画素データ３画素変換取
り込み１、２（１．５倍）、２画素データ４画素変換取
り込み（２．０倍）と１．０倍から２．０倍の横方向拡
大に対応し、６４画素同時取り込み及び全画素（１２８
画素）同時取り込みとを持って横方向センタリングに対
応したが、他の拡大倍率あるいは他の同時取り込み数セ
ンタリング機能にも、マルチスキャン制御信号定義、ラ
ッチクロック同時出力数、データ制御回路データ選択動
作、イネーブル信号定義をそれに対応するように変更し
て対応可能である。また、６ビット３８４チャネル１２
８画素出力に対応したが、他の出力数にも各回路のビッ
ト長、ビット幅をそれに対応するように変更して対応可
能である。
【００５６】（実施例２）本発明の液晶ドライバに関し
て、第２の実施例を図８及び図１１及び図１２を用いて
説明する。
て、第２の実施例を図８及び図１１及び図１２を用いて
説明する。
【００５７】図１１は、本発明の第２の実施例である液
晶駆動回路のブロック図を示す。図１１において、１１
０１はラッチ回路（３）、１１０２は拡大ラインクロッ
ク、１１０３はラッチ回路（３）出力データ、である。
晶駆動回路のブロック図を示す。図１１において、１１
０１はラッチ回路（３）、１１０２は拡大ラインクロッ
ク、１１０３はラッチ回路（３）出力データ、である。
【００５８】次に、本発明の液晶駆動回路の動作につい
て、図１１のブロック図を用いてを説明する。
て、図１１のブロック図を用いてを説明する。
【００５９】本実施例の液晶駆動回路はさらに縦方向の
拡大表示を実現する。まず始めに、データ取り込み動作
については、第１の実施例と同様に動作する。
拡大表示を実現する。まず始めに、データ取り込み動作
については、第１の実施例と同様に動作する。
【００６０】次にデータ出力動作について説明する。図
１１に示すように、１水平期間の入力表示データが全て
ラッチ回路（１）１０３に取り込まれた後にアクティブ
となるラインクロックのタイミングで、ラッチ回路
（１）出力データ１１２がラッチ回路（２）１０４に取
り込まれる。ラッチ回路（２）出力データ１１３はライ
ンクロック１０７に拡大率を乗じた周波数の拡大ライン
クロック１１０２のタイミングでラッチ回路（３）１１
０１に取り込まれる。ラッチ回路（３）出力データ１１
０３は液晶印加電圧生成回路に入力され、基準電圧から
生成した階調電圧を各画素毎に選択し、選択電圧をバッ
ファリングした後、液晶印加電圧出力１１５に出力す
る。
１１に示すように、１水平期間の入力表示データが全て
ラッチ回路（１）１０３に取り込まれた後にアクティブ
となるラインクロックのタイミングで、ラッチ回路
（１）出力データ１１２がラッチ回路（２）１０４に取
り込まれる。ラッチ回路（２）出力データ１１３はライ
ンクロック１０７に拡大率を乗じた周波数の拡大ライン
クロック１１０２のタイミングでラッチ回路（３）１１
０１に取り込まれる。ラッチ回路（３）出力データ１１
０３は液晶印加電圧生成回路に入力され、基準電圧から
生成した階調電圧を各画素毎に選択し、選択電圧をバッ
ファリングした後、液晶印加電圧出力１１５に出力す
る。
【００６１】このようにすることで、データ出力動作が
可能となる。
可能となる。
【００６２】次に、データ出力動作の縦方向拡大動作に
ついて、ラッチ回路（３）１１０１をレベルラッチで構
成する場合で、縦方向拡大率を１．６倍とした場合を図
１２を用いて詳細に説明する。
ついて、ラッチ回路（３）１１０１をレベルラッチで構
成する場合で、縦方向拡大率を１．６倍とした場合を図
１２を用いて詳細に説明する。
【００６３】図１２に示すように、拡大率１．６倍のと
きラインクロック１０７の５水平期間と、１．６倍ライ
ンクロックの６水平期間とが等しい。この２つの同期信
号は立ち上がりエッジが重ならないようにタイミングを
規定する。拡大ラインクロック１１０２はラッチ回路
（３）１１０１のラッチ信号であり、１．６倍ラインク
ロックの立ち上がりエッジでハイレベルとなり、ライン
クロック１０７の立ち上がりエッジでローレベルとな
る。
きラインクロック１０７の５水平期間と、１．６倍ライ
ンクロックの６水平期間とが等しい。この２つの同期信
号は立ち上がりエッジが重ならないようにタイミングを
規定する。拡大ラインクロック１１０２はラッチ回路
（３）１１０１のラッチ信号であり、１．６倍ラインク
ロックの立ち上がりエッジでハイレベルとなり、ライン
クロック１０７の立ち上がりエッジでローレベルとな
る。
【００６４】まず始めに、拡大ラインクロック１１０２
の立ち下がりエッジ付近でラッチ回路（２）出力データ
１１３が変化しないようにするためにラインクロックを
適当にディレイさせたクロックでラッチ回路（２）がラ
ッチし、ラッチ回路（２）出力データ１１３をディレイ
させる。
の立ち下がりエッジ付近でラッチ回路（２）出力データ
１１３が変化しないようにするためにラインクロックを
適当にディレイさせたクロックでラッチ回路（２）がラ
ッチし、ラッチ回路（２）出力データ１１３をディレイ
させる。
【００６５】次に、ラッチ回路（２）出力データ１１３
をラッチ回路（３）１１０１が拡大クロック１１０２で
ラッチする。ラッチ回路（３）出力データ１１０３は
１．６倍ラインクロックに同期してライン１を２水平期
間連続で出力し、その後ライン２、３、４、５を１水平
期間づつ出力し、これらを繰り返す。
をラッチ回路（３）１１０１が拡大クロック１１０２で
ラッチする。ラッチ回路（３）出力データ１１０３は
１．６倍ラインクロックに同期してライン１を２水平期
間連続で出力し、その後ライン２、３、４、５を１水平
期間づつ出力し、これらを繰り返す。
【００６６】このように、拡大倍率１．６倍の場合は入
力５ライン分のデータを１．６倍ラインクロックに同期
した６ライン分のデータに変換して出力することで、縦
方向の拡大を実現することが可能である。
力５ライン分のデータを１．６倍ラインクロックに同期
した６ライン分のデータに変換して出力することで、縦
方向の拡大を実現することが可能である。
【００６７】上述した本発明の縦方向拡大機能を有する
液晶駆動回路を使用した液晶モジュールにおいては、液
晶パネルの表示画素数よりも少ない有効表示画素数の入
力表示データの縦方向拡大表示を実現することが可能で
ある。これを第１の実施例の図８を用いて説明する。
液晶駆動回路を使用した液晶モジュールにおいては、液
晶パネルの表示画素数よりも少ない有効表示画素数の入
力表示データの縦方向拡大表示を実現することが可能で
ある。これを第１の実施例の図８を用いて説明する。
【００６８】図８において液晶駆動回路８０１−１から
８０１−８は本発明による縦方向拡大機能を有するもの
とする。この液晶駆動回路８０１−１から８０１−８
に、ラインクロック１０７の１．６倍の周波数を持つ拡
大ラインクロック１１０２（図８には図示されていな
い）を入力し、そのタイミングで液晶印加電圧を出力す
る。走査ドライバ８０２に入力するシフトクロック８１
１は上記拡大ラインクロック１１０２と等しい周波数の
クロックを入力し、ファーストラインマーカ８１０をア
クティブにしてシフトクロック８１１に同期して１ライ
ン目から順次選択する。したがって６４０×４８０画素
の表示データを入力した場合、縦方向の４８０ラインが
１．６倍の７６８ラインに拡大されて表示される。
８０１−８は本発明による縦方向拡大機能を有するもの
とする。この液晶駆動回路８０１−１から８０１−８
に、ラインクロック１０７の１．６倍の周波数を持つ拡
大ラインクロック１１０２（図８には図示されていな
い）を入力し、そのタイミングで液晶印加電圧を出力す
る。走査ドライバ８０２に入力するシフトクロック８１
１は上記拡大ラインクロック１１０２と等しい周波数の
クロックを入力し、ファーストラインマーカ８１０をア
クティブにしてシフトクロック８１１に同期して１ライ
ン目から順次選択する。したがって６４０×４８０画素
の表示データを入力した場合、縦方向の４８０ラインが
１．６倍の７６８ラインに拡大されて表示される。
【００６９】このようにして、高解像度の液晶パネルに
低解像度の表示データを拡大して表示することができ
る。
低解像度の表示データを拡大して表示することができ
る。
【００７０】以上述べた、第２の実施例では、ラッチ回
路（３）１１０１をレベルラッチで構成する場合につい
て述べたが、これをエッジラッチに置き換えても対応可
能であり、またその場合には、拡大ラインクロックを
１．６倍ラインクロックそのものに置き換えても対応可
能である。また、ラインクロック１０７の立ち上がりエ
ッジと１．６倍ラインクロックの立ち上がりエッジが重
ならないように規定すれば、他の拡大率にも対応可能で
ある。ただし、拡大を対象としているため拡大率は１以
上とする。
路（３）１１０１をレベルラッチで構成する場合につい
て述べたが、これをエッジラッチに置き換えても対応可
能であり、またその場合には、拡大ラインクロックを
１．６倍ラインクロックそのものに置き換えても対応可
能である。また、ラインクロック１０７の立ち上がりエ
ッジと１．６倍ラインクロックの立ち上がりエッジが重
ならないように規定すれば、他の拡大率にも対応可能で
ある。ただし、拡大を対象としているため拡大率は１以
上とする。
【００７１】
【発明の効果】本願において開示される発明によって得
られる効果を簡単に説明すれば、以下のとおりである。
られる効果を簡単に説明すれば、以下のとおりである。
【００７２】すなわち、液晶パネルにマルチスキャン表
示を行う液晶表示装置に適用して、横方向の拡大及び横
方向センタリングが行えるという効果がある。
示を行う液晶表示装置に適用して、横方向の拡大及び横
方向センタリングが行えるという効果がある。
【００７３】また、縦方向拡大機能を持たない従来の走
査ドライバと共に使用しても縦方向拡大を実現可能であ
るという効果がある。
査ドライバと共に使用しても縦方向拡大を実現可能であ
るという効果がある。
【００７４】従って例えば１０２４×７６８画素の液晶
パネルに６４０×４８０画素の表示データを１．６倍に
拡大して１０２４×７６８画素に変換して表示すること
ができ、あるいは液晶パネルの表示領域の左右に無効表
示期間データを表示して６４０×４８０画素の表示デー
タをそのままの解像度で液晶パネルの中央に表示するこ
とができ、すなわち種々の解像度の表示データを良好に
表示することができる。
パネルに６４０×４８０画素の表示データを１．６倍に
拡大して１０２４×７６８画素に変換して表示すること
ができ、あるいは液晶パネルの表示領域の左右に無効表
示期間データを表示して６４０×４８０画素の表示デー
タをそのままの解像度で液晶パネルの中央に表示するこ
とができ、すなわち種々の解像度の表示データを良好に
表示することができる。
【図１】本発明の第１の実施例である液晶駆動回路の概
略構成を示すブロック図である。
略構成を示すブロック図である。
【図２】本発明の第１の実施例である液晶駆動回路のラ
ッチアドレス制御回路及びデータセレクタ制御回路及び
ラッチ回路（１）の内部構成を示すブロック図である。
ッチアドレス制御回路及びデータセレクタ制御回路及び
ラッチ回路（１）の内部構成を示すブロック図である。
【図３】本発明の第１の実施例である液晶駆動回路のマ
ルチスキャン制御信号の定義を示す図である。
ルチスキャン制御信号の定義を示す図である。
【図４】本発明の第１の実施例である液晶駆動回路の表
示データ横方向拡大動作のタイミングを示す図である。
示データ横方向拡大動作のタイミングを示す図である。
【図５】本発明の第１の実施例である液晶駆動回路の表
示データ横方向センタリング動作のタイミングを示す図
である。
示データ横方向センタリング動作のタイミングを示す図
である。
【図６】本発明の第１の実施例である液晶駆動回路のチ
ップイネーブル信号の定義を示す図である。
ップイネーブル信号の定義を示す図である。
【図７】本発明の第１の実施例である液晶駆動回路のチ
ップイネーブル信号のタイミングの一例を示す図であ
る。
ップイネーブル信号のタイミングの一例を示す図であ
る。
【図８】本発明の第１の実施例である液晶駆動回路を複
数用いて構成した液晶表示装置の概略構成を示すブロッ
ク図である。
数用いて構成した液晶表示装置の概略構成を示すブロッ
ク図である。
【図９】本発明の第１の実施例である液晶駆動回路を複
数用いて構成した液晶表示装置の１．０倍表示を示す概
念図である。
数用いて構成した液晶表示装置の１．０倍表示を示す概
念図である。
【図１０】本発明の第１の実施例である液晶駆動回路を
複数用いて構成した液晶表示装置の１．６倍表示を示す
概念図である。
複数用いて構成した液晶表示装置の１．６倍表示を示す
概念図である。
【図１１】本発明の第２の実施例である液晶駆動回路の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
【図１２】本発明の第２の実施例である液晶駆動回路の
表示データ縦方向拡大動作のタイミングを示す図であ
る。
表示データ縦方向拡大動作のタイミングを示す図であ
る。
【図１３】従来の液晶駆動回路の内部概略構成を示すブ
ロック図である。
ロック図である。
【図１４】従来の液晶駆動回路を用いた液晶表示装置の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
【図１５】従来の液晶駆動回路を用いた液晶表示装置の
表示を示す図である。
表示を示す図である。
１０１…ラッチアドレス制御回路、１０２…データ制御
回路、１０３…ラッチ回路（１）、１０４…ラッチ回路
（２）、１０５…液晶印加電圧生成回路、１０６…クロ
ック、１０７…ラインクロック、１０８…マルチスキャ
ン制御信号、１０９…入力表示データ、１１０…表示デ
ータ、１１１…ラッチ信号、１１２…ラッチ回路（１）
出力データ、１１３…ラッチ回路（２）出力データ、１
１４…基準電圧、１１５…液晶印加電圧、１１６…チッ
プイネーブル信号。
回路、１０３…ラッチ回路（１）、１０４…ラッチ回路
（２）、１０５…液晶印加電圧生成回路、１０６…クロ
ック、１０７…ラインクロック、１０８…マルチスキャ
ン制御信号、１０９…入力表示データ、１１０…表示デ
ータ、１１１…ラッチ信号、１１２…ラッチ回路（１）
出力データ、１１３…ラッチ回路（２）出力データ、１
１４…基準電圧、１１５…液晶印加電圧、１１６…チッ
プイネーブル信号。
フロントページの続き
(72)発明者 中村 雅志
千葉県茂原市早野3681番地日立デバイス
エンジニアリング株式会社内
(72)発明者 古橋 勉
神奈川県川崎市麻生区王禅寺1099番地株
式会社日立製作所システム開発研究所内
(72)発明者 恒川 悟
東京都小平市上水本町五丁目20番１号株
式会社日立製作所半導体事業部内
(72)発明者 栗原 博司
千葉県茂原市早野3300番地株式会社日立
製作所電子デバイス事業部内
(56)参考文献 特開 平７−245732（ＪＰ，Ａ)
特開 平８−101669（ＪＰ，Ａ)
特開 平５−143028（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/36
G02F 1/133 505
Claims (9)
- 【請求項１】表示データを順次入力し、液晶駆動用電圧
に変換して出力する液晶駆動回路において、 表示データ同時取り込み数を指定する同時取り込み数制
御信号に従って１本または同時に複数本のラッチ信号を
順次生成するラッチアドレス制御回路と、 前記同時取り込み数制御信号に従って同時に取り込む表
示データを制御するデータ制御回路と、 前記データ制御回路で制御された表示データを上記ラッ
チ信号に従って出力データ線分取り込んで保持する第１
の保持回路と、 前記第１の保持回路が保持する表示データをさらに水平
同期信号に従って出力データ線分同時に取り込んで保持
する第２の保持回路と、 基準電圧を分圧して得られる階調電圧を上記第２の保持
回路の保持する表示データに従って選択し、バッファし
て出力する階調電圧出力回路とを有し、 前記ラッチ信号は、前記表示データを取り込むためのク
ロックに同期し、 前記ラッチ信号の時間幅は、前記表示データを取り込む
ためのクロックの１周期である ことを特徴とする液晶駆
動回路。 - 【請求項２】表示データを順次入力し、液晶駆動用電圧
に変換して出力する液晶駆動回路において、 表示データ同時取り込み数を指定する同時取り込み数制
御信号に従って１本または同時に複数本のラッチ信号を
順次生成するラッチアドレス制御回路と、 前記同時取り込み数制御信号に従って同時に取り込む表
示データを制御するデータ制御回路と、 前記データ制御回路で制御された表示データを上記ラッ
チ信号に従って出力データ線分取り込んで保持する第１
の保持回路と、 前記第１の保持回路が保持する表示データを、入力する
表示データの水平同期信号に従って出力データ線分同時
に取り込んで保持する第２の保持回路と、 前記第２の保持回路が保持する表示データを、入力する
表示データの水平同期信号のＮ倍（Ｎ≧１）の周波数で
ある水平同期信号に従って出力データ線分同時に取り込
んで保持する第３の保持回路と、 基準電圧を分圧して得られる階調電圧を上記第３の保持
回路の保持する表示データに従って選択し、バッファし
て出力する階調電圧出力回路とを有し、 前記Ｎは、前記表示データの拡大率であり、 前記入力する表示データの水平同期信号のＮ倍の周波数
は、前記階調電圧出力回路の前記階調電圧を出力すべき
液晶パネルの表示画素部を走査するためのシフトクロッ
クの周波数と等しいことを特徴とする液晶駆動回路。 - 【請求項３】前記同時取り込み数制御信号は、横方向デ
ータ拡大表示用の同時取り込み数情報と、センタリング
表示用の同時取り込み数情報のうちの少なくとも１つの
情報を含み、 前記ラッチアドレス制御回路は、該同時取り込み数制御
信号に対応した数のラッチ信号のパルスを生成するラッ
チ信号生成手段と、前記第１の保持回路のアドレスを選
択するラッチアドレス選択手段と、該ラッチ信号生成手
段と該ラッチアドレス選択手段の出力をデコードしてラ
ッチ信号に変換するデコード手段とを有することを特徴
とする請求項１又は請求項２に記載の液晶駆動回路。 - 【請求項４】前記同時取り込み数制御信号は、横方向デ
ータ拡大表示用の同時取り込み数情報を含み、前記データ制御回路は、前記 表示データの複数画素を同
時入力して、横方向データ拡大表示用の同時取り込み数
と同数のデータ選択回路と、それぞれの前記データ選択
回路に表示データを分配して、前記第１の保持回路のア
ドレスと前記横方向データ拡大表示用の同時取り込み数
制御信号に応じた表示データを複数の表示データから１
つを選択するようにそれぞれの前記データ選択回路を制
御するデータ選択制御手段とを有することを特徴とする
請求項１又は請求項２に記載の液晶駆動回路。 - 【請求項５】未出力の前記ラッチ信号の数を検出し、検
出数に応じた情報をチップイネーブル信号として他の液
晶駆動回路に出力するチップイネーブル出力制御手段を
有することを特徴とする請求項１又は請求項２に記載の
液晶駆動回路。 - 【請求項６】前記チップイネーブル出力制御回路は、最
大同時取り込み数かそれ以下の数である未出力の前記ラ
ッチ信号の数を検出することを特徴とする請求項５記載
の液晶駆動回路。 - 【請求項７】未出力の前記ラッチ信号の数に応じた情報
を含むチップイネーブル信号を入力して、該チップイネ
ーブル信号と最初の前記同時取り込み数制御信号に従っ
て最初の同時取り込み表示データ数を決定するチップイ
ネーブル入力制御手段を有することを特徴とする請求項
１又は請求項２に記載の液晶駆動回路。 - 【請求項８】前記チップイネーブル入力制御手段は、前
記チップイネーブル信号を入力して、最初の前記同時取
り込み数制御信号の示す同時取り込みデータ数から該イ
ネーブル信号の示す未出力ラッチ信号数を引いた数値が
０または０以下ではデータ取り込み動作を休止し、１以
上の数値では該数値を最初の同時取り込み表示データ数
にすることを特徴とする請求項７記載の液晶駆動回路。 - 【請求項９】表示画素部をスイッチング素子と液晶とで
構成するアクティブマトリックス型の液晶パネルと、前
記表示データと各種同期信号を入力して液晶駆動用の前
記表示データ及び液晶用同期信号を生成する制御手段
と、前記液晶用同期信号に従って順次走査する走査回路
と、前記表示データを順次取り込んで液晶駆動電圧に変
換して出力する液晶駆動回路とを有する液晶表示装置に
おいて、前記液晶駆動回路は、 請求項１、２、３、４、５、６、
７、あるいは８記載の液晶駆動回路をＭ個（Ｍは１以上
の整数）有し、 当該液晶表示装置は、前記 表示データを液晶パネルに拡
大表示する、及び／あるいは液晶パネルの中央に表示す
ることを特徴とする液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06590497A JP3472679B2 (ja) | 1997-03-19 | 1997-03-19 | 液晶駆動回路及び液晶表示装置 |
| US09/044,522 US6448976B1 (en) | 1997-03-19 | 1998-03-19 | Liquid crystal drive circuit and liquid crystal display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06590497A JP3472679B2 (ja) | 1997-03-19 | 1997-03-19 | 液晶駆動回路及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10260657A JPH10260657A (ja) | 1998-09-29 |
| JP3472679B2 true JP3472679B2 (ja) | 2003-12-02 |
Family
ID=13300425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06590497A Expired - Fee Related JP3472679B2 (ja) | 1997-03-19 | 1997-03-19 | 液晶駆動回路及び液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6448976B1 (ja) |
| JP (1) | JP3472679B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3364114B2 (ja) | 1997-06-27 | 2003-01-08 | シャープ株式会社 | アクティブマトリクス型画像表示装置及びその駆動方法 |
| JP3753584B2 (ja) * | 2000-02-15 | 2006-03-08 | 富士通株式会社 | 画像処理装置 |
| US6593928B1 (en) * | 2000-02-16 | 2003-07-15 | Silicon Motion, Inc. | Auto screen centering and expansion of VGA display modes on larger size of LCD display device |
| JP2002023710A (ja) * | 2000-07-06 | 2002-01-25 | Hitachi Ltd | 液晶表示装置 |
| US20050280623A1 (en) * | 2000-12-18 | 2005-12-22 | Renesas Technology Corp. | Display control device and mobile electronic apparatus |
| JP4132654B2 (ja) * | 2000-12-18 | 2008-08-13 | 株式会社ルネサステクノロジ | 表示制御装置および携帯用電子機器 |
| JP2006301166A (ja) * | 2005-04-19 | 2006-11-02 | Hitachi Displays Ltd | 表示装置及びその駆動方法 |
| JP2009015009A (ja) | 2007-07-04 | 2009-01-22 | Funai Electric Co Ltd | 液晶表示装置 |
| US20120223881A1 (en) * | 2009-11-11 | 2012-09-06 | Sharp Kabushiki Kaisha | Display device, display control circuit, and display control method |
| KR102005962B1 (ko) * | 2012-09-06 | 2019-07-31 | 삼성전자주식회사 | 디스플레이 드라이버 집적회로 및 그것의 디스플레이 데이터 처리 방법 |
| KR101987160B1 (ko) * | 2012-09-24 | 2019-09-30 | 삼성전자주식회사 | 디스플레이 드라이버 집적회로, 그것을 포함하는 디스플레이 시스템 및 그것의 디스플레이 데이터 처리 방법 |
| JP2019109353A (ja) * | 2017-12-18 | 2019-07-04 | シャープ株式会社 | 表示制御装置および該表示制御装置を備えた液晶表示装置 |
| CN112908233B (zh) * | 2019-11-19 | 2024-02-06 | 京东方科技集团股份有限公司 | 地址锁存器、显示装置及地址锁存方法 |
| US11545072B2 (en) | 2021-06-08 | 2023-01-03 | Huizhou China Star Optoelectronics Display Co., Ltd. | Driving device of display panel and display device |
| CN113380191B (zh) * | 2021-06-08 | 2022-09-09 | 惠州华星光电显示有限公司 | 显示面板的驱动装置及显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0382567B1 (en) * | 1989-02-10 | 1996-05-29 | Sharp Kabushiki Kaisha | Liquid crystal display device and driving method therefor |
| US5900856A (en) * | 1992-03-05 | 1999-05-04 | Seiko Epson Corporation | Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus |
| EP0617397A1 (en) * | 1993-03-23 | 1994-09-28 | Sanyo Electric Co., Ltd. | Liquid crystal display apparatus |
| KR0147590B1 (ko) * | 1994-06-03 | 1998-12-01 | 윤종용 | 매트릭스형 액정표시소자 구동 장치 및 방법 |
| JPH0993517A (ja) * | 1995-09-22 | 1997-04-04 | Toshiba Corp | 液晶表示装置 |
| JP3922736B2 (ja) * | 1995-10-18 | 2007-05-30 | 富士通株式会社 | 液晶表示装置 |
-
1997
- 1997-03-19 JP JP06590497A patent/JP3472679B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-19 US US09/044,522 patent/US6448976B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6448976B1 (en) | 2002-09-10 |
| JPH10260657A (ja) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3472679B2 (ja) | 液晶駆動回路及び液晶表示装置 | |
| KR100299081B1 (ko) | 표시장치및이표시장치의구동방법과구동회로 | |
| US7965270B2 (en) | Display device including a data generating circuit to divide image data for one frame into a plurality of pieces of sub-field image data | |
| US7133013B2 (en) | Display device driving circuit, driving method of display device, and image display device | |
| JP5119810B2 (ja) | 表示装置 | |
| KR100339898B1 (ko) | 영상표시장치 | |
| US5602561A (en) | Column electrode driving circuit for a display apparatus | |
| EP0949602B1 (en) | Image display device and driver circuit with resolution adjustment | |
| EP1596353A2 (en) | Controller driver and display apparatus | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| KR20000062820A (ko) | 액정 디스플레이 디바이스 및 그 구동방법 | |
| US6784868B2 (en) | Liquid crystal driving devices | |
| KR20040073948A (ko) | 표시 장치 구동 디바이스 | |
| KR20020002163A (ko) | 액정표시장치 및 그 구동방법 | |
| EP1837845B1 (en) | Display driving signal processor, display apparatus and a method of processing display driving signal | |
| JP2003036056A (ja) | 液晶表示装置 | |
| KR100227293B1 (ko) | 주사 회로 및 화상 표시 장치 | |
| JPH1083168A (ja) | 液晶表示装置 | |
| JP2005010579A (ja) | ホールド型表示パネルの駆動方法 | |
| KR19980071743A (ko) | 액정 표시 장치 | |
| JP2002032061A (ja) | 液晶ディスプレイの駆動方法、その回路及び画像表示装置 | |
| JPH08160904A (ja) | 映像表示装置の駆動方法及び駆動回路 | |
| CN220691688U (zh) | 一种屏幕控制装置 | |
| JP2004309961A (ja) | 液晶表示装置 | |
| JP4249852B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |