[go: up one dir, main page]

JP3470054B2 - Nitride III-V compound semiconductor device - Google Patents

Nitride III-V compound semiconductor device

Info

Publication number
JP3470054B2
JP3470054B2 JP37260098A JP37260098A JP3470054B2 JP 3470054 B2 JP3470054 B2 JP 3470054B2 JP 37260098 A JP37260098 A JP 37260098A JP 37260098 A JP37260098 A JP 37260098A JP 3470054 B2 JP3470054 B2 JP 3470054B2
Authority
JP
Japan
Prior art keywords
layer
gan
reference example
ingan
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP37260098A
Other languages
Japanese (ja)
Other versions
JP2000196067A (en
Inventor
信明 寺口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP37260098A priority Critical patent/JP3470054B2/en
Publication of JP2000196067A publication Critical patent/JP2000196067A/en
Application granted granted Critical
Publication of JP3470054B2 publication Critical patent/JP3470054B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、窒化物系III‐
V族化合物半導体装置に関し、特に、高出力,高周波お
よび高温度特性に優れた2次元電子ガスを用いた半導体
装置に関する。
TECHNICAL FIELD The present invention relates to a nitride system III-
The present invention relates to a V-group compound semiconductor device, and more particularly to a semiconductor device using a two-dimensional electron gas that is excellent in high output, high frequency and high temperature characteristics.

【0002】[0002]

【従来の技術】2次元電子ガスを利用する半導体デバイ
スとしては、ヘテロ構造電界効果型トランジスタ(HF
ET),高電子移動度トランジスタ(HEMT),および変
調ドープ電界効果型トランジスタ(MODFET)が挙げ
られる。このような2次元電子ガスを利用する半導体デ
バイスでは、GaAs系材料を用いたものが開発されて
いる。
2. Description of the Related Art As a semiconductor device utilizing a two-dimensional electron gas, a heterostructure field effect transistor (HF) is used.
ET), high electron mobility transistors (HEMTs), and modulation doped field effect transistors (MODFETs). As a semiconductor device using such a two-dimensional electron gas, one using a GaAs-based material has been developed.

【0003】従来のGaAs系HFETでは、一般的
に、図6に示すように、半絶縁性GaAs基板101上
に、順次、アンドープGaAsバッファ層102(膜厚
1μm,キャリア濃度3×1016cm-3)、アンドープA
lGaAsスペーサ層103(膜厚10nm,キャリア濃
度1×1017cm-3)、n型AlGaAsドナー層10
4(膜厚20nm,キャリア濃度1×1018cm-3)、n
型GaAsキャップ層105(膜厚10nm,キャリア濃
度3×1018cm-3)が形成されている。なお、図6に
おいて、107はゲート電極、108はソース/ドレイ
ン電極である。また、500は2次元電子ガスである。
In a conventional GaAs HFET, generally, as shown in FIG. 6, an undoped GaAs buffer layer 102 (film thickness 1 μm, carrier concentration 3 × 10 16 cm −) is sequentially formed on a semi-insulating GaAs substrate 101. 3 ), undoped A
lGaAs spacer layer 103 (film thickness 10 nm, carrier concentration 1 × 10 17 cm −3 ), n-type AlGaAs donor layer 10
4 (film thickness 20 nm, carrier concentration 1 × 10 18 cm -3 ), n
A type GaAs cap layer 105 (film thickness 10 nm, carrier concentration 3 × 10 18 cm −3 ) is formed. In FIG. 6, 107 is a gate electrode and 108 is a source / drain electrode. Further, 500 is a two-dimensional electron gas.

【0004】また、従来、上記GaAs系HFETとほ
ぼ同様な構造をしていて、窒化物系III‐V族化合物半
導体を用いたHFETトランジスタの構造が報告されて
いる(米国特許US5192987)。この窒化物系III−
V族化合物半導体を用いたトランジスタは、図7に示す
ように、サファイヤからなる絶縁性基板201上に、順
次、AlN低温成長バッファ層202(膜厚20nm)、
GaNバッファ層203(膜厚2μm,キャリア濃度8×
1016cm-3)、AlGaNドナー層204(膜厚20n
m,キャリア濃度1×1018cm-3)を積層した構造にな
っていて、チャネルとしてGaNを用いている。なお、
図7において、500は2次元電子ガスである。
Further, a structure of an HFET transistor having a structure similar to that of the GaAs-based HFET and using a nitride-based III-V group compound semiconductor has been conventionally reported (US Pat. No. 5,192,987). This nitride III-
As shown in FIG. 7, a transistor using a group V compound semiconductor has an AlN low temperature growth buffer layer 202 (film thickness 20 nm), an AlN low temperature growth buffer layer 202, and an insulating substrate 201 made of sapphire.
GaN buffer layer 203 (film thickness 2 μm, carrier concentration 8 ×
10 16 cm −3 ), AlGaN donor layer 204 (film thickness 20 n
m, carrier concentration 1 × 10 18 cm −3 ) are laminated, and GaN is used as a channel. In addition,
In FIG. 7, 500 is a two-dimensional electron gas.

【0005】また、窒化物系III−V族化合物半導体を
用いた今1つのトランジスタとして、図8に示すよう
に、絶縁性基板301上のAlN低温成長バッファ層3
02(膜厚20nm),GaNバッファ層303(膜厚3μ
m),AlN障壁層304(膜厚3nm),GaNチャネル
層305(膜厚100nm)からなる逆構造のHFETが
見られる(Electron.Lett.31(1995)1951頁)。
なお、図8において、500は2次元電子ガスである。
As another transistor using a nitride-based III-V group compound semiconductor, as shown in FIG. 8, an AlN low temperature growth buffer layer 3 on an insulating substrate 301 is used.
02 (film thickness 20 nm), GaN buffer layer 303 (film thickness 3 μ
m), an AlN barrier layer 304 (thickness: 3 nm), and a GaN channel layer 305 (thickness: 100 nm), which has an inverted structure (Electron. Lett. 31 (1995) p. 1951).
In FIG. 8, 500 is a two-dimensional electron gas.

【0006】[0006]

【発明が解決しようとする課題】ところで、図9に示す
ように、チャネル層として一般に用いられるGaNの電
子移動度は、キャリア濃度が1×1018cm-3の場合に
約200cm2/Vs、キャリア濃度が1×1017cm-3
の場合に約400cm2/Vsであり、SiCなどの他の
ワイドバンドギャップ材料に比べて電子移動度が一桁程
度大きい。もっとも、このGaNチャネルの電子移動度
は、GaAs系HFETで用いられるGaAsチャネル
の電子移動度に比べて、一桁程度小さな値になる。
By the way, as shown in FIG. 9, the electron mobility of GaN generally used as a channel layer is about 200 cm 2 / Vs when the carrier concentration is 1 × 10 18 cm -3 . Carrier concentration is 1 × 10 17 cm -3
In this case, the electron mobility is about 400 cm 2 / Vs, which is larger than that of other wide band gap materials such as SiC by about one digit. However, the electron mobility of this GaN channel is about an order of magnitude smaller than the electron mobility of the GaAs channel used in the GaAs HFET.

【0007】また、前記GaAs系HFETでは、特開
昭63‐161678号公報に記載されているように、
チャネルの材料として、より電子移動度の大きなInG
aAs混晶をAlGaAs/GaAs界面に挿入するこ
とも行われており、窒化物系半導体装置にも同様な手法
を用いることができると考えられた。
Further, in the GaAs-based HFET, as described in JP-A-63-161678,
InG, which has a higher electron mobility, is used as a channel material.
It has also been considered that an aAs mixed crystal is inserted into the AlGaAs / GaAs interface, and it is considered that the same method can be applied to a nitride semiconductor device.

【0008】しかしながら、窒化物系III−V族半導体
装置においては、InGaN混晶の結晶性あるいは平坦
性に問題があり、電子移動度が必ずしも大きくはならな
いので、GaAs系HFETのInGaAsチャネル層
のような効果は期待できない。何故ならば、InGaN
混晶の組成が場所によって不均一になるからである。
However, in the nitride-based III-V group semiconductor device, there is a problem with the crystallinity or flatness of the InGaN mixed crystal, and the electron mobility is not necessarily high. Can not be expected to be effective. Because InGaN
This is because the composition of the mixed crystal becomes uneven depending on the place.

【0009】しかしながら、均一な組成分布を有するI
nGaN混晶が得られたならば、GaNチャネルより
も、電子移動度を向上させることができると考えられ
る。
However, I having a uniform composition distribution
If an nGaN mixed crystal is obtained, it is considered that the electron mobility can be improved as compared with the GaN channel.

【0010】そこで、この発明の目的は、組成分布の均
一なInGaN混晶を備え、チャネル電子移動度の大き
な窒化物系III‐V族化合物半導体装置を提供すること
にある。
An object of the present invention is to provide a nitride-based III-V group compound semiconductor device having an InGaN mixed crystal having a uniform composition distribution and having a large channel electron mobility.

【0011】[0011]

【課題を解決するための手段】発明者らが鋭意研究を重
ねた結果、上記目的を達成するためには、以下に記載す
る構造が有効であることが分かった。
As a result of intensive studies by the inventors, it has been found that the structure described below is effective for achieving the above object.

【0012】すなわち、請求項の発明は、InGaN
からなるInGaNチャネル層が、AlxGayIn
1-x-yN(0≦x≦1,0≦y≦1)膜の上に形成されたサ
ーフィスリアクタント層の上に形成されていることを特
徴としている。
That is, the invention of claim 1 is InGaN
The InGaN channel layer is made of Al x Ga y In
It is characterized in that it is formed on a surface reactant layer formed on a 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) film.

【0013】この請求項の発明では、InGaNチャ
ネル層がAlxGayIn1-x-y(0≦x≦1,0≦y≦
1)膜の上に形成されたサーフィスリアクタント層の上
に形成されている。このように、基板とInGaNチャ
ネル層との間に、サーフィスリアクタント層を挿入する
ことによって、3次元的な膜の成長を2次元的な膜の成
長に変えることが可能となり、InGaNチャネル層の
組成分布をより均一化できる。
According to the first aspect of the present invention, the InGaN channel layer is formed of Al x Ga y In 1-xy (0 ≦ x ≦ 1, 0 ≦ y ≦.
1) It is formed on the surface reactant layer formed on the film. As described above, by inserting the surface reactant layer between the substrate and the InGaN channel layer, it becomes possible to change the three-dimensional film growth into the two-dimensional film growth. The composition distribution can be made more uniform.

【0014】また、請求項の発明は、請求項に記載
の窒化物系III−V族化合物半導体装置において、サー
フィスリアクタント層が、Li,Be,Na,Mg,K,C
a,Zn,S,Se,Teのうちの少なくとも1つで構成さ
れている。
[0014] According to a second aspect of the invention, in the nitride-based III-V compound semiconductor device according to claim 1, Surface reactant layer, Li, Be, Na, Mg , K, C
It is composed of at least one of a, Zn, S, Se, and Te.

【0015】この請求項の発明では、サーフィスリア
クタント層が、Li,Be,Na,Mg,K,Ca,Zn,S,
Se,Teのうちの少なくとも1つで構成されているか
ら、3次元的な膜の成長を2次元的な膜の成長に変える
ことができ、InGaNチャネル層の組成分布をより均
一化できる。
According to the second aspect of the present invention, the surface reactant layer is composed of Li, Be, Na, Mg, K, Ca, Zn, S,
Since it is composed of at least one of Se and Te, the three-dimensional film growth can be changed to the two-dimensional film growth, and the composition distribution of the InGaN channel layer can be made more uniform.

【0016】なお、サーフィスリアクタント層をSi,
Geなどで構成すると、3次元的な膜の成長を促進する
ので、サーフィスリアクタント層としては好ましくな
い。
The surface reactant layer is made of Si,
When it is made of Ge or the like, it promotes three-dimensional film growth, and is not preferable as a surface reactant layer.

【0017】また、請求項の発明は、請求項または
に記載の窒化物系III‐V族化合物半導体装置におい
て、上記サーフィスリアクタント層の表面被覆率が1以
下であることを特徴としている。
The invention of claim 3 is the same as claim 1 or
The nitride-based III-V group compound semiconductor device described in 2 is characterized in that the surface coverage of the surface reactant layer is 1 or less.

【0018】この請求項の発明では、上記サーフィス
リアクタント層の表面被覆率が1以下であるから、その
上に成長されるInGaNチャネル層の結晶性を劣化さ
せることがない。
According to the third aspect of the present invention, since the surface coverage of the surface reactant layer is 1 or less, the crystallinity of the InGaN channel layer grown thereon is not deteriorated.

【0019】なお、サーフィスリアクタント層の表面被
覆率が1を超えると、その上に成長されるInGaNチ
ャネル層の結晶性が劣化する。なお、サーフィスリアク
タント層とは、結晶の表面エネルギーを変化させるため
に挿入される層のことである。
When the surface coverage of the surface reactant layer exceeds 1, the crystallinity of the InGaN channel layer grown thereon deteriorates. The surface reactant layer is a layer inserted to change the surface energy of the crystal.

【0020】この発明では、InGaNをチャネル材料
として用いているが、これは組成分布の無いInGaN
の移動度が、GaNの移動度よりも優れているからであ
る。また、InxGa1-xNの組成としては、X>0の範
囲であればよい。
In the present invention, InGaN is used as the channel material, but InGaN has no composition distribution.
Mobility is superior to that of GaN. The composition of In x Ga 1-x N may be in the range of X> 0.

【0021】このようにして、組成分布の無いGaNよ
りも移動度が大きいInGaN膜を得ることが可能とな
り、このInGaN膜をチャネル層として用いることに
よって、チャネル電子移動度の大きな窒化物系III−V
族化合物半導体装置を実現できる。
In this way, it is possible to obtain an InGaN film having a mobility higher than that of GaN having no composition distribution. By using this InGaN film as a channel layer, a nitride system III- having a large channel electron mobility can be obtained. V
A group compound semiconductor device can be realized.

【0022】[0022]

【発明の実施の形態】以下、この発明を図示の実施の形
態に基づいて詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will now be described in detail based on the illustrated embodiments.

【0023】〔第1の参考例〕 図1に、この発明の第1の参考例である窒化物系HFE
Tの概要を表す断面を示す。
[First Reference Example ] FIG. 1 shows a nitride-based HFE according to a first reference example of the present invention.
The cross section showing the outline of T is shown.

【0024】この窒化物系HFETは、(0001)サフ
ァイア基板11、膜厚20nmの低温成長AlNバッフ
ァ層12、キャリア濃度5×1016cm-3,膜厚2μm
のアンドープGaNバッファ層13、膜厚20nm/2
0nm,5周期のアンドープGaN/InN多層膜14が
順次積層されている。さらに、このアンドープGaN/
InN多層膜14の上に、キャリア濃度4×1017cm
-3,膜厚10nmのIn0.2Ga0.8Nチャネル層15、
キャリア濃度5×1016cm-3,膜厚10nmのアンド
ープGaNスペーサ層16、キャリア濃度2×1018
-3,膜厚30nmのn型GaNドナー層17、Pt/A
uゲート電極18、Ti/Alソース/ドレイン電極19
が順次積層されている。なお、50は2次元電子ガスで
ある。
This nitride HFET comprises a (0001) sapphire substrate 11, a low temperature grown AlN buffer layer 12 having a film thickness of 20 nm, a carrier concentration of 5 × 10 16 cm -3 and a film thickness of 2 μm.
Undoped GaN buffer layer 13, film thickness 20 nm / 2
Undoped GaN / InN multilayer films 14 of 0 nm and 5 periods are sequentially stacked. Furthermore, this undoped GaN /
Carrier concentration 4 × 10 17 cm on the InN multilayer film 14.
-3 , In 0.2 Ga 0.8 N channel layer 15 having a film thickness of 10 nm,
Carrier concentration 5 × 10 16 cm −3 , undoped GaN spacer layer 16 with film thickness 10 nm, carrier concentration 2 × 10 18 c
m −3 , 30 nm thick n-type GaN donor layer 17, Pt / A
u gate electrode 18, Ti / Al source / drain electrode 19
Are sequentially stacked. In addition, 50 is a two-dimensional electron gas.

【0025】このような層構造を形成するための結晶成
長方法としては、MOVPE法,MBE法などを用いる
ことができる。この参考例では、結晶成長方法としてM
OVPE法を用いた。MOVPE法のプロセスは、以下
の通りである。
As a crystal growth method for forming such a layered structure, MOVPE method, MBE method or the like can be used. In this reference example , M is used as a crystal growth method.
The OVPE method was used. The MOVPE process is as follows.

【0026】まず、水素雰囲気中で、基板11の温度を
1100℃にして、基板クリーニングを10分間だけ行
う。次に、基板11の温度を550℃に設定し、低温バ
ッファ層12を成長させた。その後、基板11の温度を
1000℃に設定し、GaNバッファ層13を成長させ
た。その後、700℃でGaN/InN多層膜14を成
長させ、引き続き、基板温度700℃でInGaNチャ
ネル層15を成長させた。その上のGaNスペーサ層1
6,GaNドナー層17は、基板温度を1000℃まで
上げながら成長させた。
First, the temperature of the substrate 11 is set to 1100 ° C. in a hydrogen atmosphere, and the substrate cleaning is performed for 10 minutes. Next, the temperature of the substrate 11 was set to 550 ° C. and the low temperature buffer layer 12 was grown. Then, the temperature of the substrate 11 was set to 1000 ° C. and the GaN buffer layer 13 was grown. Then, the GaN / InN multilayer film 14 was grown at 700 ° C., and then the InGaN channel layer 15 was grown at a substrate temperature of 700 ° C. GaN spacer layer 1 thereon
The 6, GaN donor layer 17 was grown while raising the substrate temperature to 1000 ° C.

【0027】この参考例の窒化物系HFETと同一の膜
構造について、ホール測定を行った結果、室温における
移動度800cm2/Vsおよび77K(絶対温度)におけ
る移動度1200cm2/Vsを確認した。
[0027] The same film structure as the nitride HFET of this reference example, as a result of hole measurement confirmed mobility 1200 cm 2 / Vs in mobility 800 cm 2 / Vs and 77K (absolute temperature) at room temperature.

【0028】この参考例では、ゲート長さを1μm,ソ
ースドレイン間距離を5μmのHFETとし、その特性
を評価した結果、室温において、最大発振周波数fmax
=18GHz、トランスコンダクタンスgm=150m
S/mm、温度250℃において、gm=100mS/m
mを得た。
In this reference example , an HFET having a gate length of 1 μm and a source-drain distance of 5 μm was used, and its characteristics were evaluated. As a result, the maximum oscillation frequency fmax at room temperature was obtained.
= 18 GHz, transconductance g m = 150 m
S / mm, temperature 250 ° C., g m = 100 mS / m
I got m.

【0029】一方、InGaNチャネル層15に換え
て、GaNチャネル層を採用した比較例では、室温にお
いて、最大発振周波数fmax =15GHz、トランスコ
ンダクタンスgm=120mS/mm、温度200℃にお
いて、gm=80mS/mmであった。したがって、この
参考例で採用したInGaNチャネル層15の効果を確
認できた。また、この参考例では、最大動作温度は30
0℃であった。
On the other hand, in the comparative example employing the GaN channel layer instead of the InGaN channel layer 15, the maximum oscillation frequency fmax = 15 GHz, the transconductance g m = 120 mS / mm, and the temperature 200 ° C., g m = It was 80 mS / mm. Therefore this
The effect of the InGaN channel layer 15 adopted in the reference example was confirmed. In this reference example , the maximum operating temperature is 30
It was 0 ° C.

【0030】アンドープInGaNチャネル層15のキ
ャリア濃度と電子移動度は、それぞれ、4×1017cm
-3と600cm2/Vsとなっており、その電子移動度
は、GaNチャネル層の約1.5倍となっていた。この
大きな移動度が、HFETの特性を大きく改善する原因
となっていると考えられる。
The carrier concentration and electron mobility of the undoped InGaN channel layer 15 are 4 × 10 17 cm, respectively.
-3 and 600 cm 2 / Vs, and its electron mobility was about 1.5 times that of the GaN channel layer. This large mobility is considered to be the cause of greatly improving the characteristics of the HFET.

【0031】また、この参考例のように、GaN/In
N多層膜14の上に成長させたInGaNチャネル層1
5の移動度と、比較例としてGaNバッファ層13の上
に直接成長したInGaNチャネル層の移動度とを比較
した。その結果、この参考例のGaN/InN多層膜1
4上のInGaNチャネル層15の移動度は、上記比較
例のGaN層直上のInGaNチャネル層の移動度の2
倍であった。これは、多層構造のGaN/InN層14
を採用したことによって、基板11の界面からの転位が
減少し、その結果、より組成分布の不均一が少ないIn
GaNチャネル層15を作製できたからであると考えら
れる。
Further, as in this reference example , GaN / In
InGaN channel layer 1 grown on N multilayer film 14
The mobility of 5 was compared with the mobility of the InGaN channel layer directly grown on the GaN buffer layer 13 as a comparative example. As a result, the GaN / InN multilayer film 1 of this reference example
The mobility of the InGaN channel layer 15 on 4 is 2 times the mobility of the InGaN channel layer directly above the GaN layer of the comparative example.
It was double. This is a multi-layered GaN / InN layer 14
By adopting In, the dislocations from the interface of the substrate 11 are reduced, and as a result, In having less uneven composition distribution is obtained.
It is considered that this is because the GaN channel layer 15 could be produced.

【0032】〔第2の参考例〕 次に、この発明の第2の参考例の窒化物系HFETを説
明する。この第2参考例は、図1に示すGaN/InN
多層膜14の面内格子定数とInGaNチャネル層15
の面内格子定数とが一致するように、GaN/InN多
層膜14のGaN層,InN層の層厚を設定した点だけ
が、前述の第1の参考例と異なっている。
[Second Reference Example ] Next, a nitride HFET according to a second reference example of the present invention will be described. The second reference example is the GaN / InN shown in FIG.
In-plane lattice constant of multilayer film 14 and InGaN channel layer 15
The difference from the above-described first reference example is only that the layer thicknesses of the GaN layer and the InN layer of the GaN / InN multilayer film 14 are set so that the in-plane lattice constants of 1 and 3 match.

【0033】この参考例のような層構造を形成するため
の結晶成長方法としては、MOVPE法,MBE法など
を用いることができる。この第2参考例では、結晶成長
方法としてMOVPE法を用いた。
As the crystal growth method for forming the layer structure as in this reference example , MOVPE method, MBE method or the like can be used. In the second reference example , the MOVPE method was used as the crystal growth method.

【0034】この第2参考例と同一の膜構造を用いてホ
ール測定を行った結果、室温における移動度850cm
2/Vsおよび77K(絶対温度)における移動度1250
cm2/Vsを確認した。
As a result of hole measurement using the same film structure as in the second reference example , the mobility at room temperature was 850 cm.
Mobility 1250 at 2 / Vs and 77K (absolute temperature)
The cm 2 / Vs was confirmed.

【0035】この参考例では、ゲート長さを1μm,ソ
ースドレイン間距離を5μmのHFETを作製し、その
特性を評価した結果、室温において、最大発振周波数f
max=20GHz、トランスコンダクタンスgm=160
mS/mm、温度250℃において、gm=105mS/
mmであった。
In this reference example , an HFET having a gate length of 1 μm and a source-drain distance of 5 μm was produced, and its characteristics were evaluated. As a result, at room temperature, the maximum oscillation frequency f
max = 20 GHz, transconductance g m = 160
mS / mm, temperature 250 ° C., g m = 105 mS /
It was mm.

【0036】一方、InGaNチャネル層15に換え
て、GaNチャネル層を採用した比較例では、室温にお
いて、最大発振周波数fmax=15GHz、トランスコ
ンダクタンスgm=120mS/mm、温度200℃に
おいて、gm=80mS/mmであった。したがって、こ
参考例で採用したInGaNチャネル層15の効果を
確認できた。また、この参考例では、最大動作温度は3
00℃であった。
On the other hand, instead of the InGaN channel layer 15, in the comparative example employing the GaN channel layer, at room temperature, the maximum oscillation frequency fmax = 15 GHz, transconductance gm = 120 mS / mm, at a temperature 200 ℃, g m = 80mS It was / mm. Therefore, the effect of the InGaN channel layer 15 adopted in this reference example was confirmed. In this reference example , the maximum operating temperature is 3
It was 00 ° C.

【0037】この第2参考例においては、GaN/In
N多層膜14の面内格子定数が、InGaNチャネル層
15の面内格子定数と一致するように、GaN/InN
多層膜14におけるGaNとInNの層厚を設定した。
チャネル層15と多層膜14の面内格子定数を一致させ
たことによって、InGaNチャネル層15内に存在す
る歪を小さくすることができる。したがって、上記歪に
よって引き起こされる組成分布の不均一さを抑えること
ができ、より均質な移動度の高いInGaNチャネル層
15を得ることができる。その結果、この第2参考例
は、第1参考例よりもさらに特性を改善できた。
In this second reference example , GaN / In
GaN / InN so that the in-plane lattice constant of the N multilayer film 14 matches the in-plane lattice constant of the InGaN channel layer 15.
The layer thicknesses of GaN and InN in the multilayer film 14 were set.
By matching the in-plane lattice constants of the channel layer 15 and the multilayer film 14, the strain existing in the InGaN channel layer 15 can be reduced. Therefore, the non-uniformity of the composition distribution caused by the strain can be suppressed, and a more uniform InGaN channel layer 15 with high mobility can be obtained. As a result, in the second reference example , the characteristics could be further improved as compared with the first reference example .

【0038】〔第3の参考例〕 次に、図2に、この発明の第3の参考例である窒化物系
HFETの概要を表す断面を示す。
[Third Reference Example ] Next, FIG. 2 shows a cross section showing an outline of a nitride-based HFET which is a third reference example of the present invention.

【0039】この第3参考例の窒化物系HFETは、
(0001)サファイア基板21、膜厚20nmの低温成
長GaNバッファ層22、キャリア濃度5×1016cm
-3,膜厚2μmのアンドープGaNバッファ層23、膜
厚20nm/20nm,5周期のアンドープAlN/In
N層24が順次積層されている。
The nitride-based HFET of the third reference example is
(0001) Sapphire substrate 21, low-temperature grown GaN buffer layer 22 having a film thickness of 20 nm, carrier concentration 5 × 10 16 cm
-3 , an undoped GaN buffer layer 23 having a film thickness of 2 μm, an undoped AlN / In film having a film thickness of 20 nm / 20 nm and 5 periods
The N layers 24 are sequentially stacked.

【0040】さらに、このアンドープAlN/InN多
層膜24の上に、キャリア濃度4×1017cm-3,膜厚
10nmのIn0.2Ga0.8Nチャネル層25、キャリア
濃度5×1016cm-3,膜厚10nmのアンドープGa
Nスペーサ層26、キャリア濃度2×1018cm-3,膜
厚30nmのn型GaNドナー層27、Pt/Auゲー
ト電極28、Ti/Alソース/ドレイン電極29が順次
積層されている。
Further, on the undoped AlN / InN multilayer film 24, a carrier concentration of 4 × 10 17 cm −3 , an In 0.2 Ga 0.8 N channel layer 25 having a film thickness of 10 nm, a carrier concentration of 5 × 10 16 cm −3 , Undoped Ga with a film thickness of 10 nm
An N spacer layer 26, a carrier concentration of 2 × 10 18 cm −3 , an n-type GaN donor layer 27 having a film thickness of 30 nm, a Pt / Au gate electrode 28, and a Ti / Al source / drain electrode 29 are sequentially laminated.

【0041】このような層構造を形成するための結晶成
長方法としては、MOVPE法,MBE法などを用いる
ことができる。この第3参考例では、結晶成長方法とし
てMOVPE法を用いた。MOVPE法のプロセスは、
以下の通りである。
As a crystal growth method for forming such a layered structure, MOVPE method, MBE method or the like can be used. In this third reference example , the MOVPE method was used as the crystal growth method. The MOVPE process is
It is as follows.

【0042】まず、水素雰囲気中で基板21の温度を1
100℃にして、基板クリーニングを10分間行った。
次に、基板21の温度を550℃に設定し、低温バッフ
ァ層22を成長した。その後、基板21の温度を100
0℃に設定し、GaNバッファ層23を成長させた。そ
の後、700℃でAlN/InN多層膜24を成長さ
せ、引き続き、基板温度700℃でInGaN層25を
成長させた。その上のGaNスペーサ層26の成長は基
板温度を1000℃まで上げながら行った。
First, the temperature of the substrate 21 is set to 1 in a hydrogen atmosphere.
The substrate was cleaned at 100 ° C. for 10 minutes.
Next, the temperature of the substrate 21 was set to 550 ° C. and the low temperature buffer layer 22 was grown. Then, the temperature of the substrate 21 is set to 100.
The temperature was set to 0 ° C. and the GaN buffer layer 23 was grown. Then, the AlN / InN multilayer film 24 was grown at 700 ° C., and then the InGaN layer 25 was grown at a substrate temperature of 700 ° C. The growth of the GaN spacer layer 26 thereon was performed while raising the substrate temperature to 1000 ° C.

【0043】この参考例の窒化物系HFETと同一の膜
構造について、ホール測定を行った結果、室温における
移動度880cm2/Vsおよび77K(絶対温度)におけ
る移動度1250cm2/Vsを確認した。
[0043] The same film structure as the nitride HFET of this reference example, as a result of hole measurement confirmed mobility 1250 cm 2 / Vs in mobility 880 cm 2 / Vs and 77K (absolute temperature) at room temperature.

【0044】この参考例では、ゲート長さを1μm,ソ
ースドレイン間距離を5μmのHFETとし、その特性
を評価した結果、室温において、最大発振周波数fmax
=19GHz、トランスコンダクタンスgm=155m
S/mm、温度250℃において、gm=110mS/m
mであった。
In this reference example , an HFET having a gate length of 1 μm and a source-drain distance of 5 μm was used, and its characteristics were evaluated. As a result, the maximum oscillation frequency fmax was obtained at room temperature.
= 19 GHz, transconductance g m = 155 m
S / mm, temperature 250 ° C., g m = 110 mS / m
It was m.

【0045】一方、InGaNチャネル層25に換え
て、GaNチャネル層を採用した比較例では、室温にお
いて、最大発振周波数fmax=15GHz、トランスコ
ンダクタンスgm=120mS/mm、温度200℃にお
いて、gm=80mS/mmであった。したがって、この
第3参考例で採用したInGaNチャネル層25の効果
を確認できた。また、この第3参考例では、最大動作温
度は350℃であった。
On the other hand, in the comparative example employing the GaN channel layer instead of the InGaN channel layer 25, the maximum oscillation frequency fmax = 15 GHz, the transconductance g m = 120 mS / mm, and the temperature 200 ° C., g m = at room temperature. It was 80 mS / mm. Therefore, the effect of the InGaN channel layer 25 adopted in this third reference example was confirmed. Further, in this third reference example , the maximum operating temperature was 350 ° C.

【0046】また、この参考例のように、AlN/In
N多層膜24の上に成長したInGaNチャネル層25
の移動度と、比較例としてGaNバッファ層23の上に
直接に成長させたInGaNチャネル層の移動度とを比
較した。その結果、この参考例のAlN/InN多層膜
24上のInGaNチャネル層25の移動度は、上記比
較例のGaNバッファ層23上に直接成長させたInG
aNチャネル層の移動度の1.7倍であった。これは、
多層構造のAlN/InN多層膜24を採用したことに
よって、基板21の界面からの転位が減少し、その結
果、組成分布の不均一がより少ないInGaNチャネル
層25を作製できたからであると考えられる。
Further, as in this reference example , AlN / In
InGaN channel layer 25 grown on N multilayer film 24
And the mobility of the InGaN channel layer grown directly on the GaN buffer layer 23 as a comparative example were compared. As a result, the mobility of the InGaN channel layer 25 on the AlN / InN multilayer film 24 of this reference example was determined by the InG grown directly on the GaN buffer layer 23 of the comparative example.
The mobility was 1.7 times the mobility of the aN channel layer. this is,
It is considered that by adopting the AlN / InN multilayer film 24 having the multilayer structure, dislocations from the interface of the substrate 21 are reduced, and as a result, the InGaN channel layer 25 with less uneven composition distribution can be manufactured. .

【0047】また、この第3参考例では、前記第1,第
参考例が有したGaN/InN多層膜14のGaNを
AlNに換えて、AlN/InN多層膜24を採用した
から、InGaNチャネル層25とその下側の層23,
22との電気的絶縁性をさらに高めることができる。し
たがって、このAlN/InN多層膜24を採用した第
参考例によれば、GaN/InN多層膜14を採用し
た第1,第2参考例に比べて、InGaNチャネル層2
5の移動度を、より一層大きくすることができた。
Further, in the third reference example , the GaN of the GaN / InN multilayer film 14 of the first and second reference examples is replaced with AlN, and the AlN / InN multilayer film 24 is adopted. Layer 25 and layer 23 below it,
It is possible to further improve the electrical insulating property with respect to 22. Therefore, according to the third reference example using the AlN / InN multilayer film 24, the InGaN channel layer 2 is different from the first and second reference examples using the GaN / InN multilayer film 14.
The mobility of No. 5 could be further increased.

【0048】〔第4の参考例〕 次に、この発明の第4参考例の窒化物系HFETを説明
する。この第4参考例は、図2に示すAlN/InN多
層膜24の面内格子定数とInGaNチャネル層25の
面内格子定数とが一致するように、AlN/InN多層
膜24のAlN層,InN層の層厚を設定した点だけ
が、前述の第3参考例と異なっている。
[Fourth Reference Example ] Next, a nitride-based HFET according to a fourth reference example of the present invention will be described. In this fourth reference example , the AlN layer and the InN layer of the AlN / InN multilayer film 24 are arranged so that the in-plane lattice constant of the AlN / InN multilayer film 24 and the InGaN channel layer 25 shown in FIG. Only the point that the layer thickness of the layer is set is different from the above-mentioned third reference example .

【0049】このような層構造を形成するための結晶成
長方法としては、MOVPE法,MBE法などを用いる
ことができる。この第4参考例では、結晶成長方法とし
てMOVPE法を用いた。
As a crystal growth method for forming such a layered structure, MOVPE method, MBE method or the like can be used. In the fourth reference example , the MOVPE method was used as the crystal growth method.

【0050】この第4参考例と同一の膜構造を用いてホ
ール測定を行った結果、室温における移動度950cm
2/Vsおよび77K(絶対温度)における移動度1400
cm2/Vsを確認した。
As a result of hole measurement using the same film structure as in the fourth reference example , the mobility at room temperature was 950 cm.
Mobility 1400 at 2 / Vs and 77K (absolute temperature)
The cm 2 / Vs was confirmed.

【0051】この第4参考例では、ゲート長さを1μ
m、ソースドレイン間距離を5μmのHFETを作製
し、その特性を評価した結果、室温において、最大発振
周波数fmax=21GHz、トランスコンダクタンスgm
=170mS/mm、温度250℃において、gm=13
0mS/mmであった。
In the fourth reference example , the gate length is 1 μm.
HFET with a distance between source and drain of 5 μm was manufactured and its characteristics were evaluated. As a result, at room temperature, maximum oscillation frequency fmax = 21 GHz, transconductance g m
= 170 mS / mm, temperature 250 ° C., g m = 13
It was 0 mS / mm.

【0052】一方、InGaNチャネル層25に替え
て、GaNチャネル層を採用した比較例では、室温にお
いて、最大発振周波数fmax=15GHz、トランスコ
ンダクタンスgm=120mS/mm、温度200℃にお
いて、gm=80mS/mmであった。したがって、この
参考例で採用したInGaNチャネル層25の効果を確
認できた。また、この参考例では、最大動作温度は、3
80℃であった。
On the other hand, in the comparative example using the GaN channel layer instead of the InGaN channel layer 25, the maximum oscillation frequency fmax = 15 GHz, the transconductance g m = 120 mS / mm, and the temperature 200 ° C., g m = at room temperature. It was 80 mS / mm. Therefore this
The effect of the InGaN channel layer 25 adopted in the reference example was confirmed. Further, in this reference example , the maximum operating temperature is 3
It was 80 ° C.

【0053】この第4参考例においては、AlN/In
N多層膜24の面内格子定数が、InGaNチャネル層
25の面内格子定数と一致するように、AlN/InN
多層膜24のAlNとInNの層厚を決めた。上記面内
格子定数の一致によって、InGaNチャネル層25内
に存在する歪を小さくし、歪によって引き起こされる組
成分布の不均一さを抑えることができ、より均質な移動
度の高いInGaNチャネル層25を得ることができ
る。さらに、この第4参考例では、前記第3参考例と同
様に、AlN層を採用したAlN/InN多層膜24に
よる絶縁効果を発揮できる。
In this fourth reference example , AlN / In
AlN / InN so that the in-plane lattice constant of the N multilayer film 24 matches the in-plane lattice constant of the InGaN channel layer 25.
The layer thicknesses of AlN and InN of the multilayer film 24 were determined. Due to the matching of the in-plane lattice constants, the strain existing in the InGaN channel layer 25 can be reduced, the non-uniformity of the composition distribution caused by the strain can be suppressed, and a more uniform InGaN channel layer 25 with high mobility can be obtained. Obtainable. Further, in the fourth reference example , similarly to the third reference example , the insulating effect can be exhibited by the AlN / InN multilayer film 24 employing the AlN layer.

【0054】〔第5の参考例〕 次に、図3に、この発明の第5の参考例である窒化物系
HFETの概要を表す断面を示す。
[Fifth Reference Example ] Next, FIG. 3 shows a cross section showing an outline of a nitride-based HFET which is a fifth reference example of the present invention.

【0055】この第5参考例の窒化物系HFETは、
(0001)GaN基板31、キャリア濃度5×1016
-3,膜厚2μmのアンドープGaNバッファ層32、
膜厚20nmのアンドープAlN障壁層33、膜厚15
nmのアンドープInGaNチャネル層34が順次積層
されている。さらに、このアンドープInGaNチャネ
ル層34の上に、キャリア濃度5×1017cm-3,膜厚
30nmのSiドープGaNキャップ層35、Pt/A
uゲート電極36、Ti/Alソース/ドレイン電極37
が順次積層されている。
The nitride-based HFET of the fifth reference example is
(0001) GaN substrate 31, carrier concentration 5 × 10 16 c
m −3 , 2 μm thick undoped GaN buffer layer 32,
Undoped AlN barrier layer 33 having a film thickness of 20 nm, film thickness 15
nm undoped InGaN channel layers 34 are sequentially stacked. Further, on the undoped InGaN channel layer 34, a Si-doped GaN cap layer 35 having a carrier concentration of 5 × 10 17 cm −3 and a film thickness of 30 nm, Pt / A.
u gate electrode 36, Ti / Al source / drain electrode 37
Are sequentially stacked.

【0056】このような膜構造の結晶成長方法として
は、第1参考例と同様に、MOVPE法,MBE法など
を用いることができる。
As the crystal growth method of such a film structure, the MOVPE method, the MBE method or the like can be used as in the first reference example .

【0057】この第5参考例の窒化物系HFETと同一
の膜構造について、ホール測定を行った結果、室温にお
ける移動度900cm2/Vsおよび77K(絶対温度)に
おける移動度1300cm2/Vsを確認した。
[0057] The nitride HFET same film structure of the fifth reference example, as a result of hole measurement, check the mobility 1300 cm 2 / Vs in mobility 900 cm 2 / Vs and 77K (absolute temperature) at room temperature did.

【0058】この参考例では、ゲート長さを1μm,ソ
ースドレイン間距離を5μmのHFETとし、その特性
を評価した結果、室温において、最大発振周波数fmax
=19GHz、トランスコンダクタンスgm=155m
S/mm、温度250℃において、gm=110mS/m
mであった。一方、アンドープInGaNチャネル層3
4に替えて、GaNチャネル層を採用した場合には、室
温において、最大発振周波数fmax=15GHz、トラ
ンスコンダクタンスgm=120mS/mm、温度200
℃において、gm=80mS/mmであった。
In this reference example , an HFET having a gate length of 1 μm and a source-drain distance of 5 μm was used, and its characteristics were evaluated. As a result, the maximum oscillation frequency fmax at room temperature was obtained.
= 19 GHz, transconductance g m = 155 m
S / mm, temperature 250 ° C., g m = 110 mS / m
It was m. On the other hand, the undoped InGaN channel layer 3
When a GaN channel layer is adopted instead of No. 4, at room temperature, maximum oscillation frequency fmax = 15 GHz, transconductance g m = 120 mS / mm, temperature 200
At ° C, g m = 80 mS / mm.

【0059】〔第6の参考例〕 次に、図4に、この発明の第6の参考例である窒化物系
HFETの概要を表す断面を示す。
[Sixth Reference Example ] Next, FIG. 4 shows a cross section showing an outline of a nitride-based HFET according to a sixth reference example of the present invention.

【0060】この第6参考例の窒化物系HFETは、
(0001)GaNラテラル成長基板41、キャリア濃度
5×1016cm-3,膜厚2μmのアンドープGaNバッ
ファ層42、膜厚20nmのアンドープAlN障壁層4
3、膜厚15nmのアンドープInGaNチャネル層4
4が順次積層されている。
The nitride-based HFET of the sixth reference example is
(0001) GaN lateral growth substrate 41, carrier concentration 5 × 10 16 cm −3 , undoped GaN buffer layer 42 having a film thickness of 2 μm, undoped AlN barrier layer 4 having a film thickness of 20 nm
3, 15-nm thick undoped InGaN channel layer 4
4 are sequentially stacked.

【0061】さらに、このInGaNチャネル層44の
上に、キャリア濃度5×1017cm-3,膜厚10nmの
SiドープGaNキャップ層45、Pt/Auゲート電
極46、Ti/Alソース/ドレイン電極47が順次積層
されている。
Further, on the InGaN channel layer 44, a Si-doped GaN cap layer 45 having a carrier concentration of 5 × 10 17 cm −3 and a film thickness of 10 nm, a Pt / Au gate electrode 46, a Ti / Al source / drain electrode 47. Are sequentially stacked.

【0062】上記(0001)GaNラテラル成長基板4
1の製造方法としては、Jpn.J.Appl.Phy
s.Vol.36(1997)899頁に開示された方法
がある。また、上記膜構造の結晶成長方法としては、上
述した第1参考例と同様に、MOVPE法,MBE法な
どを用いることができる。
[0001] GaN lateral growth substrate 4
The manufacturing method of 1 is as follows: Jpn.J.Appl.Phy
s. Vol. 36 (1997) p. 899. Further, as the crystal growth method of the above film structure, the MOVPE method, the MBE method or the like can be used as in the first reference example described above.

【0063】この参考例の窒化物系HFETと同一の膜
構造について、ホール測定を行った結果、室温における
移動度880cm2/Vsおよび77K(絶対温度)におけ
る移動度1250cm2/Vsを確認した。
[0063] The same film structure as the nitride HFET of this reference example, as a result of hole measurement confirmed mobility 1250 cm 2 / Vs in mobility 880 cm 2 / Vs and 77K (absolute temperature) at room temperature.

【0064】この参考例では、ゲート長さを1μm、ソ
ースドレイン間距離を5μmのHFETとし、その特性
を評価した結果、室温において、最大発振周波数fmax
=19GHz、トランスコンダクタンスgm=155m
S/mm、温度250℃において、gm=110mS/m
mであった。
In this reference example , an HFET having a gate length of 1 μm and a source-drain distance of 5 μm was used, and its characteristics were evaluated. As a result, the maximum oscillation frequency fmax at room temperature was obtained.
= 19 GHz, transconductance g m = 155 m
S / mm, temperature 250 ° C., g m = 110 mS / m
It was m.

【0065】一方、上記InGaNチャネル層44に替
えて、GaNチャネル層を採用した比較例では、室温に
おいて、最大発振周波数fmax=15GHz、トランス
コンダクタンスgm=120mS/mm、温度200℃に
おいて、gm=80mS/mmであった。
On the other hand, in the comparative example employing the GaN channel layer instead of the InGaN channel layer 44, the maximum oscillation frequency fmax = 15 GHz, the transconductance g m = 120 mS / mm, and the temperature gm m at 200 ° C. at room temperature. = 80 mS / mm.

【0066】〔実施形態〕 次に、図5に、この発明の実施の形態である窒化物系H
FETの概要を表す断面を示す。
[0066] [implementation Embodiment Next, FIG. 5, the nitride-based H in the form of implementation of the invention
The cross section showing the outline of FET is shown.

【0067】この実施形態の窒化物系HFETは、サフ
ァイア基板51、膜厚20nmのアンドープGaN低温
バッファ層52、キャリア濃度5×1016cm-3,膜厚
1μmのアンドープGaNバッファ層53、被覆率0.
33のLi原子からなるサーフィスリアクタント層54
が順次積層されている。
[0067] nitride based HFET of implementation form of this, the sapphire substrate 51, an undoped GaN low temperature buffer layer 52 having a thickness of 20 nm, a carrier concentration of 5 × 10 16 cm -3, an undoped GaN buffer layer 53 having a thickness of 1 [mu] m, Coverage 0.
Surface reactant layer 54 composed of 33 Li atoms
Are sequentially stacked.

【0068】さらに、このサーフィスリアクタント層5
4の上に、膜厚30nmのアンドープInGaNチャネ
ル層55、キャリア濃度5×1017cm-3,膜厚10n
mのSiドープGaNキャップ層56、Pt/Auゲー
ト電極57、Ti/Alソース/ドレイン電極58が順次
積層されている。
Further, this surface reactant layer 5
4 on top of it, an undoped InGaN channel layer 55 having a film thickness of 30 nm, a carrier concentration of 5 × 10 17 cm −3 and a film thickness of 10 n
m of Si-doped GaN cap layer 56, Pt / Au gate electrode 57, and Ti / Al source / drain electrode 58 are sequentially stacked.

【0069】この実施形態では、RF‐MBE法により
膜構造を作製した。RF−MBE法のプロセスは以下の
通りである。
[0069] In the implementation form of this, the film structure was produced by RF-MBE method. The process of the RF-MBE method is as follows.

【0070】まず始めに、真空中で基板51の温度を8
00℃にして、基板クリーニングを10分間行う。次
に、基板51の温度を550℃に設定し、結晶成長を良
くするために、窒素ラジカルを基板51に照射して、基
板表面を窒化する。その後、GaN(またはAlN)低温
バッファ層52を成長した。次に、窒素ラジカルを照射
しながら基板温度を750℃まで上昇し、GaNバッフ
ァ層53を成長した。そして、このGaNバッファ層5
3を成長させた後、基板温度を600℃に設定し、Li
ビームを照射し、所望の表面被覆率となるように、RH
EED(反射高速電子線回折)の表面再構成パターンを用
いて調整した。この所望の表面被覆率は、RHEEDの
再構成パターンから求めた。そして、引き続き、基板温
度600℃で、InGaNチャネル層55を成長させ、
最後に、基板温度を750℃まで上げながら、GaNキ
ャップ層56を成長させた。
First, the temperature of the substrate 51 is set to 8 in vacuum.
The substrate is cleaned at 100 ° C. for 10 minutes. Next, the temperature of the substrate 51 is set to 550 ° C., and in order to improve the crystal growth, the substrate 51 is irradiated with nitrogen radicals to nitride the substrate surface. After that, the GaN (or AlN) low temperature buffer layer 52 was grown. Next, the substrate temperature was raised to 750 ° C. while irradiating with nitrogen radicals to grow the GaN buffer layer 53. Then, this GaN buffer layer 5
After growing 3, the substrate temperature was set to 600 ° C. and Li
Irradiate the beam to achieve the desired surface coverage
It was adjusted using a surface reconstruction pattern of EED (reflection high energy electron diffraction). This desired surface coverage was determined from the reconstructed pattern of RHEED. Then, subsequently, the InGaN channel layer 55 is grown at a substrate temperature of 600 ° C.,
Finally, the GaN cap layer 56 was grown while raising the substrate temperature to 750 ° C.

【0071】この実施形態の窒化物系HFETと同一の
膜構造について、ホール測定を行った結果、室温におけ
る移動度800cm2/Vsおよび77K(絶対温度)にお
ける移動度1150cm2/Vsを確認した。
[0071] The same film structure as the nitride HFET of implementation form of this, as a result of the hole measurement, check the mobility 1150 cm 2 / Vs in mobility 800 cm 2 / Vs and 77K (absolute temperature) at room temperature did.

【0072】この実施形態では、ゲート長さを1μm、
ソースドレイン間距離を5μmのHFETとし、その特
性を評価した結果、室温において、最大発振周波数fma
x=18GHz、トランスコンダクタンスgm=155m
S/mm、温度250℃において、gm=105mS/m
mであった。
In this embodiment, the gate length is 1 μm,
As a result of evaluating the characteristics of an HFET with a source-drain distance of 5 μm, the maximum oscillation frequency fma at room temperature was obtained.
x = 18 GHz, transconductance g m = 155 m
S / mm, temperature 250 ° C., g m = 105 mS / m
It was m.

【0073】一方、InGaNチャネル層55に替え
て、GaNチャネル層を採用した比較例では、室温にお
いて、最大発振周波数fmax=15GHz、トランスコ
ンダクタンスgm=120mS/mm、温度200℃にお
いて、gm=80mS/mmであった。したがって、こ
施形態で採用したInGaNチャネル層55の効果を
確認できた。また、この実施形態では、最大動作温度
は、280℃であった。
On the other hand, in the comparative example using the GaN channel layer instead of the InGaN channel layer 55, the maximum oscillation frequency fmax = 15 GHz, the transconductance g m = 120 mS / mm, and the temperature 200 ° C., g m = It was 80 mS / mm. Therefore, this
It was confirmed the effect of the InGaN channel layer 55 employed in the implementation form. Also, in the implementation form of this, the maximum operating temperature was 280 ° C..

【0074】なお、この実施形態では、サーフィスリア
クタント層54として、被覆率0.33のLi原子を用
いたが、これ以外の被覆率1以下のBe,Na,Mg,K,
Ca,Zn,S,Se,Te原子を用いても同様の効果が得
られた。
[0074] In the implementation form of this, the Surface reactant layer 54, but using Li atom coverage 0.33, other coverage 1 following Be, Na, Mg, K,
Similar effects were obtained using Ca, Zn, S, Se and Te atoms.

【0075】尚、上記第1〜第6参考例,上記実施形態
では、2次元電子ガスを利用する半導体装置をヘテロ構
造電界効果型トランジスタ(HFET)としたが、高電子
移動度トランジスタ(HEMT),および変調ドープ電界
効果型トランジスタ(MODFET)にも適用できる。
In the first to sixth reference examples and the above embodiments , the semiconductor device utilizing the two-dimensional electron gas is the heterostructure field effect transistor (HFET). It can also be applied to a transistor (HEMT) and a modulation-doped field effect transistor (MODFET).

【0076】[0076]

【発明の効果】以上より明らかなように、請求項の発
明は、InGaNチャネル層がAlxGayIn1-x-y(0
≦x≦1,0≦y≦1)膜の上に形成されたサーフィス
リアクタント層の上に形成されている。このように、基
板とInGaNチャネル層との間に、サーフィスリアク
タント層を挿入することによって、3次元的な膜の成長
を2次元的な膜の成長に変えることが可能となり、In
GaNチャネル層の組成分布をより均一化できる。
As is clear from the above, according to the invention of claim 1 , the InGaN channel layer has Al x Ga y In 1-xy (0
≦ x ≦ 1,0 ≦ y ≦ 1) formed on the surface reactive layer formed on the film. As described above, by inserting the surface reactant layer between the substrate and the InGaN channel layer, it becomes possible to change the three-dimensional film growth into the two-dimensional film growth.
The composition distribution of the GaN channel layer can be made more uniform.

【0077】また、請求項の発明は、請求項に記載
の窒化物系III−V族化合物半導体装置において、サー
フィスリアクタント層が、Li,Be,Na,Mg,K,C
a,Zn,S,Se,Teのうちの少なくとも1つで構成さ
れている。
[0077] Further, the invention of claim 2, in the nitride-based III-V compound semiconductor device according to claim 1, Surface reactant layer, Li, Be, Na, Mg , K, C
It is composed of at least one of a, Zn, S, Se, and Te.

【0078】この請求項の発明では、サーフィスリア
クタント層が、Li,Be,Na,Mg,K,Ca,Zn,S,
Se,Teのうちの少なくとも1つで構成されているか
ら、3次元的な膜の成長を2次元的な膜の成長に変える
ことができ、InGaNチャネル層の組成分布をより均
一化できる。
According to the second aspect of the present invention, the surface reactant layer is composed of Li, Be, Na, Mg, K, Ca, Zn, S,
Since it is composed of at least one of Se and Te, the three-dimensional film growth can be changed to the two-dimensional film growth, and the composition distribution of the InGaN channel layer can be made more uniform.

【0079】なお、サーフィスリアクタント層をSi,
Geなどで構成すると、3次元的な膜の成長を促進する
ので、サーフィスリアクタント層としては好ましくな
い。
The surface reactant layer is made of Si,
When it is made of Ge or the like, it promotes three-dimensional film growth, and is not preferable as a surface reactant layer.

【0080】また、請求項の発明は、請求項または
に記載の窒化物系III‐V族化合物半導体装置におい
て、上記サーフィスリアクタント層の表面被覆率が1以
下であるから、その上に成長されるInGaNチャネル
層の結晶性を劣化させることがない。
The invention of claim 3 is the same as claim 1 or
In the nitride-based III-V group compound semiconductor device according to 2, the surface coverage of the surface reactant layer is 1 or less, and therefore the crystallinity of the InGaN channel layer grown thereon is not deteriorated. .

【0081】この発明では、InGaNをチャネル材料
として用いているが、これは組成分布の無いInGaN
の移動度が、GaNの移動度よりも優れているからであ
る。また、InxGa1-xNの組成としては、X>0の範
囲であればよい。
In the present invention, InGaN is used as the channel material, but InGaN has no composition distribution.
Mobility is superior to that of GaN. The composition of In x Ga 1-x N may be in the range of X> 0.

【0082】このようにして、組成分布の無いGaNよ
りも移動度が大きいInGaN膜を得ることが可能とな
り、このInGaN膜をチャネル層として用いることに
よって、チャネル電子移動度の大きな窒化物系III−V
族化合物半導体装置を実現できる。
In this way, it is possible to obtain an InGaN film having a mobility higher than that of GaN having no composition distribution. By using this InGaN film as a channel layer, a nitride system III- having a large channel electron mobility can be obtained. V
A group compound semiconductor device can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の窒化物系III−V族化合物半導体
装置の第1参考例であるHFETの素子構造を表す断面
図である。
FIG. 1 is a cross-sectional view showing an element structure of an HFET which is a first reference example of a nitride-based III-V group compound semiconductor device of the present invention.

【図2】 この発明の第3参考例のHFETの素子構造
を表す断面図である。
FIG. 2 is a sectional view showing an element structure of an HFET of a third reference example of the present invention.

【図3】 この発明の第5参考例のHFETの素子構造
を表す断面図である。
FIG. 3 is a sectional view showing an element structure of an HFET of a fifth reference example of the present invention.

【図4】 この発明の第6参考例のHFETの素子構造
を表す断面図である。
FIG. 4 is a sectional view showing an element structure of an HFET of a sixth reference example of the present invention.

【図5】 この発明の実施形態のHFETの素子構造を
表す断面図である。
5 is a cross-sectional view showing the element structure of HFET of implementation embodiment of the present invention.

【図6】 従来のGaAs系HFETの構造を示す図で
ある。
FIG. 6 is a diagram showing a structure of a conventional GaAs HFET.

【図7】 GaN系HFETの従来例を示す図である。FIG. 7 is a diagram showing a conventional example of a GaN-based HFET.

【図8】 GaN系逆構造HFETの従来例を示す図で
ある。
FIG. 8 is a diagram showing a conventional example of a GaN-based inverted structure HFET.

【図9】 GaNにおけるキャリア濃度と移動度の関係
を示す図である。
FIG. 9 is a diagram showing a relationship between carrier concentration and mobility in GaN.

【符号の説明】[Explanation of symbols]

11…(0001)サファイア基板、12…低温成長Al
Nバッファ層、13…アンドープGaNバッファ層、1
4…アンドープGaN/InN層、15…アンドープI
nGaNチャネル層、16…アンドープGaNスペーサ
ー層、17…n型GaNドナー層、18…ゲート電極、
19…ソース/ドレイン電極、21…(0001)サファ
イア基板、22…低温成長GaNバッファ層、23…ア
ンドープGaNバッファ層、24…AlN/InN層、
25…アンドープInGaNチャネル層、26…アンド
ープGaNスペーサー層、27…n型GaNドナー層、
28…ゲート電極、29…ソース/ドレイン電極、31
…(0001)GaN基板、32…アンドープGaNバッ
ファ層、33…アンドープAlN障壁層、34…アンド
ープInGaNチャネル層、35…SiドープGaNキ
ャップ層、36…Pt/Auゲート電極、37…Ti/A
lソース/ドレイン電極、41…(0001)GaNラテ
ラル成長基板、42…アンドープGaNバッファ層、4
3…アンドープAlN障壁層、44…アンドープInG
aNチャネル層、45…SiドープGaNキャップ層、
46…Pt/Auゲート電極、47…Ti/Alソース/ド
レイン電極、51…サファイア基板、52…アンドープ
GaN低温バッファ層、53…アンドープGaNバッフ
ァ層、54…サーフィスリアクタント層、55…アンド
ープInGaNチャネル層、56…SiドープGaNキ
ャップ層、57…Pt/Auゲート電極、58…Ti/A
lソース/ドレイン電極。
11 ... (0001) Sapphire substrate, 12 ... Low temperature growth Al
N buffer layer, 13 ... Undoped GaN buffer layer, 1
4 ... Undoped GaN / InN layer, 15 ... Undoped I
nGaN channel layer, 16 ... Undoped GaN spacer layer, 17 ... N-type GaN donor layer, 18 ... Gate electrode,
Reference numeral 19 ... Source / drain electrodes, 21 ... (0001) sapphire substrate, 22 ... Low temperature grown GaN buffer layer, 23 ... Undoped GaN buffer layer, 24 ... AlN / InN layer,
25 ... Undoped InGaN channel layer, 26 ... Undoped GaN spacer layer, 27 ... N-type GaN donor layer,
28 ... Gate electrode, 29 ... Source / drain electrode, 31
(0001) GaN substrate, 32 ... Undoped GaN buffer layer, 33 ... Undoped AlN barrier layer, 34 ... Undoped InGaN channel layer, 35 ... Si-doped GaN cap layer, 36 ... Pt / Au gate electrode, 37 ... Ti / A
l source / drain electrodes, 41 ... (0001) GaN lateral growth substrate, 42 ... Undoped GaN buffer layer, 4
3 ... Undoped AlN barrier layer, 44 ... Undoped InG
aN channel layer, 45 ... Si-doped GaN cap layer,
46 ... Pt / Au gate electrode, 47 ... Ti / Al source / drain electrode, 51 ... Sapphire substrate, 52 ... Undoped GaN low temperature buffer layer, 53 ... Undoped GaN buffer layer, 54 ... Surface reactant layer, 55 ... Undoped InGaN channel Layers, 56 ... Si-doped GaN cap layer, 57 ... Pt / Au gate electrode, 58 ... Ti / A
l Source / drain electrodes.

フロントページの続き (56)参考文献 特開 平10−41230(JP,A) 特開 平9−199759(JP,A) 特開 平10−214999(JP,A) 電子情報通信学会論文誌,日本,1998 年 1月25日,Vol.J81−C−I I,No.1,p.58−64 WILLIAM A,Doolitt le et.al,Growth of GaN on lithium ga llate substrates f or development of a GaN thin complia nt substrate,Journ al of Vacuum Scien ce & Technology B, 米国,1998年 6月,Vol.16,N o.3,p.1300−1304 (58)調査した分野(Int.Cl.7,DB名) H01L 21/338 H01L 29/778 H01L 29/812 Continued Front Page (56) References JP 10-41230 (JP, A) JP 9-199759 (JP, A) JP 10-214999 (JP, A) IEICE Transactions, Japan , January 25, 1998, Vol. J81-CII, No. 1, p. 58-64 WILLIAM A, Doolittle et. al, Growth of GaN on lithium gallates substrates for development of a GaN thin compliant substrate, Journal of Vacuum, October, 1998, October, October & October. 16, No. 3, p. 1300-1304 (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/338 H01L 29/778 H01L 29/812

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 InGaNからなるInGaNチャネル
層が、AlxGayIn1-x-yN(0≦x≦1,0≦y≦1)
膜の上に形成されたサーフィスリアクタント層の上に形
成されていることを特徴とする窒化物系III‐V族化合
物半導体装置。
1. A InGaN channel layer made of InGaN is, Al x Ga y In 1- xy N (0 ≦ x ≦ 1,0 ≦ y ≦ 1)
A nitride-based III-V compound semiconductor device formed on a surface reactant layer formed on a film.
【請求項2】 請求項に記載の窒化物系III−V族化
合物半導体装置において、 上記サーフィスリアクタント層が、Li,Be,Na,M
g,K,Ca,Zn,S,Se,Teのうちの少なくとも1つ
で構成されていることを特徴とする窒化物系III−V族
化合物半導体装置。
2. The nitride-based III-V group compound semiconductor device according to claim 1 , wherein the surface reactant layer is Li, Be, Na, M.
A nitride-based III-V group compound semiconductor device comprising at least one of g, K, Ca, Zn, S, Se, and Te.
【請求項3】 請求項またはに記載の窒化物系III
‐V族化合物半導体装置において、 上記サーフィスリアクタント層の表面被覆率が1以下で
あることを特徴とする窒化物系III‐V族化合物半導体
装置。
3. The nitride system III according to claim 1 or 2.
-V group compound semiconductor device, wherein the surface coverage of the surface reactant layer is 1 or less.
JP37260098A 1998-12-28 1998-12-28 Nitride III-V compound semiconductor device Expired - Fee Related JP3470054B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37260098A JP3470054B2 (en) 1998-12-28 1998-12-28 Nitride III-V compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37260098A JP3470054B2 (en) 1998-12-28 1998-12-28 Nitride III-V compound semiconductor device

Publications (2)

Publication Number Publication Date
JP2000196067A JP2000196067A (en) 2000-07-14
JP3470054B2 true JP3470054B2 (en) 2003-11-25

Family

ID=18500726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37260098A Expired - Fee Related JP3470054B2 (en) 1998-12-28 1998-12-28 Nitride III-V compound semiconductor device

Country Status (1)

Country Link
JP (1) JP3470054B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727531B1 (en) 2000-08-07 2004-04-27 Advanced Technology Materials, Inc. Indium gallium nitride channel high electron mobility transistors, and method of making the same
CN1333471C (en) * 2004-03-12 2007-08-22 广镓光电股份有限公司 Buffer layer of light emitting semiconductor device
KR100513923B1 (en) * 2004-08-13 2005-09-08 재단법인서울대학교산학협력재단 Growth method of nitride semiconductor layer and light emitting device using the growth method
US7253454B2 (en) 2005-03-03 2007-08-07 Cree, Inc. High electron mobility transistor
JP5159040B2 (en) * 2005-03-31 2013-03-06 株式会社光波 Method for forming low temperature growth buffer layer and method for manufacturing light emitting device
JP2007088426A (en) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The Semiconductor electronic device
JP6996436B2 (en) * 2018-07-05 2022-01-17 日本電信電話株式会社 Layered material laminated structure and its manufacturing method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WILLIAM A,Doolittle et.al,Growth of GaN on lithium gallate substrates for development of a GaN thin compliant substrate,Journal of Vacuum Science & Technology B,米国,1998年 6月,Vol.16,No.3,p.1300−1304
電子情報通信学会論文誌,日本,1998年 1月25日,Vol.J81−C−II,No.1,p.58−64

Also Published As

Publication number Publication date
JP2000196067A (en) 2000-07-14

Similar Documents

Publication Publication Date Title
US6177685B1 (en) Nitride-type III-V HEMT having an InN 2DEG channel layer
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7105868B2 (en) High-electron mobility transistor with zinc oxide
JP3708810B2 (en) Nitride III-V compound semiconductor device
US7615774B2 (en) Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) Binary group III-nitride based high electron mobility transistors
Keller et al. Gallium nitride based high power heterojunction field effect transistors: Process development and present status at UCSB
JP4530171B2 (en) Semiconductor device
JP3428962B2 (en) GaN based high mobility transistor
USRE44538E1 (en) Indium gallium nitride channel high electron mobility transistors, and method of making the same
JP3960957B2 (en) Semiconductor electronic device
US20040155260A1 (en) High electron mobility devices
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
JP2003059948A (en) Semiconductor device and production method therefor
JP2001230407A (en) Semiconductor device
KR20070091629A (en) Cap layer and / or passivation layer for transistor of nitride-based transistor, transistor structure and manufacturing method thereof
US6355951B1 (en) Field effect semiconductor device
JP2004296717A (en) Laminated body comprising nitride-based semiconductor, and electronic element using the same
JP3470054B2 (en) Nitride III-V compound semiconductor device
JPH10189944A (en) High electron mobility transistor
JP4072858B2 (en) Nitride III-V compound semiconductor device
JPH05335346A (en) Semiconductor device and manufacturing method thereof
JP2005129856A (en) Semiconductor electronic device
US20230299146A1 (en) Semiconductor structures
US20230089714A1 (en) Iii-nitride/gallium oxide based high electron mobility transistors

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees