JP3469154B2 - DC stabilized power supply circuit - Google Patents
DC stabilized power supply circuitInfo
- Publication number
- JP3469154B2 JP3469154B2 JP2000013508A JP2000013508A JP3469154B2 JP 3469154 B2 JP3469154 B2 JP 3469154B2 JP 2000013508 A JP2000013508 A JP 2000013508A JP 2000013508 A JP2000013508 A JP 2000013508A JP 3469154 B2 JP3469154 B2 JP 3469154B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- stabilized
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 40
- 238000001514 detection method Methods 0.000 claims description 35
- 230000010355 oscillation Effects 0.000 claims description 10
- 238000009499 grossing Methods 0.000 claims description 9
- 230000007257 malfunction Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000013021 overheating Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、過負荷や出力短絡
が生じたときに出力電流を制限する過電流保護機能を備
える直流安定化電源回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stabilized direct current power supply circuit having an overcurrent protection function for limiting an output current when an overload or an output short circuit occurs.
【0002】[0002]
【従来の技術】図7は、典型的な従来技術の直流安定化
電源回路1の電気的構成を示すブロック図であり、この
構成は、本件出願人が特開平7−46828号公報で提
案したものである。この直流安定化電源回路1は、降圧
チョッパ型の電源回路であり、入力段のコンデンサc1
で平滑化された入力電圧vinがトランジスタtrにお
いてスイッチングされる。トランジスタtrがONして
いる期間では、そのエミッタに現れた電圧voutによ
って、コイルl、コンデンサc2および負荷rlに対し
てエネルギが供給される。トランジスタtrがOFFし
ている期間では、コイルlに蓄えられたエネルギが、ダ
イオードdによって還流させられて負荷rlに与えられ
る。2. Description of the Related Art FIG. 7 is a block diagram showing the electrical construction of a typical prior art DC stabilized power supply circuit 1. This construction was proposed by the present applicant in Japanese Patent Laid-Open No. 7-46828. It is a thing. This DC stabilized power supply circuit 1 is a step-down chopper type power supply circuit and has an input stage capacitor c1.
The input voltage vin smoothed by is switched in the transistor tr. While the transistor tr is ON, energy is supplied to the coil 1, the capacitor c2, and the load rl by the voltage vout appearing at the emitter of the transistor tr. While the transistor tr is OFF, the energy stored in the coil l is circulated by the diode d and given to the load rl.
【0003】出力電圧voの制御は、該出力電圧voを
分圧抵抗r1,r2の抵抗値による所定の比率で分割し
たフィードバック電圧vadjと、基準電圧源2からの
基準電圧vrefとに基づいて行なわれる。まず、差動
アンプ3によって両電圧の差に応じた電圧が出力され、
その電圧と発振器4から出力されるたとえば100〔k
Hz〕の三角波とがコンパレータ5で比較され、前記三
角波が前記差動アンプ3からの電圧でスライスされて、
差動アンプ3の出力電圧に対応したパルス幅のPWM信
号が出力される。The output voltage vo is controlled based on a feedback voltage vadj obtained by dividing the output voltage vo at a predetermined ratio by the resistance values of the voltage dividing resistors r1 and r2, and a reference voltage vref from the reference voltage source 2. Be done. First, the differential amplifier 3 outputs a voltage corresponding to the difference between the two voltages,
For example, 100 [k
Hz] triangular wave is compared by the comparator 5, the triangular wave is sliced by the voltage from the differential amplifier 3,
A PWM signal having a pulse width corresponding to the output voltage of the differential amplifier 3 is output.
【0004】次いで、このPWM信号が駆動回路6に与
えられ、前記PWM信号のデューティサイクルに応じて
該駆動回路6が前記トランジスタtrのON/OFF制
御を行う。このようにして、出力電圧voが前記基準電
圧vrefおよびフィードバック電圧vadjによって
決定される一定電圧、たとえば5〔V〕に安定化され
る。Next, the PWM signal is applied to the drive circuit 6, and the drive circuit 6 controls ON / OFF of the transistor tr according to the duty cycle of the PWM signal. In this way, the output voltage vo is stabilized at a constant voltage determined by the reference voltage vref and the feedback voltage vadj, for example, 5 [V].
【0005】上記の動作時においては、図8(a)およ
び(b)でそれぞれ示すように、コンパレータ5の出力
電圧、すなわちPWM信号および電圧voutは破線で
示すようなパルス幅となっている。トランジスタtrの
デューティDは、該トランジスタtrのON時間とOF
F時間とをそれぞれtON、tOFF とすれば、
D=tON/(tON+tOFF ) =(vo/vin)×100〔%〕 …(1)
となる。In the above operation, the output voltage of the comparator 5, that is, the PWM signal and the voltage vout have a pulse width shown by a broken line, as shown in FIGS. 8 (a) and 8 (b), respectively. The duty D of the transistor tr depends on the ON time of the transistor tr and the OF.
If the F time is t ON and t OFF , respectively, then D = t ON / (t ON + t OFF ) = (vo / vin) × 100 [%] (1)
【0006】ところが、負荷rlが重くなると、コイル
lに流れるコイル電流ilが、図8(c)で破線から実
線に示すように増大する。やがて、コイル電流ilが過
電流検出レベルiCLを超えると、入力段に設けられた過
電流検出回路7は過電流状態を検出し、RSフリップフ
ロップ回路8にセット信号を出力する。However, when the load rl becomes heavy, the coil current il flowing through the coil l increases as shown by the broken line to the solid line in FIG. 8 (c). Eventually, when the coil current i1 exceeds the overcurrent detection level i CL , the overcurrent detection circuit 7 provided in the input stage detects the overcurrent state and outputs a set signal to the RS flip-flop circuit 8.
【0007】RSフリップフロップ回路8は、セット端
子電圧が図8(d)に示すように“Low”に変化して
セットされる。セット端子電圧が一度“Low”となる
と、出力を“Low”に保持する。このとき、リセット
端子電圧は、“High”のままとなる。The RS flip-flop circuit 8 is set when the set terminal voltage changes to "Low" as shown in FIG. 8 (d). Once the set terminal voltage becomes “Low”, the output is held at “Low”. At this time, the reset terminal voltage remains “High”.
【0008】すると、コンパレータ出力電圧および電圧
voutは、図8(a)および(b)において前記破線
で示すパルス幅であるにも関わらず、RSフリップフロ
ップ回路8の出力がセット時から“Low”となるの
で、実線で示すパルス幅まで狭められる。このようにし
てトランジスタtrのデューティDが低下することで、
出力電圧voが低下して出力電流ioの増大が抑制され
る。そして、この結果、出力電流ioは、図9に示すよ
うにA点で低下する垂下特性となる。Then, although the comparator output voltage and the voltage vout have the pulse widths shown by the broken lines in FIGS. 8A and 8B, the output of the RS flip-flop circuit 8 is "Low" from the time of setting. Therefore, the pulse width shown by the solid line is narrowed. In this way, the duty D of the transistor tr is reduced,
The output voltage vo decreases and the increase of the output current io is suppressed. As a result, the output current io has a drooping characteristic that decreases at point A as shown in FIG.
【0009】また、発振器4からRSフリップフロップ
回路8へは、トランジスタtrのOFF時にリセット信
号が出力されており、図8(e)に示すようにRSフリ
ップフロップ回路8のリセット端子電圧が変化する。こ
のとき、RSフリップフロップ回路8は、リセット端子
電圧が一度“Low”となると、セット端子電圧が“L
ow”となるときと逆に出力を“High”に保持す
る。これにより、トランジスタtrは、次のON時に通
常のタイミングでONする。A reset signal is output from the oscillator 4 to the RS flip-flop circuit 8 when the transistor tr is OFF, and the reset terminal voltage of the RS flip-flop circuit 8 changes as shown in FIG. 8 (e). . At this time, in the RS flip-flop circuit 8, once the reset terminal voltage becomes “Low”, the set terminal voltage becomes “L”.
The output is held at “High”, which is opposite to the time when it becomes “ow.” As a result, the transistor tr is turned on at the normal timing at the next turning on.
【0010】[0010]
【発明が解決しようとする課題】しかしながら、上記の
直流安定化電源回路1では、電源の小型化や軽量化など
のためにスイッチング周波数を高くしてゆくと(約50
kHz以上)、以下に説明するように、過電流保護機能
の動作に不都合が生じる。However, in the DC stabilized power supply circuit 1 described above, when the switching frequency is increased to reduce the size and weight of the power supply (about 50).
(above kHz), as described below, the operation of the overcurrent protection function is inconvenient.
【0011】この場合、図8に示すように、セット端子
電圧が“Low”になるまでの時間td1と、セット端子
電圧が“Low”になってからトランジスタtrがOF
Fするまでの時間td2との遅れが生じる。両時間td1,
td2の和である遅延時間tdは、過電流検出時からトラ
ンジスタtrがOFFするまでの時間、すなわち過電流
保護機能が発揮されるまでに要する時間である。上記の
遅延時間td は、約1μsにも達し、前記スイッチング
周波数の高周波化によってスイッチングパルス幅が狭め
られると、保護動作に及ぼす影響が大きくなり、無視で
きなくなる。In this case, as shown in FIG. 8, the time t d1 until the set terminal voltage becomes "Low", and the transistor tr becomes OF after the set terminal voltage becomes "Low".
There is a delay with respect to the time td2 until F. Both times t d1 ,
The delay time t d, which is the sum of t d2 , is the time from the detection of the overcurrent to the turning off of the transistor tr, that is, the time required to exhibit the overcurrent protection function. The delay time t d reaches about 1 μs, and if the switching pulse width is narrowed by increasing the switching frequency, the influence on the protection operation becomes large and cannot be ignored.
【0012】たとえば、入力電圧vin=40〔V〕、
出力電圧vo=5〔V〕、コイルlのインダクタンスL
=200〔μH〕とすると、上記の遅延時間td の間に
コイル電流ilの変化分である電流Δiは、
Δi=〔(vin−vo)/L〕×td =0.175〔A〕
となる。このため、コイル電流ilは、電流Δiによっ
て前記過電流検出レベルiCLを超えてしまう。そして、
この電流変化分が、平均電流すなわち出力電流ioを増
大させることになる。For example, input voltage vin = 40 [V],
Output voltage vo = 5 [V], inductance L of coil l
= 200 [μH], the current Δi, which is the change in the coil current i1 during the delay time t d , is Δi = [(vin-vo) / L] × t d = 0.175 [A] Becomes Therefore, the coil current i1 exceeds the overcurrent detection level i CL due to the current Δi. And
This change in current increases the average current, that is, the output current io.
【0013】このときの出力特性は、図9に示すよう
に、短絡状態(vo=0〔V〕)に近くなる程エミッタ
電流が増大し、絶対最大定格値(2.5〔A〕)を超え
てしまい、前記垂下特性とならなくなる。このように、
上記の直流安定化電源回路1では、スイッチング周波数
が高くなる程過電流保護機能が確実に動作しなくなる。
一方、レギュレータ回路の小型化が進み、プリント基板
にレギュレータ回路が直接面実装されることが多くな
り、上記の直流安定化電源回路1では、サージによる過
電流保護機能の誤差動の可能性は少ないものの、前記の
ようにプリント基板に直接実装されて放熱が充分でない
場合、プリント基板が発煙する恐れがある。As for the output characteristic at this time, as shown in FIG. 9, the emitter current increases as it gets closer to the short-circuited state (vo = 0 [V]), and the absolute maximum rated value (2.5 [A]) is reached. It will be exceeded and the drooping characteristic will not be obtained. in this way,
In the above-described stabilized DC power supply circuit 1, the overcurrent protection function does not operate reliably as the switching frequency increases.
On the other hand, the downsizing of the regulator circuit has progressed, and the regulator circuit is often directly surface-mounted on the printed circuit board. Therefore, in the above-described DC stabilized power supply circuit 1, there is little possibility of an error in the overcurrent protection function due to a surge. However, as described above, if it is directly mounted on the printed circuit board and heat radiation is not sufficient, the printed circuit board may emit smoke.
【0014】本発明の目的は、過電流保護機能を確実に
動作させて、過熱状態となることを確実に回避すること
ができる直流安定化電源回路を提供することである。An object of the present invention is to provide a stabilized direct current power supply circuit which can surely operate an overcurrent protection function to prevent an overheated state.
【0015】[0015]
【課題を解決するための手段】本発明の直流安定化電源
回路は、出力電流が予め定める値より大きくなったこと
を過電流検出回路が検出すると、過電流保護回路が、入
力電圧を所望とする出力電圧に変換を行うパワー素子を
制御して、過電流状態を回避するようにした直流安定化
電源回路において、前記過電流検出回路と過電流保護回
路との間に介在され、前記過電流検出回路によって一旦
過電流状態が検出されると、前記過電流保護回路の機能
を発揮したまま保持させるラッチ回路と、電源投入の時
点から、電源投入時における負荷側の平滑コンデンサの
充電不足による一時的な過電流に対して上記ラッチ回路
がリセット中になり過電流保護動作が誤動作しないよう
に設定された期間、前記ラッチ回路をリセットするイニ
シャルリセット回路とを含むことを特徴とする。In the stabilized DC power supply circuit of the present invention, when the overcurrent detection circuit detects that the output current has become larger than a predetermined value, the overcurrent protection circuit determines that the input voltage is desired. the conversion to an output voltage by controlling the power element for which, in the DC stabilized power supply circuit so as to prevent an overcurrent condition, is interposed between the overcurrent detection circuit and the overcurrent protection circuit, the overcurrent Once by the detection circuit
When an overcurrent condition is detected, the function of the overcurrent protection circuit
A latch circuit for holding while exhibiting, at power-on
From the point, the smoothing capacitor on the load side when the power is turned on
The above latch circuit against temporary overcurrent due to insufficient charging
To prevent the overcurrent protection operation from malfunctioning while the
And an initial reset circuit that resets the latch circuit for a period set to .
【0016】上記の構成によれば、過電流検出回路と過
電流保護回路との間にはラッチ回路が介在されており、
電源投入時には、このラッチ回路はイニシャルリセット
回路によってリセットされ、パワー素子による定電圧出
力動作が可能となっている。しかしながら、一旦過電流
状態となると、該ラッチ回路がセットされ、過電流保護
回路の機能が発揮されたままで保持される。According to the above configuration, the latch circuit is interposed between the overcurrent detection circuit and the overcurrent protection circuit,
When the power is turned on, this latch circuit is reset by the initial reset circuit, and the constant voltage output operation by the power element is possible. However, once the overcurrent state occurs, the latch circuit is set, and the function of the overcurrent protection circuit is maintained and maintained.
【0017】したがって、過電流検出回路によって一旦
過電流状態が検出されると、ラッチ回路によって過電流
保護回路の機能が発揮されたままで保持されるので、レ
ギュレータ回路の小型化に対して、またスイッチング方
式の直流安定化電源回路の場合、スイッチング周波数の
高周波化による過電流保護動作の遅延の影響が大きくな
っても、プリント基板が過熱状態となることを確実に回
避することができる。また、電源投入時における負荷側
の平滑コンデンサの充電電圧不足による一時的な過電流
に対しては、ラッチ回路はリセット中となり、過電流保
護動作が誤作動することもない。Therefore, once the overcurrent state is detected by the overcurrent detection circuit, the function of the overcurrent protection circuit is maintained and maintained by the latch circuit. In the case of the DC stabilized power supply circuit of the type, even if the influence of the delay of the overcurrent protection operation due to the high switching frequency becomes large, it is possible to reliably prevent the printed circuit board from overheating. In addition, the latch circuit is resetting against a temporary overcurrent due to insufficient charging voltage of the smoothing capacitor on the load side when the power is turned on, and the overcurrent protection operation does not malfunction.
【0018】また、本発明の直流安定化電源回路では、
前記イニシャルリセット回路は、定電流源と、前記定電
流源によって充電されるコンデンサと、予め定める基準
電圧を作成する定電圧源と、電源投入によって単調増加
する前記コンデンサのランプ電圧波形が前記基準電圧以
下の期間を前記リセットの期間とするコンパレータとを
備えて構成されることを特徴とする。Further, in the DC stabilized power supply circuit of the present invention,
The initial reset circuit includes a constant current source, a capacitor charged by the constant current source, a constant voltage source that creates a predetermined reference voltage, and a ramp voltage waveform of the capacitor that monotonically increases when power is turned on. And a comparator having the following period as the reset period.
【0019】上記の構成によれば、前記リセットの期間
を、定電流値、コンデンサの静電容量および基準電圧を
設定することによって、比較的容易に任意の時間に設定
することができる。According to the above arrangement, the reset period can be set to an arbitrary time relatively easily by setting the constant current value, the capacitance of the capacitor and the reference voltage.
【0020】さらにまた、本発明の直流安定化電源回路
では、前記基準電圧は、ソフトスタート回路によるソフ
トスタート完了の電圧よりも高く設定されることを特徴
とする。Furthermore, in the stabilized DC power supply circuit of the present invention, the reference voltage is set to be higher than the voltage at which the soft start is completed by the soft start circuit.
【0021】上記の構成によれば、前記リセットの期間
は確実にソフトスタート完了後まで設定されることにな
り、電源投入時における過電流保護動作の誤作動を確実
に防止することができる。According to the above arrangement, the reset period is surely set until after the soft start is completed, so that the malfunction of the overcurrent protection operation at the time of turning on the power can be surely prevented.
【0022】また、本発明の直流安定化電源回路は、前
記コンデンサに前記ソフトスタート用のコンデンサを共
用することを特徴とする。Further, the stabilized DC power supply circuit of the present invention is characterized in that the capacitor for the soft start is shared with the capacitor.
【0023】上記の構成によれば、前記リセットの期間
を任意設定可能なように、該リセットの期間の設定のた
めのコンデンサを外付けとしても、ソフトスタート用の
コンデンサと共用することによって、端子数の増加を招
くことはない。According to the above configuration, even if the capacitor for setting the reset period is externally attached so that the reset period can be arbitrarily set, the terminal is shared by the soft start capacitor. It does not increase the number.
【0024】さらにまた、本発明の直流安定化電源回路
は、スイッチング方式の直流安定化電源回路であり、前
記リセットの期間には、スイッチングパルス毎に過電流
保護動作を行うことを特徴とする。Furthermore, the stabilized DC power supply circuit of the present invention is a switching type stabilized DC power supply circuit, and is characterized by performing an overcurrent protection operation for each switching pulse during the reset period.
【0025】上記の構成によれば、パルス・バイ・パル
スの過電流保護動作を行うので、スイッチングによる電
流を平滑化するためのコイルの電流の増大を防ぐことが
でき、パワー素子の負担を小さくすることができる。According to the above configuration, since the pulse-by-pulse overcurrent protection operation is performed, it is possible to prevent an increase in the current of the coil for smoothing the current due to switching, and to reduce the load on the power element. can do.
【0026】また、本発明の直流安定化電源回路は、前
記リセットの期間内で、出力電圧が予め定める値まで低
下すると、スイッチング周波数を低下する発振周波数変
更回路を備えることを特徴とする。Further, the DC stabilized power supply circuit of the present invention comprises an oscillation frequency changing circuit for decreasing the switching frequency when the output voltage drops to a predetermined value during the reset period.
【0027】上記の構成によれば、過電流状態となって
スイッチングパルス幅が狭くなってゆくと、過電流検知
からパワー素子のOFF駆動までの遅延時間による影響
が相対的に増大するのに対して、スイッチング周波数を
低下することによって、前記遅延時間による影響を小さ
くすることができ、コイル電流を確実にパワー素子の過
電流定格を超えないようにすることができる。According to the above structure, when the switching pulse width becomes narrower in the overcurrent state, the influence of the delay time from the overcurrent detection to the OFF driving of the power element relatively increases. By lowering the switching frequency, the influence of the delay time can be reduced, and the coil current can be surely prevented from exceeding the overcurrent rating of the power element.
【0028】さらにまた、本発明の直流安定化電源回路
は、前記ラッチ回路に、過熱検出回路による判定出力も
入力することを特徴とする。Furthermore, the stabilized DC power supply circuit of the present invention is characterized in that the latch circuit also receives the determination output from the overheat detection circuit.
【0029】上記の構成によれば、過熱検知の結果もラ
ッチされるので、プリント基板が過熱状態となることを
確実に回避することができる。According to the above arrangement, the result of overheat detection is also latched, so that it is possible to reliably prevent the printed circuit board from overheating.
【0030】[0030]
【発明の実施の形態】本発明の実施の一形態について、
図1〜図6に基づいて説明すれば、以下の通りである。BEST MODE FOR CARRYING OUT THE INVENTION Regarding one embodiment of the present invention,
The following is a description with reference to FIGS. 1 to 6.
【0031】図1は、本発明の実施の一形態の直流安定
化電源回路11の電気的構成を示すブロック図である。
この直流安定化電源回路11は、降圧チョッパ型の電源
回路であり、後述する外付けのコイルLおよびコンデン
サC1,C2,Csを除き、半導体集積回路としてIC
化されている。この直流安定化電源回路11は、たとえ
ば12〔V〕の入力電圧VinをスイッチングするNP
N形のトランジスタTRを備えており、入力段のコンデ
ンサC1で平滑化された前記入力電圧Vinが該トラン
ジスタTRにおいてスイッチングされる。トランジスタ
TRがONしている期間では、そのエミッタに現れた電
圧Voutによって、コイルL、コンデンサC2および
負荷RLに対してエネルギが供給される。トランジスタ
TRがOFFしている期間では、コイルLに蓄えられた
エネルギが、ダイオードDによって還流させられて負荷
RLに与えられる。FIG. 1 is a block diagram showing an electrical configuration of a stabilized DC power supply circuit 11 according to an embodiment of the present invention.
The DC stabilized power supply circuit 11 is a step-down chopper type power supply circuit, and is an IC as a semiconductor integrated circuit except for an external coil L and capacitors C1, C2 and Cs described later.
Has been converted. This DC stabilized power supply circuit 11 is an NP that switches an input voltage Vin of 12 [V], for example.
An N-type transistor TR is provided, and the input voltage Vin smoothed by the input stage capacitor C1 is switched in the transistor TR. While the transistor TR is ON, energy is supplied to the coil L, the capacitor C2 and the load RL by the voltage Vout appearing at the emitter of the transistor TR. While the transistor TR is off, the energy stored in the coil L is circulated by the diode D and given to the load RL.
【0032】出力電圧Voの制御は、該出力電圧Vo
を、分圧抵抗R1,R2の抵抗値、たとえば3kΩと1
kΩとによって1/4に分圧したフィードバック電圧V
adjと、基準電圧源12からの基準電圧Vref、た
とえば1.25〔V〕とに基づいて行なわれる。まず、
差動アンプ13は、両電圧の差に応じて、前記フィード
バック電圧Vadjが基準電圧Vrefよりも高くなる
程高いスライス電圧を出力する。そのスライス電圧と発
振器14から出力されるたとえば100〔kHz〕の三
角波とがコンパレータ15で比較され、前記三角波が前
記スライス電圧でスライスされて、PWM信号が作成さ
れる。The output voltage Vo is controlled by the output voltage Vo.
Is the resistance value of the voltage dividing resistors R1 and R2, for example, 3 kΩ and 1
Feedback voltage V divided into 1/4 by kΩ
adj and the reference voltage Vref from the reference voltage source 12, for example, 1.25 [V]. First,
The differential amplifier 13 outputs a higher slice voltage as the feedback voltage Vadj becomes higher than the reference voltage Vref, depending on the difference between the two voltages. The slice voltage and a triangular wave of, for example, 100 [kHz] output from the oscillator 14 are compared by the comparator 15, and the triangular wave is sliced by the slice voltage to create a PWM signal.
【0033】次いで、このPWM信号が駆動回路16に
与えられ、前記PWM信号のデューティサイクルに応じ
て該駆動回路16が前記トランジスタTRのON/OF
F制御を行う。したがって、前記フィードバック電圧V
adjが基準電圧Vrefよりも高くなってスライス電
圧が高くなる程、三角波のスライスされる幅が狭くな
り、デューティが低くなって、出力電圧Voが低下し、
フィードバック電圧Vadjが低下する。このようにし
て、出力電圧Voが前記基準電圧Vrefおよびフィー
ドバック電圧Vadjによって決定される一定電圧、た
とえば5〔V〕に安定化される。Next, this PWM signal is given to the drive circuit 16, and the drive circuit 16 turns on / off the transistor TR according to the duty cycle of the PWM signal.
F control is performed. Therefore, the feedback voltage V
As adj becomes higher than the reference voltage Vref and the slice voltage becomes higher, the width of the triangular wave sliced becomes narrower, the duty becomes lower, and the output voltage Vo decreases.
The feedback voltage Vadj drops. In this way, the output voltage Vo is stabilized to a constant voltage determined by the reference voltage Vref and the feedback voltage Vadj, for example, 5 [V].
【0034】前記トランジスタTRには、直列にメタル
抵抗RMが介在されている。このメタル抵抗RMの端子
間電圧はコンパレータ17に与えられており、該コンパ
レータ17は前記端子間電圧が予め定める過電流検出レ
ベル以上となると過電流状態であると判定し、判定出力
を導出する。前記メタル抵抗RMおよびこのコンパレー
タ17は過電流検出回路18を構成し、前記メタル抵抗
RMの抵抗値は、たとえば18〔mΩ〕に選ばれてお
り、コンパレータ17の過電流検出レベルは、たとえば
36〔mV〕に選ばれており、したがってこの過電流検
出回路18は、トランジスタTRのコレクタ電流が2
〔A〕を超えると、前記判定出力を導出する。A metal resistance RM is interposed in series with the transistor TR. The inter-terminal voltage of the metal resistor RM is given to the comparator 17, and when the inter-terminal voltage becomes equal to or higher than a predetermined overcurrent detection level, the comparator 17 determines that it is in an overcurrent state and derives a determination output. The metal resistance RM and the comparator 17 constitute an overcurrent detection circuit 18, and the resistance value of the metal resistance RM is selected to be, for example, 18 [mΩ], and the overcurrent detection level of the comparator 17 is, for example, 36 [mΩ]. mV], the overcurrent detection circuit 18 has a collector current of the transistor TR of 2
When [A] is exceeded, the judgment output is derived.
【0035】前記トランジスタTRにはまた、近接して
過熱検出回路19が設けられている。この過熱検出回路
19は、トランジスタTRの素子温度が予め定める過熱
検出レベル以上となると過熱状態であると判定し、判定
出力を導出する。前記過電流状態の判定出力および過熱
状態の判定出力はOR回路20に与えられており、OR
回路20は、少なくとも何れかの判定出力が導出される
と、RSフリップフロップ回路21のセット端子電圧/
Setを“Low”にセットする(/は、反転であるこ
とを表す)。RSフリップフロップ回路21は、前記セ
ット端子電圧/Setが一旦“Low”にセットされる
と、前記コンパレータ15から駆動回路16の間に接続
されている出力端子/Qを“Low”にセットしたまま
保持する。これによって、前記PWM信号のパルスは該
RSフリップフロップ回路21にバイパスされて、トラ
ンジスタTRのスイッチング動作は停止され、過電流状
態および過熱状態が解消される。An overheat detecting circuit 19 is also provided close to the transistor TR. The overheat detection circuit 19 determines that the element temperature of the transistor TR is overheated when the element temperature becomes equal to or higher than a predetermined overheat detection level, and derives a determination output. The determination output of the overcurrent state and the determination output of the overheat state are given to the OR circuit 20, and OR
When at least one of the determination outputs is derived, the circuit 20 outputs the set terminal voltage of the RS flip-flop circuit 21 /
Set is set to “Low” (/ indicates inversion). Once the set terminal voltage / Set is set to "Low", the RS flip-flop circuit 21 keeps the output terminal / Q connected between the comparator 15 and the drive circuit 16 set to "Low". Hold. As a result, the pulse of the PWM signal is bypassed by the RS flip-flop circuit 21, the switching operation of the transistor TR is stopped, and the overcurrent state and the overheat state are eliminated.
【0036】一方、前記発振器14からRSフリップフ
ロップ回路21へは、AND回路22を介して、トラン
ジスタTRのOFF時にリセット信号が出力されてい
る。AND回路22の他方の入力には、コンパレータ2
3からの出力が与えられる。コンパレータ23は、図2
(a)で示す前記入力電圧Vinが印加されると、定電
流源24が作成する定電流Ichgによって図2(d)
で示すように充電される外付けコンデンサCsの充電電
圧Vcと、定電圧源25によって作成される基準電圧V
s1、たとえば5.5〔V〕とを比較し、Vc<Vs1
であるときには図2(e)で示すように前記AND回路
22の他方の入力をハイレベルとする。これによって、
前記発振器14からのリセット信号がRSフリップフロ
ップ回路21のリセット端子電圧/Resetを“Lo
w”にセットする。前記コンデンサCsの充電電圧Vc
は、ツェナダイオードZDによって、その最大値が、た
とえば6.8〔V〕に制限される。On the other hand, a reset signal is output from the oscillator 14 to the RS flip-flop circuit 21 via the AND circuit 22 when the transistor TR is turned off. The other input of the AND circuit 22 is connected to the comparator 2
The output from 3 is given. The comparator 23 is shown in FIG.
When the input voltage Vin shown in (a) is applied, the constant current Ichg generated by the constant current source 24 causes the constant current Ichg shown in FIG.
The charging voltage Vc of the external capacitor Cs to be charged as shown by and the reference voltage V created by the constant voltage source 25.
s1, for example, 5.5 [V], and Vc <Vs1
2e, the other input of the AND circuit 22 is set to the high level as shown in FIG. by this,
The reset signal from the oscillator 14 changes the reset terminal voltage / Reset of the RS flip-flop circuit 21 to "Lo.
w ". Charging voltage Vc of the capacitor Cs
Is limited to a maximum value of 6.8 [V] by the Zener diode ZD.
【0037】したがって、時刻t1で示す電源投入か
ら、Vc≧Vs1となる時刻t2までのリセット期間W
1は、ラッチ回路である前記RSフリップフロップ回路
21がセットされても、AND回路22を介する前記発
振器14からのリセット信号によってリセットされ、前
記出力端子/Qはオープンになる。このため、該リセッ
ト期間W1は過電流検出回路18の判定出力による過電
流保護動作は、前記図7で示す直流安定化電源回路1と
同様に、発振器14からの三角波のパルス毎のパルス・
バイ・パルス動作となり、図2(c)で示すコイル電流
ILが負荷側の平滑用コンデンサC2の充電電圧不足に
よって一時的な過電流となっても、その期間W2はラッ
チが行われずに、トランジスタTRは次のON時に通常
のタイミングでONし、前記コンデンサC2に充電電流
が供給される。Therefore, the reset period W from power-on shown at time t1 to time t2 when Vc ≧ Vs1
1 is reset by the reset signal from the oscillator 14 via the AND circuit 22 even if the RS flip-flop circuit 21 which is a latch circuit is set, and the output terminal / Q is opened. Therefore, during the reset period W1, the overcurrent protection operation based on the determination output of the overcurrent detection circuit 18 is similar to that of the DC stabilized power supply circuit 1 shown in FIG.
Even when the coil current IL shown in FIG. 2C becomes a temporary overcurrent due to a shortage of the charging voltage of the smoothing capacitor C2 on the load side, latching is not performed during the period W2 and the transistor TR is turned on at the normal timing at the next ON, and the charging current is supplied to the capacitor C2.
【0038】前記リセット信号はパルス状であり、前記
PWM信号のパルス幅が1〔μsec〕程度以下となる
ように前記RSフリップフロップ回路21のリセット端
子電圧/Resetを“Low”にセットする。これに
よって、電源投入時のコイル電流ILを小さく抑えるこ
とができ、トランジスタTRの負担を小さくすることが
できる。The reset signal is pulsed, and the reset terminal voltage / Reset of the RS flip-flop circuit 21 is set to "Low" so that the pulse width of the PWM signal is about 1 [μsec] or less. As a result, the coil current IL at power-on can be suppressed to a low level, and the load on the transistor TR can be reduced.
【0039】前記リセット期間W1は、コンデンサCs
の静電容量を参照符と同一に示すとき、
W1=Cs×Vs1/Ichg
で求められ、たとえばCs=0.1〔μF〕、Vs1=
5.5〔V〕、Ichg=10〔μA〕とすると、55
〔msec〕となる。During the reset period W1, the capacitor Cs
When the electrostatic capacitance of the same as the reference numeral is shown, W1 = Cs × Vs1 / Ichg is obtained, and for example, Cs = 0.1 [μF], Vs1 =
Assuming 5.5 [V] and Ichg = 10 [μA], 55
[Msec].
【0040】そして、前記リセット期間W1が終了した
後に、時刻t3で示すように短絡によってコイル電流I
Lが増加すると、前記過電流検出回路18の判定出力に
よるRSフリップフロップ回路21の過電流保護動作に
よって、時刻t4でトランジスタTRが一旦OFFされ
てラッチされ、前記コイル電流ILが遮断されるととも
に、図2(b)で示すように出力電圧Voが低下してゆ
く。After the reset period W1 ends, the coil current I is short-circuited by a short circuit as shown at time t3.
When L increases, the transistor TR is temporarily turned off and latched at time t4 by the overcurrent protection operation of the RS flip-flop circuit 21 based on the determination output of the overcurrent detection circuit 18, and the coil current IL is cut off. As shown in FIG. 2B, the output voltage Vo decreases.
【0041】また、前記コンデンサCsは、ソフトスタ
ート用のコンデンサであり、その充電電圧Vcはソフト
スタート回路26に与えられている。ソフトスタート回
路26は、電源投入時に、前記充電電圧Vcに対応して
前記PWM信号のデューティを制限するものであり、図
3で示すように、Vc=1.3〔V〕の0〔%〕から、
Vc=2.3〔V〕の100〔%〕まで、その制限値が
設定されている。ソフトスタート回路26の出力は前記
差動アンプ13の出力に接続されており、比較的低いデ
ューティに制限する場合には前記スライス電圧を高く
し、比較的高いデューティに制限する場合には前記スラ
イス電圧を低くして、前記コンパレータ15に与える。The capacitor Cs is a soft start capacitor, and its charging voltage Vc is supplied to the soft start circuit 26. The soft start circuit 26 limits the duty of the PWM signal in response to the charging voltage Vc when the power is turned on. As shown in FIG. 3, Vc = 1.3 [V] 0%! From
The limit value is set up to 100 [%] of Vc = 2.3 [V]. The output of the soft start circuit 26 is connected to the output of the differential amplifier 13. The slice voltage is increased when the duty is limited to a relatively low duty, and the slice voltage is increased when the duty is limited to a relatively high duty. Is lowered and applied to the comparator 15.
【0042】したがって、図4(a)で示すように、電
源投入されて充電電圧Vcが立上がりを開始した時点で
は、図4(b)で示すPWM信号のデューティは0
〔%〕のままで、図4(a)で示す出力電圧Voも低下
したままであり、Vc=1.3〔V〕以上となると徐々
にデューティが高くなってゆき、出力電圧Voは上昇し
てゆく。Vc=2.3〔V〕以上となるとデューティは
100〔%〕のままで、出力電圧Voは予め定められた
前記5〔V〕まで緩やかに到達する。このようなソフト
スタート動作によって、出力電圧Voのオーバーシュー
トが防止されている。Therefore, as shown in FIG. 4A, when the power is turned on and the charging voltage Vc starts to rise, the duty of the PWM signal shown in FIG. 4B is 0.
The output voltage Vo shown in FIG. 4 (a) also remains reduced as it is [%], and when Vc = 1.3 [V] or higher, the duty gradually increases and the output voltage Vo increases. Go on. When Vc = 2.3 [V] or more, the duty remains 100 [%] and the output voltage Vo gently reaches the predetermined 5 [V]. By such a soft start operation, overshoot of the output voltage Vo is prevented.
【0043】さらにまた、前記発振器14は、発振周波
数変更回路27の指令により三角波の発振周波数を、前
記100〔kHz〕から20〔kHz〕に低下可能に構
成されている。前記発振周波数変更回路27は、前記定
電圧源25によって作成される基準電圧Vs2、たとえ
ば0.6〔V〕と、前記フィードバック電圧Vadjと
を比較し、Vadj<Vs2となったことがコンパレー
タ28で判定されると、前記発振器14の発振周波数を
低下させる。すなわち、コンパレータ28は、出力電圧
が2.4〔V〕より低下すると、発振器14の発振周波
数を低下させる。Furthermore, the oscillator 14 is constructed so that the oscillation frequency of the triangular wave can be lowered from 100 [kHz] to 20 [kHz] according to a command from the oscillation frequency changing circuit 27. The oscillation frequency changing circuit 27 compares the feedback voltage Vadj with the reference voltage Vs2 generated by the constant voltage source 25, for example, 0.6 [V], and the comparator 28 determines that Vadj <Vs2. If determined, the oscillation frequency of the oscillator 14 is lowered. That is, the comparator 28 lowers the oscillation frequency of the oscillator 14 when the output voltage is lower than 2.4 [V].
【0044】したがって、特にコンデンサC2を100
0〔μF〕以上の大容量とした場合、電源投入直後はコ
イル電流ILが大きくなり、前述のように期間W2にお
いて、過電流検出回路18、RSフリップフロップ回路
21、コンパレータ23およびAND回路22によるパ
ルス・バイ・パルスの過電流保護動作によっても、前記
式1で示すように遅延時間tdの影響によってトランジ
スタTRの過電流定格を超えてしまうことがあるのに対
して、過電流検知によって発振器14の発振周波数を低
下させることによって、前記遅延時間tdの影響が小さ
くなり、前記コイル電流ILを確実にトランジスタTR
の過電流定格を超えないようにすることができる。Therefore, especially when the capacitor C2 is 100
In the case of a large capacity of 0 [μF] or more, the coil current IL becomes large immediately after the power is turned on, and the overcurrent detection circuit 18, the RS flip-flop circuit 21, the comparator 23 and the AND circuit 22 are used in the period W2 as described above. Even if the pulse-by-pulse overcurrent protection operation is performed, the overcurrent rating of the transistor TR may be exceeded due to the influence of the delay time td as shown in the equation 1, while the oscillator 14 is detected by the overcurrent detection. By reducing the oscillation frequency of the transistor TR, the influence of the delay time td is reduced, and the coil current IL is reliably transferred to the transistor TR.
The overcurrent rating of will not be exceeded.
【0045】以上のように本発明に係る直流安定化電源
回路11は、前記リセット期間W1を経過すると、図5
で示すように、一旦、A点で過電流検出回路18が過電
流状態であることを判定すると、RSフリップフロップ
回路21がラッチを行い、以降、トランジスタTRのス
イッチング動作を停止するので、スイッチング周波数の
高周波化による過電流保護動作の遅延の影響が大きくな
っても、またレギュレータ回路の小型化に対しても、プ
リント基板が過熱状態となることを確実に回避すること
ができる。As described above, the stabilized DC power supply circuit 11 according to the present invention, as shown in FIG.
As shown by, once, when the overcurrent detection circuit 18 determines that it is in the overcurrent state at the point A, the RS flip-flop circuit 21 latches and thereafter stops the switching operation of the transistor TR. Even if the influence of the delay of the overcurrent protection operation due to the higher frequency is increased and the size of the regulator circuit is reduced, it is possible to reliably prevent the printed circuit board from overheating.
【0046】また、電源投入直後の前記リセット期間W
1には、負荷側の平滑用コンデンサC2の充電電圧不足
による一時的な過電流に対して、過電流保護動作が誤作
動することもない。さらにまた、そのリセット期間W1
には、発振器14からの三角波のパルス毎のパルス・バ
イ・パルスの過電流保護動作が行われるので、コイル電
流ILの増大を防ぐことができ、トランジスタTRの負
担を小さくすることができる。Further, the reset period W immediately after the power is turned on.
In No. 1, the overcurrent protection operation does not malfunction due to a temporary overcurrent due to insufficient charging voltage of the smoothing capacitor C2 on the load side. Furthermore, the reset period W1
Since the pulse-by-pulse overcurrent protection operation for each pulse of the triangular wave from the oscillator 14 is performed, the coil current IL can be prevented from increasing and the load on the transistor TR can be reduced.
【0047】また、前記リセット期間W1は、定電流I
chgの充電によって単調増加するランプ電圧波形であ
るコンデンサCsの充電電圧Vcによって決定されるの
で、前記定電流Ichg、コンデンサCsの静電容量お
よび定電圧源25による基準電圧Vs2を設定すること
によって、比較的容易に任意の時間に設定することがで
きる。さらにまた、前記基準電圧Vs2が、ソフトスタ
ート回路26によるソフトスタート完了の電圧である前
記2.3〔V〕よりも高く設定されることで、前記リセ
ット期間W1は確実にソフトスタート完了後まで設定さ
れることになり、電源投入時における過電流保護動作の
誤作動を確実に防止することができる。また、コンデン
サCsには、ソフトスタート用のコンデンサが共用され
るので、端子数が増加することもない。Further, during the reset period W1, the constant current I
Since it is determined by the charging voltage Vc of the capacitor Cs, which is a ramp voltage waveform that monotonically increases as the chg is charged, by setting the constant current Ichg, the capacitance of the capacitor Cs, and the reference voltage Vs2 by the constant voltage source 25, It can be set relatively easily at any time. Furthermore, the reference voltage Vs2 is set higher than the voltage of 2.3 [V], which is the voltage for the soft start completion by the soft start circuit 26, so that the reset period W1 is reliably set until after the soft start is completed. Therefore, it is possible to reliably prevent malfunction of the overcurrent protection operation when the power is turned on. Further, since the capacitor for soft start is commonly used as the capacitor Cs, the number of terminals does not increase.
【0048】さらにまた、前記リセット期間W1内で
は、図6で示すように、まず過電流状態となると、トラ
ンジスタTRのON時間が短くなって、出力電圧VO が
A点で低下し、さらに該出力電圧VO がB点まで低下す
ると、コンパレータ28の出力が“Low”になって発
振周波数が低下する。低下が終了するC点では、正規の
過電流保護値の2〔A〕となり、さらに出力電圧VO 低
下すると、前記遅延時間tdの影響によって出力電流I
oが増大する。しかしながら、前記絶対最大定格値の
2.5〔A〕以下となる。このようにして、前記リセッ
ト期間W1内でも、前記遅延時間tdの影響を小さく
し、前記コイル電流ILを確実にトランジスタTRの過
電流定格を超えないようにすることができる。Furthermore, in the reset period W1, as shown in FIG. 6, when the overcurrent state is first set, the ON time of the transistor TR is shortened, and the output voltage V O is lowered at the point A. When the output voltage V O drops to point B, the output of the comparator 28 goes "Low", and the oscillation frequency drops. At the point C where the reduction ends, the normal overcurrent protection value becomes 2 [A], and when the output voltage V O further decreases, the output current I is affected by the delay time td.
o increases. However, the absolute maximum rating is 2.5 [A] or less. In this way, even within the reset period W1, it is possible to reduce the influence of the delay time td and ensure that the coil current IL does not exceed the overcurrent rating of the transistor TR.
【0049】さらにまた、過熱検出回路19による判定
出力もRSフリップフロップ回路21によってラッチさ
れるので、過熱検知によってもプリント基板が過熱状態
となることを確実に回避することができる。Furthermore, since the judgment output from the overheat detection circuit 19 is also latched by the RS flip-flop circuit 21, it is possible to reliably prevent the printed circuit board from becoming overheated even when overheat is detected.
【0050】[0050]
【発明の効果】本発明の直流安定化電源回路は、以上の
ように、過電流検出回路と過電流保護回路との間に介在
され、前記過電流検出回路によって一旦過電流状態が検
出されると、前記過電流保護回路の機能を発揮したまま
保持させるラッチ回路と、電源投入の時点から、電源投
入時における負荷側の平滑コンデンサの充電不足による
一時的な過電流に対して上記ラッチ回路がリセット中に
なり過電流保護動作が誤動作しないように設定された期
間、前記ラッチ回路をリセットするイニシャルリセット
回路とを含んでいる。 As described above, the DC stabilized power supply circuit of the present invention is interposed between the overcurrent detection circuit and the overcurrent protection circuit.
Then, the overcurrent state is once detected by the overcurrent detection circuit.
When released, the function of the overcurrent protection circuit remains active.
The latch circuit that holds the power and the power
Due to insufficient charging of the smoothing capacitor on the load side at the time of turning on
While the above latch circuit is resetting against a temporary overcurrent,
Is set to prevent overcurrent protection operation from malfunctioning.
Initial reset for resetting the latch circuit during
Circuit and.
【0051】それゆえ、一旦過電流状態が検出される
と、ラッチ回路によって過電流保護回路の機能が発揮さ
れたままで保持されるので、レギュレータ回路の小型化
に対して、またスイッチング方式の直流安定化電源回路
の場合、スイッチング周波数の高周波化による過電流保
護動作の遅延の影響が大きくなっても、プリント基板が
過熱状態となることを確実に回避することができる。ま
た、電源投入時における負荷側の平滑コンデンサの充電
電圧不足による一時的な過電流に対しては、ラッチ回路
はリセット中となり、過電流保護動作が誤作動すること
もない。Therefore, once the overcurrent state is detected, the function of the overcurrent protection circuit is maintained by the latch circuit and is maintained, so that the regulator circuit can be downsized and the switching system DC stability can be maintained. In the case of the integrated power supply circuit, it is possible to reliably prevent the printed circuit board from becoming overheated, even if the influence of the delay in the overcurrent protection operation due to the higher switching frequency increases. In addition, the latch circuit is resetting against a temporary overcurrent due to insufficient charging voltage of the smoothing capacitor on the load side when the power is turned on, and the overcurrent protection operation does not malfunction.
【0052】また、本発明の直流安定化電源回路は、以
上のように、電源投入によって単調増加するコンデンサ
のランプ電圧波形が基準電圧以下の期間を前記リセット
の期間とする。Further, in the DC stabilized power supply circuit of the present invention, as described above, the period in which the lamp voltage waveform of the capacitor, which monotonously increases when the power is turned on, is equal to or lower than the reference voltage is the reset period.
【0053】それゆえ、前記リセットの期間を、定電流
値、コンデンサの静電容量および基準電圧を設定するこ
とによって、比較的容易に任意の時間に設定することが
できる。Therefore, the reset period can be set to an arbitrary time relatively easily by setting the constant current value, the capacitance of the capacitor and the reference voltage.
【0054】さらにまた、本発明の直流安定化電源回路
は、以上のように、前記基準電圧をソフトスタート完了
の電圧よりも高く設定する。Furthermore, in the stabilized DC power supply circuit of the present invention, as described above, the reference voltage is set higher than the voltage at the completion of the soft start.
【0055】それゆえ、前記リセットの期間は確実にソ
フトスタート完了後まで設定されることになり、電源投
入時における過電流保護動作の誤作動を確実に防止する
ことができる。Therefore, the reset period is surely set until after the soft start is completed, and the malfunction of the overcurrent protection operation when the power is turned on can be surely prevented.
【0056】また、本発明の直流安定化電源回路は、以
上のように、前記コンデンサに前記ソフトスタート用の
コンデンサを共用する。In the stabilized DC power supply circuit of the present invention, as described above, the soft start capacitor is also used as the capacitor.
【0057】それゆえ、前記リセットの期間を任意設定
可能なように、該リセットの期間の設定のためのコンデ
ンサを外付けとしても、端子数の増加を招くことはな
い。Therefore, even if the capacitor for setting the reset period is externally attached so that the reset period can be arbitrarily set, the number of terminals does not increase.
【0058】さらにまた、本発明の直流安定化電源回路
は、以上のように、スイッチング方式の直流安定化電源
回路であり、前記リセットの期間には、スイッチングパ
ルス毎に過電流保護動作を行う。Furthermore, the DC stabilized power supply circuit of the present invention is a switching type DC stabilized power supply circuit as described above, and performs the overcurrent protection operation for each switching pulse during the reset period.
【0059】それゆえ、パルス・バイ・パルスの過電流
保護動作を行うので、スイッチングによる電流を平滑化
するためのコイルの電流の増大を防ぐことができ、パワ
ー素子の負担を小さくすることができる。Therefore, since the pulse-by-pulse overcurrent protection operation is performed, it is possible to prevent an increase in the current of the coil for smoothing the current due to switching, and to reduce the load on the power element. .
【0060】また、本発明の直流安定化電源回路は、以
上のように、前記リセットの期間内で、出力電圧が予め
定める値まで低下するとスイッチング周波数を低下す
る。As described above, the DC stabilized power supply circuit of the present invention lowers the switching frequency when the output voltage drops to a predetermined value within the reset period.
【0061】それゆえ、過電流状態となってスイッチン
グパルス幅が狭くなっても、過電流検知からパワー素子
のOFF駆動までの遅延時間による影響を小さくするこ
とができ、コイル電流を確実にパワー素子の過電流定格
を超えないようにすることができる。Therefore, even if the switching pulse width becomes narrow in the overcurrent state, the influence of the delay time from the detection of the overcurrent to the OFF drive of the power element can be reduced, and the coil current can be reliably ensured. The overcurrent rating of will not be exceeded.
【0062】さらにまた、本発明の直流安定化電源回路
は、以上のように、前記ラッチ回路に、過熱検出回路に
よる判定出力も入力する。Furthermore, in the DC stabilized power supply circuit of the present invention, the determination output by the overheat detection circuit is also input to the latch circuit as described above.
【0063】それゆえ、過熱検知の結果もラッチされる
ので、プリント基板が過熱状態となることを確実に回避
することができる。Therefore, the result of overheat detection is also latched, so that it is possible to reliably prevent the printed circuit board from becoming overheated.
【図1】本発明の実施の一形態の直流安定化電源回路の
電気的構成を示すブロック図である。FIG. 1 is a block diagram showing an electrical configuration of a stabilized DC power supply circuit according to an embodiment of the present invention.
【図2】図1の直流安定化電源回路の過電流保護動作を
説明するための波形図である。FIG. 2 is a waveform diagram for explaining an overcurrent protection operation of the stabilized DC power supply circuit of FIG.
【図3】図1の直流安定化電源回路のソフトスタート動
作を説明するためのグラフである。FIG. 3 is a graph for explaining a soft start operation of the stabilized direct current power supply circuit of FIG.
【図4】図1の直流安定化電源回路のソフトスタート動
作を説明するための波形図である。4 is a waveform diagram for explaining a soft start operation of the stabilized DC power supply circuit of FIG.
【図5】図1の直流安定化電源回路のリセット期間終了
後の動作特性を示すグラフである。5 is a graph showing operating characteristics of the stabilized DC power supply circuit of FIG. 1 after the reset period ends.
【図6】図1の直流安定化電源回路のリセット期間中の
動作特性を示すグラフである。6 is a graph showing operating characteristics of the stabilized DC power supply circuit of FIG. 1 during a reset period.
【図7】典型的な従来技術の直流安定化電源回路の電気
的構成を示すブロック図である。FIG. 7 is a block diagram showing an electrical configuration of a typical prior art DC stabilized power supply circuit.
【図8】図7の直流安定化電源回路の過電流保護動作を
説明するための波形図である。8 is a waveform diagram for explaining an overcurrent protection operation of the DC stabilized power supply circuit of FIG.
【図9】図7の直流安定化電源回路の動作特性を示すグ
ラフである。9 is a graph showing operating characteristics of the DC stabilized power supply circuit of FIG.
11 直流安定化電源回路 12 基準電圧源 13 差動アンプ 14 発振器(イニシャルリセット回路) 15,17,28 コンパレータ 16 駆動回路(過電流保護回路) 18 過電流検出回路 19 過熱検出回路 20 OR回路 21 RSフリップフロップ回路(ラッチ回路) 22 AND回路(イニシャルリセット回路) 23 コンパレータ(イニシャルリセット回路) 24 定電流源 25 定電圧源(イニシャルリセット回路) 26 ソフトスタート回路 27 発振周波数変更回路 C1,C2,Cs コンデンサ D ダイオード L コイル R1,R2 分圧抵抗 RL 負荷 RM メタル抵抗 TR トランジスタ ZD ツェナダイオード 11 DC stabilized power supply circuit 12 Reference voltage source 13 Differential amplifier 14 Oscillator (initial reset circuit) 15, 17, 28 comparator 16 Drive circuit (overcurrent protection circuit) 18 Overcurrent detection circuit 19 Overheat detection circuit 20 OR circuit 21 RS flip-flop circuit (latch circuit) 22 AND circuit (initial reset circuit) 23 Comparator (Initial reset circuit) 24 constant current source 25 Constant voltage source (initial reset circuit) 26 Soft Start Circuit 27 Oscillation frequency change circuit C1, C2, Cs capacitors D diode L coil R1, R2 partial pressure resistance RL load RM metal resistor TR transistor ZD Zener diode
Claims (7)
ことを過電流検出回路が検出すると、過電流保護回路
が、入力電圧を所望とする出力電圧に変換を行うパワー
素子を制御して、過電流状態を回避するようにした直流
安定化電源回路において、 前記過電流検出回路と過電流保護回路との間に介在さ
れ、前記過電流検出回路によって一旦過電流状態が検出
されると、前記過電流保護回路の機能を発揮したまま保
持させるラッチ回路と、 電源投入の時点から、電源投入時における負荷側の平滑
コンデンサの充電不足による一時的な過電流に対して上
記ラッチ回路がリセット中になり過電流保護動作が誤動
作しないように設定された期間、前記ラッチ回路をリセ
ットするイニシャルリセット回路とを含むことを特徴と
する直流安定化電源回路。1. When an overcurrent detection circuit detects that an output current has become larger than a predetermined value, an overcurrent protection circuit controls a power element that converts an input voltage into a desired output voltage, In a stabilized DC power supply circuit designed to avoid an overcurrent state, the overcurrent detection circuit is interposed between the overcurrent detection circuit and the overcurrent protection circuit, and the overcurrent state is once detected.
Then, the function of the above-mentioned overcurrent protection circuit is kept active.
The latch circuit to be held and the smoothing of the load side when the power is turned on from the moment the power is turned on.
For temporary overcurrent due to insufficient capacitor charging
The overcurrent protection operation malfunctions because the latch circuit is resetting.
A stabilized direct current power supply circuit, comprising: an initial reset circuit that resets the latch circuit for a period set so as not to operate.
電圧波形が前記基準電圧以下の期間を前記リセットの期
間とするコンパレータとを備えて構成されることを特徴
とする請求項1記載の直流安定化電源回路。2. The initial reset circuit includes a constant current source, a capacitor charged by the constant current source, a constant voltage source that creates a predetermined reference voltage, and a ramp voltage of the capacitor that monotonically increases when power is turned on. The stabilized direct-current power supply circuit according to claim 1, further comprising a comparator having a waveform whose period is equal to or lower than the reference voltage as the reset period.
るソフトスタート完了の電圧よりも高く設定されること
を特徴とする請求項2記載の直流安定化電源回路。3. The stabilized DC power supply circuit according to claim 2, wherein the reference voltage is set to be higher than the voltage at which the soft start is completed by the soft start circuit.
コンデンサを共用することを特徴とする請求項2または
3記載の直流安定化電源回路。4. The stabilized DC power supply circuit according to claim 2, wherein the soft start capacitor is shared with the capacitor.
あり、前記リセットの期間には、スイッチングパルス毎
に過電流保護動作を行うことを特徴とする請求項1〜4
の何れかに記載の直流安定化電源回路。5. A stabilized DC power supply circuit of a switching system, wherein an overcurrent protection operation is performed for each switching pulse during the reset period.
The stabilized DC power supply circuit according to any one of 1.
定める値まで低下すると、スイッチング周波数を低下す
る発振周波数変更回路を備えることを特徴とする請求項
1〜5の何れかに記載の直流安定化電源回路。6. The direct current according to claim 1, further comprising an oscillation frequency changing circuit that lowers the switching frequency when the output voltage drops to a predetermined value during the reset period. Stabilized power circuit.
定出力も入力することを特徴とする請求項1〜6の何れ
かに記載の直流安定化電源回路。7. The stabilized DC power supply circuit according to claim 1, wherein the latch circuit also receives the determination output from the overheat detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000013508A JP3469154B2 (en) | 2000-01-21 | 2000-01-21 | DC stabilized power supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000013508A JP3469154B2 (en) | 2000-01-21 | 2000-01-21 | DC stabilized power supply circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001211638A JP2001211638A (en) | 2001-08-03 |
JP3469154B2 true JP3469154B2 (en) | 2003-11-25 |
Family
ID=18541092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000013508A Expired - Fee Related JP3469154B2 (en) | 2000-01-21 | 2000-01-21 | DC stabilized power supply circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3469154B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107005234A (en) * | 2015-06-16 | 2017-08-01 | 富士电机株式会社 | Semiconductor device |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4395346B2 (en) * | 2003-08-29 | 2010-01-06 | 矢崎総業株式会社 | Capacitor charging circuit |
KR101219033B1 (en) | 2004-08-20 | 2013-01-07 | 삼성디스플레이 주식회사 | Power supply and indicator |
JP4521613B2 (en) * | 2004-08-23 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit for power control and switching power supply device |
JP3113228U (en) | 2005-06-01 | 2005-09-02 | 船井電機株式会社 | Plasma television |
KR100674873B1 (en) | 2005-06-15 | 2007-01-30 | 삼성전기주식회사 | Time control circuit of backlight inverter |
JP5145704B2 (en) * | 2006-11-28 | 2013-02-20 | 富士電機株式会社 | Power control circuit |
JP5071359B2 (en) * | 2008-12-04 | 2012-11-14 | 株式会社豊田自動織機 | Switching power supply |
JP5289923B2 (en) * | 2008-12-16 | 2013-09-11 | 新電元工業株式会社 | Switching power supply |
CN115622398B (en) * | 2021-07-14 | 2025-07-18 | 圣邦微电子(北京)股份有限公司 | Control circuit and control method with current limiting protection for switching converter |
CN114977760A (en) * | 2022-06-27 | 2022-08-30 | 骏盈半导体(上海)有限公司 | Soft start circuit for power management chip |
-
2000
- 2000-01-21 JP JP2000013508A patent/JP3469154B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107005234A (en) * | 2015-06-16 | 2017-08-01 | 富士电机株式会社 | Semiconductor device |
CN107005234B (en) * | 2015-06-16 | 2020-09-22 | 富士电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
Also Published As
Publication number | Publication date |
---|---|
JP2001211638A (en) | 2001-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4908386B2 (en) | Switching power supply device and driving method thereof | |
JP2686135B2 (en) | Constant current power supply circuit | |
JP3693940B2 (en) | Switching power supply | |
US6492794B2 (en) | Technique for limiting current through a reactive element in a voltage converter | |
US7254000B1 (en) | Over voltage protection scheme for synchronous buck converter | |
EP1679780B1 (en) | DC/DC converter with current limit protection | |
US10826392B2 (en) | Voltage regulator with an adaptive off-time generator | |
US20060113974A1 (en) | Method of forming a power supply control and device therefor | |
EP2339734A1 (en) | Charge-mode control device for a resonant converter | |
JP2002281742A (en) | Current mode dc-dc converter | |
JP2009136105A5 (en) | ||
JP4238914B2 (en) | Switching power supply circuit | |
WO2005112240A2 (en) | High efficiency linear regulator | |
WO2008132501A2 (en) | Switching power converters | |
JP3469154B2 (en) | DC stabilized power supply circuit | |
KR102807654B1 (en) | Digital compensation current sensing protection | |
CN116960903A (en) | Switch control circuit, power supply circuit and energy storage power supply | |
JP2007295800A (en) | Power circuit | |
JP6381963B2 (en) | Switching power supply circuit | |
US6903912B2 (en) | Method for recognition and/or limiting the short-circuit state of a switching converter and switching converter | |
JP5032447B2 (en) | Switching power supply | |
JP2011055692A (en) | Switching regulator | |
JP3488116B2 (en) | Switching power supply | |
JPH0746828A (en) | Switching power-supply circuit | |
JP2018113811A (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |