JP3464738B2 - コピー防止機能付きｒｏｍ - Google Patents
コピー防止機能付きｒｏｍInfo
- Publication number
- JP3464738B2 JP3464738B2 JP26298995A JP26298995A JP3464738B2 JP 3464738 B2 JP3464738 B2 JP 3464738B2 JP 26298995 A JP26298995 A JP 26298995A JP 26298995 A JP26298995 A JP 26298995A JP 3464738 B2 JP3464738 B2 JP 3464738B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- rom
- output
- protected area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＲＯＭの内部に格
納されているデータが不正にコピーされることを防止す
るコピー防止機能付きＲＯＭに関するものである。
納されているデータが不正にコピーされることを防止す
るコピー防止機能付きＲＯＭに関するものである。
【０００２】
【従来の技術】例えば、ファミリーコンピュータなどの
家庭用ゲーム機のソフトウェアはＲＯＭに格納されて販
売されている。ところが、通常のＲＯＭに格納されてい
るソフトウェアは、例えばＲＯＭライターを使用するこ
とによって簡単にコピーすることができる。しかし、ソ
フトウェアを簡単にコピーされてしまっては、莫大な時
間、費用、労力をかけて開発したものが全て無駄になっ
てしまうという問題点がある。
家庭用ゲーム機のソフトウェアはＲＯＭに格納されて販
売されている。ところが、通常のＲＯＭに格納されてい
るソフトウェアは、例えばＲＯＭライターを使用するこ
とによって簡単にコピーすることができる。しかし、ソ
フトウェアを簡単にコピーされてしまっては、莫大な時
間、費用、労力をかけて開発したものが全て無駄になっ
てしまうという問題点がある。
【０００３】このような問題点を鑑みて、例えば、特公
平１−５６４１３号公報や特開平４−７４２４０号公報
には、ＲＯＭの内部に格納されているデータが不正にコ
ピーされることを防止することができるＲＯＭが開示さ
れている。
平１−５６４１３号公報や特開平４−７４２４０号公報
には、ＲＯＭの内部に格納されているデータが不正にコ
ピーされることを防止することができるＲＯＭが開示さ
れている。
【０００４】例えば、特公平１−５６４１３号公報に
は、正常な動作時にはアクセスされることのないアドレ
ス（以下、特定アドレスという）を１つもしくは複数記
憶しておいて、入力されたアドレスがその特定アドレス
に一致した場合に、それ以降入力されるアドレスを乱
し、正しいデータを得ることができないようにする方式
が提案されている。しかしながらここに提案された方式
では、入力されたデータがある特定アドレスに一致した
ときのアドレスの乱れ方が特定アドレス毎に一定である
ため、例えば以下のようにして正しいデータを読み出す
ことができ、不正なコピーが可能である。
は、正常な動作時にはアクセスされることのないアドレ
ス（以下、特定アドレスという）を１つもしくは複数記
憶しておいて、入力されたアドレスがその特定アドレス
に一致した場合に、それ以降入力されるアドレスを乱
し、正しいデータを得ることができないようにする方式
が提案されている。しかしながらここに提案された方式
では、入力されたデータがある特定アドレスに一致した
ときのアドレスの乱れ方が特定アドレス毎に一定である
ため、例えば以下のようにして正しいデータを読み出す
ことができ、不正なコピーが可能である。
【０００５】図４は、そのデータの読み出し方を示した
図である。ここではアドレスＡｄ１とアドレスＡｄ２の
２つのアドレスが特定アドレスとして設定されているも
のとし、先頭のアドレスＡ０から順に最終のアドレスＡ
６までアドレスを順次インクリメントしながらデータを
読み出すものとする。また、現在入力しているアドレス
をＡと標記する。
図である。ここではアドレスＡｄ１とアドレスＡｄ２の
２つのアドレスが特定アドレスとして設定されているも
のとし、先頭のアドレスＡ０から順に最終のアドレスＡ
６までアドレスを順次インクリメントしながらデータを
読み出すものとする。また、現在入力しているアドレス
をＡと標記する。
【０００６】（１）先ず１回目のデータ読み出しサイク
ルでは、 （ａ）Ａ０≦Ａ＜Ａｄ１では正しい出力データが得られ
る。 （ｂ）Ａｄ１≦Ａ＜Ａｄ２では、出力データはある乱れ
方をする。 （ｃ）Ａｄ２≦Ａ≦Ａ６では、出力データは別の乱れ方
をする。
ルでは、 （ａ）Ａ０≦Ａ＜Ａｄ１では正しい出力データが得られ
る。 （ｂ）Ａｄ１≦Ａ＜Ａｄ２では、出力データはある乱れ
方をする。 （ｃ）Ａｄ２≦Ａ≦Ａ６では、出力データは別の乱れ方
をする。
【０００７】（２）次に電源を落とさずに、１回目の読
み出しサイクルに続いて２回目の読み出しサイクルに入
る。 （ａ）Ａ０≦Ａ＜Ａｄ１では、出力データは、上記
（１）の（ｃ）における乱れ方と同じ乱れ方をする。 （ｂ）Ａｄ１≦Ａ＜Ａｄ２では、出力データは、上記
（１）の（ｂ）の乱れ方と同じ乱れ方をする。 （ｃ）Ａｄ２≦Ａ≦Ａ６では、出力データは、上記
（１）の（ｃ）の乱れ方と同じ乱れ方をする。
み出しサイクルに続いて２回目の読み出しサイクルに入
る。 （ａ）Ａ０≦Ａ＜Ａｄ１では、出力データは、上記
（１）の（ｃ）における乱れ方と同じ乱れ方をする。 （ｂ）Ａｄ１≦Ａ＜Ａｄ２では、出力データは、上記
（１）の（ｂ）の乱れ方と同じ乱れ方をする。 （ｃ）Ａｄ２≦Ａ≦Ａ６では、出力データは、上記
（１）の（ｃ）の乱れ方と同じ乱れ方をする。
【０００８】上記（１），（２）の２回のデータ読み出
しにより得られた出力データどうしを比較することによ
り、２つの特定アドレスＡｄ１，Ａｄ２のうち、特定ア
ドレスＡｄ１が判明する。そこで、次に一旦電源を落と
した後電源を再投入して、上記と同様にアドレスを順次
インクリメントしながらデータ読み出しを行う。ただ
し、アドレスＡｄ１は入力しないようこのアドレスＡｄ
１は飛ばすこととする。なお、アドレスＡｄ１は、特定
アドレスに一致しており、正常な読出しサイクルでは決
してアクセスされることのないアドレスであるから、そ
このデータが欠けることは何ら問題ではない。
しにより得られた出力データどうしを比較することによ
り、２つの特定アドレスＡｄ１，Ａｄ２のうち、特定ア
ドレスＡｄ１が判明する。そこで、次に一旦電源を落と
した後電源を再投入して、上記と同様にアドレスを順次
インクリメントしながらデータ読み出しを行う。ただ
し、アドレスＡｄ１は入力しないようこのアドレスＡｄ
１は飛ばすこととする。なお、アドレスＡｄ１は、特定
アドレスに一致しており、正常な読出しサイクルでは決
してアクセスされることのないアドレスであるから、そ
このデータが欠けることは何ら問題ではない。
【０００９】（３）上記のように、一旦電源を落とした
後電源を再投入し（すなわち初期化し）、３回目の読み
出しサイクルに入る。ただしアドレスＡｄ１は読み飛ば
す。 （ａ）Ａ０≦Ａ＜Ａｄ２では、正しいデータが得られ
る。 （ｂ）Ａｄ２≦Ａ≦Ａ６では、出力データは、上記
（１）の（ｃ）ないし上記（２）の（ｃ）と同じ乱れ方
をする。
後電源を再投入し（すなわち初期化し）、３回目の読み
出しサイクルに入る。ただしアドレスＡｄ１は読み飛ば
す。 （ａ）Ａ０≦Ａ＜Ａｄ２では、正しいデータが得られ
る。 （ｂ）Ａｄ２≦Ａ≦Ａ６では、出力データは、上記
（１）の（ｃ）ないし上記（２）の（ｃ）と同じ乱れ方
をする。
【００１０】（４）次に電源を落とさずに、３回目の読
み出しサイクルに続いて４回目の読み出しサイクルに入
る。ただしこのときもアドレスＡｄ１は読み飛ばす。 （ａ）Ａ０≦Ａ≦Ａ６の全域で、上記（３）の（ｃ）と
同じ乱れ方をする。上記（３），（４）の２回の読み出
しにより得られた出力データどうしを比較することによ
り、今度は特定アドレスＡｄ２が判明する。以上を繰り
返すことにより、特定アドレスがいくつ存在していても
最終的に正しいデータを読み出すことができ、データの
不正コピーが可能となる。
み出しサイクルに続いて４回目の読み出しサイクルに入
る。ただしこのときもアドレスＡｄ１は読み飛ばす。 （ａ）Ａ０≦Ａ≦Ａ６の全域で、上記（３）の（ｃ）と
同じ乱れ方をする。上記（３），（４）の２回の読み出
しにより得られた出力データどうしを比較することによ
り、今度は特定アドレスＡｄ２が判明する。以上を繰り
返すことにより、特定アドレスがいくつ存在していても
最終的に正しいデータを読み出すことができ、データの
不正コピーが可能となる。
【００１１】また、特開平４−７４２４０号公報には、
特定アドレスを記憶しておいて入力されたアドレスが特
定アドレスと一致したときに、それ以降メモリから読み
出されるデータを乱すという方式が提案されている。上
述した提案と比べると、入力されるアドレスを乱すか読
み出されるデータを乱すかという相違のほか、疑似ラン
ダム回路を備えてデータをランダムに乱しているという
相違がある。アドレスを乱すかデータを乱すかは、如何
にして正しいデータを読み出すかという観点からは全く
同一に考えることができる。アドレスないしデータをラ
ンダムに乱している場合は、例えば以下のようにして正
しいデータを読み出すことができ、やはり不正なコピー
が可能である。
特定アドレスを記憶しておいて入力されたアドレスが特
定アドレスと一致したときに、それ以降メモリから読み
出されるデータを乱すという方式が提案されている。上
述した提案と比べると、入力されるアドレスを乱すか読
み出されるデータを乱すかという相違のほか、疑似ラン
ダム回路を備えてデータをランダムに乱しているという
相違がある。アドレスを乱すかデータを乱すかは、如何
にして正しいデータを読み出すかという観点からは全く
同一に考えることができる。アドレスないしデータをラ
ンダムに乱している場合は、例えば以下のようにして正
しいデータを読み出すことができ、やはり不正なコピー
が可能である。
【００１２】図５は、そのデータの読み出し方を示した
図である。ここでは、図４の場合と同様、アドレスＡｄ
１とアドレスＡｄ２の２つのアドレスが特定アドレスと
して設定されているものとし、先頭のアドレスＡ０から
順に最後のアドレスＡ６までアドレスを順次インクリメ
ントしながらデータを読み出すものとする。
図である。ここでは、図４の場合と同様、アドレスＡｄ
１とアドレスＡｄ２の２つのアドレスが特定アドレスと
して設定されているものとし、先頭のアドレスＡ０から
順に最後のアドレスＡ６までアドレスを順次インクリメ
ントしながらデータを読み出すものとする。
【００１３】（１）先ず１回目のデータ読み出しサイク
ルでは、 （ａ）Ａ０≦Ａ＜Ａｄ１では、正しい出力データが得ら
れる。 （ｂ）Ａｄ１≦Ａ≦Ａ６では、出力データはある乱れ方
をする。
ルでは、 （ａ）Ａ０≦Ａ＜Ａｄ１では、正しい出力データが得ら
れる。 （ｂ）Ａｄ１≦Ａ≦Ａ６では、出力データはある乱れ方
をする。
【００１４】（２）次に電源を一旦切り、再投入して２
回目のデータ読み出しを行う。 （ａ）Ａ０≦Ａ＜Ａｄ１では、正しい出力データが得ら
れる。 （ｂ）Ａｄ１≦Ａ≦Ａ６では、出力データは、上記
（１）の（ｂ）とは別の乱れ方をする。上記（１），
（２）の２回のデータ読み出しにより得られた出力デー
タどうしを比較することにより、２つの特定アドレスＡ
ｄ１，Ａｄ２のうち、特定アドレスＡｄ１が判明する。
回目のデータ読み出しを行う。 （ａ）Ａ０≦Ａ＜Ａｄ１では、正しい出力データが得ら
れる。 （ｂ）Ａｄ１≦Ａ≦Ａ６では、出力データは、上記
（１）の（ｂ）とは別の乱れ方をする。上記（１），
（２）の２回のデータ読み出しにより得られた出力デー
タどうしを比較することにより、２つの特定アドレスＡ
ｄ１，Ａｄ２のうち、特定アドレスＡｄ１が判明する。
【００１５】（３）次に、再度電源を切り電源を再投入
して３回目のデータ読み出しを行う。ただしアドレスＡ
ｄ１は読み飛ばす。 （ａ）Ａ０≦Ａ＜Ａｄ２では、正しい出力データが得ら
れる。 （ｂ）Ａｄ２≦Ａ≦Ａ６では、出力データは、ある乱れ
方をする。
して３回目のデータ読み出しを行う。ただしアドレスＡ
ｄ１は読み飛ばす。 （ａ）Ａ０≦Ａ＜Ａｄ２では、正しい出力データが得ら
れる。 （ｂ）Ａｄ２≦Ａ≦Ａ６では、出力データは、ある乱れ
方をする。
【００１６】（４）次にもう一度電源を切り電源を再投
入して４回目のデータ読み出しを行う。ただしアドレス
Ａｄ１は読み飛ばす。 （ａ）Ａ０≦Ａ＜Ａｄ２では、正しい出力データが得ら
れる。 （ｂ）Ａｄ２≦Ａ≦Ａ６では、出力データは、上記
（３）の（ｂ）とは別の乱れ方をする。上記（３），
（４）の２回のデータ読み出しにより得られた出力デー
タどうしを比較することにより、今度は特定アドレスＡ
ｄ２が判明する。以上を繰り返すことにより、特定アド
レスがいくつ存在していても最終的に正しいデータを読
み出すことができ、データの不正なコピーが可能とな
る。
入して４回目のデータ読み出しを行う。ただしアドレス
Ａｄ１は読み飛ばす。 （ａ）Ａ０≦Ａ＜Ａｄ２では、正しい出力データが得ら
れる。 （ｂ）Ａｄ２≦Ａ≦Ａ６では、出力データは、上記
（３）の（ｂ）とは別の乱れ方をする。上記（３），
（４）の２回のデータ読み出しにより得られた出力デー
タどうしを比較することにより、今度は特定アドレスＡ
ｄ２が判明する。以上を繰り返すことにより、特定アド
レスがいくつ存在していても最終的に正しいデータを読
み出すことができ、データの不正なコピーが可能とな
る。
【００１７】
【発明が解決しようとする課題】以上のように、従来の
提案においては、アドレスないしデータの乱れ方が一定
であってもあるいはランダムであっても、読み出したデ
ータどうしを比較することによって、容易に解析するこ
とができるため、データを不正にコピーされてしまうと
いう問題点があった。本発明の目的は、前記従来技術に
基づく問題点をかえりみて、ＲＯＭの内部に格納されて
いるデータが不正にコピーされることを防止することが
できるコピー防止機能付きＲＯＭを提供することにあ
る。
提案においては、アドレスないしデータの乱れ方が一定
であってもあるいはランダムであっても、読み出したデ
ータどうしを比較することによって、容易に解析するこ
とができるため、データを不正にコピーされてしまうと
いう問題点があった。本発明の目的は、前記従来技術に
基づく問題点をかえりみて、ＲＯＭの内部に格納されて
いるデータが不正にコピーされることを防止することが
できるコピー防止機能付きＲＯＭを提供することにあ
る。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、予め所定のキーデータを用いて変換され
たデータが格納される保護領域および無変換データが格
納される非保護領域を備え、入力されるアドレスに応じ
て前記アドレスに格納されているデータを出力するＲＯ
Ｍ部と、このＲＯＭ部に対して、前記保護領域中のアド
レスが入力されたときに、イネーブルをアクティブ状態
として出力し、前記非保護領域中のアドレスが入力され
たときには、前記イネーブルを非アクティブ状態として
出力するアドレスデコード部と、前記ＲＯＭ部に対し
て、予め登録された所定の順序でアドレスが入力された
ときに、前記ＲＯＭ部の保護領域から出力されるデータ
が正しく変換されるキーデータを出力し、前記所定の順
序でアドレスが入力されないときに、前記保護領域から
出力されるデータが正しく変換されないキーデータを出
力するアドレス順検出部と、前記アドレスデコード部か
ら出力されるイネーブルがアクティブ状態のときに、前
記アドレス順検出部から出力されるキーデータを用い
て、前記ＲＯＭ部から出力されるデータを変換し、前記
イネーブルが非アクティブ状態のときには、前記ＲＯＭ
部から出力されるデータを変換しないデータ変換部とを
有することを特徴とするコピー防止機能付きＲＯＭを提
供するものである。ここで、前記ＲＯＭ部の非保護領域
にはプログラムのデータが格納され、該ＲＯＭ部の保護
領域には、前記プログラムのデータ以外のデータが格納
されるのが好ましい。また、前記ＲＯＭ部は複数の保護
領域を備え、各々の前記保護領域には、それぞれ異なる
キーデータを用いて変換されたデータが格納されるのが
好ましい。
に、本発明は、予め所定のキーデータを用いて変換され
たデータが格納される保護領域および無変換データが格
納される非保護領域を備え、入力されるアドレスに応じ
て前記アドレスに格納されているデータを出力するＲＯ
Ｍ部と、このＲＯＭ部に対して、前記保護領域中のアド
レスが入力されたときに、イネーブルをアクティブ状態
として出力し、前記非保護領域中のアドレスが入力され
たときには、前記イネーブルを非アクティブ状態として
出力するアドレスデコード部と、前記ＲＯＭ部に対し
て、予め登録された所定の順序でアドレスが入力された
ときに、前記ＲＯＭ部の保護領域から出力されるデータ
が正しく変換されるキーデータを出力し、前記所定の順
序でアドレスが入力されないときに、前記保護領域から
出力されるデータが正しく変換されないキーデータを出
力するアドレス順検出部と、前記アドレスデコード部か
ら出力されるイネーブルがアクティブ状態のときに、前
記アドレス順検出部から出力されるキーデータを用い
て、前記ＲＯＭ部から出力されるデータを変換し、前記
イネーブルが非アクティブ状態のときには、前記ＲＯＭ
部から出力されるデータを変換しないデータ変換部とを
有することを特徴とするコピー防止機能付きＲＯＭを提
供するものである。ここで、前記ＲＯＭ部の非保護領域
にはプログラムのデータが格納され、該ＲＯＭ部の保護
領域には、前記プログラムのデータ以外のデータが格納
されるのが好ましい。また、前記ＲＯＭ部は複数の保護
領域を備え、各々の前記保護領域には、それぞれ異なる
キーデータを用いて変換されたデータが格納されるのが
好ましい。
【００１９】
【作用】本発明のコピー防止機能付きＲＯＭは、ＲＯＭ
部に所定の順序でアドレスが入力されたときに、ＲＯＭ
部の保護領域中に格納されているデータを所定のキーデ
ータを用いて変換するものである。従って、本発明のコ
ピー防止機能付きＲＯＭによれば、ＲＯＭ部の保護領域
中に、所定のキーデータを用いて変換されることによっ
て正しいデータとなるように変換されたデータを格納し
ておき、コピーするときには入力されないような所定の
順序でアドレスが入力されたときに、例えば不連続な所
定数のアドレスが入力されたときに、ＲＯＭ部の保護領
域中から出力されるデータが正しく変換されるキーデー
タが出力され、コピーするときに入力されるような所定
の順序でアドレスが入力されたときに、例えば連続する
所定数のアドレスが入力されたときに、ＲＯＭ部の保護
領域中から出力されるデータが正しく変換されないキー
データが出力されるようにすることによって、本発明の
コピー防止機能付きＲＯＭの内容が不正にコピーされる
ことを防止することができる。
部に所定の順序でアドレスが入力されたときに、ＲＯＭ
部の保護領域中に格納されているデータを所定のキーデ
ータを用いて変換するものである。従って、本発明のコ
ピー防止機能付きＲＯＭによれば、ＲＯＭ部の保護領域
中に、所定のキーデータを用いて変換されることによっ
て正しいデータとなるように変換されたデータを格納し
ておき、コピーするときには入力されないような所定の
順序でアドレスが入力されたときに、例えば不連続な所
定数のアドレスが入力されたときに、ＲＯＭ部の保護領
域中から出力されるデータが正しく変換されるキーデー
タが出力され、コピーするときに入力されるような所定
の順序でアドレスが入力されたときに、例えば連続する
所定数のアドレスが入力されたときに、ＲＯＭ部の保護
領域中から出力されるデータが正しく変換されないキー
データが出力されるようにすることによって、本発明の
コピー防止機能付きＲＯＭの内容が不正にコピーされる
ことを防止することができる。
【００２０】
【発明の実施の形態】以下に、添付の図面に示す好適実
施例に基づいて、本発明のコピー防止機能付きＲＯＭを
詳細に説明する。図１は、本発明のコピー防止機能付き
ＲＯＭの一実施例のブロック図である。図示例のコピー
防止機能付きＲＯＭ１０は、ＲＯＭ部１２と、アドレス
デコード部１４と、アドレス順検出部１６と、データ変
換部１８とを有している。
施例に基づいて、本発明のコピー防止機能付きＲＯＭを
詳細に説明する。図１は、本発明のコピー防止機能付き
ＲＯＭの一実施例のブロック図である。図示例のコピー
防止機能付きＲＯＭ１０は、ＲＯＭ部１２と、アドレス
デコード部１４と、アドレス順検出部１６と、データ変
換部１８とを有している。
【００２１】図示例のコピー防止機能付きＲＯＭ１０に
おいて、ＲＯＭ部１２のアドレス入力端Ａ、アドレスデ
コード部１４およびアドレス順検出部１６には、ともに
アドレス線を介してアドレスが入力されている。ＲＯＭ
部１２のデータ出力端Ｄから出力されるデータ、アドレ
スデコード部１４から出力されるイネーブル（信号）お
よびアドレス順検出部１６から出力されるキーデータは
データ変換部１８に入力され、データ変換部１８からは
データ線を介してデータが出力されている。
おいて、ＲＯＭ部１２のアドレス入力端Ａ、アドレスデ
コード部１４およびアドレス順検出部１６には、ともに
アドレス線を介してアドレスが入力されている。ＲＯＭ
部１２のデータ出力端Ｄから出力されるデータ、アドレ
スデコード部１４から出力されるイネーブル（信号）お
よびアドレス順検出部１６から出力されるキーデータは
データ変換部１８に入力され、データ変換部１８からは
データ線を介してデータが出力されている。
【００２２】ここで、ＲＯＭ部１２は通常のＲＯＭであ
って、アドレス線を介してこのＲＯＭ部１２に入力され
るアドレスに応じて、そのアドレスに予め記憶されてい
るデータを出力する。ゲームソフトなどにおいて、ＲＯ
Ｍ部１２のコピーを防止しようとする領域、即ち、保護
領域には、例えば後述するデータ変換部１８において用
いられるキーデータによって正しく変換することができ
るように、予め所定の変換がなされた画像データなどが
格納され、コピーを防止しない領域、即ち、非保護領域
には、例えばプログラムなどが格納される。
って、アドレス線を介してこのＲＯＭ部１２に入力され
るアドレスに応じて、そのアドレスに予め記憶されてい
るデータを出力する。ゲームソフトなどにおいて、ＲＯ
Ｍ部１２のコピーを防止しようとする領域、即ち、保護
領域には、例えば後述するデータ変換部１８において用
いられるキーデータによって正しく変換することができ
るように、予め所定の変換がなされた画像データなどが
格納され、コピーを防止しない領域、即ち、非保護領域
には、例えばプログラムなどが格納される。
【００２３】アドレスデコード部１４は、アドレス線を
介して入力されるアドレスをデコードすることによっ
て、ＲＯＭ部１２に入力されるアドレスが保護領域中を
指し示しているのか、あるいは非保護領域中を指し示し
ているのかを識別するものであって、ＲＯＭ部１２に入
力されるアドレスが保護領域中を指し示している場合に
はイネーブルをアクティブ状態とし、非保護領域中を指
し示している場合にはイネーブルを非アクティブ状態と
して出力する。
介して入力されるアドレスをデコードすることによっ
て、ＲＯＭ部１２に入力されるアドレスが保護領域中を
指し示しているのか、あるいは非保護領域中を指し示し
ているのかを識別するものであって、ＲＯＭ部１２に入
力されるアドレスが保護領域中を指し示している場合に
はイネーブルをアクティブ状態とし、非保護領域中を指
し示している場合にはイネーブルを非アクティブ状態と
して出力する。
【００２４】なお、アドレスデコード部１４には、ＲＯ
Ｍ部１２の保護領域および非保護領域のアドレスが予め
固定的に、あるいは予めプログラマブルに登録される。
ＲＯＭ部１２の保護領域のアドレスは、例えばプログラ
ムによって読み出される画像データなどが格納されるア
ドレスを、また、非保護領域はプログラムが格納される
アドレスを登録する。但し、ＲＯＭ部１２の保護領域お
よび非保護領域のアドレスおよび分割数は特に限定され
るものではない。
Ｍ部１２の保護領域および非保護領域のアドレスが予め
固定的に、あるいは予めプログラマブルに登録される。
ＲＯＭ部１２の保護領域のアドレスは、例えばプログラ
ムによって読み出される画像データなどが格納されるア
ドレスを、また、非保護領域はプログラムが格納される
アドレスを登録する。但し、ＲＯＭ部１２の保護領域お
よび非保護領域のアドレスおよび分割数は特に限定され
るものではない。
【００２５】アドレス順検出部１６は、アドレス線を常
時監視することによって、ＲＯＭ部１２に所定の順序で
アドレスが入力されたことを識別して、ＲＯＭ部１２の
保護領域から読み出される画像データが正しく変換され
るキーデータ、あるいはＲＯＭ部１２の保護領域から読
み出される画像データが正しく変換されないキーデータ
を出力するものである。このアドレス順検出部１６から
は、次に所定のアドレスの順序が検出されるまで同一の
キーデータが出力される。
時監視することによって、ＲＯＭ部１２に所定の順序で
アドレスが入力されたことを識別して、ＲＯＭ部１２の
保護領域から読み出される画像データが正しく変換され
るキーデータ、あるいはＲＯＭ部１２の保護領域から読
み出される画像データが正しく変換されないキーデータ
を出力するものである。このアドレス順検出部１６から
は、次に所定のアドレスの順序が検出されるまで同一の
キーデータが出力される。
【００２６】なお、アドレス順検出部１６には、ＲＯＭ
部１２に入力されるアドレスの順序と、このアドレスの
順序に応じて出力されるキーデータとが予め固定的に、
あるいは予めプログラマブルに登録される。ＲＯＭ部１
２に入力されるアドレスの順序は、例えばプログラムに
よってＲＯＭ部１２に保持されているデータが読み出さ
れる順序などを登録する。但し、登録されるアドレスの
順序およびキーデータの個数は特に限定されるものでは
ない。
部１２に入力されるアドレスの順序と、このアドレスの
順序に応じて出力されるキーデータとが予め固定的に、
あるいは予めプログラマブルに登録される。ＲＯＭ部１
２に入力されるアドレスの順序は、例えばプログラムに
よってＲＯＭ部１２に保持されているデータが読み出さ
れる順序などを登録する。但し、登録されるアドレスの
順序およびキーデータの個数は特に限定されるものでは
ない。
【００２７】データ変換部１８は、アドレスデコード部
１４から出力されるイネーブルがアクティブ状態のとき
に、アドレス順検出部１６から出力されるキーデータを
用いて、ＲＯＭ部１２から読み出されるデータを変換
し、例えばキーデータとＲＯＭ部１２から読み出される
データとの排他的論理和を算出するなどして変換し、デ
ータ線を介して出力するものである。なお、アドレスデ
コード部１４から出力されるイネーブルが非アクティブ
状態のときには、ＲＯＭ部１２から読み出されるデータ
は変換されない。
１４から出力されるイネーブルがアクティブ状態のとき
に、アドレス順検出部１６から出力されるキーデータを
用いて、ＲＯＭ部１２から読み出されるデータを変換
し、例えばキーデータとＲＯＭ部１２から読み出される
データとの排他的論理和を算出するなどして変換し、デ
ータ線を介して出力するものである。なお、アドレスデ
コード部１４から出力されるイネーブルが非アクティブ
状態のときには、ＲＯＭ部１２から読み出されるデータ
は変換されない。
【００２８】本発明のコピー防止機能付きＲＯＭは、基
本的に以上のように構成される。次に、本発明のコピー
防止機能付きＲＯＭの動作について説明する。ここで、
図２に、本発明のコピー防止機能付きＲＯＭのＲＯＭ部
のメモリマップの一実施例の概念図を、また、図３に、
本発明のコピー防止機能付きＲＯＭのＲＯＭ部の非保護
領域に格納されるプログラムの一実施例の概念図示す。
本的に以上のように構成される。次に、本発明のコピー
防止機能付きＲＯＭの動作について説明する。ここで、
図２に、本発明のコピー防止機能付きＲＯＭのＲＯＭ部
のメモリマップの一実施例の概念図を、また、図３に、
本発明のコピー防止機能付きＲＯＭのＲＯＭ部の非保護
領域に格納されるプログラムの一実施例の概念図示す。
【００２９】まず、図示例のメモリマップに示されるよ
うに、アドレスデコード部１４に予め登録される非保護
領域および保護領域のアドレスは、それぞれアドレス０
０００〜７ＦＦＦＨ（１６進数、以下同様にアドレスは
１６進数表示とする）およびアドレス８０００〜ＦＦＦ
ＦＨとされる。即ち、アドレスデコード部１４から出力
されるイネーブルは、アドレス００００〜７ＦＦＦＨが
入力されると非アクティブ状態にされ、アドレス８００
０〜ＦＦＦＦＨが入力されるとアクティブ状態にされ
る。
うに、アドレスデコード部１４に予め登録される非保護
領域および保護領域のアドレスは、それぞれアドレス０
０００〜７ＦＦＦＨ（１６進数、以下同様にアドレスは
１６進数表示とする）およびアドレス８０００〜ＦＦＦ
ＦＨとされる。即ち、アドレスデコード部１４から出力
されるイネーブルは、アドレス００００〜７ＦＦＦＨが
入力されると非アクティブ状態にされ、アドレス８００
０〜ＦＦＦＦＨが入力されるとアクティブ状態にされ
る。
【００３０】また、画像データが格納される保護領域の
アドレス８０００〜ＦＦＦＦＨは、第１、第２および第
３の保護領域に分割され、それぞれアドレス８０００〜
ＢＦＦＦＨ、アドレスＣ０００〜ＤＦＦＦＨおよびアド
レスＥ０００〜ＦＦＦＦＨとされている。なお、ＲＯＭ
部１２の非保護領域および保護領域には、それぞれプロ
グラムおよび画像データが格納され、第１、第２および
第３の保護領域には、それぞれキーデータ１、キーデー
タ２およびキーデータ３を用いて正しく変換されるよう
に予め変換された画像データが格納される。
アドレス８０００〜ＦＦＦＦＨは、第１、第２および第
３の保護領域に分割され、それぞれアドレス８０００〜
ＢＦＦＦＨ、アドレスＣ０００〜ＤＦＦＦＨおよびアド
レスＥ０００〜ＦＦＦＦＨとされている。なお、ＲＯＭ
部１２の非保護領域および保護領域には、それぞれプロ
グラムおよび画像データが格納され、第１、第２および
第３の保護領域には、それぞれキーデータ１、キーデー
タ２およびキーデータ３を用いて正しく変換されるよう
に予め変換された画像データが格納される。
【００３１】ここで、下記表１に、アドレス順検出部１
６に予め登録されるアドレスの順序およびこれらのアド
レスの順序に対応して出力されるキーデータの一実施例
の対応表を示す。
６に予め登録されるアドレスの順序およびこれらのアド
レスの順序に対応して出力されるキーデータの一実施例
の対応表を示す。
【００３２】
【表１】
【００３３】即ち、アドレス順検出部１６からは、アド
レス１０００Ｈ，１００１Ｈ，１００２Ｈ，２０００Ｈ
の順序で入力されたときにキーデータ１が出力され、同
様に、アドレス２１００Ｈ，２１０１Ｈ，２１０２Ｈ，
３０００Ｈの順序で入力されたときにキーデータ２が、
アドレス３１００Ｈ，３１０１Ｈ，３１０２Ｈ，４００
０Ｈの順で入力されたときにキーデータ３が、アドレス
１０００Ｈ，１００１Ｈ，１００２Ｈ，１００３Ｈの順
で入力されたときにキーデータ０がそれぞれ出力され
る。
レス１０００Ｈ，１００１Ｈ，１００２Ｈ，２０００Ｈ
の順序で入力されたときにキーデータ１が出力され、同
様に、アドレス２１００Ｈ，２１０１Ｈ，２１０２Ｈ，
３０００Ｈの順序で入力されたときにキーデータ２が、
アドレス３１００Ｈ，３１０１Ｈ，３１０２Ｈ，４００
０Ｈの順で入力されたときにキーデータ３が、アドレス
１０００Ｈ，１００１Ｈ，１００２Ｈ，１００３Ｈの順
で入力されたときにキーデータ０がそれぞれ出力され
る。
【００３４】次に、ＲＯＭ部１２の非保護領域に格納さ
れるプログラムを実行するときの動作について、図３に
示されるプログラムに基づいて説明する。なお、ＲＯＭ
部１２の第１、第２および第３の保護領域には、それぞ
れキーデータ１、キーデータ２およびキーデータ３を用
いて正しく変換されるように、予め変換された画像デー
タが格納されているものとする。
れるプログラムを実行するときの動作について、図３に
示されるプログラムに基づいて説明する。なお、ＲＯＭ
部１２の第１、第２および第３の保護領域には、それぞ
れキーデータ１、キーデータ２およびキーデータ３を用
いて正しく変換されるように、予め変換された画像デー
タが格納されているものとする。
【００３５】まず、ＲＯＭ部１２の非保護領域に格納さ
れているプログラムは、電源投入後アドレス００００Ｈ
から順次読み出される。このとき、アドレスデコード部
１４から出力されるイネーブルは非アクティブ状態にさ
れるため、プログラムはデータ変換部１８によって変換
されることなく正しく読み出されて実行される。なお、
このとき、アドレス順検出部１６から出力されるキーデ
ータは、どのようなキーデータであってもよい。
れているプログラムは、電源投入後アドレス００００Ｈ
から順次読み出される。このとき、アドレスデコード部
１４から出力されるイネーブルは非アクティブ状態にさ
れるため、プログラムはデータ変換部１８によって変換
されることなく正しく読み出されて実行される。なお、
このとき、アドレス順検出部１６から出力されるキーデ
ータは、どのようなキーデータであってもよい。
【００３６】次いで、プログラムが順次実行されてアド
レス１０００Ｈに到達すると、図３のプログラムに示さ
れるように、アドレス１０００〜１００２Ｈにはアドレ
ス２０００Ｈへのジャンプ命令（ｊｐ ２０００）が格
納されている。このとき、プログラムを読み出すため
に、ＲＯＭ部１２にはアドレス１０００Ｈ，１００１
Ｈ，１００２Ｈ，２０００Ｈの順序でアドレスが入力さ
れ、上記表１に示されるように、アドレス順検出部１６
からはキーデータ１が出力される。
レス１０００Ｈに到達すると、図３のプログラムに示さ
れるように、アドレス１０００〜１００２Ｈにはアドレ
ス２０００Ｈへのジャンプ命令（ｊｐ ２０００）が格
納されている。このとき、プログラムを読み出すため
に、ＲＯＭ部１２にはアドレス１０００Ｈ，１００１
Ｈ，１００２Ｈ，２０００Ｈの順序でアドレスが入力さ
れ、上記表１に示されるように、アドレス順検出部１６
からはキーデータ１が出力される。
【００３７】同様にして、プログラムが順次実行されて
アドレス２１００Ｈに到達すると、ＲＯＭ部１２にはア
ドレス２１００Ｈ，２１０１Ｈ，２１０２Ｈ，３０００
Ｈの順序でアドレスが入力され、アドレス順検出部１６
からはキーデータ２が出力される。また、プログラムが
順次実行されてアドレス３１００Ｈに到達すると、ＲＯ
Ｍ部１２にはアドレス３１００Ｈ，３１０１Ｈ，３１０
２Ｈ，４０００Ｈの順序でアドレスが入力され、アドレ
ス順検出部１６からはキーデータ３が出力される。
アドレス２１００Ｈに到達すると、ＲＯＭ部１２にはア
ドレス２１００Ｈ，２１０１Ｈ，２１０２Ｈ，３０００
Ｈの順序でアドレスが入力され、アドレス順検出部１６
からはキーデータ２が出力される。また、プログラムが
順次実行されてアドレス３１００Ｈに到達すると、ＲＯ
Ｍ部１２にはアドレス３１００Ｈ，３１０１Ｈ，３１０
２Ｈ，４０００Ｈの順序でアドレスが入力され、アドレ
ス順検出部１６からはキーデータ３が出力される。
【００３８】従って、アドレス２０００〜２ＦＦＦＨの
プログラムによって、アドレス８０００〜ＢＦＦＦＨに
格納されている画像データを読み出すようにしておけ
ば、アドレスデコード部１４から出力されるイネーブル
はアクティブ状態にされるため、予め所定のキーデータ
１で変換されてアドレス８０００〜ＢＦＦＦＨに格納さ
れている画像データは、データ変換部１８によってキー
データ１を用いて正しく変換されて出力される。
プログラムによって、アドレス８０００〜ＢＦＦＦＨに
格納されている画像データを読み出すようにしておけ
ば、アドレスデコード部１４から出力されるイネーブル
はアクティブ状態にされるため、予め所定のキーデータ
１で変換されてアドレス８０００〜ＢＦＦＦＨに格納さ
れている画像データは、データ変換部１８によってキー
データ１を用いて正しく変換されて出力される。
【００３９】同様に、アドレス３０００〜３ＦＦＦＨの
プログラムによって、アドレスＣ０００〜ＤＦＦＦＨに
格納されている画像データを読み出すようにし、アドレ
ス４０００Ｈ以降のプログラムによって、アドレスＥ０
００〜ＦＦＦＦＨに格納されている画像データを読み出
すようにしておけば、アドレスＣ０００〜ＤＦＦＦＨに
格納されている画像データおよびアドレスＥ０００〜Ｆ
ＦＦＦＨに格納されている画像データは、データ変換部
１８によってそれぞれキーデータ２およびキーデータ３
を用いて正しく変換されて出力される。
プログラムによって、アドレスＣ０００〜ＤＦＦＦＨに
格納されている画像データを読み出すようにし、アドレ
ス４０００Ｈ以降のプログラムによって、アドレスＥ０
００〜ＦＦＦＦＨに格納されている画像データを読み出
すようにしておけば、アドレスＣ０００〜ＤＦＦＦＨに
格納されている画像データおよびアドレスＥ０００〜Ｆ
ＦＦＦＨに格納されている画像データは、データ変換部
１８によってそれぞれキーデータ２およびキーデータ３
を用いて正しく変換されて出力される。
【００４０】次に、このＲＯＭ１０のＲＯＭ部１２に格
納されているデータをコピーするときの動作について説
明する。
納されているデータをコピーするときの動作について説
明する。
【００４１】通常、ＲＯＭ１０に格納されているデータ
をコピーするときは、アドレス００００Ｈから順次アド
レスを増加させながらデータを読み出し、例えば外部の
記憶装置にデータを書き出すことによって行われる。従
って、ＲＯＭ部１２の非保護領域であるアドレス０００
０〜７ＦＦＦＨに格納されているプログラムは、アドレ
スデコード部１４から出力されるイネーブルが非アクテ
ィブ状態にされるため、データ変換部１８によって変換
されることなく正しく読み出される。
をコピーするときは、アドレス００００Ｈから順次アド
レスを増加させながらデータを読み出し、例えば外部の
記憶装置にデータを書き出すことによって行われる。従
って、ＲＯＭ部１２の非保護領域であるアドレス０００
０〜７ＦＦＦＨに格納されているプログラムは、アドレ
スデコード部１４から出力されるイネーブルが非アクテ
ィブ状態にされるため、データ変換部１８によって変換
されることなく正しく読み出される。
【００４２】ところが、順次コピーが行われてアドレス
１０００Ｈに到達したとき、プログラムを実行する場合
にはアドレス１０００Ｈ，１００１Ｈ，１００２Ｈ，２
０００Ｈの順序でアドレスが不連続に入力されることに
よって、アドレス順検出部１６からキーデータ１が出力
されるのに対して、コピーを行う場合にはアドレス１０
００Ｈ，１００１Ｈ，１００２Ｈ，１００３Ｈの順序で
連続してアドレスが入力されることによって、アドレス
順検出部１６からはキーデータ０が出力される。
１０００Ｈに到達したとき、プログラムを実行する場合
にはアドレス１０００Ｈ，１００１Ｈ，１００２Ｈ，２
０００Ｈの順序でアドレスが不連続に入力されることに
よって、アドレス順検出部１６からキーデータ１が出力
されるのに対して、コピーを行う場合にはアドレス１０
００Ｈ，１００１Ｈ，１００２Ｈ，１００３Ｈの順序で
連続してアドレスが入力されることによって、アドレス
順検出部１６からはキーデータ０が出力される。
【００４３】一方、第１、第２および第３の保護領域に
は、それぞれキーデータ１、キーデータ２およびキーデ
ータ３を用いて正しく変換することができるように、予
め変換された画像データが格納されている。このため、
ＲＯＭ部１２の保護領域であるアドレス８０００〜ＦＦ
ＦＦＨに格納されている画像データをコピーするときに
は、アドレスデコード部１４から出力されるイネーブル
がアクティブ状態にされ、データ変換部１８によってキ
ーデータ０を用いて変換されるため、データを正しく変
換することはできない。
は、それぞれキーデータ１、キーデータ２およびキーデ
ータ３を用いて正しく変換することができるように、予
め変換された画像データが格納されている。このため、
ＲＯＭ部１２の保護領域であるアドレス８０００〜ＦＦ
ＦＦＨに格納されている画像データをコピーするときに
は、アドレスデコード部１４から出力されるイネーブル
がアクティブ状態にされ、データ変換部１８によってキ
ーデータ０を用いて変換されるため、データを正しく変
換することはできない。
【００４４】本発明のコピー防止機能付きＲＯＭは、基
本的に以上のように動作する。なお、本発明のコピー防
止機能付きＲＯＭはこの実施例だけに限定されるもので
はなく、本発明の要旨を逸脱しない範囲において適宜変
更可能なことは言うまでもないことである。例えば、Ｒ
ＯＭ部のアドレスビット数やデータビット数は何ビット
でもよいし、アドレス順やキーデータ、保護領域の範
囲、またこれらの個数などは、プログラムの内容に応じ
て適宜設定すればよい。
本的に以上のように動作する。なお、本発明のコピー防
止機能付きＲＯＭはこの実施例だけに限定されるもので
はなく、本発明の要旨を逸脱しない範囲において適宜変
更可能なことは言うまでもないことである。例えば、Ｒ
ＯＭ部のアドレスビット数やデータビット数は何ビット
でもよいし、アドレス順やキーデータ、保護領域の範
囲、またこれらの個数などは、プログラムの内容に応じ
て適宜設定すればよい。
【００４５】
【発明の効果】以上詳細に説明したように、本発明のコ
ピー防止機能付きＲＯＭは、プログラムによって決定さ
れるアドレスの入力順序に応じてキーデータを適宜変更
し、このキーデータを用いてＲＯＭ部の保護領域中から
読み出されるデータを変換して出力するものである。従
って、本発明のコピー防止機能付きＲＯＭによれば、プ
ログラムを実行するときには、ＲＯＭ部の保護領域中か
ら読み出されるデータは正しく変換されるが、コピーす
るときには正しく変換されないため、ＲＯＭの内容が不
正にコピーされることを防止することができる。また、
本発明のコピー防止機能付きＲＯＭによれば、プログラ
ムは正しく読み出すことができるが、画像データに対し
てのみ変換を行っているため、読み出された画像データ
が正しいのか、正しくないのか判別しづらいという特徴
がある。
ピー防止機能付きＲＯＭは、プログラムによって決定さ
れるアドレスの入力順序に応じてキーデータを適宜変更
し、このキーデータを用いてＲＯＭ部の保護領域中から
読み出されるデータを変換して出力するものである。従
って、本発明のコピー防止機能付きＲＯＭによれば、プ
ログラムを実行するときには、ＲＯＭ部の保護領域中か
ら読み出されるデータは正しく変換されるが、コピーす
るときには正しく変換されないため、ＲＯＭの内容が不
正にコピーされることを防止することができる。また、
本発明のコピー防止機能付きＲＯＭによれば、プログラ
ムは正しく読み出すことができるが、画像データに対し
てのみ変換を行っているため、読み出された画像データ
が正しいのか、正しくないのか判別しづらいという特徴
がある。
【図１】本発明のコピー防止機能付きＲＯＭの一実施例
のブロック図である。
のブロック図である。
【図２】本発明のコピー防止機能付きＲＯＭのＲＯＭ部
のメモリマップの一実施例の概念図である。
のメモリマップの一実施例の概念図である。
【図３】本発明のコピー防止機能付きＲＯＭのＲＯＭ部
の非保護領域に格納されるプログラムの一実施例の概念
図である。
の非保護領域に格納されるプログラムの一実施例の概念
図である。
【図４】従来のＲＯＭにおけるデータの読み出し方の一
例の概念図である。
例の概念図である。
【図５】従来のＲＯＭにおけるデータの読み出し方の別
の例の概念図である。
の例の概念図である。
１０ コピー防止機能付きＲＯＭ
１２ ＲＯＭ部
１４ アドレスデコード部
１６ アドレス順検出部
１８ データ変換部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平１−173244（ＪＰ，Ａ)
特開 平６−187246（ＪＰ，Ａ)
特開 平６−139151（ＪＰ，Ａ)
特開 平４−74240（ＪＰ，Ａ)
特開 平６−282495（ＪＰ，Ａ)
特開 平８−76993（ＪＰ，Ａ)
特開 平９−34796（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 12/14 320
G11C 17/00
Claims (3)
- 【請求項１】予め所定のキーデータを用いて変換された
データが格納される保護領域および無変換データが格納
される非保護領域を備え、入力されるアドレスに応じて
前記アドレスに格納されているデータを出力するＲＯＭ
部と、このＲＯＭ部に対して、前記保護領域中のアドレ
スが入力されたときに、イネーブルをアクティブ状態と
して出力し、前記非保護領域中のアドレスが入力された
ときには、前記イネーブルを非アクティブ状態として出
力するアドレスデコード部と、前記ＲＯＭ部に対して、
予め登録された所定の順序でアドレスが入力されたとき
に、前記ＲＯＭ部の保護領域から出力されるデータが正
しく変換されるキーデータを出力し、前記所定の順序で
アドレスが入力されないときに、前記保護領域から出力
されるデータが正しく変換されないキーデータを出力す
るアドレス順検出部と、前記アドレスデコード部から出
力されるイネーブルがアクティブ状態のときに、前記ア
ドレス順検出部から出力されるキーデータを用いて、前
記ＲＯＭ部から出力されるデータを変換し、前記イネー
ブルが非アクティブ状態のときには、前記ＲＯＭ部から
出力されるデータを変換しないデータ変換部とを有する
ことを特徴とするコピー防止機能付きＲＯＭ。 - 【請求項２】前記ＲＯＭ部の非保護領域にはプログラム
のデータが格納され、該ＲＯＭ部の保護領域には、前記
プログラムのデータ以外のデータが格納される請求項１
に記載のコピー防止機能付きＲＯＭ。 - 【請求項３】前記ＲＯＭ部は複数の保護領域を備え、各
々の前記保護領域には、それぞれ異なるキーデータを用
いて変換されたデータが格納される請求項１または２に
記載のコピー防止機能付きＲＯＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26298995A JP3464738B2 (ja) | 1995-10-11 | 1995-10-11 | コピー防止機能付きｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26298995A JP3464738B2 (ja) | 1995-10-11 | 1995-10-11 | コピー防止機能付きｒｏｍ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09106690A JPH09106690A (ja) | 1997-04-22 |
| JP3464738B2 true JP3464738B2 (ja) | 2003-11-10 |
Family
ID=17383359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26298995A Expired - Fee Related JP3464738B2 (ja) | 1995-10-11 | 1995-10-11 | コピー防止機能付きｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3464738B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2764413B1 (fr) * | 1997-06-10 | 1999-07-09 | Sgs Thomson Microelectronics | Procede d'authentification de circuit integre |
| JP2001306400A (ja) * | 2000-04-21 | 2001-11-02 | Sharp Corp | 半導体記憶装置、その制御装置、および電子機器 |
| US7770027B2 (en) | 2004-11-15 | 2010-08-03 | Nintendo Co., Ltd. | Semiconductor memory device |
| US8015416B2 (en) | 2004-11-19 | 2011-09-06 | Megachips Corporation | Memory information protection system and methods |
| JP5110701B2 (ja) * | 2008-05-01 | 2012-12-26 | 株式会社メガチップス | 半導体記憶装置及びコンピュータシステム |
| JP5555128B2 (ja) * | 2010-10-21 | 2014-07-23 | 株式会社メガチップス | 半導体記憶装置及びコンピュータシステム |
-
1995
- 1995-10-11 JP JP26298995A patent/JP3464738B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09106690A (ja) | 1997-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777588A (en) | General-purpose register file optimized for intraprocedural register allocation, procedure calls, and multitasking performance | |
| US4905277A (en) | Method for enciphering and deciphering instructions in a microcomputer, and a microcomputer used for effecting same | |
| US5680581A (en) | Microcomputer having a read protection circuit to secure the contents of an internal memory | |
| JPH10228421A (ja) | メモリアクセス制御回路 | |
| JPS58208849A (ja) | プログラム・ワ−ド無断読取防止装置 | |
| JP3464738B2 (ja) | コピー防止機能付きｒｏｍ | |
| US7353401B2 (en) | Device and method for data protection by scrambling address lines | |
| JPH0877075A (ja) | 情報処理装置 | |
| JP2885600B2 (ja) | 半導体集積回路 | |
| JP3082701B2 (ja) | メモリ保護装置およびメモリ保護方法 | |
| JP2624249B2 (ja) | 模倣防止機能付プロセッサ | |
| JP3507193B2 (ja) | ロード・ストア命令処理装置 | |
| KR20020054519A (ko) | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. | |
| JP2012088991A (ja) | 半導体記憶装置及びコンピュータシステム | |
| JPH09282234A (ja) | コピー防止機能付ｒｏｍ | |
| JPH06309236A (ja) | メモリの不正書込み検出回路 | |
| JPH04354040A (ja) | シングルイベントアップセットエラー蓄積防止回路 | |
| JPH11232092A (ja) | マイクロプロセッサ用制御装置 | |
| JP2504151B2 (ja) | デ―タ処理装置 | |
| KR0170288B1 (ko) | 메모리 엑세스 장치 및 그 방법 | |
| JPS63163943A (ja) | メモリ書き込み制御方法 | |
| JP2689894B2 (ja) | マイクロプログラム制御型情報処理装置 | |
| JP3057732B2 (ja) | 情報処理装置 | |
| JPH0330039A (ja) | 記憶保護機構 | |
| JPH0764953A (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030812 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |