JP3457736B2

JP3457736B2 - Liquid crystal display

Info

Publication number: JP3457736B2
Application number: JP15153094A
Authority: JP
Inventors: 知巳神尾
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1994-06-08
Filing date: 1994-06-08
Publication date: 2003-10-20
Anticipated expiration: 2018-10-20
Also published as: JPH07334123A

Description

Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、液晶表示装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device.

【０００２】[0002]

【従来の技術】一般に、液晶は、駆動電圧が印加されて
から当該駆動電圧に対応する表示状態となるまでに一定
の時間を要し、この応答時間は、液晶がＴＮであるか、
ＳＴＮであるか、等の液晶の種類や液晶セルの間隔等に
よって異なる。2. Description of the Related Art Generally, a liquid crystal requires a certain period of time from application of a drive voltage to a display state corresponding to the drive voltage. The response time is as follows:
Whether it is STN or not depends on the type of liquid crystal, the distance between liquid crystal cells, and the like.

【０００３】この応答時間は、フィールドによってその
階調度が大きく変る場合等に、表示画面に歪が発生し、
表示品質が低下する。This response time is distorted on the display screen when the gradation varies greatly depending on the field.
Display quality deteriorates.

【０００４】そこで、従来、この応答時間を考慮した液
晶駆動を行う液晶表示装置が提案されている。Therefore, conventionally, a liquid crystal display device for driving a liquid crystal in consideration of the response time has been proposed.

【０００５】このような従来の液晶表示装置は、例え
ば、図７に示すように、映像データを１フレーム分記憶
する２個のメモリ１、２と、この２個のメモリ１とメモ
リ２を切り換えて書き込み及び読み出しを行わせるスイ
ッチ３、４、５、６と、比較回路７と、からなる映像処
理回路８を備えており、この従来の液晶表示装置は、複
数フレームで１フィールドを表示する場合に、この映像
処理回路８により、現在のフレームの映像データＮＯＷ
（以下、現フレーム映像データＮＯＷという。）と現在
フレームより１フレーム前の映像データＯＬＤ（以下、
前フレーム映像データＯＬＤという。）とを比較して、
その比較結果に基づいて液晶を駆動するための新たな現
在フレームの映像データＮＮＯＷ（以下、新映像データ
ＮＮＯＷという。）を生成する。In such a conventional liquid crystal display device, for example, as shown in FIG. 7, two memories 1 and 2 for storing one frame of video data and two memories 1 and 2 are switched. In the case of displaying one field in a plurality of frames, this conventional liquid crystal display device is provided with a video processing circuit 8 including switches 3, 4, 5 and 6 for performing writing and reading by a writing circuit and a comparison circuit 7. The video processing circuit 8 allows the video data NOW of the current frame to be displayed.
(Hereinafter referred to as current frame video data NOW) and video data OLD one frame before the current frame (hereinafter,
It is called previous frame video data OLD. ) And
Video data NNOW of a new current frame for driving the liquid crystal (hereinafter referred to as new video data NNOW) is generated based on the comparison result.

【０００６】すなわち、映像処理回路８には、順次１フ
レーム分の現フレーム映像データＮＯＷが入力され、メ
モリ１及びメモリ２は、１フレーム分の映像データを記
憶する容量を有している。スイッチ３とスイッチ４は、
フレーム毎に交互にオン／オフし、スイッチ５とスイッ
チ６は、フレーム毎に交互にオン／オフするとともに、
スイッチ３がオンするときには、スイッチ６がオンし、
スイッチ４がオンするときには、スイッチ５がオンす
る。That is, the current frame video data NOW for one frame is sequentially input to the video processing circuit 8, and the memories 1 and 2 have a capacity for storing the video data for one frame. Switch 3 and switch 4 are
It is turned on / off alternately for each frame, and the switch 5 and the switch 6 are turned on / off alternately for each frame, and
When the switch 3 turns on, the switch 6 turns on,
When the switch 4 turns on, the switch 5 turns on.

【０００７】上記現フレーム映像データＮＯＷは、比較
回路７に入力されるとともに、スイッチ３とスイッチ４
を介してメモリ１及びメモリ２に入力され、このスイッ
チ３とスイッチ４とが上述のように、フレーム毎に交互
にオン／オフするので、メモリ１とメモリ２には、フレ
ーム毎に１フレーム分の現フレーム映像データＮＯＷが
書き込まれる。そして、メモリ１及びメモリ２にフレー
ム毎に書き込まれた現フレーム映像データＮＯＷは、次
のフレームで、読み出され、スイッチ５及びスイッチ６
を介して比較回路７に前フレーム映像データＯＬＤとし
て出力される。The current frame video data NOW is input to the comparison circuit 7 and also switches 3 and 4 are connected.
Are input to the memory 1 and the memory 2 via the switch, and the switches 3 and 4 are alternately turned on / off for each frame as described above. The current frame video data NOW of is written. Then, the current frame video data NOW written in the memory 1 and the memory 2 for each frame is read in the next frame, and the switches 5 and 6 are read.
Is output to the comparison circuit 7 as the previous frame image data OLD.

【０００８】比較回路７には、現フレーム映像データＮ
ＯＷと前フレーム映像データＯＬＤが入力され、比較回
路７は、現フレーム映像データＮＯＷと前フレーム映像
データＯＬＤを比較して、その比較結果に対応した映像
データを新映像データＮＮＯＷとして出力する。The comparison circuit 7 supplies the current frame video data N
The OW and the previous frame video data OLD are input, and the comparison circuit 7 compares the current frame video data NOW with the previous frame video data OLD and outputs the video data corresponding to the comparison result as the new video data NNOW.

【０００９】この比較回路７の出力する新映像データＮ
ＮＯＷを用いて液晶表示パネルの表示駆動を行う。New video data N output from the comparison circuit 7
The display drive of the liquid crystal display panel is performed using NOW.

【００１０】そして、上記比較回路７は、現フレーム映
像データＮＯＷと前フレーム映像データＯＬＤをアドレ
スとする新映像データＮＮＯＷのデータを格納したＲＯ
Ｍ（Read Only Memory）が用いられており、このＲＯＭ
内のデータは、フレーム毎の映像データの階調の変化に
応じて、当該階調の変化に最も適切な液晶の応答時間が
えられる駆動電圧を液晶に印加するのに最適な映像デー
タを新映像データＮＮＯＷとして与えるものである。The comparison circuit 7 stores the RO of the current frame video data NOW and the new video data NNOW whose addresses are the previous frame video data OLD.
M (Read Only Memory) is used, and this ROM
The data inside is the optimum video data for applying to the liquid crystal a drive voltage that gives the liquid crystal response time that is most appropriate for the change in the gray scale of the video data, depending on the change in the gray scale of the video data. It is given as video data NNOW.

【００１１】すなわち、いま、現フレーム映像データＮ
ＯＷの画素データをａ_n、前フレーム映像データＯＬＤ
の画素データをａ_n-1、新映像データＮＮＯＷの画素デ
ータをａ_spとしたとき、次式で与えられる新映像データ
ＮＮＯＷが、現フレーム映像データＮＯＷと前フレーム
映像データＯＬＤをアドレスとするデータテーブルとし
て、ＲＯＭ内に格納されている。That is, now, the current frame video data N
The OW of pixel data a _n, the previous frame image data OLD
Pixel data a _n-1, when the pixel data of the new image data NNOW was a _sp, new video data NNOW given by the following expression is, data to address the current frame video data NOW and previous frame video data OLD It is stored in the ROM as a table.

【００１２】ａ_sp＝ａ_n＋Ｋ（ａ_n−ａ_n-1）・・・・・（１）但し、Ｋは、定数であり、適切な新映像データＮＮＯＷ
を得るために実験等により設定されるものである。A _sp = a _n + K (a _n −a _{n −1} ) (1) However, K is a constant and appropriate new video data NNOW
It is set by experiments or the like in order to obtain

【００１３】また、ａ_sp〉１００％のときには、ａ_sp＝
１００％が設定され、ａ_sp〈０％のときには、ａ_sp＝０
％が設定される。When _asp > 100%, _asp =
When 100% is set and _asp <0%, _asp = 0
% Is set.

【００１４】このようにＲＯＭ内には、上記（１）式で
与えられる新映像データＮＮＯＷが現フレーム映像デー
タＮＯＷと前フレーム映像データＯＬＤをアドレスとす
るデータテーブルの形で格納され、上記（１）式で定数
Ｋは、上述のように、実験等により設定されるが、これ
は、液晶の応答時間を考慮して、階調が変化する場合に
液晶表示パネルの全ての画素を適切な応答時間で表示駆
動するために、設定される。As described above, the new video data NNOW given by the above equation (1) is stored in the ROM in the form of a data table having the current frame video data NOW and the previous frame video data OLD as addresses, and ), The constant K is set by an experiment or the like as described above. This takes into account the response time of the liquid crystal, and when the gradation changes, all the pixels of the liquid crystal display panel have an appropriate response. Set to drive display in time.

【００１５】すなわち、図８に示すように、フレーム１
から順次フレーム毎に、例えば、同じ値の駆動電圧を印
加した場合、液晶は、累積応答特性を有しており、図９
に示すように、同じ駆動電圧を印加し続けると、その液
晶の輝度は、徐々に上昇する。そして、図１０に示すよ
うに、同じく同電圧を印加することにより、当該液晶
は、時間の経過に伴って、輝度が上昇する。That is, as shown in FIG.
When the drive voltage of the same value is applied to each frame sequentially from the beginning, the liquid crystal has a cumulative response characteristic.
As shown in, when the same drive voltage is continuously applied, the brightness of the liquid crystal gradually increases. Then, as shown in FIG. 10, by applying the same voltage, the brightness of the liquid crystal increases with the passage of time.

【００１６】また、例えば、図１１に示すように、フレ
ーム２の階調がフレーム１の階調より高いとき、フレー
ム２の階調に対応した駆動電圧を印加すると、液晶の応
答時間が原因して、図１１に輝度曲線ａで示すように、
フレーム２において映像データの階調（輝度）に適切な
応答時間内で上昇しない結果となる。また、この応答時
間を考慮し過ぎて、高過ぎる駆動電圧を印加すると、図
１１に輝度曲線ｂで示すように、オーバーラッシュが発
生し、適切な表示駆動を行うことができない。Further, for example, as shown in FIG. 11, when the gray scale of frame 2 is higher than the gray scale of frame 1, applying a drive voltage corresponding to the gray scale of frame 2 causes the response time of the liquid crystal. Then, as shown by the brightness curve a in FIG.
In the frame 2, the result is that the gradation (luminance) of the video data does not rise within a response time suitable for it. Further, if a too high driving voltage is applied in consideration of this response time, an overrush occurs as shown by a brightness curve b in FIG. 11, and an appropriate display driving cannot be performed.

【００１７】そして、液晶の種類や液晶セルの間隔等を
考慮した駆動電圧を印加すると、図１１に輝度曲線ｃで
示すように、フレーム２の階調度に適した応答時間で液
晶を配向させて、最適スピードで駆動することができ
る。Then, when a drive voltage in consideration of the type of liquid crystal and the distance between the liquid crystal cells is applied, the liquid crystal is aligned with a response time suitable for the gradation of the frame 2 as shown by the brightness curve c in FIG. , Can be driven at optimum speed.

【００１８】そこで、上記液晶の累積応答現象と最適ス
ピードとを、現在フレームと前フレームの２つのフレー
ム間での画素データを考慮して、上記（１）式の定数Ｋ
が設定されている。Therefore, the cumulative response phenomenon of the liquid crystal and the optimum speed are taken into consideration in consideration of the pixel data between the two frames of the current frame and the previous frame, and the constant K of the above equation (1).
Is set.

【００１９】したがって、フレーム間で階調度が変る場
合、上記映像処理回路８において、前フレーム映像デー
タＯＬＤと現フレーム映像データＮＯＷを比較して、新
映像データＮＮＯＷを生成し、この新映像データＮＮＯ
Ｗに基づいて液晶表示パネルを表示駆動することによ
り、液晶の累積応答現象と最適スピードを考慮した表示
を行うことができる。Therefore, when the gradation level changes between frames, the video processing circuit 8 compares the previous frame video data OLD with the current frame video data NOW to generate new video data NNOW, and this new video data NNO.
By driving the liquid crystal display panel based on W, it is possible to perform display in consideration of the cumulative response phenomenon of the liquid crystal and the optimum speed.

【００２０】[0020]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の液晶表示装置にあっては、前フレーム映像デ
ータＯＬＤと現フレーム映像データＮＯＷのみを比較
し、比較結果の新映像データＮＮＯＷが１００％を超え
ると、１００％の新映像データＮＮＯＷ、すなわち、現
フレーム映像データＮＯＷを新映像データＮＮＯＷとし
て出力し、また、比較結果の新映像データＮＮＯＷが０
％を下回ると、０％の新映像データＮＮＯＷ、すなわ
ち、現フレーム映像データＮＯＷを新映像データＮＮＯ
Ｗとして出力するようになっていたため、フレーム間の
階調変化が中間調の範囲で収っているときには、液晶の
適切な応答速度を確保して、良好な表示品質を実現する
ことができるが、フレーム間の階調変化が、例えば、白
の１００％階調から黒の０％階調に変化するときや、逆
に、黒の０％階調から白の１００％階調に変化するとき
には、適切に駆動速度（最適スピード）を得ることがで
きず、表示画面に歪が発生して、表示品質が悪化すると
いう問題があった。However, in such a conventional liquid crystal display device, only the previous frame image data OLD and the current frame image data NOW are compared, and the new image data NNOW of the comparison result is 100%. When 100%, the new video data NNOW of 100%, that is, the current frame video data NOW is output as the new video data NNOW, and the new video data NNOW of the comparison result is 0.
If it falls below 0%, the new video data NNOW of 0%, that is, the current frame video data NOW is changed to the new video data NNO.
Since the output is made as W, when the gradation change between frames is within the range of the halftone, it is possible to secure an appropriate response speed of the liquid crystal and realize good display quality. , When the gradation change between frames changes from 100% gradation of white to 0% gradation of black, or conversely, from 0% gradation of black to 100% gradation of white However, there is a problem that the drive speed (optimum speed) cannot be obtained properly, the display screen is distorted, and the display quality is deteriorated.

【００２１】例えば、図１２に示すように、画面１０に
おいて、１００％階調（白）の領域Ａと、５０％階調
（中間調）の領域Ｂが、０％階調のバック領域Ｃ内にあ
り、この領域Ａと領域Ｂが、図１２中矢印で示すよう
に、右方向に移動する場合、領域Ａとバック領域Ｃとの
境界にある画素ａは、０％階調から１００％階調まで上
昇する必要があり、領域Ｂとバック領域Ｃとの境界にあ
る画素ｂは、０％階調から５０％階調まで上昇する必要
がある。For example, as shown in FIG. 12, in the screen 10, an area A of 100% gradation (white) and an area B of 50% gradation (halftone) are in a back area C of 0% gradation. When the area A and the area B move to the right as shown by the arrow in FIG. 12, the pixel a at the boundary between the area A and the back area C is from 0% gradation to 100% The pixel b on the boundary between the region B and the back region C needs to rise from 0% gradation to 50% gradation.

【００２２】ところが、従来の液晶表示装置の映像処理
回路８では、上述のように、前フレーム映像データＯＬ
Ｄと現フレーム映像データＮＯＷとを比較して、その比
較結果である新映像データＮＮＯＷの階調が１００％以
上であると、１００％階調の新映像データＮＮＯＷを出
力し、比較結果が１００％に達しないときには、比較結
果により得た新映像データＮＮＯＷを出力するようにな
っていたため、０％階調から１００％階調に上昇する画
素ａでは、図１３に応答曲線ａで示すように、３フレー
ム目から階調度が上昇し始めて、４フレーム目では、約
３０％階調、５フレーム目では、約７０％階調、６フレ
ーム目で、目標の１００％階調となり、０％階調から５
０％階調に上昇する画素ｂでは、図１３に応答曲線ｂで
示すように、３フレーム目から階調度が上昇し始めて、
４フレーム目では、約３０％階調に、５フレーム目で、
目標の５０％階調となる。However, in the image processing circuit 8 of the conventional liquid crystal display device, as described above, the previous frame image data OL
D is compared with the current frame video data NOW, and if the gradation of the new video data NNOW, which is the comparison result, is 100% or more, the new video data NNOW with 100% gradation is output, and the comparison result is 100. When it does not reach 100%, the new video data NNOW obtained from the comparison result is output. Therefore, in the pixel a increasing from 0% gradation to 100% gradation, as shown by the response curve a in FIG. Gradation starts to rise from the 3rd frame, about 30% gradation in the 4th frame, about 70% gradation in the 5th frame, the target 100% gradation in the 6th frame, and 0% level. From key 5
In the pixel b that increases to 0% gradation, the gradation degree starts to increase from the third frame, as shown by the response curve b in FIG.
In the 4th frame, about 30% gradation, in the 5th frame,
The target gradation is 50%.

【００２３】なお、図１３は、画素ａ及び画素ｂが、３
フレーム目で０％階調からそれぞれ１００％階調及び５
０％階調の表示タイミングになる場合について示してお
り、また、図１３中応答曲線ｃは、上述した映像処理回
路８を用いない通常の液晶表示装置による場合の階調変
化を示している。また、図１３中○印は、画素ａの各フ
レームでの表示すべき階調を示しており、図１３中×印
は、画素ｂの各フレームでの表示すべき階調を示してい
る。In FIG. 13, the pixel a and the pixel b are 3
From 0% gradation to 100% gradation and 5 at frame respectively
13 shows the case where the display timing is 0% gradation, and the response curve c in FIG. 13 shows the gradation change in the case of the normal liquid crystal display device which does not use the above-mentioned video processing circuit 8. Further, in FIG. 13, a circle mark indicates a gray scale to be displayed in each frame of the pixel a, and a cross mark in FIG. 13 indicates a gray scale to be displayed in each frame of the pixel b.

【００２４】このように、従来の液晶表示装置の映像処
理回路８では、階調度の変化が中間調程度のさほど大き
くないときには、応答速度を向上させて適切な表示を行
うことができるが、階調度が０％階調から１００％階調
まで変化するように、階調度の変化が大きいときには、
充分な応答速度を得ることができず、図１２に示したよ
うに、これらの階調度の変化が大きい領域と階調度の変
化が小さい領域が１画面内にあるときには、応答速度の
変化がそのまま画面の歪となって現れ、表示品質が悪化
する。As described above, in the image processing circuit 8 of the conventional liquid crystal display device, when the change in the gradation is not so large as about halftone, the response speed can be improved and an appropriate display can be performed. When there is a large change in gradation, such that the gradation changes from 0% gradation to 100% gradation,
If a sufficient response speed cannot be obtained, and as shown in FIG. 12, there are an area with a large change in gradation and an area with a small change in gradation in one screen, the change in response speed remains unchanged. It appears as screen distortion, and the display quality deteriorates.

【００２５】そこで、本発明は、上記実情に鑑みてなさ
れたもので、階調度の変化の度合いが異なっても、同じ
最速の応答速度で液晶を表示駆動して、歪のない表示品
質の良好な液晶表示装置を提供することを目的としてい
る。Therefore, the present invention has been made in view of the above-mentioned circumstances, and even if the degree of change in gradation is different, the liquid crystal is driven at the same fastest response speed to provide good display quality without distortion. It is an object of the present invention to provide a new liquid crystal display device.

【００２６】[0026]

【課題を解決するための手段】本発明の液晶表示装置
は、映像信号の１フィールドが所定数のフレームの画面
表示階調データからなり、各フレーム毎に画面表示階調
データにより表示駆動する液晶表示装置において、現在
の表示対象である現在のフレームの現在フレーム画面表
示階調データと、その前のフレームの前フレーム画面表
示階調データ、及び、その後のフレームの後フレーム画
面表示階調データを記憶する記憶する記憶手段と、前記
記憶手段に記憶された前記後フレーム画面表示階調デー
タと前記前フレーム画面表示階調データとの差に基づく
仮画面表示階調データを生成し、該仮画面表示階調デー
タに基づいて、前記前フレーム画面表示階調データに対
する前記後フレーム画面表示階調データの階調データの
変化が所定値より大きいか否か判定し、前記階調データ
の変化が所定値より大きい場合に、前記後フレーム画面
表示階調データを第１の新フレーム画面表示階調データ
とする表示階調データ生成手段と、を備え、前記第１の
新フレーム画面表示階調データに基づいて、階調表示を
行うことにより、上記目的を達成している。The liquid crystal display device of the present invention According to an aspect of the one field of the video signal is from the screen display gradation data of a predetermined number of frames, the screen display gradation for each frame
In a liquid crystal display device driven by data, the current frame screen display grayscale data of the current frame that is the current display target, the previous frame screen display grayscale data of the previous frame, and the subsequent frame Storage means for storing screen display gradation data; and temporary screen display gradation data based on a difference between the rear frame screen display gradation data and the previous frame screen display gradation data stored in the storage means. And determining whether the change of the gradation data of the rear frame screen display gradation data with respect to the previous frame screen display gradation data is larger than a predetermined value based on the provisional screen display gradation data. Key data
If the change in
Display gradation data is the first new frame screen display gradation data
And a display gradation data generating means to said first
The above object is achieved by performing gradation display based on the new frame screen display gradation data.

【００２７】この場合、例えば、請求項２に記載するよ
うに、前記表示階調データ生成手段は、前記前フレーム
画面表示階調データと前記後フレーム画面表示階調デー
タをアドレスとし、前記第１の新フレーム画面表示階調
データをデータテーブルとして記憶するメモリを備えて
構成されるようにしてもよい。 In this case, for example, as described in claim 2, the display gradation data generating means is configured to
Screen display gradation data and the above-mentioned rear frame screen display gradation data
Data as an address, and the first new frame screen display gradation
With a memory to store data as a data table
It may be configured.

【００２８】また、例えば、請求項３に記載するよう
に、前記表示階調データ生成手段は、さらに、前記判定
により、前記階調データの変化が所定値より小さい場合
に、前記現在フレーム画面表示階調データと前記前フレ
ーム画面表示階調データとの差に基づく画面表示階調デ
ータを第２の新フレーム画面表示階調データとする第２
の表示階調データ生成手段を備え、前記第２の新フレー
ム画面表示階調データに基づいて、階調表示を行うよう
にしてもよい。 Further, for example, as described in claim 3, the display gradation data generating means further includes the determination.
When the change in the gradation data is smaller than a predetermined value,
The current frame screen display gradation data and the previous frame
Screen display gradation data based on the difference from the screen display gradation data.
Data as the second new frame screen display gradation data
And a second new frame.
Based on the beam screen display gradation data, to perform gradation display
You may

【００２９】さらに、例えば、請求項４に記載するよう
に、前記第２の表示階調データ生成手段は、前記現在フ
レーム画面表示階調データと前記前フレーム画面表示階
調データをアドレスとし、前記第２の新フレーム画面表
示階調データをデータテーブルとして記憶するメモリを
備えて構成されているようにしてもよい。 Further, for example, as described in claim 4, the second display gradation data generation means is
Lame screen display gradation data and the previous frame screen display floor
The second new frame screen table with key data as an address
A memory that stores gradation data as a data table
You may make it equipped with.

【００３０】[0030]

【００３１】[0031]

【００３２】[0032]

【００３３】[0033]

【作用】本発明の液晶表示装置によれば、映像信号の１
フィールドが所定数のフレームの画面表示階調データか
らなり、各フレーム毎に画面表示階調データにより表示
駆動する際に、現在の表示対象である現在のフレームの
現在フレーム画面表示階調データを中心として、少なく
ともその前後のフレームの、前フレーム画面表示階調デ
ータおよび後フレーム画面表示階調データを記憶し、後
フレーム画面表示階調データと前フレーム画面表示階調
データとの階調変化が所定値より大きいか否かを判定
し、前記階調データの変化が所定値より大きい場合に、
前記後フレーム画面表示階調データを第１の新フレーム
画面表示階調データとし、該第１の新フレーム画面表示
階調データに基づいて、階調表示を行っているので、少
なくとも３画面の表示データの変化に対応した階調表示
を行うことができ、液晶の応答時間を充分に考慮した階
調表示を行うことができる。その結果、歪のない画面表
示を行うことができ、表示品質を向上させることができ
る。According to the liquid crystal display device of the present invention, one of the video signals is
Whether the field is screen display gradation data of a predetermined number of frames
Each frameDisplayed by screen display gradation data
DriveOf the current frame that is currently displayed
Current frame screen display
Both of the previous and next frames, the previous frame screen display gradation
Data of screen and rear frame screen displayRemember and after
Frame screen display gradation data and previous frame screen display gradation
Data andGradation ofchangeIs greater than a predetermined valueJudgment
ThenWhen the change of the gradation data is larger than a predetermined value,
The above-mentioned rear frame screen display gradation data is set to the first new frame.
As screen display gradation data, The firstnewFrame screen display
Since gradation display is performed based on gradation data,
Gradation display that corresponds to the change of display data of 3 screens at least
It is possible to perform
The key display can be performed. As a result, a distortion-free screen chart
Can be shown and can improve the display quality
It

【００３４】この場合、例えば、請求項２に記載するよ
うに、前記表示階調データ生成手段は、前記前フレーム
画面表示階調データと前記後フレーム画面表示階調デー
タをアドレスとし、前記第１の新フレーム画面表示階調
データをデータテーブルとして記憶するメモリを備えて
構成すると、新フレーム画面表示階調データを、高速
に、かつ安価な回路構成で生成することができる。In this case, for example, as described in claim 2, the display gradation data generating means uses the front frame screen display gradation data and the rear frame screen display gradation data as an address, and If the memory is configured to store the new frame screen display gradation data as a data table, the new frame screen display gradation data can be generated at high speed with an inexpensive circuit configuration.

【００３５】また、例えば、請求項３に記載するよう
に、前記表示階調データ生成手段は、さらに、前記判定
により、前記階調データの変化が所定値より小さい場合
に、前記現在フレーム画面表示階調データと前記前フレ
ーム画面表示階調データとの差に基づく画面表示階調デ
ータを第２の新フレーム画面表示階調データとする第２
の表示階調データ生成手段を備え、前記第２の新フレー
ム画面表示階調データに基づいて、階調表示を行うこと
により、中間調程度の階調変化において、当該階調変化
に応じた液晶の応答時間を考慮した階調表示を行うこと
ができ、より一層歪のない画面表示を行うことができ
る。 Further, for example, as described in claim 3, the display gradation data generating means further includes the determination.
When the change in the gradation data is smaller than a predetermined value,
The current frame screen display gradation data and the previous frame
Screen display gradation data based on the difference from the screen display gradation data.
Data as the second new frame screen display gradation data
And a second new frame.
Based on the beam screen display gradation data, to perform gray-scale display
Therefore, in the gradation change of about halftone, the gradation change concerned
The gradation display that considers the response time of the liquid crystal according to
It is possible to perform even more distortion-free screen display.
It

【００３６】さらに、例えば、請求項４に記載するよう
に、前記第２の表示階調データ生成手段は、前記現在フ
レーム画面表示階調データと前記前フレーム画面表示階
調データをアドレスとし、前記第２の新フレーム画面表
示階調データをデータテーブルとして記憶するメモリを
備えて構成すると、第２の新フレーム画面表示階調デー
タを、高速に、かつ安価な回路構成で生成することがで
きる。Further, for example, as described in claim 4, the second display gradation data generating means uses the current frame screen display gradation data and the previous frame screen display gradation data as addresses, and If the memory is configured to store the second new frame screen display gradation data as a data table, the second new frame screen display gradation data can be generated at high speed and with an inexpensive circuit configuration.

【００３７】[0037]

【００３８】[0038]

【００３９】[0039]

【００４０】[0040]

【実施例】以下、本発明の好適な実施例を図を参照して
説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings.

【００４１】図１〜図６は、本発明の液晶表示装置の一
実施例を示す図であり、本実施例は、液晶テレビ装置に
適用したものである。1 to 6 are views showing an embodiment of the liquid crystal display device of the present invention, and this embodiment is applied to a liquid crystal television device.

【００４２】まず、本実施例の構成を説明する。First, the configuration of this embodiment will be described.

【００４３】図１は、本発明の一実施例の液晶表示装置
を適用した液晶テレビ装置２０の全体ブロック構成図で
あり、液晶テレビ装置２０は、アンテナ２１、クロマ処
理回路２２、スイッチ２３、Ａ／Ｄコンバータ２４、ス
イッチ２５、映像処理回路２６、制御回路２７、コモン
側駆動回路２８、セグメント側駆動回路２９及び液晶表
示パネル３０等を備えている。FIG. 1 is an overall block diagram of a liquid crystal television device 20 to which a liquid crystal display device according to an embodiment of the present invention is applied. The liquid crystal television device 20 includes an antenna 21, a chroma processing circuit 22, a switch 23, and A. The A / D converter 24, the switch 25, the video processing circuit 26, the control circuit 27, the common side drive circuit 28, the segment side drive circuit 29, and the liquid crystal display panel 30 are provided.

【００４４】この液晶テレビ装置２０には、ディジタル
のＲＧＢ映像信号を出力する映像機器、例えば、パーソ
ナルコンピュータ（パソコン）３１や、アナログのＲＧ
Ｂ映像信号を出力する映像機器、例えば、ビデオ装置
（ビデオ）３２を接続することができ、パーソナルコン
ピュータ３１の映像出力端子は、スイッチ２５に、ビデ
オ装置３２の映像出力端子は、スイッチ２３に接続され
る。また、パーソナルコンピュータ３１及びビデオ装置
３２は、それぞれ同期信号を制御回路２７に出力する。The liquid crystal television device 20 includes a video device that outputs digital RGB video signals, such as a personal computer (personal computer) 31 or an analog RG.
A video device for outputting a B video signal, for example, a video device (video) 32 can be connected. The video output terminal of the personal computer 31 is connected to the switch 25, and the video output terminal of the video device 32 is connected to the switch 23. To be done. In addition, the personal computer 31 and the video device 32 each output a synchronization signal to the control circuit 27.

【００４５】アンテナ２１は、テレビ電波を受信して、
受信電波をクロマ処理回路２２に供給する。The antenna 21 receives TV radio waves,
The received radio wave is supplied to the chroma processing circuit 22.

【００４６】クロマ処理回路２２は、同調回路やテレビ
リニア回路等を備え、その同調回路で、制御回路２７か
ら入力されるチューニング信号に応じて指定のチャンネ
ルを選択して、アンテナ２１から供給される所望のテレ
ビ放送電波を中間周波信号に変換する。また、クロマ処
理回路２２は、そのテレビリニア回路で、その同調回路
から入力される中間周波信号を増幅した後、ＡＦＴ検波
したり、映像検波を行ってアナログのＲＧＢ画像信号を
取り出し、さらに、このアナログのＲＧＢ画像信号を増
幅した後、スイッチ２３を介してＡ／Ｄコンバータ２４
に出力する。さらに、クロマ処理回路２２は、映像信号
から同期信号を取り出し、制御回路２７に出力する。The chroma processing circuit 22 includes a tuning circuit, a television linear circuit, and the like. The tuning circuit selects a designated channel according to a tuning signal input from the control circuit 27 and supplies the selected channel from the antenna 21. Convert the desired television broadcast wave to an intermediate frequency signal. Further, the chroma processing circuit 22 uses the TV linear circuit to amplify the intermediate frequency signal input from the tuning circuit, and then performs AFT detection or video detection to extract an analog RGB image signal. After amplifying the analog RGB image signal, the A / D converter 24 is passed through the switch 23.
Output to. Further, the chroma processing circuit 22 extracts a sync signal from the video signal and outputs it to the control circuit 27.

【００４７】なお、クロマ処理回路２２で分離された音
声信号は、図外の音声回路に送られ、音声回路で、音声
検波されて低周波信号に変換された後、増幅回路やスピ
ーカ（図示略）を介して拡声出力される。The audio signal separated by the chroma processing circuit 22 is sent to an audio circuit (not shown), and the audio circuit detects the audio and converts it into a low frequency signal, and then an amplifier circuit and a speaker (not shown). ) Is output in a loud voice.

【００４８】スイッチ２３は、クロマ処理回路２２とビ
デオ装置３２とを切り換えてＡ／Ｄコンバータ２４に接
続し、クロマ処理回路２２からのアナログＲＧＢ映像信
号とビデオ装置３２からのアナログＲＧＢ映像信号とを
択一的に選択して、Ａ／Ｄコンバータ２４に出力する。The switch 23 switches between the chroma processing circuit 22 and the video device 32 and connects them to the A / D converter 24, and outputs the analog RGB video signal from the chroma processing circuit 22 and the analog RGB video signal from the video device 32. It is alternatively selected and output to the A / D converter 24.

【００４９】Ａ／Ｄコンバータ２４は、クロマ処理回路
２２あるいはビデオ装置３２から入力されるアナログＲ
ＧＢ映像信号を制御回路２７から入力されるタイミング
信号に基づいてＡ／Ｄ（アナログ／デジタル）変換し、
スイッチ２５を介して映像処理回路２６に出力する。The A / D converter 24 is an analog R input from the chroma processing circuit 22 or the video device 32.
A / D (analog / digital) conversion of the GB video signal based on the timing signal input from the control circuit 27,
It is output to the video processing circuit 26 via the switch 25.

【００５０】スイッチ２５は、Ａ／Ｄコンバータ２４と
パーソナルコンピュータ３１とを切り換えて映像処理回
路２６に接続し、Ａ／Ｄコンバータ２４からのディジタ
ルＲＧＢ映像信号とパーソナルコンピュータ３１からの
ディジタルＲＧＢ映像信号とを択一的に選択して、映像
処理回路２６に出力する。The switch 25 switches between the A / D converter 24 and the personal computer 31 and connects it to the video processing circuit 26. The switch 25 switches between the digital RGB video signal from the A / D converter 24 and the digital RGB video signal from the personal computer 31. To be output to the video processing circuit 26.

【００５１】この映像処理回路２６に入力されるディジ
タルＲＧＢ映像信号は、所定ビット構成のパラレルの映
像信号である。The digital RGB video signal input to the video processing circuit 26 is a parallel video signal having a predetermined bit structure.

【００５２】制御回路２７は、クロマ処理回路２２、あ
るいはパーソナルコンピュータ３１、またはビデオ装置
３２から入力される同期信号から各種制御信号、例え
ば、水平方向表示制御信号、垂直方向表示制御信号及び
各種タイミング信号等を生成し、映像処理回路２６、コ
モン側駆動回路２８及びセグメント側駆動回路２９に出
力する。また、制御回路２７は、後述する映像処理回路
２６の動作を制御する各種制御信号を生成して、映像処
理回路２６に出力する。The control circuit 27 controls various control signals such as a horizontal display control signal, a vertical display control signal and various timing signals from the synchronization signal input from the chroma processing circuit 22, the personal computer 31, or the video device 32. Etc. are generated and output to the video processing circuit 26, the common side drive circuit 28, and the segment side drive circuit 29. Further, the control circuit 27 generates various control signals for controlling the operation of the video processing circuit 26, which will be described later, and outputs the control signals to the video processing circuit 26.

【００５３】液晶表示パネル３０は、一対の透明ガラス
基板間に液晶が封入され、この一対の透明ガラス基板の
相対向する面に複数のコモンラインとセグメントライン
がマトリックス状に形成されている。In the liquid crystal display panel 30, liquid crystal is sealed between a pair of transparent glass substrates, and a plurality of common lines and segment lines are formed in a matrix on the opposite surfaces of the pair of transparent glass substrates.

【００５４】コモン側駆動回路２８は、制御回路２７か
ら入力される垂直方向表示制御信号に基づいて図示しな
い電源部から供給される電源からコモン駆動信号を生成
して、液晶表示パネル３０のコモンラインに供給し、液
晶表示パネル３０のコモンラインを順次選択走査する。The common side drive circuit 28 generates a common drive signal from a power source supplied from a power source section (not shown) based on the vertical display control signal input from the control circuit 27, and the common line of the liquid crystal display panel 30. The common lines of the liquid crystal display panel 30 are sequentially selected and scanned.

【００５５】セグメント側駆動回路２９は、後述する映
像処理回路２６から供給される映像データに対応する表
示駆動信号を生成し、制御回路２７から供給される水平
方向表示制御信号に基づいて液晶表示パネル３０に供給
して、液晶表示パネル３０を駆動する。The segment side drive circuit 29 generates a display drive signal corresponding to the video data supplied from the video processing circuit 26 described later, and based on the horizontal display control signal supplied from the control circuit 27, the liquid crystal display panel. 30 to drive the liquid crystal display panel 30.

【００５６】前記映像処理回路２６は、図２に示すよう
に、３個のメモリ４１、４２、４３と、９個の３ステー
トバッファ４４、４５、４６、４７、４８、４９、５
０、５１、５２からなるデータ調整回路５３及び比較回
路５４等を備えており、上記スイッチ２５を介して現在
の表示対象であるフレームの１つ先のパラレルのディジ
タルＲＧＢ映像信号（以下、後フレーム映像データＮＥ
Ｗという。）がバスラインＢＵＳを介して入力される。As shown in FIG. 2, the video processing circuit 26 includes three memories 41, 42, 43 and nine three-state buffers 44, 45, 46, 47, 48, 49, 5.
The data adjustment circuit 53 including 0, 51, and 52, the comparison circuit 54, and the like are provided, and the parallel digital RGB video signal (hereinafter, referred to as a rear frame) that is one frame ahead of the frame that is currently displayed by the switch 25. Video data NE
It is called W. ) Is input via the bus line BUS.

【００５７】このバスラインＢＵＳは、それぞれ３ステ
ートバッファ４４、４５、４６を介してメモリ４１、４
２、４３のデータ入力ラインに接続されている。The bus line BUS is connected to the memories 41 and 4 via the 3-state buffers 44, 45 and 46, respectively.
It is connected to 2, 43 data input lines.

【００５８】３ステートバッファ４４、４５、４６に
は、それぞれ書込信号ＷＥ１、ＷＥ２、ＷＥ３が入力さ
れており、３ステートバッファ４４、４５、４６は、そ
れぞれ「１」（ハイ）の書込信号ＷＥ１、ＷＥ２、ＷＥ
３が入力されると、開成して、バスラインＢＵＳの後フ
レーム映像データＮＥＷをメモリ４１、４２、４３に出
力し、「０」（ロー）の書込信号ＷＥ１、ＷＥ２、ＷＥ
３が入力されると、閉成する。Write signals WE1, WE2, and WE3 are input to the three-state buffers 44, 45, and 46, respectively, and the three-state buffers 44, 45, and 46 are write signals of "1" (high), respectively. WE1, WE2, WE
When 3 is input, it opens to output the post-frame video data NEW of the bus line BUS to the memories 41, 42, 43, and write signals WE1, WE2, WE of "0" (low).
When 3 is input, it closes.

【００５９】メモリ４１、４２、４３のデータ入力端子
には、上記３ステートバッファ４４、４５、４６が接続
されている他に、３ステートバッファ４７、４８、４９
及び３ステートバッファ５０、５１、５２がそれぞれ接
続されている。The three-state buffers 44, 45, 46 are connected to the data input terminals of the memories 41, 42, 43, as well as the three-state buffers 47, 48, 49.
And three-state buffers 50, 51 and 52 are connected to each other.

【００６０】すなわち、メモリ４１のデータ入力端子に
は、３ステートバッファ４４、３ステートバッファ４７
及び３ステートバッファ５０が、メモリ４２のデータ入
力端子には、３ステートバッファ４５、３ステートバッ
ファ４８及び３ステートバッファ５１が、そして、メモ
リ４３のデータ入力端子には、３ステートバッファ４
６、３ステートバッファ４９及び３ステートバッファ５
２が、それぞれ接続されている。That is, the data input terminal of the memory 41 has a 3-state buffer 44 and a 3-state buffer 47.
And a 3-state buffer 50, a data input terminal of the memory 42 is provided with a 3-state buffer 45, a 3-state buffer 48 and a 3-state buffer 51, and a data input terminal of the memory 43 is provided with a 3-state buffer 4.
6, 3-state buffer 49 and 3-state buffer 5
2 are connected to each other.

【００６１】３ステートバッファ４７には、書込信号Ｗ
Ｅ２が、３ステートバッファ４８には、書込信号ＷＥ３
が、３ステートバッファ４９には、書込信号ＷＥ１が、
また、３ステートバッファ５０には、書込信号ＷＥ３
が、３ステートバッファ５１には、書込信号ＷＥ１が、
３ステートバッファ５２には、書込信号ＷＥ２がそれぞ
れ入力されている。The 3-state buffer 47 has a write signal W.
E2 is the write signal WE3 in the 3-state buffer 48.
However, the 3-state buffer 49 receives the write signal WE1
In addition, the 3-state buffer 50 has a write signal WE3.
However, the 3-state buffer 51 receives the write signal WE1
The write signal WE2 is input to the 3-state buffer 52.

【００６２】そして、３ステートバッファ４７、４８、
４９は、それぞれその入力されている書込信号ＷＥ１、
ＷＥ２、ＷＥ３が、「１」のときに開成して、メモリ４
１、４２、４３に記憶されている後フレーム映像データ
ＮＥＷを現フレーム映像データＮＯＷとして比較回路５
４に出力する。Then, the 3-state buffers 47, 48,
Reference numeral 49 designates the input write signals WE1,
When WE2 and WE3 are "1", the memory 4 is opened.
The comparison circuit 5 uses the rear frame video data NEW stored in 1, 42, and 43 as the current frame video data NOW.
Output to 4.

【００６３】３ステートバッファ５０、５１、５２は、
それぞれその入力されている書込信号ＷＥ１、ＷＥ２、
ＷＥ３が、「１」のときに開成して、メモリ４１、４
２、４３に記憶されている後フレーム映像データＮＥＷ
を前フレーム映像データＯＬＤとして比較回路５４に出
力する。The 3-state buffers 50, 51 and 52 are
The input write signals WE1, WE2,
When WE3 is "1", the memory is opened and the memory 41, 4 is opened.
2nd frame image data NEW stored in 43
To the comparison circuit 54 as the previous frame video data OLD.

【００６４】メモリ４１、４２、４３は、ＲＡＭ（Rand
om Access Memory）等で形成され、それぞれ１フレーム
分のディジタルＲＧＢ映像信号を記憶する容量を有して
いる。The memories 41, 42 and 43 are RAM (Rand
om access memory) and the like, each having a capacity for storing one frame of digital RGB video signal.

【００６５】メモリ４１、４２、４３には、上記制御回
路２７からアドレスが入力され、３ステートバッファ４
４、４５、４６を介して入力される後フレーム映像デー
タＮＥＷが当該アドレス指定に応じて書き込まれ、ま
た、当該アドレス指定に応じて読み出される。Addresses are input to the memories 41, 42 and 43 from the control circuit 27, and the 3-state buffer 4 is supplied.
The post-frame video data NEW input via 4, 45, and 46 is written according to the address designation, and is read according to the address designation.

【００６６】メモリ４１、４２、４３には、それぞれ制
御回路２７から書込信号ＷＥ１、ＷＥ２、ＷＥ３が入力
されるとともに、読出信号ＯＥ１、ＯＥ２、ＯＥ３が入
力され、メモリ４１、４２、４３は、それぞれ「１」の
書込信号ＷＥ１、ＷＥ２、ＷＥ３が入力されると、後フ
レーム映像データＮＥＷの書込動作を行い、「１」の読
出信号ＯＥ１、ＯＥ、ＯＥ３が入力されると、記憶して
いる後フレーム映像データＮＥＷの読出動作を行う。To the memories 41, 42 and 43, write signals WE1, WE2 and WE3 are input from the control circuit 27 and read signals OE1, OE2 and OE3 are input, and the memories 41, 42 and 43 are input to the memories 41, 42 and 43. When the write signals WE1, WE2, and WE3 of "1" are input, the write operation of the post-frame video data NEW is performed, and when the read signals OE1, OE, and OE3 of "1" are input, they are stored. The read operation of the rear frame video data NEW is performed.

【００６７】この読み出された後フレーム映像データＮ
ＥＷが、３ステートバッファ４７、４８、４９を介して
現フレーム映像データＮＯＷとして比較回路５４に出力
され、また、３ステートバッファ５０、５１、５２を介
して前フレーム映像データＯＬＤとして比較回路５４に
出力される。This read out post-frame video data N
The EW is output to the comparison circuit 54 as the current frame video data NOW via the three-state buffers 47, 48 and 49, and to the comparison circuit 54 as the previous frame video data OLD via the three-state buffers 50, 51 and 52. Is output.

【００６８】比較回路５４は、図３に示すように、記憶
保持回路６１、比較・演算回路６２、判定回路６３、Ｒ
ＯＭ（Read Only Memory）６４及びデータ変換回路６５
を備えており、記憶保持回路６１に上記データ調整回路
５３からの後フレーム映像データＮＥＷ、現フレーム映
像データＮＯＷ及び前フレーム映像データＯＬＤが入力
される。As shown in FIG. 3, the comparison circuit 54 includes a memory holding circuit 61, a comparison / operation circuit 62, a determination circuit 63, and an R circuit.
OM (Read Only Memory) 64 and data conversion circuit 65
The rear frame image data NEW, the current frame image data NOW and the previous frame image data OLD are input from the data adjusting circuit 53 to the memory holding circuit 61.

【００６９】記憶保持回路６１は、前記データ調整回路
５３から入力される後フレーム映像データＮＥＷ、現フ
レーム映像データＮＯＷ及び前フレーム映像データＯＬ
Ｄを一旦保持した後、比較・演算回路６２に出力し、比
較・演算回路６２は、入力される後フレーム映像データ
ＮＥＷと前フレーム映像データＯＬＤを次式に基づいて
各フレームの対応する画素毎に比較演算して、その演算
結果を上記後フレーム映像データＮＥＷ、現フレーム映
像データＮＯＷ及び前フレーム映像データＯＬＤととも
に判定回路６３に出力する。The memory holding circuit 61 receives the rear frame image data NEW, the current frame image data NOW and the previous frame image data OL which are input from the data adjusting circuit 53.
After holding D once, it outputs it to the comparison / arithmetic circuit 62, and the comparison / arithmetic circuit 62 inputs the rear frame video data NEW and the front frame video data OLD for each corresponding pixel of each frame based on the following equation. And outputs the calculation result to the determination circuit 63 together with the rear frame video data NEW, the current frame video data NOW and the previous frame video data OLD.

【００７０】すなわち、いま、後フレーム映像データＮ
ＥＷの画素データを、ａ_n+1、前フレーム映像データＯ
ＬＤの画素データを、ａ_n-1、新仮映像データＮＫＮＯ
Ｗの画素データを、ａ_sp2としたとき、次式により画素
データａ_sp2を比較演算により算出する。That is, now, the rear frame video data N
EW pixel data is a _{n + 1} , previous frame video data O
The pixel data of the LD is a _n-1 , the new provisional video data NKNO
When the pixel data of W is a _sp2 , the pixel data a _sp2 is calculated by a comparison calculation according to the following equation.

【００７１】ａ_sp2＝ａ_n+1＋Ｋ（ａ_n+1−ａ_n-1）・・・・・（２）但し、Ｋは、定数であり、適切な新仮映像データＮＫＮ
ＯＷを得るために実験により設定されるものであり、０
≦Ｋ≦３の間に設定される。A _sp2 = a _{n + 1} + K (a _{n + 1} −a _{n -1} ) (2) However, K is a constant and appropriate new provisional video data NKN
It is set experimentally in order to obtain OW, 0
It is set between ≦ K ≦ 3.

【００７２】比較・演算回路６２は、上記（２）式の比
較演算処理を画素毎に行い、その演算結果と、後フレー
ム映像データＮＥＷ、現フレーム映像データＮＯＷ及び
前フレーム映像データＯＬＤを判定回路６３に出力し、
判定回路６３は、比較・演算回路６２の演算結果が、次
式を満足するかどうか判定する。The comparison / calculation circuit 62 performs the comparison calculation processing of the above equation (2) for each pixel, and the calculation result, the rear frame video data NEW, the current frame video data NOW and the front frame video data OLD are determined. Output to 63,
The judgment circuit 63 judges whether the calculation result of the comparison / calculation circuit 62 satisfies the following expression.

【００７３】ａ_sp2−１００％＞Ｌ・・・・（３）ａ_sp2＜−Ｌ・・・・・・・・（４）但し、Ｌは、定数であり、実験等により、０≦Ｌ≦３０
０の間で、適宜設定される。A _sp2 -100%> L ... (3) a _sp2 <-L ... (4) However, L is a constant, and 0 ≤ L ≤ by experiments or the like. Thirty
It is set appropriately between 0.

【００７４】すなわち、比較・演算回路６２で、前フレ
ーム映像データＯＬＤと後フレーム映像データＮＥＷと
の階調の変化度合いを比較・演算し、この階調の変化
が、例えば、０％から１００％に変化するように、低階
調から高階調に大きく変化（式（３）に対応する変化）
しているか、あるいは、１００％から０％に変化するよ
うに、高階調から低階調に大きく変化（式（４）に対応
する変化）しているか、を判定回路６３で判定する。That is, the comparison / calculation circuit 62 compares and calculates the degree of change in gradation between the front frame video data OLD and the rear frame video data NEW, and the change in gradation is, for example, 0% to 100%. Change from low gradation to high gradation so that it changes to (change corresponding to equation (3))
Determination circuit 63 determines whether or not there is a large change from a high gradation to a low gradation (change corresponding to equation (4)) so as to change from 100% to 0%.

【００７５】判定回路６３は、比較・演算回路６２の比
較演算結果が上記式（３）を満足するときには、１００
％階調の映像データを、画素データａ_sp2として、すな
わち、新映像データＮＮＯＷの画素データとしてデータ
変換回路６５に出力し、比較・演算回路６２の比較演算
結果が上記式（４）を満足するときには、０％階調の映
像データを、画素データａ_sp2として、すなわち、新映
像データＮＮＯＷの画素データとしてデータ変換回路６
５に出力する。When the comparison calculation result of the comparison / calculation circuit 62 satisfies the above expression (3), the judgment circuit 63 outputs 100.
The image data of% gradation is output to the data conversion circuit 65 as the pixel data a _sp2 , that is, as the pixel data of the new image data NNOW, and the comparison operation result of the comparison / operation circuit 62 satisfies the above expression (4). Sometimes, the data conversion circuit 6 uses 0% gradation video data as the pixel data a _sp2 , that is, as the pixel data of the new video data NNOW.
Output to 5.

【００７６】具体的には、判定回路６３は、比較・演算
回路６２の比較演算結果が上記式（３）あるいは式
（４）を満足するときには、比較・演算回路６２から比
較演算結果とともに入力される後フレーム映像データＮ
ＥＷの当該画素データを、新映像データＮＮＯＷの当該
画素データとして現在表示対象である現フレーム映像デ
ータＮＯＷの当該画素データのタイミングでデータ変換
回路６５に出力する。Specifically, when the comparison operation result of the comparison / operation circuit 62 satisfies the above expression (3) or expression (4), the determination circuit 63 is input from the comparison / operation circuit 62 together with the comparison operation result. After frame video data N
The pixel data of EW is output to the data conversion circuit 65 as the pixel data of the new video data NNOW at the timing of the pixel data of the current frame video data NOW that is currently displayed.

【００７７】また、判定回路６３は、比較・演算回路６
２の比較演算結果が上記式（３）及び式（４）のいずれ
をも満足しないときには、階調は、大きく変化しないと
判断して、比較・演算回路６２から入力される現フレー
ム映像データＮＯＷと前フレーム映像データＯＬＤを当
該画素データとしてＲＯＭ６４に出力する。Further, the judgment circuit 63 is the comparison / operation circuit 6
When the comparison calculation result of No. 2 does not satisfy either of the above equations (3) and (4), it is determined that the gradation does not change significantly, and the current frame video data NOW input from the comparison / arithmetic circuit 62 is input. And the previous frame video data OLD are output to the ROM 64 as the pixel data.

【００７８】ＲＯＭ６４は、図７に示した従来の比較回
路７で用いられているＲＯＭと同様に、上記式（１）を
満足する新映像データＮＮＯＷを、現フレーム映像デー
タＮＯＷと前フレーム映像データＯＬＤをアドレスとす
るデータテーブルとして記憶しており、また、上記従来
例と同様に、式（１）で、ａ_sp〈０％のときには、ａ_sp
＝０％とし、ａ_sp〉１００％のときには、ａ_sp＝１００
％とする。Similar to the ROM used in the conventional comparison circuit 7 shown in FIG. 7, the ROM 64 stores new video data NNOW satisfying the above expression (1) as current frame video data NOW and previous frame video data. It is stored as a data table having OLD as an address. Further, as in the above-mentioned conventional example, in the formula (1), when _asp <0%, _asp
= 0%, and _asp > 100%, _asp = 100
%.

【００７９】すなわち、ＲＯＭ６４は、階調変化が中間
調程度の変化のときには、適切な最速応答時間を得るこ
とのできる新映像データＮＮＯＷの画素データをデータ
変換回路６５に出力する。That is, the ROM 64 outputs to the data conversion circuit 65 the pixel data of the new video data NNOW capable of obtaining an appropriate fastest response time when the gradation change is about halftone.

【００８０】データ変換回路６５は、判定回路６３ある
いはＲＯＭ６４から入力されるＲＧＢの映像データをそ
れぞれ階調データに変換するとともに、パラレルデータ
をシリアルデータに変換し、また、液晶表示パネル３０
の駆動方式、例えば、１コモンラインずつ走査駆動する
か、２コモンラインずつ走査駆動するか等の駆動方式等
に応じてデータの間引き処理等のデータ処理を行う。デ
ータ変換回路６５は、このようにして生成した階調デー
タをセグメント側駆動回路２９に出力する。The data conversion circuit 65 converts the RGB image data input from the determination circuit 63 or the ROM 64 into grayscale data, parallel data into serial data, and the liquid crystal display panel 30.
The data processing such as data thinning processing is performed according to the driving method such as the driving method such as scanning driving for every one common line or scanning driving for every two common lines. The data conversion circuit 65 outputs the grayscale data thus generated to the segment side drive circuit 29.

【００８１】上記記憶保持回路６１、比較・演算回路６
２、判定回路６３、ＲＯＭ６４及びデータ変換回路６５
は、制御回路２７から入力されるタイミング信号に基づ
いて、フレーム毎に、また、当該フレームの画素毎にタ
イミングを取りつつ上記処理を行う。特に、比較・演算
回路６２、判定回路６３、ＲＯＭ６４及びデータ変換回
路６５は、各フレームの画素毎に制御回路２７からのタ
イミング信号に基づいて同期して処理を行う。The memory holding circuit 61, the comparison / arithmetic circuit 6
2, determination circuit 63, ROM 64, and data conversion circuit 65
Performs the above processing for each frame and for each pixel of the frame based on the timing signal input from the control circuit 27. In particular, the comparison / arithmetic circuit 62, the determination circuit 63, the ROM 64, and the data conversion circuit 65 perform processing in synchronization with each pixel of each frame based on the timing signal from the control circuit 27.

【００８２】そして、セグメント側駆動回路２９は、上
述のように、データ変換回路６５から入力される階調デ
ータに対応したセグメント駆動信号を生成して、制御回
路２７から入力される水平表示制御信号に基づいて液晶
表示パネル３０の各セグメントラインに出力する。As described above, the segment side drive circuit 29 generates the segment drive signal corresponding to the grayscale data input from the data conversion circuit 65, and the horizontal display control signal input from the control circuit 27. Is output to each segment line of the liquid crystal display panel 30.

【００８３】また、液晶テレビ装置２０には、上述のよ
うに、パーソナルコンピュータ３１やビデオ装置３２を
接続することができ、パーソナルコンピュータ３１を接
続するときには、スイッチ２５をパーソナルコンピュー
タ３１側に切り換えて、パーソナルコンピュータ３１か
ら出力されるディジタルＲＧＢ映像信号を映像処理回路
２６に入力する。また、ビデオ装置３２を接続するとき
には、スイッチ２３をビデオ装置３２側に切り換え、ビ
デオ装置３２から出力されるアナログＲＧＢ映像信号を
Ａ／Ｄコンバータ２４に入力して、Ａ／Ｄコンバータ２
４でディジタル変換した後、スイッチ２５を介して、映
像処理回路２６に出力する。As described above, the personal computer 31 and the video device 32 can be connected to the liquid crystal television device 20, and when the personal computer 31 is connected, the switch 25 is switched to the personal computer 31 side. The digital RGB video signal output from the personal computer 31 is input to the video processing circuit 26. Further, when connecting the video device 32, the switch 23 is switched to the video device 32 side, and the analog RGB video signal output from the video device 32 is input to the A / D converter 24, and the A / D converter 2 is connected.
After being digitally converted at 4, the signal is output to the video processing circuit 26 via the switch 25.

【００８４】次に、本実施例の動作を説明する。Next, the operation of this embodiment will be described.

【００８５】液晶テレビ装置２０は、受信電波からクロ
マ処理回路２２でアナログＲＧＢ映像信号を取り出し、
スイッチ２３を介してＡ／Ｄコンバータ２４に送り、Ａ
／Ｄコンバータ２４でディジタルＲＧＢ映像信号に変換
した後、スイッチ２５を介して映像処理回路２６に供給
する。The liquid crystal television device 20 extracts the analog RGB video signal from the received radio wave by the chroma processing circuit 22,
Send to A / D converter 24 via switch 23
After being converted into a digital RGB video signal by the / D converter 24, it is supplied to the video processing circuit 26 via the switch 25.

【００８６】また、クロマ処理回路２２は、受信電波か
ら同期信号を分離して、制御回路２７に出力し、制御回
路２７は、この同期信号から液晶表示パネル３０を表示
駆動するのに必要な各種制御信号を生成して、コモン側
駆動回路２８及びセグメント側駆動回路２９に出力する
とともに、映像処理回路２６の制御に必要な各種制御信
号、例えば、書込信号ＷＥ１、ＷＥ２、ＷＥ３、読出信
号ＯＥ１、ＯＥ２、ＯＥ３等を生成して、映像処理回路
２６に出力する。Further, the chroma processing circuit 22 separates the sync signal from the received radio wave and outputs it to the control circuit 27, and the control circuit 27 uses various kinds of signals necessary for driving the liquid crystal display panel 30 to display. A control signal is generated and output to the common side drive circuit 28 and the segment side drive circuit 29, and various control signals necessary for controlling the video processing circuit 26, for example, write signals WE1, WE2, WE3, and read signal OE1. , OE2, OE3, etc. are generated and output to the video processing circuit 26.

【００８７】そして、映像処理回路２６は、図２に示し
たように、３つのメモリ４１、４２、４３に、書込信号
ＷＥ１、ＷＥ２、ＷＥ３、読出信号ＯＥ１、ＯＥ２、Ｏ
Ｅ３に基づいて、フレーム毎に入力されるディジタルＲ
ＧＢ映像信号を、順次、後フレーム映像データＮＥＷと
して書き込み、また、書き込んだ後フレーム映像データ
ＮＥＷを現フレーム映像データＮＯＷ及び前フレーム映
像データＯＬＤとして読み出して、比較回路５４に出力
する。そして、比較回路５４には、順次入力されるディ
ジタルＲＧＢ映像信号が後フレーム映像データＮＥＷと
して入力される。Then, as shown in FIG. 2, the video processing circuit 26 causes the write signals WE1, WE2, WE3, and the read signals OE1, OE2, O in the three memories 41, 42, 43, respectively.
Digital R input for each frame based on E3
The GB video signal is sequentially written as the post frame video data NEW, and the written post frame video data NEW is read as the current frame video data NOW and the previous frame video data OLD and output to the comparison circuit 54. Then, the sequentially input digital RGB video signals are input to the comparison circuit 54 as the post-frame video data NEW.

【００８８】すなわち、制御回路２７から入力される読
出信号ＯＥ１、ＯＥ２、ＯＥ３は、図４に示すように、
読出信号ＯＥ１、読出信号ＯＥ２、読出信号ＯＥ３の順
で、１フレームずつずれて、１フレームの期間「０」と
なり、次の２フレームの期間「１」となる信号であり、
また、書込信号ＷＥ１、ＷＥ２、ＷＥ３は、書込信号Ｗ
Ｅ１、書込信号ＷＥ２、書込信号ＷＥ３の順で、１フレ
ームずつずれて、１フレームの期間「１」となり、次の
２フレームの期間「０」となる信号である。That is, the read signals OE1, OE2, OE3 input from the control circuit 27 are as shown in FIG.
The read signal OE1, the read signal OE2, and the read signal OE3 are sequentially shifted by one frame and become a period "0" for one frame and a period "1" for the next two frames.
In addition, the write signals WE1, WE2, and WE3 are the write signals W
It is a signal in which E1, write signal WE2, and write signal WE3 are sequentially shifted by one frame to be "1" for one frame period and "0" for the next two frames.

【００８９】そして、図２に示した３ステートバッファ
４４〜５２は、それぞれ書込信号ＷＥ１〜ＷＥ３が
「１」のとき、開成し、「０」のとき、閉成する。ま
た、各メモリ４１、４２、４３は、それぞれ書込信号Ｗ
Ｅ１、ＷＥ２、ＷＥ３が「１」のとき、後フレーム映像
データＮＥＷの書込動作を行い、読出信号ＯＥ１、ＯＥ
２、ＯＥ３が「１」のとき、読出動作を行うので、い
ま、図４に示すように、第１フレームで書込信号ＷＥ１
が「１」、読出信号ＯＥ１が「０」の信号パターンで書
込信号ＷＥ１、ＷＥ２、ＷＥ３及び読出信号ＯＥ１、Ｏ
Ｅ２、ＯＥ３が制御回路２７から入力されると、図４に
示すように、第１フレームで、メモリ４１に後フレーム
映像データＮＥＷが書き込まれ、第２フレームで、メモ
リ４１に書き込まれた後フレーム映像データＮＥＷが、
現フレーム映像データＮＯＷとして読み出されて、比較
回路５４に出力される。また、この第２フレームで、新
たに入力されるディジタルＲＧＢ映像信号がメモリ４２
に後フレーム映像データＮＥＷとして書き込まれる。The 3-state buffers 44 to 52 shown in FIG. 2 are opened when the write signals WE1 to WE3 are "1" and closed when the write signals WE1 to WE3 are "0". Further, each of the memories 41, 42, 43 has a write signal W.
When E1, WE2, and WE3 are "1", the write operation of the post-frame video data NEW is performed and the read signals OE1 and OE are performed.
2, the read operation is performed when OE3 is "1", and therefore, as shown in FIG. 4, the write signal WE1 is now performed in the first frame.
Is "1" and the read signal OE1 is "0", and the write signals WE1, WE2, WE3 and the read signals OE1, O
When E2 and OE3 are input from the control circuit 27, as shown in FIG. 4, the post-frame video data NEW is written in the memory 41 in the first frame, and the post-frame video data NEW is written in the memory 41 in the second frame. Video data NEW
The current frame video data NOW is read and output to the comparison circuit 54. Also, in this second frame, the newly input digital RGB video signal is stored in the memory 42.
Is written as post-frame video data NEW.

【００９０】第３フレームでは、メモリ４１内の上記後
フレーム映像データＮＥＷが、読み出されて前フレーム
映像データＯＬＤとして比較回路５４に出力されるとと
もに、メモリ４２内の上記後フレーム映像データＮＥＷ
が、読み出されて現フレーム映像データＮＯＷとして比
較回路５４に出力され、さらに、メモリ４３にこのとき
バスラインＢＵＳに入力されている映像信号が後フレー
ム映像データＮＥＷとしてメモリ４３に書き込まれる。In the third frame, the rear frame video data NEW in the memory 41 is read and output as the front frame video data OLD to the comparison circuit 54, and the rear frame video data NEW in the memory 42 is also output.
Is read and output as current frame video data NOW to the comparison circuit 54, and the video signal currently input to the bus line BUS in the memory 43 is written in the memory 43 as subsequent frame video data NEW.

【００９１】この第３フレームで始めて後フレーム映像
データＮＥＷ、現フレーム映像データＮＯＷ及び前フレ
ーム映像データＯＬＤが同タイミングで比較回路５４に
入力される。Beginning with the third frame, the rear frame video data NEW, the current frame video data NOW and the previous frame video data OLD are input to the comparison circuit 54 at the same timing.

【００９２】以下、同様に、順次フレームが進行する毎
に、メモリ４１、４２、４３に順次そのフレームの映像
信号が後フレーム映像データＮＥＷとして書き込まれる
とともに、１フレーム前に書き込まれた後フレーム映像
データＮＥＷが、現フレーム映像データＮＯＷとして読
み出されて、比較回路５４に出力されるとともに、２フ
レーム前に書き込まれた後フレーム映像データＮＥＷ
が、前フレーム映像データＯＬＤとして読み出されて、
比較回路５４に出力される。Similarly, every time a frame is sequentially advanced, the video signals of that frame are sequentially written in the memories 41, 42, and 43 as the post-frame video data NEW, and the post-frame video written one frame before is also written. The data NEW is read as the current frame video data NOW, is output to the comparison circuit 54, and is written to the second frame before the post-frame video data NEW.
Is read as the previous frame video data OLD,
It is output to the comparison circuit 54.

【００９３】このようにして比較回路５４に後フレーム
映像データＮＥＷ、現フレーム映像データＮＯＷ及び前
フレーム映像データＯＬＤが入力されると、比較回路５
４は、これらの各映像信号をその記憶保持回路６１を介
して比較・演算回路６２に入力し、比較・演算回路６２
で、図４の下部に示すように、後フレーム映像データＮ
ＥＷと前フレーム映像データＯＬＤについて、上記
（２）式に対応する演算処理を行い、その演算結果を、
後フレーム映像データＮＥＷ、現フレーム映像データＮ
ＯＷ及び前フレーム映像データＯＬＤとともに判定回路
６３に出力する。When the rear frame video data NEW, the current frame video data NOW and the previous frame video data OLD are input to the comparison circuit 54 in this way, the comparison circuit 5
4 inputs these respective video signals to the comparison / operation circuit 62 via the storage / holding circuit 61, and the comparison / operation circuit 62
Then, as shown in the lower part of FIG.
With respect to the EW and the previous frame video data OLD, arithmetic processing corresponding to the above equation (2) is performed, and the arithmetic result is
Next frame video data NEW, current frame video data N
The OW and the previous frame video data OLD are output to the determination circuit 63.

【００９４】この演算結果は、式（２）からも分かるよ
うに、後フレーム映像データＮＥＷと現フレーム映像デ
ータＮＯＷを比較演算することにより、生成された画素
データａ_sp2であり、判定回路６３は、この演算結果
が、上記（３）式、あるいは（４）式を満足するかどう
かにより、後フレーム映像データＮＥＷを新映像データ
ＮＮＯＷとしてデータ変換回路６５に出力するか、ＲＯ
Ｍ６４の生成する画素データａ_spを新映像データＮＮＯ
Ｗとしてデータ変換回路６５に出力するか、を判別す
る。As can be seen from the equation (2), this calculation result is the pixel data a _sp2 generated by comparing and calculating the post-frame video data NEW and the current frame video data NOW, and the determination circuit 63 Depending on whether or not this calculation result satisfies the above formula (3) or formula (4), the post-frame video data NEW is output to the data conversion circuit 65 as new video data NNOW or RO
M64 new video data NNO pixel data a _sp generated by the
It is determined whether to output to the data conversion circuit 65 as W.

【００９５】判定回路６３は、比較・演算回路６２の演
算結果である画素データａ_sp2が（３）式、あるいは
（４）式を満足するときには、前フレーム映像データＯ
ＬＤと後フレーム映像データＮＥＷとは、その階調が大
きく変化していると判断して、１フレーム先の後フレー
ム映像データＮＥＷを今回のフレームでの表示データと
して、すなわち、新映像データＮＮＯＷとして採用し
て、データ変換回路６５に出力し、ＲＯＭ６４には、映
像信号（画素データ）を出力しない。When the pixel data a _sp2 which is the calculation result of the comparison / calculation circuit 62 satisfies the expression (3) or the expression (4), the decision circuit 63 determines that the preceding frame video data O
It is determined that the gradations of the LD and the rear frame image data NEW have changed significantly, and the rear frame image data NEW of one frame ahead is used as the display data in the current frame, that is, as the new image data NNOW. The data signal is output to the data conversion circuit 65, and the video signal (pixel data) is not output to the ROM 64.

【００９６】判定回路６３は、比較・演算回路６２の演
算結果である画素データａ_sp2が（３）式と（４）式の
いずれをも満足しないときには、前フレーム映像データ
ＯＬＤと後フレーム映像データＮＥＷとは、その階調が
大きくは変化していないと判断して、現フレーム映像デ
ータＮＯＷと前フレーム映像データＯＬＤをＲＯＭ６４
に出力する。When the pixel data a _sp2, which is the calculation result of the comparison / calculation circuit 62, does not satisfy either of the expressions (3) and (4), the judging circuit 63 determines that the preceding frame picture data OLD and the succeeding frame picture data OLD. NEW means that the gradation is not largely changed, and the current frame video data NOW and the previous frame video data OLD are stored in the ROM 64.
Output to.

【００９７】ＲＯＭ６４は、上述のように、上記（１）
式を満足する新映像データＮＮＯＷを現フレーム映像デ
ータＮＯＷと前フレーム映像データＯＬＤをアドレスと
するデータテーブルとして記憶しており、また、（１）
式で、ａ_sp〈０％のときには、ａ_sp＝０％とし、ａ_sp〉
１００％のときには、ａ_sp＝１００％とする。The ROM 64, as described above, has the above (1)
The new video data NNOW satisfying the formula is stored as a data table having the current frame video data NOW and the previous frame video data OLD as an address, and (1)
In the formula, when _asp <0%, then _asp = 0%, and _asp >
When 100%, _asp = 100%.

【００９８】すなわち、ＲＯＭ６４は、現フレーム映像
データＮＯＷと前フレーム映像データＯＬＤとの階調変
化が中間調程度の変化のときには、適切な最速応答時間
を得ることのできる新映像データＮＮＯＷをデータ変換
回路６５に出力するとともに、現フレーム映像データＮ
ＯＷと前フレーム映像データＯＬＤとの階調変化が大き
いときには、現フレーム映像データＮＯＷをそのまま新
映像データＮＮＯＷとしてデータ変換回路６５に出力す
る。That is, the ROM 64 data-converts the new video data NNOW that can obtain an appropriate fastest response time when the gradation change between the current frame video data NOW and the previous frame video data OLD is a change of about halftone. The current frame video data N is output while being output to the circuit 65.
When the gradation change between the OW and the previous frame video data OLD is large, the current frame video data NOW is output as it is to the data conversion circuit 65 as the new video data NNOW.

【００９９】いま、図１２に示したように、０％階調の
バック領域Ｃ中に、１００％階調の領域Ａと５０％階調
の領域Ｂが右方向に移動する場合、図１３に示した特性
曲線図において、第２フレームで、領域Ａとバック領域
Ｃの境界に位置する画素ａと、領域Ｂとバック領域Ｃの
境界に位置する画素ｂと、について見てみると、後フレ
ーム映像データＮＥＷが第１フレームの映像信号、現フ
レーム映像データＮＯＷが第２フレームの映像信号、前
フレーム映像データＯＬＤが第３フレームの映像信号と
して、比較回路５４に入力されることとなる。Now, as shown in FIG. 12, when the area A of 100% gradation and the area B of 50% gradation are moved to the right in the back area C of 0% gradation, as shown in FIG. In the characteristic curve diagram shown, in the second frame, the pixel a located at the boundary between the area A and the back area C and the pixel b located at the boundary between the area B and the back area C are examined. The video data NEW is input to the comparison circuit 54 as the video signal of the first frame, the current frame video data NOW is the video signal of the second frame, and the previous frame video data OLD is the video signal of the third frame.

【０１００】そして、画素ａについては、図５に示すよ
うに、０％階調から１００％階調に変化するため、判定
回路６３で（３）式を満足すると判定されて、画素ａの
映像信号（画素データ）として後フレーム映像データＮ
ＥＷがデータ変換回路６５に出力され、第２フレームに
おいて、この後フレーム映像データＮＥＷ（画素デー
タ）に基づいて液晶表示パネル３０が表示駆動されるこ
ととなる。As for pixel a, as shown in FIG. 5, since 0% gradation changes to 100% gradation, the judgment circuit 63 judges that expression (3) is satisfied, and the image of pixel a Rear frame video data N as a signal (pixel data)
The EW is output to the data conversion circuit 65, and in the second frame, the liquid crystal display panel 30 is driven to display based on the subsequent frame video data NEW (pixel data).

【０１０１】すなわち、図５に矢印で示すように、画素
ａの場合には、先フレーム映像信号ＮＥＷの画素データ
を新映像データＮＮＯＷの当該画素の画素データとして
データ変換回路６５に出力する。That is, as shown by the arrow in FIG. 5, in the case of the pixel a, the pixel data of the previous frame video signal NEW is output to the data conversion circuit 65 as the pixel data of the pixel of the new video data NNOW.

【０１０２】したがって、画素ａについては、図１３に
曲線ｄに示すように、後フレーム映像データＮＥＷに対
応する階調のセグメント駆動信号が制御回路２９から液
晶表示パネル３０のセグメントラインに供給され、本来
第２フレームでは０％階調であるのに、第２フレームで
１フレーム速く第３フレームの１００％階調に対応する
セグメント駆動信号が供給されて、特性曲線ｄに沿って
表示駆動される。Therefore, for the pixel a, as shown by the curve d in FIG. 13, the segment drive signal of the gradation corresponding to the rear frame image data NEW is supplied from the control circuit 29 to the segment line of the liquid crystal display panel 30, Originally, the second frame has 0% gradation, but the second frame supplies the segment drive signal corresponding to 100% gradation of the third frame one frame faster, and the display is driven along the characteristic curve d. .

【０１０３】また、画素ｂについては、０％階調から５
０％階調に変化するため、判定回路６３では、（３）式
と（４）式のいずれをも満足しないと判定され、画素ｂ
の映像信号（画素データ）として、ＲＯＭ６４で読み出
された当該階調変化に適した新映像データＮＮＯＷがデ
ータ変換回路６５に出力されて、この新映像データＮＮ
ＯＷに基づいて液晶表示パネル３０が表示駆動される。For the pixel b, 0% gradation to 5
Since the gradation changes to 0%, the judgment circuit 63 judges that neither Expression (3) nor Expression (4) is satisfied, and the pixel b
As the video signal (pixel data) of the new video data NNOW, which is read by the ROM 64 and is suitable for the gradation change, is output to the data conversion circuit 65.
The liquid crystal display panel 30 is driven for display based on the OW.

【０１０４】したがって、画素ｂについては、図１３に
特性曲線ｂで示すように、第３フレームが処理対象にな
って、すなわち、第３フレームの映像信号が現フレーム
映像データＮＯＷとなるタイミングで、画素ｂの映像信
号（画素データ）として、ＲＯＭ６４から５０％階調を
最速に表示駆動するのに適した新映像データＮＮＯＷが
データ変換回路６５に入力され、図１３に特性曲線ｂに
沿って表示駆動される。Therefore, as for the pixel b, as shown by the characteristic curve b in FIG. 13, the third frame becomes the processing target, that is, at the timing when the video signal of the third frame becomes the current frame video data NOW. As the video signal (pixel data) of the pixel b, new video data NNOW suitable for driving the 50% gradation at the fastest display drive from the ROM 64 is input to the data conversion circuit 65, and is displayed along the characteristic curve b in FIG. Driven.

【０１０５】このように、後フレーム映像データＮＥＷ
と前フレーム映像データＯＬＤとが大きく階調変化する
ときには、１フレーム速く高階調の映像信号である後フ
レーム映像データＮＥＷにより表示駆動し、後フレーム
映像データＮＥＷと前フレーム映像データＯＬＤとが大
きく階調変化しないときには、中間調変化を最適スピー
ドで表示駆動できる新映像データＮＮＯＷに基づいて表
示駆動することができ、図１３に示すように、階調度が
０％階調から１００％階調に変化する画素ａと、０％階
調から５０％階調に変化する画素ｂと、は、フレームの
進行速度とその階調変化とを比例して変化させることが
できる。その結果、階調変化の異なる画素の混在する画
面を歪を生じさせることなく表示駆動することができ、
表示品質を向上させることができる。As described above, the post-frame video data NEW
And the previous frame video data OLD greatly change in gradation, the display is driven by the rear frame video data NEW which is a high gradation video signal one frame earlier, and the rear frame video data NEW and the previous frame video data OLD are largely divided. When the gradation does not change, the display can be driven based on the new video data NNOW that can display-drive the gradation change at the optimum speed. As shown in FIG. 13, the gradation degree changes from 0% gradation to 100% gradation. The pixel a for which the gradation is changed and the pixel b for which the gradation is changed from 0% gradation to 50% gradation can change the progress speed of the frame and the gradation change thereof in proportion to each other. As a result, it is possible to drive a screen in which pixels having different gradation changes are displayed without distortion.
The display quality can be improved.

【０１０６】上記図２及び図３の映像処理回路２６は、
その動作を概念的に表現すると、図６に示すように、第
１の比較手段７１、第２の比較手段７２、第１の演算手
段７３、第２の演算手段７４、第１の記憶手段７５、第
２の記憶手段７６及び選択手段７７等により表すことが
できる。The video processing circuit 26 shown in FIGS. 2 and 3 is
When the operation is conceptually expressed, as shown in FIG. 6, a first comparing means 71, a second comparing means 72, a first calculating means 73, a second calculating means 74, and a first storing means 75. , Second storage means 76, selection means 77, etc.

【０１０７】そして、第１の比較手段７１は、前フレー
ム映像データＯＬＤ（前画面表示階調データ）及び後フ
レーム映像データＮＥＷ（後画面表示階調データ）を読
み込む処理（ステップＳ１）と、当該読み込んだ前フレ
ーム映像データＯＬＤと後フレーム映像データＮＥＷと
を比較するとともに、当該比較差が所定値Ａよりも大き
いかどうか比較する処理（ステップＳ２）と、を行う。Then, the first comparing means 71 reads the front frame video data OLD (previous screen display gradation data) and the rear frame video data NEW (rear screen display gradation data) (step S1), and The preceding frame video data OLD and the subsequent frame video data NEW that have been read are compared with each other, and a process of comparing whether the comparison difference is larger than a predetermined value A (step S2) is performed.

【０１０８】第１の演算手段７３は、第１の比較手段７
１による前フレーム映像データＯＬＤと後フレーム映像
データＮＥＷとの比較差が所定値Ａよりも大きいときに
行われ、後フレーム映像データＮＥＷの階調に定数Ｃを
乗算（積算）する処理（ステップＳ３）と、当該演算結
果が所定値Ｅよりも大きいかどうか比較する処理（ステ
ップＳ４）と、を行う。The first calculating means 73 is the first comparing means 7
A process of multiplying (accumulating) the gradation of the rear frame video data NEW by a constant C, which is performed when the comparison difference between the front frame video data OLD and the rear frame video data NEW according to 1 is larger than a predetermined value A (step S3). ) And a process of comparing whether or not the calculation result is larger than a predetermined value E (step S4).

【０１０９】この第１の演算手段７３による演算結果が
所定値Ｅよりも大きいとき、第１の記憶手段７５は、後
フレーム映像データＮＥＷを後フレーム映像データＮＥ
Ｗの１フレーム前に表示駆動する新映像データＮＮＯＷ
として記憶する（ステップＳ５）。When the calculation result by the first calculating means 73 is larger than the predetermined value E, the first storing means 75 stores the rear frame image data NEW in the rear frame image data NE.
New video data NNOW for display drive one frame before W
(Step S5).

【０１１０】また、第２の比較手段７２は、現フレーム
映像データＮＯＷ（現在画面表示階調データ）及び前フ
レーム映像データＯＬＤを読み込む処理（ステップＳ
３）と、当該読み込んだ現フレーム映像データＮＯＷと
前フレーム映像データＯＬＤとを比較するとともに、当
該比較差が所定値Ｂよりも大きいかどうか比較する処理
（ステップＳ４）と、を行う。Further, the second comparing means 72 reads the current frame video data NOW (current screen display gradation data) and the previous frame video data OLD (step S).
3) and the process of comparing the read current frame video data NOW with the previous frame video data OLD and comparing whether the comparison difference is larger than a predetermined value B (step S4).

【０１１１】第２の演算手段７４は、第２の比較手段７
２による現フレーム映像データＮＯＷと前フレーム映像
データＯＬＤとの比較差が所定値Ｂよりも大きいとき
に、現フレーム映像データＮＯＷの階調に定数Ｄを乗算
（積算）する処理（ステップＳ８）と、第２の比較手段
７２による現フレーム映像データＮＯＷと前フレーム映
像データＯＬＤとの比較差が所定値Ｂを超えていないと
きに、現フレーム映像データＮＯＷをそのまま新映像デ
ータＮＮＯＷとする処理（ステップＳ９）と、を行う。The second computing means 74 is the second comparing means 7
When the comparison difference between the current frame video data NOW and the previous frame video data OLD by 2 is larger than a predetermined value B, the gradation of the current frame video data NOW is multiplied (integrated) by a constant D (step S8). When the comparison difference between the current frame video data NOW and the previous frame video data OLD by the second comparing means 72 does not exceed the predetermined value B, the current frame video data NOW is used as the new video data NNOW as it is (step). And S9).

【０１１２】そして、第２の記憶指弾７６は、第２の演
算手段７４の演算結果の階調データを現フレーム映像デ
ータＮＯＷの次のフレームで表示駆動する新映像データ
ＮＮＯＷとして記憶する（ステップＳ１０）。Then, the second memory finger bullet 76 stores the gradation data of the calculation result of the second calculating means 74 as new video data NNOW for display driving in the frame next to the current frame video data NOW (step S10). ).

【０１１３】このようにして生成された新映像データＮ
ＮＯＷを選択手段７７により選択する（ステップＳ１
１）。The new video data N generated in this way
NOW is selected by the selection means 77 (step S1).
1).

【０１１４】すなわち、選択手段７７は、第１の比較手
段７１での判断及び第１の演算手段７３での判断におい
て、ＮＯのときにのみ、第２の比較手段７２及び第２の
演算手段７４により生成される新映像データＮＮＯＷを
今回の画面表示データとして採用し、それ以外のときに
は、第１の比較手段７１及び第１の演算手段７３により
生成される新映像データＮＮＯＷを今回の画面表示デー
タとして採用する（ステップＳ１２）。That is, the selecting means 77 is the second comparing means 72 and the second calculating means 74 only when the judgment by the first comparing means 71 and the judgment by the first calculating means 73 is NO. The new video data NNOW generated by this is adopted as the current screen display data, and in other cases, the new video data NNOW generated by the first comparing means 71 and the first calculating means 73 is used as the current screen display data. (Step S12).

【０１１５】そして、上記第１の比較手段７１、第２の
比較手段７２、第１の演算手段７３及び第２の演算手段
７４の処理を図３の比較・演算回路６２及びＲＯＭ６４
が行っており、上記選択手段７７の処理を判定回路６３
が行っている。The processing of the first comparing means 71, the second comparing means 72, the first calculating means 73 and the second calculating means 74 is performed by the comparing / calculating circuit 62 and the ROM 64 of FIG.
Is performed by the decision circuit 63.
Is going.

【０１１６】以上、本発明者によってなされた発明を好
適な実施例に基づき具体的に説明したが、本発明は上記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the preferred embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【０１１７】例えば、上記実施例においては、現在の表
示対象である現フレーム映像データＮＯＷを中心とし
て、その１つ前の前フレーム映像データＯＬＤと、その
１つ後の先フレーム映像信号ＮＥＷと、に基づいて今回
画面表示階調データである新映像データＮＮＯＷを生成
して、表示駆動しているが、これに限るものではなく、
１つ以上前後の画面表示階調データに基づいて今回画面
表示階調データを生成して、表示駆動してもよい。For example, in the above-described embodiment, with the current frame video data NOW that is the current display target as the center, the preceding frame video data OLD one before and the previous frame video signal NEW one after that, The new video data NNOW, which is the screen display gradation data, is generated based on the above to drive the display, but the present invention is not limited to this.
The current screen display gradation data may be generated based on one or more screen display gradation data before and after, and the display may be driven.

【０１１８】また、上記実施例においては、前フレーム
映像データＯＬＤと先フレーム映像信号ＮＥＷとは、比
較・演算回路６２により比較演算処理を行っているが、
前フレーム映像データＯＬＤと現フレーム映像データＮ
ＯＷの場合と同様に、ＲＯＭ等のメモリに格納したデー
タテーブルにより処理してもよい。逆に、前フレーム映
像データＯＬＤと現フレーム映像データＮＯＷの処理
を、前フレーム映像データＯＬＤと先フレーム映像信号
ＮＥＷの場合のように、比較・演算回路を用いて処理し
てもよい。In the above embodiment, the comparison / calculation circuit 62 performs comparison calculation processing on the previous frame video data OLD and the previous frame video signal NEW.
Previous frame video data OLD and current frame video data N
Similar to the case of OW, processing may be performed by a data table stored in a memory such as a ROM. On the contrary, the processing of the previous frame video data OLD and the current frame video data NOW may be performed using a comparison / arithmetic circuit as in the case of the previous frame video data OLD and the previous frame video signal NEW.

【０１１９】[0119]

【発明の効果】本発明の液晶表示装置によれば、映像信
号の１フィールドが所定数のフレームの画面表示階調デ
ータからなり、各フレーム毎に画面表示階調データによ
り表示駆動する際に、現在の表示対象である現在のフレ
ームの現在フレーム画面表示階調データを中心として、
少なくともその前後のフレームの、前フレーム画面表示
階調データおよび後フレーム画面表示階調データを記憶
し、後フレーム画面表示階調データと前フレーム画面表
示階調データとの階調変化が所定値より大きいか否かを
判定し、前記階調データの変化が所定値より大きい場合
に、前記後フレーム画面表示階調データを第１の新フレ
ーム画面表示階調データとし、該第１の新フレーム画面
表示階調データに基づいて、階調表示を行っている。According to the liquid crystal display device of the present invention, one field of a video signal comprises screen display gradation data of a predetermined number of frames, and the screen display gradation data is used for each frame .
When driving the display, the current frame screen display gradation data of the current frame, which is the current display target,
At least the previous frame screen display gradation data and the subsequent frame screen display gradation data of the frames before and after that are stored.
The rear frame screen display gradation data and the front frame screen table.
It is determined whether the gradation change from the gradation data is larger than a predetermined value, and the change of the gradation data is larger than the predetermined value.
In addition, the above-mentioned rear frame screen display gradation data is added to the first new frame.
And the gradation display is performed based on the first new frame screen display gradation data.

【０１２０】したがって、少なくとも３画面の表示デー
タの変化に対応した階調表示を行うことができ、液晶の
応答時間を充分に考慮した階調表示を行うことができ
る。Therefore, gradation display corresponding to a change in display data of at least three screens can be performed, and gradation display can be performed in which the response time of the liquid crystal is sufficiently taken into consideration.

【０１２１】その結果、歪のない画面表示を行うことが
でき、表示品質を向上させることができる。As a result, it is possible to display the screen without distortion and improve the display quality.

【０１２２】この場合、請求項２に記載するように、前
記表示階調データ生成手段は、前記前フレーム画面表示
階調データと前記後フレーム画面表示階調データをアド
レスとし、前記第１の新フレーム画面表示階調データを
データテーブルとして記憶するメモリを備えて構成する
と、新フレーム画面表示階調データを、高速に、かつ安
価な回路構成で生成することができる。In this case, as described in claim 2, the display grayscale data generating means uses the front frame screen display grayscale data and the rear frame screen display grayscale data as addresses, and uses the first new screen grayscale data. When the memory is configured to store the frame screen display gradation data as a data table, the new frame screen display gradation data can be generated at high speed and with an inexpensive circuit configuration.

【０１２３】また、請求項３に記載するように、前記表
示階調データ生成手段は、さらに、前記判定により、前
記階調データの変化が所定値より小さい場合に、前記現
在フレーム画面表示階調データと前記前フレーム画面表
示階調データとの差に基づく画面表示階調データを第２
の新フレーム画面表示階調データとする第２の表示階調
データ生成手段を備え、前記第２の新フレーム画面表示
階調データに基づいて、階調表示を行うことにより、中
間調程度の階調変化において、当該階調変化に応じた液
晶の応答時間を考慮した階調表示を行うことができ、よ
り一層歪のない画面表示を行うことができる。Further, according to a third aspect of the present invention, the display grayscale data generating means is further configured to display the current frame screen display grayscale when the change in the grayscale data is smaller than a predetermined value by the determination. The screen display gradation data based on the difference between the data and the previous frame screen display gradation data
Of the new frame screen display gradation data, and by performing gradation display based on the second new frame screen display gradation data, gradation of about halftone is obtained. It is possible to perform gradation display in consideration of the response time of the liquid crystal according to the gradation change in the gradation change, and it is possible to perform screen display with further distortion.

【０１２４】さらに、請求項４に記載するように、前記
第２の表示階調データ生成手段は、前記現在フレーム画
面表示階調データと前記前フレーム画面表示階調データ
をアドレスとし、前記第２の新フレーム画面表示階調デ
ータをデータテーブルとして記憶するメモリを備えて構
成すると、第２の新フレーム画面表示階調データを、高
速に、かつ安価な回路構成で生成することができる。Further, as described in claim 4, the second display gradation data generating means uses the current frame screen display gradation data and the previous frame screen display gradation data as an address, and the second frame If the memory is configured to store the new frame screen display gradation data as a data table, the second new frame screen display gradation data can be generated at high speed and with an inexpensive circuit configuration.

【０１２５】[0125]

【０１２６】[0126]

【０１２７】[0127]

[Brief description of drawings]

【図１】本発明の液晶表示装置の一実施例を適用した液
晶テレビ装置の全体ブロック図。FIG. 1 is an overall block diagram of a liquid crystal television device to which an embodiment of a liquid crystal display device of the present invention is applied.

【図２】図１の映像処理回路の詳細な回路図。FIG. 2 is a detailed circuit diagram of the video processing circuit of FIG.

【図３】図２の比較回路の詳細な回路図。FIG. 3 is a detailed circuit diagram of the comparison circuit shown in FIG.

【図４】図２の各部の信号のタイミング図。FIG. 4 is a timing chart of signals of various parts in FIG.

【図５】本実施例の液晶表示装置による動作説明図。FIG. 5 is an operation explanatory diagram of the liquid crystal display device of the present embodiment.

【図６】図２の映像処理回路の動作を概念的に示す図。6 is a diagram conceptually showing the operation of the video processing circuit of FIG.

【図７】従来の液晶表示装置の一例のブロック図。FIG. 7 is a block diagram of an example of a conventional liquid crystal display device.

【図８】フレーム毎に液晶に印加する駆動電圧を示す
図。FIG. 8 is a diagram showing a drive voltage applied to the liquid crystal for each frame.

【図９】図９の駆動電圧によるフレーム毎の輝度の変化
を示す図。9 is a diagram showing a change in luminance for each frame according to the driving voltage of FIG.

【図１０】時間の経過と輝度の変化を液晶の累積応答特
性として示す図。FIG. 10 is a diagram showing changes in luminance with time as a cumulative response characteristic of liquid crystal.

【図１１】フレーム毎の輝度を印加する駆動電圧を変え
て示す図。FIG. 11 is a diagram showing the driving voltage for applying the luminance for each frame, which is changed.

【図１２】画面内で階調度の異なる領域が移動する様子
を示す図。FIG. 12 is a diagram showing a manner in which regions having different gradations move within the screen.

【図１３】従来と本実施例の場合の応答特性曲線をフレ
ームと階調で示す図。FIG. 13 is a diagram showing a response characteristic curve in the conventional case and the present embodiment in a frame and gradation.

[Explanation of symbols]

２０液晶テレビ装置２１アンテナ２２クロマ処理回路２３、２５スイッチ２４Ａ／Ｄコンバータ２６映像処理回路２７制御回路２８コモン側駆動回路２９セグメント側駆動回路３０液晶表示パネル４１、４２、４３メモリ４５〜５２３ステートバッファ５３データ調整回路５４比較回路６１記憶保持回路６２比較・演算回路６３判定回路６４ＲＯＭ６５データ変換回路７１第１の比較手段７２第２の比較手段７３第１の演算手段７４第２の演算手段７５第１の記憶手段７６第２の記憶手段７７選択手段 20 LCD TV device 21 antenna 22 Chroma processing circuit 23, 25 switch 24 A / D converter 26 Video processing circuit 27 Control circuit 28 Common side drive circuit 29 segment side drive circuit 30 liquid crystal display panel 41, 42, 43 memory 45-52 3-state buffer 53 Data adjustment circuit 54 Comparison circuit 61 memory holding circuit 62 Comparison / arithmetic circuit 63 Judgment circuit 64 ROM 65 Data conversion circuit 71 First Comparison Means 72 Second Comparison Means 73 First computing means 74 Second computing means 75 First storage means 76 Second storage means 77 Selection means

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＧ０９Ｇ 3/20 ６４１Ｇ０９Ｇ 3/20 ６４１Ｐ６６０６６０Ｖ (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. ⁷ identification code FI G09G 3/20 641 G09G 3/20 641P 660 660V (58) Fields investigated (Int.Cl. ⁷ , DB name) G09G 3/00 -3/38 G02F 1/133 505-580

Claims

(57) [Claims]

[Claim 1] one field of the video signal is from the screen display gradation data of a predetermined number of frames, image for each frame
In a liquid crystal display device driven for display by surface display gradation data, the current frame screen display gradation data of the current frame that is the current display target and the previous frame image of the previous frame.
Surface display gradation data and the subsequent frame
Storage means for storing stores the beam screen display gradation data, temporary screen display gradation data based on a difference between the stored said rear frame screen display gradation data the previous frame screen display gradation data in said storage means Based on the provisional screen display gradation data, it is determined whether or not a change in gradation data of the rear frame screen display gradation data with respect to the front frame screen display gradation data is larger than a predetermined value , The gradation
When the change in data is larger than a predetermined value, the post-frame
Screen display gradation data as the first new frame screen display gradation
A liquid crystal display device , comprising: display grayscale data generating means for generating data, and performing grayscale display based on the first new frame screen display grayscale data.

2. The display gradation data generating means is characterized in that
Frame screen display grayscale data and the subsequent frame screen display
Using the gradation data as an address, the first new frame screen
Memory that stores display gradation data as a data table
The liquid crystal display device according to claim 1, wherein the configured with a.

3. The display gradation data generating means further comprises:
In addition, according to the determination, the change in the gradation data is above a predetermined value.
The current frame screen display gradation data
And the image based on the difference between the previous frame screen display gradation data
The surface display gradation data is used as the second new frame screen display gradation data.
The second display gradation data generating means for
Based on the second new frame screen display gradation data, the liquid crystal display device according to claim 1, wherein the performing gradation display.

4. The second display gradation data generating means,
The current frame screen display gradation data and the previous frame
Using the screen display gradation data as an address, the second new frame
The screen display gradation data is stored as a data table.
4. The liquid crystal display device according to claim 3, further comprising a memory .