JP3450176B2 - 高速バスドライバ及び高速バス - Google Patents
高速バスドライバ及び高速バスInfo
- Publication number
- JP3450176B2 JP3450176B2 JP05666398A JP5666398A JP3450176B2 JP 3450176 B2 JP3450176 B2 JP 3450176B2 JP 05666398 A JP05666398 A JP 05666398A JP 5666398 A JP5666398 A JP 5666398A JP 3450176 B2 JP3450176 B2 JP 3450176B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- speed bus
- speed
- driver
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高速バスに関し、
特に、当該高速バスを駆動する高速バスドライバに関す
る。
特に、当該高速バスを駆動する高速バスドライバに関す
る。
【０００２】
【従来の技術】従来のバス２０は、図６に示されるよう
に、バスライン２４、該バスライン２４の両端に夫々設
けられた終端抵抗２３、バスライン２４の各分岐点に設
けられるコネクタ２２、各コネクタ２２に接続されるバ
スドライバ５１を備えている。
に、バスライン２４、該バスライン２４の両端に夫々設
けられた終端抵抗２３、バスライン２４の各分岐点に設
けられるコネクタ２２、各コネクタ２２に接続されるバ
スドライバ５１を備えている。
【０００３】また、従来のバスにおいて、バスドライバ
５１は、図７に示されるように、ドレイン部を波形出力
部１３に接続されてなるＭＯＳトランジスタ１１で構成
されていた。
５１は、図７に示されるように、ドレイン部を波形出力
部１３に接続されてなるＭＯＳトランジスタ１１で構成
されていた。
【０００４】尚、この種のバスドライバを備えたバスと
しては、例えば、特開平６−３５５８２号公報に開示さ
れているものが知られている。
しては、例えば、特開平６−３５５８２号公報に開示さ
れているものが知られている。
【０００５】
【発明が解決しようとする課題】上述した従来のバス
は、これといってノイズを除去するため手段を有してい
なかったので、バス上を伝送される信号波形の収束が悪
く、高速データ転送の困難なものであった。
は、これといってノイズを除去するため手段を有してい
なかったので、バス上を伝送される信号波形の収束が悪
く、高速データ転送の困難なものであった。
【０００６】また、従来のバスは、上記と同様の理由に
より、伝送される信号の周波数を上げにくいという問題
点を有していた。
より、伝送される信号の周波数を上げにくいという問題
点を有していた。
【０００７】そこで、本発明は、バス上を伝送されるノ
イズを除去し、波形の起ち上がり時のリンギングを押さ
えることのでき、結果として高速データ転送を可能とし
た高速バスを提供することを目的とする。
イズを除去し、波形の起ち上がり時のリンギングを押さ
えることのでき、結果として高速データ転送を可能とし
た高速バスを提供することを目的とする。
【０００８】また、本発明は、ノイズを除去すると共
に、当該高速バスを駆動し得る高速バスドライバを提供
することを目的とする。
に、当該高速バスを駆動し得る高速バスドライバを提供
することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上述した課題
を解決すべく、以下に示すような高速バスドライバ及び
高速バスを提供する。
を解決すべく、以下に示すような高速バスドライバ及び
高速バスを提供する。
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】更に、本発明によれば、バスライン、該バ
スラインの両端に夫々設けられる終端抵抗、及び前記バ
スラインの各分岐点の夫々に接続される複数の高速バス
ドライバを備える高速バスにおいて、前記バスラインの
各分岐点の夫々に接続され、当該高速バスにおいて発生
伝送され得るノイズを吸収するノイズ吸収手段を更に有
することを特徴とする高速バスが得られる。
スラインの両端に夫々設けられる終端抵抗、及び前記バ
スラインの各分岐点の夫々に接続される複数の高速バス
ドライバを備える高速バスにおいて、前記バスラインの
各分岐点の夫々に接続され、当該高速バスにおいて発生
伝送され得るノイズを吸収するノイズ吸収手段を更に有
することを特徴とする高速バスが得られる。
【００１９】当該高速バスにおいて、前記ノイズ吸収手
段は、一端を前記各分岐点の夫々に接続され、他端にプ
ルアップ電位が供給されるプルアップ抵抗であることと
しても良い。
段は、一端を前記各分岐点の夫々に接続され、他端にプ
ルアップ電位が供給されるプルアップ抵抗であることと
しても良い。
【００２０】
【発明の実施の形態】以下に、本発明の実施の形態によ
る高速バス及び高速バスドライバについて、図面を参照
して説明する。
る高速バス及び高速バスドライバについて、図面を参照
して説明する。
【００２１】（第１の実施の形態）本発明の第１の実施
の形態による高速バスは、図１に示されるような高速バ
スドライバを備えるものである。
の形態による高速バスは、図１に示されるような高速バ
スドライバを備えるものである。
【００２２】図１を参照すると、本実施の形態による高
速バスドライバは、オープンドレインバッファとしての
ＭＯＳトランジスタ１１、ＭＯＳトランジスタ１１のド
レイン端子に接続されたプルアップ抵抗１２、及びＭＯ
Ｓトランジスタ１１とプルアップ抵抗１２との接続点か
ら引き出された波形出力部１３とを備えており、ドライ
バ及びレシーバの機能を兼ね備えたドライバレシーバで
ある。
速バスドライバは、オープンドレインバッファとしての
ＭＯＳトランジスタ１１、ＭＯＳトランジスタ１１のド
レイン端子に接続されたプルアップ抵抗１２、及びＭＯ
Ｓトランジスタ１１とプルアップ抵抗１２との接続点か
ら引き出された波形出力部１３とを備えており、ドライ
バ及びレシーバの機能を兼ね備えたドライバレシーバで
ある。
【００２３】プルアップ抵抗１２は、一端を波形出力部
１３に接続されており、他端にプルアップ電位を供給さ
れて、従来構成において波形出力部１３における波形に
重畳され得るノイズを吸収するためのノイズ吸収手段と
して動作する。
１３に接続されており、他端にプルアップ電位を供給さ
れて、従来構成において波形出力部１３における波形に
重畳され得るノイズを吸収するためのノイズ吸収手段と
して動作する。
【００２４】尚、これらのことから理解される通り、波
形出力部１３に接続されてノイズを吸収し得るものであ
れば、プルアップ抵抗１２に代えて、他の構成要素を備
えることとしても良いことは、言うまでもない。
形出力部１３に接続されてノイズを吸収し得るものであ
れば、プルアップ抵抗１２に代えて、他の構成要素を備
えることとしても良いことは、言うまでもない。
【００２５】ここで、図１に示される高速バスドライバ
を使用して、図２に示されるような高速バスを構成し、
シミュレーションを行なった。当該バス２０は、メイン
バスであるバスライン２４と、当該バスライン２４の両
端に接続された終端抵抗２３と、バスライン２４の各分
岐点に設けられた第１乃至第７のコネクタ２２とを備え
ている。
を使用して、図２に示されるような高速バスを構成し、
シミュレーションを行なった。当該バス２０は、メイン
バスであるバスライン２４と、当該バスライン２４の両
端に接続された終端抵抗２３と、バスライン２４の各分
岐点に設けられた第１乃至第７のコネクタ２２とを備え
ている。
【００２６】図２に示されるバス２０には、本実施の形
態による高速バスドライバとして、第１、第３乃至第７
の高速バスドライバ２１が使用されており、それぞれ、
第１のコネクタ、及び第３乃至第７のコネクタ２２に対
して接続されている。
態による高速バスドライバとして、第１、第３乃至第７
の高速バスドライバ２１が使用されており、それぞれ、
第１のコネクタ、及び第３乃至第７のコネクタ２２に対
して接続されている。
【００２７】また、第１、第３乃至第７の高速バスドラ
イバ２１には、それぞれ、第１、第３乃至第７のカード
ＰＫＧ１，ＰＫＧ−３，ＰＫＧ−４，ＰＫＧ−５，ＰＫ
Ｇ−６，及びＰＫＧ−７が挿入／接続されている。
イバ２１には、それぞれ、第１、第３乃至第７のカード
ＰＫＧ１，ＰＫＧ−３，ＰＫＧ−４，ＰＫＧ−５，ＰＫ
Ｇ−６，及びＰＫＧ−７が挿入／接続されている。
【００２８】尚、第２のコネクタ２２には、カードが接
続されていないが、便宜上、以下においては、第２のカ
ードＰＫＧ２が存在するとして説明するほうが良いと思
われる場合に限り、説明においてＰＫＧ２という表記を
利用することとする。本例において、第２のコネクタ２
２に対して第２のカードＰＫＧ２を接続しないバス接続
形態を採用したのは、従来技術を適用した場合に、様々
な他の接続形態の場合と比較して、このような接続形態
を有するバス構成が、最も観測結果の悪い測定波形を出
力することを実験経過において把握していたためであ
り、また、最悪な出力波形を出力するバス構成におい
て、本実施の形態による高速バスドライバを採用するこ
とによって、如何なる改善が図られることとなるかを明
確に示すためである。当該改善については、後に、従来
技術を適用したバスと本例におけるバス２０とを比較す
ることにより行われる。
続されていないが、便宜上、以下においては、第２のカ
ードＰＫＧ２が存在するとして説明するほうが良いと思
われる場合に限り、説明においてＰＫＧ２という表記を
利用することとする。本例において、第２のコネクタ２
２に対して第２のカードＰＫＧ２を接続しないバス接続
形態を採用したのは、従来技術を適用した場合に、様々
な他の接続形態の場合と比較して、このような接続形態
を有するバス構成が、最も観測結果の悪い測定波形を出
力することを実験経過において把握していたためであ
り、また、最悪な出力波形を出力するバス構成におい
て、本実施の形態による高速バスドライバを採用するこ
とによって、如何なる改善が図られることとなるかを明
確に示すためである。当該改善については、後に、従来
技術を適用したバスと本例におけるバス２０とを比較す
ることにより行われる。
【００２９】各カード間のバスの線長、即ち各コネクタ
２２間のバスライン長は、ＰＫＧ−１〜２間で１．４ｉ
ｎｃｈ、ＰＫＧ−２〜３間で２．０ｉｎｃｈ、ＰＫＧ−
３〜４間で１．８ｉｎｃｈ、ＰＫＧ−４〜５間で１．８
ｉｎｃｈ、ＰＫＧ−５〜６間で２．０ｉｎｃｈ、及びＰ
ＫＧ−６〜７間で１．０ｉｎｃｈである。
２２間のバスライン長は、ＰＫＧ−１〜２間で１．４ｉ
ｎｃｈ、ＰＫＧ−２〜３間で２．０ｉｎｃｈ、ＰＫＧ−
３〜４間で１．８ｉｎｃｈ、ＰＫＧ−４〜５間で１．８
ｉｎｃｈ、ＰＫＧ−５〜６間で２．０ｉｎｃｈ、及びＰ
ＫＧ−６〜７間で１．０ｉｎｃｈである。
【００３０】また、各カードのスタブ長、即ち、各コネ
クタ２２から各高速バスドライバ２１までの間の長さ
は、それぞれ１．０ｉｎｃｈである。
クタ２２から各高速バスドライバ２１までの間の長さ
は、それぞれ１．０ｉｎｃｈである。
【００３１】これに対して、従来技術を適用したバスと
して、図７に示される従来のオープンドレイン型構造を
有するバスドライバを使用して、図６に示されるバスを
構成した。図６に示されるバスにおいては、従来のバス
ドライバの有する波形出力部１３と、第３のカードＰＫ
Ｇ−３とが接続されている。
して、図７に示される従来のオープンドレイン型構造を
有するバスドライバを使用して、図６に示されるバスを
構成した。図６に示されるバスにおいては、従来のバス
ドライバの有する波形出力部１３と、第３のカードＰＫ
Ｇ−３とが接続されている。
【００３２】このような本実施の形態による高速バスド
ライバを採用したバスと、従来構成のバスとを用いて、
第３のカードＰＫＧ−３からバスライン２４を駆動する
シミュレーションを行ない、他のバスカードにおける波
形の経時的な変化についての検証を行なった。
ライバを採用したバスと、従来構成のバスとを用いて、
第３のカードＰＫＧ−３からバスライン２４を駆動する
シミュレーションを行ない、他のバスカードにおける波
形の経時的な変化についての検証を行なった。
【００３３】その結果、図２に示される本実施の形態の
概念下にあるバスによっては、図３に示されるような波
形の経時的な変化が得られ、一方、図６に示される従来
構成のバスによっては、図４に示されるような波形の経
時的な変化が得られた。
概念下にあるバスによっては、図３に示されるような波
形の経時的な変化が得られ、一方、図６に示される従来
構成のバスによっては、図４に示されるような波形の経
時的な変化が得られた。
【００３４】図３及び図４を比較参照すれば理解される
ように、本実施の形態によるバスを採用した場合の方
が、従来構成のバスを採用した場合よりも、波形のリン
グバックの収束、ノイズの収束が速やかである。
ように、本実施の形態によるバスを採用した場合の方
が、従来構成のバスを採用した場合よりも、波形のリン
グバックの収束、ノイズの収束が速やかである。
【００３５】以上述べたように、波形出力端子にノイズ
吸収手段としてのプルアップ抵抗を備える本実施の形態
によるバスドライバを採用してバスを構成すると、波形
ノイズの収束を速やかにすることができることから、ひ
いては、高速バスの実現を図ることが可能となる。
吸収手段としてのプルアップ抵抗を備える本実施の形態
によるバスドライバを採用してバスを構成すると、波形
ノイズの収束を速やかにすることができることから、ひ
いては、高速バスの実現を図ることが可能となる。
【００３６】（第２の実施の形態）次に、本発明の第２
の実施の形態による高速バスについて図面を用いて説明
する。
の実施の形態による高速バスについて図面を用いて説明
する。
【００３７】本実施の形態による高速バスは、図５に示
されるように、従来のバス構成に対して、メインバスの
各分岐点に夫々接続されたプルアップ抵抗２５を更に備
えるものである。即ち、本実施の形態による高速バス
は、メインバスとしてのバスライン２４と、該バスライ
ン２４の両端に接続された終端抵抗２３と、バスライン
２４の各分岐点に設けられた第１乃至第７のコネクタ２
２と、当該第１乃至第７のコネクタ２２の内、バスライ
ン２４の両端にあたる第１及び第７のコネクタ２２を除
く、第２乃至第６のコネクタ２２に対して接続されたプ
ルアップ抵抗２５を備えている。
されるように、従来のバス構成に対して、メインバスの
各分岐点に夫々接続されたプルアップ抵抗２５を更に備
えるものである。即ち、本実施の形態による高速バス
は、メインバスとしてのバスライン２４と、該バスライ
ン２４の両端に接続された終端抵抗２３と、バスライン
２４の各分岐点に設けられた第１乃至第７のコネクタ２
２と、当該第１乃至第７のコネクタ２２の内、バスライ
ン２４の両端にあたる第１及び第７のコネクタ２２を除
く、第２乃至第６のコネクタ２２に対して接続されたプ
ルアップ抵抗２５を備えている。
【００３８】詳しくは、終端抵抗２３は、夫々、一端を
第１及び第７のコネクタ２２に接続され、他端に所定電
位を供給されている。
第１及び第７のコネクタ２２に接続され、他端に所定電
位を供給されている。
【００３９】また、プルアップ抵抗２５は、その一端を
第２乃至第６のコネクタ２２に接続され、他端には、終
端抵抗２３の他端に供給される電位が供給されている。
このようなプルアップ抵抗２５は、対応する各コネクタ
２２におけるノイズを吸収するためのノイズ吸収手段と
して機能する。
第２乃至第６のコネクタ２２に接続され、他端には、終
端抵抗２３の他端に供給される電位が供給されている。
このようなプルアップ抵抗２５は、対応する各コネクタ
２２におけるノイズを吸収するためのノイズ吸収手段と
して機能する。
【００４０】このような構成を備える本実施の形態によ
るバスについても、従来のバス構成との比較シミュレー
ションを行なった。尚、当該シミュレーションを行なう
にあたって、バスドライバとしては、双方のバスとも、
従来構成のオープンドレインバッファを備えるものを採
用した。その結果、上述した第１の実施の形態と同様
に、本実施の形態によるバスの方が、従来のバス構成よ
りも、速やかなノイズ収束を示した。即ち、本実施の形
態によるバスは、第１の実施の形態によるバスと同様の
効果を奏するものであった。
るバスについても、従来のバス構成との比較シミュレー
ションを行なった。尚、当該シミュレーションを行なう
にあたって、バスドライバとしては、双方のバスとも、
従来構成のオープンドレインバッファを備えるものを採
用した。その結果、上述した第１の実施の形態と同様
に、本実施の形態によるバスの方が、従来のバス構成よ
りも、速やかなノイズ収束を示した。即ち、本実施の形
態によるバスは、第１の実施の形態によるバスと同様の
効果を奏するものであった。
【００４１】尚、本実施の形態においては、バスドライ
バとして従来構成のものを採用した例について説明して
きたが、上述の第１の実施の形態におけるバスドライバ
を採用してバスを構成するものとしても良い。
バとして従来構成のものを採用した例について説明して
きたが、上述の第１の実施の形態におけるバスドライバ
を採用してバスを構成するものとしても良い。
【００４２】以上述べたように、第１の実施の形態によ
るバスドライバを採用してバスを構成するか、又は、第
２の実施の形態に示されるように、メインバスの各分岐
点にノイズ吸収手段としてのプルアップ抵抗を備える構
成を採用することにより、当該バスにおける波形のノイ
ズの収束が速やかになり、高速バスの実現が図られるこ
ととなる。
るバスドライバを採用してバスを構成するか、又は、第
２の実施の形態に示されるように、メインバスの各分岐
点にノイズ吸収手段としてのプルアップ抵抗を備える構
成を採用することにより、当該バスにおける波形のノイ
ズの収束が速やかになり、高速バスの実現が図られるこ
ととなる。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
波形出力部にノイズ吸収手段としてのプルアップ抵抗を
備えるバスドライバが得られることから、当該バスドラ
イバを利用して、波形のリングバックの収束が速やかに
なった高速バスを構成することができる。
波形出力部にノイズ吸収手段としてのプルアップ抵抗を
備えるバスドライバが得られることから、当該バスドラ
イバを利用して、波形のリングバックの収束が速やかに
なった高速バスを構成することができる。
【００４４】また、本発明によれば、メインバスの各分
岐点にノイズ吸収手段としてのプルアップ抵抗を備える
バスを構成することが出来ることから、波形ノイズの収
束が速やかになった高速バスが得られる。
岐点にノイズ吸収手段としてのプルアップ抵抗を備える
バスを構成することが出来ることから、波形ノイズの収
束が速やかになった高速バスが得られる。
【図１】本発明の第１の実施の形態におけるバスドライ
バの構成を示す図である。
バの構成を示す図である。
【図２】図１に示されるバスドライバを用いて構成した
高速バスを示す図である。
高速バスを示す図である。
【図３】本発明のバスにおける波形の経時的変化を示す
図である。
図である。
【図４】従来構成のバスにおける波形の経時的変化を示
す図である。
す図である。
【図５】本発明の第２の実施の形態における高速バスを
示す図である。
示す図である。
【図６】従来のバス構成を示す図である。
【図７】従来のバスドライバの構成を示す図である。
１１ ＭＯＳトランジスタ
１２ プルアップ抵抗
１３ 波形出力部
２０ バス
２１ 高速バスドライバ
２２ コネクタ
２３ 終端抵抗
２４ バスライン
２５ プルアップ抵抗
５１ バスドライバ
ＰＫＧ−１ カード
ＰＫＧ−３ カード
ＰＫＧ−４ カード
ＰＫＧ−５ カード
ＰＫＧ−６ カード
ＰＫＧ−７ カード
Claims (2)
- 【請求項１】 バスライン、該バスラインの両端に夫々
設けられる終端抵抗、及び前記バスラインの各分岐点の
夫々に接続される複数の高速バスドライバを備える高速
バスにおいて、 前記バスラインの各分岐点の夫々に接続され、当該高速
バスにおいて発生伝送され得るノイズを吸収するノイズ
吸収手段を更に有することを特徴とする高速バス。 - 【請求項２】 前記ノイズ吸収手段は、一端を前記各分
岐点の夫々に接続され、他端にプルアップ電位が供給さ
れるプルアップ抵抗であることを特徴とする請求項１に
記載の高速バス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05666398A JP3450176B2 (ja) | 1998-03-09 | 1998-03-09 | 高速バスドライバ及び高速バス |
| US09/811,886 US6642755B2 (en) | 1998-03-09 | 2001-03-20 | Bus driver having noise removing circuit formed by pull-up resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05666398A JP3450176B2 (ja) | 1998-03-09 | 1998-03-09 | 高速バスドライバ及び高速バス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11259192A JPH11259192A (ja) | 1999-09-24 |
| JP3450176B2 true JP3450176B2 (ja) | 2003-09-22 |
Family
ID=13033649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05666398A Expired - Fee Related JP3450176B2 (ja) | 1998-03-09 | 1998-03-09 | 高速バスドライバ及び高速バス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6642755B2 (ja) |
| JP (1) | JP3450176B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100405319C (zh) * | 2004-12-25 | 2008-07-23 | 鸿富锦精密工业（深圳）有限公司 | 计算机状态指示灯 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57176437A (en) | 1981-04-24 | 1982-10-29 | Toshiba Corp | High-speed bus parity check device in small-sized electronic computer |
| JPS57203122A (en) | 1981-06-10 | 1982-12-13 | Toshiba Corp | Bus controlling system |
| JPS5878221A (ja) | 1981-11-04 | 1983-05-11 | Toshiba Corp | バス制御システム |
| JPS58142418A (ja) | 1982-02-17 | 1983-08-24 | Toshiba Corp | 高速バス方式 |
| JPS58182737A (ja) | 1982-04-20 | 1983-10-25 | Nec Corp | 情報処理装置 |
| JPS60128717A (ja) | 1983-12-16 | 1985-07-09 | Toshiba Corp | 集積回路装置 |
| JP2585330B2 (ja) | 1987-12-21 | 1997-02-26 | 株式会社日立製作所 | 高速バス回路の動作方法 |
| JPH01304518A (ja) | 1988-06-01 | 1989-12-08 | Mitsubishi Electric Corp | 差動増幅型高速バス |
| US4918026A (en) * | 1989-03-17 | 1990-04-17 | Delco Electronics Corporation | Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip |
| JP2546004B2 (ja) | 1989-12-28 | 1996-10-23 | 日本電気株式会社 | レベル変換回路 |
| JPH03250813A (ja) | 1990-02-28 | 1991-11-08 | Hitachi Ltd | 出力回路 |
| JP2638252B2 (ja) | 1990-04-18 | 1997-08-06 | 松下電器産業株式会社 | 高速バス回路 |
| US5023479A (en) | 1990-07-31 | 1991-06-11 | Motorola, Inc. | Low power output gate |
| JPH04130770A (ja) * | 1990-09-21 | 1992-05-01 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH0635582A (ja) | 1992-07-21 | 1994-02-10 | Nec Corp | 高速バス |
| JP2643779B2 (ja) | 1993-07-23 | 1997-08-20 | 日本電気株式会社 | バス接続システム |
| JP3399630B2 (ja) * | 1993-09-27 | 2003-04-21 | 株式会社日立製作所 | バスシステム |
| JPH07334281A (ja) | 1994-06-07 | 1995-12-22 | Juki Corp | Ｓｃｓｉ接続装置 |
| JP2797998B2 (ja) | 1995-03-13 | 1998-09-17 | 日本電気株式会社 | バスドライバ及びバス伝送システム |
| JP3407469B2 (ja) * | 1995-04-17 | 2003-05-19 | 株式会社日立製作所 | 情報処置装置 |
| JP2891194B2 (ja) | 1995-08-24 | 1999-05-17 | 日本電気株式会社 | バスドライバ |
| US6211703B1 (en) * | 1996-06-07 | 2001-04-03 | Hitachi, Ltd. | Signal transmission system |
| JPH10326131A (ja) * | 1997-05-26 | 1998-12-08 | Nec Corp | バスドライバ |
| US6265912B1 (en) * | 1997-08-06 | 2001-07-24 | Nec Corporation | High-speed bus capable of effectively suppressing a noise on a bus line |
-
1998
- 1998-03-09 JP JP05666398A patent/JP3450176B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-20 US US09/811,886 patent/US6642755B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11259192A (ja) | 1999-09-24 |
| US20010010472A1 (en) | 2001-08-02 |
| US6642755B2 (en) | 2003-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054881A (en) | Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto | |
| US6970369B2 (en) | Memory device | |
| US7164299B2 (en) | Output buffer circuit having pre-emphasis function | |
| US6812741B2 (en) | Bidirectional signal transmission circuit and bus system | |
| JP5451772B2 (ja) | データ伝送システム | |
| JP2870288B2 (ja) | 双方向信号伝送回路 | |
| JPH1185345A (ja) | 入出力インターフェース回路及び半導体システム | |
| JP2009111794A (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
| US6625206B1 (en) | Simultaneous bidirectional data transmission system and method | |
| CN101233732A (zh) | 高速驱动器均衡 | |
| US6657460B2 (en) | Spatially filtered data bus drivers and receivers and method of operating same | |
| JPH04218855A (ja) | スプリット・レベル・バス | |
| JP3450176B2 (ja) | 高速バスドライバ及び高速バス | |
| US5485107A (en) | Backplane driver circuit | |
| US7373114B2 (en) | Signal transmission circuit, signal output circuit and termination method of signal transmission circuit | |
| US6265912B1 (en) | High-speed bus capable of effectively suppressing a noise on a bus line | |
| JP3024583B2 (ja) | バス終端回路 | |
| JP2001320267A (ja) | Ｅｃｌ終端回路 | |
| JPH09275336A (ja) | バスドライバ | |
| JPH0635582A (ja) | 高速バス | |
| JP2000324180A5 (ja) | ||
| JPH07283836A (ja) | 信号伝送装置及び信号受信モジュール | |
| JP2003123475A (ja) | プロセッサをメモリ素子と接続する装置及びメモリ素子 | |
| JP2002232490A (ja) | クロック信号伝送方式 | |
| JPH1185349A (ja) | 高速バス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000927 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |