JP3450140B2

JP3450140B2 - チップインダクタ

Info

Publication number: JP3450140B2
Application number: JP34903096A
Authority: JP
Inventors: 直樹河合; 正道真宮; 諭山本
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1996-12-26
Filing date: 1996-12-26
Publication date: 2003-09-22
Anticipated expiration: 2016-12-26
Also published as: JPH10189343A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電気回路等に
使用されているチップインダクタに関する。

【０００２】

【従来の技術】携帯電話やパソコン等には、角型のチッ
プインダクタが多数使用されている。この構造は、図５
（ａ）に示すように、側面がコの字型をしたコア１１の
柱状の胴部１１ａに導線１２を巻回して巻線を施し、脚
部１１ｂの端部に電極１３を形成して、上記導線１２の
両端を電極１３に接続したものである。

【０００３】上記コア１１は２〜３ｍｍ角の大きさで、
アルミナ、フェライト、樹脂等から成り、導線１２は直
径０．０２〜０．１ｍｍ程度の銅線から成る。また、電
極１３は、Ａｇ，Ａｇ−Ｐｄ等の厚膜ペーストや、Ｍｏ
−Ｍｎ、Ｗ等の金属をメタライズした後、Ｎｉ，Ａｕ，
Ｓｎ−Ｐｂ等をメッキして形成される。

【０００４】そして、図５（ｂ）に示すように、このチ
ップインダクタ１０を基板２０上に実装する際は、脚部
１１ｂの電極１３を半田２１で接合することにより、電
気的、機械的に接続することができる。

【０００５】また、図５（ｃ）に示すように、側面がＨ
の字型をしたコア１１を用いたチップインダクタ１０も
使用されている。

【０００６】

【発明が解決しようとする課題】ところで、近年、特に
携帯電話等に使用するチップインダクタは、信号のＳ／
Ｎ比を高くするために、各周波数域における損失を小さ
くし、Ｑ値を高くすることが求められている。そこで、
コア１１の材質としてＱ値の高いフェライトが広く使用
されるようになってきた。

【０００７】しかし、フェライト製のコア１１は抵抗値
が１〜１００ＭΩ程度と若干導電性があるため、磁束が
電極１３側に流れて損失が発生し、Ｑ値が低下してしま
うという問題があった。即ち、一般に電気、磁気は抵抗
値の低い方へ、また透磁率の低い方へ流れる傾向があ
り、上記フェライト製のコア１１は導電性があるため
に、抵抗値の低い電極１３側に磁束が流れて損失が発生
するのである。

【０００８】そこで、図６に示すように、コア１１の胴
部１１ａをフェライトで形成し、脚部１１ｂを絶縁性の
高いアルミナセラミックスで形成して電極１３側への磁
束の流れを防止し、両者を接着剤１４で接合した構造の
チップインダクタ１０が提案されている。

【０００９】しかし、この図６の構造の場合は、製造工
程で胴部１１ａと脚部１１ｂを接着する工程が必要とな
るだけでなく、テスト時や使用時に高温になると、接着
剤１４の軟化や、胴部１１ａと脚部１１ｂとの熱膨張差
のために、両者の接合が剥がれやすいという問題があっ
た。

【００１０】そこで、本発明は、簡単な構造でＱ値の高
いチップインダクタを提供することを目的とする。

【００１１】

【課題を解決するための手段】請求項１の発明は、柱状
の胴部と、この胴部の両端よりほぼ直角方向にのびる脚
部とを有するコアに対し、上記胴部に導線を巻回すると
ともに、該導線の両端を導出する電極を上記脚部の端部
に形成してなるチップインダクタにおいて、上記コアを
フェライトで形成するとともに、脚部の根本部の断面積
をＳ_０、端面の断面積をＳ_１としたとき、面積比Ｓ_１／
Ｓ_０が０．１〜０．６となるように、根本部を太くして
端部のみを細くした先細状としたことを特徴とする。

【００１２】即ち、脚部を先細状とすることによって、
端部の電極も小さくなり、電極側に流れる磁束の量を減
らしてＱ値を向上させることができるのである。

【００１３】また請求項２の発明は、上記と同様のチッ
プインダクタにおいて、上記胴部を透磁率の高いフェラ
イトで形成するとともに、脚部を胴部をなすフェライト
より透磁率の低いフェライトで形成し、両者を同時焼成
して一体化したことを特徴とする。

【００１４】即ち、コアの脚部として透磁率の低いフェ
ライトを用いることによって、磁束の電極側への流れを
遮断することができ、しかも胴部と脚部を共にフェライ
トで形成することによって、同時焼成により接着剤等を
用いずに接合できる。

【００１５】さらに請求項３の発明では、上記と同様の
チップインダクタにおいて、脚部の端部側面における電
極の幅を０．２ｍｍ以下としたことを特徴とする。

【００１６】即ち、電極の幅を狭くすることによって、
電極側に流れる磁束の量を少なくし、Ｑ値を向上させる
ことができる。

【００１７】

【発明の実施の形態】以下、請求項１の発明の実施形態
を図によって説明する。

【００１８】図１（ａ）に側面図を示すように、このチ
ップインダクタ１０は、柱状の胴部１１ａとこの両端よ
りほぼ直角方向に伸びる脚部１１ｂを有し、全体がコの
字型をしたフェライト製のコア１１に対し、胴部１１ａ
に導線１２を巻回して巻線を施し、脚部１１ｂの端部に
電極１３を形成して、上記導線１２の両端を電極１３に
接合したものである。

【００１９】そして、上記コア１１の脚部１１ｂは先細
形状として、端部の電極１３を小さくしてある。そのた
め、この電極１３側に流れる磁束の量を少なくして損失
を減らし、Ｑ値を向上させることができるのである。

【００２０】また、一般に、チップインダクタ１０のイ
ンダクタンスはコア１１の体積で決定され、直流抵抗を
低減しＱ値を向上するためには、コア１１の体積を大き
くしてインダクタンスを高く維持することが好ましい。
この点から、本発明のコア１１では、脚部１１ｂの根本
部は太くして、端部のみ細くした先細状であるため、高
いインダクタンスを維持したまま、磁束の電極１３への
流れを防止できるのである。

【００２１】しかも、脚部１１ｂを先細形状とすること
により、図１（ｂ）のように基板２０に接合する際に、
脚部１１ｂの側面と基板２０の成す角度が９０°未満と
なり、半田２１の密着性を向上させて接合強度を高める
こともできる。

【００２２】なお、図１（ｃ）は本発明のチップインダ
クタの参考例であり、図１（ｃ）に示すように、脚部１
１ｂの先端を複数に分割して、段状に細くしてもよく、
このような形状とすれば、基板２０上に安定して実装す
ることができる。また、その他に曲線状やその他の形状
で先細状となったものである。

【００２３】いずれにしても、本発明における先細形状
とは、図１（ａ）に示すように脚部１１ｂの根本部にお
ける断面積Ｓ₀に比べて脚部１１ｂの端面の面積Ｓ₁が
小さくなっていることを言う。

【００２４】そして、これらの面積の比Ｓ_１／Ｓ_０が
０．１〜０．６となるようにする。これは、上記比が
０．１未満では電極１３が小さくなり過ぎて接合強度が
低下してしまうためであり、一方０．６を超えると、本
発明の効果が乏しくなるためである。

【００２５】また、図１（ｄ）、（ｅ）は本発明のチッ
プインダクタの参考例であり、図１（ｄ）に示すように
脚部１１ｂの一部を薄くして肉薄部１１ｃを形成した
り、図１（ｅ）に示すように脚部１１ｂに貫通孔を形成
して肉薄部１１ｃを形成し、この肉薄部１１ｃによって
電極１３側に流れる磁束の量を減らすこともできる。

【００２６】なお、上記コア１１は、２〜３ｍｍ角の大
きさで、初透磁率が１〜２０００のフェライトで形成す
ることによりＱ値を向上させることができる。具体的に
は、Ｆｅ−Ｍｎ−Ｚｎ又はＦｅ−Ｎｉ−Ｚｎ等を主成分
とし、ＳｉＯ₂、ＣｕＯ、Ｂｉ₂Ｏ₃、ＣｏＯ等の一種
以上を含有するフェライトを用い、この原料をプレス成
形等で所定形状に成形した後、焼成することによってコ
ア１１を得ることができる。

【００２７】また、導線１２は直径０．０２〜０．１ｍ
ｍ程度の銅線からなり、コア１１の胴部１１ａに巻回し
て両端を電極１３に接合する。さらに、電極１３は、Ａ
ｇ，Ａｇ−Ｐｄ等の厚膜ペーストや、Ｍｏ−Ｍｎ，Ｗ等
の金属をメタライズした後、Ｎｉ，Ａｕ，Ｓｎ−Ｐｄ等
をメッキして形成される。

【００２８】次に請求項２の発明の実施形態を説明す
る。

【００２９】図２に示すチップインダクタ１０は、基本
的に上述したものと同様であるが、コア１１を成す胴部
１１ａを透磁率の高いフェライトで形成し、二つの脚部
１１ｂを透磁率の低いフェライトで形成し、両者を同時
焼成して一体化したものである。

【００３０】なお、図２（ａ）では二つの脚部１１ｂ
と、これらを繋ぐ胴部の一部を透磁率の低いフェライト
で形成し、また図２（ｂ）では脚部１１ｂのみを透磁率
の低いフェライトで形成したが、いずれの構造であって
も良い。

【００３１】このチップインダクタ１０は、脚部１１ｂ
が透磁率の低いフェライトからなるため、磁束の脚部１
１ｂへの流れを遮断し、損失を減らしてＱ値を向上させ
ることができる。しかも、胴部１１ａと脚部１１ｂがい
ずれもフェライトから成るため、接着剤等を用いること
なく同時焼成で一体化することができ、熱膨張差もない
ことから、テスト時や使用時等に高温になっても、両者
が剥離する恐れはない。

【００３２】ここで、胴部１１ａ及び脚部１１ｂを成す
フェライトの材質としては、前述したＭｎ−Ｚｎ系、Ｎ
ｉ−Ｚｎ系等のフェライトを用いるが、副成分の種類や
各組成比によって種々の透磁率を有するフェライトを得
ることができる。そして、本発明では胴部１１ａよりも
脚部１１ｂの方が透磁率が低くなるような組合せのフェ
ライトを用いれば良く、好ましくは、胴部１１ａ側は透
磁率５５〜１５０のフェライトを用い、脚部１１ｂ側は
透磁率１〜２５のフェライトを用いる。

【００３３】次に、図２（ａ）に示すコア１１の製造方
法を説明する。

【００３４】図３に示すように、ダイス３１と下パンチ
３２によって形成される凹部に、まず脚部１１ｂを成す
透磁率の低いフェライト原料３４を充填し、この上に胴
部１１ａを成す透磁率の高いフェライト原料３５を続け
て充填する。その後、上パンチ３３で加圧してプレス成
形することによって、二種類のフェライトが一体化され
た成形体を得る。次に、得られた成形体を同時焼成する
ことによって、図２に示すような二種類のフェライトを
一体化したコア１１を得ることができる。この時、胴部
１１ａと脚部１１ｂは同じフェライトであるため、焼成
条件がほぼ一致し、同時焼成によって完全に一体させる
ことができるのである。

【００３５】このような製造方法によれば、特に工程が
煩雑となることはなく、容易に製造することができる。

【００３６】次に請求項３の発明の実施形態を説明す
る。

【００３７】図４に示すチップインダクタ１０は、上述
したものと基本的に同様であるが、電極１３は脚部１１
ｂの端面と側面にわたって形成され、この側面の電極１
３の幅ｔを０．２ｍｍ以下としてある。

【００３８】即ち、脚部１１ｂの側面における電極１３
の幅ｔを０．２ｍｍ以下と小さくすることによって、電
極１３自体の面積を小さくし、電極１３側へ流れる磁束
の量を少なくしてＱ値を向上させることができるのであ
る。

【００３９】なお、ここで、電極１３の幅ｔを０．２ｍ
ｍ以下にするとは、脚部１１ｂの側面全体にわたって、
電極１３の幅ｔが０．２ｍｍ以下であることを言い、好
ましくは幅ｔを０．１ｍｍ以下とする。

【００４０】また、電極１３の幅ｔを決定する要因は、
電極１３の塗布方法にある。従来は、予め平板上に電極
ペーストを塗布しておき、この上にコア１１の脚部１１
ｂを押し当てて電極ペーストを塗布していた（ディッピ
ング法）ため、脚部１１ｂの側面にも電極ペーストが
０．２ｍｍ以上の範囲に塗布されることを避けられなか
った。そこで、本発明では、コア１１の脚部１１ｂの端
面にスクリーン印刷で電極ペーストを塗布することによ
って、側面の幅ｔを０．２ｍｍ以下とできるようにし
た。

【００４１】さらに、電極１３の材質としては前述した
通りであるが、Ａｇ，Ａｇ−Ｐｄ等を用いて上述したス
クリーン印刷により厚み１０〜２０μｍに形成する。そ
の後、耐熱性を向上させるためにＮｉメッキを０．５〜
３μｍ施し、さらに酸化防止のためにＡｕメッキを０．
０１〜０．１μｍ施すことが好ましい。

【００４２】以上、請求項１〜３の発明を別々に説明し
たが、これらの発明の二種以上を組み合わせてチップイ
ンダクタを構成すればより好適である。また、各実施形
態では、側面がコの字型のコア１１を用いたものを示し
たが、図５（ｃ）に示すように側面がＨの字型のコア１
１を用いたものでも同様に本発明を適用できる。

【００４３】また、本発明のチップインダクタは携帯電
話やパソコン等における電気回路に使用することができ
るが、特に携帯電話に用いると、Ｑ値が高いため信号の
Ｓ／Ｎ比を向上し、性能を向上させることができる。

【００４４】

【実施例】実施例１請求項１の発明の実施例として、図１に示すチップイン
ダクタ１０を作製した。Ｎｉ−Ｚｎ系で初透磁率が５０
のフェライトを用いてコア１１を形成し、その寸法は
２．５×２．０ｍｍとし、脚部１１ｂの根本部の断面積
Ｓ₀に対する端面の面積Ｓ₁の比Ｓ₁／Ｓ₀が０．４と
なるように先細状とした。

【００４５】電極１３としてＡｇペーストを約２０μｍ
の厚みで塗布し、Ｎｉ及びＳｎ−Ｐｂメッキを１〜５μ
ｍの厚みで施した。また、直径０．０２ｍｍの導線１２
を２６ターン巻いて本発明のチップインダクタ１０を作
製した。

【００４６】一方、上記と同じ材質、寸法、構成で、コ
ア１１の脚部１１ｂが同一太さの先細状でないものを比
較例として作製した。

【００４７】これらのチップインダクタ１０について、
ＬＣＲメーターを用いて８ＭＨｚでのＱ値を測定した。
それぞれ５個測定した平均値を表１に示すように、比較
例が２２であったのに対し、本発明実施例は４５と高く
できることがわかった。

【００４８】

【表１】

【００４９】実施例２請求項３の発明の実施例として、図４に示すチップイン
ダクタ１０を作製した。コア１１の材質、寸法は実施例
１と同様にし、脚部１１ｂは先細状ではなく、同じ太さ
とした。

【００５０】脚部１１ｂの端面にスクリーン印刷でＡｇ
ペーストを厚み２０μｍで塗布し、この上にＮｉを１μ
ｍ、Ａｕを０．０１μｍでメッキして、側面の幅ｔが
０．２ｍｍ以下の電極１３を形成した。

【００５１】このようにして得られた本発明のチップイ
ンダクタ１０を基板２０上に実装する試験を行ったとこ
ろ、電極１３への半田２１の濡れ性は良好であった。ま
た、耐熱性の高いＮｉメッキを施してあるため、２７０
℃、３０秒間の耐熱テストを行っても電極１３の剥離は
生じなかった。

【００５２】一方、比較例として電極１３をディッピン
グ法で塗布したものを用意し、上記本発明実施例ととも
に、側面の電極１３の幅ｔを測定し、また８ＭＨｚでの
Ｑ値の値を測定した。

【００５３】結果は表２に示す通り、比較例では側面の
電極１３の幅ｔが０．３ｍｍと大きいためＱ値が１６と
小さいのに対し、本発明実施例では側面の電極１３の幅
ｔを０．２ｍｍ以下と小さくでき、Ｑ値を向上できるこ
とがわかる。

【００５４】

【表２】

【００５５】

【発明の効果】以上のように請求項１の発明によれば、
柱状の胴部と、この胴部の両端よりほぼ直角方向にのび
る脚部とを有するコアに対し、上記胴部に導線を巻回す
るとともに、該導線の両端を導出する電極を上記脚部の
端部に形成してなるチップインダクタにおいて、上記コ
アをフェライトで形成するとともに、脚部の根本部の断
面積をＳ_０、端面の断面積をＳ_１としたとき、面積比Ｓ
_１／Ｓ_０が０．１〜０．６となるように、根本部を太く
して端部のみを細くした先細状としたことによって、端
部の電極も小さくなり、電極側に流れる磁束の量を減ら
してＱ値を向上させることができる。

【００５６】また請求項２の発明によれば、上記と同様
のチップインダクタにおいて、コアをフェライトで形成
するとともに、胴部よりも脚部の透磁率を低くしたこと
によって、磁束の電極側への流れを遮断することがで
き、しかも胴部と脚部を共にフェライトで形成するた
め、同時焼成により接着剤等を用いずに接合でき、テス
ト時や使用時に高温となっても剥離の恐れを防止でき
る。

【００５７】さらに請求項３の発明によれば、上記と同
様のチップインダクタにおいて、脚部の端部側面におけ
る電極の幅を０．２ｍｍ以下としたことによって、電極
側に流れる磁束の量を少なくし、Ｑ値を向上させること
ができる。

【００５８】以上のように本発明によれば、簡単な構造
で、Ｑ値の高いチップインダクタを得ることができ、携
帯電話等の用途に好適に使用することができる。

【図面の簡単な説明】

【図１】（ａ）は請求項１の発明に係るチップインダク
タを示す側面図、（ｂ）はこのチップインダクタを基板
に実装した際の接合部の側面図である。（ｃ）〜（ｅ）
は脚部のさまざまな参考例を示す側面図である。

【図２】（ａ）（ｂ）は請求項２の発明に係るチッップ
インダクタを示す側面図である。

【図３】図２のチップインダクタに用いるコアを成形す
る工程を示す断面図である。

【図４】請求項３の発明に係るチップインダクタを示す
側面図である。

【図５】（ａ）〜（ｃ）は従来のチップインダクタンス
を示しており、（ａ）は斜視図、（ｂ）（ｃ）は側面図
である。

【図６】従来のチップインダクタンスを示す側面図であ
る。

【符号の説明】

１０：チップインダクタ１１：コア１１ａ：胴部１１ｂ：脚部１１ｃ：肉薄部１２：導線１３：電極２０：基板２１：半田

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭58−124213（ＪＰ，Ａ) 特開昭63−300505（ＪＰ，Ａ) 特開平１−223710（ＪＰ，Ａ) 実開平５−62022（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01F 17/04 H01F 27/29

Claims

(57)【特許請求の範囲】

【請求項１】柱状の胴部と、この胴部の両端よりほぼ直
角方向にのびる脚部とを有するコアに対し、上記胴部に
導線を巻回するとともに、該導線の両端を導出する電極
を上記脚部の端部に形成してなるチップインダクタにお
いて、上記コアをフェライトで形成するとともに、脚部
の根本部の断面積をＳ _０、端面の断面積をＳ _１としたと
き、面積比Ｓ _１／Ｓ _０が０．１〜０．６となるように、
根本部を太くして端部のみを細くした先細状としたこと
を特徴とするチップインダクタ。
【請求項２】柱状の胴部と、この胴部の両端よりほぼ直
角方向にのびる脚部とを有するコアに対し、上記胴部に
導線を巻回するとともに、該導線の両端を導出する電極
を上記脚部の端部に形成してなるチップインダクタにお
いて、上記胴部を透磁率の高いフェライトで形成すると
ともに、脚部を胴部をなすフェライトより透磁率の低い
フェライトで形成し、両者を同時焼成して一体化したこ
とを特徴とするチップインダクタ。
【請求項３】柱状の胴部と、この胴部の両端よりほぼ直
角方向にのびる脚部とを有するコアに対し、上記胴部に
導線を巻回するとともに、該導線の両端を導出する電極
を上記脚部の端部に形成してなるチップインダクタにお
いて、上記脚部の端部側面における電極の幅を０．２ｍ
ｍ以下としたことを特徴とする請求項１または２記載の
チップインダクタ。