JP3447947B2 - Ｘ線撮像装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、医療用Ｘ線診断装
置等に用いるＸ線撮像装置に関する。 【０００２】 【従来の技術】近年、医療分野において、治療を迅速的
確に行う目的で、患者の医療データをデータべース化す
る方向に進んでいる。Ｘ線撮影の画像データについても
データベース化の要求があり、Ｘ線撮影画像のディジタ
ル化が望まれている。 【０００３】医療用Ｘ線診断装置では、従来銀塩フィル
ムを使用して撮影してきたが、これをディジタル化する
ためには撮影したフィルムを現像した後、再度スキャナ
等で走査する必要があり、手間と時間がかかっていた。
最近は１インチ程度のＣＣＤカメラを使用し、直接画像
をディジタル化する方式が実現されている。しかし、例
えば肺の撮影をする場合、４０cm×４０cm程度の領域を
撮影するため、光を集光するための光学装置が必要であ
り、装置の大型化が問題になっている。 【０００４】これらの間題を解決する方式として、ａ−
ＳｉＴＦＴ（アモルファスシリコン薄膜トランジスタ）
を用いたＸ線撮像装置（以下、Ｘ線平面検出器ともい
う）が提案されている（例えばＵＳＰ４６８９４８
７）。このＸ線平面検出器の構成を図８を用いて以下説
明をする。 【０００５】図８において、画素ｅｉ，ｊ（ｉ＝１〜２
０００、ｊ＝１〜２０００）は、ａ−ＳｉＴＦＴ１０
１、光電変換膜１０２及び画素容量１０３で構成され、
これらの画素が横２０００×縦２０００個のアレイ状
（以下ＴＦＴアレイと呼ぶ）に配置されている。光電変
換膜１０２には、電源１０４によりバイアス電圧が印加
される。ａ−ＳｉＴＦＴ１０１は、信号線１０６と走査
線１０５に接続されており、走査線駆動回路（シフトレ
ジスタ）１０７によってオン・オフが制御される。信号
線１０６の終端は信号検出用の増幅器１０８に接続され
ている。 【０００６】光が入射すると光電変換膜１０２に電流が
流れ、画素容量１０３に電荷が蓄積される。走査線駆動
回路１０７で走査線を駆動して一つの走査線に接続して
いる全てのａ−ＳｉＴＦＴ１０１をオンにすると、蓄積
された電荷は信号線１０６を通って増幅器１０８側に転
送される。画素に入射する光の量によって電荷量が異な
り、増幅器１０８の出力振幅は変化する。増幅器１０８
の出力信号をＡ／Ｄ変換することで直接ディジタル画像
にすることができる。 【０００７】ａ−ＳｉＴＦＴを用いたＸ線平面検出器に
は、入射したＸ線を蛍光体で可視光線に変換し、変換し
た光を各画素の光電変換膜で電荷に変える間接変換方式
のＸ線平面検出器の他、画素に入射したＸ線を直接電荷
に変換する直接変換方式のＸ線平面検出器がある。直接
変換方式のＸ線平面検出器と間接変換方式のＸ線平面検
出器とでは、電荷変換膜に印加するバイアスの大きさと
かけ方が異なったものとなっている。 【０００８】間接変換方式の場合は、光電変換膜のみに
数Ｖの負のバイアスを印加し、光が光電変換膜に入って
くると、各画素では光電変換膜と並列に設けている画素
容量（蓄積容量、Ｃｓｔ）と光電変換膜自身の容量Ｃｓ
ｉに電荷が貯まる。この場合、Ｃｓｔにかかる電圧は、
最大でも光電変換膜に印加されているバイアス電圧の数
Ｖ程度である。 【０００９】これに対して、直接変換方式では、Ｘ線電
荷変換膜とＣｓｔが直列につながっており、それらに対
して数ｋＶの高バイアスを印加する。画素にＸ線が入射
するとＸ線電荷変換膜で発生した電荷がＣｓｔに蓄積さ
れるが、入射するＸ線量が過大な場合はＣｓｔに蓄積さ
れる電荷が増大して最大数ｋＶの電圧がＣｓｔにかか
り、画素のスイッチとして設けているＴＦＴやＣｓｔの
絶縁を破壊してしまう恐れがある。そのため、直接変換
方式では、ＴＦＴやＣｓｔに過大な電圧がかからないよ
うにするため、画素に過大にＸ線が入ってきた場合に、
必要な分だけ発生した電荷をＣｓｔに蓄積し、残りの電
荷は各画素に設けたａ−ＳｉＴＦＴからなる保護回路を
通して画素外へ放出するようにしている。 【００１０】図７は、従来のＸ線平面検出器の画素領域
の断面構成を示した図である。 【００１１】図７において、ガラス基板１２１上には、
ゲート電極１２２、走査線１２３、蓄積容量線（蓄積容
量の電極部も含む）１２４が形成されており、これらの
上層側にはゲート絶縁膜１２５が形成されている。この
ゲート絶縁膜１２５上には、ａ−ＳｉＴＦＴのチャネル
形成層となるａ−Ｓｉ膜１２６が形成されており、さら
にその上にはストッパ絶縁膜（図示せず）としてシリコ
ン窒化膜が形成されている。ａ−Ｓｉ膜１２６の両端に
対応した領域には、ソース・ドレインとなるｎ⁺ ａ−Ｓ
ｉ膜（図示せず）が形成されており、このｎ⁺ ａ−Ｓｉ
膜にはソース電極１２８及びドレイン電極１２７が接続
されている。ドレイン電極１２７には同一層に同一工程
で形成された信号線１２９が接続されている。これらの
上層側には絶縁膜１３０が形成されており、この絶縁膜
に開けられた開口部を介して絶縁膜１３０上に画素電極
１３１が形成されている。画素電極１３１の上層側には
Ｘ線電荷変換膜１３２が形成され、さらにその上には上
部電極１３３が形成されている。 【００１２】上記従来の構成では、信号線１２９と画素
電極１３１及びＸ線電荷変換膜１３２との間には絶縁膜
１３０が１層しか介在していない。したがって、両者間
の容量カップリングによって大きなノイズが生じるおそ
れがある。また、信号線１２９と下層側の容量線１２４
等との間には絶縁膜１２５しか介在していない。したが
って、この部分においても両者間の容量カップリングに
よって大きなノイズ成分が生じるおそれがある。信号線
のノイズ成分は検出アンプによって増幅されることにな
り、正確な撮像結果（診断結果）を得ることが困難であ
った。 【００１３】 【発明が解決しようとする課題】以上説明したように、
従来のＸ線撮像装置では、信号線と他の導電領域との間
の容量カップリングによって大きなノイズが生じるおそ
れがあり、特に微弱な信号に対して正確な撮像結果を得
ることが困難であった。 【００１４】本発明は上記従来の課題に対してなされた
ものであり、信号線と他の導電領域との間の容量カップ
リングを低減し、ノイズの少ない撮像結果を得ることが
可能なＸ線撮像装置を提供することを目的としている。 【００１５】 【課題を解決するための手段】本発明に係るＸ線撮像装
置は、複数配列された画素からなる検出部に入射したＸ
線を電荷に変換する変換膜と、各画素に対応して設けら
れ前記変換膜で変換された電荷を蓄積する蓄積容量と、
この蓄積容量に対応して設けられこの蓄積容量に蓄積さ
れた電荷を読み出し前記変換膜の下層側に設けられた薄
膜トランジスタと、この薄膜トランジスタにそのオン・
オフ状態を制御する信号を供給する走査線と、この走査
線からの信号によってオン状態となった薄膜トランジス
タを通して前記蓄積容量に蓄積された電荷が送出され前
記薄膜トランジスタの下層側に設けられた信号線と、前
記薄膜トランジスタのゲート絶縁膜となる第１の絶縁膜
よりも下層側かつ前記信号線よりも上層側に設けられた
第２の絶縁膜と、前記第１の絶縁膜よりも上層側かつ前
記変換膜よりも下層側に設けられた第３の絶縁膜とを有
することを特徴とする（請求項１）。 【００１６】請求項１に係る発明によれば、信号線と変
換膜との間には第１の絶縁膜（ゲート絶縁膜）の他、第
２の絶縁膜（下層側絶縁膜）及び第３の絶縁膜（上層側
絶縁膜）が設けられている。したがって、絶縁膜の総膜
厚を厚くすることができるため（総容量を小さくできる
ため）、信号線と変換膜との間の容量カップリングを低
減することができ（画素電極と信号線とがオーバーラッ
プしている場合には画素電極とのカップリングも低減で
きる）、信号線のノイズ成分を低減させることができ
る。また、信号線と走査線や蓄積容量線との間のカップ
リングによるノイズも低減することが可能である。 【００１７】以上のように、本発明によれば、信号線と
他の導電領域との間の容量カップリングを低減すること
ができるため、高Ｓ／Ｎ比の検出信号を得ることがで
き、医用Ｘ線診断装置等の高性能化を達成することが可
能となる。 【００１８】 【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。 【００１９】（第１実施形態） 図１及び図２は、第１の実施形態に係るＸ線検出装置
（本例では間接変換型について示す。）の１画素分に対
応した構成を示したものであり、図１はその平面構成に
ついて示した図、図２は図１のＡ−Ａ’における断面構
成について示した図である。 【００２０】図１及び図２において、ガラス基板１１上
には信号線１２が形成されており、この信号線１１が形
成されたガラス基板上には下層側絶縁膜としてシリコン
酸化膜１３が形成されている。このシリコン酸化膜１３
上には、電荷読み出し用のａ−ＳｉＴＦＴ１のゲート電
極１４、走査線（アドレス線）１５及び蓄積容量線（蓄
積容量の電極部も含む）１６が同一の層に形成されてお
り、さらにこれらの上層側にはゲート絶縁膜１７が形成
されている。このゲート絶縁膜１７上には、ａ−ＳｉＴ
ＦＴ１のチャネル形成層となるａ−Ｓｉ膜１８が形成さ
れており、さらにその上にはストッパ絶縁膜（図示せ
ず）としてシリコン窒化膜が形成されている。ａ−Ｓｉ
膜１８の両端に対応した領域にはソース・ドレインとな
るｎ⁺ ａ−Ｓｉ膜（図示せず）が形成されており、この
ｎ⁺ ａ−Ｓｉ膜にはソース電極２１及びドレイン電極２
０が接続され、このドレイン電極２０は接続用電極１９
を介して信号線１２に接続されている。 【００２１】ゲート絶縁膜上１７には、上層側絶縁膜
（パシべーション膜等）２２が形成されており、この上
層側絶縁膜２２に設けた接続孔を介して上層側絶縁膜２
２上に画素電極２３が形成されている。なお、ここでは
蓄積容量線１６、画素電極２３及びこれらに挟まれた絶
縁膜により蓄積容量が形成されているが、画素電極２３
の代わりにソース電極２１を延伸させて蓄積容量の他方
の電極としてもよい。画素電極２３の上層側にはａ−Ｓ
ｉを用いた光電変換膜２４が形成され、さらにその上に
は上部電極２５が形成されている。 【００２２】以下、図１及び図２に示した構造を作製す
るための製造工程について説明を行う。 【００２３】まず、ガラス基板１１上に信号線１２とし
て、ＭｏＷ又はＭｏＴａを３０００オングストローム形
成する。続いて、下層側絶縁膜としてプラズマＣＶＤに
よりＳｉＯ₂ 膜１３を６０００オングストローム堆積す
る。次に、ＭｏＷ膜を２５００オングストローム堆積
し、これをパターニングしてゲート電極１４、アドレス
線１５及び容量線１６を形成する。 【００２４】次に、ゲート絶縁膜１７としてＳｉＯ₂ 膜
を３５００オングストローム、Ｓｉ₃ Ｎ₄ 膜を５００オ
ングストローム積層形成する。このゲート絶縁膜１７上
にａ−Ｓｉ膜１８を５００オングストローム形成し、さ
らにその上にストッパ絶縁膜としてＳｉ₃ Ｎ₄ 膜を２０
００オングストローム堆積する。続いて、裏面露光等に
よりレジストパターンを形成した後、このレジストパタ
ーンをマスクとしてエッチングを行うことによりゲート
上のみにＳｉ₃ Ｎ₄ 膜を残す。次に、プラズマＣＶＤに
よりｎ⁺ ａ−Ｓｉ膜を５００オングストローム成膜す
る。続いて、このｎ⁺ ａ−Ｓｉ膜及びａ−Ｓｉ膜をエッ
チングして、ａ−Ｓｉ膜を島状に残す。その後、Ｍｏを
５００オングストローム、Ａｌを３５００オングストロ
ーム積層形成し、これをパターニングすることによりａ
−ＳｉＴＦＴのソース電極２１及びドレイン電極２０を
形成する。 【００２５】次に、上層側絶縁膜２２として、Ｓｉ₃ Ｎ
₄ 膜を２０００オングストロームさらにアクリル系感光
樹脂、オプトマーＰＣ又はＢＣＢを３μｍを形成し、こ
れにコンタクトホールを形成する。続いて、この絶縁膜
２２上にＩＴＯにより画素電極２３を形成する。その
後、ａ−Ｓｉ感光体膜２４を形成し、さらにその上にＡ
ｌで上部電極２５を形成する。 【００２６】図１及び図２に示したような構造を採用す
ることにより、信号線１２と感光体膜２４との間には、
下層側絶縁膜１３、ゲート絶縁膜１７及び上層側絶縁膜
２２が介在することになる。したがって、絶縁膜の総膜
厚を厚くすることができ、信号線と画素電極及び感光体
膜との間のカップリングによるノイズを大幅に低減する
ことができる。特に、数ｋＶの高電圧が印加される感光
体上部電極及び強いＸ線により電位上昇した画素電極に
よる信号線ノイズを低減できる。また、信号線１２と走
査線１５及び蓄積容量線１６との間のカップリングによ
るノイズも大幅に低減することができる。なお、信号線
１２上にも画素電極２３を形成することにより、画素の
開口率を例えば１５％程度改善することができるため、
信号電流の割合を１５％程度増加させることができ、Ｓ
／Ｎ比をさらに改善することが可能である。 【００２７】（第２実施形態） 図３及び図４は、第２の実施形態に係るＸ線検出装置
（本例ではＸ線を直接電荷に変換する直接変換型につい
て示す。）の１画素分に対応した構成を示したものであ
り、図３はその平面構成を示した図、図４は図３のＡ−
Ａ’における断面構成を示した図である。 【００２８】図３及び図４において、ガラス基板３１上
には信号線３２及び蓄積容量線３３が形成されており、
この信号３２等が形成されたガラス基板上には下層側絶
縁膜としてシリコン酸化膜３４が形成されている。この
シリコン酸化膜３４上には、電荷読み出し用ａ−ＳｉＴ
ＦＴ１のソース電極３７及びドレイン電極３６が形成さ
れており（保護用ａ−ＳｉＴＦＴ２のソース・ドレイン
電極も同時に形成されている）、電荷読み出し用ａ−Ｓ
ｉＴＦＴ１のソース電極３７は蓄積容量の上部電極へと
延伸し、ドレイン電極３６は接続用電極３５を介して信
号線３２に接続されている。また、下層側絶縁膜３４上
にはａ−ＳｉＴＦＴのチャネル形成層等になるａ−Ｓｉ
膜３８が形成されており、さらにその上層側にはゲート
絶縁膜３９が形成されている。このゲート絶縁膜３９上
には、電荷読み出し用ａ−ＳｉＴＦＴ１のゲート電極４
０、保護用ａ−ＳｉＴＦＴ２のゲート電極、走査線（ア
ドレス線）４１、保護用ａ−ＳｉＴＦＴ２の電源線（バ
イアス線）４２が形成されている。 【００２９】さらに上層側には、上層側絶縁膜４３、４
４が形成されており、この絶縁膜４３、４４に設けた接
続孔を介して絶縁膜４４上に画素電極４５が形成されて
いる。画素電極４５の上層側にはａ−Ｓｅを用いたＸ線
電荷変換膜４６が形成され、さらにその上には上部電極
４７が形成されている。 【００３０】以下、図３及び図４に示した構造を作製す
るための製造工程について説明を行う。 【００３１】まず、ガラス基板３１上に信号線３２及び
容量線３３として、ＭｏＷ又はＭｏＴａを３０００オン
グストローム形成する。続いて、下層側絶縁膜３４とし
てプラズマＣＶＤによりＳｉＯ₂ 膜を６０００オングス
トローム堆積し、このＳｉＯ₂ 膜にコンタクトホールを
形成する。続いて、ＭｏＷを２５００オングストローム
成膜してこれをパターニングすることにより、ａ−Ｓｉ
ＴＦＴのソース電極３７及びドレイン電極３６を形成す
るとともに、蓄積容量の上部電極を形成する。さらに、
ソース及びドレイン電極に対してＰＨ₃ プラズマ処理を
行う。次に、ａ−Ｓｉ膜３８を１０００オングストロー
ム成膜するが、このときソース・ドレイン領域には上述
したＰＨ₃ プラズマ処理によりｎ⁺ ａ−Ｓｉ膜が形成さ
れる。 【００３２】次に、ゲート絶縁膜３９としてシリコン窒
化膜を３０００オングストローム形成する。続いて、Ａ
ｌ合金を３０００オングストローム形成してこれをパタ
ーニングすることにより、ゲート電極４０、アドレス線
４１、保護用ａ−ＳｉＴＦＴのバイアス線４２を形成す
る。この上に上層側絶縁膜として、ＳｉＮ_x 膜（パシべ
ーション膜）４３を３０００オングストローム、さらに
アクリル系感光樹脂、オプトマーＰＣ又はＢＣＢ（層間
絶縁膜）４４を３μｍ形成し、これらにコンタクトホー
ルを形成する。次に、ＩＴＯにより画素電極４５を形成
た後、Ｓｅを用いたＸ線電荷変換膜４６を形成し、さら
にその上にＡｌで上部電極４７を形成する。 【００３３】図３及び図４に示したような構造を採用す
ることにより、信号線３２と画素電極４５及びＸ線電荷
変換膜４６との間には、下層側絶縁膜３４、ゲート絶縁
膜３９及び上層側絶縁膜４３，４４が介在することにな
る。したがって、信号線と画素電極及びＸ線電荷変換膜
との間のカップリングによるノイズを大幅に低減するこ
とができる。また、信号線３２と走査線４１及びバイア
ス線４２との間のカップリングによるノイズも低減する
ことができる。さらに、信号線３２と蓄積容量線３３と
が平行に配置されているため、信号線と蓄積容量線との
カップリングによるノイズも低減することが可能であ
る。なお、信号線３２上に画素電極４５を形成すること
により、画素の開口率を例えば１５％程度改善すること
ができるため、信号電流の割合を１５％程度増加させる
ことができ、Ｓ／Ｎ比をさらに改善することが可能であ
る。 【００３４】（第１参考例） 図５及び図６は、第１の参考例に係るＸ線検出装置の１
画素分に対応した構成を示したものであり、図５はその
平面構成を示した図、図６（ａ）は図５のＡ−Ａ’にお
ける断面構成、図６（ｂ）は図５のＢ−Ｂ’における断
面構成を示した図である。本例では、容量線を信号線と
平行に配置し、容量線による浮遊容量を低減させてい
る。 【００３５】なお、図５及び図６に示した例では、読み
出し用ａ−ＳｉＴＦＴ１、保護用ａ−ＳｉＴＦＴ２、画
素電極６３、信号線６１、走査線５５、蓄積容量線５
２、保護用ａ−ＳｉＴＦＴのバイアス線５６等が描かれ
ているが、実際には図６の構造の上層側にはパシべーシ
ョン膜、Ｘ線電荷変換膜、Ｘ線電荷変換膜の電極等も形
成されている。 【００３６】機能について簡単に説明すると、蓄積容量
は画素電極６３と容量線５２の間に絶縁膜を挟んで構成
されており、Ｘ線の入射によってＸ線電荷変換膜で生成
された電荷が蓄積容量に蓄積され、読み出し用ＴＦＴ１
の絶縁破壊が起きない程度のある一定の電圧になると、
保護用ＴＦＴ２から電荷が画素外に流出し、読み出し用
ＴＦＴ１と蓄積容量に高電圧が印加されないようになっ
ている。この時の電荷の流出経路がバイアス線５６であ
り、このバイアス線５６の電位の設定によって保護用Ｔ
ＦＴ２からの電荷流出の開始電圧を変えることができ
る。各画素に蓄積された電荷は、走査線５５を走査する
ことにより、その走査線上の画素のそれぞれのＴＦＴ１
をオンにして信号線６１に取り出される。取り出された
電荷は増幅器（図示せず）に転送される。 【００３７】次に、本例のさらに詳細な構成を説明す
る。 【００３８】ガラス基板５１上には、蓄積容量線５２が
形成されており、その上層には絶縁膜５３が形成されて
いる。ただし、電圧供給線（図示せず）のコンタクト部
等についてはこの絶縁膜５３は取り除かれている。絶縁
膜５３上には、読み出し用ａ−ＳｉＴＦＴ１のゲート電
極５４、保護用ａ−ＳｉＴＦＴ２のゲート電極、走査線
５５、保護用ａ−ＳｉＴＦＴ２の電源線（バイアス線）
５６が形成され、さらに図示しない引き出し用パッドも
同時に形成されている。これらの上層には、ゲート絶縁
膜５７が形成されている。但し、引き出し用パット部や
保護用トランジスタ等のスルーホール部については、ゲ
ート絶縁膜は取り除かれている。 【００３９】ゲート絶縁膜５７上には、画素電極６３が
読み出し用ＴＦＴ１と保護用ＴＦＴ２を除いた画素内に
形成されている。読み出し用ＴＦＴ１については、ゲー
ト絶縁膜５７の上層にａ−Ｓｉ膜５８、エッチングスト
ッパ−用のシリコン窒化膜５９、ｎ⁺ ａ−Ｓｉ膜６０が
形成されており、ｎ⁺ ａ−Ｓｉ膜６０上にはソース電極
６２及びドレイン電極６１が形成されている（保護用Ｔ
ＦＴについても同様の構成になっている）ソース及びド
レイン電極に用いられる金属により、ソース及びドレイ
ン電極の形成工程と同時に、上記画素電極６３、信号線
６１、引き出し用パッド（図示せず）、電圧供給線（図
示せず）等も形成される。 【００４０】さらに上層側には、パシべーション膜、Ｘ
線電荷変換膜、上部電極等が形成されているが、図では
省略している。 【００４１】本例によれば、信号線と蓄積容量線とが平
行に配置されているため、信号線と蓄積容量線とが交差
することによるカップリングの影響を抑えることがで
き、信号線のノイズを低減することが可能である。 【００４２】なお、図５及び図６に示した例以外に、保
護用トランジスタのバイアス線５６の上部にまで画素電
極６３を形成したものも考えられる。こうすることによ
り、画素の有効領域をより広くする事が出来る。また、
図５及び図６に示した例では信号線を上層側に設けた
が、容量線と平行であれば他の層に設けてもよい。ま
た、保護用トランジスタのバイアス線を信号線と平行に
配置してもよく、信号線とバイアス線とのカップリング
を低減することができる。 【００４３】また、図５及び図６に示した例では、保護
用ＴＦＴとして１個のＴＦＴを使用している例を上げた
が、直列に２個以上のＴＦＴを並べて保護用ＴＦＴから
のリーク電流を抑えるもの、保護用ＴＦＴ自体に低リー
ク対策を施したものも考えられる。また、ＴＦＴの配置
位置も画素内で適宜変更可能である。 【００４４】なお、上記第１及び第２の実施形態並びに
第１の参考例において（後述する参考例でも基本的には
同様）、ゲート電極、ソース・ドレイン電極、走査線、
信号線、容量線、バイアス線、画素電極等に用いる金属
としては、例えばＴｉ，Ｃｒ，Ｔａ，Ｍｏ，ＭｏＷ，Ｍ
ｏＴａ，Ａｌ，ＩＴＯ，Ａｌ合金（特に、Ａｌ−Ｚｒ，
Ａｌ−Ｎｄ，Ａｌ−Ｙ合金）、これらの金属の積層構造
等が考えられる。 【００４５】ゲート電極や走査線に対しては、ＭｏＷや
ＭｏＴａは、ＴＦＴのゲート部にテーパーをつけてのエ
ッチングが可能なことから、その上層に積層されるゲー
ト絶縁膜が段切れを起こさないように形成することがで
きる。また、Ａｌ合金を用いた場合には、Ａｌのみの場
合に高温工程で発生するヒロックを防止することが出来
るので、Ｘ線検出器の大型化を考えた場合には好ましい
材料といえる。また、蓄積容量線を形成する金属も同様
の理由から、ＭｏＷやＭｏＴａ、或いはＡｌ合金を用い
ることが好ましい。また、信号線として用いる金属に
は、特に低抵抗化が望まれるため、ＡｌやＡｌを使つた
積層構造、Ａｌ合金等を用いることが好ましい。 【００４６】ゲート絶縁膜としては、ＳｉＯ₂ ，ＳｉＮ
_x ，ＳｉＯ_x Ｎ_y が考えられるが、これらの積層構造で
もよい。パシべーション膜や層間絶縁膜としては、無機
絶縁膜として例えばＳｉＯ₂ 膜やＳｉＮ_x 膜、有機絶縁
膜として例えばポリイミド類，ＢＣＢ，オプトマー，黒
レジスト，フッ素系樹脂等が使用でき、これらを積層し
てもよい。また、これらの樹脂は感光性である方がパタ
ーン形成が容易で工程が減るため好ましい。 【００４７】また、ＴＦＴとしては、逆スタガ型のエッ
チングストッパー・タイプの他、バックチャネルカット
・タイプのもの等を用いることができる。ＴＦＴを形成
するＳｉとしては、アモルファスシリコンの他にポリ・
シリコンを用いてもよく、ポリシリコンを用いた場合に
は周辺回路を同じガラス基板上に形成してもよい。ま
た、画素内に蓄積された電荷をＴＦＴのオン／オフを利
用して読み出す方式の他に、ソースフォロアの原理を用
いた非破壊読み出しの方式を用いることも可能である。 【００４８】（第２参考例） 図１３は第２の参考例の一例について、その等価回路構
成を示した図である。本参考例も第１の参考例と同様、
容量線を信号線と平行に配置したものである。 【００４９】図１３において、２０１は読み出し用ａ−
ＳｉＴＦＴ、２０２はＸ線電荷変換膜、２０３は保護ダ
イオード（例えば保護用ａ−ＳｉＴＦＴで構成され
る）、２０４は蓄積容量、２０５は走査線、２０６は信
号線、２０７は蓄積容量線、２０８は保護用ａ−ＳｉＴ
ＦＴのバイアス線、２０９はＸ線電荷変換膜への高電圧
供給線であり、これらの基本的な構成については第１の
参考例等と同様である。２１０は検出アンプあり、２１
１は複数の検出アンプ２１０で構成された信号検出回路
（集積回路で構成されている）を示している。 【００５０】図１３の構成では、信号検出回路２１１の
入力部まで信号線２０６と容量線２０７が平行に配線さ
れている。各信号線２０６は信号検出回路２１１内の検
出アンプ２１０の一方の入力端子に接続され、各容量線
２０７は検出アンプ２１０の他方の入力端子に接続され
ている。このような構成により、信号線２０６と容量線
２０７との電位差が常に一定となるため、容量線の電圧
変動による雑音の増加が抑えられ、雑音の少ない良好な
画像を検出することができる。 【００５１】なお、図１３では、信号線２０６と容量線
２０７は模式的に同一パターン上に示しているが、信号
線２０６及び容量線２０７と信号検出回路２１１との接
続には、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＴＣ
Ｐ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、Ｆ
ＰＣケーブルによる接続等が考えられ、いずれの場合も
上記構成を実現することができ、同様の効果を奏するこ
とができる。 【００５２】図１４は第２の参考例の他の例について、
その等価回路構成を示した図である。図１３に示した構
成要素に対応する構成要素には同一番号を付している
（他図も同様）。本参考例も図１３の参考例と同様、容
量線を信号線と平行に配置したものである。 【００５３】図１４の例では、検出アンプ２１０の入力
までの配線段階において複数本の容量線２０７を纏め、
検出アンプ２１０の入力端子には纏められた後の容量線
が入力されている。図１４の例では、一つの信号検出回
路（例えば一つの集積回路チップ）２１１で検出される
各画素に接続する各容量線を一つに纏めており、他の信
号検出回路で検出される各画素に接続する各容量線は他
の検出回路に対して纏められている。容量線を纏める位
置は画素が配列されたアレイ領域の外側であることが好
ましい。図１４の例では容量線２０７を信号検出回路２
１１に入力する前に纏めているが、信号検出回路２１１
に入力した後に検出アンプ２１０に入力する前に纏める
ようにしてもよい。 【００５４】本例においても、信号線２０６と容量線２
０７との電位差が常に一定となるため、容量線の電圧変
動による雑音の増加が抑えられ、雑音の少ない良好が画
像を検出することができる。 【００５５】なお、図１４では図１３の例と同様、信号
線２０６と容量線２０７は模式的に同一パターン上に示
しているが、信号線２０６及び容量線２０７と信号検出
回路２１１との接続には、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇ
ｌａｓｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａ
ｃｋａｇｅ）、ＦＰＣケーブルによる接続等が考えら
れ、いずれの場合も上記構成を実現することができ、同
様の効果を奏することができる。 【００５６】（第３参考例） 図１６は第３の参考例について、その等価回路構成を示
した図である。本参考例は、保護ダイオード２０３に基
準電位を与えるバイアス線２０８が複数の画素が配列さ
れたアレイ領域の外側で纏められ、アレイ領域外に設け
た電源２３１と接続されているものである。 【００５７】保護ダイオードは一定電圧以上になるとオ
ン動作するものであり、必要以上の電荷が蓄積されるこ
とによるＴＦＴの破壊を防止する働きを有している。保
護ダイオードがオン状態になるとバイアス線に電流が流
れて電荷をアレイ外に放出させるが、バイアス線の抵抗
による基準電位の変動や発熱等の問題を回避するため
に、バイアス線はできるだけ低抵抗にする必要がある。 【００５８】そこで本例では、図１６に示すように、外
部電源２３１との接続を複数点でとる構成を採用してい
る。バイアス線２０８の配線幅は数１００μｍ程度が限
界であるため、並列配線とすることで低抵抗化してい
る。外部電源２３１との接続は走査線駆動ＩＣ２３２が
実装されているＴＣＰ２３３からとることにより、特別
なケーブルやパッド等を使用しなくても接続可能であ
る。 【００５９】本例の構成を用いることにより、保護ダイ
オードの動作による基準電位の変動や発熱等を抑制する
ことができるため、ＴＦＴアレイの破壊等を防止するこ
とができる。 【００６０】（第４参考例） 図１５は第４の参考例について、その等価回路構成を示
した図である。本参考例は、信号線と容量結合している
他の配線との結合容量を回路的に低減するものである。
他の配線の電位を信号線の電位変化と同じだけ変化させ
ることで、結合容量の両端の電位差変化がゼロになるた
め、結合容量へ流入する電荷或いは結合容量から流出す
る電荷をなくすことができる。したがって、実質的に結
合容量が極めて小さくなったことと同等にすることがで
きる。これにより、信号線の寄生配線容量が減少し、配
線容量に起因する雑音発生量（配線容量値にほぼ比例）
を極めて小さなものとすることができる。 【００６１】以下、図１５を参照して具体的に説明す
る。この例は、信号線に高入力インピーダンスのバッフ
ァアンプを接続し、そのアンプの出力で他の配線の電位
供給源を制御するものである。ここでは走査線との容量
結合を減少させるために、ゲートドライバＩＣに適用
し、バッファアンプの出力でゲートドライバＩＣのオフ
電位を制御している。ＴＦＴアレイの動作上、オフ電位
である期間がほとんどであるため、オフ電位を制御する
ことが効果的である。 【００６２】まず、バッファアンプ２２２で信号線電位
を受け、その出力をゲートオフ電位を作成するアンプ２
２３に入力して加算する。つまり、元々のゲートオフ電
位に信号線電位が加算された電位が出力されるので、上
記の効果を得ることができる。各アンプの周波数帯域
は、対象とする減少させたい雑音の周波数帯域と同等ま
で有していることが好ましい。 【００６３】なお、ここでは信号線とゲート線との結合
容量を減少させる例を示したが、その他にも容量線やバ
イアス線など、大きな結合容量を有する配線に対しても
同様に適用可能である。 【００６４】（第５参考例） 図９はＸ線撮像装置（直接変換方式のＸ線撮像装置）の
全体構成を示した図であり、図１０は図９に示したａ−
ＳｉＴＦＴアレイ部の断面構成を示した図である。 【００６５】ここでは、ａ−ＳｉＴＦＴの例として逆ス
タガ型ＴＦＴの構造を示している。また、説明では画素
内のＴＦＴを電荷読み出し用のＴＦＴで説明している
が、画素内に電荷読み出し用ＴＦＴの他に高電圧保護ダ
イオード用ＴＦＴがある場合についても、電荷読み出し
用ＴＦＴと高電圧保護ダイオード用ＴＦＴは同じレイヤ
で形成されるため、本例の場合と同様に説明可能であ
る。 【００６６】図９はa−ＳｉＴＦＴを用いた撮像装置の
全体構成図である。Ｘ線源１５１から照射されたＸ線は
被検体１５２を通過し、ａ−ＳｉＴＦＴ撮像デバイス１
５３に入射する。ａ−ＳｉＴＦＴ撮像デバイス１５３
は、ａ−Ｓｅ等を用いたＸ線電荷変換膜の下層側に２次
元に配列されたａ−ＳｉＴＦＴが形成されたアレイ部、
ａ−ＳｉＴＦＴをオン・オフする走査線駆動回路、被検
体１５２を通過したＸ線をＸ線量に対応したアナログ電
気信号に変換する信号検出回路等で構成されている。 【００６７】変換されたアナログ信号は時系列的にＡ／
Ｄ変換部１５７によりデジタル変換され、イメージメモ
リ１５８に記憶される。イメージメモリ１５８は１もし
くは数画像分のデータを記憶することが出来、制御部１
６３からの制御信号で特定されるアドレスにデータを順
次記憶する。演算処理部１５９ではイメージメモリ１５
８からデータを取り出して演算し、演算結果を再びイメ
ージメモリ１５８に入力する。演算されたイメージメモ
リ１５８のデータは、Ｄ／Ａ変換部１６０によりアナロ
グ信号に変換され、モニタ１６１にＸ線像として表示さ
れる。 【００６８】画素に蓄積された電荷は図１７に示す検出
アンプ２４１に転送されるが、検出アンプ２４１は高抵
抗入力になっている。したがって、微弱な外乱であって
も出力に影響し、画質劣化の原因となる。外乱の要因と
して走査線２０５からの雑音があげられる。走査線は信
号線２０６と絶縁膜を介して交差し、容量２４２が形成
されることになるが、走査線駆動回路の電源電位が変動
すると交差部の容量２４２に電荷が現れ、この電荷も検
出アンプ２４１に転送されることになる。画素に蓄積さ
れる電荷もほぼ同等のオーダーになるため、交差部から
の電荷は画質劣化の大きな要因となっている。 【００６９】以下、図１０によりアレイ部の製造工程に
ついて説明する。 【００７０】シリコンウェハやガラス基板７１上にＭｏ
ＴａやＭｏＷのような高融点金属を堆積した後、これを
パターニングしてゲート電極７２、走査線７３、補助電
極（蓄積容量電極）７４を形成する。次にゲート電極７
２、走査線７３、補助電極７４が形成された構造の上に
ゲート絶縁膜７５（ＳｉＯｘ或いはＳｉＮｘ）を堆積す
る。さらに、ａ−Ｓｉ膜７６とＳｉＮｘから成るエッチ
ングストッパ用絶縁膜７７を堆槓し、これらをパタ−ニ
ングする。ａ−Ｓｉ膜７６およびエッチングストッパ用
絶縁膜７７は通常ＴＦＴ上にのみ形成するが、本例では
ＴＦＴ部に加え走査線７３と信号線７８との交差部に
も、ａ−Ｓｉ膜７６、エッチングストッパ層７７を形成
する構造にする。 【００７１】次に、Ａｌ、Ｍｏ等の金属によりＴＦＴの
ソース電極７９、ドレイン電極８０、および信号線７８
を形成する。信号線７８を形成した後に有機膜８１を形
成し、さらに有機膜８１上にＡｌ、Ａｌ合金、Ｔｉ等の
金属やＩＴＯにより画素電極８２を形成し、画素電極８
２上にＸ線を電子に変換するＸ線電荷変換膜８３（ａ−
Ｓｅ等で形成される）を積層する。最後にＸ線電荷変換
膜８３上に高電圧供給用電極８４を形成する。 【００７２】以上の構成からなるＸ線撮像装置の信号線
・走査線交差部容量Ｃs-g は、図１１（ｂ）に示すよう
に、絶縁膜７５による容量Ｃ1 の他に、ａ−Ｓｉ膜７６
およびエッチングストッパ用絶縁膜７７による容量Ｃ2
、Ｃ3 が直列に接続していることになる。ここで、絶
縁膜７５のみの場合（図１１ａ）と、絶縁膜７５にさら
にａ−Ｓｉ膜７６およびエッチングストッパ用絶縁膜７
７を積層した場合（図１１ｂ）の交差部容量について計
算する。 【００７３】ここでは、例えば走査線幅、信号線幅とも
１０μｍ（交差部面積Ｓ＝１００μｍ² ）、絶縁膜７５
の膜厚ｄ1 を０．３μｍ、比誘電率ε1 を５、ａ−Ｓｉ
膜７６の膜厚ｄ2 を５０μｍ、比誘電率ε2 を１１、エ
ッチングストッパ用絶縁膜７７の膜厚ｄ3 を０．３μ
ｍ、比誘電率ε3 を６と仮定すると、図１１（ａ）の場
合の交差部の容量Ｃは、 Ｃ＝Ｃ1 ＝ε1 ε0 Ｓ／ｄ1 ＝5x8.854x10^-12 x(10x10^-6)² ／0.3x10^-6＝14.8［ｆ
Ｆ］ と計算される。走査線数が１０００本の場合、信号線に
は１４．８［ｐＦ］の交差部容量が存在することにな
り、走査線駆動回路の電源電位が１ｍＶ変動しても１
４．８［ｆＣ］の電荷が信号検出回路側に生じてしま
う。画素に蓄積される電荷もほぼ同等のオーダーであ
り、走査線交差部からの電荷は画質劣化の原因の大きな
要因となっている。 【００７４】これに対し、図１１（ｂ）のように絶縁膜
７５の上にａ−Ｓｉ膜７６とエッチングストッパ用絶縁
膜７７をさらに堆積させた場合は、各絶縁膜容量の直列
接続となり、交差部容量Ｃ’は、 Ｃ’＝Ｃ1 Ｃ2 Ｃ3 ／（Ｃ2 Ｃ3 ＋Ｃ3 Ｃ1 ＋Ｃ1 Ｃ2
） ＝ε1 ε2 ε3 ε0 Ｓ／（ε2 ε3 ｄ1 ＋ε3 ε1 ｄ2
＋ε1 ε2 ｄ3 ） ＝７．７［ｆＦ］ となり、およそ半分に低減される。 【００７５】従って、交差部容量に比例する走査線駆動
回路電源からの雑音成分は約半分になり、ダイナミック
レンジが６［ｄＢ］向上することになる。Ｘ線診断装置
のような高ダイナミックレンジが要求される分野におい
て、本例で示した構造は非常に有効といえる。 【００７６】さらに、ａ−Ｓｉ膜７６およびエッチング
ストッパ用絶縁膜７７を信号線、走査線交差部に堆積さ
せる構造は、上述した様にＴＦＴ製造プロセスの一部を
利用した構造になっている。このため、プロセスが複雑
化したりコストが増加することなしに低雑音化が実現で
きるメリットがある。 【００７７】なお、上記の例では、蓄積容量線７４を走
査線７３及びゲート電極７２と同じレイヤに形成してい
るが、絶縁膜を介して別のレイヤに形成してもよい。 【００７８】（第６参考例） 図１２は、第６の参考例に係るＸ線撮像装置のＴＦＴア
レイ部の平面構成を示す図である。なお、図１０の構成
要素と対応する構成要素には同一符号を付して、その詳
しい説明は省略する。また、説明では画素内のＴＦＴを
電荷読み出し用のＴＦＴで説明しているが、画素内に電
荷読み出し用ＴＦＴの他に高電圧保護ダイオード用ＴＦ
Ｔがある場合にいても、電荷読み出し用ＴＦＴと高電圧
保護ダイオード用ＴＦＴは同じレイヤで形成されるた
め、本例の場合と同様に説明可能である。 【００７９】図１２において、走査線７３は信号線７８
と交差する部分の配線幅が他の部分より狭い構造になつ
ている。ここで、信号線７８の配線幅をＷｓ、信号線７
８との交差部以外の走査線７３の配線幅をＷｇ、信号線
７８との交差部における走査線７３の配線幅をｎ×Ｗｇ
（０＜ｎ≦１）としたときの交差部容量Ｃと抵抗Ｒにつ
いて検討を行う。 【００８０】走査線７３の配線幅が常に一定の場合、交
差部容量Ｃs-g と抵抗Ｒは、 Ｃs-g ＝（ε×Ｗｓ×Ｗｇ）／Ｄ （１） Ｒ＝（ρ×Ｗｓ）／（Ｗｇ×ｄ） （２） と表される。ここで，Ｄは絶縁膜７５の膜厚，ρは走査
線７３の抵抗率、ｄは走査線７３の膜厚を示す。 【００８１】次に、信号線７８との交差部の配線幅がｎ
×Ｗｇ（０＜ｎ≦１）とした場合の交差部容量Ｃ’s-g
と抵抗Ｒ’は、 Ｃ’s-g ＝（ｎ×ε×Ｗｓ×Ｗｇ）／Ｄ
（１’） Ｒ’＝（ρ×Ｗｓ）／（ｎ×Ｗｇ×ｄ）
（２’） となる。 【００８２】すなわち、式（１）及び式（２）による時
定数と式（１’）及び式（２’）による時定数とは等し
い値となる。また式（１’）により、配線幅を狭くする
ことで交差部容量を小さくすることが出来る。従って、
走査線駆動回路の電源変動による雑音が低減され、Ｘ線
診断装置のダイナミックレンジを改善することができ
る。 【００８３】以上第５及び第６の参考例で説明したよう
に、走査線・信号線交差部において、ａ−Ｓｉ膜やエッ
チングストッパ用絶縁膜を積層する、走査線の配線幅を
他の部分より狭くする、といった構造を採用することに
より、交差部容量が低減でき、走査線駆動回路の電源か
らの雑音を低減できる。従って高ダイナミックレンジを
要求されるＸ線診断装置においてダイナミックレレジ改
善の有力な手法となる。 【００８４】なお、以上の各実施形態及び各参考例にお
いて、Ｘ線電荷変換膜（光電変換膜）としては、ａ−Ｓ
ｅ，ａ−Ｔｅ，ＰｂＩ₂ 等を用いることが可能である。 【００８５】以上、本発明の実施形態について説明した
が、本発明はこれらの実施形態に限定されるものではな
く、その趣旨を逸脱しない範囲内において種々変形して
実施することが可能である。 【００８６】 【発明の効果】本発明によれば、信号線と他の導電領域
との間の容量カップリングを低減することができるた
め、高Ｓ／Ｎ比の検出信号を得ることができ、撮像装置
の高性能化を達成することが可能となる。

【図面の簡単な説明】 【図１】本発明の第１の実施形態に係るＸ線撮像装置の
画素領域における平面構成を示した図。 【図２】図１のＡ−Ａ’における断面構成を示した図。 【図３】本発明の第２の実施形態に係るＸ線撮像装置の
画素領域における平面構成を示した図。 【図４】図３のＡ−Ａ’における断面構成を示した図。 【図５】本発明の第１の参考例に係るＸ線撮像装置の画
素領域における平面構成を示した図。 【図６】図３のＡ−Ａ’及びＢ−Ｂ’における断面構成
を示した図。 【図７】従来技術に係るＸ線撮像装置の画素領域におけ
る断面構成を示した図。 【図８】Ｘ線撮像装置の主として画素アレイ領域の等価
回路構成を示した図。 【図９】Ｘ線撮像装置の全体構成を示した図。 【図１０】本発明の第５の参考例に係るＸ線撮像装置の
画素領域における断面構成を示した図。 【図１１】第５の参考例における信号線・走査線交差部
容量について従来技術と対比して示した図。 【図１２】本発明の第６の参考例に係るＸ線撮像装置の
画素領域における平面構成を示した図。 【図１３】本発明の第２の参考例に係るＸ線撮像装置の
一例について示した図。 【図１４】本発明の第２の参考例に係るＸ線撮像装置の
他の例について示した図。 【図１５】本発明の第４の参考例に係るＸ線撮像装置の
構成例について示した図。 【図１６】本発明の第３の参考例に係るＸ線撮像装置の
構成例について示した図。 【図１７】従来技術の問題点について示した図。 【符号の説明】 １…読み出し用ａ−ＳｉＴＦＴ ２…保護用ａ−ＳｉＴＦＴ １１、３１、５１、７１、１２１…基板 １２、３２、７８、１２９…信号線 １３、３４…下層側絶縁膜 １４、４０、５４、７２、１２２…ゲート電極 １５、４１、５５、７３、１２３…走査線 １６、３３、５２、７４、１２４…蓄積容量線 １７、３９、５７、７５、１２５…ゲート絶縁膜 １８、３８、５８、７６、１２６…アモルファスシリコ
ン膜 １９、３５…接続用電極 ２０、３６、６１、８０、１２７…ドレイン電極 ２１、３７、６２、７９、１２８…ソース電極 ２２、４３、４４…上層側絶縁膜 ２３、４５、６３、８２、１３１…画素電極 ２４、４６、８３、１３２…Ｘ線電荷変換膜 ２５、４７、８４、１３３…上部電極 ４２、５６…バイアス線 ５３、８１、１３０…絶縁膜 ５９、７７…ストッパ絶縁膜 ６０…ｎ型アモルファスシリコン膜 １０１、２０１…読み出し用ａ−ＳｉＴＦＴ １０２、２０２…電荷変換膜 １０３、２０４…蓄積容量 １０４…電源 １０５、２０５…走査線 １０６、２０６…信号線 １０７…シフトレジスタ １０８…アンプ １５１…Ｘ線源 １５２…被検体 １５３…Ｘ線撮像装置 １５７…Ａ／Ｄ変換部 １５８…イメージメモリ １５９…演算処理部 １６０…Ｄ／Ａ変換部 １６１…イメージモニタ １６２…高電圧発生部 １６３…制御部 ２０３…保護ダイオード ２０７…蓄積容量線 ２０８…バイアス線 ２０９…高電圧供給線 ２１０、２２１、２２２、２２３…アンプ ２１１…信号検出回路 ２２４…走査線用トランジスタ ２２５、２２６、２３１…電源 ２３２…ＩＣ ２３３…ＴＣＰ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金野 晃 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝生産技術研究所内 (72)発明者 鈴木 公平 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝生産技術研究所内 (56)参考文献 特開 平５−315581（ＪＰ，Ａ) 特開 平８−51195（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/14 G01T 1/24

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】複数配列された画素からなる検出部に入射
   したＸ線を電荷に変換する変換膜と、各画素に対応して
   設けられ前記変換膜で変換された電荷を蓄積する蓄積容
   量と、この蓄積容量に対応して設けられこの蓄積容量に
   蓄積された電荷を読み出し前記変換膜の下層側に設けら
   れた薄膜トランジスタと、この薄膜トランジスタにその
   オン・オフ状態を制御する信号を供給する走査線と、こ
   の走査線からの信号によってオン状態となった薄膜トラ
   ンジスタを通して前記蓄積容量に蓄積された電荷が送出
   され前記薄膜トランジスタの下層側に設けられた信号線
   と、前記薄膜トランジスタのゲート絶縁膜となる第１の
   絶縁膜よりも下層側かつ前記信号線よりも上層側に設け
   られた第２の絶縁膜と、前記第１の絶縁膜よりも上層側
   かつ前記変換膜よりも下層側に設けられた第３の絶縁膜
   とを有することを特徴とするＸ線撮像装置。