JP3441040B2 - １ビット信号のエラー検知方法および補完方法ならびに装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、音声信号の記録再
生や伝送などに有利な符号化方式であるデルタシグマ変
調によって得られた１ビット信号を、再生装置や受信装
置側で復調するにあたって好適に実施することができる
エラー検知方法および検知されたエラーを補完する方法
ならびに装置に関する。

【０００２】

【従来の技術】現在広く普及しているデジタルオーディ
オ装置では、所定のサンプリング周期毎の音声信号成分
がマルチビットで符号化されている。したがって、記録
再生や伝送にあたって、このマルチビットデータには、
語同期信号が付加されてシリアルデータに変換され、記
録媒体への記録や伝送媒体への出力が行われる。このよ
うなマルチビットのデジタルオーディオ装置では、たと
えば、外来ノイズ、記録再生時におけるドロップアウト
および伝送時における信号遮断や電波の乱れなどによっ
て、前記語同期信号やオーディオデータの上位ビットデ
ータにエラーが発生すると、復調側のアンプやスピーカ
が損傷を受けるような大きなノイズが発生することがあ
り、強力なエラー訂正能力を必要とする。

【０００３】このため、記録再生を行う機器では、アナ
ログ／デジタル変換側、すなわち記録側には、複雑なエ
ラー訂正符号のエンコード回路が設けられており、デジ
タル／アナログ変換側、すなわち再生側には、前記エラ
ー訂正符号のデコード回路が必要になる。また、伝送に
あたっては、インタフェイス装置等の伝送レートにも、
前記エラー訂正符号が増加するだけ、高速化が要求され
る。

【０００４】一方、このようなマルチビット符号化方式
での問題を解決することができる符号化方式として、前
記デルタシグマ変調による１ビット符号化方式が盛んに
研究されている。前記デルタシグマ変調によって作成さ
れた１ビット信号は、語同期が不要で、かつ各ビットが
均等な重みの情報を持つ信号列であり、前記エラーによ
るノイズの発生は、大幅に抑制されている。

【０００５】

【発明が解決しようとする課題】上述のような１ビット
信号を用いる構成であっても、エラーの程度が大きい場
合には、ノイズとなって現れてしまうので、ノイズ低減
のための対策が必要な場合がある。

【０００６】しかしながら、エラー訂正符号を付加する
と、前述のマルチビット信号と同様に、そのエラー訂正
符号を該１ビット信号中に挿入するために、記録側およ
び送信側、ならびに再生側および受信側の双方で複雑な
信号処理が必要となるとともに、記録や伝送にあたって
は、データ量を極力少なくすることが望まれるけれど
も、そのような信号の付加によって、記録時間の短縮化
や伝送速度の高速化を招いてしまうという問題がある。
また、簡易な構成でアナログ復調できる等の１ビット信
号の利点が損なわれてしまうという問題もある。

【０００７】本発明の目的は、１ビット信号の利点を損
なうことなく、簡単な構成で該１ビット信号のエラーを
検知し、また補完することができる１ビット信号のエラ
ー検知方法および補完方法ならびに装置を提供すること
である。

【０００８】

【課題を解決するための手段】請求項１の発明に係る１
ビット信号のエラー検知方法は、デルタシグマ変調によ
って得られた１ビット信号の復調にあたって、該１ビッ
ト信号のランダムエラーを検知する方法であって、復調
のための構成と並列に設けた低次ローパスフィルタによ
って、アナログ原信号に相似の波形を再現し、該波形が
過大レベルであり、かつ不連続であるときには、インパ
ルスノイズが生じていると判定することを特徴とする。

【０００９】上記の構成によれば、前記１ビット信号か
らクロック信号を復調し、そのクロック信号の精度で、
該１ビット信号を整形してアナログ信号に復調を行うな
どの高精度な本来の復調のための構成とは別に、１ビッ
ト信号の特徴であるローパスフィルタを通過させるだけ
でアナログ信号に復調を行うことができるという点を利
用して、前記本来の復調のための構成に比べて精度が劣
るけれども、該ローパスフィルタによってアナログ原信
号に相似の波形を再現する。この波形が、通常の１ビッ
ト信号のアナログ復調波形のレベルに対して充分大き
く、かつ不連続であるときには、前記外来ノイズやドロ
ップアウトなどによるインパルスノイズと判定する。

【００１０】したがって、前記ローパルフィルタおよび
レベル検知を行う構成を備えるレベルメータなどの構成
を利用して、その構成に、時定数の小さいアンプおよび
レベル弁別を行う比較器などを付加した簡単な構成で、
かつ復調側にのみそのような構成を付加するだけで、記
録や伝送を行う１ビット信号に何ら信号処理を施すこと
なく、エラー検知を可能とすることができる。

【００１１】また、請求項２の発明に係る１ビット信号
のエラー補完方法は、請求項１に示されるようにしてイ
ンパルスノイズが検知されると、該インパルスノイズが
生じている期間は、前記復調のための構成への１ビット
信号を、前記期間より以前または以後の１ビット信号で
補完することを特徴とする。

【００１２】上記の構成によれば、前記復調のための構
成への１ビット信号の経路に遅延のための構成を設けて
おき、該復調のための構成とは並列に設けた前記請求項
１で示すような構成によってエラーが検知されると、そ
のエラーの期間だけ、または予め定める前記インパルス
ノイズの収束に要する期間だけ、１ビット信号の差換え
を行う。前記差換えは、たとえばもう１つの遅延器でさ
らに遅延されているそのノイズ発生箇所よりも以前の１
ビット信号、またはシフトレジスタなどで構成される前
記遅延器の内容を先読みするなどして得られるそのノイ
ズ発生箇所以後の１ビット信号に、出力する１ビット信
号を切換えることによって実現することができる。

【００１３】このようにして、簡単な構成で、前記エラ
ー検知に応答して、１ビット信号のエラー発生箇所を連
続した信号に補完することができる。

【００１４】さらにまた、請求項３の発明に係る１ビッ
ト信号のエラー検知装置は、デルタシグマ変調によって
得られた１ビット信号の復調にあたって、該１ビット信
号のランダムエラーを検知する装置であって、復調のた
めの構成と並列に設けられる低次ローパスフィルタと、
前記低次ローパスフィルタからのアナログ信号が入力さ
れ、予め定める許容入力レベルの限界値である過大入力
レベル以上であるか否かを検知するレベル検知回路と、
前記アナログ信号が入力される微小時定数のアンプと、
前記アンプの出力が予め定めるレベル以上であって、前
記アナログ信号の立上がりまたは立下がりが急峻である
か否かを判定する比較器と、前記レベル検知回路で過大
入力であることが検知され、かつ前記比較器によって立
上がりまたは立下がりが急峻であることが判定される
と、インパルスノイズが生じていることを表す制御信号
を出力する出力回路とを含むことを特徴とする。

【００１５】上記の構成によれば、低次ローパスフィル
タおよびレベル検知回路を備えるレベルメータのための
構成などに対して、前記アンプと、比較器と、出力回路
とを付加した簡単な構成によって、かつ１ビット信号の
復調側だけにそのような構成を設けることによって、１
ビット信号のエラー検知を行うことができる。

【００１６】また、請求項４の発明に係る１ビット信号
のエラー補完装置は、復調すべき１ビット信号を前記請
求項３で示すエラー検知装置のインパルス入力に対する
検知時間に対応した第１の時間だけ遅延する第１の遅延
器と、前記第１の遅延器の出力を予め定める第２の時間
だけ遅延する第２の遅延器と、前記第１の遅延器の出力
を前記第２の時間分だけ保持することができ、前記請求
項３で示すエラー検知装置からの制御信号に応答して、
データの更新を停止するラッチ回路と、前記制御信号に
応答し、インパルスノイズが検知されていないときには
前記第２の遅延器の出力を復調回路へ出力し、インパル
スノイズが検知されると前記第２の時間だけ前記ラッチ
回路の保持データを復調回路へ出力する切換回路とを備
えることを特徴とする。

【００１７】上記の構成によれば、シフトレジスタなど
で実現される第１および第２の遅延器によって、１ビッ
ト信号を前記検知時間に対応した第１の時間と、１ビッ
ト信号の収束に要する第２の時間との和だけ遅延してお
き、一方、前記第１の遅延器の出力を定常時には更新し
て保持しており、エラーが検知されると更新を停止する
ラッチ回路を設け、エラーが検知されると、切換回路に
よって、１ビット信号出力を第２の遅延器側からラッチ
回路側へ切換える。

【００１８】したがって、インパルスノイズが含まれて
いる期間の１ビット信号を、その期間以前のデータに差
換えて補完を行うことができる。

【００１９】

【発明の実施の形態】本発明の実施の一形態について、
図１〜図５に基づいて説明すれば以下のとおりである。

【００２０】図１は、本発明の実施の一形態の１ビット
音声信号復調装置１の電気的構成を示すブロック図であ
る。この１ビット音声信号復調装置１は、１ビット音声
信号の記録再生装置に搭載されるときには、入力端子２
へは再生された１ビット音声信号が入力され、伝送装置
に搭載されるときには、入力端子２へは受信装置からの
１ビット音声信号が入力される。前記記録または伝送に
あたって、アナログやマルチビットの音声信号は、自明
の高次デルタシグマ変調回路によって１ビット音声信号
に変換される。

【００２１】入力端子２に入力された前記１ビット音声
信号は、デジタル／アナログ（Ｄ／Ａ）変換回路３、電
力増幅用のアンプ４およびスピーカ５から成る本来の再
生系に介在される信号処理回路６と、前記再生系とは別
に設けられるローパスフィルタ（略称ＬＰＦ）７とに入
力される。前記ローパスフィルタ７で再現されたアナロ
グ信号波形から、インパルス検出回路８によってエラー
が検知されると、信号処理回路６は、後述するようにし
て、１ビット音声信号の補完処理を行って、前記デジタ
ル／アナログ変換回路３へ出力する。

【００２２】図２は、前記ローパスフィルタ７およびイ
ンパルス検出回路８の具体的構成を示すブロック図であ
る。ローパスフィルタ７は、抵抗Ｒ２とコンデンサＣ２
とを備える１次のローパスフィルタで構成されている。
前記１ビット音声信号は、このローパスフィルタ７によ
ってアナログ波形に変換されるとともに、音声信号帯域
以上の不要な高周波成分が除去され、インパルス検出回
路８に入力される。

【００２３】インパルス検出回路８は、レベル検出回路
１１と、アンプ１２と、比較器１３と、アンドゲート１
４，１５から成る出力回路とを備えて構成されている。
レベル検出回路１１は、レベルメータ駆動用の集積回路
などで実現され、前記アナログ波形に応答して、レベル
メータの各発光ダイオード素子を駆動する。前記各発光
ダイオード素子の駆動信号ラインＳ０，Ｓ１，Ｓ２，
…，ＳＬのうち、最大レベルの発光ダイオード素子のた
めのラインＳＬからの出力が、過大レベル検知出力とし
て用いられる。

【００２４】このため、レベル検出回路１１の感度は、
通常よりもやや低めに設定されることが望ましい。すな
わち、前記最大レベルの駆動信号ラインＳＬからは、通
常のピーク時には駆動出力が導出されず、インパルスノ
イズ程度の極めて過大な入力レベルのみに駆動出力が導
出されることが望ましい。

【００２５】一方、前記ローパスフィルタ７からのアナ
ログ波形はまた、前記アンプ１２を構成する差動増幅器
１６の非反転入力端子に入力される。この差動増幅器１
６の出力側には、抵抗Ｒ１とコンデンサＣ１とから成る
時定数回路が設けられ、またこの差動増幅器１６の出力
は、帰還抵抗Ｒ３および分圧抵抗Ｒ４を介して反転入力
端子に帰還されている。該アンプ１２の時定数、すなわ
ちＲ１×Ｃ１は小さく、したがって入力アナログ波形に
対して、急峻な変化には追従し、ハイレベルの出力を導
出する。これに対して、緩やかな変化にはローレベルの
出力を導出する。こうして、不連続なインパルス波形を
検出することができる。

【００２６】前記アンプ１２からの出力は、比較器１３
に入力され、所定の閾値レベルと比較され、前記閾値レ
ベル以上であるときには、比較器１３からハイレベルの
出力が導出される。比較器１３からの出力は、アンドゲ
ート１４において、判定周期設定用のタイミングクロッ
クのタイミングで出力される。アンドゲート１４からの
出力は、前記レベル検出回路１１からの過大レベル検知
出力とともに、アンドゲート１５に入力される。したが
って、アンドゲート１５から出力される制御信号は、前
記アナログ波形が過大レベルであり、かつ不連続波形で
あるときに、前記タイミングクロックのタイミングで、
ハイレベルとなる。

【００２７】図３は、信号処理回路６の具体的構成を示
すブロック図である。この信号処理回路６は、汎用のロ
ジック回路などで実現され、シフトレジスタ２１，２２
と、ラッチ回路２３，２４と、アナログスイッチ２５と
を備えて構成されている。シフトレジスタ２１は、Ｍビ
ットの遅延器であり、該シフトレジスタ２１のビット数
Ｍは、遅延時間が前記入力端子２に入力される１ビット
音声信号に前記インパルスノイズの成分が現れてから、
ローパスフィルタ７によるアナログ変換およびインパル
ス検出回路８によるインパルス検知を経て、制御信号が
ハイレベルに立上がるまでの応答遅れ時間以上となるよ
うに選ばれている。シフトレジスタ２１からの出力は、
シフトレジスタ２２と、ラッチ回路２３とに共通に与え
られる。シフトレジスタ２２はＮビットの遅延器であ
り、ラッチ回路２３は１ビット音声信号をＮビットだけ
保持することができるレジスタなどで実現される。

【００２８】前記ビット数Ｎは、通常、前記インパルス
ノイズが発生してから収束するまでに要する時間より長
い予め定める時間に対応して選ばれており、たとえば１
６ビット程度、すなわち数μｓｅｃ程度に選ばれてい
る。なお、これらシフトレジスタ２１ならびにシフトレ
ジスタ２２およびラッチ回路２３でのＭ＋Ｎビットの遅
延時間は、デジタルオーディオ分野で使用される１６ｆ
ｓ〜６４ｆｓの１ビット信号の速度に対して、影響を無
視することができる程度の時間である。シフトレジスタ
２２およびラッチ回路２３からの出力は、アナログスイ
ッチ２５で選択されて、前記デジタル／アナログ変換回
路３へ出力される。

【００２９】アナログスイッチ２５は、前記制御信号が
ローレベルである通常時にはシフトレジスタ２２側に導
通し、制御信号がハイレベルとなるとラッチ回路２３側
に導通する。前記制御信号は、前記Ｎビットの期間だけ
ハイレベルを保持するラッチ回路２４を介して、前記ラ
ッチ回路２３とともに、該アナログスイッチ２５に入力
される。

【００３０】したがって、制御信号がハイレベルとなる
と、該制御信号は、ラッチ回路２４によって、Ｎビット
期間だけハイレベルに保持され、この期間に亘ってラッ
チ回路２３の更新動作が停止されるとともに、アナログ
スイッチ２５がラッチ回路２３側に導通する。したがっ
て、前記１ビット信号にインパルスノイズが発生してい
る期間は、そのインパルスノイズが発生する以前のＮビ
ット分のデータによって補完されることになる。

【００３１】図４および図５は、上述のように構成され
る１ビット音声信号復調装置１の動作を説明するための
波形図である。なお、高速の１ビット信号は表現が困難
であり、これら図４および図５では、模式的に表してい
る。前記デルタシグマ変調回路によって、図４（ａ）で
示すようなアナログ音声信号は、図４（ｂ）で示すよう
な１ビット音声信号に変換され、記録再生または伝送の
ための構成を介して、該１ビット音声信号復調装置１に
入力される。

【００３２】前記図４（ａ）で示すようにアナログ原信
号波形にインパルスノイズが含まれていないときには、
前記制御信号は、図４（ｃ）で示すようにローレベルの
ままであり、したがって信号処理回路６から出力される
１ビット音声信号は、図４（ｄ）で示すような、前記図
４（ｂ）で示す１ビット音声信号に前記Ｍ＋Ｎビットの
遅延が施された信号となる。この１ビット音声信号は、
デジタル／アナログ変換回路３で、図４（ｅ）で示すよ
うにアナログ音声信号に復調された後、アンプ４で増幅
され、スピーカ５から音響化される。

【００３３】これに対して、記録再生時におけるドロッ
プアウトや伝送時における信号遮断などで、図５（ｂ）
で示す入力１ビット音声信号に、図５（ａ）で示すよう
なインパルスノイズの成分が含まれていると、そのイン
パルスノイズの発生時刻ｔ１において、図５（ｃ）で示
すように前記制御信号がハイレベルに立上がり、前記１
ビット音声信号の補完が行われる。これによって、出力
される１ビット音声信号は、その復調後のアナログ音声
信号波形が図５（ｅ）で示す連続波形となるような、図
５（ｄ）で示すデータとなる。

【００３４】このように本発明に従う１ビット音声信号
復調装置１では、語同期が不要で、エラー訂正のための
特別な信号を付加する必要がなく、したがって記録密度
の向上や伝送レートの低減を行うことができるという１
ビット信号の利点を保持したまま、復調側にアンプ１２
や比較器１３などの簡単な構成を付加するだけで、イン
パルスノイズを検知し、さらにまた簡易な構成の信号処
理回路６でそのインパルスノイズを聴感上感知すること
ができない程度に抑制することができる。

【００３５】本発明が適用される１ビット信号は、音声
信号でなくてもよく、記録再生や伝送にあたって、前述
のような利点を得るためにデルタシグマ変調された１ビ
ット信号であればよい。また、補完に使用する１ビット
信号は、たとえばシフトレジスタ２１の内容を先読みす
るなどして得られたノイズ発生箇所以後の１ビット信号
であってもよい。

【００３６】

【発明の効果】請求項１の発明に係る１ビット信号のエ
ラー検知方法は、以上のように、復調のための構成と並
列に設けた低次ローパスフィルタによってアナログ原信
号に相似の波形を再現し、該波形が過大レベルであり、
かつ不連続であるときには、外来ノイズやドロップアウ
トなどによるインパルスノイズと判定する。

【００３７】それゆえ、前記ローパルフィルタおよびレ
ベル検知を行う構成を備えるレベルメータなどの構成を
利用して、その構成に時定数の小さいアンプおよびレベ
ル弁別を行う比較器などを付加した簡単な構成で、１ビ
ット信号に何ら信号処理を施すことなく、エラー検知を
可能とすることができる。

【００３８】また、請求項２の発明に係る１ビット信号
のエラー補完方法は、以上のように、復調のための構成
への１ビット信号の経路に遅延のための構成を設けてお
き、前記請求項１で示すようにしてエラーが検知される
と、そのエラーの期間だけ、または予め定める前記イン
パルスノイズの収束に要する期間だけ、そのノイズ発生
箇所よりも以前の１ビット信号またはそのノイズ発生箇
所以後の１ビット信号に差換えを行う。前記差換えのた
めの構成は、ノイズ発生箇所以前の１ビット信号を用い
るときには、たとえばもう１つの遅延器を用いることに
よって、またノイズ発生箇所以後の１ビット信号を用い
るときには、たとえばシフトレジスタなどで構成される
前記遅延器の内容を先読みするなどして行うことができ
る。

【００３９】それゆえ、簡単な構成で、前記エラー検知
に応答して、１ビット信号のエラー発生箇所を連続した
信号に補完することができる。

【００４０】さらにまた、請求項３の発明に係る１ビッ
ト信号のエラー検知装置は、以上のように、低次ローパ
スフィルタおよびレベル検知回路を備えるレベルメータ
のための構成などに対して、微小時定数のアンプと、前
記アンプの出力が予め定めるレベル以上であって、前記
アナログ信号の立上がりまたは立下がりが急峻であるか
否かを判定する比較器と、前記レベル検知回路で過大入
力であることが検知され、かつ前記比較器によって立上
がりまたは立下がりが急峻であることが判定されると、
インパルスノイズが生じていることを表す制御信号を出
力する出力回路とを付加した構成を、本来の復調のため
の構成と並列に設ける。

【００４１】それゆえ、簡単な構成によって、かつ１ビ
ット信号の復調側だけにそのような構成を設けることに
よって、１ビット信号のエラー検知を行うことができ
る。

【００４２】また、請求項４の発明に係る１ビット信号
のエラー補完装置は、以上のように、定常時にはシフト
レジスタなどで実現される第１および第２の遅延器によ
って、１ビット信号をエラーの検知時間に対応した第１
の時間と、１ビット信号の収束に要する第２の時間との
和だけ遅延して出力しておき、エラーが検知されると、
切換回路によって、定常時において前記第１の遅延器の
出力を更新して保持していたラッチ回路からの出力に切
換えて出力する。

【００４３】それゆえ、インパルスノイズが含まれてい
る期間の１ビット信号を、その期間以前のデータに差換
えて補完を行うことができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態の１ビット音声信号復調
装置の電気的構成を示すブロック図である。

【図２】図１で示す１ビット音声信号復調装置における
エラー検知装置であるローパスフィルタおよびインパル
ス検出回路の具体的構成を示すブロック図である。

【図３】図１で示す１ビット音声信号復調装置における
エラー補完装置である信号処理回路の具体的構成を示す
ブロック図である。

【図４】１ビット音声信号復調装置の定常時における動
作を説明するための波形図である。

【図５】１ビット音声信号復調装置のインパルスノイズ
の発生時における動作を説明するための波形図である。

【符号の説明】

１ １ビット音声信号復調装置 ３ デジタル／アナログ変換回路 ４ アンプ ５ スピーカ ６ 信号処理回路（エラー補完装置） ７ ローパスフィルタ（エラー検知装置） ８ インパルス検出回路（エラー検知装置） １１ レベル検出回路（レベル検知回路） １２ アンプ １３ 比較器 １４ アンドゲート（出力回路） １５ アンドゲート（出力回路） １６ 差動増幅器 ２１ シフトレジスタ（第１の遅延器） ２２ シフトレジスタ（第２の遅延器） ２３ ラッチ回路 ２４ ラッチ回路 ２５ アナログスイッチ（切換回路）

フロントページの続き (56)参考文献 特開 昭61−117764（ＪＰ，Ａ) 特開 平８−329626（ＪＰ，Ａ) 特開 平５−300102（ＪＰ，Ａ) 特開 平８−316916（ＪＰ，Ａ) 特開 昭60−127573（ＪＰ，Ａ) 実開 昭52−162122（ＪＰ，Ｕ) 国際公開96／17449（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10 G11B 20/14 G11B 20/18 H03M 7/32 H03M 3/02

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】デルタシグマ変調によって得られた１ビッ
   ト信号の復調にあたって、該１ビット信号のランダムエ
   ラーを検知する方法であって、 復調のための構成と並列に設けた低次ローパスフィルタ
   によって、アナログ原信号に相似の波形を再現し、該波
   形が過大レベルであり、かつ不連続であるときには、イ
   ンパルスノイズが生じていると判定することを特徴とす
   る１ビット信号のエラー検知方法。
2. 【請求項２】請求項１に示されるようにしてインパルス
   ノイズが検知されると、該インパルスノイズが生じてい
   る期間は、前記復調のための構成への１ビット信号を、
   前記期間より以前または以後の１ビット信号で補完する
   ことを特徴とする１ビット信号のエラー補完方法。
3. 【請求項３】デルタシグマ変調によって得られた１ビッ
   ト信号の復調にあたって、該１ビット信号のランダムエ
   ラーを検知する装置であって、 復調のための構成と並列に設けられる低次ローパスフィ
   ルタと、 前記低次ローパスフィルタからのアナログ信号が入力さ
   れ、予め定める許容入力レベルの限界値である過大入力
   レベル以上であるか否かを検知するレベル検知回路と、 前記アナログ信号が入力される微小時定数のアンプと、 前記アンプの出力が予め定めるレベル以上であって、前
   記アナログ信号の立上がりまたは立下がりが急峻である
   か否かを判定する比較器と、 前記レベル検知回路で過大入力であることが検知され、
   かつ前記比較器によって立上がりまたは立下がりが急峻
   であることが判定されると、インパルスノイズが生じて
   いることを表す制御信号を出力する出力回路とを含むこ
   とを特徴とする１ビット信号のエラー検知装置。
4. 【請求項４】復調すべき１ビット信号を前記請求項３で
   示すエラー検知装置のインパルス入力に対する検知時間
   に対応した第１の時間だけ遅延する第１の遅延器と、 前記第１の遅延器の出力を予め定める第２の時間だけ遅
   延する第２の遅延器と、 前記第１の遅延器の出力を前記第２の時間分だけ保持す
   ることができ、前記請求項３で示すエラー検知装置から
   の制御信号に応答して、データの更新を停止するラッチ
   回路と、 前記制御信号に応答し、インパルスノイズが検知されて
   いないときには前記第２の遅延器の出力を復調回路へ出
   力し、インパルスノイズが検知されると前記第２の時間
   だけ前記ラッチ回路の保持データを復調回路へ出力する
   切換回路とを備えることを特徴とする１ビット信号のエ
   ラー補完装置。