JP3433074B2

JP3433074B2 - 液晶表示装置

Info

Publication number: JP3433074B2
Application number: JP31738797A
Authority: JP
Inventors: 勝也土田; 伊藤　　剛; 治彦奥村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-11-18
Filing date: 1997-11-18
Publication date: 2003-08-04
Anticipated expiration: 2017-11-18
Also published as: US6232938B1; JPH11149089A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に関
し、特に複数の液晶層を積層して表示画面を構成する液
晶表示装置に関する。

【０００２】

【従来の技術】パーソナルコンピュータ、ワードプロセ
ッサ、ＥＷＳ等のＯＡ用電子機器の表示装置、あるいは
電卓、電子ブック、電子手帳、ΡＤＡ等の表示装置、ま
た携帯テレビ、携帯電話、携帯ＦＡＸ等の表示装置は、
バッテリー駆動する必要があり、低消費電力の表示装置
でなければならない。従来、薄型ディスプレイとして、
液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ、
フラットＣＲＴ等が知られている。このうちでは、消費
電力などを考えるとＬＣＤが最も適しており、実用化さ
れている。

【０００３】ＬＣＤのうち、ディスプレイの表示面で画
像を直接観察するようにしたものを直視型という。直視
型のＬＣＤには液晶セルの背面側に蛍光ランプなどの光
源を組み込む透過型と、周囲光を利用する反射型とがあ
る。このうち前者はバックライトを必要とするので低消
費電力化には不向きである。これはバックライトが１Ｗ
以上の消費電力となり、バッテリー駆動で約２〜３時間
程度しか用いることができないからである。したがって
携帯型情報機器のような携帯用電子機器のディスプレイ
としては後者の反射型が多く用いられている。

【０００４】反射型ＬＣＤにおいては、光の利用効率の
観点から、偏光板を必要としないＧΗ（ゲスト・ホス
ト）方式の表示モードを用いることが最も有望である。
ＧＨ方式でカラー表示を行う場合には、例えばシアン、
マゼンダ、イエロー等の３原色の色素をそれぞれに含有
させた３層のＧΗモードの液晶セルを積層する必要があ
る。−般に反射板を用いた液晶表示装置で色再現範囲の
広いカラー表示を実現するためには、ＧΗ液晶セルを積
層して用いる構成が最も好ましい。これに対して、３枚
のＧＨ液晶セルを横に並べたＲＧＢ並列配置や、シア
ン、マゼンダ、イエロー並列配置では全面同一色表示が
できないので色再現範囲はどうしても狭くなってしま
う。

【０００５】これら３層のＧＨ液晶セルを用いてドット
マトリックス表示を行う場合、表示画面を構成する単位
画素単位で画像情報を伝える必要がある。このようなマ
トリックス駆動の方法としては単純マトリックス駆動、
アクティブマトリックス駆動が知られている。前者は急
峻なＶ−Ｔ特性（電圧一透過率特性）を必要とするの
で、色素が入って液晶組成物の構成比率が少なくなって
いるＧΗ液晶の場合あまり適さない。後者にはアクティ
ブ素子（非線形スイッチング素子）としてＭＩＭ（Ｍｅ
ｔａｌ−Ｉｎｓｉｌａｔｏｒ−Ｍｅｔａｌ）などのダイ
オードを用いた構成と、薄膜トランジスタを用いた構成
とが知られている。

【０００６】ＭＩＭ方式では、表示画面を構成する画素
数を増やしていくと、１画素にかかる実効電圧が少なく
なってゆき５Ｖ未満になってしまう可能性がある。この
ため、現状のＧΗ液晶のＶ−Ｔ特性から考えて、ＭＩＭ
方式はＧΗ液晶の駆動に適していない。一方、これに対
してＴＦＴ方式は一画素の電圧は任意に設定できＧΗ液
晶にてきしているといえる。

【０００７】以上の背景より、複数のＧＨ液晶層の積層
構造を有する高画質な反射型表示装置（以下「３層ＧΗ
液晶表示装置」という）が例えば特願平８−５７５３１
に提案されている。このような３層ＧΗ液晶表示装置の
駆動方法としては例えば特願平７−２３５３５７が提案
されている。

【０００８】なお、上記３層ＧＨ液晶表示装置を反射型
表示装置としてではなく、反射板の替わりにバックライ
トを用い透過型液晶表示装置とした場合でも、カラーフ
ィルターが不要なため光利用効率の高く低消費電力な表
示装置を構成することができる。

【０００９】一方、アクティブマトリックス型液晶表示
装置の低消費電力化を実現する駆動方法として、マルチ
フィールド駆動（ＭＦ駆動）なるものが提案されてい
る。このＭＦ駆動は、１枚のフレーム画像をシーケンシ
ャルに表示される複数のサブフィールドに分割して駆動
するものであり、消費電力を低減することができる。し
かしながらこのＭＦ駆動を行うと、ライン妨害により表
示画質が劣化してしまうという問題がある（例えば特願
平６−２４８４６０、またＧｏ．Ｉｔｏｈｅｔａｌ．
“ΑｄｖａｎｃｅｄＭｕｌｔｉ−ＦｉｅｌｄＤｒｉ
ｖｉｎｇＭｅｔｈｏｄｆｏｒＬｏｗＰｏｗｅｒ
ＴＦΤ−ＬＣＤｓ”Ｊ．ＩΤＥＪａｐａｎ、Ｖｏ
ｌ．５０，Ｎｏ．５，ｐｐ．５６３−５６９（１９９
６）、またＧｏ．Ｉｔｏｈｅｔａｌ．“Ｉｍｐｒｏ
ｖｅｍｅｎｔｏｆＩｍａｇｅＱｕａｌｉｔｙｏ
ｎＬｏｗＰｏｗｅｒＴＦΤ−ＬＣＤｓｕｓｉｎ
ｇＭｕｌｔｉ−ＦｉｅｌｄＤｒｉｖｉｎｇＭｅｔ
ｈｏｄ”，ＥｕｒｏＤｉｓｐｌａｙ´９６参照）。こ
れは色の変化については２次元的（面）で認識し、輝度
の変化については１次元的（線）で認識するという人間
の視覚特性から、ＭＦ駆動を行うと、駆動タイミングの
異なるサブフィールド間の境界線が視認されてしまうた
めである。

【００１０】このように、高表示品質の要求と低消費電
力の要求とをともに満たすような液晶表示装置を実現す
るための技術を確立することが求められている。

【００１１】

【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は表示品質が高く、消費電力が小さい液晶表示装置
を提供することを目的とする。また本発明は、例えば３
層ＧＨ液晶表示装置などの複数の液晶層の積層構造を有
するアクティブマトリックス型液晶表示装置の消費電力
を、表示品質を劣化させることなく削減することを目的
とする。

【００１２】

【課題を解決するための手段】このような課題を解決す
るため、本発明の液晶表示装置は以下のような構成を採
用している。

【００１３】本発明の第１の視点は、液晶表示装置であ
って、イエローの画素がマトリクス状に配設されている
第１の液晶セルと、シアンの画素がマトリクス状に配設
されかつ前記第１の液晶セルに積層された第２の液晶セ
ルと、マゼンタの画素がマトリクス状に配設されてお
り、このマゼンタの画素と前記第１の液晶セルのイエロ
ーの画素と前記第２の液晶セルのシアンの画素とでそれ
ぞれ絵素を構成するように前記第１の液晶セルおよび前
記第２の液晶セルに積層された第３の液晶セルと、第１
のサブフィールド時における前記絵素の輝度と前記第１
のサブフィールドに続く第２のサブフィールド時におけ
る前記絵素の輝度との差が補償されるように、前記絵素
を構成する前記イエローの画素と前記シアンの画素と前
記マゼンタの画素とから画素を選択し、選択のたびに該
選択された画素を直前のサブフィールドにおける駆動極
性と極性を反転して駆動する手段とを具備することを基
本とする。また、第１のサブフィールドと第２のサブフ
ィールドとにそれぞれ駆動される、マトリクス状に配設
された第１の画素を有する第１の液晶セルと、マトリク
ス状に配設された第２の画素を有し、この第２の画素が
前記第１の画素と重なって絵素を構成するように前記第
１の液晶セルと積層された第２の液晶セルと、前記第１
の画素と前記第２の画素とを、前記第１のサブフィール
ドと前記第２のサブフィールドごとに、前記第１のサブ
フィールドの前記絵素と前記第２のサブフィールドの前
記絵素との輝度差が補償されるように選択して駆動する
手段とを具備するように構成してもよい。前記絵素は、
上記のように、複数の液晶セルの画素を積層して構成す
るようにしてもよいし、また複数の液晶セルの画素を並
列して構成するようにしてもよい。例えばＣ（シア
ン）、Ｍ（マゼンタ）、Ｙ（イエロー）の各液晶セルの
各画素を積層して、減法混色の３原色の画素により単位
絵素を構成するようにしてもよいし、また例えばＲ
（赤）、Ｇ（緑）、Ｂ（青）の各液晶セルの各画素を並
列配置して、加法混色の３原色の画素により単位絵素を
構成するようにしてもよい。本発明を例えば反射型液晶
表示装置に適用する場合には複数の各液晶セルの各画素
を積層して単位絵素を構成し、また透過型液晶表示装置
に適用する場合には複数の各液晶セルの各画素を並列し
て単位絵素を構成するようにしてもよい。

【００１４】また前記駆動する手段は、前記第１の画素
と前記第２の画素とを、前記第１のサブフィールドと前
記第２のサブフィールドごとに、前記第１のサブフィー
ルドの前記絵素と前記第２のサブフィールドの前記絵素
との輝度差が補償されるような独立したタイミングで選
択して駆動するようにしてもよい。

【００１５】また、第１のサブフィールドと第２のサブ
フィールドとにそれぞれ駆動される、マトリクス状に配
設された第１の画素電極を有する第１の液晶セルと、マ
トリクス状に配設された第２の画素電極を有し、この第
２の画素電極が前記第１の画素電極と重なって絵素を構
成するように前記第１の液晶セルと積層された第２の液
晶セルと、前記第１の画素電極と前記第２の画素電極と
を、前記第１のサブフィールドと前記第２のサブフィー
ルドごとに、前記第１のサブフィールドの前記絵素と前
記第２のサブフィールドの前記絵素との輝度差が補償さ
れるような独立したタイミングで選択して駆動する手段
とを具備するように構成してもよい。

【００１６】また、第１のサブフィールドと第２のサブ
フィールドとにそれぞれ駆動される、マトリクス状に配
設された第１の画素を有する第１の液晶セルと、マトリ
クス状に配設された第２の画素を有し、この第２の画素
が前記第１の画素と重なって絵素を構成するように前記
第１の液晶セルと積層された第２の液晶セルと、前記第
１の画素を、前記第１のサブフィールドと前記第２のサ
ブフィールドごとに駆動する第１の駆動手段と、前記第
２の画素を、前記第１のサブフィールドと前記第２のサ
ブフィールドごとに駆動する第２の駆動手段と、前記第
１の駆動手段と前記第２の駆動手段の前記第１のサブフ
ィールドと前記第２のサブフィールドの駆動タイミング
を、前記第１のサブフィールドの前記絵素と前記第２の
サブフィールドの前記絵素との輝度差が補償されるよう
な独立したタイミングで選択する手段とを具備するよう
にしてもよい。

【００１７】また、第１のサブフィールドと第２のサブ
フィールドとにそれぞれ駆動される、マトリクス状に配
設された第１の画素電極を有する第１の液晶セルと、マ
トリクス状に配設された第２の画素電極を有し、この第
２の画素電極が前記第１の画素電極と重なって絵素を構
成するように前記第１の液晶セルと積層された第２の液
晶セルと、前記第１のサブフィールド時に駆動される前
記第１の画素電極に第１のタイミングで表示信号を供給
し、第２のサブフィールド時に駆動される前記第１の画
素電極に第２のタイミングで前記表示信号を供給すると
ともに、前記第１のサブフィールド時に駆動される前記
第２の画素電極に前記第１のタイミングで表示信号を供
給し、第２のサブフィールド時に駆動される前記第２の
画素電極には前記第１のタイミングで前記表示信号を供
給する駆動手段とを具備するようにしてもよい。本発明
の第２の視点は、液晶表示装置であって、マトリクス状
に配設された第１の画素電極を有する第１の液晶セル
と、前記第１の液晶セルと積層され、マトリクス状に配
設された第２の画素電極を有する第２の液晶セルと、前
記第１の画素電極と前記第２の画素電極とに独立したタ
イミングで表示信号を供給する駆動手段とを具備するこ
とである。また、マトリクス状に配設された第１の画素
電極を有する第１の液晶セルと、前記第１の液晶セルと
積層され、前記第１の画素電極と重なるようにマトリク
ス状に配設された第２の画素電極を有する第２の液晶セ
ルと、前記第１の画素電極と前記第２の画素電極とに独
立したタイミングで表示信号を供給する駆動手段とを具
備するようにしてもよい。この液晶表示装置では１絵素
が積層または並列された複数の画素電極で構成されてい
るから、各層の画素電極に独立したタイミングで表示信
号を供給するために、例えば各画素電極ごとにソース・
ドレインが接続された複数の薄膜トランジスタのゲート
を、独立した複数の走査線に接続するようにすればよ
い。

【００１８】ここで第１の液晶セルおよび第２の液晶セ
ルは、それぞれ液晶層と、この液晶層と電磁気的に相互
作用するように配設された例えば画素電極などの電極を
有している。そして、この画素電極に印加された表示信
号電圧により形成される電界により液晶層を応答させて
その配向状態、相転移状態などが制御される。第１の液
晶セルおよび第２の液晶セルには、第１の画素電極およ
び第２の画素電極がそれぞれマトリクス状に配設されて
いる。例えばＣ（シアン）、Ｍ（マゼンタ）、Ｙ（イエ
ロー）等の減法混色の３原色のＧＨ層を積層して用いる
場合、単位絵素は積層あるいは並列したＣＭＹの３個の
画素から構成される。そして、この単位絵素を構成する
各画素には、それぞれ薄膜トランジスタなどにより独立
して表示信号が印加される。

【００１９】各画素電極には例えば薄膜トランジスタ
（ＴＦＴ）あるいはＭＩＭなどの非線形スイッチング素
子が配設されており、これらのスイッチング素子により
各画素電極ごとに独立に表示信号を選択して供給するこ
とができる。例えば薄膜トランジスタを画素選択用のス
イッチング素子とした場合、薄膜トランジスタのゲート
電極を走査線に接続し、ソース電極を画素電極に接続
し、ドレイン電極を信号線に接続する。そして走査線に
は走査線駆動回路から薄膜トランジスタのソース・ドレ
インの導通状態を制御する走査信号を供給し、信号線に
は信号線駆動回路から表示信号を供給する。このような
構成により、走査信号により薄膜トランジスタがオン状
態になったときに、信号線に供給されている表示信号が
サンプリングされ、薄膜トランジスタのソース・ドレイ
ンを通じて画素電極に印加されることになる。したがっ
て、２次元的に配列した画素電極アレイを、画素電極ご
とに独立に駆動することができる。さらに例えば表示信
号をアナログ電圧ではなくディジタル信号として伝送
し、このディジタルな表示信号をサンプリングし、Ｄ／
Ａ変換して画素電極に供給するようにしてもよい。

【００２０】ここで前記第１のサブフィールドおよび前
記第２のサブフィールドは、前記絵素、前記絵素の行ま
たは列、または前記絵素の行列を単位として構成するよ
うにすればよい。例えばいま表示画面を構成する絵素が
Ａ個であるとする（画素電極は３層積層あるいは並列の
場合には３Ａ個）。ＭＦ駆動では、マトリクス配列した
Ａ個の絵素により画像を表示するとき、１枚のフレーム
画像ｎ個のサブフィールドに分割し、時間軸に沿って順
に表示する。サブフィールドは、例えばＡ÷ｎ×ｍ個の
絵素を構成単位とするようにしてもよい（ここで、Ａは
表示画面を構成する絵素の数で正の整数、ｎはフレーム
画像の分割数で３以上Ａ以下の正の整数、ｍはｎ以下の
正の整数）。

【００２１】また、表示画面を構成するマトリクス配列
した絵素の行または列のライン数（例えば１枚の液晶セ
ルの走査線の本数）がＡ本であるとする（全走査線の本
数は３層積層あるいは並列の場合には３Ａ本）。ＭＦ駆
動ではこのＡ本の絵素ラインごとに画素電極を選択して
画像を表示するとき、１枚のフレーム画像ｎ個のサブフ
ィールドに分割し、時間軸に沿って順に表示する。サブ
フィールドは、例えばＡ÷ｎ×ｍ本の絵素のラインを構
成単位とするようにしてもよい（ここで、Ａは１枚の表
示画面を構成する絵素のライン数で正の整数、ｎはフレ
ーム画像の分割数で３以上Ａ以下の正の整数、ｍはｎ以
下の正の整数）。

【００２２】前述したＭＦ駆動では、このようなサブフ
ィールド間の輝度の差が視認されてしまい、表示品質を
劣化させてしまう。本発明の液晶表示装置では、それぞ
れに画素選択用のスイッチング素子が配設されたＡ個の
画素もしくは走査線により画像を表示する前記複数の各
液晶層において、−枚のフレーム画像を時間軸に沿って
順に表示するｎ個のサブフィールドに分割し、前記サブ
フィールドを前記画素もしくは走査線の内のＡ÷ｎ×ｍ
(ここで、Ａは正の整数、ｎは３以上でＡ以下の正の整
数、ｍはｎ以下の正の整数）個の画素または走査線で基
本的に構成し、さらに、前記複数の各液晶層において、
前記サブフィールドを構成する前記走査線の選択順序が
異ならせるように駆動する手段を備えることにより、サ
ブフィールド間の輝度の差が補償され、表示品質を向上
することができる。

【００２３】

【発明の実施の形態】以下に、本発明の実施形態を取り
上げて詳細に説明する。

【００２４】（実施形態１）図１は本発明の液晶表示装
置の構成の例を概略的に示す図であり、図２は、図１に
例示した本発明の液晶表示装置の断面構造を概略的に示
す図である。両図においては、単位画素の構成を示して
いる。アレイ基板１００上には、複数のΤＦＴ２ａ、２
ｂ、２ｃが形成されている。アレイ基板１００上には、
絶縁膜を介してアルミニウム等からなる反射画素電極３
が配置されている。この反射画素電極３は画素電極を構
成している。さらに、反射画素電極３上に液晶層１ａ、
１ｂ、１ｃが順次積層されている。例えば、イエロー、
マジェンダ、シアンのＧＨ液晶層を順次積層するように
してもよい。積層順序は順番は必要に応じて定めるよう
にすればよい。また、液晶層１ａ、１ｂ、１ｃの間には
透明画素電極４、５が配設されている。さらに、液晶層
１ｃ上には、透明な対向電極６を有する対向基板（図示
せず）が配置されている。なお、対向電極６は各液晶層
ごとに配設するようにしてもよい。

【００２５】ΤＦΤ２ａと反射画素電極３、ＴＦＴ２ｂ
と透明画素電極４、ＴＦＴ２ｃと透明画素電極５とは電
気的に接続されている。すなわち、各ＴＦＴのゲート電
極には、図示しない走査線駆動回路から走査線ＧＤi 、
ＧＭ i、ＧＵi を介して走査信号が印加される。また各
ＴＦＴのドレイン電極には図示しない信号線駆動回路か
ら信号線Ｓ（ＳＤi 、ＳＭi 、ＳＵi ）を介して表示信
号が印加される。走査信号によりＴＦＴがオン状態にな
ったとき、表示信号が選択され、ソース電極と接続した
各画素電極に印加される。そして各画素電極により形成
される電界に液晶層１ａ、１ｂ、１ｃが応答し、その配
向状態、相変化状態を制御することにより液晶層に入射
する光の強度を変調するのである。このような光の変調
素子である画素を２次元的に配置し、光を２次元的に変
調することにより画像の表示を行うことができる。

【００２６】図１に例示した液晶表示装置の作製手法又
は１ａ、１ｂ、１ｃ、３、４、５、６に使用される材料
の選択等は、例えば特願平８−５７５３１と同様に行う
ようにしてもよい。

【００２７】図３、図４は図１、図２に例示した本発明
の液晶表示装置を概略的に示す等価回路図である。信号
線ＳＤi （ＳＤ１、ＳＤ２、ＳＤ３）と接続されたΤＦ
Ｔは反射画素電極３を制御するΤＦＴであり、信号線Ｓ
Ｍi （ＳＭ１、ＳＭ２、ＳＭ３）と接続されたΤＦΤは
透明画素電極４を制御するＴＦΤであり、ＳＵi （ＳＵ
１、ＳＵ２、ＳＵ３）と接続されたＴＦＴは透明画素電
極５を制御するＴＦＴである。すなわち図３では平面的
に示しているが、実際は積層構造となっている。また、
図３のＣａ、Ｃｂ、Ｃｃはそれぞれ、液晶層１ａ、１
ｂ、１ｃより形成される液晶容量を示しており、Ｖcom
は対向電極６への印加電圧を示し、ＳＤ１〜ＳＤ３及び
ＳＭ１〜ＳＭ３及びＳＵ１〜ＳＵ３は信号線を示し、Ｇ
Ｄi 、ＧＭi 、ＧＵi は各層の画素に対応したスイッチ
ング素子に独立して走査信号を供給することができる走
査線を示している。

【００２８】なお図４では、１絵素を構成する３層の画
素に選択的に表示信号を供給することができるように、
各層ごとに独立に３本の走査線ＧＤi 、ＧＭi 、ＧＵi
を備え、また対向電極（６ａ、６ｂ、６ｃ）についても
各層ごとに備えた構成を示している。

【００２９】図５は本発明の液晶表示装置のを構成する
複数の液晶層のうち、各層の画素構成を模式的に示す平
面図である。図５における領域７は、対向基板９上に対
向電極６が配置されていない箇所を示し、例えばＵ１Ｇ
１はＵ１及びＧ１で制御されるＴＦＴ２ｃで制御される
透明画素電極５を意味する。

【００３０】図６は、図５の断面構造を模式的に示した
図であり、ＴＦＴの配設された領域は、光を吸収する光
遮光層８により遮光されている。領域７のように対向電
極６が配置されていない部分があると、透明画素電極５
では制御不可能な液晶が存在することになり、画質劣化
を生じさせる。光遮光層８によりこのような領域７を遮
光することにより画質劣化を防ぐことができる。

【００３１】図７は本発明の液晶表示装置の構成の例を
概略的に示す図である。ここでは単位絵素の構成を断面
図として示した。この液晶表示装置は、例えばイエロー
の液晶層１ａ、シアンの液晶層１ｂ、マゼンタの液晶層
１ｃの３層の液晶層を備えたものである。各液晶層は例
えば無アルカリガラスなどの基板により隔てられてい
る。すなわち、液晶層１ａは基板１００ａと基板１００
ｂとの間に挟持され、液晶層１ｂは基板１００ｂと基板
１００ｃとの間に挟持され、液晶層１ｃは基板１００ｃ
と基板１００ｄとの間に挟持されている。

【００３２】基板１００ｂ、基板１００ｃ、基板１００
ｄの液晶層挟持面には液晶層を電磁気的に応答させるた
めの透光性を有する画素電極３ａ、３ｂ、３ｃがそれぞ
れ配設されている。またこれらの画素電極３ａ、３ｂ、
３ｃと接続して、表示信号を選択するための薄膜トラン
ジスタ２ａ、薄膜トランジスタ２ｂ、薄膜トランジスタ
２ｃが配設されている。また各薄膜トランジスタ上に
は、遮光層１０１が配設されている。基板１００ａ、基
板１００ｂ、基板１００ｃの液晶層挟持面には画素電極
との間に電界を形成して液晶層を電磁気的に応答させる
ための対向電極（コモン電極）６ａ、対向電極６ｂ、対
向電極６ｃが配設されている。このうち、対向電極６ｂ
および対向電極６ｃは透光性を有する例えばＩＴＯなど
により形成されているが、対向電極６ａは反射電極とし
ての機能をもたせるために、アルミニウムなどの反射率
の高い導体材料により形成している。

【００３３】図７に例示した本発明の液晶表示装置の等
価回路図は図４の構成と同様である。すなわち、薄膜ト
ランジスタ２ａ、薄膜トランジスタ２ｂ、薄膜トランジ
スタ２ｃのゲート電極は、それぞれ異なる走査線ＧＤi
、走査線ＧＭi 、走査線ＧＵi に接続されており、単
位絵素を構成する各層の液晶層１ａ、液晶層１ｂ、液晶
層１ｃの画素電極に接続した薄膜トランジスタは、それ
ぞれ独立したタイミングでオン・オフ制御を行うことが
できる。

【００３４】なお図２、図７に例示した構成は反射型の
液晶表示装置であるが、本発明は基本的に複数の液晶層
の積層構造を有するアクティブマトリックス型の液晶表
示装置であれば適用することができる。例えば反射型に
限ることなく透過型の液晶表示装置にも同様に適用する
ことができる。

【００３５】図８は本発明の液晶表示装置の構成を概略
的に示す図であり、図７の液晶表示装置を透過型にした
構成を示している。この液晶表示装置においては、反射
電極６ａのかわりにガラス基板１００ａ上に透明な画素
電極６ｄを配設し、ガラス基板１００ａの外側からバッ
クライト１１０により光が照射するようになっている。

【００３６】図７、図８には、各液晶層ごとマトリクス
状に配設されて画素電極３ａ、３ｂ、３ｃごとに薄膜ト
ランジスタ等にスイッチング素子を有する構造を示して
いるが、本発明の液晶表示装置は例えば図１、図２、図
７、図８に例示した単位絵素の構造を基本単位として、
例えば図４に例示してようなマトリクス状に配設された
複数の絵素を有する（ＶＧＡ、ＳＶＧＡ、ＸＧＡ等）液
晶表示装置として構成されている。

【００３７】また各画素電極に接続された薄膜トランジ
スタ２ａ、２ｂ、２ｃはそのゲート電極を走査線ＧＤi
、ＧＭi 、ＧＵi にそのソース・ドレインを信号線Ｓ
Ｄi 、ＳＭi 、ＳＵi に接続される（図４参照）。走査
線ＧＤi 、ＧＭi 、ＧＵi は走査線駆動回路と接続さ
れ、信号線ＳＤi 、ＳＭi 、ＳＵi は信号線駆動回路と
接続されている。なお走査線駆動回路および信号線駆動
回路は、各層ごとに独立に配設するようにしてもよい
し、複数層を共通に接続するようにしてもよい。例えば
図７、図８に例示したような構成を有する本発明の液晶
表示装置では、各基板１００ｂ、１００ｃ、１００ｄ上
に、薄膜トランジスタ２ａ、２ｂ、２ｃおよびその駆動
回路を一体的に形成するようにしてもよい。この場合、
駆動回路の薄膜トランジスタ、画素を構成する薄膜トラ
ンジスタをともにｐｏｌｙ−Ｓｉをチャネル半導体膜と
して用いて構成することが好ましい。

【００３８】なおこの例では複数の液晶セルの画素を積
層して単位絵素を構成する例について説明したが、複数
の液晶セルの画素を並列して単位絵素を構成するように
してもよい。

【００３９】（実施形態２）図９、図１０、図１１は本
発明の液晶表示装置の動作を説明するための図である。

【００４０】ここではＭＦ駆動を行う場合の本発明の動
作について説明するが、本発明の液晶表示装置ではＭＦ
駆動に限ることなく、通常の駆動も行うことができる。
ＭＦ駆動は、１枚のフレーム画像を複数のサブフレーム
に分割して、画面の書き換え周波数を低くすることによ
り消費電力を低減するものである（参考文献：Ｈ．Ｏｋ
ｕｍｕｒａｅｔａｌ．，ＳＩＤ´９５Ｄｉｇｅｓ
ｔ、２４９（１９９５）；Ｇ．Ｉｔｏｈｅｔａ
ｌ．，ΑＳＩΑ ＤＩＳＰＬＡＹ′９５、４９３（１９
９７）；特願平６−２４８４６０；東芝レビュ−１９９
５Ｖｏｌ．５０Ｎｏ．９Ｐ６９１〜Ｐ６９４；テレ
ビジョン学会誌Ｖｏｌ．５０、Ｎｏ．５、ｐｐ．５６３
〜５６９（１９９６）等）。

【００４１】このようなＭＦ駆動では、単位絵素がｍ行
ｎ列のマトリクスアレイ状に配列された表示画面を有す
るように構成された複数の液晶セルを、複数のサブフィ
ールドに分割して駆動する。例えば図９の例では表示画
面を３つのサブフィールドに分割して駆動している。こ
こでは各層の液晶セルにｍ本ある走査線Ｇi （１≦ｉ≦
ｍ）に接続された絵素ごとに、走査線Ｇ
_{（３ｋ−２）}（例えばｉ＝１、４、７………３ｋ−２本
目の走査線）、Ｇ_{（３ｋ−１）}（例えばｉ＝２、５、８
………３ｋ−１本目の走査線）、Ｇ_（３ｋ）（例えばｉ
＝３、６、９………３ｋ本目の走査線）ごとに３つのサ
ブフィールドに分割している。前述のようにこのような
ＭＦ駆動を行うと、薄膜トランジスタのオフ時のリーク
電流による画素電極の保持電圧の変動などに起因して、
走査線Ｇ_{（３ｋ−２）}に接続した絵素により構成される
サブフィールドと、Ｇ_{（３ｋ−１）}に接続した絵素によ
り構成されるサブフィールドと、Ｇ_（３ｋ）に接続した
絵素により構成されるサブフィールドとの間に輝度差が
生じてしまい、この輝度差が視認されて表示品質が劣化
してしまうという問題があった。

【００４２】本発明の液晶表示装置では、積層された複
数の液晶セルの各画素を、サブフィールドごとに、異な
るサブフィールドに属する絵素間の輝度差が補償される
ように選択して駆動する手段を備えることにより、表示
品質を劣化させることなく低消費電力を実現している。

【００４３】図９において、２１、２２、２３は、例え
ば図７において液晶層１ｃ、１ｂ、１ａに対応するよう
な積層された３層の液晶セルを示している。またＧＵi
は液晶セル２１の各画素電極３ｃと接続した薄膜トラン
ジスタ２ｃと接続した走査線を、ＧＭi は液晶セル２２
の各画素電極３ｂと接続した薄膜トランジスタ２ｂと接
続した走査線を、ＧＤi は液晶セル２３の各画素電極３
ａと接続した薄膜トランジスタ２ａと接続した走査線を
示している。また、実線は選択されている走査線を点線
は選択されていない走査線を示し、プラスは選択された
走査線が正極性であることを、マイナスは選択された走
査線が負極性であることを示している（例えば東芝レビ
ュ−，１９９５，Ｖｏｌ．５０，Ｎｏ．９，Ｐ６９２の
図２、テレビジョン学会誌Ｖｏｌ．５０，Ｎｏ．５，ｐ
ｐ．５６３〜５６９（１９９６）の図２参照）。

【００４４】薄膜トランジスタ２ａ、２ｂ、２ｃのｏｆ
ｆ−ｌｅａｋａｇｅｃｕｒｒｅｎｔ（オフ時のリーク
電流）のため、選択されている走査線と選択されていな
い走査線の輝度は異なってしまう（例えば、テレビジョ
ン学会Ｖｏｌ．５０，Ｎｏ．５，ｐｐ．５６３〜５６９
（１９９６）、電子情報通信学会論文誌Ｃ−II，Ｖｏ
ｌ．Ｊ７６−Ｃ−II，Ｎｏ．５，ｐｐ１９９〜２０
３）。

【００４５】図１１はＭＦ駆動の波形を説明するための
図である。図１１（ａ）は液晶セル２１のある画素に書
き込まれた保持電圧Ｖｐを示し、図１１（ｂ）は液晶セ
ル２１の走査線ＧＵi に印加される走査信号電圧ＶGUの
波形を、図１１（ｃ）は液晶セル２２の走査線ＧＭi に
印加される走査信号電圧ＶGMの波形を、図１１（ｄ）は
液晶セル２３の走査線ＧＤi に印加される走査信号電圧
ＶGDの波形を示している。いまｔ＝Ｔ1 で、１番目のサ
ブフィールドを構成する走査線Ｇ_{（３ｋ−２）}（例えば
ｉ＝１、４、７………３ｋ−２本目の走査線）と接続さ
れた画素に表示信号Ｖp1を書き込んだとする。このと
き、２番目のサブフィールド（走査線Ｇ_（ _{３ｋ−１）}と
接続された画素）、および３番目のサブフィールド（走
査線Ｇ_（３ _ｋ）と接続された画素）は非選択状態にあ
り、ｔ＝Ｔ1 より前に書き込みがあった時点からの経過
時間に応じて画素の保持電圧が低下している。

【００４６】したがって１枚の液晶セル内で異なるサブ
フィールドに属する画素では表示輝度が相違しているこ
とになる。例えば、ｔ＝Ｔ２で２番目のサブフィールド
を構成する画素電極への表示信号の書き込みを行った場
合、１番目のサブフィールドの画素電極電位はＶp2まで
低下しており、ｔ＝Ｔ３で３番目のサブフィールドを構
成する画素電極への表示信号の書き込みを行った場合、
１番目のサブフィールドの画素電極電位はＶp3まで低下
してしまう。

【００４７】図１０は本発明を適用した場合の各サブフ
ィールドの画素の表示輝度を説明するための図である。

【００４８】また図１２は本発明の液晶表示装置でＭＦ
駆動を行ったときの各絵素の輝度の状態を説明するため
の図である。

【００４９】１フィールド期間を１／６０ｓｅｃ、１フ
ィールド期間の保持率（薄膜トランジスタをオンして画
素電極に画素電極電位を書き込んだときの電位を１００
％としその後薄膜トランジスタをオフして画素電極電位
を１フィールド保持した時における画素電極電位の割
合）を９５％、表示モードをノーマリーホワイトとした
場合、薄膜トランジスタ２ａ、２ｂ、２ｃのオフ時のリ
ーク電流により、各液晶セル２１、２２、２３内の異な
るサブフィールドでは、図１０に示したような輝度ムラ
が現われる。図１０における各サブフィールドの斜線の
密度は、実際の表示輝度の大きさに対応している。

【００５０】本発明の液晶表示装置では、１つの絵素を
構成する３層の液晶セルの３個の画素につき、それぞれ
独立した走査線を備えており、その選択タイミングを異
なるサブフィールドに属する絵素間の輝度差が補償され
るように制御する手段を備えている。例えばｔ＝Ｔ１で
は、液晶セル２１の１番目のサブフィールド、すなわち
走査線ＧＵ1 、ＧＵ4 、ＧＵ_{（３ｋ−２）}を、また液晶
セル２２の２番目のサブフィールド、すなわち走査線Ｇ
Ｍ2 、ＧＭ5 、Ｇ_{（３ｋ−１）}を、また液晶セル２３の
３番目のサブフィールド、すなわち走査線ＧＤ3 、ＧＤ
6 、ＧＤ_（３ｋ）をそれぞれ正極性で選択する。

【００５１】また例えばｔ＝Ｔ２では、液晶セル２３の
１番目のサブフィールド、すなわち走査線ＧＤ1 、ＧＤ
4 、ＧＤ（３ｋ−２）を、また液晶セル２１の２番目の
サブフィールド、すなわち走査線ＧＵ2 、ＧＵ5 、ＧＵ
（３ｋ−１）を、また液晶セル２２の３番目のサブフィ
ールド、すなわち走査線ＧＭ3 、ＧＭ6 、ＧＭ（３ｋ）
をそれぞれ選択する。

【００５２】同様にｔ＝Ｔ３では、液晶セル２２の１番
目のサブフィールド、すなわち走査線ＧＭ1 、ＧＭ4 、
ＧＭ（３ｋ−２）を、また液晶セル２３の３番目のサブ
フィールド、すなわち走査線ＧＤ2 、ＧＤ5 、ＧＤ（３
ｋ−１）を、また液晶セル２１の３番目のサブフィール
ド、すなわち走査線ＧＵ3 、ＧＵ6 、ＧＵ（３ｋ）をそ
れぞれ選択する。

【００５３】ｔ＝Ｔ３における液晶セル２１について見
ると、走査線ＧＵ２、ＧＵ５、ＧＵ（３ｋ−１）と接続
した画素では、表示信号が１フィールド期間保持されて
いるので画素電極電位が書き込み時の電位の９５％とな
り輝度が上昇しており、走査線ＧＵ1 、ＧＵ4 、ＧＵ
（３ｋ−２）と接続した画素では表示信号が２フィール
ド期間保持されているので画素電極電位が書き込み時の
電位の９０．２５％となり輝度がより上昇している。な
お、ここではｔ＝Ｔ３で書き込んだサブフィールド（３
番目）、すなわち走査線ＧＵ3 、ＧＵ6 、ＧＵ（３ｋ）
と接続した画素の輝度を１００％とし、１番目のサブフ
ィールドの輝度を１１０％、２番目のサブフィールドの
輝度を１０５％とする。このような輝度差の発生は、他
の液晶セル２２、２３でも同様に起こる。

【００５４】本発明では、例えば図９に例示したよう
に、単位絵素を構成する複数の液晶セルの画素を、複数
のサブフィールドごとに、異なるサブフィールドに属す
る絵素間の輝度差が補償されるように選択して駆動する
手段を備えているため、消費電力を大きくすることなく
表示品質を向上することができる。

【００５５】これは、１つの絵素を構成する３層の画素
のうち、Ｔ１、Ｔ２、Ｔ３の各時点で、常にいずれか１
つの画素が選択されるように、かつ、単位絵素全体とし
て見た時に、書き込んだ時点からの経過時間の総和、あ
るいは書き込んだ時点からの保持電圧の変動の総和がほ
ぼ等しくなるように各層の走査線ＧＵi 、ＧＭi 、ＧＤ
i の選択順序を制御しているため、異なるサブフィール
ドを構成する絵素間の輝度差が単位絵素としては補償さ
れ、図１２に示したようなされる輝度状態となる。実際
の表示では各層を積層した状態で表示されるため各層が
混色されることとなり、結果として各走査線間での輝度
差が生じることはない。したがってライン妨害を低減し
つつ、低消費電力化を実現することができる。

【００５６】従来のように、積層した各液晶セル２１、
２２、２３において走査線Ｇi の選択順序を各層同じと
すると、上述した輝度差により走査線毎の輝度ムラがは
っきりと認識されてしまう。これに対して本発明では、
単位絵素を構成する複数の液晶セルの画素を、複数のサ
ブフィールドごとに、異なるサブフィールドに属する絵
素間の輝度差が補償されるように選択して駆動する手段
を備えているため、消費電力を大きくすることなく表示
品質を向上することができる。

【００５７】例えば図４に例示した等価回路図におい
て、絵素１１ａ、絵素１１ｂ、絵素１１ｃは１番目のサ
ブフィールドに属し、絵素１２ａ、絵素１２ｂ、絵素１
２ｃは２番目のサブフィールドに属している。本発明の
液晶表示装置では、ＭＦ駆動（まびき駆動）を行ったと
きにもこれらのサブフィールドを構成する絵素の輝度差
が補償されているため視認されず、表示品質を保つこと
ができる。

【００５８】（実施形態３）図１３、図１４、図１５は
本発明の液晶表示装置の動作の別の例を説明するための
図である。なお、これらの図では実施形態２と同一物に
ついては同一符号を付しており、図１３、図１４、図１
５はそれぞれ図９、図１０、図１２に対応している。

【００５９】図１３における駆動方法もいわゆるＭＦ駆
動と呼ばれる駆動方法であり、画面の書き換え周波数を
下げることにより低消費電力化を実現する駆動手法であ
る。図１３では１枚のフレーム画像を３つのサブフィー
ルド画像に分けて表示を行う場合を示している。

【００６０】まず、ｔ＝Ｔ1 （１番目のサブフィール
ド）では、液晶セル２１における全ての走査線を選択
し、ｔ＝Ｔ2 （２番目のサブフィールド）では液晶セル
２２における全ての走査線を選択し、ｔ＝Ｔ3 （３番目
のサブフィールド）では液晶セル２３における全ての走
査線を選択する。ｔ＝Ｔ1 における液晶セル２３の全て
の画素では表示信号が１フィ一ルド期間保持されている
ので、その画素電極電位が書き込み時の電位の９５％と
なり輝度が上昇している。また、液晶セル２２の全ての
画素では表示信号が２フィールド期間保持されているの
で、その画素電極電位が書き込み時の電位の９０．２５
％となり輝度がより上昇している（ここでは、液晶セル
２１の全ての走査線と接続した画素の輝度を１００％、
液晶セル２２の全ての走査線と接続した画素の輝度を１
１０％、液晶セル２３の全ての走査線と接続した画素の
輝度の輝度を１０５％とする）。

【００６１】また、このことは他のサブフィールドにお
いても同様である。なお実際には同じサブフィールドに
おける同じ液晶層であっても選択順序に応じ、各走査線
毎に画素電極電位差及び輝度差が生じるが、サブフィー
ルド間で生じる画素電極電位差及び輝度差に比べて小さ
いことから、表示品質にほとんど悪影響を及ぼすことは
ない。また、同じサブフィールド内における走査線の選
択順序によって生じる保持期間の差は、非常に影響が小
さいので、表示品質にほとんど悪影響を及ぼすことはな
い。

【００６２】選択する走査線を各液晶セル２１、２２、
２３で同じ順序とすると、上述した輝度差により走査線
毎の輝度ムラがはっきりと認識され、表示品質が劣化し
てしまう。これに対して本発明の液晶表示装置では、サ
ブフィールドにおける各液晶層毎で選択される走査線順
序を図１３に示すとおり、単位絵素を構成する複数の液
晶セルの画素を、複数のサブフィールドごとに、異なる
サブフィールドに属する絵素間の輝度差が補償されるよ
うに選択して駆動する手段を備えているため、消費電力
を大きくすることなく表示品質を向上することができ
る。これは、１つの絵素を構成する３層の画素のうち、
Ｔ１、Ｔ２、Ｔ３の各時点で、常にいずれか１つの画素
が選択されるように、かつ、単位絵素全体として見た時
に、書き込んだ時点からの経過時間の総和、あるいは書
き込んだ時点からの保持電圧の変動の総和がほぼ等しく
なるように各層の走査線ＧＵi 、ＧＭi 、ＧＤi の選択
順序を制御しているため、異なるサブフィールドを構成
する絵素間の輝度差が単位絵素としては補償され、図１
５に示したようなされる輝度状態となる。実際の表示で
は各層を積層した状態で表示されるため各層が混色され
ることとなり、結果として各走査線間での輝度差が生じ
ることはない。したがってライン妨害を低減しつつ、低
消費電力化を実現することができる。

【００６３】（実施形態４）つぎに実施形態２、実施形
態３のような駆動を行うための本発明の液晶表示装置の
構成の例について説明する。図１６は本発明の液晶表示
装置の構成を概略的に示す図であり、図４に等価回路図
を例示した本発明の液晶表示装置に対応している。

【００６４】この液晶表示装置では、液晶セル２１、液
晶セル２２、液晶セル２３はそれぞれ独立に走査線駆動
回路３１Ｕ、走査線駆動回路３１Ｍ、走査線駆動回路３
１Ｄおよび信号線駆動回路３２Ｕ、信号線駆動回路３２
Ｍ、信号線駆動回路３２Ｄを備えており、画素アレイと
ともに、基板上にｐｏｌｙ−Ｓｉをチャネル半導体膜と
する薄膜トランジスタにより一体的に形成されている。
したがって、単位絵素を構成するように３層積層された
画素電極は、それぞれ独立した走査線ＧＵi 、ＧＭi 、
ＧＤi と接続されている。したがって、単位絵素を構成
する複数の画素を、個々のサブフィールドに属する画素
電極に独立したタイミングで表示信号を供給することが
できる。

【００６５】またこの例では、複数層の液晶セルの走査
線ＧＵi 、ＧＭi 、ＧＤi の選択タイミングを例えば実
施形態２、実施形態３に例示したように制御するため、
走査線駆動回路３１Ｕ、３１Ｍ、３１Ｄおよび信号線駆
動回路３２Ｕ、３２Ｍ、３２Ｄに制御信号を送るコント
ローラ３３により、走査線駆動回路３１Ｕ、３１Ｍ、３
１Ｄのアウトプット・イネーブルＯＥを、１つの絵素を
構成する３層の画素のうち、Ｔ１、Ｔ２、Ｔ３の各時点
で、常にいずれか１つの画素が選択されるように、か
つ、単位絵素全体として見た時に、書き込んだ時点から
の経過時間の総和、あるいは書き込んだ時点からの保持
電圧の変動の総和がほぼ等しくなるように制御してい
る。

【００６６】図１７は、コントローラ３３から各液晶セ
ルの走査線駆動回路３１Ｕ、３１Ｍ、３１Ｄに送られる
アウトプット・イネーブルＯＥのプロファイルの例を示
す図である。図１７（ａ）は走査線ＧＵ１のＯＥレベ
ル、図１７（ｂ）は走査線ＧＭ１のＯＥレベル、図１７
（ｃ）は走査線ＧＤ１のＯＥレベル、図１７（ｄ）は走
査線ＧＵ２のＯＥレベル、図１７（ｅ）は走査線ＧＭ２
のＯＥレベル、図１７（ｆ）は走査線ＧＤ２のＯＥレベ
ルをそれぞれ示している。

【００６７】例えばｔ＝Ｔ１では、液晶セル２１の１番
目のサブフィールド、すなわち走査線ＧＵ1 、ＧＵ4 、
ＧＵ（３ｋ−２）、また液晶セル２２の２番目のサブフ
ィールド、すなわち走査線ＧＭ2 、ＧＭ5 、Ｇ（３ｋ−
１）、また液晶セル２３の３番目のサブフィールドを構
成する走査線ＧＤ3 、ＧＤ6 、ＧＤ（３ｋ）が選択され
るように走査線駆動回路へアウトプット・イネーブルＯ
Ｅを出力する。なお、図中ＨはハイレベルをＬはローレ
ベルを示している。）また例えばｔ＝Ｔ２では、液晶セ
ル２３の１番目のサブフィールド、すなわち走査線ＧＤ
1 、ＧＤ4 、ＧＤ（３ｋ−２）、また液晶セル２１の２
番目のサブフィールド、すなわち走査線ＧＵ2 、ＧＵ5
、ＧＵ（３ｋ−１）、また液晶セル２２の３番目のサ
ブフィールド、すなわち走査線ＧＭ3 、ＧＭ6 、ＧＭ
（３ｋ）が選択されるように走査線駆動回路へアウトプ
ット・イネーブルＯＥを出力する。同様にｔ＝Ｔ３で
は、液晶セル２２の１番目のサブフィールド、すなわち
走査線ＧＭ1 、ＧＭ4 、ＧＭ（３ｋ−２）、また液晶セ
ル２３の３番目のサブフィールド、すなわち走査線ＧＤ
2、ＧＤ5 、ＧＤ（３ｋ−１）、また液晶セル２１の３
番目のサブフィールド、すなわち走査線ＧＵ3 、ＧＵ6
、ＧＵ（３ｋ）が選択されるように走査線駆動回路へ
アウトプット・イネーブルＯＥを出力する。

【００６８】このような構成を採用することにより本発
明の液晶表示装置では、複数のサブフィールドを有する
マトリクス状に配設された複数の液晶セルにおいて、単
位絵素を構成する複数の画素を、個々のサブフィールド
に属する絵素間の輝度差が補償されるように選択して駆
動することができる。すなわち、単位絵素を構成する複
数の液晶セルの画素を、複数のサブフィールドごとに、
異なるサブフィールドに属する絵素間の輝度差が補償さ
れるように選択して駆動する手段を備えているため、消
費電力を大きくすることなく表示品質を向上することが
できる。これは、１つの絵素を構成する３層の画素のう
ち、Ｔ１、Ｔ２、Ｔ３の各時点で、常にいずれか１つの
画素が選択されるように、かつ、単位絵素全体として見
た時に、書き込んだ時点からの経過時間の総和、あるい
は書き込んだ時点からの保持電圧の変動の総和がほぼ等
しくなるように各層の走査線ＧＵi 、ＧＭi 、ＧＤi の
選択順序を制御しているため、異なるサブフィールドを
構成する絵素間の輝度差が単位絵素としては補償され、
図１２に示したようなされる輝度状態とすることができ
る。なおここではコントローラ３３から各液晶セルの走
査線駆動回路３１Ｕ、３１Ｍ、３１Ｄを制御することに
より、上述のような駆動を実現する構成を例示したが、
単位絵素を構成する３層の画素のうち、Ｔ１、Ｔ２、Ｔ
３の各時点で、常にいずれか１つの画素が選択されるよ
うに、かつ、単位絵素全体として見た時に、書き込んだ
時点からの経過時間の総和、あるいは書き込んだ時点か
らの保持電圧の変動の総和がほぼ等しくなるように各層
の走査線ＧＵi 、ＧＭi 、ＧＤi の選択順序を異なるサ
ブフィールドに属する絵素間の輝度差が補償するように
制御することができれば、これ以外の構成を採用するよ
うにしてもよい。

【００６９】

【発明の効果】以上説明したように本発明の液晶表示装
置によれば、複数のサブフィールドを有するマトリクス
状に配設された複数の液晶セルにおいて、単位絵素を構
成する複数の画素を、個々のサブフィールドに属する絵
素間の輝度差が補償されるように選択して駆動すること
ができる。したがって、表示品質を損なうことなく液晶
表示装置の消費電力を低減することができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の構成の例を概略的に示
す図。

【図２】図１に例示した画素の断面構造を概略的に示す
図。

【図３】本発明の液晶表示装置を概略的に示す等価回路
図の例。

【図４】本発明の液晶表示装置を概略的に示す等価回路
図の例。

【図５】本発明の液晶表示装置の各層の画素構成を模式
的に示す平面図。

【図６】本発明の液晶表示装置の絵素の断面構造の例を
概略的に示す図。

【図７】本発明の液晶表示装置の構成の例を概略的に示
す図。

【図８】本発明の液晶表示装置の構成の例を概略的に示
す図。

【図９】本発明の液晶表示装置の動作を説明するための
図。

【図１０】本発明の液晶表示装置の動作を説明するため
の図。

【図１１】本発明の液晶表示装置の動作を説明するため
の図。

【図１２】本発明の液晶表示装置でＭＦ駆動を行ったと
きの各絵素の輝度の状態を説明するための図。

【図１３】本発明の液晶表示装置の動作を説明するため
の図。

【図１４】本発明の液晶表示装置の動作を説明するため
の図。

【図１５】本発明の液晶表示装置の動作を説明するため
の図。

【図１６】本発明の液晶表示装置の構成を概略的に示す
図。

【図１７】コントローラから各液晶セルの走査線駆動回
路に送られるアウトプット・イネーブルＯＥのプロファ
イルの例を示す図。

【符号の説明】

１ａ、１ｂ、１ｃ………液晶層２ａ、２ｂ、２ｃ………薄膜トランジスタ（ＴＦＴ）３…………………………画素電極（反射電極）３ａ、３ｂ、３ｃ………画素電極（透明電極）４、５……………………透明画素電極６、６ａ、６ｂ、６ｃ…対向電極６ａ………………………対向電極（反射電極）６ｂ、６ｃ、６ｄ………対向電極（透明電極）１１ａ………絵素（１番目のサブフィールド）１１ｂ………絵素（１番目のサブフィールド）１１ｃ………絵素（１番目のサブフィールド）１２ａ………絵素（２番目のサブフィールド）１２ｂ………絵素（２番目のサブフィールド）１２ｃ………絵素（２番目のサブフィールド）２１…………液晶セル（第１層）２２…………液晶セル（第２層）２３…………液晶セル（第３層）３１Ｕ………走査線駆動回路（第１層）３１Ｍ………走査線駆動回路（第２層）３１Ｄ………走査線駆動回路（第３層）３２Ｕ………信号線駆動回路（第１層）３２Ｍ………信号線駆動回路（第２層）３２Ｄ………信号線駆動回路（第３層）３３…………コントローラＩＣ１００ａ、１００ｂ、１００ｃ、１００ｄ………基板１０１………遮光層１１０………バックライトＧＵi ………１層目の液晶セルの走査線ＧＭi ………２層目の液晶セルの走査線ＧＤi ………３層目の液晶セルの走査線ＳＵi ………１層目の液晶セルの信号線ＳＭi ………２層目の液晶セルの信号線ＳＤi ………３層目の液晶セルの信号線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平９−26596（ＪＰ，Ａ) 特開平６−342140（ＪＰ，Ａ) 特開平６−82750（ＪＰ，Ａ) 特開昭61−35481（ＪＰ，Ａ) 特開平９−68688（ＪＰ，Ａ) 特開平１−312593（ＪＰ，Ａ) 特開昭62−81627（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1347 G02F 1/133

Claims

(57)【特許請求の範囲】

【請求項１】イエローの画素がマトリクス状に配設さ
れている第１の液晶セルと、シアンの画素がマトリクス状に配設されかつ前記第１の
液晶セルに積層された第２の液晶セルと、マゼンタの画素がマトリクス状に配設されており、この
マゼンタの画素と前記第１の液晶セルのイエローの画素
と前記第２の液晶セルのシアンの画素とでそれぞれ絵素
を構成するように前記第１の液晶セルおよび前記第２の
液晶セルに積層された第３の液晶セルと、第１のサブフィールド時における前記絵素の輝度と前記
第１のサブフィールドに続く第２のサブフィールド時に
おける前記絵素の輝度との差が補償されるように、前記
絵素を構成する前記イエローの画素と前記シアンの画素
と前記マゼンタの画素とから画素を選択し、選択のたび
に該選択された画素を直前のサブフィールドにおける駆
動極性と極性を反転して駆動する手段とを具備し、前記第１の液晶セル内での前記イエローの画素の前記選
択・駆動において、その選択・駆動されるサブフィール
ドが隣接の走査線で異なることを特徴とする液晶表示装
置。
【請求項２】イエローの画素がマトリクス状に配設
されている第１の液晶セルと、シアンの画素がマトリクス状に配設されかつ前記第１の
液晶セルに積層された第２の液晶セルと、マゼンタの画素がマトリクス状に配設されており、この
マゼンタの画素と前記第１の液晶セルのイエローの画素
と前記第２の液晶セルのシアンの画素とでそれぞれ絵素
を構成するように前記第１の液晶セルおよび前記第２の
液晶セルに積層された第３の液晶セルと、第１のサブフィールド時における前記絵素の輝度と前記
第１のサブフィールドに続く第２のサブフィールド時に
おける前記絵素の輝度との差が補償されるように、前記
絵素を構成する前記イエローの画素と前記シアンの画素
と前記マゼンタの画素とから画素を選択し、選択のたび
に該選択された画素を直前のサブフィールドにおける駆
動極性と極性を反転して駆動する手段とを具備し、前記第１の液晶セル内での前記イエローの画素の前記選
択・駆動において、その選択・駆動されるサブフィール
ドがすべての走査線で同一であることを特徴とする液晶
表示装置。