JP3431321B2 - Bump forming method - Google Patents
Bump forming methodInfo
- Publication number
- JP3431321B2 JP3431321B2 JP33967194A JP33967194A JP3431321B2 JP 3431321 B2 JP3431321 B2 JP 3431321B2 JP 33967194 A JP33967194 A JP 33967194A JP 33967194 A JP33967194 A JP 33967194A JP 3431321 B2 JP3431321 B2 JP 3431321B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- vapor deposition
- lead
- deposited
- vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 28
- 238000007740 vapor deposition Methods 0.000 claims description 88
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- 239000000126 substance Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 92
- 229910052751 metal Inorganic materials 0.000 description 59
- 239000002184 metal Substances 0.000 description 59
- 230000001681 protective effect Effects 0.000 description 31
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 22
- 229910000679 solder Inorganic materials 0.000 description 16
- 239000011247 coating layer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
【0001】[0001]
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術(図2) 発明が解決しようとする課題(図2) 課題を解決するための手段(図1及び図2) 作用(図1及び図2) 実施例(図1及び図2) 発明の効果[Table of Contents] The present invention will be described in the following order. Industrial applications Conventional technology (Fig. 2) Problems to be Solved by the Invention (FIG. 2) Means for Solving the Problems (FIGS. 1 and 2) Action (Figs. 1 and 2) Example (FIGS. 1 and 2) The invention's effect
【0002】[0002]
【産業上の利用分野】本発明はバンプ形成方法に関し、
例えばIC(Integrated Circuit)チツプやLSI(La
rge Scale IC)等の半導体素子の回路面に形成された各
外部電極(パツド)上に突起電極(いわゆるバンプ)を
形成する際に適用して好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bump forming method,
For example, IC (Integrated Circuit) chips and LSI (La
It is suitable for application when forming a protruding electrode (so-called bump) on each external electrode (pad) formed on the circuit surface of a semiconductor element such as a rge scale IC).
【0003】[0003]
【従来の技術】従来、この種の半導体素子では、以下の
手順により各パツド上にバンプをそれぞれ形成してい
る。すなわち図2(A)に示すように、まず半導体素子
1のウエーハ1Aの回路面にアルミニウム等を用いて形
成された各パツド2上に、当該パツド2及びはんだに対
して密着性の良いクロム、カツパ及び銀等からなる中間
金属層3を形成し、続いて各パツド2にそれぞれ対応さ
せて開口4Aが形成されたメタルマスク4をウエーハ1
Aの回路面上に載せた後、当該メタルマスク4の各開口
4Aをそれぞれ介して各中間金属層3上にはんだの材料
である鉛及び錫を順次蒸着することにより鉛蒸着膜5及
び錫蒸着膜6を積層形成する。2. Description of the Related Art Conventionally, in this type of semiconductor device, bumps are formed on each pad by the following procedure. That is, as shown in FIG. 2A, first, on each pad 2 formed by using aluminum or the like on the circuit surface of the wafer 1A of the semiconductor element 1, chromium having good adhesion to the pad 2 and solder, An intermediate metal layer 3 made of a copper and silver is formed, and then a metal mask 4 having openings 4A corresponding to the pads 2 is formed on the wafer 1.
After being placed on the circuit surface of A, lead and tin, which are solder materials, are sequentially deposited on each intermediate metal layer 3 through each opening 4A of the metal mask 4 to deposit the lead deposition film 5 and tin deposition. The film 6 is laminated.
【0004】このとき鉛蒸着膜5及び錫蒸着膜6は、通
常、形成するバンプの大きさを考慮して中間金属層3よ
りもやや広めに、ウエーハ1Aの表面を形成する保護膜
層7の上面上にわずかにはみ出す程度の大きさに形成す
る。次いで図2(B)のようにウエーハ1A上からメタ
ルマスク4を取り除き、不要な鉛蒸着膜5及び錫蒸着膜
6を除去した後、当該ウエーハ1Aをリフロー炉を通す
ことにより各鉛蒸着膜5及び錫蒸着膜6を形成する鉛及
び錫を加熱溶融して均一に混合させ、合金化させる。こ
の際形成されるはんだは、その表面張力によつて各中間
金属層3上に球状に一体にまとまる。これによりウエー
ハ1Aの各バツド2上に中間金属層3を介して密着力高
くバンプを形成することができる。At this time, the lead vapor deposition film 5 and the tin vapor deposition film 6 are usually slightly wider than the intermediate metal layer 3 in consideration of the size of the bumps to be formed, and thus the protective film layer 7 forming the surface of the wafer 1A. The size is such that it slightly protrudes on the upper surface. Next, as shown in FIG. 2B, the metal mask 4 is removed from the wafer 1A to remove unnecessary lead vapor deposition film 5 and tin vapor deposition film 6, and then the wafer 1A is passed through a reflow furnace to remove each lead vapor deposition film 5 The lead and tin forming the tin vapor deposition film 6 are heated and melted to be uniformly mixed and alloyed. The solder formed at this time is spherically united on each intermediate metal layer 3 due to its surface tension. As a result, bumps can be formed on each of the pads 2 of the wafer 1A with high adhesion through the intermediate metal layer 3.
【0005】[0005]
【発明が解決しようとする課題】ところでこのようなバ
ンプ形成工程において、通常、鉛は30〔nm/SEC 〕程度
の蒸着レートで各中間金属層3上及び当該各中間金属層
3周囲の保護膜層7上に蒸着される。ところが、このよ
うな蒸着レートで鉛をウエーハ1A上に蒸着しようとす
ると、蒸着された鉛の熱エネルギーが放射される前に順
次新たな鉛が供給されるため、保護膜層7と、当該保護
膜層7上に形成された鉛蒸着膜5とに熱エネルギーが蓄
積し、この結果保護膜層7にダメージを与えることがあ
る。By the way, in such a bump forming process, normally, lead is deposited on the intermediate metal layers 3 and around the intermediate metal layers 3 at a vapor deposition rate of about 30 [nm / SEC]. Deposited on layer 7. However, if lead is vapor-deposited on the wafer 1A at such a vapor deposition rate, new lead is sequentially supplied before the thermal energy of vapor-deposited lead is radiated. Thermal energy may be accumulated in the lead vapor deposition film 5 formed on the film layer 7, and as a result, the protective film layer 7 may be damaged.
【0006】このような場合、ウエーハ1Aの保護膜層
7と鉛蒸着膜5との間で密着力が高まるために鉛蒸着膜
5を容易に保護膜層7上から剥がし難くなり、この結果
保護膜層7上の鉛蒸着膜5を形成する鉛と、当該保護膜
層7上の錫蒸着膜6を形成する錫とが混合し、合金化す
ることにより形成されるはんだが、中間金属層3上に形
成される鉛蒸着層5の鉛と当該中間金属層3上に形成さ
れた錫蒸着層6とが混合し、合金化することにより形成
されるバンプ8と一体化し得ず、図2(C)に示すよう
に、ウエーハ1Aの保護膜層7上にはんだ9が少量残る
など、リフロー後の歩留りが悪くなる問題があつた。In such a case, since the adhesion between the protective film layer 7 of the wafer 1A and the lead vapor deposition film 5 is increased, the lead vapor deposition film 5 is difficult to be peeled off from the protective film layer 7 easily. The lead which forms the lead vapor deposition film 5 on the film layer 7 and the tin which forms the tin vapor deposition film 6 on the protective film layer 7 are mixed and alloyed to form a solder, which forms the intermediate metal layer 3 The lead of the lead vapor deposition layer 5 formed above and the tin vapor deposition layer 6 formed on the intermediate metal layer 3 are mixed and cannot be integrated with the bump 8 formed by alloying. As shown in C), a small amount of solder 9 remains on the protective film layer 7 of the wafer 1A, which causes a problem that the yield after the reflow is deteriorated.
【0007】かかる課題を解決するため、従来、図2
(D)に示すように、中間金属層3周囲の保護膜層7上
に、はんだとの密着力が弱いガラス材等でなるコーテイ
ング層10を形成する方法が広く用いられている。とこ
ろがこの方法によると、バンプ形成工程内にウエーハ1
Aにコーテイング層10を形成するための工程を設ける
必要があり、バンプ形成工程が煩雑になる問題があつ
た。In order to solve such a problem, the conventional method shown in FIG.
As shown in (D), a method of forming a coating layer 10 made of a glass material or the like having a weak adhesion to solder on the protective film layer 7 around the intermediate metal layer 3 is widely used. However, according to this method, the wafer 1
Since it is necessary to provide a process for forming the coating layer 10 on A, the bump forming process becomes complicated.
【0008】本発明は以上の点を考慮してなされたもの
で、バンプ形成を容易にさせ得る歩留りの良いバンプ形
成方法を提案しようとするものである。The present invention has been made in consideration of the above points, and it is an object of the present invention to propose a bump forming method which facilitates bump formation and has a high yield.
【0009】[0009]
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、バンプ形成対象物(1)表面のバ
ンプ形成位置(3)上及びバンプ形成対象物(1)表面
のバンプ形成位置(3)周囲上に所定物質(5、6)を
順次蒸着した後、蒸着された所定物質(5、6)を加熱
溶融するようにしてバンプ形成対象物(1)のバンプ形
成位置(3)上にバンプ(8)を形成するバンプ形成方
法において、バンプ(8)の材料のうち、バンプ形成対
象物(1)表面のバンプ形成位置(3)上及びバンプ形
成対象物(1)表面のバンプ形成位置(3)周囲上に1
番始めに蒸着する所定物質(5)を、バンプ形成対象物
(1)のバンプ形成位置(3)周囲の表面と所定物質
(5)とが密着し難い第1の蒸着レートで、かつ最終目
的とする第1の厚みよりも薄い第2の厚みまで蒸着する
第1の工程と、所定物質(5)を第1の蒸着レートより
も大きい第2の蒸着レートで第1の厚みまで蒸着する第
2の工程とを設けるようにした。In order to solve such a problem, in the present invention, the bump forming position (3) on the surface of the bump forming object (1) and the bump forming position (3) on the surface of the bump forming object (1) ( 3) After sequentially depositing a predetermined substance (5, 6) on the periphery, heat and melt the deposited predetermined substance (5, 6) so that the bump formation target (1) is on the bump formation position (3). In the bump forming method for forming bumps (8) on a substrate, among the materials of the bumps (8), bumps are formed on the bump forming positions (3) on the surface of the bump forming object (1) and on the surface of the bump forming object (1). Position (3) 1 around
The predetermined substance (5) to be vapor-deposited at the beginning is applied at a first vapor deposition rate at which it is difficult for the surface around the bump formation position (3) of the bump formation target (1) and the predetermined substance (5) to adhere to each other ,
Evaporate to a second thickness that is less than the desired first thickness
The first step and the predetermined substance (5) from the first vapor deposition rate
Which has a larger second deposition rate and is deposited up to the first thickness.
The second step and the second step are provided.
【0010】また本発明においては、バンプ形成対象物
(1)は、半導体装置でなり、バンプ形成位置(3)
は、当該半導体装置の回路面に形成されたパツド(2)
でなるようにした。Further, in the present invention, the bump forming object (1) is a semiconductor device, and the bump forming position (3)
Is a pad (2) formed on the circuit surface of the semiconductor device.
I made it.
【0011】さらに本発明においては、所定物質(5)
は鉛でなり、蒸着レートは、鉛を毎秒10〔nm〕程度の厚
みで蒸着する蒸着レートでなるようにした。Further, in the present invention, the predetermined substance (5)
Is lead, and the deposition rate is such that lead is deposited at a thickness of about 10 nm per second.
【0012】[0012]
【0013】[0013]
【作用】バンプ(8)の材料のうち、バンプ形成対象物
(1)表面のバンプ形成位置(3)上及びバンプ形成対
象物(1)表面のバンプ形成位置(3)周囲上に1番始
めに蒸着する所定物質(5)を、バンプ形成対象物
(1)のバンプ形成位置(3)周囲の表面と所定物質
(5)とが密着し難い第1の蒸着レートで、かつ最終目
的とする第1の厚みよりも薄い第2の厚みまで蒸着した
後、所定物質(5)を第1の蒸着レートよりも大きい第
2の蒸着レートで第1の厚みまで蒸着するようにしたこ
とにより、続くリフロー工程においてバンプ形成対象物
(1)表面のバンプ形成位置(3)周囲に蒸着された所
定物質(5)が当該バンプ形成対象物(3)表面から剥
がれ易くすることができる。[Function] Of the materials of the bump (8), the first on the bump forming position (3) on the surface of the bump forming target (1) and on the periphery of the bump forming position (3) on the bump forming target (1). The predetermined substance (5) to be vapor-deposited on the first target is deposited at a first vapor deposition rate at which it is difficult for the surface around the bump formation position (3) of the bump formation target (1) and the predetermined substance (5) to come into close contact with each other.
It vapor-deposited to the second thickness thinner than the target first thickness.
Then, the predetermined substance (5) is added to the first vapor deposition rate higher than the first vapor deposition rate.
Since the vapor deposition is performed to the first thickness at the vapor deposition rate of 2, the predetermined substance (5) vapor-deposited around the bump formation position (3) on the surface of the bump formation target (1) in the subsequent reflow step is the bump. It can be easily peeled from the surface of the object (3) to be formed.
【0014】従つてバンプ形成対象物(1)の表面に積
層されたバンプ(8)の材料は、リフロー工程時、バン
プ形成対象物(1)表面のバンプ形成位置(3)上に積
層されたバンプ(8)の材料と一体に当該バンプ形成位
置(3)上に一体となつてまとまるため、バンプ形成対
象物(1)表面のバンプ形成位置(3)周囲にバンプ
(8)の残渣を発生させることなく、かつ従来行われて
いたようにコーテイング層(10)をバンプ形成対象物
(1)表面のバンプ形成位置(3)周囲に形成すること
なくバンプ形成対象物(1)のバンプ形成位置(3)上
にバンプ(8)を形成することができ、かくしてバンプ
形成を容易にさせ得る歩留りの良いバンプ形成方法を実
現できる。Accordingly, the material of the bump (8) laminated on the surface of the bump forming object (1) is laminated on the bump forming position (3) on the surface of the bump forming object (1) during the reflow process. Since the material of the bump (8) and the bump forming position (3) are integrated together, a residue of the bump (8) is generated around the bump forming position (3) on the surface of the bump forming object (1). And the bump formation position of the bump formation target (1) without forming the coating layer (10) around the bump formation position (3) on the surface of the bump formation target (1) as is conventionally done. (3) The bumps (8) can be formed on the bumps, and thus a bump forming method with a high yield that can facilitate bump formation can be realized.
【0015】[0015]
【実施例】以下図面について、本発明の一実施例を詳述
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.
【0016】図2(A)〜(D)との対応部分に同一符
号を付して示す図1(A)〜(D)は、本発明によるは
んだバンプの形成方法を示すものであり、まず図1
(A)のように半導体素子1のウエーハ1Aの各パツド
2上に従来と同様にして中間金属層3を形成する。続い
てウエーハ1A上にメタルマスク4を載せ、当該メタル
マスク4の各開口4Aを介して各中間金属層3上及び当
該各中間金属層3周囲の保護膜層7上に鉛を通常の蒸着
レート(30〜50〔nm/sec 〕)よりも遅い、ウエーハ1
Aに密着し難い第1の蒸着レートで目的とする鉛蒸着膜
の厚みよりも薄く蒸着することにより第1の鉛蒸着膜2
0を形成する。1 (A) to 1 (D), in which parts corresponding to those in FIGS. 2 (A) to 2 (D) are denoted by the same reference numerals, show a method of forming solder bumps according to the present invention. Figure 1
As in (A), the intermediate metal layer 3 is formed on each pad 2 of the wafer 1A of the semiconductor element 1 in the same manner as the conventional one. Subsequently, the metal mask 4 is placed on the wafer 1A, and lead is deposited on the intermediate metal layers 3 and the protective film layer 7 around the intermediate metal layers 3 through the openings 4A of the metal mask 4 at a normal vapor deposition rate. Wafer 1 slower than (30-50 [nm / sec])
The first lead vapor-deposited film 2 is formed by vapor-depositing the lead vapor-deposited film at a first vapor-deposition rate that does not easily adhere to A.
Form 0.
【0017】次いで図1(B)に示すように、第1の鉛
蒸着膜20上にメタルマスク4の開口4Aを介して第1
の蒸着レートよりも大きい第2の蒸着レートで鉛を蒸着
することにより第2の鉛蒸着膜21を形成する。この際
第2の鉛蒸着膜21の厚みは、第1及び第2の鉛蒸着膜
20、21の厚みの合計が目的とする鉛蒸着膜の厚みと
同じになるように選定する。この後メタルマスク4の開
口4Aを介して第2の鉛蒸着膜21上に錫を所定の蒸着
レートで蒸着することにより当該第2の鉛蒸着膜21上
に錫蒸着膜22を形成する。Then, as shown in FIG. 1B, the first lead vapor-deposited film 20 is formed on the first lead vapor-deposited film 20 through the opening 4A of the metal mask 4,
The second lead vapor deposition film 21 is formed by depositing lead at a second vapor deposition rate higher than the vapor deposition rate of. At this time, the thickness of the second lead vapor deposition film 21 is selected so that the total thickness of the first and second lead vapor deposition films 20 and 21 is the same as the intended thickness of the lead vapor deposition film. Then, tin is vapor-deposited on the second lead vapor deposition film 21 through the opening 4A of the metal mask 4 at a predetermined vapor deposition rate to form the tin vapor deposition film 22 on the second lead vapor deposition film 21.
【0018】さらにこの後図1(C)のようにメタルマ
スク4をウエーハ1A上から取り除き、この後このウエ
ーハ1Aをリフロー炉を通すことにより、各中間金属層
3上及び当該中間金属層3の周囲に形成した第1及び第
2の鉛蒸着膜20、21を構成する鉛及び錫を加熱溶融
させて混合し、合金化する。かくして図1(D)のよう
に、各中間金属層3上及び当該中間金属層3の周囲に蒸
着した鉛及び錫が混合し、合金化してなるはんだが表面
張力によつて各中間金属層上に球状にまとまることによ
り、各パツド2上に中間金属層3を介してバンプ8を形
成することができる。Further, thereafter, as shown in FIG. 1C, the metal mask 4 is removed from the wafer 1A, and then the wafer 1A is passed through a reflow furnace, so that the intermediate metal layer 3 and the intermediate metal layer 3 are removed. Lead and tin forming the first and second lead vapor deposition films 20 and 21 formed around are heated and melted, mixed, and alloyed. Thus, as shown in FIG. 1D, the solder formed by mixing and alloying lead and tin vapor deposited on each intermediate metal layer 3 and around the intermediate metal layer 3 is formed on each intermediate metal layer by surface tension. The bumps 8 can be formed on each of the pads 2 by interposing the intermediate metal layer 3 on the pads 2.
【0019】この実施例の場合、第1の鉛蒸着膜20を
形成する工程では、鉛を10〔nm/sec 〕程度の蒸着レー
トでウエーハ1Aの各中間金属層3上及びこれら各中間
金属層3周囲の保護膜層7上に1〔μm 〕程度の厚みに
なるまで順次蒸着するようにする。この場合第1及び第
2の鉛蒸着膜20、21の膜厚の管理は、例えば膜厚モ
ニタを用いて監視しながら鉛の蒸着を行うようにすれば
良い。In the case of this embodiment, in the step of forming the first lead vapor-deposited film 20, lead is deposited on each intermediate metal layer 3 of the wafer 1A and each of these intermediate metal layers at a deposition rate of about 10 [nm / sec]. (3) The vapor deposition is sequentially performed on the surrounding protective film layer 7 until the thickness becomes about 1 [μm]. In this case, the film thickness of the first and second lead vapor deposition films 20 and 21 may be controlled by, for example, performing vapor deposition of lead while monitoring using a film thickness monitor.
【0020】以上の構成において、このバンプ形成方法
では、ウエーハ1Aの各パツド2上に形成された各中間
金属層3上及び当該中間金属層3周囲の保護膜層7上に
通常の蒸着レートよりも遅い第1の蒸着レートで鉛を蒸
着することにより第1の鉛蒸着膜20を形成し、次いで
第1の鉛蒸着膜20形成後、第1の蒸着レートよりも大
きい第2の蒸着レートで鉛を蒸着することにより第2の
鉛蒸着膜21を形成するようにする。この場合第1の鉛
蒸着膜20を形成する際の第1の蒸着レートは、ウエー
ハ1Aの保護膜層7と蒸着された鉛とが密着し難い大き
さに選定されているため、各中間金属層3周囲の保護膜
層7上に形成された第1の鉛蒸着膜20は当該保護膜層
7から剥がれ易い。In the above-mentioned structure, in this bump forming method, the intermediate metal layer 3 formed on each pad 2 of the wafer 1A and the protective film layer 7 around the intermediate metal layer 3 are deposited at a normal evaporation rate. The first lead vapor deposition film 20 is formed by vapor-depositing lead at a slower first vapor deposition rate, and then, after forming the first lead vapor deposition film 20, at a second vapor deposition rate higher than the first vapor deposition rate. The second lead vapor deposition film 21 is formed by depositing lead. In this case, the first vapor deposition rate for forming the first lead vapor deposition film 20 is selected so that the protective film layer 7 of the wafer 1A and vapor-deposited lead are difficult to adhere to each other. The first lead vapor deposition film 20 formed on the protective film layer 7 around the layer 3 is easily peeled off from the protective film layer 7.
【0021】従つて図1(C)から図1(D)間に行わ
れるリフロー工程において、各中間金属層3周囲の保護
膜層7上に形成された第1及び第2の鉛蒸着膜20、2
1を構成する鉛と、当該各中間金属層3周囲の保護膜層
7上に形成された錫蒸着層22を構成する錫とが混合
し、合金化してなるはんだが各中間金属層3上に形成さ
れた第1及び第2の鉛蒸着膜20、21を構成する鉛と
錫蒸着膜22を形成する錫とが混合し、合金化してなる
はんだと一体化してその表面張力によつて一塊の球とな
り易く、かくして各中間金属層3周囲の保護膜層7上に
はんだが残ることになく、各中間金属層3上にバンプ8
を形成することができる。Therefore, in the reflow process performed between FIGS. 1C and 1D, the first and second lead vapor deposition films 20 formed on the protective film layer 7 around each intermediate metal layer 3 are formed. Two
1 and the tin forming the tin vapor deposition layer 22 formed on the protective film layer 7 around each intermediate metal layer 3 are mixed and alloyed to form solder on each intermediate metal layer 3. The lead forming the first and second lead vapor-deposited films 20 and 21 and the tin forming the tin vapor-deposited film 22 are mixed and alloyed with each other, and integrated with the solder to form a lump by the surface tension. It tends to be a sphere, and thus the solder is not left on the protective film layer 7 around each intermediate metal layer 3 and the bumps 8 are formed on each intermediate metal layer 3.
Can be formed.
【0022】従つてこのはんだバンプ形成方法によれ
ば、例えば従来のようにウエーハ1Aの各中間金属層3
周囲の保護膜層7上にコーテング層10(図1(D))
を設ける必要なく、保護膜層7上にはんだ9(図1
(C))を残存させずに中間金属層3上にバンプ8を形
成することができ、かくしてリフロー後の歩留りを向上
させることができる。また第1の鉛蒸着膜20を形成
後、第2の鉛蒸着膜21を第1の蒸着レートよりも大き
い第2の蒸着レートで形成するようにしたことにより、
第2の鉛蒸着膜21を第1の鉛蒸着膜20と同じ第1の
蒸着レートで形成する場合に比べて短い時間でウエーハ
1Aの各パツド2上にバンプ8を形成することができ
る。Therefore, according to this solder bump forming method, for example, each intermediate metal layer 3 of the wafer 1A is conventionally used.
The coating layer 10 is provided on the surrounding protective film layer 7 (FIG. 1D).
The solder 9 (see FIG.
The bumps 8 can be formed on the intermediate metal layer 3 without leaving (C)), and thus the yield after reflow can be improved. Further, after the first lead vapor deposition film 20 is formed, the second lead vapor deposition film 21 is formed at the second vapor deposition rate higher than the first vapor deposition rate.
The bumps 8 can be formed on the pads 2 of the wafer 1A in a shorter time than when the second lead vapor deposition film 21 is formed at the same first vapor deposition rate as the first lead vapor deposition film 20.
【0023】以上の構成によれば、ウエーハ1Aの各パ
ツド2上にそれぞれ形成された中間金属層3上及びこれ
ら各中間金属層3周囲の保護膜層7上に鉛を蒸着する
際、当該保護膜層7上に鉛を蒸着することにより形成さ
れる鉛蒸着膜を形成する工程を2段階に分け、第1段階
では鉛を通常の蒸着レートよりも小さい、形成される第
1の鉛蒸着膜20が保護膜層7に密着し難い第1の蒸着
レートで最終的な目的とする鉛蒸着膜の厚みよりも薄く
蒸着し、第2段階では第1の蒸着レートよりも速い第2
の蒸着レートで鉛を第1の鉛蒸着膜20上に蒸着するよ
うにして第2の鉛蒸着膜21を形成するようにしたこと
により、ウエーハ1Aの各パツド2上に形成された各中
間金属層3上に当該各中間金属層3周囲の保護膜層7上
にはんだ9(図1(C))が残存することなくバンプ8
を形成することができ、かくしてバンプ形成を容易にさ
せ得る歩留りの良いバンプ形成方法実現できる。According to the above construction, when lead is vapor-deposited on the intermediate metal layer 3 formed on each pad 2 of the wafer 1A and on the protective film layer 7 around each intermediate metal layer 3, the protection is performed. The step of forming a lead vapor deposition film formed by vapor depositing lead on the film layer 7 is divided into two steps, and in the first step, the first lead vapor deposition film is formed in which lead is smaller than the normal vapor deposition rate. 20 is vapor-deposited at a first vapor deposition rate that makes it difficult to adhere to the protective film layer 7 and is thinner than the final thickness of the lead vapor-deposited film, and at the second stage, the second vapor deposition is faster than the first vapor deposition rate.
Since the second lead vapor deposition film 21 is formed by depositing lead on the first lead vapor deposition film 20 at the vapor deposition rate of 1, each intermediate metal formed on each pad 2 of the wafer 1A The bumps 8 are formed on the layer 3 without the solder 9 (FIG. 1C) remaining on the protective film layer 7 around each intermediate metal layer 3.
Can be formed, and thus a bump forming method with a good yield that facilitates bump formation can be realized.
【0024】なお上述の実施例においては、ウエーハ1
Aの各パツド2上に形成された各中間金属層3上及びこ
れら各中間金属層3周囲の保護膜層7上に10〔nm/sec
〕で第1の鉛蒸着膜20を形成するようにした場合に
ついて述べたが、本発明はこれに限らず、要は、各中間
金属層3周囲の保護膜層7に対して、鉛を蒸着すること
により形成される第1の鉛蒸着膜20が密着し難いよう
な蒸着レートであるのならば、第1の蒸着レートとして
は、10〔nm/sec 〕以外の大きさであつても良い。In the above embodiment, the wafer 1
10 [nm / sec on each intermediate metal layer 3 formed on each pad 2 of A and on the protective film layer 7 around each intermediate metal layer 3
], The case where the first lead vapor deposition film 20 is formed is described, but the present invention is not limited to this, and the point is that lead is vapor-deposited on the protective film layer 7 around each intermediate metal layer 3. If the vapor deposition rate at which the first lead vapor deposition film 20 formed by the above is difficult to adhere, the first vapor deposition rate may be a size other than 10 [nm / sec]. .
【0025】また上述の実施例においては、本発明をウ
エーハ1Aの各パツド2上にバンプ8を形成する工程に
適用するようにした場合について述べたが、本発明はこ
れに限らず、例えばプリント配線基板やこの他の電子部
品の各電極上にバンプを形成するような場合にも適用す
ることができる。Further, in the above-mentioned embodiment, the case where the present invention is applied to the step of forming the bumps 8 on each pad 2 of the wafer 1A has been described, but the present invention is not limited to this and, for example, printing is performed. It can also be applied to the case where bumps are formed on electrodes of a wiring board or other electronic components.
【0026】さらに上述の実施例では、ウエーハ1Aの
各パツド2上に形成された各中間金属層3上及びこれら
各中間金属層3周囲の保護膜層7上に鉛蒸着膜を形成す
る工程を2段階に分けて行うようにした場合について述
べたが、本発明はこれに限らず、2段階以上の段階に分
けて、各段階ごとに最終的な目的となる鉛蒸着膜の厚み
よりも薄く鉛蒸着膜を順次積層形成するようにしても良
い。この場合においても一番下層の鉛蒸着膜を通常の蒸
着レートよりも小さい、各中間金属層3周囲の保護膜層
7と鉛とが密着し難いような蒸着レートで形成するよう
にすれば、実施例と同様の効果を得ることができる。Further, in the above-described embodiment, a step of forming a lead vapor deposition film on each intermediate metal layer 3 formed on each pad 2 of the wafer 1A and on the protective film layer 7 around each intermediate metal layer 3 is described. Although the case where the process is performed in two stages has been described, the present invention is not limited to this, and the process is performed in two or more stages, and each stage is thinner than the final target thickness of the lead vapor deposition film. The lead vapor deposition film may be sequentially laminated. Even in this case, if the lead vapor deposition film of the bottom layer is formed at a vapor deposition rate that is smaller than the normal vapor deposition rate and that makes it difficult for the protective film layer 7 around each intermediate metal layer 3 and lead to adhere to each other, The same effect as the embodiment can be obtained.
【0027】さらに上述の実施例においては、ウエーハ
1Aの各パツド2上に形成された各中間金属層3上及び
これら各中間金属層3周囲の保護膜層7上に一番始めに
鉛を蒸着するようにした場合について述べたが、本発明
はこれに限らず、一番始めに錫を蒸着することにより各
中間金属層3上及び当該各中間金属層3周囲の保護膜層
7上に錫蒸着膜22を形成するようにしても良く、この
場合においても錫を各中間金属層3周囲の保護膜層7と
密着し難い蒸着レートで蒸着するようにすることによつ
て実施例と同様の効果を得ることができる。Further, in the above-mentioned embodiment, lead is vapor-deposited first on each intermediate metal layer 3 formed on each pad 2 of the wafer 1A and on the protective film layer 7 around each intermediate metal layer 3. However, the present invention is not limited to this, and tin is first deposited on each intermediate metal layer 3 and on the protective film layer 7 around each intermediate metal layer 3 to form tin. The vapor-deposited film 22 may be formed, and in this case also, tin is vapor-deposited at a vapor deposition rate at which it is difficult for the tin to adhere to the protective film layer 7 around each intermediate metal layer 3 similarly to the embodiment. The effect can be obtained.
【0028】さらに上述の実施例においては、本発明を
ウエーハ1Aの各パツド2上に形成された各中間金属層
3上にはんだでなるバンプ8を形成する際に適用するよ
うにした場合について述べたが、本発明はこれに限ら
ず、はんだ以外の材料からなるバンプを、当該バンプの
材料をウエーハ1Aの各パツド2上に形成された各中間
金属層3上及びこれら各中間金属層3周囲の保護膜層7
上に順次蒸着した後、リフローするようにして形成する
場合にも適用できる。この場合においても、当該バンプ
の材料となる物質のうち、各中間金属層3上及びこれら
各中間金属層3周囲の保護膜層7上に一番始めに蒸着す
る物質を、ウエーハ1Aの保護膜層7と密着し難い蒸着
レートで蒸着するようにすれば良い。Further, in the above-mentioned embodiment, the case where the present invention is applied to forming the bumps 8 made of solder on the intermediate metal layers 3 formed on the pads 2 of the wafer 1A will be described. However, the present invention is not limited to this, and bumps made of a material other than solder may be used on the respective intermediate metal layers 3 formed on the pads 2 of the wafer 1A and around these intermediate metal layers 3. Protective film layer 7
It can also be applied to a case of forming by performing reflow after sequentially vapor-depositing on top. Also in this case, among the substances to be the material for the bumps, the substance that is deposited first on each intermediate metal layer 3 and on the protective film layer 7 around each of these intermediate metal layers 3 is the protective film of the wafer 1A. The vapor deposition may be performed at a vapor deposition rate that makes it difficult for the layer 7 to come into close contact with the layer 7.
【0029】[0029]
【発明の効果】上述のように本発明によれば、バンプ形
成対象物表面のバンプ形成位置上及びバンプ形成対象物
表面のバンプ形成位置周囲上に所定物質を順次蒸着した
後、蒸着された所定物質を加熱溶融するようにしてバン
プ形成対象物のバンプ形成位置上にバンプを形成するバ
ンプ形成方法において、バンプの材料のうち、バンプ形
成対象物表面のバンプ形成位置上及びバンプ形成対象物
表面のバンプ形成位置周囲上に1番始めに蒸着する所定
物質を、バンプ形成対象物のバンプ形成位置周囲の表面
と所定物質とが密着し難い第1の蒸着レートで、かつ最
終目的とする第1の厚みよりも薄い第2の厚みまで蒸着
する第1の工程と、所定物質を第1の蒸着レートよりも
大きい第2の蒸着レートで第1の厚みまで蒸着する第2
の工程とを設けるようにしたことにより、バンプ形成対
象物表面のバンプ形成位置周囲にバンプの残渣を発生さ
せることなく、かつ従来行われていたようにコーテイン
グ層をバンプ形成対象物表面のバンプ形成位置周囲に形
成することなくバンプ形成対象物のバンプ形成位置上に
バンプを形成することができ、かくしてバンプ形成を容
易にさせ得る歩留りの良いバンプ形成方法を実現でき
る。As described above, according to the present invention, the predetermined substance is sequentially deposited on the bump formation position on the surface of the bump formation target and on the periphery of the bump formation position on the surface of the bump formation target, and then the predetermined deposition is performed. In a bump forming method of forming a bump on a bump forming position of a bump forming target by heating and melting a substance, in a bump material, a bump forming position on a bump forming target surface and a bump forming target surface The first predetermined substance to be vapor-deposited on the periphery of the bump forming position is the first vapor deposition rate at which the surface around the bump forming position of the object on which the bump is formed and the predetermined substance are hard to be adhered to each other , and
Vapor deposition up to the second thickness, which is thinner than the final intended first thickness
And the first step of performing the predetermined substance at a rate higher than the first deposition rate.
A second vapor deposition to a first thickness at a large second vapor deposition rate.
By providing the step of (1) and (2), it is possible to form the coating layer on the surface of the bump forming object without forming a residue of the bump around the bump forming position on the surface of the bump forming object, and to form the coating layer on the surface of the bump forming object as conventionally performed. The bumps can be formed on the bump formation positions of the bump formation target without forming the bumps around the positions, and thus a bump formation method with a good yield that facilitates the bump formation can be realized.
【図1】実施例によるバンプ形成方法を適用したバンプ
形成方法の説明に供する断面図である。FIG. 1 is a sectional view for explaining a bump forming method to which a bump forming method according to an embodiment is applied.
【図2】従来のバンプ形成方法の説明に供する断面図で
ある。FIG. 2 is a cross-sectional view for explaining a conventional bump forming method.
1……半導体素子、1A……ウエーハ、2……パツド、
3……中間金属層、7……保護膜層、8……バンプ、
5、20、21……鉛蒸着膜、6、22……錫蒸着膜。1 ... Semiconductor element, 1A ... Wafer, 2 ... Pad,
3 ... Intermediate metal layer, 7 ... Protective film layer, 8 ... Bump,
5, 20, 21 ... Lead vapor deposition film, 6, 22 ... Tin vapor deposition film.
Claims (3)
及び上記バンプ形成対象物表面の上記バンプ形成位置周
囲上に所定物質を順次蒸着した後、蒸着された上記所定
物質を加熱溶融するようにして上記バンプ形成対象物の
上記バンプ形成位置上にバンプを形成するバンプ形成方
法において、 上記バンプの材料のうち、上記バンプ形成対象物表面の
バンプ形成位置上及び上記バンプ形成対象物表面の上記
バンプ形成位置周囲上に1番始めに蒸着する上記所定物
質を、上記バンプ形成対象物の上記バンプ形成位置周囲
の上記表面と上記所定物質とが密着し難い第1の蒸着レ
ートで、かつ最終目的とする第1の厚みよりも薄い第2
の厚みまで蒸着する第1の工程と、 上記所定物質を上記第1の蒸着レートよりも大きい第2
の蒸着レートで上記第1の厚みまで蒸着する第2の工程
とを具えることを特徴とするバンプ形成方法。1. A method of depositing a predetermined substance on a bump formation position on a surface of a bump formation target and on the periphery of the bump formation position on the surface of the bump formation target, and then melting the deposited predetermined substance by heating. In the bump forming method for forming a bump on the bump forming position of the bump forming target, the bumps on the bump forming position on the surface of the bump forming target and on the surface of the bump forming target of the material of the bump are formed. The first substance to be vapor-deposited on the periphery of the formation position is the first vapor deposition rate at which the surface around the bump formation position of the object to be bumped and the predetermined substance are hard to adhere to each other, and the final purpose is The second thinner than the first thickness
And a second step in which the predetermined substance is deposited at a rate higher than the first deposition rate.
And a second step of vapor-depositing to the first thickness at the vapor-deposition rate.
り、 上記バンプ形成位置は、当該半導体装置の回路面に形成
されたパツドでなることを特徴とする請求項1に記載の
バンプ形成方法。Wherein said bump forming object becomes a semiconductor device, the bump forming position, according to claim 1, characterized in that in pads formed on the circuit surface of the semiconductor device <br / > Bump forming method.
蒸着する蒸着レートでなることを特徴とする請求項1に
記載のバンプ形成方法。3. The bump forming method according to claim 1, wherein the predetermined substance is lead, and the vapor deposition rate is a vapor deposition rate at which the lead is vapor-deposited at a thickness of about 10 [nm] per second. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33967194A JP3431321B2 (en) | 1994-12-29 | 1994-12-29 | Bump forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33967194A JP3431321B2 (en) | 1994-12-29 | 1994-12-29 | Bump forming method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08186118A JPH08186118A (en) | 1996-07-16 |
JP3431321B2 true JP3431321B2 (en) | 2003-07-28 |
Family
ID=18329704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33967194A Expired - Fee Related JP3431321B2 (en) | 1994-12-29 | 1994-12-29 | Bump forming method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3431321B2 (en) |
-
1994
- 1994-12-29 JP JP33967194A patent/JP3431321B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08186118A (en) | 1996-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1032030B1 (en) | Flip chip bump bonding | |
US7749888B2 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
US6130141A (en) | Flip chip metallization | |
US5842626A (en) | Method for coupling surface mounted capacitors to semiconductor packages | |
JPH11274200A (en) | Method for forming interconnection bump on semiconductor die | |
KR100418059B1 (en) | Bump Formation Method of Semiconductor Device | |
JPH0273648A (en) | Electronic circuit and its manufacture | |
US6153503A (en) | Continuous process for producing solder bumps on electrodes of semiconductor chips | |
US5877560A (en) | Flip chip microwave module and fabrication method | |
JP3431321B2 (en) | Bump forming method | |
JP3124224B2 (en) | Solder bump formation method | |
JPH07211720A (en) | Flip chip and its bonding | |
JPS63122155A (en) | Connecting bump of semiconductor chip | |
JPH0818210A (en) | Solder bump formation method | |
JPH07226400A (en) | Semiconductor device and its manufacture | |
JP3419183B2 (en) | Bump manufacturing method and bonding method | |
JPS61225839A (en) | Forming method for bump electrode | |
JP2006313929A (en) | Flip chip type IC manufacturing method and flip chip type IC mounting circuit board manufacturing method | |
JPH02249247A (en) | Bonding of integrated circuit chip | |
JPH03241756A (en) | Apparatus and method of mounting semiconductor integrated circuit | |
TW519859B (en) | Method of forming electroplated solder on organic circuit board | |
JPS63261857A (en) | How to form solder bumps | |
JPH01286449A (en) | Solder bump electrode and its forming method | |
JPH01161843A (en) | Manufacturing method of semiconductor device | |
JP2978973B2 (en) | Solder bump formation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |