JP3430681B2 - 直流二線式センサ - Google Patents
直流二線式センサInfo
- Publication number
- JP3430681B2 JP3430681B2 JP27997294A JP27997294A JP3430681B2 JP 3430681 B2 JP3430681 B2 JP 3430681B2 JP 27997294 A JP27997294 A JP 27997294A JP 27997294 A JP27997294 A JP 27997294A JP 3430681 B2 JP3430681 B2 JP 3430681B2
- Authority
- JP
- Japan
- Prior art keywords
- bias current
- circuit
- constant voltage
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Switches Operated By Changes In Physical Conditions (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は直流二線式センサに関
し、特にその出力回路に特徴を有する直流二線式センサ
に関するものである。
し、特にその出力回路に特徴を有する直流二線式センサ
に関するものである。
【０００２】
【従来の技術】図６は従来の直流二線式センサの一例を
示すブロック図である。本図において端子１，２間には
負荷３と直流電源４が直列に接続される。そして直流二
線式センサ内には端子１，２間に内部用の定電圧回路５
が接続され、各部に定電圧を供給している。この直流二
線式センサを高周波発振型の近接センサとすると、セン
サ内にはコイルを有し物体の近接に応じて発振状態が変
化する発振回路６、及びその出力を整流し所定の閾値で
弁別する弁別回路７が設けられる。そして弁別回路７の
出力は信号処理回路８に入力される。信号処理回路８は
弁別回路７からの信号に基づいて物体の有無を判別し、
出力回路９を介して出力するものである。ここで発振回
路６，弁別回路７及び信号処理回路８は直流二線式セン
サのオン及びオフ状態を出力するセンサ回路部を構成し
ている。そして出力回路９内には定電圧回路９ａと出力
用のスイッチング用トランジスタ９ｂが設けられる。出
力用の定電圧回路９ａは内部用の定電圧回路５の定電圧
よりわずかに高く、トランジスタ９ｂがオン状態となっ
たときに内部回路を動作させるための残電圧を保持する
ものである。
示すブロック図である。本図において端子１，２間には
負荷３と直流電源４が直列に接続される。そして直流二
線式センサ内には端子１，２間に内部用の定電圧回路５
が接続され、各部に定電圧を供給している。この直流二
線式センサを高周波発振型の近接センサとすると、セン
サ内にはコイルを有し物体の近接に応じて発振状態が変
化する発振回路６、及びその出力を整流し所定の閾値で
弁別する弁別回路７が設けられる。そして弁別回路７の
出力は信号処理回路８に入力される。信号処理回路８は
弁別回路７からの信号に基づいて物体の有無を判別し、
出力回路９を介して出力するものである。ここで発振回
路６，弁別回路７及び信号処理回路８は直流二線式セン
サのオン及びオフ状態を出力するセンサ回路部を構成し
ている。そして出力回路９内には定電圧回路９ａと出力
用のスイッチング用トランジスタ９ｂが設けられる。出
力用の定電圧回路９ａは内部用の定電圧回路５の定電圧
よりわずかに高く、トランジスタ９ｂがオン状態となっ
たときに内部回路を動作させるための残電圧を保持する
ものである。
【０００３】このような従来の直流二線式センサでは、
内部用の定電圧回路５と出力回路９に残電圧を保持する
ための定電圧回路９ａが必要となる。定電圧回路は回路
規模が大きいため、直流二線式センサ全体をＩＣ化しよ
うとすればＩＣ内で広い面積をとることとなる。この定
電圧回路が従来は２つ必要であり、ＩＣ化をする際の価
格が上昇するという欠点があった。又これらの定電圧回
路は夫々ばらつきをもつため、出力がオン状態となった
ときに電源の変動により供給される電圧レベルが低下し
て内部回路が動作しなくなる恐れがあるという欠点もあ
った。
内部用の定電圧回路５と出力回路９に残電圧を保持する
ための定電圧回路９ａが必要となる。定電圧回路は回路
規模が大きいため、直流二線式センサ全体をＩＣ化しよ
うとすればＩＣ内で広い面積をとることとなる。この定
電圧回路が従来は２つ必要であり、ＩＣ化をする際の価
格が上昇するという欠点があった。又これらの定電圧回
路は夫々ばらつきをもつため、出力がオン状態となった
ときに電源の変動により供給される電圧レベルが低下し
て内部回路が動作しなくなる恐れがあるという欠点もあ
った。
【０００４】
【発明が解決しようとする課題】本発明はこのような従
来の問題点に鑑みてなされたものであって、１つの定電
圧回路を用いてこれを切換えることによって回路規模を
削減した直流二線式センサを提供することを目的とす
る。
来の問題点に鑑みてなされたものであって、１つの定電
圧回路を用いてこれを切換えることによって回路規模を
削減した直流二線式センサを提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本願の請求項１の発明
は、第１，第２の端子間に負荷と直流電源とが直列に接
続され、第１，第２の端子間を開閉することによりスイ
ッチング動作を行う直流二線式センサにおいて、オンオ
フ信号を出力するセンサ回路部と、前記センサ回路部に
定電圧を供給する定電圧回路と、前記センサ回路部の出
力がオフ時に前記定電圧回路にバイアス電流を供給する
第１のバイアス電流源、前記センサ回路部の出力がオン
時に前記定電圧回路にバイアス電流を供給する第２のバ
イアス電流源、前記センサ回路部の出力によってこれら
のバイアス電流源を切換える切換部及び前記センサ回路
部の出力によって前記第１，第２の端子間を開閉するス
イッチング素子を有し、前記定電圧回路の電圧より高い
出力残留電圧を保持する出力回路と、を具備し、前記出
力回路は、前記定電圧回路の出力によって駆動され、バ
イアス電流を調整するバイアス電流調整用の第１のトラ
ンジスタと、前記定電圧回路の入力端と前記バイアス電
流調整用の第１のトランジスタのコレクタとの間に接続
された第１のダイオードと、を有するものであり、前記
第１のバイアス電流源は、第１の端子と前記定電圧回路
の入力端に夫々コレクタ及びエミッタが接続された第２
のトランジスタと、前記第２のトランジスタのコレクタ
・ベース間に接続された抵抗とを有するものであり、前
記第２のバイアス電流源は、前記第１の端子と前記定電
圧回路との間にエミッタ及びコレクタが接続された第３
のトランジスタ及び抵抗の直列接続体を有するものであ
り、前記第１のバイアス電流源の余剰電流を直接に、前
記第２のバイアス電流源の余剰電流を前記第１のダイオ
ードを介して前記バイアス電流調整用の第１のトランジ
スタに供給するようにしたことを特徴とするものであ
る。本願の請求項２の発明は、第１，第２の端子間に負
荷と直流電源とが直列に接続され、第１，第２の端子間
を開閉することによりスイッチング動作を行う直流二線
式センサにおいて、オンオフ信号を出力するセンサ回路
部と、前記センサ回路部に定電圧を供給する定電圧回路
と、前記センサ回路部の出力がオフ時に前記定電圧回路
にバイアス電流を供給する第１のバイアス電流源、前記
センサ回路部の出力がオン時に前記定電圧回路にバイア
ス電流を供給する第２のバイアス電流源、前記センサ回
路部の出力によってこれらのバイアス電流源を切換える
切換部及び前記センサ回路部の出力によって前記第１，
第２の端子間を開閉するスイッチング素子を有し、前記
定電圧回路の電圧より高い出力残留電圧を保持する出力
回路と、を具備し、前記第１のバイアス電流源は、第１
の端子と前記定電圧回路の入力端に夫々コレクタ及びエ
ミッタが接続された第２のトランジスタと、前記第２の
トランジスタのコレクタ・ベース間に接続された抵抗と
を有するものであり、前記出力回路は、前記定電圧回路
の出力によって駆動され、バイアス電流を調整するバイ
アス電流調整用の第１のトランジスタと、前記定電圧回
路の入力端と前記バイアス電流調整用の第１のトランジ
スタのコレクタとの間に接続された第１のダイオード
と、前記第１のバイアス電流源を構成する第２のトラン
ジスタのベース端及びバイアス電流調整用の第１のトラ
ンジスタのコレクタとの間に直列接続された第２，第３
のダイオードと、を有するものであり、前記第２のバイ
アス電流源は、前記第１の端子と前記定電圧回路との間
にエミッタ及びコレクタが接続された第３のトランジス
タ及び抵抗の直列接続体を有するものであり、前記第１
のバイアス電流源の余剰電流を前記第２，第３のダイオ
ードを介して、前記第２のバイアス電流源の余剰電流を
第１のダイオードを介して前記バイアス電流調整用の第
１のトランジスタに供給するようにしたことを特徴とす
るものである。
は、第１，第２の端子間に負荷と直流電源とが直列に接
続され、第１，第２の端子間を開閉することによりスイ
ッチング動作を行う直流二線式センサにおいて、オンオ
フ信号を出力するセンサ回路部と、前記センサ回路部に
定電圧を供給する定電圧回路と、前記センサ回路部の出
力がオフ時に前記定電圧回路にバイアス電流を供給する
第１のバイアス電流源、前記センサ回路部の出力がオン
時に前記定電圧回路にバイアス電流を供給する第２のバ
イアス電流源、前記センサ回路部の出力によってこれら
のバイアス電流源を切換える切換部及び前記センサ回路
部の出力によって前記第１，第２の端子間を開閉するス
イッチング素子を有し、前記定電圧回路の電圧より高い
出力残留電圧を保持する出力回路と、を具備し、前記出
力回路は、前記定電圧回路の出力によって駆動され、バ
イアス電流を調整するバイアス電流調整用の第１のトラ
ンジスタと、前記定電圧回路の入力端と前記バイアス電
流調整用の第１のトランジスタのコレクタとの間に接続
された第１のダイオードと、を有するものであり、前記
第１のバイアス電流源は、第１の端子と前記定電圧回路
の入力端に夫々コレクタ及びエミッタが接続された第２
のトランジスタと、前記第２のトランジスタのコレクタ
・ベース間に接続された抵抗とを有するものであり、前
記第２のバイアス電流源は、前記第１の端子と前記定電
圧回路との間にエミッタ及びコレクタが接続された第３
のトランジスタ及び抵抗の直列接続体を有するものであ
り、前記第１のバイアス電流源の余剰電流を直接に、前
記第２のバイアス電流源の余剰電流を前記第１のダイオ
ードを介して前記バイアス電流調整用の第１のトランジ
スタに供給するようにしたことを特徴とするものであ
る。本願の請求項２の発明は、第１，第２の端子間に負
荷と直流電源とが直列に接続され、第１，第２の端子間
を開閉することによりスイッチング動作を行う直流二線
式センサにおいて、オンオフ信号を出力するセンサ回路
部と、前記センサ回路部に定電圧を供給する定電圧回路
と、前記センサ回路部の出力がオフ時に前記定電圧回路
にバイアス電流を供給する第１のバイアス電流源、前記
センサ回路部の出力がオン時に前記定電圧回路にバイア
ス電流を供給する第２のバイアス電流源、前記センサ回
路部の出力によってこれらのバイアス電流源を切換える
切換部及び前記センサ回路部の出力によって前記第１，
第２の端子間を開閉するスイッチング素子を有し、前記
定電圧回路の電圧より高い出力残留電圧を保持する出力
回路と、を具備し、前記第１のバイアス電流源は、第１
の端子と前記定電圧回路の入力端に夫々コレクタ及びエ
ミッタが接続された第２のトランジスタと、前記第２の
トランジスタのコレクタ・ベース間に接続された抵抗と
を有するものであり、前記出力回路は、前記定電圧回路
の出力によって駆動され、バイアス電流を調整するバイ
アス電流調整用の第１のトランジスタと、前記定電圧回
路の入力端と前記バイアス電流調整用の第１のトランジ
スタのコレクタとの間に接続された第１のダイオード
と、前記第１のバイアス電流源を構成する第２のトラン
ジスタのベース端及びバイアス電流調整用の第１のトラ
ンジスタのコレクタとの間に直列接続された第２，第３
のダイオードと、を有するものであり、前記第２のバイ
アス電流源は、前記第１の端子と前記定電圧回路との間
にエミッタ及びコレクタが接続された第３のトランジス
タ及び抵抗の直列接続体を有するものであり、前記第１
のバイアス電流源の余剰電流を前記第２，第３のダイオ
ードを介して、前記第２のバイアス電流源の余剰電流を
第１のダイオードを介して前記バイアス電流調整用の第
１のトランジスタに供給するようにしたことを特徴とす
るものである。
【０００６】
【作用】このような特徴を有する本発明によれば、セン
サ回路部の出力がオフ状態では第１のバイアス電流源よ
り定電圧回路に電源が供給され、各ブロックに定電圧が
供給される。そしてセンサ回路部の出力がオン状態とな
れば、第２のバイアス電流源より定電圧回路に電源が供
給され、定電圧回路より高い出力残留電圧に出力端子が
保持されることとなる。このように第１，第２のバイア
ス電流源を切換えることによって１つの定電圧回路を用
いて常に各部に定電圧を供給すると共に、オン状態での
出力残留電圧を定電圧より高い値に保持するようにして
いる。
サ回路部の出力がオフ状態では第１のバイアス電流源よ
り定電圧回路に電源が供給され、各ブロックに定電圧が
供給される。そしてセンサ回路部の出力がオン状態とな
れば、第２のバイアス電流源より定電圧回路に電源が供
給され、定電圧回路より高い出力残留電圧に出力端子が
保持されることとなる。このように第１，第２のバイア
ス電流源を切換えることによって１つの定電圧回路を用
いて常に各部に定電圧を供給すると共に、オン状態での
出力残留電圧を定電圧より高い値に保持するようにして
いる。
【０００７】
【実施例】図１は本発明の一実施例による直流二線式セ
ンサを示し、特に出力回路及び定電圧回路部分を詳細に
示す基本構成図である。本図において前述した従来例と
同一部分は同一符号を付して詳細な説明を省略する。本
実施例による直流二線式センサも従来例と同様に端子
１，２間に負荷３及び直流電源４が接続される。そして
端子１には図示のように抵抗Ｒ１，トランジスタＱ１が
直列に接続される。抵抗Ｒ１の両端にはトランジスタＱ
２のコレクタ・ベース間が接続され、そのエミッタは抵
抗Ｒ２，Ｒ３を介して接地され、また抵抗Ｒ４にも接続
される。又端子１，２にはＰＮＰ型トランジスタＱ３，
Ｑ４、及び抵抗Ｒ５が直列に接続される。トランジスタ
Ｑ３のベース・エミッタ間には抵抗Ｒ６が接続され、ま
た抵抗Ｒ６には抵抗Ｒ７を介してトランジスタＱ６が直
列に接続される。トランジスタＱ６のベースには前述し
た信号処理回路８からの検知信号が入力される。トラン
ジスタＱ４のエミッタには抵抗Ｒ４の他端が接続され、
そのベースは抵抗Ｒ２，Ｒ３の中点に接続される。又ト
ランジスタＱ４のコレクタはトランジスタＱ５のベース
に接続される。トランジスタＱ５は端子１，２間の開閉
用のトランジスタであって、そのエミッタは端子２に、
コレクタは端子１に接続されている。ここで抵抗Ｒ１と
トランジスタＱ２は第１のバイアス電流源、トランジス
タＱ３，Ｑ４，抵抗Ｒ４は第２のバイアス電流源を構成
しており、第１のダイオードＤ１はこれを切換えるもの
である。又トランジスタＱ３，Ｑ５、抵抗Ｒ５，Ｒ６，
Ｒ７は出力制御用の素子であり、トランジスタＱ４、抵
抗Ｒ２，Ｒ３は出力電圧の基準電圧作成のための素子、
トランジスタＱ１はバイアス電流調整用のトランジスタ
である。
ンサを示し、特に出力回路及び定電圧回路部分を詳細に
示す基本構成図である。本図において前述した従来例と
同一部分は同一符号を付して詳細な説明を省略する。本
実施例による直流二線式センサも従来例と同様に端子
１，２間に負荷３及び直流電源４が接続される。そして
端子１には図示のように抵抗Ｒ１，トランジスタＱ１が
直列に接続される。抵抗Ｒ１の両端にはトランジスタＱ
２のコレクタ・ベース間が接続され、そのエミッタは抵
抗Ｒ２，Ｒ３を介して接地され、また抵抗Ｒ４にも接続
される。又端子１，２にはＰＮＰ型トランジスタＱ３，
Ｑ４、及び抵抗Ｒ５が直列に接続される。トランジスタ
Ｑ３のベース・エミッタ間には抵抗Ｒ６が接続され、ま
た抵抗Ｒ６には抵抗Ｒ７を介してトランジスタＱ６が直
列に接続される。トランジスタＱ６のベースには前述し
た信号処理回路８からの検知信号が入力される。トラン
ジスタＱ４のエミッタには抵抗Ｒ４の他端が接続され、
そのベースは抵抗Ｒ２，Ｒ３の中点に接続される。又ト
ランジスタＱ４のコレクタはトランジスタＱ５のベース
に接続される。トランジスタＱ５は端子１，２間の開閉
用のトランジスタであって、そのエミッタは端子２に、
コレクタは端子１に接続されている。ここで抵抗Ｒ１と
トランジスタＱ２は第１のバイアス電流源、トランジス
タＱ３，Ｑ４，抵抗Ｒ４は第２のバイアス電流源を構成
しており、第１のダイオードＤ１はこれを切換えるもの
である。又トランジスタＱ３，Ｑ５、抵抗Ｒ５，Ｒ６，
Ｒ７は出力制御用の素子であり、トランジスタＱ４、抵
抗Ｒ２，Ｒ３は出力電圧の基準電圧作成のための素子、
トランジスタＱ１はバイアス電流調整用のトランジスタ
である。
【０００８】次に本実施例の動作について説明する。信
号処理回路８の出力がＬレベルのときにはトランジスタ
Ｑ３，Ｑ４，Ｑ５，Ｑ６は全てオフ状態となっており、
トランジスタＱ３，Ｑ４，抵抗Ｒ４から成る第２のバイ
アス電流源は動作していない。このとき抵抗Ｒ１によっ
てトランジスタＱ２はオンとなっており、トランジスタ
Ｑ２のエミッタ電流は定電圧回路５に流入する。そして
トランジスタＱ１はオン状態であり、抵抗Ｒ１を流れる
電流のうちトランジスタＱ２のベース電流を除く余剰電
流はトランジスタＱ１に流入している。そしてトランジ
スタＱ２のベース電流は定電圧回路５の消費する電流の
１／ｈｆｅに制御されている。
号処理回路８の出力がＬレベルのときにはトランジスタ
Ｑ３，Ｑ４，Ｑ５，Ｑ６は全てオフ状態となっており、
トランジスタＱ３，Ｑ４，抵抗Ｒ４から成る第２のバイ
アス電流源は動作していない。このとき抵抗Ｒ１によっ
てトランジスタＱ２はオンとなっており、トランジスタ
Ｑ２のエミッタ電流は定電圧回路５に流入する。そして
トランジスタＱ１はオン状態であり、抵抗Ｒ１を流れる
電流のうちトランジスタＱ２のベース電流を除く余剰電
流はトランジスタＱ１に流入している。そしてトランジ
スタＱ２のベース電流は定電圧回路５の消費する電流の
１／ｈｆｅに制御されている。
【０００９】さて物体を検知し信号処理回路８の出力が
Ｈレベルとなれば、トランジスタＱ６がオンとなり、ト
ランジスタＱ３，Ｑ４，Ｑ５は全てオンとなる。このと
きトランジスタＱ３より内部の定電圧回路５に電源が供
給される。定電圧回路５は例えば２．３Ｖの定電圧を出
力する。ここで抵抗Ｒ２，Ｒ３の中点の電位が例えば２
Ｖとなるように抵抗Ｒ２，Ｒ３の分圧比を定めておく
と、抵抗Ｒ２の両端の電圧は０．３Ｖとなる。トランジ
スタＱ４がオン状態であればそのエミッタ・ベース間電
圧は約０．７Ｖとなるため、抵抗Ｒ４の両端の電圧は
０．４Ｖとなり、トランジスタＱ４のエミッタ電圧は
２．７Ｖとなる。ここで抵抗Ｒ６を適宜選択することに
よってトランジスタＱ３がオン状態のときに飽和し、そ
のエミッタ・コレクタ電圧がほぼ０Ｖとなるようにして
おけば、端子１の電圧も定電圧回路５で規定できる定電
圧、即ち２．７Ｖにすることができる。このとき直流電
源４より負荷３にトランジスタＱ５を介して電流が流
れ、負荷３が駆動される。
Ｈレベルとなれば、トランジスタＱ６がオンとなり、ト
ランジスタＱ３，Ｑ４，Ｑ５は全てオンとなる。このと
きトランジスタＱ３より内部の定電圧回路５に電源が供
給される。定電圧回路５は例えば２．３Ｖの定電圧を出
力する。ここで抵抗Ｒ２，Ｒ３の中点の電位が例えば２
Ｖとなるように抵抗Ｒ２，Ｒ３の分圧比を定めておく
と、抵抗Ｒ２の両端の電圧は０．３Ｖとなる。トランジ
スタＱ４がオン状態であればそのエミッタ・ベース間電
圧は約０．７Ｖとなるため、抵抗Ｒ４の両端の電圧は
０．４Ｖとなり、トランジスタＱ４のエミッタ電圧は
２．７Ｖとなる。ここで抵抗Ｒ６を適宜選択することに
よってトランジスタＱ３がオン状態のときに飽和し、そ
のエミッタ・コレクタ電圧がほぼ０Ｖとなるようにして
おけば、端子１の電圧も定電圧回路５で規定できる定電
圧、即ち２．７Ｖにすることができる。このとき直流電
源４より負荷３にトランジスタＱ５を介して電流が流
れ、負荷３が駆動される。
【００１０】次に本発明による直流二線式センサのより
具体的な構成例である第２実施例について図２を参照し
つつ説明する。本図において前述した第１実施例と同一
部分は同一符号を付して詳細な説明を省略する。図２に
おいて定電圧回路５はトランジスタＱ７〜Ｑ１１を含ん
で構成されるバンドギャップ回路であり、一定の電圧、
例えば２．３Ｖの定電圧を供給するものである。そして
この定電圧回路５の出力によってセンサ回路部を構成す
る発振回路６，弁別回路７及び信号処理回路８に一定電
圧が供給される。この定電圧回路５のトランジスタＱ１
１のエミッタには前述したトランジスタＱ１のベースが
接続される。トランジスタＱ１のコレクタはダイオード
Ｄ１を介して抵抗Ｒ４，Ｒ２の共通接続点及びトランジ
スタＱ２のエミッタに接続されることは前述した第１実
施例と同様である。本実施例では抵抗Ｒ１の他端に第
２，第３のダイオードＤ２，Ｄ３が直列に接続され、ダ
イオードＤ３のカソード端がダイオードＤ１のカソード
と共通接続してトランジスタＱ１のコレクタに接続され
ている。又出力側ではトランジスタＱ４のコレクタにト
ランジスタＱ１２が接続され、更にダーリントン接続さ
れたトランジスタＱ１３が接続されている。トランジス
タＱ１２，Ｑ１３は出力用のトランジスタである。
具体的な構成例である第２実施例について図２を参照し
つつ説明する。本図において前述した第１実施例と同一
部分は同一符号を付して詳細な説明を省略する。図２に
おいて定電圧回路５はトランジスタＱ７〜Ｑ１１を含ん
で構成されるバンドギャップ回路であり、一定の電圧、
例えば２．３Ｖの定電圧を供給するものである。そして
この定電圧回路５の出力によってセンサ回路部を構成す
る発振回路６，弁別回路７及び信号処理回路８に一定電
圧が供給される。この定電圧回路５のトランジスタＱ１
１のエミッタには前述したトランジスタＱ１のベースが
接続される。トランジスタＱ１のコレクタはダイオード
Ｄ１を介して抵抗Ｒ４，Ｒ２の共通接続点及びトランジ
スタＱ２のエミッタに接続されることは前述した第１実
施例と同様である。本実施例では抵抗Ｒ１の他端に第
２，第３のダイオードＤ２，Ｄ３が直列に接続され、ダ
イオードＤ３のカソード端がダイオードＤ１のカソード
と共通接続してトランジスタＱ１のコレクタに接続され
ている。又出力側ではトランジスタＱ４のコレクタにト
ランジスタＱ１２が接続され、更にダーリントン接続さ
れたトランジスタＱ１３が接続されている。トランジス
タＱ１２，Ｑ１３は出力用のトランジスタである。
【００１１】次に本実施例の動作について説明する。本
実施例においても信号処理回路８の出力がＬレベルでは
トランジスタＱ６はオフ状態であり、抵抗Ｒ６には電流
が通電されない。このときトランジスタＱ３，Ｑ４，Ｑ
１２，Ｑ１３はオフ状態である。このときトランジスタ
Ｑ２は導通し、トランジスタＱ２に流れるエミッタ電流
が定電圧回路５に供給される。そして抵抗Ｒ１に流れる
電流はその一部がトランジスタＱ２のベース電流として
供給され、残りはダイオードＤ２，Ｄ３を介してトラン
ジスタＱ１に供給される。このときトランジスタＱ２の
ベース・エミッタ間の電圧がダイオードＤ２，Ｄ３の夫
々の順方向降下電圧より少し大きくなるため、ダイオー
ドＤ１は順方向バイアスがかかっているにもかかわら
ず、流れる電流は小さい値となる。ここで直流電源４の
電圧を２４Ｖとすると、端子１には図３（ａ），（ｂ）
に示すようにほぼ２４Ｖの電圧がそのまま表れる。
実施例においても信号処理回路８の出力がＬレベルでは
トランジスタＱ６はオフ状態であり、抵抗Ｒ６には電流
が通電されない。このときトランジスタＱ３，Ｑ４，Ｑ
１２，Ｑ１３はオフ状態である。このときトランジスタ
Ｑ２は導通し、トランジスタＱ２に流れるエミッタ電流
が定電圧回路５に供給される。そして抵抗Ｒ１に流れる
電流はその一部がトランジスタＱ２のベース電流として
供給され、残りはダイオードＤ２，Ｄ３を介してトラン
ジスタＱ１に供給される。このときトランジスタＱ２の
ベース・エミッタ間の電圧がダイオードＤ２，Ｄ３の夫
々の順方向降下電圧より少し大きくなるため、ダイオー
ドＤ１は順方向バイアスがかかっているにもかかわら
ず、流れる電流は小さい値となる。ここで直流電源４の
電圧を２４Ｖとすると、端子１には図３（ａ），（ｂ）
に示すようにほぼ２４Ｖの電圧がそのまま表れる。
【００１２】さて物体を検出して信号処理回路８の出力
がＨレベルとなると、トランジスタＱ６が反転してオン
となる。そのためトランジスタＱ３，Ｑ４，Ｑ１２，Ｑ
１３もオン状態となる。このとき前述した第１実施例と
同様に、定電圧回路５の出力電圧は２．３Ｖ、トランジ
スタＱ４のエミッタ電圧及び端子１の電圧も２．７Ｖと
なる。そのためトランジスタＱ２はオフ状態となる。こ
のときトランジスタＱ３のコレクタ電流の一部が抵抗Ｒ
４を介して定電圧回路５に供給される。又その電流のう
ち定電圧回路５で不要な電流分がダイオードＤ１を介し
てトランジスタＱ１に流れる。このときにはダイオード
Ｄ２，Ｄ３の両端の電位差が１．４Ｖ以下であるため、
ダイオードＤ２，Ｄ３には電流は流れない。このように
ダイオードＤ１とダイオードＤ２，Ｄ３とを交互に切換
えている。こうすれば図３に示すように出力がオフから
オン状態に変化したときにダイオードＤ１が順方向バイ
アスがかかっていたため、その変化がスムーズとなり、
端子１に生じる電圧のリンギングを図３（ｂ）に示すよ
うに小さくすることができる。
がＨレベルとなると、トランジスタＱ６が反転してオン
となる。そのためトランジスタＱ３，Ｑ４，Ｑ１２，Ｑ
１３もオン状態となる。このとき前述した第１実施例と
同様に、定電圧回路５の出力電圧は２．３Ｖ、トランジ
スタＱ４のエミッタ電圧及び端子１の電圧も２．７Ｖと
なる。そのためトランジスタＱ２はオフ状態となる。こ
のときトランジスタＱ３のコレクタ電流の一部が抵抗Ｒ
４を介して定電圧回路５に供給される。又その電流のう
ち定電圧回路５で不要な電流分がダイオードＤ１を介し
てトランジスタＱ１に流れる。このときにはダイオード
Ｄ２，Ｄ３の両端の電位差が１．４Ｖ以下であるため、
ダイオードＤ２，Ｄ３には電流は流れない。このように
ダイオードＤ１とダイオードＤ２，Ｄ３とを交互に切換
えている。こうすれば図３に示すように出力がオフから
オン状態に変化したときにダイオードＤ１が順方向バイ
アスがかかっていたため、その変化がスムーズとなり、
端子１に生じる電圧のリンギングを図３（ｂ）に示すよ
うに小さくすることができる。
【００１３】図４は本発明の第３実施例による直流二線
式センサの出力回路部分を示す図である。本実施例にお
いて前述した第２実施例と同一部分は同一符号を付して
詳細な説明を省略する。本実施例ではトランジスタＱ１
２とベースを共通とし、エミッタがトランジスタＱ１３
のベースに接続された負帰還用のトランジスタＱ１４を
設ける。トランジスタＱ１４のコレクタはトランジスタ
Ｑ３のコレクタに接続しておく。このトランジスタＱ１
４はトランジスタＱ４のオンに対して負帰還をかけ、ト
ランジスタＱ４，Ｑ６，Ｑ１２，Ｑ１３がオンとなった
ときの突入電流による出力のアンダーシュートやリンギ
ングを更に抑制することができる。
式センサの出力回路部分を示す図である。本実施例にお
いて前述した第２実施例と同一部分は同一符号を付して
詳細な説明を省略する。本実施例ではトランジスタＱ１
２とベースを共通とし、エミッタがトランジスタＱ１３
のベースに接続された負帰還用のトランジスタＱ１４を
設ける。トランジスタＱ１４のコレクタはトランジスタ
Ｑ３のコレクタに接続しておく。このトランジスタＱ１
４はトランジスタＱ４のオンに対して負帰還をかけ、ト
ランジスタＱ４，Ｑ６，Ｑ１２，Ｑ１３がオンとなった
ときの突入電流による出力のアンダーシュートやリンギ
ングを更に抑制することができる。
【００１４】次に本発明の第４実施例について説明す
る。本実施例では定電圧回路５Ａを図２に示すバンドギ
ャップ回路に代えて、ダイオードの直列接続体で構成し
たものである。こうすればトランジスタＱ１のベース・
エミッタ間順方向降下電圧に加えて、複数接続されたダ
イオードの段数分×０．７Ｖが定電圧回路の内部定電圧
となって直流二線式スイッチの各ブロックに供給され
る。出力側の構成については第２実施例と同様である。
この場合には定電圧回路を極めて簡単な構成で構成する
ことができ、出力がオン状態での出力残留電圧を所定の
値に規定することができるという効果が得られる。
る。本実施例では定電圧回路５Ａを図２に示すバンドギ
ャップ回路に代えて、ダイオードの直列接続体で構成し
たものである。こうすればトランジスタＱ１のベース・
エミッタ間順方向降下電圧に加えて、複数接続されたダ
イオードの段数分×０．７Ｖが定電圧回路の内部定電圧
となって直流二線式スイッチの各ブロックに供給され
る。出力側の構成については第２実施例と同様である。
この場合には定電圧回路を極めて簡単な構成で構成する
ことができ、出力がオン状態での出力残留電圧を所定の
値に規定することができるという効果が得られる。
【００１５】
【発明の効果】以上詳細に説明したように本発明によれ
ば、直流二線式センサにおいて定電圧回路を１つにする
ことができ、回路規模を大幅に削減することができる。
従ってＩＣ化の際のチップサイズが小さくなり、低価格
化を図ることができる。又内部の定電圧と出力残留電圧
の関係を１つの定電圧回路を用いて規定することがで
き、定電圧回路の出力を固定することによって出力の発
振状態をなくすることができる。
ば、直流二線式センサにおいて定電圧回路を１つにする
ことができ、回路規模を大幅に削減することができる。
従ってＩＣ化の際のチップサイズが小さくなり、低価格
化を図ることができる。又内部の定電圧と出力残留電圧
の関係を１つの定電圧回路を用いて規定することがで
き、定電圧回路の出力を固定することによって出力の発
振状態をなくすることができる。
【図１】本発明の第１実施例による直流二線式センサの
構成を示す回路図である。
構成を示す回路図である。
【図２】本発明の第２実施例による直流二線式センサの
定電圧回路及び出力回路を示す回路図である。
定電圧回路及び出力回路を示す回路図である。
【図３】本発明の第２実施例による直流二線式センサの
出力状態の変化を示す波形図である。
出力状態の変化を示す波形図である。
【図４】本発明の第３実施例による直流二線式センサの
定電圧回路及び出力回路を示す回路図である。
定電圧回路及び出力回路を示す回路図である。
【図５】本発明の第４実施例による直流二線式センサの
定電圧回路及び出力回路を示す回路図である。
定電圧回路及び出力回路を示す回路図である。
【図６】従来の直流二線式センサの全体構成を示すブロ
ック図である。
ック図である。
１，２ 端子
３ 負荷
４ 直流電源
５，５Ａ 定電圧回路
６ 発振回路
７ 弁別回路
８ 信号処理回路
Claims (4)
- 【請求項１】 第１，第２の端子間に負荷と直流電源と
が直列に接続され、第１，第２の端子間を開閉すること
によりスイッチング動作を行う直流二線式センサにおい
て、 オンオフ信号を出力するセンサ回路部と、 前記センサ回路部に定電圧を供給する定電圧回路と、 前記センサ回路部の出力がオフ時に前記定電圧回路にバ
イアス電流を供給する第１のバイアス電流源、前記セン
サ回路部の出力がオン時に前記定電圧回路にバイアス電
流を供給する第２のバイアス電流源、前記センサ回路部
の出力によってこれらのバイアス電流源を切換える切換
部及び前記センサ回路部の出力によって前記第１，第２
の端子間を開閉するスイッチング素子を有し、前記定電
圧回路の電圧より高い出力残留電圧を保持する出力回路
と、を具備し、 前記出力回路は、前記定電圧回路の出力によって駆動さ
れ、バイアス電流を調整するバイアス電流調整用の第１
のトランジスタと、 前記定電圧回路の入力端と前記バイアス電流調整用の第
１のトランジスタのコレクタとの間に接続された第１の
ダイオードと、を有するものであり、 前記第１のバイアス電流源は、第１の端子と前記定電圧
回路の入力端に夫々コレクタ及びエミッタが接続された
第２のトランジスタと、前記第２のトランジスタのコレ
クタ・ベース間に接続された抵抗とを有するものであ
り、 前記第２のバイアス電流源は、前記第１の端子と前記定
電圧回路との間にエミッタ及びコレクタが接続された第
３のトランジスタ及び抵抗の直列接続体を有するもので
あり、 前記第１のバイアス電流源の余剰電流を直接に、前記第
２のバイアス電流源の余剰電流を前記第１のダイオード
を介して前記バイアス電流調整用の第１のトランジスタ
に供給するようにしたことを特徴とする直流二線式セン
サ。 - 【請求項２】 第１，第２の端子間に負荷と直流電源と
が直列に接続され、第１，第２の端子間を開閉すること
によりスイッチング動作を行う直流二線式センサにおい
て、 オンオフ信号を出力するセンサ回路部と、 前記センサ回路部に定電圧を供給する定電圧回路と、 前記センサ回路部の出力がオフ時に前記定電圧回路にバ
イアス電流を供給する第１のバイアス電流源、前記セン
サ回路部の出力がオン時に前記定電圧回路にバイアス電
流を供給する第２のバイアス電流源、前記センサ回路部
の出力によってこれらのバイアス電流源を切換える切換
部及び前記センサ回路部の出力によって前記第１，第２
の端子間を開閉するスイッチング素子を有し、前記定電
圧回路の電圧より高い出力残留電圧を保持する出力回路
と、を具備し、 前記第１のバイアス電流源は、第１の端子と前記定電圧
回路の入力端に夫々コレクタ及びエミッタが接続された
第２のトランジスタと、前記第２のトランジスタのコレ
クタ・ベース間に接続された抵抗とを有するものであ
り、 前記出力回路は、前記定電圧回路の出力によって駆動さ
れ、バイアス電流を調整するバイアス電流調整用の第１
のトランジスタと、 前記定電圧回路の入力端と前記バイアス電流調整用の第
１のトランジスタのコレクタとの間に接続された第１の
ダイオードと、 前記第１のバイアス電流源を構成する第２のトランジス
タのベース端及びバイアス電流調整用の第１のトランジ
スタのコレクタとの間に直列接続された第２，第３のダ
イオードと、を有するものであり、 前記第２のバイアス電流源は、前記第１の端子と前記定
電圧回路との間にエミッタ及びコレクタが接続された第
３のトランジスタ及び抵抗の直列接続体を有するもので
あり、 前記第１のバイアス電流源の余剰電流を前記第２，第３
のダイオードを介して、前記第２のバイアス電流源の余
剰電流を第１のダイオードを介して前記バイアス電流調
整用の第１のトランジスタに供給するようにしたことを
特徴とする直流二線式センサ。 - 【請求項３】 前記センサ回路部の出力のオン時に導通
して前記第２のバイアス電流源の流入電流の急激な変化
を抑制する負帰還用のトランジスタを有することを特徴
とする請求項１又は２記載の直流二線式センサ。 - 【請求項４】 前記定電圧回路は、複数の直列接続され
たダイオードを有することを特徴とする請求項１又は２
記載の直流二線式センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27997294A JP3430681B2 (ja) | 1994-10-18 | 1994-10-18 | 直流二線式センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27997294A JP3430681B2 (ja) | 1994-10-18 | 1994-10-18 | 直流二線式センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08116246A JPH08116246A (ja) | 1996-05-07 |
| JP3430681B2 true JP3430681B2 (ja) | 2003-07-28 |
Family
ID=17618513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27997294A Expired - Fee Related JP3430681B2 (ja) | 1994-10-18 | 1994-10-18 | 直流二線式センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3430681B2 (ja) |
-
1994
- 1994-10-18 JP JP27997294A patent/JP3430681B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08116246A (ja) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4961046A (en) | Voltage-to-current converter | |
| GB2217134A (en) | Amplifier circuit | |
| US5420530A (en) | Voltage comparator with hysteresis | |
| JPH04315207A (ja) | 電源回路 | |
| US4937515A (en) | Low supply voltage current mirror circuit | |
| US6118263A (en) | Current generator circuitry with zero-current shutdown state | |
| JP2001084043A (ja) | 半導体装置 | |
| US7113041B2 (en) | Operational amplifier | |
| US4551691A (en) | Hysteresis circuit with small hysteresis amplitude and oscillator using the hysteresis circuit | |
| JP3430681B2 (ja) | 直流二線式センサ | |
| US4366447A (en) | Push-pull amplifier circuit | |
| JPH0479171B2 (ja) | ||
| US4510550A (en) | Relay driver | |
| US4918370A (en) | Low voltage-controlled, stand-by electronic circuit with delayed switch off | |
| KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
| US6154063A (en) | Class AB emitter follower buffers | |
| US5666076A (en) | Negative input voltage comparator | |
| EP0600475A2 (en) | A constant current switching circuit provided with a base current compensating circuit | |
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2560195Y2 (ja) | 定電流回路 | |
| KR0171853B1 (ko) | 전기신호의 최저전압 제한회로 | |
| KR0139983B1 (ko) | 레벨 표시기 | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JPH0793561B2 (ja) | トライステ−ト信号−バイナリ信号変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |